drivers/net/wireless/ath/ath9k/xmit.c

   1 /*
   2  * Copyright (c) 2008-2009 Atheros Communications Inc.
   3  *
   4  * Permission to use, copy, modify, and/or distribute this software for any
   5  * purpose with or without fee is hereby granted, provided that the above
   6  * copyright notice and this permission notice appear in all copies.
   7  *
   8  * THE SOFTWARE IS PROVIDED "AS IS" AND THE AUTHOR DISCLAIMS ALL WARRANTIES
   9  * WITH REGARD TO THIS SOFTWARE INCLUDING ALL IMPLIED WARRANTIES OF
  10  * MERCHANTABILITY AND FITNESS. IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR
  11  * ANY SPECIAL, DIRECT, INDIRECT, OR CONSEQUENTIAL DAMAGES OR ANY DAMAGES
  12  * WHATSOEVER RESULTING FROM LOSS OF USE, DATA OR PROFITS, WHETHER IN AN
  13  * ACTION OF CONTRACT, NEGLIGENCE OR OTHER TORTIOUS ACTION, ARISING OUT OF
  14  * OR IN CONNECTION WITH THE USE OR PERFORMANCE OF THIS SOFTWARE.
  15  */
  16
  17 #include "ath9k.h"
  18 #include "ar9003_mac.h"
  19
  20 #define BITS_PER_BYTE           8
  21 #define OFDM_PLCP_BITS          22
  22 #define HT_RC_2_STREAMS(_rc)    ((((_rc) & 0x78) >> 3) + 1)
  23 #define L_STF                   8
  24 #define L_LTF                   8
  25 #define L_SIG                   4
  26 #define HT_SIG                  8
  27 #define HT_STF                  4
  28 #define HT_LTF(_ns)             (4 * (_ns))
  29 #define SYMBOL_TIME(_ns)        ((_ns) << 2) /* ns * 4 us */
  30 #define SYMBOL_TIME_HALFGI(_ns) (((_ns) * 18 + 4) / 5)  /* ns * 3.6 us */
  31 #define NUM_SYMBOLS_PER_USEC(_usec) (_usec >> 2)
  32 #define NUM_SYMBOLS_PER_USEC_HALFGI(_usec) (((_usec*5)-4)/18)
  33
  34
  35 static u16 bits_per_symbol[][2] = {
  36         /* 20MHz 40MHz */
  37         {    26,   54 },     /*  0: BPSK */
  38         {    52,  108 },     /*  1: QPSK 1/2 */
  39         {    78,  162 },     /*  2: QPSK 3/4 */
  40         {   104,  216 },     /*  3: 16-QAM 1/2 */
  41         {   156,  324 },     /*  4: 16-QAM 3/4 */
  42         {   208,  432 },     /*  5: 64-QAM 2/3 */
  43         {   234,  486 },     /*  6: 64-QAM 3/4 */
  44         {   260,  540 },     /*  7: 64-QAM 5/6 */
  45 };
  46
  47 #define IS_HT_RATE(_rate)     ((_rate) & 0x80)
  48
  49 static void ath_tx_send_normal(struct ath_softc *sc, struct ath_txq *txq,
  50                                struct ath_atx_tid *tid,
  51                                struct list_head *bf_head);
  52 static void ath_tx_complete_buf(struct ath_softc *sc, struct ath_buf *bf,
  53                                 struct ath_txq *txq, struct list_head *bf_q,
  54                                 struct ath_tx_status *ts, int txok, int sendbar);
  55 static void ath_tx_txqaddbuf(struct ath_softc *sc, struct ath_txq *txq,
  56                              struct list_head *head);
  57 static void ath_buf_set_rate(struct ath_softc *sc, struct ath_buf *bf, int len);
  58 static void ath_tx_rc_status(struct ath_softc *sc, struct ath_buf *bf,
  59                              struct ath_tx_status *ts, int nframes, int nbad,
  60                              int txok, bool update_rc);
  61 static void ath_tx_update_baw(struct ath_softc *sc, struct ath_atx_tid *tid,
  62                               int seqno);
  63
  64 enum {
  65         MCS_HT20,
  66         MCS_HT20_SGI,
  67         MCS_HT40,
  68         MCS_HT40_SGI,
  69 };
  70
  71 static int ath_max_4ms_framelen[4][32] = {
  72         [MCS_HT20] = {
  73                 3212,  6432,  9648,  12864,  19300,  25736,  28952,  32172,
  74                 6424,  12852, 19280, 25708,  38568,  51424,  57852,  64280,
  75                 9628,  19260, 28896, 38528,  57792,  65532,  65532,  65532,
  76                 12828, 25656, 38488, 51320,  65532,  65532,  65532,  65532,
  77         },
  78         [MCS_HT20_SGI] = {
  79                 3572,  7144,  10720,  14296,  21444,  28596,  32172,  35744,
  80                 7140,  14284, 21428,  28568,  42856,  57144,  64288,  65532,
  81                 10700, 21408, 32112,  42816,  64228,  65532,  65532,  65532,
  82                 14256, 28516, 42780,  57040,  65532,  65532,  65532,  65532,
  83         },
  84         [MCS_HT40] = {
  85                 6680,  13360,  20044,  26724,  40092,  53456,  60140,  65532,
  86                 13348, 26700,  40052,  53400,  65532,  65532,  65532,  65532,
  87                 20004, 40008,  60016,  65532,  65532,  65532,  65532,  65532,
  88                 26644, 53292,  65532,  65532,  65532,  65532,  65532,  65532,
  89         },
  90         [MCS_HT40_SGI] = {
  91                 7420,  14844,  22272,  29696,  44544,  59396,  65532,  65532,
  92                 14832, 29668,  44504,  59340,  65532,  65532,  65532,  65532,
  93                 22232, 44464,  65532,  65532,  65532,  65532,  65532,  65532,
  94                 29616, 59232,  65532,  65532,  65532,  65532,  65532,  65532,
  95         }
  96 };
  97
  98 /*********************/
  99 /* Aggregation logic */
 100 /*********************/
 101
 102 static void ath_tx_queue_tid(struct ath_txq *txq, struct ath_atx_tid *tid)
 103 {
 104         struct ath_atx_ac *ac = tid->ac;
 105
 106         if (tid->paused)
 107                 return;
 108
 109         if (tid->sched)
 110                 return;
 111
 112         tid->sched = true;
 113         list_add_tail(&tid->list, &ac->tid_q);
 114
 115         if (ac->sched)
 116                 return;
 117
 118         ac->sched = true;
 119         list_add_tail(&ac->list, &txq->axq_acq);
 120 }
 121
 122 static void ath_tx_resume_tid(struct ath_softc *sc, struct ath_atx_tid *tid)
 123 {
 124         struct ath_txq *txq = tid->ac->txq;
 125
 126         WARN_ON(!tid->paused);
 127
 128         spin_lock_bh(&txq->axq_lock);
 129         tid->paused = false;
 130
 131         if (list_empty(&tid->buf_q))
 132                 goto unlock;
 133
 134         ath_tx_queue_tid(txq, tid);
 135         ath_txq_schedule(sc, txq);
 136 unlock:
 137         spin_unlock_bh(&txq->axq_lock);
 138 }
 139
 140 static struct ath_frame_info *get_frame_info(struct sk_buff *skb)
 141 {
 142         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
 143         BUILD_BUG_ON(sizeof(struct ath_frame_info) >
 144                      sizeof(tx_info->rate_driver_data));
 145         return (struct ath_frame_info *) &tx_info->rate_driver_data[0];
 146 }
 147
 148 static void ath_tx_flush_tid(struct ath_softc *sc, struct ath_atx_tid *tid)
 149 {
 150         struct ath_txq *txq = tid->ac->txq;
 151         struct ath_buf *bf;
 152         struct list_head bf_head;
 153         struct ath_tx_status ts;
 154         struct ath_frame_info *fi;
 155
 156         INIT_LIST_HEAD(&bf_head);
 157
 158         memset(&ts, 0, sizeof(ts));
 159         spin_lock_bh(&txq->axq_lock);
 160
 161         while (!list_empty(&tid->buf_q)) {
 162                 bf = list_first_entry(&tid->buf_q, struct ath_buf, list);
 163                 list_move_tail(&bf->list, &bf_head);
 164
 165                 spin_unlock_bh(&txq->axq_lock);
 166                 fi = get_frame_info(bf->bf_mpdu);
 167                 if (fi->retries) {
 168                         ath_tx_update_baw(sc, tid, fi->seqno);
 169                         ath_tx_complete_buf(sc, bf, txq, &bf_head, &ts, 0, 0);
 170                 } else {
 171                         ath_tx_send_normal(sc, txq, NULL, &bf_head);
 172                 }
 173                 spin_lock_bh(&txq->axq_lock);
 174         }
 175
 176         spin_unlock_bh(&txq->axq_lock);
 177 }
 178
 179 static void ath_tx_update_baw(struct ath_softc *sc, struct ath_atx_tid *tid,
 180                               int seqno)
 181 {
 182         int index, cindex;
 183
 184         index  = ATH_BA_INDEX(tid->seq_start, seqno);
 185         cindex = (tid->baw_head + index) & (ATH_TID_MAX_BUFS - 1);
 186
 187         __clear_bit(cindex, tid->tx_buf);
 188
 189         while (tid->baw_head != tid->baw_tail && !test_bit(tid->baw_head, tid->tx_buf)) {
 190                 INCR(tid->seq_start, IEEE80211_SEQ_MAX);
 191                 INCR(tid->baw_head, ATH_TID_MAX_BUFS);
 192         }
 193 }
 194
 195 static void ath_tx_addto_baw(struct ath_softc *sc, struct ath_atx_tid *tid,
 196                              u16 seqno)
 197 {
 198         int index, cindex;
 199
 200         index  = ATH_BA_INDEX(tid->seq_start, seqno);
 201         cindex = (tid->baw_head + index) & (ATH_TID_MAX_BUFS - 1);
 202         __set_bit(cindex, tid->tx_buf);
 203
 204         if (index >= ((tid->baw_tail - tid->baw_head) &
 205                 (ATH_TID_MAX_BUFS - 1))) {
 206                 tid->baw_tail = cindex;
 207                 INCR(tid->baw_tail, ATH_TID_MAX_BUFS);
 208         }
 209 }
 210
 211 /*
 212  * TODO: For frame(s) that are in the retry state, we will reuse the
 213  * sequence number(s) without setting the retry bit. The
 214  * alternative is to give up on these and BAR the receiver's window
 215  * forward.
 216  */
 217 static void ath_tid_drain(struct ath_softc *sc, struct ath_txq *txq,
 218                           struct ath_atx_tid *tid)
 219
 220 {
 221         struct ath_buf *bf;
 222         struct list_head bf_head;
 223         struct ath_tx_status ts;
 224         struct ath_frame_info *fi;
 225
 226         memset(&ts, 0, sizeof(ts));
 227         INIT_LIST_HEAD(&bf_head);
 228
 229         for (;;) {
 230                 if (list_empty(&tid->buf_q))
 231                         break;
 232
 233                 bf = list_first_entry(&tid->buf_q, struct ath_buf, list);
 234                 list_move_tail(&bf->list, &bf_head);
 235
 236                 fi = get_frame_info(bf->bf_mpdu);
 237                 if (fi->retries)
 238                         ath_tx_update_baw(sc, tid, fi->seqno);
 239
 240                 spin_unlock(&txq->axq_lock);
 241                 ath_tx_complete_buf(sc, bf, txq, &bf_head, &ts, 0, 0);
 242                 spin_lock(&txq->axq_lock);
 243         }
 244
 245         tid->seq_next = tid->seq_start;
 246         tid->baw_tail = tid->baw_head;
 247 }
 248
 249 static void ath_tx_set_retry(struct ath_softc *sc, struct ath_txq *txq,
 250                              struct sk_buff *skb)
 251 {
 252         struct ath_frame_info *fi = get_frame_info(skb);
 253         struct ieee80211_hdr *hdr;
 254
 255         TX_STAT_INC(txq->axq_qnum, a_retries);
 256         if (fi->retries++ > 0)
 257                 return;
 258
 259         hdr = (struct ieee80211_hdr *)skb->data;
 260         hdr->frame_control |= cpu_to_le16(IEEE80211_FCTL_RETRY);
 261 }
 262
 263 static struct ath_buf *ath_tx_get_buffer(struct ath_softc *sc)
 264 {
 265         struct ath_buf *bf = NULL;
 266
 267         spin_lock_bh(&sc->tx.txbuflock);
 268
 269         if (unlikely(list_empty(&sc->tx.txbuf))) {
 270                 spin_unlock_bh(&sc->tx.txbuflock);
 271                 return NULL;
 272         }
 273
 274         bf = list_first_entry(&sc->tx.txbuf, struct ath_buf, list);
 275         list_del(&bf->list);
 276
 277         spin_unlock_bh(&sc->tx.txbuflock);
 278
 279         return bf;
 280 }
 281
 282 static void ath_tx_return_buffer(struct ath_softc *sc, struct ath_buf *bf)
 283 {
 284         spin_lock_bh(&sc->tx.txbuflock);
 285         list_add_tail(&bf->list, &sc->tx.txbuf);
 286         spin_unlock_bh(&sc->tx.txbuflock);
 287 }
 288
 289 static struct ath_buf* ath_clone_txbuf(struct ath_softc *sc, struct ath_buf *bf)
 290 {
 291         struct ath_buf *tbf;
 292
 293         tbf = ath_tx_get_buffer(sc);
 294         if (WARN_ON(!tbf))
 295                 return NULL;
 296
 297         ATH_TXBUF_RESET(tbf);
 298
 299         tbf->bf_mpdu = bf->bf_mpdu;
 300         tbf->bf_buf_addr = bf->bf_buf_addr;
 301         memcpy(tbf->bf_desc, bf->bf_desc, sc->sc_ah->caps.tx_desc_len);
 302         tbf->bf_state = bf->bf_state;
 303
 304         return tbf;
 305 }
 306
 307 static void ath_tx_count_frames(struct ath_softc *sc, struct ath_buf *bf,
 308                                 struct ath_tx_status *ts, int txok,
 309                                 int *nframes, int *nbad)
 310 {
 311         struct ath_frame_info *fi;
 312         u16 seq_st = 0;
 313         u32 ba[WME_BA_BMP_SIZE >> 5];
 314         int ba_index;
 315         int isaggr = 0;
 316
 317         *nbad = 0;
 318         *nframes = 0;
 319
 320         isaggr = bf_isaggr(bf);
 321         if (isaggr) {
 322                 seq_st = ts->ts_seqnum;
 323                 memcpy(ba, &ts->ba_low, WME_BA_BMP_SIZE >> 3);
 324         }
 325
 326         while (bf) {
 327                 fi = get_frame_info(bf->bf_mpdu);
 328                 ba_index = ATH_BA_INDEX(seq_st, fi->seqno);
 329
 330                 (*nframes)++;
 331                 if (!txok || (isaggr && !ATH_BA_ISSET(ba, ba_index)))
 332                         (*nbad)++;
 333
 334                 bf = bf->bf_next;
 335         }
 336 }
 337
 338
 339 static void ath_tx_complete_aggr(struct ath_softc *sc, struct ath_txq *txq,
 340                                  struct ath_buf *bf, struct list_head *bf_q,
 341                                  struct ath_tx_status *ts, int txok, bool retry)
 342 {
 343         struct ath_node *an = NULL;
 344         struct sk_buff *skb;
 345         struct ieee80211_sta *sta;
 346         struct ieee80211_hw *hw = sc->hw;
 347         struct ieee80211_hdr *hdr;
 348         struct ieee80211_tx_info *tx_info;
 349         struct ath_atx_tid *tid = NULL;
 350         struct ath_buf *bf_next, *bf_last = bf->bf_lastbf;
 351         struct list_head bf_head, bf_pending;
 352         u16 seq_st = 0, acked_cnt = 0, txfail_cnt = 0;
 353         u32 ba[WME_BA_BMP_SIZE >> 5];
 354         int isaggr, txfail, txpending, sendbar = 0, needreset = 0, nbad = 0;
 355         bool rc_update = true;
 356         struct ieee80211_tx_rate rates[4];
 357         struct ath_frame_info *fi;
 358         int nframes;
 359         u8 tidno;
 360
 361         skb = bf->bf_mpdu;
 362         hdr = (struct ieee80211_hdr *)skb->data;
 363
 364         tx_info = IEEE80211_SKB_CB(skb);
 365
 366         memcpy(rates, tx_info->control.rates, sizeof(rates));
 367
 368         rcu_read_lock();
 369
 370         sta = ieee80211_find_sta_by_ifaddr(hw, hdr->addr1, hdr->addr2);
 371         if (!sta) {
 372                 rcu_read_unlock();
 373
 374                 INIT_LIST_HEAD(&bf_head);
 375                 while (bf) {
 376                         bf_next = bf->bf_next;
 377
 378                         bf->bf_state.bf_type |= BUF_XRETRY;
 379                         if ((sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_EDMA) ||
 380                             !bf->bf_stale || bf_next != NULL)
 381                                 list_move_tail(&bf->list, &bf_head);
 382
 383                         ath_tx_rc_status(sc, bf, ts, 1, 1, 0, false);
 384                         ath_tx_complete_buf(sc, bf, txq, &bf_head, ts,
 385                                 0, 0);
 386
 387                         bf = bf_next;
 388                 }
 389                 return;
 390         }
 391
 392         an = (struct ath_node *)sta->drv_priv;
 393         tidno = ieee80211_get_qos_ctl(hdr)[0] & IEEE80211_QOS_CTL_TID_MASK;
 394         tid = ATH_AN_2_TID(an, tidno);
 395
 396         /*
 397          * The hardware occasionally sends a tx status for the wrong TID.
 398          * In this case, the BA status cannot be considered valid and all
 399          * subframes need to be retransmitted
 400          */
 401         if (tidno != ts->tid)
 402                 txok = false;
 403
 404         isaggr = bf_isaggr(bf);
 405         memset(ba, 0, WME_BA_BMP_SIZE >> 3);
 406
 407         if (isaggr && txok) {
 408                 if (ts->ts_flags & ATH9K_TX_BA) {
 409                         seq_st = ts->ts_seqnum;
 410                         memcpy(ba, &ts->ba_low, WME_BA_BMP_SIZE >> 3);
 411                 } else {
 412                         /*
 413                          * AR5416 can become deaf/mute when BA
 414                          * issue happens. Chip needs to be reset.
 415                          * But AP code may have sychronization issues
 416                          * when perform internal reset in this routine.
 417                          * Only enable reset in STA mode for now.
 418                          */
 419                         if (sc->sc_ah->opmode == NL80211_IFTYPE_STATION)
 420                                 needreset = 1;
 421                 }
 422         }
 423
 424         INIT_LIST_HEAD(&bf_pending);
 425         INIT_LIST_HEAD(&bf_head);
 426
 427         ath_tx_count_frames(sc, bf, ts, txok, &nframes, &nbad);
 428         while (bf) {
 429                 txfail = txpending = sendbar = 0;
 430                 bf_next = bf->bf_next;
 431
 432                 skb = bf->bf_mpdu;
 433                 tx_info = IEEE80211_SKB_CB(skb);
 434                 fi = get_frame_info(skb);
 435
 436                 if (ATH_BA_ISSET(ba, ATH_BA_INDEX(seq_st, fi->seqno))) {
 437                         /* transmit completion, subframe is
 438                          * acked by block ack */
 439                         acked_cnt++;
 440                 } else if (!isaggr && txok) {
 441                         /* transmit completion */
 442                         acked_cnt++;
 443                 } else {
 444                         if (!(tid->state & AGGR_CLEANUP) && retry) {
 445                                 if (fi->retries < ATH_MAX_SW_RETRIES) {
 446                                         ath_tx_set_retry(sc, txq, bf->bf_mpdu);
 447                                         txpending = 1;
 448                                 } else {
 449                                         bf->bf_state.bf_type |= BUF_XRETRY;
 450                                         txfail = 1;
 451                                         sendbar = 1;
 452                                         txfail_cnt++;
 453                                 }
 454                         } else {
 455                                 /*
 456                                  * cleanup in progress, just fail
 457                                  * the un-acked sub-frames
 458                                  */
 459                                 txfail = 1;
 460                         }
 461                 }
 462
 463                 if (!(sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_EDMA) &&
 464                     bf_next == NULL) {
 465                         /*
 466                          * Make sure the last desc is reclaimed if it
 467                          * not a holding desc.
 468                          */
 469                         if (!bf_last->bf_stale)
 470                                 list_move_tail(&bf->list, &bf_head);
 471                         else
 472                                 INIT_LIST_HEAD(&bf_head);
 473                 } else {
 474                         BUG_ON(list_empty(bf_q));
 475                         list_move_tail(&bf->list, &bf_head);
 476                 }
 477
 478                 if (!txpending || (tid->state & AGGR_CLEANUP)) {
 479                         /*
 480                          * complete the acked-ones/xretried ones; update
 481                          * block-ack window
 482                          */
 483                         spin_lock_bh(&txq->axq_lock);
 484                         ath_tx_update_baw(sc, tid, fi->seqno);
 485                         spin_unlock_bh(&txq->axq_lock);
 486
 487                         if (rc_update && (acked_cnt == 1 || txfail_cnt == 1)) {
 488                                 memcpy(tx_info->control.rates, rates, sizeof(rates));
 489                                 ath_tx_rc_status(sc, bf, ts, nframes, nbad, txok, true);
 490                                 rc_update = false;
 491                         } else {
 492                                 ath_tx_rc_status(sc, bf, ts, nframes, nbad, txok, false);
 493                         }
 494
 495                         ath_tx_complete_buf(sc, bf, txq, &bf_head, ts,
 496                                 !txfail, sendbar);
 497                 } else {
 498                         /* retry the un-acked ones */
 499                         if (!(sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_EDMA)) {
 500                                 if (bf->bf_next == NULL && bf_last->bf_stale) {
 501                                         struct ath_buf *tbf;
 502
 503                                         tbf = ath_clone_txbuf(sc, bf_last);
 504                                         /*
 505                                          * Update tx baw and complete the
 506                                          * frame with failed status if we
 507                                          * run out of tx buf.
 508                                          */
 509                                         if (!tbf) {
 510                                                 spin_lock_bh(&txq->axq_lock);
 511                                                 ath_tx_update_baw(sc, tid, fi->seqno);
 512                                                 spin_unlock_bh(&txq->axq_lock);
 513
 514                                                 bf->bf_state.bf_type |=
 515                                                         BUF_XRETRY;
 516                                                 ath_tx_rc_status(sc, bf, ts, nframes,
 517                                                                 nbad, 0, false);
 518                                                 ath_tx_complete_buf(sc, bf, txq,
 519                                                                     &bf_head,
 520                                                                     ts, 0, 0);
 521                                                 break;
 522                                         }
 523
 524                                         ath9k_hw_cleartxdesc(sc->sc_ah,
 525                                                              tbf->bf_desc);
 526                                         list_add_tail(&tbf->list, &bf_head);
 527                                 } else {
 528                                         /*
 529                                          * Clear descriptor status words for
 530                                          * software retry
 531                                          */
 532                                         ath9k_hw_cleartxdesc(sc->sc_ah,
 533                                                              bf->bf_desc);
 534                                 }
 535                         }
 536
 537                         /*
 538                          * Put this buffer to the temporary pending
 539                          * queue to retain ordering
 540                          */
 541                         list_splice_tail_init(&bf_head, &bf_pending);
 542                 }
 543
 544                 bf = bf_next;
 545         }
 546
 547         /* prepend un-acked frames to the beginning of the pending frame queue */
 548         if (!list_empty(&bf_pending)) {
 549                 spin_lock_bh(&txq->axq_lock);
 550                 list_splice(&bf_pending, &tid->buf_q);
 551                 ath_tx_queue_tid(txq, tid);
 552                 spin_unlock_bh(&txq->axq_lock);
 553         }
 554
 555         if (tid->state & AGGR_CLEANUP) {
 556                 ath_tx_flush_tid(sc, tid);
 557
 558                 if (tid->baw_head == tid->baw_tail) {
 559                         tid->state &= ~AGGR_ADDBA_COMPLETE;
 560                         tid->state &= ~AGGR_CLEANUP;
 561                 }
 562         }
 563
 564         rcu_read_unlock();
 565
 566         if (needreset)
 567                 ath_reset(sc, false);
 568 }
 569
 570 static u32 ath_lookup_rate(struct ath_softc *sc, struct ath_buf *bf,
 571                            struct ath_atx_tid *tid)
 572 {
 573         struct sk_buff *skb;
 574         struct ieee80211_tx_info *tx_info;
 575         struct ieee80211_tx_rate *rates;
 576         u32 max_4ms_framelen, frmlen;
 577         u16 aggr_limit, legacy = 0;
 578         int i;
 579
 580         skb = bf->bf_mpdu;
 581         tx_info = IEEE80211_SKB_CB(skb);
 582         rates = tx_info->control.rates;
 583
 584         /*
 585          * Find the lowest frame length among the rate series that will have a
 586          * 4ms transmit duration.
 587          * TODO - TXOP limit needs to be considered.
 588          */
 589         max_4ms_framelen = ATH_AMPDU_LIMIT_MAX;
 590
 591         for (i = 0; i < 4; i++) {
 592                 if (rates[i].count) {
 593                         int modeidx;
 594                         if (!(rates[i].flags & IEEE80211_TX_RC_MCS)) {
 595                                 legacy = 1;
 596                                 break;
 597                         }
 598
 599                         if (rates[i].flags & IEEE80211_TX_RC_40_MHZ_WIDTH)
 600                                 modeidx = MCS_HT40;
 601                         else
 602                                 modeidx = MCS_HT20;
 603
 604                         if (rates[i].flags & IEEE80211_TX_RC_SHORT_GI)
 605                                 modeidx++;
 606
 607                         frmlen = ath_max_4ms_framelen[modeidx][rates[i].idx];
 608                         max_4ms_framelen = min(max_4ms_framelen, frmlen);
 609                 }
 610         }
 611
 612         /*
 613          * limit aggregate size by the minimum rate if rate selected is
 614          * not a probe rate, if rate selected is a probe rate then
 615          * avoid aggregation of this packet.
 616          */
 617         if (tx_info->flags & IEEE80211_TX_CTL_RATE_CTRL_PROBE || legacy)
 618                 return 0;
 619
 620         if (sc->sc_flags & SC_OP_BT_PRIORITY_DETECTED)
 621                 aggr_limit = min((max_4ms_framelen * 3) / 8,
 622                                  (u32)ATH_AMPDU_LIMIT_MAX);
 623         else
 624                 aggr_limit = min(max_4ms_framelen,
 625                                  (u32)ATH_AMPDU_LIMIT_MAX);
 626
 627         /*
 628          * h/w can accept aggregates upto 16 bit lengths (65535).
 629          * The IE, however can hold upto 65536, which shows up here
 630          * as zero. Ignore 65536 since we  are constrained by hw.
 631          */
 632         if (tid->an->maxampdu)
 633                 aggr_limit = min(aggr_limit, tid->an->maxampdu);
 634
 635         return aggr_limit;
 636 }
 637
 638 /*
 639  * Returns the number of delimiters to be added to
 640  * meet the minimum required mpdudensity.
 641  */
 642 static int ath_compute_num_delims(struct ath_softc *sc, struct ath_atx_tid *tid,
 643                                   struct ath_buf *bf, u16 frmlen)
 644 {
 645         struct sk_buff *skb = bf->bf_mpdu;
 646         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
 647         u32 nsymbits, nsymbols;
 648         u16 minlen;
 649         u8 flags, rix;
 650         int width, streams, half_gi, ndelim, mindelim;
 651         struct ath_frame_info *fi = get_frame_info(bf->bf_mpdu);
 652
 653         /* Select standard number of delimiters based on frame length alone */
 654         ndelim = ATH_AGGR_GET_NDELIM(frmlen);
 655
 656         /*
 657          * If encryption enabled, hardware requires some more padding between
 658          * subframes.
 659          * TODO - this could be improved to be dependent on the rate.
 660          *      The hardware can keep up at lower rates, but not higher rates
 661          */
 662         if (fi->keyix != ATH9K_TXKEYIX_INVALID)
 663                 ndelim += ATH_AGGR_ENCRYPTDELIM;
 664
 665         /*
 666          * Convert desired mpdu density from microeconds to bytes based
 667          * on highest rate in rate series (i.e. first rate) to determine
 668          * required minimum length for subframe. Take into account
 669          * whether high rate is 20 or 40Mhz and half or full GI.
 670          *
 671          * If there is no mpdu density restriction, no further calculation
 672          * is needed.
 673          */
 674
 675         if (tid->an->mpdudensity == 0)
 676                 return ndelim;
 677
 678         rix = tx_info->control.rates[0].idx;
 679         flags = tx_info->control.rates[0].flags;
 680         width = (flags & IEEE80211_TX_RC_40_MHZ_WIDTH) ? 1 : 0;
 681         half_gi = (flags & IEEE80211_TX_RC_SHORT_GI) ? 1 : 0;
 682
 683         if (half_gi)
 684                 nsymbols = NUM_SYMBOLS_PER_USEC_HALFGI(tid->an->mpdudensity);
 685         else
 686                 nsymbols = NUM_SYMBOLS_PER_USEC(tid->an->mpdudensity);
 687
 688         if (nsymbols == 0)
 689                 nsymbols = 1;
 690
 691         streams = HT_RC_2_STREAMS(rix);
 692         nsymbits = bits_per_symbol[rix % 8][width] * streams;
 693         minlen = (nsymbols * nsymbits) / BITS_PER_BYTE;
 694
 695         if (frmlen < minlen) {
 696                 mindelim = (minlen - frmlen) / ATH_AGGR_DELIM_SZ;
 697                 ndelim = max(mindelim, ndelim);
 698         }
 699
 700         return ndelim;
 701 }
 702
 703 static enum ATH_AGGR_STATUS ath_tx_form_aggr(struct ath_softc *sc,
 704                                              struct ath_txq *txq,
 705                                              struct ath_atx_tid *tid,
 706                                              struct list_head *bf_q,
 707                                              int *aggr_len)
 708 {
 709 #define PADBYTES(_len) ((4 - ((_len) % 4)) % 4)
 710         struct ath_buf *bf, *bf_first, *bf_prev = NULL;
 711         int rl = 0, nframes = 0, ndelim, prev_al = 0;
 712         u16 aggr_limit = 0, al = 0, bpad = 0,
 713                 al_delta, h_baw = tid->baw_size / 2;
 714         enum ATH_AGGR_STATUS status = ATH_AGGR_DONE;
 715         struct ieee80211_tx_info *tx_info;
 716         struct ath_frame_info *fi;
 717
 718         bf_first = list_first_entry(&tid->buf_q, struct ath_buf, list);
 719
 720         do {
 721                 bf = list_first_entry(&tid->buf_q, struct ath_buf, list);
 722                 fi = get_frame_info(bf->bf_mpdu);
 723
 724                 /* do not step over block-ack window */
 725                 if (!BAW_WITHIN(tid->seq_start, tid->baw_size, fi->seqno)) {
 726                         status = ATH_AGGR_BAW_CLOSED;
 727                         break;
 728                 }
 729
 730                 if (!rl) {
 731                         aggr_limit = ath_lookup_rate(sc, bf, tid);
 732                         rl = 1;
 733                 }
 734
 735                 /* do not exceed aggregation limit */
 736                 al_delta = ATH_AGGR_DELIM_SZ + fi->framelen;
 737
 738                 if (nframes &&
 739                     (aggr_limit < (al + bpad + al_delta + prev_al))) {
 740                         status = ATH_AGGR_LIMITED;
 741                         break;
 742                 }
 743
 744                 tx_info = IEEE80211_SKB_CB(bf->bf_mpdu);
 745                 if (nframes && ((tx_info->flags & IEEE80211_TX_CTL_RATE_CTRL_PROBE) ||
 746                         !(tx_info->control.rates[0].flags & IEEE80211_TX_RC_MCS)))
 747                         break;
 748
 749                 /* do not exceed subframe limit */
 750                 if (nframes >= min((int)h_baw, ATH_AMPDU_SUBFRAME_DEFAULT)) {
 751                         status = ATH_AGGR_LIMITED;
 752                         break;
 753                 }
 754                 nframes++;
 755
 756                 /* add padding for previous frame to aggregation length */
 757                 al += bpad + al_delta;
 758
 759                 /*
 760                  * Get the delimiters needed to meet the MPDU
 761                  * density for this node.
 762                  */
 763                 ndelim = ath_compute_num_delims(sc, tid, bf_first, fi->framelen);
 764                 bpad = PADBYTES(al_delta) + (ndelim << 2);
 765
 766                 bf->bf_next = NULL;
 767                 ath9k_hw_set_desc_link(sc->sc_ah, bf->bf_desc, 0);
 768
 769                 /* link buffers of this frame to the aggregate */
 770                 if (!fi->retries)
 771                         ath_tx_addto_baw(sc, tid, fi->seqno);
 772                 ath9k_hw_set11n_aggr_middle(sc->sc_ah, bf->bf_desc, ndelim);
 773                 list_move_tail(&bf->list, bf_q);
 774                 if (bf_prev) {
 775                         bf_prev->bf_next = bf;
 776                         ath9k_hw_set_desc_link(sc->sc_ah, bf_prev->bf_desc,
 777                                                bf->bf_daddr);
 778                 }
 779                 bf_prev = bf;
 780
 781         } while (!list_empty(&tid->buf_q));
 782
 783         *aggr_len = al;
 784
 785         return status;
 786 #undef PADBYTES
 787 }
 788
 789 static void ath_tx_sched_aggr(struct ath_softc *sc, struct ath_txq *txq,
 790                               struct ath_atx_tid *tid)
 791 {
 792         struct ath_buf *bf;
 793         enum ATH_AGGR_STATUS status;
 794         struct ath_frame_info *fi;
 795         struct list_head bf_q;
 796         int aggr_len;
 797
 798         do {
 799                 if (list_empty(&tid->buf_q))
 800                         return;
 801
 802                 INIT_LIST_HEAD(&bf_q);
 803
 804                 status = ath_tx_form_aggr(sc, txq, tid, &bf_q, &aggr_len);
 805
 806                 /*
 807                  * no frames picked up to be aggregated;
 808                  * block-ack window is not open.
 809                  */
 810                 if (list_empty(&bf_q))
 811                         break;
 812
 813                 bf = list_first_entry(&bf_q, struct ath_buf, list);
 814                 bf->bf_lastbf = list_entry(bf_q.prev, struct ath_buf, list);
 815
 816                 /* if only one frame, send as non-aggregate */
 817                 if (bf == bf->bf_lastbf) {
 818                         fi = get_frame_info(bf->bf_mpdu);
 819
 820                         bf->bf_state.bf_type &= ~BUF_AGGR;
 821                         ath9k_hw_clr11n_aggr(sc->sc_ah, bf->bf_desc);
 822                         ath_buf_set_rate(sc, bf, fi->framelen);
 823                         ath_tx_txqaddbuf(sc, txq, &bf_q);
 824                         continue;
 825                 }
 826
 827                 /* setup first desc of aggregate */
 828                 bf->bf_state.bf_type |= BUF_AGGR;
 829                 ath_buf_set_rate(sc, bf, aggr_len);
 830                 ath9k_hw_set11n_aggr_first(sc->sc_ah, bf->bf_desc, aggr_len);
 831
 832                 /* anchor last desc of aggregate */
 833                 ath9k_hw_set11n_aggr_last(sc->sc_ah, bf->bf_lastbf->bf_desc);
 834
 835                 ath_tx_txqaddbuf(sc, txq, &bf_q);
 836                 TX_STAT_INC(txq->axq_qnum, a_aggr);
 837
 838         } while (txq->axq_ampdu_depth < ATH_AGGR_MIN_QDEPTH &&
 839                  status != ATH_AGGR_BAW_CLOSED);
 840 }
 841
 842 int ath_tx_aggr_start(struct ath_softc *sc, struct ieee80211_sta *sta,
 843                       u16 tid, u16 *ssn)
 844 {
 845         struct ath_atx_tid *txtid;
 846         struct ath_node *an;
 847
 848         an = (struct ath_node *)sta->drv_priv;
 849         txtid = ATH_AN_2_TID(an, tid);
 850
 851         if (txtid->state & (AGGR_CLEANUP | AGGR_ADDBA_COMPLETE))
 852                 return -EAGAIN;
 853
 854         txtid->state |= AGGR_ADDBA_PROGRESS;
 855         txtid->paused = true;
 856         *ssn = txtid->seq_start = txtid->seq_next;
 857
 858         memset(txtid->tx_buf, 0, sizeof(txtid->tx_buf));
 859         txtid->baw_head = txtid->baw_tail = 0;
 860
 861         return 0;
 862 }
 863
 864 void ath_tx_aggr_stop(struct ath_softc *sc, struct ieee80211_sta *sta, u16 tid)
 865 {
 866         struct ath_node *an = (struct ath_node *)sta->drv_priv;
 867         struct ath_atx_tid *txtid = ATH_AN_2_TID(an, tid);
 868         struct ath_txq *txq = txtid->ac->txq;
 869
 870         if (txtid->state & AGGR_CLEANUP)
 871                 return;
 872
 873         if (!(txtid->state & AGGR_ADDBA_COMPLETE)) {
 874                 txtid->state &= ~AGGR_ADDBA_PROGRESS;
 875                 return;
 876         }
 877
 878         spin_lock_bh(&txq->axq_lock);
 879         txtid->paused = true;
 880
 881         /*
 882          * If frames are still being transmitted for this TID, they will be
 883          * cleaned up during tx completion. To prevent race conditions, this
 884          * TID can only be reused after all in-progress subframes have been
 885          * completed.
 886          */
 887         if (txtid->baw_head != txtid->baw_tail)
 888                 txtid->state |= AGGR_CLEANUP;
 889         else
 890                 txtid->state &= ~AGGR_ADDBA_COMPLETE;
 891         spin_unlock_bh(&txq->axq_lock);
 892
 893         ath_tx_flush_tid(sc, txtid);
 894 }
 895
 896 void ath_tx_aggr_resume(struct ath_softc *sc, struct ieee80211_sta *sta, u16 tid)
 897 {
 898         struct ath_atx_tid *txtid;
 899         struct ath_node *an;
 900
 901         an = (struct ath_node *)sta->drv_priv;
 902
 903         if (sc->sc_flags & SC_OP_TXAGGR) {
 904                 txtid = ATH_AN_2_TID(an, tid);
 905                 txtid->baw_size =
 906                         IEEE80211_MIN_AMPDU_BUF << sta->ht_cap.ampdu_factor;
 907                 txtid->state |= AGGR_ADDBA_COMPLETE;
 908                 txtid->state &= ~AGGR_ADDBA_PROGRESS;
 909                 ath_tx_resume_tid(sc, txtid);
 910         }
 911 }
 912
 913 /********************/
 914 /* Queue Management */
 915 /********************/
 916
 917 static void ath_txq_drain_pending_buffers(struct ath_softc *sc,
 918                                           struct ath_txq *txq)
 919 {
 920         struct ath_atx_ac *ac, *ac_tmp;
 921         struct ath_atx_tid *tid, *tid_tmp;
 922
 923         list_for_each_entry_safe(ac, ac_tmp, &txq->axq_acq, list) {
 924                 list_del(&ac->list);
 925                 ac->sched = false;
 926                 list_for_each_entry_safe(tid, tid_tmp, &ac->tid_q, list) {
 927                         list_del(&tid->list);
 928                         tid->sched = false;
 929                         ath_tid_drain(sc, txq, tid);
 930                 }
 931         }
 932 }
 933
 934 struct ath_txq *ath_txq_setup(struct ath_softc *sc, int qtype, int subtype)
 935 {
 936         struct ath_hw *ah = sc->sc_ah;
 937         struct ath_common *common = ath9k_hw_common(ah);
 938         struct ath9k_tx_queue_info qi;
 939         static const int subtype_txq_to_hwq[] = {
 940                 [WME_AC_BE] = ATH_TXQ_AC_BE,
 941                 [WME_AC_BK] = ATH_TXQ_AC_BK,
 942                 [WME_AC_VI] = ATH_TXQ_AC_VI,
 943                 [WME_AC_VO] = ATH_TXQ_AC_VO,
 944         };
 945         int axq_qnum, i;
 946
 947         memset(&qi, 0, sizeof(qi));
 948         qi.tqi_subtype = subtype_txq_to_hwq[subtype];
 949         qi.tqi_aifs = ATH9K_TXQ_USEDEFAULT;
 950         qi.tqi_cwmin = ATH9K_TXQ_USEDEFAULT;
 951         qi.tqi_cwmax = ATH9K_TXQ_USEDEFAULT;
 952         qi.tqi_physCompBuf = 0;
 953
 954         /*
 955          * Enable interrupts only for EOL and DESC conditions.
 956          * We mark tx descriptors to receive a DESC interrupt
 957          * when a tx queue gets deep; otherwise waiting for the
 958          * EOL to reap descriptors.  Note that this is done to
 959          * reduce interrupt load and this only defers reaping
 960          * descriptors, never transmitting frames.  Aside from
 961          * reducing interrupts this also permits more concurrency.
 962          * The only potential downside is if the tx queue backs
 963          * up in which case the top half of the kernel may backup
 964          * due to a lack of tx descriptors.
 965          *
 966          * The UAPSD queue is an exception, since we take a desc-
 967          * based intr on the EOSP frames.
 968          */
 969         if (ah->caps.hw_caps & ATH9K_HW_CAP_EDMA) {
 970                 qi.tqi_qflags = TXQ_FLAG_TXOKINT_ENABLE |
 971                                 TXQ_FLAG_TXERRINT_ENABLE;
 972         } else {
 973                 if (qtype == ATH9K_TX_QUEUE_UAPSD)
 974                         qi.tqi_qflags = TXQ_FLAG_TXDESCINT_ENABLE;
 975                 else
 976                         qi.tqi_qflags = TXQ_FLAG_TXEOLINT_ENABLE |
 977                                         TXQ_FLAG_TXDESCINT_ENABLE;
 978         }
 979         axq_qnum = ath9k_hw_setuptxqueue(ah, qtype, &qi);
 980         if (axq_qnum == -1) {
 981                 /*
 982                  * NB: don't print a message, this happens
 983                  * normally on parts with too few tx queues
 984                  */
 985                 return NULL;
 986         }
 987         if (axq_qnum >= ARRAY_SIZE(sc->tx.txq)) {
 988                 ath_err(common, "qnum %u out of range, max %zu!\n",
 989                         axq_qnum, ARRAY_SIZE(sc->tx.txq));
 990                 ath9k_hw_releasetxqueue(ah, axq_qnum);
 991                 return NULL;
 992         }
 993         if (!ATH_TXQ_SETUP(sc, axq_qnum)) {
 994                 struct ath_txq *txq = &sc->tx.txq[axq_qnum];
 995
 996                 txq->axq_qnum = axq_qnum;
 997                 txq->mac80211_qnum = -1;
 998                 txq->axq_link = NULL;
 999                 INIT_LIST_HEAD(&txq->axq_q);
1000                 INIT_LIST_HEAD(&txq->axq_acq);
1001                 spin_lock_init(&txq->axq_lock);
1002                 txq->axq_depth = 0;
1003                 txq->axq_ampdu_depth = 0;
1004                 txq->axq_tx_inprogress = false;
1005                 sc->tx.txqsetup |= 1<<axq_qnum;
1006
1007                 txq->txq_headidx = txq->txq_tailidx = 0;
1008                 for (i = 0; i < ATH_TXFIFO_DEPTH; i++)
1009                         INIT_LIST_HEAD(&txq->txq_fifo[i]);
1010                 INIT_LIST_HEAD(&txq->txq_fifo_pending);
1011         }
1012         return &sc->tx.txq[axq_qnum];
1013 }
1014
1015 int ath_txq_update(struct ath_softc *sc, int qnum,
1016                    struct ath9k_tx_queue_info *qinfo)
1017 {
1018         struct ath_hw *ah = sc->sc_ah;
1019         int error = 0;
1020         struct ath9k_tx_queue_info qi;
1021
1022         if (qnum == sc->beacon.beaconq) {
1023                 /*
1024                  * XXX: for beacon queue, we just save the parameter.
1025                  * It will be picked up by ath_beaconq_config when
1026                  * it's necessary.
1027                  */
1028                 sc->beacon.beacon_qi = *qinfo;
1029                 return 0;
1030         }
1031
1032         BUG_ON(sc->tx.txq[qnum].axq_qnum != qnum);
1033
1034         ath9k_hw_get_txq_props(ah, qnum, &qi);
1035         qi.tqi_aifs = qinfo->tqi_aifs;
1036         qi.tqi_cwmin = qinfo->tqi_cwmin;
1037         qi.tqi_cwmax = qinfo->tqi_cwmax;
1038         qi.tqi_burstTime = qinfo->tqi_burstTime;
1039         qi.tqi_readyTime = qinfo->tqi_readyTime;
1040
1041         if (!ath9k_hw_set_txq_props(ah, qnum, &qi)) {
1042                 ath_err(ath9k_hw_common(sc->sc_ah),
1043                         "Unable to update hardware queue %u!\n", qnum);
1044                 error = -EIO;
1045         } else {
1046                 ath9k_hw_resettxqueue(ah, qnum);
1047         }
1048
1049         return error;
1050 }
1051
1052 int ath_cabq_update(struct ath_softc *sc)
1053 {
1054         struct ath9k_tx_queue_info qi;
1055         int qnum = sc->beacon.cabq->axq_qnum;
1056
1057         ath9k_hw_get_txq_props(sc->sc_ah, qnum, &qi);
1058         /*
1059          * Ensure the readytime % is within the bounds.
1060          */
1061         if (sc->config.cabqReadytime < ATH9K_READY_TIME_LO_BOUND)
1062                 sc->config.cabqReadytime = ATH9K_READY_TIME_LO_BOUND;
1063         else if (sc->config.cabqReadytime > ATH9K_READY_TIME_HI_BOUND)
1064                 sc->config.cabqReadytime = ATH9K_READY_TIME_HI_BOUND;
1065
1066         qi.tqi_readyTime = (sc->beacon_interval *
1067                             sc->config.cabqReadytime) / 100;
1068         ath_txq_update(sc, qnum, &qi);
1069
1070         return 0;
1071 }
1072
1073 static bool bf_is_ampdu_not_probing(struct ath_buf *bf)
1074 {
1075     struct ieee80211_tx_info *info = IEEE80211_SKB_CB(bf->bf_mpdu);
1076     return bf_isampdu(bf) && !(info->flags & IEEE80211_TX_CTL_RATE_CTRL_PROBE);
1077 }
1078
1079 /*
1080  * Drain a given TX queue (could be Beacon or Data)
1081  *
1082  * This assumes output has been stopped and
1083  * we do not need to block ath_tx_tasklet.
1084  */
1085 void ath_draintxq(struct ath_softc *sc, struct ath_txq *txq, bool retry_tx)
1086 {
1087         struct ath_buf *bf, *lastbf;
1088         struct list_head bf_head;
1089         struct ath_tx_status ts;
1090
1091         memset(&ts, 0, sizeof(ts));
1092         INIT_LIST_HEAD(&bf_head);
1093
1094         for (;;) {
1095                 spin_lock_bh(&txq->axq_lock);
1096
1097                 if (sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_EDMA) {
1098                         if (list_empty(&txq->txq_fifo[txq->txq_tailidx])) {
1099                                 txq->txq_headidx = txq->txq_tailidx = 0;
1100                                 spin_unlock_bh(&txq->axq_lock);
1101                                 break;
1102                         } else {
1103                                 bf = list_first_entry(&txq->txq_fifo[txq->txq_tailidx],
1104                                                       struct ath_buf, list);
1105                         }
1106                 } else {
1107                         if (list_empty(&txq->axq_q)) {
1108                                 txq->axq_link = NULL;
1109                                 spin_unlock_bh(&txq->axq_lock);
1110                                 break;
1111                         }
1112                         bf = list_first_entry(&txq->axq_q, struct ath_buf,
1113                                               list);
1114
1115                         if (bf->bf_stale) {
1116                                 list_del(&bf->list);
1117                                 spin_unlock_bh(&txq->axq_lock);
1118
1119                                 ath_tx_return_buffer(sc, bf);
1120                                 continue;
1121                         }
1122                 }
1123
1124                 lastbf = bf->bf_lastbf;
1125
1126                 if (sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_EDMA) {
1127                         list_cut_position(&bf_head,
1128                                           &txq->txq_fifo[txq->txq_tailidx],
1129                                           &lastbf->list);
1130                         INCR(txq->txq_tailidx, ATH_TXFIFO_DEPTH);
1131                 } else {
1132                         /* remove ath_buf's of the same mpdu from txq */
1133                         list_cut_position(&bf_head, &txq->axq_q, &lastbf->list);
1134                 }
1135
1136                 txq->axq_depth--;
1137                 if (bf_is_ampdu_not_probing(bf))
1138                         txq->axq_ampdu_depth--;
1139                 spin_unlock_bh(&txq->axq_lock);
1140
1141                 if (bf_isampdu(bf))
1142                         ath_tx_complete_aggr(sc, txq, bf, &bf_head, &ts, 0,
1143                                              retry_tx);
1144                 else
1145                         ath_tx_complete_buf(sc, bf, txq, &bf_head, &ts, 0, 0);
1146         }
1147
1148         spin_lock_bh(&txq->axq_lock);
1149         txq->axq_tx_inprogress = false;
1150         spin_unlock_bh(&txq->axq_lock);
1151
1152         if (sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_EDMA) {
1153                 spin_lock_bh(&txq->axq_lock);
1154                 while (!list_empty(&txq->txq_fifo_pending)) {
1155                         bf = list_first_entry(&txq->txq_fifo_pending,
1156                                               struct ath_buf, list);
1157                         list_cut_position(&bf_head,
1158                                           &txq->txq_fifo_pending,
1159                                           &bf->bf_lastbf->list);
1160                         spin_unlock_bh(&txq->axq_lock);
1161
1162                         if (bf_isampdu(bf))
1163                                 ath_tx_complete_aggr(sc, txq, bf, &bf_head,
1164                                                      &ts, 0, retry_tx);
1165                         else
1166                                 ath_tx_complete_buf(sc, bf, txq, &bf_head,
1167                                                     &ts, 0, 0);
1168                         spin_lock_bh(&txq->axq_lock);
1169                 }
1170                 spin_unlock_bh(&txq->axq_lock);
1171         }
1172
1173         /* flush any pending frames if aggregation is enabled */
1174         if (sc->sc_flags & SC_OP_TXAGGR) {
1175                 if (!retry_tx) {
1176                         spin_lock_bh(&txq->axq_lock);
1177                         ath_txq_drain_pending_buffers(sc, txq);
1178                         spin_unlock_bh(&txq->axq_lock);
1179                 }
1180         }
1181 }
1182
1183 bool ath_drain_all_txq(struct ath_softc *sc, bool retry_tx)
1184 {
1185         struct ath_hw *ah = sc->sc_ah;
1186         struct ath_common *common = ath9k_hw_common(sc->sc_ah);
1187         struct ath_txq *txq;
1188         int i, npend = 0;
1189
1190         if (sc->sc_flags & SC_OP_INVALID)
1191                 return true;
1192
1193         /* Stop beacon queue */
1194         ath9k_hw_stoptxdma(sc->sc_ah, sc->beacon.beaconq);
1195
1196         /* Stop data queues */
1197         for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++) {
1198                 if (ATH_TXQ_SETUP(sc, i)) {
1199                         txq = &sc->tx.txq[i];
1200                         ath9k_hw_stoptxdma(ah, txq->axq_qnum);
1201                         npend += ath9k_hw_numtxpending(ah, txq->axq_qnum);
1202                 }
1203         }
1204
1205         if (npend)
1206                 ath_err(common, "Failed to stop TX DMA!\n");
1207
1208         for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++) {
1209                 if (!ATH_TXQ_SETUP(sc, i))
1210                         continue;
1211
1212                 /*
1213                  * The caller will resume queues with ieee80211_wake_queues.
1214                  * Mark the queue as not stopped to prevent ath_tx_complete
1215                  * from waking the queue too early.
1216                  */
1217                 txq = &sc->tx.txq[i];
1218                 txq->stopped = false;
1219                 ath_draintxq(sc, txq, retry_tx);
1220         }
1221
1222         return !npend;
1223 }
1224
1225 void ath_tx_cleanupq(struct ath_softc *sc, struct ath_txq *txq)
1226 {
1227         ath9k_hw_releasetxqueue(sc->sc_ah, txq->axq_qnum);
1228         sc->tx.txqsetup &= ~(1<<txq->axq_qnum);
1229 }
1230
1231 /* For each axq_acq entry, for each tid, try to schedule packets
1232  * for transmit until ampdu_depth has reached min Q depth.
1233  */
1234 void ath_txq_schedule(struct ath_softc *sc, struct ath_txq *txq)
1235 {
1236         struct ath_atx_ac *ac, *ac_tmp, *last_ac;
1237         struct ath_atx_tid *tid, *last_tid;
1238
1239         if (list_empty(&txq->axq_acq) ||
1240             txq->axq_ampdu_depth >= ATH_AGGR_MIN_QDEPTH)
1241                 return;
1242
1243         ac = list_first_entry(&txq->axq_acq, struct ath_atx_ac, list);
1244         last_ac = list_entry(txq->axq_acq.prev, struct ath_atx_ac, list);
1245
1246         list_for_each_entry_safe(ac, ac_tmp, &txq->axq_acq, list) {
1247                 last_tid = list_entry(ac->tid_q.prev, struct ath_atx_tid, list);
1248                 list_del(&ac->list);
1249                 ac->sched = false;
1250
1251                 while (!list_empty(&ac->tid_q)) {
1252                         tid = list_first_entry(&ac->tid_q, struct ath_atx_tid,
1253                                                list);
1254                         list_del(&tid->list);
1255                         tid->sched = false;
1256
1257                         if (tid->paused)
1258                                 continue;
1259
1260                         ath_tx_sched_aggr(sc, txq, tid);
1261
1262                         /*
1263                          * add tid to round-robin queue if more frames
1264                          * are pending for the tid
1265                          */
1266                         if (!list_empty(&tid->buf_q))
1267                                 ath_tx_queue_tid(txq, tid);
1268
1269                         if (tid == last_tid ||
1270                             txq->axq_ampdu_depth >= ATH_AGGR_MIN_QDEPTH)
1271                                 break;
1272                 }
1273
1274                 if (!list_empty(&ac->tid_q)) {
1275                         if (!ac->sched) {
1276                                 ac->sched = true;
1277                                 list_add_tail(&ac->list, &txq->axq_acq);
1278                         }
1279                 }
1280
1281                 if (ac == last_ac ||
1282                     txq->axq_ampdu_depth >= ATH_AGGR_MIN_QDEPTH)
1283                         return;
1284         }
1285 }
1286
1287 /***********/
1288 /* TX, DMA */
1289 /***********/
1290
1291 /*
1292  * Insert a chain of ath_buf (descriptors) on a txq and
1293  * assume the descriptors are already chained together by caller.
1294  */
1295 static void ath_tx_txqaddbuf(struct ath_softc *sc, struct ath_txq *txq,
1296                              struct list_head *head)
1297 {
1298         struct ath_hw *ah = sc->sc_ah;
1299         struct ath_common *common = ath9k_hw_common(ah);
1300         struct ath_buf *bf;
1301
1302         /*
1303          * Insert the frame on the outbound list and
1304          * pass it on to the hardware.
1305          */
1306
1307         if (list_empty(head))
1308                 return;
1309
1310         bf = list_first_entry(head, struct ath_buf, list);
1311
1312         ath_dbg(common, ATH_DBG_QUEUE,
1313                 "qnum: %d, txq depth: %d\n", txq->axq_qnum, txq->axq_depth);
1314
1315         if (sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_EDMA) {
1316                 if (txq->axq_depth >= ATH_TXFIFO_DEPTH) {
1317                         list_splice_tail_init(head, &txq->txq_fifo_pending);
1318                         return;
1319                 }
1320                 if (!list_empty(&txq->txq_fifo[txq->txq_headidx]))
1321                         ath_dbg(common, ATH_DBG_XMIT,
1322                                 "Initializing tx fifo %d which is non-empty\n",
1323                                 txq->txq_headidx);
1324                 INIT_LIST_HEAD(&txq->txq_fifo[txq->txq_headidx]);
1325                 list_splice_init(head, &txq->txq_fifo[txq->txq_headidx]);
1326                 INCR(txq->txq_headidx, ATH_TXFIFO_DEPTH);
1327                 TX_STAT_INC(txq->axq_qnum, puttxbuf);
1328                 ath9k_hw_puttxbuf(ah, txq->axq_qnum, bf->bf_daddr);
1329                 ath_dbg(common, ATH_DBG_XMIT, "TXDP[%u] = %llx (%p)\n",
1330                         txq->axq_qnum, ito64(bf->bf_daddr), bf->bf_desc);
1331         } else {
1332                 list_splice_tail_init(head, &txq->axq_q);
1333
1334                 if (txq->axq_link == NULL) {
1335                         TX_STAT_INC(txq->axq_qnum, puttxbuf);
1336                         ath9k_hw_puttxbuf(ah, txq->axq_qnum, bf->bf_daddr);
1337                         ath_dbg(common, ATH_DBG_XMIT, "TXDP[%u] = %llx (%p)\n",
1338                                 txq->axq_qnum, ito64(bf->bf_daddr),
1339                                 bf->bf_desc);
1340                 } else {
1341                         *txq->axq_link = bf->bf_daddr;
1342                         ath_dbg(common, ATH_DBG_XMIT,
1343                                 "link[%u] (%p)=%llx (%p)\n",
1344                                 txq->axq_qnum, txq->axq_link,
1345                                 ito64(bf->bf_daddr), bf->bf_desc);
1346                 }
1347                 ath9k_hw_get_desc_link(ah, bf->bf_lastbf->bf_desc,
1348                                        &txq->axq_link);
1349                 TX_STAT_INC(txq->axq_qnum, txstart);
1350                 ath9k_hw_txstart(ah, txq->axq_qnum);
1351         }
1352         txq->axq_depth++;
1353         if (bf_is_ampdu_not_probing(bf))
1354                 txq->axq_ampdu_depth++;
1355 }
1356
1357 static void ath_tx_send_ampdu(struct ath_softc *sc, struct ath_atx_tid *tid,
1358                               struct ath_buf *bf, struct ath_tx_control *txctl)
1359 {
1360         struct ath_frame_info *fi = get_frame_info(bf->bf_mpdu);
1361         struct list_head bf_head;
1362
1363         bf->bf_state.bf_type |= BUF_AMPDU;
1364
1365         /*
1366          * Do not queue to h/w when any of the following conditions is true:
1367          * - there are pending frames in software queue
1368          * - the TID is currently paused for ADDBA/BAR request
1369          * - seqno is not within block-ack window
1370          * - h/w queue depth exceeds low water mark
1371          */
1372         if (!list_empty(&tid->buf_q) || tid->paused ||
1373             !BAW_WITHIN(tid->seq_start, tid->baw_size, fi->seqno) ||
1374             txctl->txq->axq_ampdu_depth >= ATH_AGGR_MIN_QDEPTH) {
1375                 /*
1376                  * Add this frame to software queue for scheduling later
1377                  * for aggregation.
1378                  */
1379                 TX_STAT_INC(txctl->txq->axq_qnum, a_queued_sw);
1380                 list_add_tail(&bf->list, &tid->buf_q);
1381                 ath_tx_queue_tid(txctl->txq, tid);
1382                 return;
1383         }
1384
1385         INIT_LIST_HEAD(&bf_head);
1386         list_add(&bf->list, &bf_head);
1387
1388         /* Add sub-frame to BAW */
1389         if (!fi->retries)
1390                 ath_tx_addto_baw(sc, tid, fi->seqno);
1391
1392         /* Queue to h/w without aggregation */
1393         TX_STAT_INC(txctl->txq->axq_qnum, a_queued_hw);
1394         bf->bf_lastbf = bf;
1395         ath_buf_set_rate(sc, bf, fi->framelen);
1396         ath_tx_txqaddbuf(sc, txctl->txq, &bf_head);
1397 }
1398
1399 static void ath_tx_send_normal(struct ath_softc *sc, struct ath_txq *txq,
1400                                struct ath_atx_tid *tid,
1401                                struct list_head *bf_head)
1402 {
1403         struct ath_frame_info *fi;
1404         struct ath_buf *bf;
1405
1406         bf = list_first_entry(bf_head, struct ath_buf, list);
1407         bf->bf_state.bf_type &= ~BUF_AMPDU;
1408
1409         /* update starting sequence number for subsequent ADDBA request */
1410         if (tid)
1411                 INCR(tid->seq_start, IEEE80211_SEQ_MAX);
1412
1413         bf->bf_lastbf = bf;
1414         fi = get_frame_info(bf->bf_mpdu);
1415         ath_buf_set_rate(sc, bf, fi->framelen);
1416         ath_tx_txqaddbuf(sc, txq, bf_head);
1417         TX_STAT_INC(txq->axq_qnum, queued);
1418 }
1419
1420 static enum ath9k_pkt_type get_hw_packet_type(struct sk_buff *skb)
1421 {
1422         struct ieee80211_hdr *hdr;
1423         enum ath9k_pkt_type htype;
1424         __le16 fc;
1425
1426         hdr = (struct ieee80211_hdr *)skb->data;
1427         fc = hdr->frame_control;
1428
1429         if (ieee80211_is_beacon(fc))
1430                 htype = ATH9K_PKT_TYPE_BEACON;
1431         else if (ieee80211_is_probe_resp(fc))
1432                 htype = ATH9K_PKT_TYPE_PROBE_RESP;
1433         else if (ieee80211_is_atim(fc))
1434                 htype = ATH9K_PKT_TYPE_ATIM;
1435         else if (ieee80211_is_pspoll(fc))
1436                 htype = ATH9K_PKT_TYPE_PSPOLL;
1437         else
1438                 htype = ATH9K_PKT_TYPE_NORMAL;
1439
1440         return htype;
1441 }
1442
1443 static void setup_frame_info(struct ieee80211_hw *hw, struct sk_buff *skb,
1444                              int framelen)
1445 {
1446         struct ath_softc *sc = hw->priv;
1447         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
1448         struct ieee80211_sta *sta = tx_info->control.sta;
1449         struct ieee80211_key_conf *hw_key = tx_info->control.hw_key;
1450         struct ieee80211_hdr *hdr;
1451         struct ath_frame_info *fi = get_frame_info(skb);
1452         struct ath_node *an;
1453         struct ath_atx_tid *tid;
1454         enum ath9k_key_type keytype;
1455         u16 seqno = 0;
1456         u8 tidno;
1457
1458         keytype = ath9k_cmn_get_hw_crypto_keytype(skb);
1459
1460         hdr = (struct ieee80211_hdr *)skb->data;
1461         if (sta && ieee80211_is_data_qos(hdr->frame_control) &&
1462                 conf_is_ht(&hw->conf) && (sc->sc_flags & SC_OP_TXAGGR)) {
1463
1464                 an = (struct ath_node *) sta->drv_priv;
1465                 tidno = ieee80211_get_qos_ctl(hdr)[0] & IEEE80211_QOS_CTL_TID_MASK;
1466
1467                 /*
1468                  * Override seqno set by upper layer with the one
1469                  * in tx aggregation state.
1470                  */
1471                 tid = ATH_AN_2_TID(an, tidno);
1472                 seqno = tid->seq_next;
1473                 hdr->seq_ctrl = cpu_to_le16(seqno << IEEE80211_SEQ_SEQ_SHIFT);
1474                 INCR(tid->seq_next, IEEE80211_SEQ_MAX);
1475         }
1476
1477         memset(fi, 0, sizeof(*fi));
1478         if (hw_key)
1479                 fi->keyix = hw_key->hw_key_idx;
1480         else
1481                 fi->keyix = ATH9K_TXKEYIX_INVALID;
1482         fi->keytype = keytype;
1483         fi->framelen = framelen;
1484         fi->seqno = seqno;
1485 }
1486
1487 static int setup_tx_flags(struct sk_buff *skb)
1488 {
1489         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
1490         int flags = 0;
1491
1492         flags |= ATH9K_TXDESC_CLRDMASK; /* needed for crypto errors */
1493         flags |= ATH9K_TXDESC_INTREQ;
1494
1495         if (tx_info->flags & IEEE80211_TX_CTL_NO_ACK)
1496                 flags |= ATH9K_TXDESC_NOACK;
1497
1498         if (tx_info->flags & IEEE80211_TX_CTL_LDPC)
1499                 flags |= ATH9K_TXDESC_LDPC;
1500
1501         return flags;
1502 }
1503
1504 /*
1505  * rix - rate index
1506  * pktlen - total bytes (delims + data + fcs + pads + pad delims)
1507  * width  - 0 for 20 MHz, 1 for 40 MHz
1508  * half_gi - to use 4us v/s 3.6 us for symbol time
1509  */
1510 static u32 ath_pkt_duration(struct ath_softc *sc, u8 rix, int pktlen,
1511                             int width, int half_gi, bool shortPreamble)
1512 {
1513         u32 nbits, nsymbits, duration, nsymbols;
1514         int streams;
1515
1516         /* find number of symbols: PLCP + data */
1517         streams = HT_RC_2_STREAMS(rix);
1518         nbits = (pktlen << 3) + OFDM_PLCP_BITS;
1519         nsymbits = bits_per_symbol[rix % 8][width] * streams;
1520         nsymbols = (nbits + nsymbits - 1) / nsymbits;
1521
1522         if (!half_gi)
1523                 duration = SYMBOL_TIME(nsymbols);
1524         else
1525                 duration = SYMBOL_TIME_HALFGI(nsymbols);
1526
1527         /* addup duration for legacy/ht training and signal fields */
1528         duration += L_STF + L_LTF + L_SIG + HT_SIG + HT_STF + HT_LTF(streams);
1529
1530         return duration;
1531 }
1532
1533 u8 ath_txchainmask_reduction(struct ath_softc *sc, u8 chainmask, u32 rate)
1534 {
1535         struct ath_hw *ah = sc->sc_ah;
1536         struct ath9k_channel *curchan = ah->curchan;
1537         if ((sc->sc_flags & SC_OP_ENABLE_APM) &&
1538                         (curchan->channelFlags & CHANNEL_5GHZ) &&
1539                         (chainmask == 0x7) && (rate < 0x90))
1540                 return 0x3;
1541         else
1542                 return chainmask;
1543 }
1544
1545 static void ath_buf_set_rate(struct ath_softc *sc, struct ath_buf *bf, int len)
1546 {
1547         struct ath_common *common = ath9k_hw_common(sc->sc_ah);
1548         struct ath9k_11n_rate_series series[4];
1549         struct sk_buff *skb;
1550         struct ieee80211_tx_info *tx_info;
1551         struct ieee80211_tx_rate *rates;
1552         const struct ieee80211_rate *rate;
1553         struct ieee80211_hdr *hdr;
1554         int i, flags = 0;
1555         u8 rix = 0, ctsrate = 0;
1556         bool is_pspoll;
1557
1558         memset(series, 0, sizeof(struct ath9k_11n_rate_series) * 4);
1559
1560         skb = bf->bf_mpdu;
1561         tx_info = IEEE80211_SKB_CB(skb);
1562         rates = tx_info->control.rates;
1563         hdr = (struct ieee80211_hdr *)skb->data;
1564         is_pspoll = ieee80211_is_pspoll(hdr->frame_control);
1565
1566         /*
1567          * We check if Short Preamble is needed for the CTS rate by
1568          * checking the BSS's global flag.
1569          * But for the rate series, IEEE80211_TX_RC_USE_SHORT_PREAMBLE is used.
1570          */
1571         rate = ieee80211_get_rts_cts_rate(sc->hw, tx_info);
1572         ctsrate = rate->hw_value;
1573         if (sc->sc_flags & SC_OP_PREAMBLE_SHORT)
1574                 ctsrate |= rate->hw_value_short;
1575
1576         for (i = 0; i < 4; i++) {
1577                 bool is_40, is_sgi, is_sp;
1578                 int phy;
1579
1580                 if (!rates[i].count || (rates[i].idx < 0))
1581                         continue;
1582
1583                 rix = rates[i].idx;
1584                 series[i].Tries = rates[i].count;
1585
1586                 if ((sc->config.ath_aggr_prot && bf_isaggr(bf)) ||
1587                     (rates[i].flags & IEEE80211_TX_RC_USE_RTS_CTS)) {
1588                         series[i].RateFlags |= ATH9K_RATESERIES_RTS_CTS;
1589                         flags |= ATH9K_TXDESC_RTSENA;
1590                 } else if (rates[i].flags & IEEE80211_TX_RC_USE_CTS_PROTECT) {
1591                         series[i].RateFlags |= ATH9K_RATESERIES_RTS_CTS;
1592                         flags |= ATH9K_TXDESC_CTSENA;
1593                 }
1594
1595                 if (rates[i].flags & IEEE80211_TX_RC_40_MHZ_WIDTH)
1596                         series[i].RateFlags |= ATH9K_RATESERIES_2040;
1597                 if (rates[i].flags & IEEE80211_TX_RC_SHORT_GI)
1598                         series[i].RateFlags |= ATH9K_RATESERIES_HALFGI;
1599
1600                 is_sgi = !!(rates[i].flags & IEEE80211_TX_RC_SHORT_GI);
1601                 is_40 = !!(rates[i].flags & IEEE80211_TX_RC_40_MHZ_WIDTH);
1602                 is_sp = !!(rates[i].flags & IEEE80211_TX_RC_USE_SHORT_PREAMBLE);
1603
1604                 if (rates[i].flags & IEEE80211_TX_RC_MCS) {
1605                         /* MCS rates */
1606                         series[i].Rate = rix | 0x80;
1607                         series[i].ChSel = ath_txchainmask_reduction(sc,
1608                                         common->tx_chainmask, series[i].Rate);
1609                         series[i].PktDuration = ath_pkt_duration(sc, rix, len,
1610                                  is_40, is_sgi, is_sp);
1611                         if (rix < 8 && (tx_info->flags & IEEE80211_TX_CTL_STBC))
1612                                 series[i].RateFlags |= ATH9K_RATESERIES_STBC;
1613                         continue;
1614                 }
1615
1616                 /* legacy rates */
1617                 if ((tx_info->band == IEEE80211_BAND_2GHZ) &&
1618                     !(rate->flags & IEEE80211_RATE_ERP_G))
1619                         phy = WLAN_RC_PHY_CCK;
1620                 else
1621                         phy = WLAN_RC_PHY_OFDM;
1622
1623                 rate = &sc->sbands[tx_info->band].bitrates[rates[i].idx];
1624                 series[i].Rate = rate->hw_value;
1625                 if (rate->hw_value_short) {
1626                         if (rates[i].flags & IEEE80211_TX_RC_USE_SHORT_PREAMBLE)
1627                                 series[i].Rate |= rate->hw_value_short;
1628                 } else {
1629                         is_sp = false;
1630                 }
1631
1632                 if (bf->bf_state.bfs_paprd)
1633                         series[i].ChSel = common->tx_chainmask;
1634                 else
1635                         series[i].ChSel = ath_txchainmask_reduction(sc,
1636                                         common->tx_chainmask, series[i].Rate);
1637
1638                 series[i].PktDuration = ath9k_hw_computetxtime(sc->sc_ah,
1639                         phy, rate->bitrate * 100, len, rix, is_sp);
1640         }
1641
1642         /* For AR5416 - RTS cannot be followed by a frame larger than 8K */
1643         if (bf_isaggr(bf) && (len > sc->sc_ah->caps.rts_aggr_limit))
1644                 flags &= ~ATH9K_TXDESC_RTSENA;
1645
1646         /* ATH9K_TXDESC_RTSENA and ATH9K_TXDESC_CTSENA are mutually exclusive. */
1647         if (flags & ATH9K_TXDESC_RTSENA)
1648                 flags &= ~ATH9K_TXDESC_CTSENA;
1649
1650         /* set dur_update_en for l-sig computation except for PS-Poll frames */
1651         ath9k_hw_set11n_ratescenario(sc->sc_ah, bf->bf_desc,
1652                                      bf->bf_lastbf->bf_desc,
1653                                      !is_pspoll, ctsrate,
1654                                      0, series, 4, flags);
1655
1656         if (sc->config.ath_aggr_prot && flags)
1657                 ath9k_hw_set11n_burstduration(sc->sc_ah, bf->bf_desc, 8192);
1658 }
1659
1660 static struct ath_buf *ath_tx_setup_buffer(struct ieee80211_hw *hw,
1661                                            struct ath_txq *txq,
1662                                            struct sk_buff *skb)
1663 {
1664         struct ath_softc *sc = hw->priv;
1665         struct ath_hw *ah = sc->sc_ah;
1666         struct ath_common *common = ath9k_hw_common(sc->sc_ah);
1667         struct ath_frame_info *fi = get_frame_info(skb);
1668         struct ath_buf *bf;
1669         struct ath_desc *ds;
1670         int frm_type;
1671
1672         bf = ath_tx_get_buffer(sc);
1673         if (!bf) {
1674                 ath_dbg(common, ATH_DBG_XMIT, "TX buffers are full\n");
1675                 return NULL;
1676         }
1677
1678         ATH_TXBUF_RESET(bf);
1679
1680         bf->bf_flags = setup_tx_flags(skb);
1681         bf->bf_mpdu = skb;
1682
1683         bf->bf_buf_addr = dma_map_single(sc->dev, skb->data,
1684                                          skb->len, DMA_TO_DEVICE);
1685         if (unlikely(dma_mapping_error(sc->dev, bf->bf_buf_addr))) {
1686                 bf->bf_mpdu = NULL;
1687                 bf->bf_buf_addr = 0;
1688                 ath_err(ath9k_hw_common(sc->sc_ah),
1689                         "dma_mapping_error() on TX\n");
1690                 ath_tx_return_buffer(sc, bf);
1691                 return NULL;
1692         }
1693
1694         frm_type = get_hw_packet_type(skb);
1695
1696         ds = bf->bf_desc;
1697         ath9k_hw_set_desc_link(ah, ds, 0);
1698
1699         ath9k_hw_set11n_txdesc(ah, ds, fi->framelen, frm_type, MAX_RATE_POWER,
1700                                fi->keyix, fi->keytype, bf->bf_flags);
1701
1702         ath9k_hw_filltxdesc(ah, ds,
1703                             skb->len,   /* segment length */
1704                             true,       /* first segment */
1705                             true,       /* last segment */
1706                             ds,         /* first descriptor */
1707                             bf->bf_buf_addr,
1708                             txq->axq_qnum);
1709
1710
1711         return bf;
1712 }
1713
1714 /* FIXME: tx power */
1715 static void ath_tx_start_dma(struct ath_softc *sc, struct ath_buf *bf,
1716                              struct ath_tx_control *txctl)
1717 {
1718         struct sk_buff *skb = bf->bf_mpdu;
1719         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
1720         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *)skb->data;
1721         struct list_head bf_head;
1722         struct ath_atx_tid *tid = NULL;
1723         u8 tidno;
1724
1725         spin_lock_bh(&txctl->txq->axq_lock);
1726
1727         if (ieee80211_is_data_qos(hdr->frame_control) && txctl->an) {
1728                 tidno = ieee80211_get_qos_ctl(hdr)[0] &
1729                         IEEE80211_QOS_CTL_TID_MASK;
1730                 tid = ATH_AN_2_TID(txctl->an, tidno);
1731
1732                 WARN_ON(tid->ac->txq != txctl->txq);
1733         }
1734
1735         if ((tx_info->flags & IEEE80211_TX_CTL_AMPDU) && tid) {
1736                 /*
1737                  * Try aggregation if it's a unicast data frame
1738                  * and the destination is HT capable.
1739                  */
1740                 ath_tx_send_ampdu(sc, tid, bf, txctl);
1741         } else {
1742                 INIT_LIST_HEAD(&bf_head);
1743                 list_add_tail(&bf->list, &bf_head);
1744
1745                 bf->bf_state.bfs_ftype = txctl->frame_type;
1746                 bf->bf_state.bfs_paprd = txctl->paprd;
1747
1748                 if (bf->bf_state.bfs_paprd)
1749                         ar9003_hw_set_paprd_txdesc(sc->sc_ah, bf->bf_desc,
1750                                                    bf->bf_state.bfs_paprd);
1751
1752                 ath_tx_send_normal(sc, txctl->txq, tid, &bf_head);
1753         }
1754
1755         spin_unlock_bh(&txctl->txq->axq_lock);
1756 }
1757
1758 /* Upon failure caller should free skb */
1759 int ath_tx_start(struct ieee80211_hw *hw, struct sk_buff *skb,
1760                  struct ath_tx_control *txctl)
1761 {
1762         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *) skb->data;
1763         struct ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
1764         struct ieee80211_sta *sta = info->control.sta;
1765         struct ath_softc *sc = hw->priv;
1766         struct ath_txq *txq = txctl->txq;
1767         struct ath_buf *bf;
1768         int padpos, padsize;
1769         int frmlen = skb->len + FCS_LEN;
1770         int q;
1771
1772         /* NOTE:  sta can be NULL according to net/mac80211.h */
1773         if (sta)
1774                 txctl->an = (struct ath_node *)sta->drv_priv;
1775
1776         if (info->control.hw_key)
1777                 frmlen += info->control.hw_key->icv_len;
1778
1779         /*
1780          * As a temporary workaround, assign seq# here; this will likely need
1781          * to be cleaned up to work better with Beacon transmission and virtual
1782          * BSSes.
1783          */
1784         if (info->flags & IEEE80211_TX_CTL_ASSIGN_SEQ) {
1785                 if (info->flags & IEEE80211_TX_CTL_FIRST_FRAGMENT)
1786                         sc->tx.seq_no += 0x10;
1787                 hdr->seq_ctrl &= cpu_to_le16(IEEE80211_SCTL_FRAG);
1788                 hdr->seq_ctrl |= cpu_to_le16(sc->tx.seq_no);
1789         }
1790
1791         /* Add the padding after the header if this is not already done */
1792         padpos = ath9k_cmn_padpos(hdr->frame_control);
1793         padsize = padpos & 3;
1794         if (padsize && skb->len > padpos) {
1795                 if (skb_headroom(skb) < padsize)
1796                         return -ENOMEM;
1797
1798                 skb_push(skb, padsize);
1799                 memmove(skb->data, skb->data + padsize, padpos);
1800         }
1801
1802         setup_frame_info(hw, skb, frmlen);
1803
1804         /*
1805          * At this point, the vif, hw_key and sta pointers in the tx control
1806          * info are no longer valid (overwritten by the ath_frame_info data.
1807          */
1808
1809         bf = ath_tx_setup_buffer(hw, txctl->txq, skb);
1810         if (unlikely(!bf))
1811                 return -ENOMEM;
1812
1813         q = skb_get_queue_mapping(skb);
1814         spin_lock_bh(&txq->axq_lock);
1815         if (txq == sc->tx.txq_map[q] &&
1816             ++txq->pending_frames > ATH_MAX_QDEPTH && !txq->stopped) {
1817                 ieee80211_stop_queue(sc->hw, q);
1818                 txq->stopped = 1;
1819         }
1820         spin_unlock_bh(&txq->axq_lock);
1821
1822         ath_tx_start_dma(sc, bf, txctl);
1823
1824         return 0;
1825 }
1826
1827 /*****************/
1828 /* TX Completion */
1829 /*****************/
1830
1831 static void ath_tx_complete(struct ath_softc *sc, struct sk_buff *skb,
1832                             int tx_flags, int ftype, struct ath_txq *txq)
1833 {
1834         struct ieee80211_hw *hw = sc->hw;
1835         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
1836         struct ath_common *common = ath9k_hw_common(sc->sc_ah);
1837         struct ieee80211_hdr * hdr = (struct ieee80211_hdr *)skb->data;
1838         int q, padpos, padsize;
1839
1840         ath_dbg(common, ATH_DBG_XMIT, "TX complete: skb: %p\n", skb);
1841
1842         if (tx_flags & ATH_TX_BAR)
1843                 tx_info->flags |= IEEE80211_TX_STAT_AMPDU_NO_BACK;
1844
1845         if (!(tx_flags & (ATH_TX_ERROR | ATH_TX_XRETRY))) {
1846                 /* Frame was ACKed */
1847                 tx_info->flags |= IEEE80211_TX_STAT_ACK;
1848         }
1849
1850         padpos = ath9k_cmn_padpos(hdr->frame_control);
1851         padsize = padpos & 3;
1852         if (padsize && skb->len>padpos+padsize) {
1853                 /*
1854                  * Remove MAC header padding before giving the frame back to
1855                  * mac80211.
1856                  */
1857                 memmove(skb->data + padsize, skb->data, padpos);
1858                 skb_pull(skb, padsize);
1859         }
1860
1861         if (sc->ps_flags & PS_WAIT_FOR_TX_ACK) {
1862                 sc->ps_flags &= ~PS_WAIT_FOR_TX_ACK;
1863                 ath_dbg(common, ATH_DBG_PS,
1864                         "Going back to sleep after having received TX status (0x%lx)\n",
1865                         sc->ps_flags & (PS_WAIT_FOR_BEACON |
1866                                         PS_WAIT_FOR_CAB |
1867                                         PS_WAIT_FOR_PSPOLL_DATA |
1868                                         PS_WAIT_FOR_TX_ACK));
1869         }
1870
1871         q = skb_get_queue_mapping(skb);
1872         if (txq == sc->tx.txq_map[q]) {
1873                 spin_lock_bh(&txq->axq_lock);
1874                 if (WARN_ON(--txq->pending_frames < 0))
1875                         txq->pending_frames = 0;
1876
1877                 if (txq->stopped && txq->pending_frames < ATH_MAX_QDEPTH) {
1878                         ieee80211_wake_queue(sc->hw, q);
1879                         txq->stopped = 0;
1880                 }
1881                 spin_unlock_bh(&txq->axq_lock);
1882         }
1883
1884         ieee80211_tx_status(hw, skb);
1885 }
1886
1887 static void ath_tx_complete_buf(struct ath_softc *sc, struct ath_buf *bf,
1888                                 struct ath_txq *txq, struct list_head *bf_q,
1889                                 struct ath_tx_status *ts, int txok, int sendbar)
1890 {
1891         struct sk_buff *skb = bf->bf_mpdu;
1892         unsigned long flags;
1893         int tx_flags = 0;
1894
1895         if (sendbar)
1896                 tx_flags = ATH_TX_BAR;
1897
1898         if (!txok) {
1899                 tx_flags |= ATH_TX_ERROR;
1900
1901                 if (bf_isxretried(bf))
1902                         tx_flags |= ATH_TX_XRETRY;
1903         }
1904
1905         dma_unmap_single(sc->dev, bf->bf_buf_addr, skb->len, DMA_TO_DEVICE);
1906         bf->bf_buf_addr = 0;
1907
1908         if (bf->bf_state.bfs_paprd) {
1909                 if (!sc->paprd_pending)
1910                         dev_kfree_skb_any(skb);
1911                 else
1912                         complete(&sc->paprd_complete);
1913         } else {
1914                 ath_debug_stat_tx(sc, bf, ts, txq);
1915                 ath_tx_complete(sc, skb, tx_flags,
1916                                 bf->bf_state.bfs_ftype, txq);
1917         }
1918         /* At this point, skb (bf->bf_mpdu) is consumed...make sure we don't
1919          * accidentally reference it later.
1920          */
1921         bf->bf_mpdu = NULL;
1922
1923         /*
1924          * Return the list of ath_buf of this mpdu to free queue
1925          */
1926         spin_lock_irqsave(&sc->tx.txbuflock, flags);
1927         list_splice_tail_init(bf_q, &sc->tx.txbuf);
1928         spin_unlock_irqrestore(&sc->tx.txbuflock, flags);
1929 }
1930
1931 static void ath_tx_rc_status(struct ath_softc *sc, struct ath_buf *bf,
1932                              struct ath_tx_status *ts, int nframes, int nbad,
1933                              int txok, bool update_rc)
1934 {
1935         struct sk_buff *skb = bf->bf_mpdu;
1936         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *)skb->data;
1937         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
1938         struct ieee80211_hw *hw = sc->hw;
1939         struct ath_hw *ah = sc->sc_ah;
1940         u8 i, tx_rateindex;
1941
1942         if (txok)
1943                 tx_info->status.ack_signal = ts->ts_rssi;
1944
1945         tx_rateindex = ts->ts_rateindex;
1946         WARN_ON(tx_rateindex >= hw->max_rates);
1947
1948         if (ts->ts_status & ATH9K_TXERR_FILT)
1949                 tx_info->flags |= IEEE80211_TX_STAT_TX_FILTERED;
1950         if ((tx_info->flags & IEEE80211_TX_CTL_AMPDU) && update_rc) {
1951                 tx_info->flags |= IEEE80211_TX_STAT_AMPDU;
1952
1953                 BUG_ON(nbad > nframes);
1954
1955                 tx_info->status.ampdu_len = nframes;
1956                 tx_info->status.ampdu_ack_len = nframes - nbad;
1957         }
1958
1959         if ((ts->ts_status & ATH9K_TXERR_FILT) == 0 &&
1960             (bf->bf_flags & ATH9K_TXDESC_NOACK) == 0 && update_rc) {
1961                 /*
1962                  * If an underrun error is seen assume it as an excessive
1963                  * retry only if max frame trigger level has been reached
1964                  * (2 KB for single stream, and 4 KB for dual stream).
1965                  * Adjust the long retry as if the frame was tried
1966                  * hw->max_rate_tries times to affect how rate control updates
1967                  * PER for the failed rate.
1968                  * In case of congestion on the bus penalizing this type of
1969                  * underruns should help hardware actually transmit new frames
1970                  * successfully by eventually preferring slower rates.
1971                  * This itself should also alleviate congestion on the bus.
1972                  */
1973                 if (ieee80211_is_data(hdr->frame_control) &&
1974                     (ts->ts_flags & (ATH9K_TX_DATA_UNDERRUN |
1975                                      ATH9K_TX_DELIM_UNDERRUN)) &&
1976                     ah->tx_trig_level >= sc->sc_ah->caps.tx_triglevel_max)
1977                         tx_info->status.rates[tx_rateindex].count =
1978                                 hw->max_rate_tries;
1979         }
1980
1981         for (i = tx_rateindex + 1; i < hw->max_rates; i++) {
1982                 tx_info->status.rates[i].count = 0;
1983                 tx_info->status.rates[i].idx = -1;
1984         }
1985
1986         tx_info->status.rates[tx_rateindex].count = ts->ts_longretry + 1;
1987 }
1988
1989 static void ath_tx_processq(struct ath_softc *sc, struct ath_txq *txq)
1990 {
1991         struct ath_hw *ah = sc->sc_ah;
1992         struct ath_common *common = ath9k_hw_common(ah);
1993         struct ath_buf *bf, *lastbf, *bf_held = NULL;
1994         struct list_head bf_head;
1995         struct ath_desc *ds;
1996         struct ath_tx_status ts;
1997         int txok;
1998         int status;
1999
2000         ath_dbg(common, ATH_DBG_QUEUE, "tx queue %d (%x), link %p\n",
2001                 txq->axq_qnum, ath9k_hw_gettxbuf(sc->sc_ah, txq->axq_qnum),
2002                 txq->axq_link);
2003
2004         for (;;) {
2005                 spin_lock_bh(&txq->axq_lock);
2006                 if (list_empty(&txq->axq_q)) {
2007                         txq->axq_link = NULL;
2008                         if (sc->sc_flags & SC_OP_TXAGGR)
2009                                 ath_txq_schedule(sc, txq);
2010                         spin_unlock_bh(&txq->axq_lock);
2011                         break;
2012                 }
2013                 bf = list_first_entry(&txq->axq_q, struct ath_buf, list);
2014
2015                 /*
2016                  * There is a race condition that a BH gets scheduled
2017                  * after sw writes TxE and before hw re-load the last
2018                  * descriptor to get the newly chained one.
2019                  * Software must keep the last DONE descriptor as a
2020                  * holding descriptor - software does so by marking
2021                  * it with the STALE flag.
2022                  */
2023                 bf_held = NULL;
2024                 if (bf->bf_stale) {
2025                         bf_held = bf;
2026                         if (list_is_last(&bf_held->list, &txq->axq_q)) {
2027                                 spin_unlock_bh(&txq->axq_lock);
2028                                 break;
2029                         } else {
2030                                 bf = list_entry(bf_held->list.next,
2031                                                 struct ath_buf, list);
2032                         }
2033                 }
2034
2035                 lastbf = bf->bf_lastbf;
2036                 ds = lastbf->bf_desc;
2037
2038                 memset(&ts, 0, sizeof(ts));
2039                 status = ath9k_hw_txprocdesc(ah, ds, &ts);
2040                 if (status == -EINPROGRESS) {
2041                         spin_unlock_bh(&txq->axq_lock);
2042                         break;
2043                 }
2044                 TX_STAT_INC(txq->axq_qnum, txprocdesc);
2045
2046                 /*
2047                  * Remove ath_buf's of the same transmit unit from txq,
2048                  * however leave the last descriptor back as the holding
2049                  * descriptor for hw.
2050                  */
2051                 lastbf->bf_stale = true;
2052                 INIT_LIST_HEAD(&bf_head);
2053                 if (!list_is_singular(&lastbf->list))
2054                         list_cut_position(&bf_head,
2055                                 &txq->axq_q, lastbf->list.prev);
2056
2057                 txq->axq_depth--;
2058                 txok = !(ts.ts_status & ATH9K_TXERR_MASK);
2059                 txq->axq_tx_inprogress = false;
2060                 if (bf_held)
2061                         list_del(&bf_held->list);
2062
2063                 if (bf_is_ampdu_not_probing(bf))
2064                         txq->axq_ampdu_depth--;
2065                 spin_unlock_bh(&txq->axq_lock);
2066
2067                 if (bf_held)
2068                         ath_tx_return_buffer(sc, bf_held);
2069
2070                 if (!bf_isampdu(bf)) {
2071                         /*
2072                          * This frame is sent out as a single frame.
2073                          * Use hardware retry status for this frame.
2074                          */
2075                         if (ts.ts_status & ATH9K_TXERR_XRETRY)
2076                                 bf->bf_state.bf_type |= BUF_XRETRY;
2077                         ath_tx_rc_status(sc, bf, &ts, 1, txok ? 0 : 1, txok, true);
2078                 }
2079
2080                 if (bf_isampdu(bf))
2081                         ath_tx_complete_aggr(sc, txq, bf, &bf_head, &ts, txok,
2082                                              true);
2083                 else
2084                         ath_tx_complete_buf(sc, bf, txq, &bf_head, &ts, txok, 0);
2085
2086                 spin_lock_bh(&txq->axq_lock);
2087
2088                 if (sc->sc_flags & SC_OP_TXAGGR)
2089                         ath_txq_schedule(sc, txq);
2090                 spin_unlock_bh(&txq->axq_lock);
2091         }
2092 }
2093
2094 static void ath_hw_pll_work(struct work_struct *work)
2095 {
2096         struct ath_softc *sc = container_of(work, struct ath_softc,
2097                                             hw_pll_work.work);
2098         static int count;
2099
2100         if (AR_SREV_9485(sc->sc_ah)) {
2101                 if (ar9003_get_pll_sqsum_dvc(sc->sc_ah) >= 0x40000) {
2102                         count++;
2103
2104                         if (count == 3) {
2105                                 /* Rx is hung for more than 500ms. Reset it */
2106                                 ath_reset(sc, true);
2107                                 count = 0;
2108                         }
2109                 } else
2110                         count = 0;
2111
2112                 ieee80211_queue_delayed_work(sc->hw, &sc->hw_pll_work, HZ/5);
2113         }
2114 }
2115
2116 static void ath_tx_complete_poll_work(struct work_struct *work)
2117 {
2118         struct ath_softc *sc = container_of(work, struct ath_softc,
2119                         tx_complete_work.work);
2120         struct ath_txq *txq;
2121         int i;
2122         bool needreset = false;
2123 #ifdef CONFIG_ATH9K_DEBUGFS
2124         sc->tx_complete_poll_work_seen++;
2125 #endif
2126
2127         for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++)
2128                 if (ATH_TXQ_SETUP(sc, i)) {
2129                         txq = &sc->tx.txq[i];
2130                         spin_lock_bh(&txq->axq_lock);
2131                         if (txq->axq_depth) {
2132                                 if (txq->axq_tx_inprogress) {
2133                                         needreset = true;
2134                                         spin_unlock_bh(&txq->axq_lock);
2135                                         break;
2136                                 } else {
2137                                         txq->axq_tx_inprogress = true;
2138                                 }
2139                         } else {
2140                                 /* If the queue has pending buffers, then it
2141                                  * should be doing tx work (and have axq_depth).
2142                                  * Shouldn't get to this state I think..but
2143                                  * we do.
2144                                  */
2145                                 if (!(sc->sc_flags & (SC_OP_OFFCHANNEL)) &&
2146                                     (txq->pending_frames > 0 ||
2147                                      !list_empty(&txq->axq_acq) ||
2148                                      txq->stopped)) {
2149                                         ath_err(ath9k_hw_common(sc->sc_ah),
2150                                                 "txq: %p axq_qnum: %u,"
2151                                                 " mac80211_qnum: %i"
2152                                                 " axq_link: %p"
2153                                                 " pending frames: %i"
2154                                                 " axq_acq empty: %i"
2155                                                 " stopped: %i"
2156                                                 " axq_depth: 0  Attempting to"
2157                                                 " restart tx logic.\n",
2158                                                 txq, txq->axq_qnum,
2159                                                 txq->mac80211_qnum,
2160                                                 txq->axq_link,
2161                                                 txq->pending_frames,
2162                                                 list_empty(&txq->axq_acq),
2163                                                 txq->stopped);
2164                                         ath_txq_schedule(sc, txq);
2165                                 }
2166                         }
2167                         spin_unlock_bh(&txq->axq_lock);
2168                 }
2169
2170         if (needreset) {
2171                 ath_dbg(ath9k_hw_common(sc->sc_ah), ATH_DBG_RESET,
2172                         "tx hung, resetting the chip\n");
2173                 ath9k_ps_wakeup(sc);
2174                 ath_reset(sc, true);
2175                 ath9k_ps_restore(sc);
2176         }
2177
2178         ieee80211_queue_delayed_work(sc->hw, &sc->tx_complete_work,
2179                         msecs_to_jiffies(ATH_TX_COMPLETE_POLL_INT));
2180 }
2181
2182
2183
2184 void ath_tx_tasklet(struct ath_softc *sc)
2185 {
2186         int i;
2187         u32 qcumask = ((1 << ATH9K_NUM_TX_QUEUES) - 1);
2188
2189         ath9k_hw_gettxintrtxqs(sc->sc_ah, &qcumask);
2190
2191         for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++) {
2192                 if (ATH_TXQ_SETUP(sc, i) && (qcumask & (1 << i)))
2193                         ath_tx_processq(sc, &sc->tx.txq[i]);
2194         }
2195 }
2196
2197 void ath_tx_edma_tasklet(struct ath_softc *sc)
2198 {
2199         struct ath_tx_status txs;
2200         struct ath_common *common = ath9k_hw_common(sc->sc_ah);
2201         struct ath_hw *ah = sc->sc_ah;
2202         struct ath_txq *txq;
2203         struct ath_buf *bf, *lastbf;
2204         struct list_head bf_head;
2205         int status;
2206         int txok;
2207
2208         for (;;) {
2209                 status = ath9k_hw_txprocdesc(ah, NULL, (void *)&txs);
2210                 if (status == -EINPROGRESS)
2211                         break;
2212                 if (status == -EIO) {
2213                         ath_dbg(common, ATH_DBG_XMIT,
2214                                 "Error processing tx status\n");
2215                         break;
2216                 }
2217
2218                 /* Skip beacon completions */
2219                 if (txs.qid == sc->beacon.beaconq)
2220                         continue;
2221
2222                 txq = &sc->tx.txq[txs.qid];
2223
2224                 spin_lock_bh(&txq->axq_lock);
2225                 if (list_empty(&txq->txq_fifo[txq->txq_tailidx])) {
2226                         spin_unlock_bh(&txq->axq_lock);
2227                         return;
2228                 }
2229
2230                 bf = list_first_entry(&txq->txq_fifo[txq->txq_tailidx],
2231                                       struct ath_buf, list);
2232                 lastbf = bf->bf_lastbf;
2233
2234                 INIT_LIST_HEAD(&bf_head);
2235                 list_cut_position(&bf_head, &txq->txq_fifo[txq->txq_tailidx],
2236                                   &lastbf->list);
2237                 INCR(txq->txq_tailidx, ATH_TXFIFO_DEPTH);
2238                 txq->axq_depth--;
2239                 txq->axq_tx_inprogress = false;
2240                 if (bf_is_ampdu_not_probing(bf))
2241                         txq->axq_ampdu_depth--;
2242                 spin_unlock_bh(&txq->axq_lock);
2243
2244                 txok = !(txs.ts_status & ATH9K_TXERR_MASK);
2245
2246                 if (!bf_isampdu(bf)) {
2247                         if (txs.ts_status & ATH9K_TXERR_XRETRY)
2248                                 bf->bf_state.bf_type |= BUF_XRETRY;
2249                         ath_tx_rc_status(sc, bf, &txs, 1, txok ? 0 : 1, txok, true);
2250                 }
2251
2252                 if (bf_isampdu(bf))
2253                         ath_tx_complete_aggr(sc, txq, bf, &bf_head, &txs,
2254                                              txok, true);
2255                 else
2256                         ath_tx_complete_buf(sc, bf, txq, &bf_head,
2257                                             &txs, txok, 0);
2258
2259                 spin_lock_bh(&txq->axq_lock);
2260
2261                 if (!list_empty(&txq->txq_fifo_pending)) {
2262                         INIT_LIST_HEAD(&bf_head);
2263                         bf = list_first_entry(&txq->txq_fifo_pending,
2264                                 struct ath_buf, list);
2265                         list_cut_position(&bf_head, &txq->txq_fifo_pending,
2266                                 &bf->bf_lastbf->list);
2267                         ath_tx_txqaddbuf(sc, txq, &bf_head);
2268                 } else if (sc->sc_flags & SC_OP_TXAGGR)
2269                         ath_txq_schedule(sc, txq);
2270                 spin_unlock_bh(&txq->axq_lock);
2271         }
2272 }
2273
2274 /*****************/
2275 /* Init, Cleanup */
2276 /*****************/
2277
2278 static int ath_txstatus_setup(struct ath_softc *sc, int size)
2279 {
2280         struct ath_descdma *dd = &sc->txsdma;
2281         u8 txs_len = sc->sc_ah->caps.txs_len;
2282
2283         dd->dd_desc_len = size * txs_len;
2284         dd->dd_desc = dma_alloc_coherent(sc->dev, dd->dd_desc_len,
2285                                          &dd->dd_desc_paddr, GFP_KERNEL);
2286         if (!dd->dd_desc)
2287                 return -ENOMEM;
2288
2289         return 0;
2290 }
2291
2292 static int ath_tx_edma_init(struct ath_softc *sc)
2293 {
2294         int err;
2295
2296         err = ath_txstatus_setup(sc, ATH_TXSTATUS_RING_SIZE);
2297         if (!err)
2298                 ath9k_hw_setup_statusring(sc->sc_ah, sc->txsdma.dd_desc,
2299                                           sc->txsdma.dd_desc_paddr,
2300                                           ATH_TXSTATUS_RING_SIZE);
2301
2302         return err;
2303 }
2304
2305 static void ath_tx_edma_cleanup(struct ath_softc *sc)
2306 {
2307         struct ath_descdma *dd = &sc->txsdma;
2308
2309         dma_free_coherent(sc->dev, dd->dd_desc_len, dd->dd_desc,
2310                           dd->dd_desc_paddr);
2311 }
2312
2313 int ath_tx_init(struct ath_softc *sc, int nbufs)
2314 {
2315         struct ath_common *common = ath9k_hw_common(sc->sc_ah);
2316         int error = 0;
2317
2318         spin_lock_init(&sc->tx.txbuflock);
2319
2320         error = ath_descdma_setup(sc, &sc->tx.txdma, &sc->tx.txbuf,
2321                                   "tx", nbufs, 1, 1);
2322         if (error != 0) {
2323                 ath_err(common,
2324                         "Failed to allocate tx descriptors: %d\n", error);
2325                 goto err;
2326         }
2327
2328         error = ath_descdma_setup(sc, &sc->beacon.bdma, &sc->beacon.bbuf,
2329                                   "beacon", ATH_BCBUF, 1, 1);
2330         if (error != 0) {
2331                 ath_err(common,
2332                         "Failed to allocate beacon descriptors: %d\n", error);
2333                 goto err;
2334         }
2335
2336         INIT_DELAYED_WORK(&sc->tx_complete_work, ath_tx_complete_poll_work);
2337         INIT_DELAYED_WORK(&sc->hw_pll_work, ath_hw_pll_work);
2338
2339         if (sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_EDMA) {
2340                 error = ath_tx_edma_init(sc);
2341                 if (error)
2342                         goto err;
2343         }
2344
2345 err:
2346         if (error != 0)
2347                 ath_tx_cleanup(sc);
2348
2349         return error;
2350 }
2351
2352 void ath_tx_cleanup(struct ath_softc *sc)
2353 {
2354         if (sc->beacon.bdma.dd_desc_len != 0)
2355                 ath_descdma_cleanup(sc, &sc->beacon.bdma, &sc->beacon.bbuf);
2356
2357         if (sc->tx.txdma.dd_desc_len != 0)
2358                 ath_descdma_cleanup(sc, &sc->tx.txdma, &sc->tx.txbuf);
2359
2360         if (sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_EDMA)
2361                 ath_tx_edma_cleanup(sc);
2362 }
2363
2364 void ath_tx_node_init(struct ath_softc *sc, struct ath_node *an)
2365 {
2366         struct ath_atx_tid *tid;
2367         struct ath_atx_ac *ac;
2368         int tidno, acno;
2369
2370         for (tidno = 0, tid = &an->tid[tidno];
2371              tidno < WME_NUM_TID;
2372              tidno++, tid++) {
2373                 tid->an        = an;
2374                 tid->tidno     = tidno;
2375                 tid->seq_start = tid->seq_next = 0;
2376                 tid->baw_size  = WME_MAX_BA;
2377                 tid->baw_head  = tid->baw_tail = 0;
2378                 tid->sched     = false;
2379                 tid->paused    = false;
2380                 tid->state &= ~AGGR_CLEANUP;
2381                 INIT_LIST_HEAD(&tid->buf_q);
2382                 acno = TID_TO_WME_AC(tidno);
2383                 tid->ac = &an->ac[acno];
2384                 tid->state &= ~AGGR_ADDBA_COMPLETE;
2385                 tid->state &= ~AGGR_ADDBA_PROGRESS;
2386         }
2387
2388         for (acno = 0, ac = &an->ac[acno];
2389              acno < WME_NUM_AC; acno++, ac++) {
2390                 ac->sched    = false;
2391                 ac->txq = sc->tx.txq_map[acno];
2392                 INIT_LIST_HEAD(&ac->tid_q);
2393         }
2394 }
2395
2396 void ath_tx_node_cleanup(struct ath_softc *sc, struct ath_node *an)
2397 {
2398         struct ath_atx_ac *ac;
2399         struct ath_atx_tid *tid;
2400         struct ath_txq *txq;
2401         int tidno;
2402
2403         for (tidno = 0, tid = &an->tid[tidno];
2404              tidno < WME_NUM_TID; tidno++, tid++) {
2405
2406                 ac = tid->ac;
2407                 txq = ac->txq;
2408
2409                 spin_lock_bh(&txq->axq_lock);
2410
2411                 if (tid->sched) {
2412                         list_del(&tid->list);
2413                         tid->sched = false;
2414                 }
2415
2416                 if (ac->sched) {
2417                         list_del(&ac->list);
2418                         tid->ac->sched = false;
2419                 }
2420
2421                 ath_tid_drain(sc, txq, tid);
2422                 tid->state &= ~AGGR_ADDBA_COMPLETE;
2423                 tid->state &= ~AGGR_CLEANUP;
2424
2425                 spin_unlock_bh(&txq->axq_lock);
2426         }
2427 }