sound/soc/pxa/pxa-ssp.c

   1 /*
   2  * pxa-ssp.c  --  ALSA Soc Audio Layer
   3  *
   4  * Copyright 2005,2008 Wolfson Microelectronics PLC.
   5  * Author: Liam Girdwood
   6  *         Mark Brown <broonie@opensource.wolfsonmicro.com>
   7  *
   8  *  This program is free software; you can redistribute  it and/or modify it
   9  *  under  the terms of  the GNU General  Public License as published by the
  10  *  Free Software Foundation;  either version 2 of the  License, or (at your
  11  *  option) any later version.
  12  *
  13  * TODO:
  14  *  o Test network mode for > 16bit sample size
  15  */
  16
  17 #include <linux/init.h>
  18 #include <linux/module.h>
  19 #include <linux/platform_device.h>
  20 #include <linux/clk.h>
  21 #include <linux/io.h>
  22
  23 #include <asm/irq.h>
  24
  25 #include <sound/core.h>
  26 #include <sound/pcm.h>
  27 #include <sound/initval.h>
  28 #include <sound/pcm_params.h>
  29 #include <sound/soc.h>
  30 #include <sound/pxa2xx-lib.h>
  31
  32 #include <mach/hardware.h>
  33 #include <mach/dma.h>
  34 #include <mach/regs-ssp.h>
  35 #include <mach/audio.h>
  36 #include <mach/ssp.h>
  37
  38 #include "pxa2xx-pcm.h"
  39 #include "pxa-ssp.h"
  40
  41 /*
  42  * SSP audio private data
  43  */
  44 struct ssp_priv {
  45         struct ssp_dev dev;
  46         unsigned int sysclk;
  47         int dai_fmt;
  48 #ifdef CONFIG_PM
  49         struct ssp_state state;
  50 #endif
  51 };
  52
  53 static void dump_registers(struct ssp_device *ssp)
  54 {
  55         dev_dbg(&ssp->pdev->dev, "SSCR0 0x%08x SSCR1 0x%08x SSTO 0x%08x\n",
  56                  ssp_read_reg(ssp, SSCR0), ssp_read_reg(ssp, SSCR1),
  57                  ssp_read_reg(ssp, SSTO));
  58
  59         dev_dbg(&ssp->pdev->dev, "SSPSP 0x%08x SSSR 0x%08x SSACD 0x%08x\n",
  60                  ssp_read_reg(ssp, SSPSP), ssp_read_reg(ssp, SSSR),
  61                  ssp_read_reg(ssp, SSACD));
  62 }
  63
  64 struct pxa2xx_pcm_dma_data {
  65         struct pxa2xx_pcm_dma_params params;
  66         char name[20];
  67 };
  68
  69 static struct pxa2xx_pcm_dma_params *
  70 ssp_get_dma_params(struct ssp_device *ssp, int width4, int out)
  71 {
  72         struct pxa2xx_pcm_dma_data *dma;
  73
  74         dma = kzalloc(sizeof(struct pxa2xx_pcm_dma_data), GFP_KERNEL);
  75         if (dma == NULL)
  76                 return NULL;
  77
  78         snprintf(dma->name, 20, "SSP%d PCM %s %s", ssp->port_id,
  79                         width4 ? "32-bit" : "16-bit", out ? "out" : "in");
  80
  81         dma->params.name = dma->name;
  82         dma->params.drcmr = &DRCMR(out ? ssp->drcmr_tx : ssp->drcmr_rx);
  83         dma->params.dcmd = (out ? (DCMD_INCSRCADDR | DCMD_FLOWTRG) :
  84                                   (DCMD_INCTRGADDR | DCMD_FLOWSRC)) |
  85                         (width4 ? DCMD_WIDTH4 : DCMD_WIDTH2) | DCMD_BURST16;
  86         dma->params.dev_addr = ssp->phys_base + SSDR;
  87
  88         return &dma->params;
  89 }
  90
  91 static int pxa_ssp_startup(struct snd_pcm_substream *substream,
  92                            struct snd_soc_dai *dai)
  93 {
  94         struct snd_soc_pcm_runtime *rtd = substream->private_data;
  95         struct snd_soc_dai *cpu_dai = rtd->dai->cpu_dai;
  96         struct ssp_priv *priv = cpu_dai->private_data;
  97         int ret = 0;
  98
  99         if (!cpu_dai->active) {
 100                 priv->dev.port = cpu_dai->id + 1;
 101                 priv->dev.irq = NO_IRQ;
 102                 clk_enable(priv->dev.ssp->clk);
 103                 ssp_disable(&priv->dev);
 104         }
 105
 106         if (cpu_dai->dma_data) {
 107                 kfree(cpu_dai->dma_data);
 108                 cpu_dai->dma_data = NULL;
 109         }
 110         return ret;
 111 }
 112
 113 static void pxa_ssp_shutdown(struct snd_pcm_substream *substream,
 114                              struct snd_soc_dai *dai)
 115 {
 116         struct snd_soc_pcm_runtime *rtd = substream->private_data;
 117         struct snd_soc_dai *cpu_dai = rtd->dai->cpu_dai;
 118         struct ssp_priv *priv = cpu_dai->private_data;
 119
 120         if (!cpu_dai->active) {
 121                 ssp_disable(&priv->dev);
 122                 clk_disable(priv->dev.ssp->clk);
 123         }
 124
 125         if (cpu_dai->dma_data) {
 126                 kfree(cpu_dai->dma_data);
 127                 cpu_dai->dma_data = NULL;
 128         }
 129 }
 130
 131 #ifdef CONFIG_PM
 132
 133 static int pxa_ssp_suspend(struct snd_soc_dai *cpu_dai)
 134 {
 135         struct ssp_priv *priv = cpu_dai->private_data;
 136
 137         if (!cpu_dai->active)
 138                 return 0;
 139
 140         ssp_save_state(&priv->dev, &priv->state);
 141         clk_disable(priv->dev.ssp->clk);
 142         return 0;
 143 }
 144
 145 static int pxa_ssp_resume(struct snd_soc_dai *cpu_dai)
 146 {
 147         struct ssp_priv *priv = cpu_dai->private_data;
 148
 149         if (!cpu_dai->active)
 150                 return 0;
 151
 152         clk_enable(priv->dev.ssp->clk);
 153         ssp_restore_state(&priv->dev, &priv->state);
 154         ssp_enable(&priv->dev);
 155
 156         return 0;
 157 }
 158
 159 #else
 160 #define pxa_ssp_suspend NULL
 161 #define pxa_ssp_resume  NULL
 162 #endif
 163
 164 /**
 165  * ssp_set_clkdiv - set SSP clock divider
 166  * @div: serial clock rate divider
 167  */
 168 static void ssp_set_scr(struct ssp_device *ssp, u32 div)
 169 {
 170         u32 sscr0 = ssp_read_reg(ssp, SSCR0);
 171
 172         if (cpu_is_pxa25x() && ssp->type == PXA25x_SSP) {
 173                 sscr0 &= ~0x0000ff00;
 174                 sscr0 |= ((div - 2)/2) << 8; /* 2..512 */
 175         } else {
 176                 sscr0 &= ~0x000fff00;
 177                 sscr0 |= (div - 1) << 8;     /* 1..4096 */
 178         }
 179         ssp_write_reg(ssp, SSCR0, sscr0);
 180 }
 181
 182 /**
 183  * ssp_get_clkdiv - get SSP clock divider
 184  */
 185 static u32 ssp_get_scr(struct ssp_device *ssp)
 186 {
 187         u32 sscr0 = ssp_read_reg(ssp, SSCR0);
 188         u32 div;
 189
 190         if (cpu_is_pxa25x() && ssp->type == PXA25x_SSP)
 191                 div = ((sscr0 >> 8) & 0xff) * 2 + 2;
 192         else
 193                 div = ((sscr0 >> 8) & 0xfff) + 1;
 194         return div;
 195 }
 196
 197 /*
 198  * Set the SSP ports SYSCLK.
 199  */
 200 static int pxa_ssp_set_dai_sysclk(struct snd_soc_dai *cpu_dai,
 201         int clk_id, unsigned int freq, int dir)
 202 {
 203         struct ssp_priv *priv = cpu_dai->private_data;
 204         struct ssp_device *ssp = priv->dev.ssp;
 205         int val;
 206
 207         u32 sscr0 = ssp_read_reg(ssp, SSCR0) &
 208                 ~(SSCR0_ECS |  SSCR0_NCS | SSCR0_MOD | SSCR0_ACS);
 209
 210         dev_dbg(&ssp->pdev->dev,
 211                 "pxa_ssp_set_dai_sysclk id: %d, clk_id %d, freq %u\n",
 212                 cpu_dai->id, clk_id, freq);
 213
 214         switch (clk_id) {
 215         case PXA_SSP_CLK_NET_PLL:
 216                 sscr0 |= SSCR0_MOD;
 217                 break;
 218         case PXA_SSP_CLK_PLL:
 219                 /* Internal PLL is fixed */
 220                 if (cpu_is_pxa25x())
 221                         priv->sysclk = 1843200;
 222                 else
 223                         priv->sysclk = 13000000;
 224                 break;
 225         case PXA_SSP_CLK_EXT:
 226                 priv->sysclk = freq;
 227                 sscr0 |= SSCR0_ECS;
 228                 break;
 229         case PXA_SSP_CLK_NET:
 230                 priv->sysclk = freq;
 231                 sscr0 |= SSCR0_NCS | SSCR0_MOD;
 232                 break;
 233         case PXA_SSP_CLK_AUDIO:
 234                 priv->sysclk = 0;
 235                 ssp_set_scr(ssp, 1);
 236                 sscr0 |= SSCR0_ACS;
 237                 break;
 238         default:
 239                 return -ENODEV;
 240         }
 241
 242         /* The SSP clock must be disabled when changing SSP clock mode
 243          * on PXA2xx.  On PXA3xx it must be enabled when doing so. */
 244         if (!cpu_is_pxa3xx())
 245                 clk_disable(priv->dev.ssp->clk);
 246         val = ssp_read_reg(ssp, SSCR0) | sscr0;
 247         ssp_write_reg(ssp, SSCR0, val);
 248         if (!cpu_is_pxa3xx())
 249                 clk_enable(priv->dev.ssp->clk);
 250
 251         return 0;
 252 }
 253
 254 /*
 255  * Set the SSP clock dividers.
 256  */
 257 static int pxa_ssp_set_dai_clkdiv(struct snd_soc_dai *cpu_dai,
 258         int div_id, int div)
 259 {
 260         struct ssp_priv *priv = cpu_dai->private_data;
 261         struct ssp_device *ssp = priv->dev.ssp;
 262         int val;
 263
 264         switch (div_id) {
 265         case PXA_SSP_AUDIO_DIV_ACDS:
 266                 val = (ssp_read_reg(ssp, SSACD) & ~0x7) | SSACD_ACDS(div);
 267                 ssp_write_reg(ssp, SSACD, val);
 268                 break;
 269         case PXA_SSP_AUDIO_DIV_SCDB:
 270                 val = ssp_read_reg(ssp, SSACD);
 271                 val &= ~SSACD_SCDB;
 272 #if defined(CONFIG_PXA3xx)
 273                 if (cpu_is_pxa3xx())
 274                         val &= ~SSACD_SCDX8;
 275 #endif
 276                 switch (div) {
 277                 case PXA_SSP_CLK_SCDB_1:
 278                         val |= SSACD_SCDB;
 279                         break;
 280                 case PXA_SSP_CLK_SCDB_4:
 281                         break;
 282 #if defined(CONFIG_PXA3xx)
 283                 case PXA_SSP_CLK_SCDB_8:
 284                         if (cpu_is_pxa3xx())
 285                                 val |= SSACD_SCDX8;
 286                         else
 287                                 return -EINVAL;
 288                         break;
 289 #endif
 290                 default:
 291                         return -EINVAL;
 292                 }
 293                 ssp_write_reg(ssp, SSACD, val);
 294                 break;
 295         case PXA_SSP_DIV_SCR:
 296                 ssp_set_scr(ssp, div);
 297                 break;
 298         default:
 299                 return -ENODEV;
 300         }
 301
 302         return 0;
 303 }
 304
 305 /*
 306  * Configure the PLL frequency pxa27x and (afaik - pxa320 only)
 307  */
 308 static int pxa_ssp_set_dai_pll(struct snd_soc_dai *cpu_dai,
 309         int pll_id, unsigned int freq_in, unsigned int freq_out)
 310 {
 311         struct ssp_priv *priv = cpu_dai->private_data;
 312         struct ssp_device *ssp = priv->dev.ssp;
 313         u32 ssacd = ssp_read_reg(ssp, SSACD) & ~0x70;
 314
 315 #if defined(CONFIG_PXA3xx)
 316         if (cpu_is_pxa3xx())
 317                 ssp_write_reg(ssp, SSACDD, 0);
 318 #endif
 319
 320         switch (freq_out) {
 321         case 5622000:
 322                 break;
 323         case 11345000:
 324                 ssacd |= (0x1 << 4);
 325                 break;
 326         case 12235000:
 327                 ssacd |= (0x2 << 4);
 328                 break;
 329         case 14857000:
 330                 ssacd |= (0x3 << 4);
 331                 break;
 332         case 32842000:
 333                 ssacd |= (0x4 << 4);
 334                 break;
 335         case 48000000:
 336                 ssacd |= (0x5 << 4);
 337                 break;
 338         case 0:
 339                 /* Disable */
 340                 break;
 341
 342         default:
 343 #ifdef CONFIG_PXA3xx
 344                 /* PXA3xx has a clock ditherer which can be used to generate
 345                  * a wider range of frequencies - calculate a value for it.
 346                  */
 347                 if (cpu_is_pxa3xx()) {
 348                         u32 val;
 349                         u64 tmp = 19968;
 350                         tmp *= 1000000;
 351                         do_div(tmp, freq_out);
 352                         val = tmp;
 353
 354                         val = (val << 16) | 64;;
 355                         ssp_write_reg(ssp, SSACDD, val);
 356
 357                         ssacd |= (0x6 << 4);
 358
 359                         dev_dbg(&ssp->pdev->dev,
 360                                 "Using SSACDD %x to supply %uHz\n",
 361                                 val, freq_out);
 362                         break;
 363                 }
 364 #endif
 365
 366                 return -EINVAL;
 367         }
 368
 369         ssp_write_reg(ssp, SSACD, ssacd);
 370
 371         return 0;
 372 }
 373
 374 /*
 375  * Set the active slots in TDM/Network mode
 376  */
 377 static int pxa_ssp_set_dai_tdm_slot(struct snd_soc_dai *cpu_dai,
 378         unsigned int mask, int slots)
 379 {
 380         struct ssp_priv *priv = cpu_dai->private_data;
 381         struct ssp_device *ssp = priv->dev.ssp;
 382         u32 sscr0;
 383
 384         sscr0 = ssp_read_reg(ssp, SSCR0) & ~SSCR0_SlotsPerFrm(7);
 385
 386         /* set number of active slots */
 387         sscr0 |= SSCR0_SlotsPerFrm(slots);
 388         ssp_write_reg(ssp, SSCR0, sscr0);
 389
 390         /* set active slot mask */
 391         ssp_write_reg(ssp, SSTSA, mask);
 392         ssp_write_reg(ssp, SSRSA, mask);
 393         return 0;
 394 }
 395
 396 /*
 397  * Tristate the SSP DAI lines
 398  */
 399 static int pxa_ssp_set_dai_tristate(struct snd_soc_dai *cpu_dai,
 400         int tristate)
 401 {
 402         struct ssp_priv *priv = cpu_dai->private_data;
 403         struct ssp_device *ssp = priv->dev.ssp;
 404         u32 sscr1;
 405
 406         sscr1 = ssp_read_reg(ssp, SSCR1);
 407         if (tristate)
 408                 sscr1 &= ~SSCR1_TTE;
 409         else
 410                 sscr1 |= SSCR1_TTE;
 411         ssp_write_reg(ssp, SSCR1, sscr1);
 412
 413         return 0;
 414 }
 415
 416 /*
 417  * Set up the SSP DAI format.
 418  * The SSP Port must be inactive before calling this function as the
 419  * physical interface format is changed.
 420  */
 421 static int pxa_ssp_set_dai_fmt(struct snd_soc_dai *cpu_dai,
 422                 unsigned int fmt)
 423 {
 424         struct ssp_priv *priv = cpu_dai->private_data;
 425         struct ssp_device *ssp = priv->dev.ssp;
 426         u32 sscr0;
 427         u32 sscr1;
 428         u32 sspsp;
 429
 430         /* check if we need to change anything at all */
 431         if (priv->dai_fmt == fmt)
 432                 return 0;
 433
 434         /* we can only change the settings if the port is not in use */
 435         if (ssp_read_reg(ssp, SSCR0) & SSCR0_SSE) {
 436                 dev_err(&ssp->pdev->dev,
 437                         "can't change hardware dai format: stream is in use");
 438                 return -EINVAL;
 439         }
 440
 441         /* reset port settings */
 442         sscr0 = ssp_read_reg(ssp, SSCR0) &
 443                 (SSCR0_ECS |  SSCR0_NCS | SSCR0_MOD | SSCR0_ACS);
 444         sscr1 = SSCR1_RxTresh(8) | SSCR1_TxTresh(7);
 445         sspsp = 0;
 446
 447         switch (fmt & SND_SOC_DAIFMT_MASTER_MASK) {
 448         case SND_SOC_DAIFMT_CBM_CFM:
 449                 sscr1 |= SSCR1_SCLKDIR | SSCR1_SFRMDIR;
 450                 break;
 451         case SND_SOC_DAIFMT_CBM_CFS:
 452                 sscr1 |= SSCR1_SCLKDIR;
 453                 break;
 454         case SND_SOC_DAIFMT_CBS_CFS:
 455                 break;
 456         default:
 457                 return -EINVAL;
 458         }
 459
 460         switch (fmt & SND_SOC_DAIFMT_INV_MASK) {
 461         case SND_SOC_DAIFMT_NB_NF:
 462                 sspsp |= SSPSP_SFRMP;
 463                 break;
 464         case SND_SOC_DAIFMT_NB_IF:
 465                 break;
 466         case SND_SOC_DAIFMT_IB_IF:
 467                 sspsp |= SSPSP_SCMODE(2);
 468                 break;
 469         case SND_SOC_DAIFMT_IB_NF:
 470                 sspsp |= SSPSP_SCMODE(2) | SSPSP_SFRMP;
 471                 break;
 472         default:
 473                 return -EINVAL;
 474         }
 475
 476         switch (fmt & SND_SOC_DAIFMT_FORMAT_MASK) {
 477         case SND_SOC_DAIFMT_I2S:
 478                 sscr0 |= SSCR0_PSP;
 479                 sscr1 |= SSCR1_RWOT | SSCR1_TRAIL;
 480                 /* See hw_params() */
 481                 break;
 482
 483         case SND_SOC_DAIFMT_DSP_A:
 484                 sspsp |= SSPSP_FSRT;
 485         case SND_SOC_DAIFMT_DSP_B:
 486                 sscr0 |= SSCR0_MOD | SSCR0_PSP;
 487                 sscr1 |= SSCR1_TRAIL | SSCR1_RWOT;
 488                 break;
 489
 490         default:
 491                 return -EINVAL;
 492         }
 493
 494         ssp_write_reg(ssp, SSCR0, sscr0);
 495         ssp_write_reg(ssp, SSCR1, sscr1);
 496         ssp_write_reg(ssp, SSPSP, sspsp);
 497
 498         dump_registers(ssp);
 499
 500         /* Since we are configuring the timings for the format by hand
 501          * we have to defer some things until hw_params() where we
 502          * know parameters like the sample size.
 503          */
 504         priv->dai_fmt = fmt;
 505
 506         return 0;
 507 }
 508
 509 /*
 510  * Set the SSP audio DMA parameters and sample size.
 511  * Can be called multiple times by oss emulation.
 512  */
 513 static int pxa_ssp_hw_params(struct snd_pcm_substream *substream,
 514                                 struct snd_pcm_hw_params *params,
 515                                 struct snd_soc_dai *dai)
 516 {
 517         struct snd_soc_pcm_runtime *rtd = substream->private_data;
 518         struct snd_soc_dai *cpu_dai = rtd->dai->cpu_dai;
 519         struct ssp_priv *priv = cpu_dai->private_data;
 520         struct ssp_device *ssp = priv->dev.ssp;
 521         int chn = params_channels(params);
 522         u32 sscr0;
 523         u32 sspsp;
 524         int width = snd_pcm_format_physical_width(params_format(params));
 525         int ttsa = ssp_read_reg(ssp, SSTSA) & 0xf;
 526
 527         /* generate correct DMA params */
 528         if (cpu_dai->dma_data)
 529                 kfree(cpu_dai->dma_data);
 530
 531         /* Network mode with one active slot (ttsa == 1) can be used
 532          * to force 16-bit frame width on the wire (for S16_LE), even
 533          * with two channels. Use 16-bit DMA transfers for this case.
 534          */
 535         cpu_dai->dma_data = ssp_get_dma_params(ssp,
 536                         ((chn == 2) && (ttsa != 1)) || (width == 32),
 537                         substream->stream == SNDRV_PCM_STREAM_PLAYBACK);
 538
 539         /* we can only change the settings if the port is not in use */
 540         if (ssp_read_reg(ssp, SSCR0) & SSCR0_SSE)
 541                 return 0;
 542
 543         /* clear selected SSP bits */
 544         sscr0 = ssp_read_reg(ssp, SSCR0) & ~(SSCR0_DSS | SSCR0_EDSS);
 545         ssp_write_reg(ssp, SSCR0, sscr0);
 546
 547         /* bit size */
 548         sscr0 = ssp_read_reg(ssp, SSCR0);
 549         switch (params_format(params)) {
 550         case SNDRV_PCM_FORMAT_S16_LE:
 551 #ifdef CONFIG_PXA3xx
 552                 if (cpu_is_pxa3xx())
 553                         sscr0 |= SSCR0_FPCKE;
 554 #endif
 555                 sscr0 |= SSCR0_DataSize(16);
 556                 break;
 557         case SNDRV_PCM_FORMAT_S24_LE:
 558                 sscr0 |= (SSCR0_EDSS | SSCR0_DataSize(8));
 559                 break;
 560         case SNDRV_PCM_FORMAT_S32_LE:
 561                 sscr0 |= (SSCR0_EDSS | SSCR0_DataSize(16));
 562                 break;
 563         }
 564         ssp_write_reg(ssp, SSCR0, sscr0);
 565
 566         switch (priv->dai_fmt & SND_SOC_DAIFMT_FORMAT_MASK) {
 567         case SND_SOC_DAIFMT_I2S:
 568                sspsp = ssp_read_reg(ssp, SSPSP);
 569
 570                 if ((ssp_get_scr(ssp) == 4) && (width == 16)) {
 571                         /* This is a special case where the bitclk is 64fs
 572                         * and we're not dealing with 2*32 bits of audio
 573                         * samples.
 574                         *
 575                         * The SSP values used for that are all found out by
 576                         * trying and failing a lot; some of the registers
 577                         * needed for that mode are only available on PXA3xx.
 578                         */
 579
 580 #ifdef CONFIG_PXA3xx
 581                         if (!cpu_is_pxa3xx())
 582                                 return -EINVAL;
 583
 584                         sspsp |= SSPSP_SFRMWDTH(width * 2);
 585                         sspsp |= SSPSP_SFRMDLY(width * 4);
 586                         sspsp |= SSPSP_EDMYSTOP(3);
 587                         sspsp |= SSPSP_DMYSTOP(3);
 588                         sspsp |= SSPSP_DMYSTRT(1);
 589 #else
 590                         return -EINVAL;
 591 #endif
 592                 } else {
 593                         /* The frame width is the width the LRCLK is
 594                          * asserted for; the delay is expressed in
 595                          * half cycle units.  We need the extra cycle
 596                          * because the data starts clocking out one BCLK
 597                          * after LRCLK changes polarity.
 598                          */
 599                         sspsp |= SSPSP_SFRMWDTH(width + 1);
 600                         sspsp |= SSPSP_SFRMDLY((width + 1) * 2);
 601                         sspsp |= SSPSP_DMYSTRT(1);
 602                 }
 603
 604                 ssp_write_reg(ssp, SSPSP, sspsp);
 605                 break;
 606         default:
 607                 break;
 608         }
 609
 610         /* When we use a network mode, we always require TDM slots
 611          * - complain loudly and fail if they've not been set up yet.
 612          */
 613         if ((sscr0 & SSCR0_MOD) && !ttsa) {
 614                 dev_err(&ssp->pdev->dev, "No TDM timeslot configured\n");
 615                 return -EINVAL;
 616         }
 617
 618         dump_registers(ssp);
 619
 620         return 0;
 621 }
 622
 623 static int pxa_ssp_trigger(struct snd_pcm_substream *substream, int cmd,
 624                            struct snd_soc_dai *dai)
 625 {
 626         struct snd_soc_pcm_runtime *rtd = substream->private_data;
 627         struct snd_soc_dai *cpu_dai = rtd->dai->cpu_dai;
 628         int ret = 0;
 629         struct ssp_priv *priv = cpu_dai->private_data;
 630         struct ssp_device *ssp = priv->dev.ssp;
 631         int val;
 632
 633         switch (cmd) {
 634         case SNDRV_PCM_TRIGGER_RESUME:
 635                 ssp_enable(&priv->dev);
 636                 break;
 637         case SNDRV_PCM_TRIGGER_PAUSE_RELEASE:
 638                 val = ssp_read_reg(ssp, SSCR1);
 639                 if (substream->stream == SNDRV_PCM_STREAM_PLAYBACK)
 640                         val |= SSCR1_TSRE;
 641                 else
 642                         val |= SSCR1_RSRE;
 643                 ssp_write_reg(ssp, SSCR1, val);
 644                 val = ssp_read_reg(ssp, SSSR);
 645                 ssp_write_reg(ssp, SSSR, val);
 646                 break;
 647         case SNDRV_PCM_TRIGGER_START:
 648                 val = ssp_read_reg(ssp, SSCR1);
 649                 if (substream->stream == SNDRV_PCM_STREAM_PLAYBACK)
 650                         val |= SSCR1_TSRE;
 651                 else
 652                         val |= SSCR1_RSRE;
 653                 ssp_write_reg(ssp, SSCR1, val);
 654                 ssp_enable(&priv->dev);
 655                 break;
 656         case SNDRV_PCM_TRIGGER_STOP:
 657                 val = ssp_read_reg(ssp, SSCR1);
 658                 if (substream->stream == SNDRV_PCM_STREAM_PLAYBACK)
 659                         val &= ~SSCR1_TSRE;
 660                 else
 661                         val &= ~SSCR1_RSRE;
 662                 ssp_write_reg(ssp, SSCR1, val);
 663                 break;
 664         case SNDRV_PCM_TRIGGER_SUSPEND:
 665                 ssp_disable(&priv->dev);
 666                 break;
 667         case SNDRV_PCM_TRIGGER_PAUSE_PUSH:
 668                 val = ssp_read_reg(ssp, SSCR1);
 669                 if (substream->stream == SNDRV_PCM_STREAM_PLAYBACK)
 670                         val &= ~SSCR1_TSRE;
 671                 else
 672                         val &= ~SSCR1_RSRE;
 673                 ssp_write_reg(ssp, SSCR1, val);
 674                 break;
 675
 676         default:
 677                 ret = -EINVAL;
 678         }
 679
 680         dump_registers(ssp);
 681
 682         return ret;
 683 }
 684
 685 static int pxa_ssp_probe(struct platform_device *pdev,
 686                             struct snd_soc_dai *dai)
 687 {
 688         struct ssp_priv *priv;
 689         int ret;
 690
 691         priv = kzalloc(sizeof(struct ssp_priv), GFP_KERNEL);
 692         if (!priv)
 693                 return -ENOMEM;
 694
 695         priv->dev.ssp = ssp_request(dai->id + 1, "SoC audio");
 696         if (priv->dev.ssp == NULL) {
 697                 ret = -ENODEV;
 698                 goto err_priv;
 699         }
 700
 701         priv->dai_fmt = (unsigned int) -1;
 702         dai->private_data = priv;
 703
 704         return 0;
 705
 706 err_priv:
 707         kfree(priv);
 708         return ret;
 709 }
 710
 711 static void pxa_ssp_remove(struct platform_device *pdev,
 712                               struct snd_soc_dai *dai)
 713 {
 714         struct ssp_priv *priv = dai->private_data;
 715         ssp_free(priv->dev.ssp);
 716 }
 717
 718 #define PXA_SSP_RATES (SNDRV_PCM_RATE_8000 | SNDRV_PCM_RATE_11025 |\
 719                           SNDRV_PCM_RATE_16000 | SNDRV_PCM_RATE_22050 | \
 720                           SNDRV_PCM_RATE_44100 | SNDRV_PCM_RATE_48000 | \
 721                           SNDRV_PCM_RATE_88200 | SNDRV_PCM_RATE_96000)
 722
 723 #define PXA_SSP_FORMATS (SNDRV_PCM_FMTBIT_S16_LE |\
 724                             SNDRV_PCM_FMTBIT_S24_LE |   \
 725                             SNDRV_PCM_FMTBIT_S32_LE)
 726
 727 static struct snd_soc_dai_ops pxa_ssp_dai_ops = {
 728         .startup        = pxa_ssp_startup,
 729         .shutdown       = pxa_ssp_shutdown,
 730         .trigger        = pxa_ssp_trigger,
 731         .hw_params      = pxa_ssp_hw_params,
 732         .set_sysclk     = pxa_ssp_set_dai_sysclk,
 733         .set_clkdiv     = pxa_ssp_set_dai_clkdiv,
 734         .set_pll        = pxa_ssp_set_dai_pll,
 735         .set_fmt        = pxa_ssp_set_dai_fmt,
 736         .set_tdm_slot   = pxa_ssp_set_dai_tdm_slot,
 737         .set_tristate   = pxa_ssp_set_dai_tristate,
 738 };
 739
 740 struct snd_soc_dai pxa_ssp_dai[] = {
 741         {
 742                 .name = "pxa2xx-ssp1",
 743                 .id = 0,
 744                 .probe = pxa_ssp_probe,
 745                 .remove = pxa_ssp_remove,
 746                 .suspend = pxa_ssp_suspend,
 747                 .resume = pxa_ssp_resume,
 748                 .playback = {
 749                         .channels_min = 1,
 750                         .channels_max = 2,
 751                         .rates = PXA_SSP_RATES,
 752                         .formats = PXA_SSP_FORMATS,
 753                 },
 754                 .capture = {
 755                          .channels_min = 1,
 756                          .channels_max = 2,
 757                         .rates = PXA_SSP_RATES,
 758                         .formats = PXA_SSP_FORMATS,
 759                  },
 760                 .ops = &pxa_ssp_dai_ops,
 761         },
 762         {       .name = "pxa2xx-ssp2",
 763                 .id = 1,
 764                 .probe = pxa_ssp_probe,
 765                 .remove = pxa_ssp_remove,
 766                 .suspend = pxa_ssp_suspend,
 767                 .resume = pxa_ssp_resume,
 768                 .playback = {
 769                         .channels_min = 1,
 770                         .channels_max = 2,
 771                         .rates = PXA_SSP_RATES,
 772                         .formats = PXA_SSP_FORMATS,
 773                 },
 774                 .capture = {
 775                         .channels_min = 1,
 776                         .channels_max = 2,
 777                         .rates = PXA_SSP_RATES,
 778                         .formats = PXA_SSP_FORMATS,
 779                  },
 780                 .ops = &pxa_ssp_dai_ops,
 781         },
 782         {
 783                 .name = "pxa2xx-ssp3",
 784                 .id = 2,
 785                 .probe = pxa_ssp_probe,
 786                 .remove = pxa_ssp_remove,
 787                 .suspend = pxa_ssp_suspend,
 788                 .resume = pxa_ssp_resume,
 789                 .playback = {
 790                         .channels_min = 1,
 791                         .channels_max = 2,
 792                         .rates = PXA_SSP_RATES,
 793                         .formats = PXA_SSP_FORMATS,
 794                 },
 795                 .capture = {
 796                         .channels_min = 1,
 797                         .channels_max = 2,
 798                         .rates = PXA_SSP_RATES,
 799                         .formats = PXA_SSP_FORMATS,
 800                  },
 801                 .ops = &pxa_ssp_dai_ops,
 802         },
 803         {
 804                 .name = "pxa2xx-ssp4",
 805                 .id = 3,
 806                 .probe = pxa_ssp_probe,
 807                 .remove = pxa_ssp_remove,
 808                 .suspend = pxa_ssp_suspend,
 809                 .resume = pxa_ssp_resume,
 810                 .playback = {
 811                         .channels_min = 1,
 812                         .channels_max = 2,
 813                         .rates = PXA_SSP_RATES,
 814                         .formats = PXA_SSP_FORMATS,
 815                 },
 816                 .capture = {
 817                         .channels_min = 1,
 818                         .channels_max = 2,
 819                         .rates = PXA_SSP_RATES,
 820                         .formats = PXA_SSP_FORMATS,
 821                  },
 822                 .ops = &pxa_ssp_dai_ops,
 823         },
 824 };
 825 EXPORT_SYMBOL_GPL(pxa_ssp_dai);
 826
 827 static int __init pxa_ssp_init(void)
 828 {
 829         return snd_soc_register_dais(pxa_ssp_dai, ARRAY_SIZE(pxa_ssp_dai));
 830 }
 831 module_init(pxa_ssp_init);
 832
 833 static void __exit pxa_ssp_exit(void)
 834 {
 835         snd_soc_unregister_dais(pxa_ssp_dai, ARRAY_SIZE(pxa_ssp_dai));
 836 }
 837 module_exit(pxa_ssp_exit);
 838
 839 /* Module information */
 840 MODULE_AUTHOR("Mark Brown <broonie@opensource.wolfsonmicro.com>");
 841 MODULE_DESCRIPTION("PXA SSP/PCM SoC Interface");
 842 MODULE_LICENSE("GPL");