include/linux/mtd/nand.h

   1 /*
   2  *  linux/include/linux/mtd/nand.h
   3  *
   4  *  Copyright (c) 2000 David Woodhouse <dwmw2@mvhi.com>
   5  *                     Steven J. Hill <sjhill@realitydiluted.com>
   6  *                     Thomas Gleixner <tglx@linutronix.de>
   7  *
   8  * $Id: nand.h,v 1.74 2005/09/15 13:58:50 vwool Exp $
   9  *
  10  * This program is free software; you can redistribute it and/or modify
  11  * it under the terms of the GNU General Public License version 2 as
  12  * published by the Free Software Foundation.
  13  *
  14  * Info:
  15  *      Contains standard defines and IDs for NAND flash devices
  16  *
  17  * Changelog:
  18  *      See git changelog.
  19  */
  20 #ifndef __LINUX_MTD_NAND_H
  21 #define __LINUX_MTD_NAND_H
  22
  23 #include <linux/wait.h>
  24 #include <linux/spinlock.h>
  25 #include <linux/mtd/mtd.h>
  26
  27 struct mtd_info;
  28 /* Scan and identify a NAND device */
  29 extern int nand_scan (struct mtd_info *mtd, int max_chips);
  30 /* Separate phases of nand_scan(), allowing board driver to intervene
  31  * and override command or ECC setup according to flash type */
  32 extern int nand_scan_ident(struct mtd_info *mtd, int max_chips);
  33 extern int nand_scan_tail(struct mtd_info *mtd);
  34
  35 /* Free resources held by the NAND device */
  36 extern void nand_release (struct mtd_info *mtd);
  37
  38 /* The maximum number of NAND chips in an array */
  39 #define NAND_MAX_CHIPS          8
  40
  41 /* This constant declares the max. oobsize / page, which
  42  * is supported now. If you add a chip with bigger oobsize/page
  43  * adjust this accordingly.
  44  */
  45 #define NAND_MAX_OOBSIZE        64
  46 #define NAND_MAX_PAGESIZE       2048
  47
  48 /*
  49  * Constants for hardware specific CLE/ALE/NCE function
  50  *
  51  * These are bits which can be or'ed to set/clear multiple
  52  * bits in one go.
  53  */
  54 /* Select the chip by setting nCE to low */
  55 #define NAND_NCE                0x01
  56 /* Select the command latch by setting CLE to high */
  57 #define NAND_CLE                0x02
  58 /* Select the address latch by setting ALE to high */
  59 #define NAND_ALE                0x04
  60
  61 #define NAND_CTRL_CLE           (NAND_NCE | NAND_CLE)
  62 #define NAND_CTRL_ALE           (NAND_NCE | NAND_ALE)
  63 #define NAND_CTRL_CHANGE        0x80
  64
  65 /*
  66  * Standard NAND flash commands
  67  */
  68 #define NAND_CMD_READ0          0
  69 #define NAND_CMD_READ1          1
  70 #define NAND_CMD_RNDOUT         5
  71 #define NAND_CMD_PAGEPROG       0x10
  72 #define NAND_CMD_READOOB        0x50
  73 #define NAND_CMD_ERASE1         0x60
  74 #define NAND_CMD_STATUS         0x70
  75 #define NAND_CMD_STATUS_MULTI   0x71
  76 #define NAND_CMD_SEQIN          0x80
  77 #define NAND_CMD_RNDIN          0x85
  78 #define NAND_CMD_READID         0x90
  79 #define NAND_CMD_ERASE2         0xd0
  80 #define NAND_CMD_RESET          0xff
  81
  82 /* Extended commands for large page devices */
  83 #define NAND_CMD_READSTART      0x30
  84 #define NAND_CMD_RNDOUTSTART    0xE0
  85 #define NAND_CMD_CACHEDPROG     0x15
  86
  87 /* Extended commands for AG-AND device */
  88 /*
  89  * Note: the command for NAND_CMD_DEPLETE1 is really 0x00 but
  90  *       there is no way to distinguish that from NAND_CMD_READ0
  91  *       until the remaining sequence of commands has been completed
  92  *       so add a high order bit and mask it off in the command.
  93  */
  94 #define NAND_CMD_DEPLETE1       0x100
  95 #define NAND_CMD_DEPLETE2       0x38
  96 #define NAND_CMD_STATUS_MULTI   0x71
  97 #define NAND_CMD_STATUS_ERROR   0x72
  98 /* multi-bank error status (banks 0-3) */
  99 #define NAND_CMD_STATUS_ERROR0  0x73
 100 #define NAND_CMD_STATUS_ERROR1  0x74
 101 #define NAND_CMD_STATUS_ERROR2  0x75
 102 #define NAND_CMD_STATUS_ERROR3  0x76
 103 #define NAND_CMD_STATUS_RESET   0x7f
 104 #define NAND_CMD_STATUS_CLEAR   0xff
 105
 106 #define NAND_CMD_NONE           -1
 107
 108 /* Status bits */
 109 #define NAND_STATUS_FAIL        0x01
 110 #define NAND_STATUS_FAIL_N1     0x02
 111 #define NAND_STATUS_TRUE_READY  0x20
 112 #define NAND_STATUS_READY       0x40
 113 #define NAND_STATUS_WP          0x80
 114
 115 /*
 116  * Constants for ECC_MODES
 117  */
 118 typedef enum {
 119         NAND_ECC_NONE,
 120         NAND_ECC_SOFT,
 121         NAND_ECC_HW,
 122         NAND_ECC_HW_SYNDROME,
 123 } nand_ecc_modes_t;
 124
 125 /*
 126  * Constants for Hardware ECC
 127  */
 128 /* Reset Hardware ECC for read */
 129 #define NAND_ECC_READ           0
 130 /* Reset Hardware ECC for write */
 131 #define NAND_ECC_WRITE          1
 132 /* Enable Hardware ECC before syndrom is read back from flash */
 133 #define NAND_ECC_READSYN        2
 134
 135 /* Bit mask for flags passed to do_nand_read_ecc */
 136 #define NAND_GET_DEVICE         0x80
 137
 138
 139 /* Option constants for bizarre disfunctionality and real
 140 *  features
 141 */
 142 /* Chip can not auto increment pages */
 143 #define NAND_NO_AUTOINCR        0x00000001
 144 /* Buswitdh is 16 bit */
 145 #define NAND_BUSWIDTH_16        0x00000002
 146 /* Device supports partial programming without padding */
 147 #define NAND_NO_PADDING         0x00000004
 148 /* Chip has cache program function */
 149 #define NAND_CACHEPRG           0x00000008
 150 /* Chip has copy back function */
 151 #define NAND_COPYBACK           0x00000010
 152 /* AND Chip which has 4 banks and a confusing page / block
 153  * assignment. See Renesas datasheet for further information */
 154 #define NAND_IS_AND             0x00000020
 155 /* Chip has a array of 4 pages which can be read without
 156  * additional ready /busy waits */
 157 #define NAND_4PAGE_ARRAY        0x00000040
 158 /* Chip requires that BBT is periodically rewritten to prevent
 159  * bits from adjacent blocks from 'leaking' in altering data.
 160  * This happens with the Renesas AG-AND chips, possibly others.  */
 161 #define BBT_AUTO_REFRESH        0x00000080
 162 /* Chip does not require ready check on read. True
 163  * for all large page devices, as they do not support
 164  * autoincrement.*/
 165 #define NAND_NO_READRDY         0x00000100
 166
 167 /* Options valid for Samsung large page devices */
 168 #define NAND_SAMSUNG_LP_OPTIONS \
 169         (NAND_NO_PADDING | NAND_CACHEPRG | NAND_COPYBACK)
 170
 171 /* Macros to identify the above */
 172 #define NAND_CANAUTOINCR(chip) (!(chip->options & NAND_NO_AUTOINCR))
 173 #define NAND_MUST_PAD(chip) (!(chip->options & NAND_NO_PADDING))
 174 #define NAND_HAS_CACHEPROG(chip) ((chip->options & NAND_CACHEPRG))
 175 #define NAND_HAS_COPYBACK(chip) ((chip->options & NAND_COPYBACK))
 176
 177 /* Mask to zero out the chip options, which come from the id table */
 178 #define NAND_CHIPOPTIONS_MSK    (0x0000ffff & ~NAND_NO_AUTOINCR)
 179
 180 /* Non chip related options */
 181 /* Use a flash based bad block table. This option is passed to the
 182  * default bad block table function. */
 183 #define NAND_USE_FLASH_BBT      0x00010000
 184 /* This option skips the bbt scan during initialization. */
 185 #define NAND_SKIP_BBTSCAN       0x00020000
 186 /* This option is defined if the board driver allocates its own buffers
 187    (e.g. because it needs them DMA-coherent */
 188 #define NAND_OWN_BUFFERS        0x00040000
 189 /* Options set by nand scan */
 190 /* Nand scan has allocated controller struct */
 191 #define NAND_CONTROLLER_ALLOC   0x80000000
 192
 193
 194 /*
 195  * nand_state_t - chip states
 196  * Enumeration for NAND flash chip state
 197  */
 198 typedef enum {
 199         FL_READY,
 200         FL_READING,
 201         FL_WRITING,
 202         FL_ERASING,
 203         FL_SYNCING,
 204         FL_CACHEDPRG,
 205         FL_PM_SUSPENDED,
 206 } nand_state_t;
 207
 208 /* Keep gcc happy */
 209 struct nand_chip;
 210
 211 /**
 212  * struct nand_hw_control - Control structure for hardware controller (e.g ECC generator) shared among independent devices
 213  * @lock:               protection lock
 214  * @active:             the mtd device which holds the controller currently
 215  * @wq:                 wait queue to sleep on if a NAND operation is in progress
 216  *                      used instead of the per chip wait queue when a hw controller is available
 217  */
 218 struct nand_hw_control {
 219         spinlock_t       lock;
 220         struct nand_chip *active;
 221         wait_queue_head_t wq;
 222 };
 223
 224 /**
 225  * struct nand_ecc_ctrl - Control structure for ecc
 226  * @mode:       ecc mode
 227  * @steps:      number of ecc steps per page
 228  * @size:       data bytes per ecc step
 229  * @bytes:      ecc bytes per step
 230  * @total:      total number of ecc bytes per page
 231  * @prepad:     padding information for syndrome based ecc generators
 232  * @postpad:    padding information for syndrome based ecc generators
 233  * @layout:     ECC layout control struct pointer
 234  * @hwctl:      function to control hardware ecc generator. Must only
 235  *              be provided if an hardware ECC is available
 236  * @calculate:  function for ecc calculation or readback from ecc hardware
 237  * @correct:    function for ecc correction, matching to ecc generator (sw/hw)
 238  * @read_page:  function to read a page according to the ecc generator requirements
 239  * @write_page: function to write a page according to the ecc generator requirements
 240  * @read_oob:   function to read chip OOB data
 241  * @write_oob:  function to write chip OOB data
 242  */
 243 struct nand_ecc_ctrl {
 244         nand_ecc_modes_t        mode;
 245         int                     steps;
 246         int                     size;
 247         int                     bytes;
 248         int                     total;
 249         int                     prepad;
 250         int                     postpad;
 251         struct nand_ecclayout   *layout;
 252         void                    (*hwctl)(struct mtd_info *mtd, int mode);
 253         int                     (*calculate)(struct mtd_info *mtd,
 254                                              const uint8_t *dat,
 255                                              uint8_t *ecc_code);
 256         int                     (*correct)(struct mtd_info *mtd, uint8_t *dat,
 257                                            uint8_t *read_ecc,
 258                                            uint8_t *calc_ecc);
 259         int                     (*read_page)(struct mtd_info *mtd,
 260                                              struct nand_chip *chip,
 261                                              uint8_t *buf);
 262         void                    (*write_page)(struct mtd_info *mtd,
 263                                               struct nand_chip *chip,
 264                                               const uint8_t *buf);
 265         int                     (*read_oob)(struct mtd_info *mtd,
 266                                             struct nand_chip *chip,
 267                                             int page,
 268                                             int sndcmd);
 269         int                     (*write_oob)(struct mtd_info *mtd,
 270                                              struct nand_chip *chip,
 271                                              int page);
 272 };
 273
 274 /**
 275  * struct nand_buffers - buffer structure for read/write
 276  * @ecccalc:    buffer for calculated ecc
 277  * @ecccode:    buffer for ecc read from flash
 278  * @oobwbuf:    buffer for write oob data
 279  * @databuf:    buffer for data - dynamically sized
 280  * @oobrbuf:    buffer to read oob data
 281  *
 282  * Do not change the order of buffers. databuf and oobrbuf must be in
 283  * consecutive order.
 284  */
 285 struct nand_buffers {
 286         uint8_t ecccalc[NAND_MAX_OOBSIZE];
 287         uint8_t ecccode[NAND_MAX_OOBSIZE];
 288         uint8_t oobwbuf[NAND_MAX_OOBSIZE];
 289         uint8_t databuf[NAND_MAX_PAGESIZE];
 290         uint8_t oobrbuf[NAND_MAX_OOBSIZE];
 291 };
 292
 293 /**
 294  * struct nand_chip - NAND Private Flash Chip Data
 295  * @IO_ADDR_R:          [BOARDSPECIFIC] address to read the 8 I/O lines of the flash device
 296  * @IO_ADDR_W:          [BOARDSPECIFIC] address to write the 8 I/O lines of the flash device
 297  * @read_byte:          [REPLACEABLE] read one byte from the chip
 298  * @read_word:          [REPLACEABLE] read one word from the chip
 299  * @write_buf:          [REPLACEABLE] write data from the buffer to the chip
 300  * @read_buf:           [REPLACEABLE] read data from the chip into the buffer
 301  * @verify_buf:         [REPLACEABLE] verify buffer contents against the chip data
 302  * @select_chip:        [REPLACEABLE] select chip nr
 303  * @block_bad:          [REPLACEABLE] check, if the block is bad
 304  * @block_markbad:      [REPLACEABLE] mark the block bad
 305  * @cmd_ctrl:           [BOARDSPECIFIC] hardwarespecific funtion for controlling
 306  *                      ALE/CLE/nCE. Also used to write command and address
 307  * @dev_ready:          [BOARDSPECIFIC] hardwarespecific function for accesing device ready/busy line
 308  *                      If set to NULL no access to ready/busy is available and the ready/busy information
 309  *                      is read from the chip status register
 310  * @cmdfunc:            [REPLACEABLE] hardwarespecific function for writing commands to the chip
 311  * @waitfunc:           [REPLACEABLE] hardwarespecific function for wait on ready
 312  * @ecc:                [BOARDSPECIFIC] ecc control ctructure
 313  * @buffers:            buffer structure for read/write
 314  * @hwcontrol:          platform-specific hardware control structure
 315  * @ops:                oob operation operands
 316  * @erase_cmd:          [INTERN] erase command write function, selectable due to AND support
 317  * @scan_bbt:           [REPLACEABLE] function to scan bad block table
 318  * @chip_delay:         [BOARDSPECIFIC] chip dependent delay for transfering data from array to read regs (tR)
 319  * @wq:                 [INTERN] wait queue to sleep on if a NAND operation is in progress
 320  * @state:              [INTERN] the current state of the NAND device
 321  * @oob_poi:            poison value buffer
 322  * @page_shift:         [INTERN] number of address bits in a page (column address bits)
 323  * @phys_erase_shift:   [INTERN] number of address bits in a physical eraseblock
 324  * @bbt_erase_shift:    [INTERN] number of address bits in a bbt entry
 325  * @chip_shift:         [INTERN] number of address bits in one chip
 326  * @datbuf:             [INTERN] internal buffer for one page + oob
 327  * @oobbuf:             [INTERN] oob buffer for one eraseblock
 328  * @oobdirty:           [INTERN] indicates that oob_buf must be reinitialized
 329  * @data_poi:           [INTERN] pointer to a data buffer
 330  * @options:            [BOARDSPECIFIC] various chip options. They can partly be set to inform nand_scan about
 331  *                      special functionality. See the defines for further explanation
 332  * @badblockpos:        [INTERN] position of the bad block marker in the oob area
 333  * @numchips:           [INTERN] number of physical chips
 334  * @chipsize:           [INTERN] the size of one chip for multichip arrays
 335  * @pagemask:           [INTERN] page number mask = number of (pages / chip) - 1
 336  * @pagebuf:            [INTERN] holds the pagenumber which is currently in data_buf
 337  * @ecclayout:          [REPLACEABLE] the default ecc placement scheme
 338  * @bbt:                [INTERN] bad block table pointer
 339  * @bbt_td:             [REPLACEABLE] bad block table descriptor for flash lookup
 340  * @bbt_md:             [REPLACEABLE] bad block table mirror descriptor
 341  * @badblock_pattern:   [REPLACEABLE] bad block scan pattern used for initial bad block scan
 342  * @controller:         [REPLACEABLE] a pointer to a hardware controller structure
 343  *                      which is shared among multiple independend devices
 344  * @priv:               [OPTIONAL] pointer to private chip date
 345  * @errstat:            [OPTIONAL] hardware specific function to perform additional error status checks
 346  *                      (determine if errors are correctable)
 347  */
 348
 349 struct nand_chip {
 350         void  __iomem   *IO_ADDR_R;
 351         void  __iomem   *IO_ADDR_W;
 352
 353         uint8_t         (*read_byte)(struct mtd_info *mtd);
 354         u16             (*read_word)(struct mtd_info *mtd);
 355         void            (*write_buf)(struct mtd_info *mtd, const uint8_t *buf, int len);
 356         void            (*read_buf)(struct mtd_info *mtd, uint8_t *buf, int len);
 357         int             (*verify_buf)(struct mtd_info *mtd, const uint8_t *buf, int len);
 358         void            (*select_chip)(struct mtd_info *mtd, int chip);
 359         int             (*block_bad)(struct mtd_info *mtd, loff_t ofs, int getchip);
 360         int             (*block_markbad)(struct mtd_info *mtd, loff_t ofs);
 361         void            (*cmd_ctrl)(struct mtd_info *mtd, int dat,
 362                                     unsigned int ctrl);
 363         int             (*dev_ready)(struct mtd_info *mtd);
 364         void            (*cmdfunc)(struct mtd_info *mtd, unsigned command, int column, int page_addr);
 365         int             (*waitfunc)(struct mtd_info *mtd, struct nand_chip *this);
 366         void            (*erase_cmd)(struct mtd_info *mtd, int page);
 367         int             (*scan_bbt)(struct mtd_info *mtd);
 368         int             (*errstat)(struct mtd_info *mtd, struct nand_chip *this, int state, int status, int page);
 369
 370         int             chip_delay;
 371         unsigned int    options;
 372
 373         int             page_shift;
 374         int             phys_erase_shift;
 375         int             bbt_erase_shift;
 376         int             chip_shift;
 377         int             numchips;
 378         unsigned long   chipsize;
 379         int             pagemask;
 380         int             pagebuf;
 381         int             badblockpos;
 382
 383         nand_state_t    state;
 384
 385         uint8_t         *oob_poi;
 386         struct nand_hw_control  *controller;
 387         struct nand_ecclayout   *ecclayout;
 388
 389         struct nand_ecc_ctrl ecc;
 390         struct nand_buffers *buffers;
 391         struct nand_hw_control hwcontrol;
 392
 393         struct mtd_oob_ops ops;
 394
 395         uint8_t         *bbt;
 396         struct nand_bbt_descr   *bbt_td;
 397         struct nand_bbt_descr   *bbt_md;
 398
 399         struct nand_bbt_descr   *badblock_pattern;
 400
 401         void            *priv;
 402 };
 403
 404 /*
 405  * NAND Flash Manufacturer ID Codes
 406  */
 407 #define NAND_MFR_TOSHIBA        0x98
 408 #define NAND_MFR_SAMSUNG        0xec
 409 #define NAND_MFR_FUJITSU        0x04
 410 #define NAND_MFR_NATIONAL       0x8f
 411 #define NAND_MFR_RENESAS        0x07
 412 #define NAND_MFR_STMICRO        0x20
 413 #define NAND_MFR_HYNIX          0xad
 414
 415 /**
 416  * struct nand_flash_dev - NAND Flash Device ID Structure
 417  * @name:       Identify the device type
 418  * @id:         device ID code
 419  * @pagesize:   Pagesize in bytes. Either 256 or 512 or 0
 420  *              If the pagesize is 0, then the real pagesize
 421  *              and the eraseize are determined from the
 422  *              extended id bytes in the chip
 423  * @erasesize:  Size of an erase block in the flash device.
 424  * @chipsize:   Total chipsize in Mega Bytes
 425  * @options:    Bitfield to store chip relevant options
 426  */
 427 struct nand_flash_dev {
 428         char *name;
 429         int id;
 430         unsigned long pagesize;
 431         unsigned long chipsize;
 432         unsigned long erasesize;
 433         unsigned long options;
 434 };
 435
 436 /**
 437  * struct nand_manufacturers - NAND Flash Manufacturer ID Structure
 438  * @name:       Manufacturer name
 439  * @id:         manufacturer ID code of device.
 440 */
 441 struct nand_manufacturers {
 442         int id;
 443         char * name;
 444 };
 445
 446 extern struct nand_flash_dev nand_flash_ids[];
 447 extern struct nand_manufacturers nand_manuf_ids[];
 448
 449 /**
 450  * struct nand_bbt_descr - bad block table descriptor
 451  * @options:    options for this descriptor
 452  * @pages:      the page(s) where we find the bbt, used with option BBT_ABSPAGE
 453  *              when bbt is searched, then we store the found bbts pages here.
 454  *              Its an array and supports up to 8 chips now
 455  * @offs:       offset of the pattern in the oob area of the page
 456  * @veroffs:    offset of the bbt version counter in the oob are of the page
 457  * @version:    version read from the bbt page during scan
 458  * @len:        length of the pattern, if 0 no pattern check is performed
 459  * @maxblocks:  maximum number of blocks to search for a bbt. This number of
 460  *              blocks is reserved at the end of the device where the tables are
 461  *              written.
 462  * @reserved_block_code: if non-0, this pattern denotes a reserved (rather than
 463  *              bad) block in the stored bbt
 464  * @pattern:    pattern to identify bad block table or factory marked good /
 465  *              bad blocks, can be NULL, if len = 0
 466  *
 467  * Descriptor for the bad block table marker and the descriptor for the
 468  * pattern which identifies good and bad blocks. The assumption is made
 469  * that the pattern and the version count are always located in the oob area
 470  * of the first block.
 471  */
 472 struct nand_bbt_descr {
 473         int     options;
 474         int     pages[NAND_MAX_CHIPS];
 475         int     offs;
 476         int     veroffs;
 477         uint8_t version[NAND_MAX_CHIPS];
 478         int     len;
 479         int     maxblocks;
 480         int     reserved_block_code;
 481         uint8_t *pattern;
 482 };
 483
 484 /* Options for the bad block table descriptors */
 485
 486 /* The number of bits used per block in the bbt on the device */
 487 #define NAND_BBT_NRBITS_MSK     0x0000000F
 488 #define NAND_BBT_1BIT           0x00000001
 489 #define NAND_BBT_2BIT           0x00000002
 490 #define NAND_BBT_4BIT           0x00000004
 491 #define NAND_BBT_8BIT           0x00000008
 492 /* The bad block table is in the last good block of the device */
 493 #define NAND_BBT_LASTBLOCK      0x00000010
 494 /* The bbt is at the given page, else we must scan for the bbt */
 495 #define NAND_BBT_ABSPAGE        0x00000020
 496 /* The bbt is at the given page, else we must scan for the bbt */
 497 #define NAND_BBT_SEARCH         0x00000040
 498 /* bbt is stored per chip on multichip devices */
 499 #define NAND_BBT_PERCHIP        0x00000080
 500 /* bbt has a version counter at offset veroffs */
 501 #define NAND_BBT_VERSION        0x00000100
 502 /* Create a bbt if none axists */
 503 #define NAND_BBT_CREATE         0x00000200
 504 /* Search good / bad pattern through all pages of a block */
 505 #define NAND_BBT_SCANALLPAGES   0x00000400
 506 /* Scan block empty during good / bad block scan */
 507 #define NAND_BBT_SCANEMPTY      0x00000800
 508 /* Write bbt if neccecary */
 509 #define NAND_BBT_WRITE          0x00001000
 510 /* Read and write back block contents when writing bbt */
 511 #define NAND_BBT_SAVECONTENT    0x00002000
 512 /* Search good / bad pattern on the first and the second page */
 513 #define NAND_BBT_SCAN2NDPAGE    0x00004000
 514
 515 /* The maximum number of blocks to scan for a bbt */
 516 #define NAND_BBT_SCAN_MAXBLOCKS 4
 517
 518 extern int nand_scan_bbt(struct mtd_info *mtd, struct nand_bbt_descr *bd);
 519 extern int nand_update_bbt(struct mtd_info *mtd, loff_t offs);
 520 extern int nand_default_bbt(struct mtd_info *mtd);
 521 extern int nand_isbad_bbt(struct mtd_info *mtd, loff_t offs, int allowbbt);
 522 extern int nand_erase_nand(struct mtd_info *mtd, struct erase_info *instr,
 523                            int allowbbt);
 524 extern int nand_do_read(struct mtd_info *mtd, loff_t from, size_t len,
 525                         size_t * retlen, uint8_t * buf);
 526
 527 /*
 528 * Constants for oob configuration
 529 */
 530 #define NAND_SMALL_BADBLOCK_POS         5
 531 #define NAND_LARGE_BADBLOCK_POS         0
 532
 533 /**
 534  * struct platform_nand_chip - chip level device structure
 535  * @nr_chips:           max. number of chips to scan for
 536  * @chip_offset:        chip number offset
 537  * @nr_partitions:      number of partitions pointed to by partitions (or zero)
 538  * @partitions:         mtd partition list
 539  * @chip_delay:         R/B delay value in us
 540  * @options:            Option flags, e.g. 16bit buswidth
 541  * @ecclayout:          ecc layout info structure
 542  * @priv:               hardware controller specific settings
 543  */
 544 struct platform_nand_chip {
 545         int                     nr_chips;
 546         int                     chip_offset;
 547         int                     nr_partitions;
 548         struct mtd_partition    *partitions;
 549         struct nand_ecclayout   *ecclayout;
 550         int                     chip_delay;
 551         unsigned int            options;
 552         void                    *priv;
 553 };
 554
 555 /**
 556  * struct platform_nand_ctrl - controller level device structure
 557  * @hwcontrol:          platform specific hardware control structure
 558  * @dev_ready:          platform specific function to read ready/busy pin
 559  * @select_chip:        platform specific chip select function
 560  * @priv:               private data to transport driver specific settings
 561  *
 562  * All fields are optional and depend on the hardware driver requirements
 563  */
 564 struct platform_nand_ctrl {
 565         void            (*hwcontrol)(struct mtd_info *mtd, int cmd);
 566         int             (*dev_ready)(struct mtd_info *mtd);
 567         void            (*select_chip)(struct mtd_info *mtd, int chip);
 568         void            *priv;
 569 };
 570
 571 /* Some helpers to access the data structures */
 572 static inline
 573 struct platform_nand_chip *get_platform_nandchip(struct mtd_info *mtd)
 574 {
 575         struct nand_chip *chip = mtd->priv;
 576
 577         return chip->priv;
 578 }
 579
 580 #endif /* __LINUX_MTD_NAND_H */