include/asm-powerpc/system.h

   1 /*
   2  * Copyright (C) 1999 Cort Dougan <cort@cs.nmt.edu>
   3  */
   4 #ifndef _ASM_POWERPC_SYSTEM_H
   5 #define _ASM_POWERPC_SYSTEM_H
   6
   7 #include <linux/kernel.h>
   8
   9 #include <asm/hw_irq.h>
  10 #include <asm/atomic.h>
  11
  12 /*
  13  * Memory barrier.
  14  * The sync instruction guarantees that all memory accesses initiated
  15  * by this processor have been performed (with respect to all other
  16  * mechanisms that access memory).  The eieio instruction is a barrier
  17  * providing an ordering (separately) for (a) cacheable stores and (b)
  18  * loads and stores to non-cacheable memory (e.g. I/O devices).
  19  *
  20  * mb() prevents loads and stores being reordered across this point.
  21  * rmb() prevents loads being reordered across this point.
  22  * wmb() prevents stores being reordered across this point.
  23  * read_barrier_depends() prevents data-dependent loads being reordered
  24  *      across this point (nop on PPC).
  25  *
  26  * We have to use the sync instructions for mb(), since lwsync doesn't
  27  * order loads with respect to previous stores.  Lwsync is fine for
  28  * rmb(), though.  Note that lwsync is interpreted as sync by
  29  * 32-bit and older 64-bit CPUs.
  30  *
  31  * For wmb(), we use sync since wmb is used in drivers to order
  32  * stores to system memory with respect to writes to the device.
  33  * However, smp_wmb() can be a lighter-weight eieio barrier on
  34  * SMP since it is only used to order updates to system memory.
  35  */
  36 #define mb()   __asm__ __volatile__ ("sync" : : : "memory")
  37 #define rmb()  __asm__ __volatile__ ("lwsync" : : : "memory")
  38 #define wmb()  __asm__ __volatile__ ("sync" : : : "memory")
  39 #define read_barrier_depends()  do { } while(0)
  40
  41 #define set_mb(var, value)      do { var = value; mb(); } while (0)
  42 #define set_wmb(var, value)     do { var = value; wmb(); } while (0)
  43
  44 #ifdef __KERNEL__
  45 #ifdef CONFIG_SMP
  46 #define smp_mb()        mb()
  47 #define smp_rmb()       rmb()
  48 #define smp_wmb()       __asm__ __volatile__ ("eieio" : : : "memory")
  49 #define smp_read_barrier_depends()      read_barrier_depends()
  50 #else
  51 #define smp_mb()        barrier()
  52 #define smp_rmb()       barrier()
  53 #define smp_wmb()       barrier()
  54 #define smp_read_barrier_depends()      do { } while(0)
  55 #endif /* CONFIG_SMP */
  56
  57 struct task_struct;
  58 struct pt_regs;
  59
  60 #ifdef CONFIG_DEBUGGER
  61
  62 extern int (*__debugger)(struct pt_regs *regs);
  63 extern int (*__debugger_ipi)(struct pt_regs *regs);
  64 extern int (*__debugger_bpt)(struct pt_regs *regs);
  65 extern int (*__debugger_sstep)(struct pt_regs *regs);
  66 extern int (*__debugger_iabr_match)(struct pt_regs *regs);
  67 extern int (*__debugger_dabr_match)(struct pt_regs *regs);
  68 extern int (*__debugger_fault_handler)(struct pt_regs *regs);
  69
  70 #define DEBUGGER_BOILERPLATE(__NAME) \
  71 static inline int __NAME(struct pt_regs *regs) \
  72 { \
  73         if (unlikely(__ ## __NAME)) \
  74                 return __ ## __NAME(regs); \
  75         return 0; \
  76 }
  77
  78 DEBUGGER_BOILERPLATE(debugger)
  79 DEBUGGER_BOILERPLATE(debugger_ipi)
  80 DEBUGGER_BOILERPLATE(debugger_bpt)
  81 DEBUGGER_BOILERPLATE(debugger_sstep)
  82 DEBUGGER_BOILERPLATE(debugger_iabr_match)
  83 DEBUGGER_BOILERPLATE(debugger_dabr_match)
  84 DEBUGGER_BOILERPLATE(debugger_fault_handler)
  85
  86 #ifdef CONFIG_XMON
  87 extern void xmon_init(int enable);
  88 #endif
  89
  90 #else
  91 static inline int debugger(struct pt_regs *regs) { return 0; }
  92 static inline int debugger_ipi(struct pt_regs *regs) { return 0; }
  93 static inline int debugger_bpt(struct pt_regs *regs) { return 0; }
  94 static inline int debugger_sstep(struct pt_regs *regs) { return 0; }
  95 static inline int debugger_iabr_match(struct pt_regs *regs) { return 0; }
  96 static inline int debugger_dabr_match(struct pt_regs *regs) { return 0; }
  97 static inline int debugger_fault_handler(struct pt_regs *regs) { return 0; }
  98 #endif
  99
 100 extern int set_dabr(unsigned long dabr);
 101 extern void print_backtrace(unsigned long *);
 102 extern void show_regs(struct pt_regs * regs);
 103 extern void flush_instruction_cache(void);
 104 extern void hard_reset_now(void);
 105 extern void poweroff_now(void);
 106
 107 #ifdef CONFIG_6xx
 108 extern long _get_L2CR(void);
 109 extern long _get_L3CR(void);
 110 extern void _set_L2CR(unsigned long);
 111 extern void _set_L3CR(unsigned long);
 112 #else
 113 #define _get_L2CR()     0L
 114 #define _get_L3CR()     0L
 115 #define _set_L2CR(val)  do { } while(0)
 116 #define _set_L3CR(val)  do { } while(0)
 117 #endif
 118
 119 extern void via_cuda_init(void);
 120 extern void read_rtc_time(void);
 121 extern void pmac_find_display(void);
 122 extern void giveup_fpu(struct task_struct *);
 123 extern void disable_kernel_fp(void);
 124 extern void enable_kernel_fp(void);
 125 extern void flush_fp_to_thread(struct task_struct *);
 126 extern void enable_kernel_altivec(void);
 127 extern void giveup_altivec(struct task_struct *);
 128 extern void load_up_altivec(struct task_struct *);
 129 extern int emulate_altivec(struct pt_regs *);
 130 extern void giveup_spe(struct task_struct *);
 131 extern void load_up_spe(struct task_struct *);
 132 extern int fix_alignment(struct pt_regs *);
 133 extern void cvt_fd(float *from, double *to, struct thread_struct *thread);
 134 extern void cvt_df(double *from, float *to, struct thread_struct *thread);
 135
 136 #ifdef CONFIG_ALTIVEC
 137 extern void flush_altivec_to_thread(struct task_struct *);
 138 #else
 139 static inline void flush_altivec_to_thread(struct task_struct *t)
 140 {
 141 }
 142 #endif
 143
 144 #ifdef CONFIG_SPE
 145 extern void flush_spe_to_thread(struct task_struct *);
 146 #else
 147 static inline void flush_spe_to_thread(struct task_struct *t)
 148 {
 149 }
 150 #endif
 151
 152 extern int call_rtas(const char *, int, int, unsigned long *, ...);
 153 extern void cacheable_memzero(void *p, unsigned int nb);
 154 extern void *cacheable_memcpy(void *, const void *, unsigned int);
 155 extern int do_page_fault(struct pt_regs *, unsigned long, unsigned long);
 156 extern void bad_page_fault(struct pt_regs *, unsigned long, int);
 157 extern int die(const char *, struct pt_regs *, long);
 158 extern void _exception(int, struct pt_regs *, int, unsigned long);
 159 #ifdef CONFIG_BOOKE_WDT
 160 extern u32 booke_wdt_enabled;
 161 extern u32 booke_wdt_period;
 162 #endif /* CONFIG_BOOKE_WDT */
 163
 164 /* EBCDIC -> ASCII conversion for [0-9A-Z] on iSeries */
 165 extern unsigned char e2a(unsigned char);
 166
 167 struct device_node;
 168 extern void note_scsi_host(struct device_node *, void *);
 169
 170 extern struct task_struct *__switch_to(struct task_struct *,
 171         struct task_struct *);
 172 #define switch_to(prev, next, last)     ((last) = __switch_to((prev), (next)))
 173
 174 struct thread_struct;
 175 extern struct task_struct *_switch(struct thread_struct *prev,
 176                                    struct thread_struct *next);
 177
 178 /*
 179  * On SMP systems, when the scheduler does migration-cost autodetection,
 180  * it needs a way to flush as much of the CPU's caches as possible.
 181  *
 182  * TODO: fill this in!
 183  */
 184 static inline void sched_cacheflush(void)
 185 {
 186 }
 187
 188 extern unsigned int rtas_data;
 189 extern int mem_init_done;       /* set on boot once kmalloc can be called */
 190 extern unsigned long memory_limit;
 191 extern unsigned long klimit;
 192
 193 extern int powersave_nap;       /* set if nap mode can be used in idle loop */
 194
 195 /*
 196  * Atomic exchange
 197  *
 198  * Changes the memory location '*ptr' to be val and returns
 199  * the previous value stored there.
 200  */
 201 static __inline__ unsigned long
 202 __xchg_u32(volatile void *p, unsigned long val)
 203 {
 204         unsigned long prev;
 205
 206         __asm__ __volatile__(
 207         EIEIO_ON_SMP
 208 "1:     lwarx   %0,0,%2 \n"
 209         PPC405_ERR77(0,%2)
 210 "       stwcx.  %3,0,%2 \n\
 211         bne-    1b"
 212         ISYNC_ON_SMP
 213         : "=&r" (prev), "=m" (*(volatile unsigned int *)p)
 214         : "r" (p), "r" (val), "m" (*(volatile unsigned int *)p)
 215         : "cc", "memory");
 216
 217         return prev;
 218 }
 219
 220 #ifdef CONFIG_PPC64
 221 static __inline__ unsigned long
 222 __xchg_u64(volatile void *p, unsigned long val)
 223 {
 224         unsigned long prev;
 225
 226         __asm__ __volatile__(
 227         EIEIO_ON_SMP
 228 "1:     ldarx   %0,0,%2 \n"
 229         PPC405_ERR77(0,%2)
 230 "       stdcx.  %3,0,%2 \n\
 231         bne-    1b"
 232         ISYNC_ON_SMP
 233         : "=&r" (prev), "=m" (*(volatile unsigned long *)p)
 234         : "r" (p), "r" (val), "m" (*(volatile unsigned long *)p)
 235         : "cc", "memory");
 236
 237         return prev;
 238 }
 239 #endif
 240
 241 /*
 242  * This function doesn't exist, so you'll get a linker error
 243  * if something tries to do an invalid xchg().
 244  */
 245 extern void __xchg_called_with_bad_pointer(void);
 246
 247 static __inline__ unsigned long
 248 __xchg(volatile void *ptr, unsigned long x, unsigned int size)
 249 {
 250         switch (size) {
 251         case 4:
 252                 return __xchg_u32(ptr, x);
 253 #ifdef CONFIG_PPC64
 254         case 8:
 255                 return __xchg_u64(ptr, x);
 256 #endif
 257         }
 258         __xchg_called_with_bad_pointer();
 259         return x;
 260 }
 261
 262 #define xchg(ptr,x)                                                          \
 263   ({                                                                         \
 264      __typeof__(*(ptr)) _x_ = (x);                                           \
 265      (__typeof__(*(ptr))) __xchg((ptr), (unsigned long)_x_, sizeof(*(ptr))); \
 266   })
 267
 268 #define tas(ptr) (xchg((ptr),1))
 269
 270 /*
 271  * Compare and exchange - if *p == old, set it to new,
 272  * and return the old value of *p.
 273  */
 274 #define __HAVE_ARCH_CMPXCHG     1
 275
 276 static __inline__ unsigned long
 277 __cmpxchg_u32(volatile unsigned int *p, unsigned long old, unsigned long new)
 278 {
 279         unsigned int prev;
 280
 281         __asm__ __volatile__ (
 282         EIEIO_ON_SMP
 283 "1:     lwarx   %0,0,%2         # __cmpxchg_u32\n\
 284         cmpw    0,%0,%3\n\
 285         bne-    2f\n"
 286         PPC405_ERR77(0,%2)
 287 "       stwcx.  %4,0,%2\n\
 288         bne-    1b"
 289         ISYNC_ON_SMP
 290         "\n\
 291 2:"
 292         : "=&r" (prev), "=m" (*p)
 293         : "r" (p), "r" (old), "r" (new), "m" (*p)
 294         : "cc", "memory");
 295
 296         return prev;
 297 }
 298
 299 #ifdef CONFIG_PPC64
 300 static __inline__ unsigned long
 301 __cmpxchg_u64(volatile unsigned long *p, unsigned long old, unsigned long new)
 302 {
 303         unsigned long prev;
 304
 305         __asm__ __volatile__ (
 306         EIEIO_ON_SMP
 307 "1:     ldarx   %0,0,%2         # __cmpxchg_u64\n\
 308         cmpd    0,%0,%3\n\
 309         bne-    2f\n\
 310         stdcx.  %4,0,%2\n\
 311         bne-    1b"
 312         ISYNC_ON_SMP
 313         "\n\
 314 2:"
 315         : "=&r" (prev), "=m" (*p)
 316         : "r" (p), "r" (old), "r" (new), "m" (*p)
 317         : "cc", "memory");
 318
 319         return prev;
 320 }
 321 #endif
 322
 323 /* This function doesn't exist, so you'll get a linker error
 324    if something tries to do an invalid cmpxchg().  */
 325 extern void __cmpxchg_called_with_bad_pointer(void);
 326
 327 static __inline__ unsigned long
 328 __cmpxchg(volatile void *ptr, unsigned long old, unsigned long new,
 329           unsigned int size)
 330 {
 331         switch (size) {
 332         case 4:
 333                 return __cmpxchg_u32(ptr, old, new);
 334 #ifdef CONFIG_PPC64
 335         case 8:
 336                 return __cmpxchg_u64(ptr, old, new);
 337 #endif
 338         }
 339         __cmpxchg_called_with_bad_pointer();
 340         return old;
 341 }
 342
 343 #define cmpxchg(ptr,o,n)                                                 \
 344   ({                                                                     \
 345      __typeof__(*(ptr)) _o_ = (o);                                       \
 346      __typeof__(*(ptr)) _n_ = (n);                                       \
 347      (__typeof__(*(ptr))) __cmpxchg((ptr), (unsigned long)_o_,           \
 348                                     (unsigned long)_n_, sizeof(*(ptr))); \
 349   })
 350
 351 #ifdef CONFIG_PPC64
 352 /*
 353  * We handle most unaligned accesses in hardware. On the other hand
 354  * unaligned DMA can be very expensive on some ppc64 IO chips (it does
 355  * powers of 2 writes until it reaches sufficient alignment).
 356  *
 357  * Based on this we disable the IP header alignment in network drivers.
 358  */
 359 #define NET_IP_ALIGN   0
 360 #endif
 361
 362 #define arch_align_stack(x) (x)
 363
 364 /* Used in very early kernel initialization. */
 365 extern unsigned long reloc_offset(void);
 366 extern unsigned long add_reloc_offset(unsigned long);
 367 extern void reloc_got2(unsigned long);
 368
 369 #define PTRRELOC(x)     ((typeof(x)) add_reloc_offset((unsigned long)(x)))
 370
 371 static inline void create_instruction(unsigned long addr, unsigned int instr)
 372 {
 373         unsigned int *p;
 374         p  = (unsigned int *)addr;
 375         *p = instr;
 376         asm ("dcbst 0, %0; sync; icbi 0,%0; sync; isync" : : "r" (p));
 377 }
 378
 379 /* Flags for create_branch:
 380  * "b"   == create_branch(addr, target, 0);
 381  * "ba"  == create_branch(addr, target, BRANCH_ABSOLUTE);
 382  * "bl"  == create_branch(addr, target, BRANCH_SET_LINK);
 383  * "bla" == create_branch(addr, target, BRANCH_ABSOLUTE | BRANCH_SET_LINK);
 384  */
 385 #define BRANCH_SET_LINK 0x1
 386 #define BRANCH_ABSOLUTE 0x2
 387
 388 static inline void create_branch(unsigned long addr,
 389                 unsigned long target, int flags)
 390 {
 391         unsigned int instruction;
 392
 393         if (! (flags & BRANCH_ABSOLUTE))
 394                 target = target - addr;
 395
 396         /* Mask out the flags and target, so they don't step on each other. */
 397         instruction = 0x48000000 | (flags & 0x3) | (target & 0x03FFFFFC);
 398
 399         create_instruction(addr, instruction);
 400 }
 401
 402 static inline void create_function_call(unsigned long addr, void * func)
 403 {
 404         unsigned long func_addr;
 405
 406 #ifdef CONFIG_PPC64
 407         /*
 408          * On PPC64 the function pointer actually points to the function's
 409          * descriptor. The first entry in the descriptor is the address
 410          * of the function text.
 411          */
 412         func_addr = *(unsigned long *)func;
 413 #else
 414         func_addr = (unsigned long)func;
 415 #endif
 416         create_branch(addr, func_addr, BRANCH_SET_LINK);
 417 }
 418
 419 #endif /* __KERNEL__ */
 420 #endif /* _ASM_POWERPC_SYSTEM_H */