include/asm-arm/arch-s3c2410/uncompress.h

   1 /* linux/include/asm-arm/arch-s3c2410/uncompress.h
   2  *
   3  * (c) 2003 Simtec Electronics
   4  *    Ben Dooks <ben@simtec.co.uk>
   5  *
   6  * S3C2410 - uncompress code
   7  *
   8  * This program is free software; you can redistribute it and/or modify
   9  * it under the terms of the GNU General Public License version 2 as
  10  * published by the Free Software Foundation.
  11  *
  12  * Changelog:
  13  *  22-May-2003 BJD  Created
  14  *  08-Sep-2003 BJD  Moved to linux v2.6
  15  *  12-Mar-2004 BJD  Updated header protection
  16  *  12-Oct-2004 BJD  Take account of debug uart configuration
  17  *  15-Nov-2004 BJD  Fixed uart configuration
  18  *  22-Feb-2005 BJD  Added watchdog to uncompress
  19  *  04-Apr-2005 LCVR Added support to S3C2400 (no cpuid at GSTATUS1)
  20 */
  21
  22 #ifndef __ASM_ARCH_UNCOMPRESS_H
  23 #define __ASM_ARCH_UNCOMPRESS_H
  24
  25
  26 /* defines for UART registers */
  27 #include "asm/arch/regs-serial.h"
  28 #include "asm/arch/regs-gpio.h"
  29 #include "asm/arch/regs-watchdog.h"
  30
  31 #include <asm/arch/map.h>
  32
  33 /* working in physical space... */
  34 #undef S3C2410_GPIOREG
  35 #undef S3C2410_WDOGREG
  36
  37 #define S3C2410_GPIOREG(x) ((S3C24XX_PA_GPIO + (x)))
  38 #define S3C2410_WDOGREG(x) ((S3C24XX_PA_WATCHDOG + (x)))
  39
  40 /* how many bytes we allow into the FIFO at a time in FIFO mode */
  41 #define FIFO_MAX         (14)
  42
  43 #define uart_base S3C24XX_PA_UART + (0x4000*CONFIG_S3C2410_LOWLEVEL_UART_PORT)
  44
  45 static __inline__ void
  46 uart_wr(unsigned int reg, unsigned int val)
  47 {
  48         volatile unsigned int *ptr;
  49
  50         ptr = (volatile unsigned int *)(reg + uart_base);
  51         *ptr = val;
  52 }
  53
  54 static __inline__ unsigned int
  55 uart_rd(unsigned int reg)
  56 {
  57         volatile unsigned int *ptr;
  58
  59         ptr = (volatile unsigned int *)(reg + uart_base);
  60         return *ptr;
  61 }
  62
  63
  64 /* we can deal with the case the UARTs are being run
  65  * in FIFO mode, so that we don't hold up our execution
  66  * waiting for tx to happen...
  67 */
  68
  69 static void putc(int ch)
  70 {
  71         int cpuid = S3C2410_GSTATUS1_2410;
  72
  73 #ifndef CONFIG_CPU_S3C2400
  74         cpuid = *((volatile unsigned int *)S3C2410_GSTATUS1);
  75         cpuid &= S3C2410_GSTATUS1_IDMASK;
  76 #endif
  77
  78         if (uart_rd(S3C2410_UFCON) & S3C2410_UFCON_FIFOMODE) {
  79                 int level;
  80
  81                 while (1) {
  82                         level = uart_rd(S3C2410_UFSTAT);
  83
  84                         if (cpuid == S3C2410_GSTATUS1_2440 ||
  85                             cpuid == S3C2410_GSTATUS1_2442) {
  86                                 level &= S3C2440_UFSTAT_TXMASK;
  87                                 level >>= S3C2440_UFSTAT_TXSHIFT;
  88                         } else {
  89                                 level &= S3C2410_UFSTAT_TXMASK;
  90                                 level >>= S3C2410_UFSTAT_TXSHIFT;
  91                         }
  92
  93                         if (level < FIFO_MAX)
  94                                 break;
  95                 }
  96
  97         } else {
  98                 /* not using fifos */
  99
 100                 while ((uart_rd(S3C2410_UTRSTAT) & S3C2410_UTRSTAT_TXE) != S3C2410_UTRSTAT_TXE)
 101                         barrier();
 102         }
 103
 104         /* write byte to transmission register */
 105         uart_wr(S3C2410_UTXH, ch);
 106 }
 107
 108 static inline void flush(void)
 109 {
 110 }
 111
 112 #define __raw_writel(d,ad) do { *((volatile unsigned int *)(ad)) = (d); } while(0)
 113
 114 /* CONFIG_S3C2410_BOOT_WATCHDOG
 115  *
 116  * Simple boot-time watchdog setup, to reboot the system if there is
 117  * any problem with the boot process
 118 */
 119
 120 #ifdef CONFIG_S3C2410_BOOT_WATCHDOG
 121
 122 #define WDOG_COUNT (0xff00)
 123
 124 static inline void arch_decomp_wdog(void)
 125 {
 126         __raw_writel(WDOG_COUNT, S3C2410_WTCNT);
 127 }
 128
 129 static void arch_decomp_wdog_start(void)
 130 {
 131         __raw_writel(WDOG_COUNT, S3C2410_WTDAT);
 132         __raw_writel(WDOG_COUNT, S3C2410_WTCNT);
 133         __raw_writel(S3C2410_WTCON_ENABLE | S3C2410_WTCON_DIV128 | S3C2410_WTCON_RSTEN | S3C2410_WTCON_PRESCALE(0x80), S3C2410_WTCON);
 134 }
 135
 136 #else
 137 #define arch_decomp_wdog_start()
 138 #define arch_decomp_wdog()
 139 #endif
 140
 141 #ifdef CONFIG_S3C2410_BOOT_ERROR_RESET
 142
 143 static void arch_decomp_error(const char *x)
 144 {
 145         putstr("\n\n");
 146         putstr(x);
 147         putstr("\n\n -- System resetting\n");
 148
 149         __raw_writel(0x4000, S3C2410_WTDAT);
 150         __raw_writel(0x4000, S3C2410_WTCNT);
 151         __raw_writel(S3C2410_WTCON_ENABLE | S3C2410_WTCON_DIV128 | S3C2410_WTCON_RSTEN | S3C2410_WTCON_PRESCALE(0x40), S3C2410_WTCON);
 152
 153         while(1);
 154 }
 155
 156 #define arch_error arch_decomp_error
 157 #endif
 158
 159 static void error(char *err);
 160
 161 static void
 162 arch_decomp_setup(void)
 163 {
 164         /* we may need to setup the uart(s) here if we are not running
 165          * on an BAST... the BAST will have left the uarts configured
 166          * after calling linux.
 167          */
 168
 169         arch_decomp_wdog_start();
 170 }
 171
 172
 173 #endif /* __ASM_ARCH_UNCOMPRESS_H */