drivers/video/omap2/dss/dsi.c

   1 /*
   2  * linux/drivers/video/omap2/dss/dsi.c
   3  *
   4  * Copyright (C) 2009 Nokia Corporation
   5  * Author: Tomi Valkeinen <tomi.valkeinen@nokia.com>
   6  *
   7  * This program is free software; you can redistribute it and/or modify it
   8  * under the terms of the GNU General Public License version 2 as published by
   9  * the Free Software Foundation.
  10  *
  11  * This program is distributed in the hope that it will be useful, but WITHOUT
  12  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
  13  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
  14  * more details.
  15  *
  16  * You should have received a copy of the GNU General Public License along with
  17  * this program.  If not, see <http://www.gnu.org/licenses/>.
  18  */
  19
  20 #define DSS_SUBSYS_NAME "DSI"
  21
  22 #include <linux/kernel.h>
  23 #include <linux/io.h>
  24 #include <linux/clk.h>
  25 #include <linux/device.h>
  26 #include <linux/err.h>
  27 #include <linux/interrupt.h>
  28 #include <linux/delay.h>
  29 #include <linux/mutex.h>
  30 #include <linux/semaphore.h>
  31 #include <linux/seq_file.h>
  32 #include <linux/platform_device.h>
  33 #include <linux/regulator/consumer.h>
  34 #include <linux/wait.h>
  35 #include <linux/workqueue.h>
  36
  37 #include <plat/display.h>
  38 #include <plat/clock.h>
  39
  40 #include "dss.h"
  41 #include "dss_features.h"
  42
  43 /*#define VERBOSE_IRQ*/
  44 #define DSI_CATCH_MISSING_TE
  45
  46 struct dsi_reg { u16 idx; };
  47
  48 #define DSI_REG(idx)            ((const struct dsi_reg) { idx })
  49
  50 #define DSI_SZ_REGS             SZ_1K
  51 /* DSI Protocol Engine */
  52
  53 #define DSI_REVISION                    DSI_REG(0x0000)
  54 #define DSI_SYSCONFIG                   DSI_REG(0x0010)
  55 #define DSI_SYSSTATUS                   DSI_REG(0x0014)
  56 #define DSI_IRQSTATUS                   DSI_REG(0x0018)
  57 #define DSI_IRQENABLE                   DSI_REG(0x001C)
  58 #define DSI_CTRL                        DSI_REG(0x0040)
  59 #define DSI_COMPLEXIO_CFG1              DSI_REG(0x0048)
  60 #define DSI_COMPLEXIO_IRQ_STATUS        DSI_REG(0x004C)
  61 #define DSI_COMPLEXIO_IRQ_ENABLE        DSI_REG(0x0050)
  62 #define DSI_CLK_CTRL                    DSI_REG(0x0054)
  63 #define DSI_TIMING1                     DSI_REG(0x0058)
  64 #define DSI_TIMING2                     DSI_REG(0x005C)
  65 #define DSI_VM_TIMING1                  DSI_REG(0x0060)
  66 #define DSI_VM_TIMING2                  DSI_REG(0x0064)
  67 #define DSI_VM_TIMING3                  DSI_REG(0x0068)
  68 #define DSI_CLK_TIMING                  DSI_REG(0x006C)
  69 #define DSI_TX_FIFO_VC_SIZE             DSI_REG(0x0070)
  70 #define DSI_RX_FIFO_VC_SIZE             DSI_REG(0x0074)
  71 #define DSI_COMPLEXIO_CFG2              DSI_REG(0x0078)
  72 #define DSI_RX_FIFO_VC_FULLNESS         DSI_REG(0x007C)
  73 #define DSI_VM_TIMING4                  DSI_REG(0x0080)
  74 #define DSI_TX_FIFO_VC_EMPTINESS        DSI_REG(0x0084)
  75 #define DSI_VM_TIMING5                  DSI_REG(0x0088)
  76 #define DSI_VM_TIMING6                  DSI_REG(0x008C)
  77 #define DSI_VM_TIMING7                  DSI_REG(0x0090)
  78 #define DSI_STOPCLK_TIMING              DSI_REG(0x0094)
  79 #define DSI_VC_CTRL(n)                  DSI_REG(0x0100 + (n * 0x20))
  80 #define DSI_VC_TE(n)                    DSI_REG(0x0104 + (n * 0x20))
  81 #define DSI_VC_LONG_PACKET_HEADER(n)    DSI_REG(0x0108 + (n * 0x20))
  82 #define DSI_VC_LONG_PACKET_PAYLOAD(n)   DSI_REG(0x010C + (n * 0x20))
  83 #define DSI_VC_SHORT_PACKET_HEADER(n)   DSI_REG(0x0110 + (n * 0x20))
  84 #define DSI_VC_IRQSTATUS(n)             DSI_REG(0x0118 + (n * 0x20))
  85 #define DSI_VC_IRQENABLE(n)             DSI_REG(0x011C + (n * 0x20))
  86
  87 /* DSIPHY_SCP */
  88
  89 #define DSI_DSIPHY_CFG0                 DSI_REG(0x200 + 0x0000)
  90 #define DSI_DSIPHY_CFG1                 DSI_REG(0x200 + 0x0004)
  91 #define DSI_DSIPHY_CFG2                 DSI_REG(0x200 + 0x0008)
  92 #define DSI_DSIPHY_CFG5                 DSI_REG(0x200 + 0x0014)
  93
  94 /* DSI_PLL_CTRL_SCP */
  95
  96 #define DSI_PLL_CONTROL                 DSI_REG(0x300 + 0x0000)
  97 #define DSI_PLL_STATUS                  DSI_REG(0x300 + 0x0004)
  98 #define DSI_PLL_GO                      DSI_REG(0x300 + 0x0008)
  99 #define DSI_PLL_CONFIGURATION1          DSI_REG(0x300 + 0x000C)
 100 #define DSI_PLL_CONFIGURATION2          DSI_REG(0x300 + 0x0010)
 101
 102 #define REG_GET(idx, start, end) \
 103         FLD_GET(dsi_read_reg(idx), start, end)
 104
 105 #define REG_FLD_MOD(idx, val, start, end) \
 106         dsi_write_reg(idx, FLD_MOD(dsi_read_reg(idx), val, start, end))
 107
 108 /* Global interrupts */
 109 #define DSI_IRQ_VC0             (1 << 0)
 110 #define DSI_IRQ_VC1             (1 << 1)
 111 #define DSI_IRQ_VC2             (1 << 2)
 112 #define DSI_IRQ_VC3             (1 << 3)
 113 #define DSI_IRQ_WAKEUP          (1 << 4)
 114 #define DSI_IRQ_RESYNC          (1 << 5)
 115 #define DSI_IRQ_PLL_LOCK        (1 << 7)
 116 #define DSI_IRQ_PLL_UNLOCK      (1 << 8)
 117 #define DSI_IRQ_PLL_RECALL      (1 << 9)
 118 #define DSI_IRQ_COMPLEXIO_ERR   (1 << 10)
 119 #define DSI_IRQ_HS_TX_TIMEOUT   (1 << 14)
 120 #define DSI_IRQ_LP_RX_TIMEOUT   (1 << 15)
 121 #define DSI_IRQ_TE_TRIGGER      (1 << 16)
 122 #define DSI_IRQ_ACK_TRIGGER     (1 << 17)
 123 #define DSI_IRQ_SYNC_LOST       (1 << 18)
 124 #define DSI_IRQ_LDO_POWER_GOOD  (1 << 19)
 125 #define DSI_IRQ_TA_TIMEOUT      (1 << 20)
 126 #define DSI_IRQ_ERROR_MASK \
 127         (DSI_IRQ_HS_TX_TIMEOUT | DSI_IRQ_LP_RX_TIMEOUT | DSI_IRQ_SYNC_LOST | \
 128         DSI_IRQ_TA_TIMEOUT)
 129 #define DSI_IRQ_CHANNEL_MASK    0xf
 130
 131 /* Virtual channel interrupts */
 132 #define DSI_VC_IRQ_CS           (1 << 0)
 133 #define DSI_VC_IRQ_ECC_CORR     (1 << 1)
 134 #define DSI_VC_IRQ_PACKET_SENT  (1 << 2)
 135 #define DSI_VC_IRQ_FIFO_TX_OVF  (1 << 3)
 136 #define DSI_VC_IRQ_FIFO_RX_OVF  (1 << 4)
 137 #define DSI_VC_IRQ_BTA          (1 << 5)
 138 #define DSI_VC_IRQ_ECC_NO_CORR  (1 << 6)
 139 #define DSI_VC_IRQ_FIFO_TX_UDF  (1 << 7)
 140 #define DSI_VC_IRQ_PP_BUSY_CHANGE (1 << 8)
 141 #define DSI_VC_IRQ_ERROR_MASK \
 142         (DSI_VC_IRQ_CS | DSI_VC_IRQ_ECC_CORR | DSI_VC_IRQ_FIFO_TX_OVF | \
 143         DSI_VC_IRQ_FIFO_RX_OVF | DSI_VC_IRQ_ECC_NO_CORR | \
 144         DSI_VC_IRQ_FIFO_TX_UDF)
 145
 146 /* ComplexIO interrupts */
 147 #define DSI_CIO_IRQ_ERRSYNCESC1         (1 << 0)
 148 #define DSI_CIO_IRQ_ERRSYNCESC2         (1 << 1)
 149 #define DSI_CIO_IRQ_ERRSYNCESC3         (1 << 2)
 150 #define DSI_CIO_IRQ_ERRESC1             (1 << 5)
 151 #define DSI_CIO_IRQ_ERRESC2             (1 << 6)
 152 #define DSI_CIO_IRQ_ERRESC3             (1 << 7)
 153 #define DSI_CIO_IRQ_ERRCONTROL1         (1 << 10)
 154 #define DSI_CIO_IRQ_ERRCONTROL2         (1 << 11)
 155 #define DSI_CIO_IRQ_ERRCONTROL3         (1 << 12)
 156 #define DSI_CIO_IRQ_STATEULPS1          (1 << 15)
 157 #define DSI_CIO_IRQ_STATEULPS2          (1 << 16)
 158 #define DSI_CIO_IRQ_STATEULPS3          (1 << 17)
 159 #define DSI_CIO_IRQ_ERRCONTENTIONLP0_1  (1 << 20)
 160 #define DSI_CIO_IRQ_ERRCONTENTIONLP1_1  (1 << 21)
 161 #define DSI_CIO_IRQ_ERRCONTENTIONLP0_2  (1 << 22)
 162 #define DSI_CIO_IRQ_ERRCONTENTIONLP1_2  (1 << 23)
 163 #define DSI_CIO_IRQ_ERRCONTENTIONLP0_3  (1 << 24)
 164 #define DSI_CIO_IRQ_ERRCONTENTIONLP1_3  (1 << 25)
 165 #define DSI_CIO_IRQ_ULPSACTIVENOT_ALL0  (1 << 30)
 166 #define DSI_CIO_IRQ_ULPSACTIVENOT_ALL1  (1 << 31)
 167 #define DSI_CIO_IRQ_ERROR_MASK \
 168         (DSI_CIO_IRQ_ERRSYNCESC1 | DSI_CIO_IRQ_ERRSYNCESC2 | \
 169          DSI_CIO_IRQ_ERRSYNCESC3 | DSI_CIO_IRQ_ERRESC1 | DSI_CIO_IRQ_ERRESC2 | \
 170          DSI_CIO_IRQ_ERRESC3 | DSI_CIO_IRQ_ERRCONTROL1 | \
 171          DSI_CIO_IRQ_ERRCONTROL2 | DSI_CIO_IRQ_ERRCONTROL3 | \
 172          DSI_CIO_IRQ_ERRCONTENTIONLP0_1 | DSI_CIO_IRQ_ERRCONTENTIONLP1_1 | \
 173          DSI_CIO_IRQ_ERRCONTENTIONLP0_2 | DSI_CIO_IRQ_ERRCONTENTIONLP1_2 | \
 174          DSI_CIO_IRQ_ERRCONTENTIONLP0_3 | DSI_CIO_IRQ_ERRCONTENTIONLP1_3)
 175
 176 #define DSI_DT_DCS_SHORT_WRITE_0        0x05
 177 #define DSI_DT_DCS_SHORT_WRITE_1        0x15
 178 #define DSI_DT_DCS_READ                 0x06
 179 #define DSI_DT_SET_MAX_RET_PKG_SIZE     0x37
 180 #define DSI_DT_NULL_PACKET              0x09
 181 #define DSI_DT_DCS_LONG_WRITE           0x39
 182
 183 #define DSI_DT_RX_ACK_WITH_ERR          0x02
 184 #define DSI_DT_RX_DCS_LONG_READ         0x1c
 185 #define DSI_DT_RX_SHORT_READ_1          0x21
 186 #define DSI_DT_RX_SHORT_READ_2          0x22
 187
 188 typedef void (*omap_dsi_isr_t) (void *arg, u32 mask);
 189
 190 #define DSI_MAX_NR_ISRS                2
 191
 192 struct dsi_isr_data {
 193         omap_dsi_isr_t  isr;
 194         void            *arg;
 195         u32             mask;
 196 };
 197
 198 enum fifo_size {
 199         DSI_FIFO_SIZE_0         = 0,
 200         DSI_FIFO_SIZE_32        = 1,
 201         DSI_FIFO_SIZE_64        = 2,
 202         DSI_FIFO_SIZE_96        = 3,
 203         DSI_FIFO_SIZE_128       = 4,
 204 };
 205
 206 enum dsi_vc_mode {
 207         DSI_VC_MODE_L4 = 0,
 208         DSI_VC_MODE_VP,
 209 };
 210
 211 struct dsi_update_region {
 212         u16 x, y, w, h;
 213         struct omap_dss_device *device;
 214 };
 215
 216 struct dsi_irq_stats {
 217         unsigned long last_reset;
 218         unsigned irq_count;
 219         unsigned dsi_irqs[32];
 220         unsigned vc_irqs[4][32];
 221         unsigned cio_irqs[32];
 222 };
 223
 224 struct dsi_isr_tables {
 225         struct dsi_isr_data isr_table[DSI_MAX_NR_ISRS];
 226         struct dsi_isr_data isr_table_vc[4][DSI_MAX_NR_ISRS];
 227         struct dsi_isr_data isr_table_cio[DSI_MAX_NR_ISRS];
 228 };
 229
 230 static struct
 231 {
 232         struct platform_device *pdev;
 233         void __iomem    *base;
 234         int irq;
 235
 236         struct dsi_clock_info current_cinfo;
 237
 238         struct regulator *vdds_dsi_reg;
 239
 240         struct {
 241                 enum dsi_vc_mode mode;
 242                 struct omap_dss_device *dssdev;
 243                 enum fifo_size fifo_size;
 244                 int vc_id;
 245         } vc[4];
 246
 247         struct mutex lock;
 248         struct semaphore bus_lock;
 249
 250         unsigned pll_locked;
 251
 252         spinlock_t irq_lock;
 253         struct dsi_isr_tables isr_tables;
 254         /* space for a copy used by the interrupt handler */
 255         struct dsi_isr_tables isr_tables_copy;
 256
 257         int update_channel;
 258         struct dsi_update_region update_region;
 259
 260         bool te_enabled;
 261
 262         struct workqueue_struct *workqueue;
 263
 264         void (*framedone_callback)(int, void *);
 265         void *framedone_data;
 266
 267         struct delayed_work framedone_timeout_work;
 268
 269 #ifdef DSI_CATCH_MISSING_TE
 270         struct timer_list te_timer;
 271 #endif
 272
 273         unsigned long cache_req_pck;
 274         unsigned long cache_clk_freq;
 275         struct dsi_clock_info cache_cinfo;
 276
 277         u32             errors;
 278         spinlock_t      errors_lock;
 279 #ifdef DEBUG
 280         ktime_t perf_setup_time;
 281         ktime_t perf_start_time;
 282 #endif
 283         int debug_read;
 284         int debug_write;
 285
 286 #ifdef CONFIG_OMAP2_DSS_COLLECT_IRQ_STATS
 287         spinlock_t irq_stats_lock;
 288         struct dsi_irq_stats irq_stats;
 289 #endif
 290         /* DSI PLL Parameter Ranges */
 291         unsigned long regm_max, regn_max;
 292         unsigned long  regm_dispc_max, regm_dsi_max;
 293         unsigned long  fint_min, fint_max;
 294         unsigned long lpdiv_max;
 295 } dsi;
 296
 297 #ifdef DEBUG
 298 static unsigned int dsi_perf;
 299 module_param_named(dsi_perf, dsi_perf, bool, 0644);
 300 #endif
 301
 302 static inline void dsi_write_reg(const struct dsi_reg idx, u32 val)
 303 {
 304         __raw_writel(val, dsi.base + idx.idx);
 305 }
 306
 307 static inline u32 dsi_read_reg(const struct dsi_reg idx)
 308 {
 309         return __raw_readl(dsi.base + idx.idx);
 310 }
 311
 312
 313 void dsi_save_context(void)
 314 {
 315 }
 316
 317 void dsi_restore_context(void)
 318 {
 319 }
 320
 321 void dsi_bus_lock(void)
 322 {
 323         down(&dsi.bus_lock);
 324 }
 325 EXPORT_SYMBOL(dsi_bus_lock);
 326
 327 void dsi_bus_unlock(void)
 328 {
 329         up(&dsi.bus_lock);
 330 }
 331 EXPORT_SYMBOL(dsi_bus_unlock);
 332
 333 static bool dsi_bus_is_locked(void)
 334 {
 335         return dsi.bus_lock.count == 0;
 336 }
 337
 338 static void dsi_completion_handler(void *data, u32 mask)
 339 {
 340         complete((struct completion *)data);
 341 }
 342
 343 static inline int wait_for_bit_change(const struct dsi_reg idx, int bitnum,
 344                 int value)
 345 {
 346         int t = 100000;
 347
 348         while (REG_GET(idx, bitnum, bitnum) != value) {
 349                 if (--t == 0)
 350                         return !value;
 351         }
 352
 353         return value;
 354 }
 355
 356 #ifdef DEBUG
 357 static void dsi_perf_mark_setup(void)
 358 {
 359         dsi.perf_setup_time = ktime_get();
 360 }
 361
 362 static void dsi_perf_mark_start(void)
 363 {
 364         dsi.perf_start_time = ktime_get();
 365 }
 366
 367 static void dsi_perf_show(const char *name)
 368 {
 369         ktime_t t, setup_time, trans_time;
 370         u32 total_bytes;
 371         u32 setup_us, trans_us, total_us;
 372
 373         if (!dsi_perf)
 374                 return;
 375
 376         t = ktime_get();
 377
 378         setup_time = ktime_sub(dsi.perf_start_time, dsi.perf_setup_time);
 379         setup_us = (u32)ktime_to_us(setup_time);
 380         if (setup_us == 0)
 381                 setup_us = 1;
 382
 383         trans_time = ktime_sub(t, dsi.perf_start_time);
 384         trans_us = (u32)ktime_to_us(trans_time);
 385         if (trans_us == 0)
 386                 trans_us = 1;
 387
 388         total_us = setup_us + trans_us;
 389
 390         total_bytes = dsi.update_region.w *
 391                 dsi.update_region.h *
 392                 dsi.update_region.device->ctrl.pixel_size / 8;
 393
 394         printk(KERN_INFO "DSI(%s): %u us + %u us = %u us (%uHz), "
 395                         "%u bytes, %u kbytes/sec\n",
 396                         name,
 397                         setup_us,
 398                         trans_us,
 399                         total_us,
 400                         1000*1000 / total_us,
 401                         total_bytes,
 402                         total_bytes * 1000 / total_us);
 403 }
 404 #else
 405 #define dsi_perf_mark_setup()
 406 #define dsi_perf_mark_start()
 407 #define dsi_perf_show(x)
 408 #endif
 409
 410 static void print_irq_status(u32 status)
 411 {
 412         if (status == 0)
 413                 return;
 414
 415 #ifndef VERBOSE_IRQ
 416         if ((status & ~DSI_IRQ_CHANNEL_MASK) == 0)
 417                 return;
 418 #endif
 419         printk(KERN_DEBUG "DSI IRQ: 0x%x: ", status);
 420
 421 #define PIS(x) \
 422         if (status & DSI_IRQ_##x) \
 423                 printk(#x " ");
 424 #ifdef VERBOSE_IRQ
 425         PIS(VC0);
 426         PIS(VC1);
 427         PIS(VC2);
 428         PIS(VC3);
 429 #endif
 430         PIS(WAKEUP);
 431         PIS(RESYNC);
 432         PIS(PLL_LOCK);
 433         PIS(PLL_UNLOCK);
 434         PIS(PLL_RECALL);
 435         PIS(COMPLEXIO_ERR);
 436         PIS(HS_TX_TIMEOUT);
 437         PIS(LP_RX_TIMEOUT);
 438         PIS(TE_TRIGGER);
 439         PIS(ACK_TRIGGER);
 440         PIS(SYNC_LOST);
 441         PIS(LDO_POWER_GOOD);
 442         PIS(TA_TIMEOUT);
 443 #undef PIS
 444
 445         printk("\n");
 446 }
 447
 448 static void print_irq_status_vc(int channel, u32 status)
 449 {
 450         if (status == 0)
 451                 return;
 452
 453 #ifndef VERBOSE_IRQ
 454         if ((status & ~DSI_VC_IRQ_PACKET_SENT) == 0)
 455                 return;
 456 #endif
 457         printk(KERN_DEBUG "DSI VC(%d) IRQ 0x%x: ", channel, status);
 458
 459 #define PIS(x) \
 460         if (status & DSI_VC_IRQ_##x) \
 461                 printk(#x " ");
 462         PIS(CS);
 463         PIS(ECC_CORR);
 464 #ifdef VERBOSE_IRQ
 465         PIS(PACKET_SENT);
 466 #endif
 467         PIS(FIFO_TX_OVF);
 468         PIS(FIFO_RX_OVF);
 469         PIS(BTA);
 470         PIS(ECC_NO_CORR);
 471         PIS(FIFO_TX_UDF);
 472         PIS(PP_BUSY_CHANGE);
 473 #undef PIS
 474         printk("\n");
 475 }
 476
 477 static void print_irq_status_cio(u32 status)
 478 {
 479         if (status == 0)
 480                 return;
 481
 482         printk(KERN_DEBUG "DSI CIO IRQ 0x%x: ", status);
 483
 484 #define PIS(x) \
 485         if (status & DSI_CIO_IRQ_##x) \
 486                 printk(#x " ");
 487         PIS(ERRSYNCESC1);
 488         PIS(ERRSYNCESC2);
 489         PIS(ERRSYNCESC3);
 490         PIS(ERRESC1);
 491         PIS(ERRESC2);
 492         PIS(ERRESC3);
 493         PIS(ERRCONTROL1);
 494         PIS(ERRCONTROL2);
 495         PIS(ERRCONTROL3);
 496         PIS(STATEULPS1);
 497         PIS(STATEULPS2);
 498         PIS(STATEULPS3);
 499         PIS(ERRCONTENTIONLP0_1);
 500         PIS(ERRCONTENTIONLP1_1);
 501         PIS(ERRCONTENTIONLP0_2);
 502         PIS(ERRCONTENTIONLP1_2);
 503         PIS(ERRCONTENTIONLP0_3);
 504         PIS(ERRCONTENTIONLP1_3);
 505         PIS(ULPSACTIVENOT_ALL0);
 506         PIS(ULPSACTIVENOT_ALL1);
 507 #undef PIS
 508
 509         printk("\n");
 510 }
 511
 512 #ifdef CONFIG_OMAP2_DSS_COLLECT_IRQ_STATS
 513 static void dsi_collect_irq_stats(u32 irqstatus, u32 *vcstatus, u32 ciostatus)
 514 {
 515         int i;
 516
 517         spin_lock(&dsi.irq_stats_lock);
 518
 519         dsi.irq_stats.irq_count++;
 520         dss_collect_irq_stats(irqstatus, dsi.irq_stats.dsi_irqs);
 521
 522         for (i = 0; i < 4; ++i)
 523                 dss_collect_irq_stats(vcstatus[i], dsi.irq_stats.vc_irqs[i]);
 524
 525         dss_collect_irq_stats(ciostatus, dsi.irq_stats.cio_irqs);
 526
 527         spin_unlock(&dsi.irq_stats_lock);
 528 }
 529 #else
 530 #define dsi_collect_irq_stats(irqstatus, vcstatus, ciostatus)
 531 #endif
 532
 533 static int debug_irq;
 534
 535 static void dsi_handle_irq_errors(u32 irqstatus, u32 *vcstatus, u32 ciostatus)
 536 {
 537         int i;
 538
 539         if (irqstatus & DSI_IRQ_ERROR_MASK) {
 540                 DSSERR("DSI error, irqstatus %x\n", irqstatus);
 541                 print_irq_status(irqstatus);
 542                 spin_lock(&dsi.errors_lock);
 543                 dsi.errors |= irqstatus & DSI_IRQ_ERROR_MASK;
 544                 spin_unlock(&dsi.errors_lock);
 545         } else if (debug_irq) {
 546                 print_irq_status(irqstatus);
 547         }
 548
 549         for (i = 0; i < 4; ++i) {
 550                 if (vcstatus[i] & DSI_VC_IRQ_ERROR_MASK) {
 551                         DSSERR("DSI VC(%d) error, vc irqstatus %x\n",
 552                                        i, vcstatus[i]);
 553                         print_irq_status_vc(i, vcstatus[i]);
 554                 } else if (debug_irq) {
 555                         print_irq_status_vc(i, vcstatus[i]);
 556                 }
 557         }
 558
 559         if (ciostatus & DSI_CIO_IRQ_ERROR_MASK) {
 560                 DSSERR("DSI CIO error, cio irqstatus %x\n", ciostatus);
 561                 print_irq_status_cio(ciostatus);
 562         } else if (debug_irq) {
 563                 print_irq_status_cio(ciostatus);
 564         }
 565 }
 566
 567 static void dsi_call_isrs(struct dsi_isr_data *isr_array,
 568                 unsigned isr_array_size, u32 irqstatus)
 569 {
 570         struct dsi_isr_data *isr_data;
 571         int i;
 572
 573         for (i = 0; i < isr_array_size; i++) {
 574                 isr_data = &isr_array[i];
 575                 if (isr_data->isr && isr_data->mask & irqstatus)
 576                         isr_data->isr(isr_data->arg, irqstatus);
 577         }
 578 }
 579
 580 static void dsi_handle_isrs(struct dsi_isr_tables *isr_tables,
 581                 u32 irqstatus, u32 *vcstatus, u32 ciostatus)
 582 {
 583         int i;
 584
 585         dsi_call_isrs(isr_tables->isr_table,
 586                         ARRAY_SIZE(isr_tables->isr_table),
 587                         irqstatus);
 588
 589         for (i = 0; i < 4; ++i) {
 590                 if (vcstatus[i] == 0)
 591                         continue;
 592                 dsi_call_isrs(isr_tables->isr_table_vc[i],
 593                                 ARRAY_SIZE(isr_tables->isr_table_vc[i]),
 594                                 vcstatus[i]);
 595         }
 596
 597         if (ciostatus != 0)
 598                 dsi_call_isrs(isr_tables->isr_table_cio,
 599                                 ARRAY_SIZE(isr_tables->isr_table_cio),
 600                                 ciostatus);
 601 }
 602
 603 static irqreturn_t omap_dsi_irq_handler(int irq, void *arg)
 604 {
 605         u32 irqstatus, vcstatus[4], ciostatus;
 606         int i;
 607
 608         spin_lock(&dsi.irq_lock);
 609
 610         irqstatus = dsi_read_reg(DSI_IRQSTATUS);
 611
 612         /* IRQ is not for us */
 613         if (!irqstatus) {
 614                 spin_unlock(&dsi.irq_lock);
 615                 return IRQ_NONE;
 616         }
 617
 618         dsi_write_reg(DSI_IRQSTATUS, irqstatus & ~DSI_IRQ_CHANNEL_MASK);
 619         /* flush posted write */
 620         dsi_read_reg(DSI_IRQSTATUS);
 621
 622         for (i = 0; i < 4; ++i) {
 623                 if ((irqstatus & (1 << i)) == 0) {
 624                         vcstatus[i] = 0;
 625                         continue;
 626                 }
 627
 628                 vcstatus[i] = dsi_read_reg(DSI_VC_IRQSTATUS(i));
 629
 630                 dsi_write_reg(DSI_VC_IRQSTATUS(i), vcstatus[i]);
 631                 /* flush posted write */
 632                 dsi_read_reg(DSI_VC_IRQSTATUS(i));
 633         }
 634
 635         if (irqstatus & DSI_IRQ_COMPLEXIO_ERR) {
 636                 ciostatus = dsi_read_reg(DSI_COMPLEXIO_IRQ_STATUS);
 637
 638                 dsi_write_reg(DSI_COMPLEXIO_IRQ_STATUS, ciostatus);
 639                 /* flush posted write */
 640                 dsi_read_reg(DSI_COMPLEXIO_IRQ_STATUS);
 641         } else {
 642                 ciostatus = 0;
 643         }
 644
 645 #ifdef DSI_CATCH_MISSING_TE
 646         if (irqstatus & DSI_IRQ_TE_TRIGGER)
 647                 del_timer(&dsi.te_timer);
 648 #endif
 649
 650         /* make a copy and unlock, so that isrs can unregister
 651          * themselves */
 652         memcpy(&dsi.isr_tables_copy, &dsi.isr_tables, sizeof(dsi.isr_tables));
 653
 654         spin_unlock(&dsi.irq_lock);
 655
 656         dsi_handle_isrs(&dsi.isr_tables_copy, irqstatus, vcstatus, ciostatus);
 657
 658         dsi_handle_irq_errors(irqstatus, vcstatus, ciostatus);
 659
 660         dsi_collect_irq_stats(irqstatus, vcstatus, ciostatus);
 661
 662         return IRQ_HANDLED;
 663 }
 664
 665 /* dsi.irq_lock has to be locked by the caller */
 666 static void _omap_dsi_configure_irqs(struct dsi_isr_data *isr_array,
 667                 unsigned isr_array_size, u32 default_mask,
 668                 const struct dsi_reg enable_reg,
 669                 const struct dsi_reg status_reg)
 670 {
 671         struct dsi_isr_data *isr_data;
 672         u32 mask;
 673         u32 old_mask;
 674         int i;
 675
 676         mask = default_mask;
 677
 678         for (i = 0; i < isr_array_size; i++) {
 679                 isr_data = &isr_array[i];
 680
 681                 if (isr_data->isr == NULL)
 682                         continue;
 683
 684                 mask |= isr_data->mask;
 685         }
 686
 687         old_mask = dsi_read_reg(enable_reg);
 688         /* clear the irqstatus for newly enabled irqs */
 689         dsi_write_reg(status_reg, (mask ^ old_mask) & mask);
 690         dsi_write_reg(enable_reg, mask);
 691
 692         /* flush posted writes */
 693         dsi_read_reg(enable_reg);
 694         dsi_read_reg(status_reg);
 695 }
 696
 697 /* dsi.irq_lock has to be locked by the caller */
 698 static void _omap_dsi_set_irqs(void)
 699 {
 700         u32 mask = DSI_IRQ_ERROR_MASK;
 701 #ifdef DSI_CATCH_MISSING_TE
 702         mask |= DSI_IRQ_TE_TRIGGER;
 703 #endif
 704         _omap_dsi_configure_irqs(dsi.isr_tables.isr_table,
 705                         ARRAY_SIZE(dsi.isr_tables.isr_table), mask,
 706                         DSI_IRQENABLE, DSI_IRQSTATUS);
 707 }
 708
 709 /* dsi.irq_lock has to be locked by the caller */
 710 static void _omap_dsi_set_irqs_vc(int vc)
 711 {
 712         _omap_dsi_configure_irqs(dsi.isr_tables.isr_table_vc[vc],
 713                         ARRAY_SIZE(dsi.isr_tables.isr_table_vc[vc]),
 714                         DSI_VC_IRQ_ERROR_MASK,
 715                         DSI_VC_IRQENABLE(vc), DSI_VC_IRQSTATUS(vc));
 716 }
 717
 718 /* dsi.irq_lock has to be locked by the caller */
 719 static void _omap_dsi_set_irqs_cio(void)
 720 {
 721         _omap_dsi_configure_irqs(dsi.isr_tables.isr_table_cio,
 722                         ARRAY_SIZE(dsi.isr_tables.isr_table_cio),
 723                         DSI_CIO_IRQ_ERROR_MASK,
 724                         DSI_COMPLEXIO_IRQ_ENABLE, DSI_COMPLEXIO_IRQ_STATUS);
 725 }
 726
 727 static void _dsi_initialize_irq(void)
 728 {
 729         unsigned long flags;
 730         int vc;
 731
 732         spin_lock_irqsave(&dsi.irq_lock, flags);
 733
 734         memset(&dsi.isr_tables, 0, sizeof(dsi.isr_tables));
 735
 736         _omap_dsi_set_irqs();
 737         for (vc = 0; vc < 4; ++vc)
 738                 _omap_dsi_set_irqs_vc(vc);
 739         _omap_dsi_set_irqs_cio();
 740
 741         spin_unlock_irqrestore(&dsi.irq_lock, flags);
 742 }
 743
 744 static int _dsi_register_isr(omap_dsi_isr_t isr, void *arg, u32 mask,
 745                 struct dsi_isr_data *isr_array, unsigned isr_array_size)
 746 {
 747         struct dsi_isr_data *isr_data;
 748         int free_idx;
 749         int i;
 750
 751         BUG_ON(isr == NULL);
 752
 753         /* check for duplicate entry and find a free slot */
 754         free_idx = -1;
 755         for (i = 0; i < isr_array_size; i++) {
 756                 isr_data = &isr_array[i];
 757
 758                 if (isr_data->isr == isr && isr_data->arg == arg &&
 759                                 isr_data->mask == mask) {
 760                         return -EINVAL;
 761                 }
 762
 763                 if (isr_data->isr == NULL && free_idx == -1)
 764                         free_idx = i;
 765         }
 766
 767         if (free_idx == -1)
 768                 return -EBUSY;
 769
 770         isr_data = &isr_array[free_idx];
 771         isr_data->isr = isr;
 772         isr_data->arg = arg;
 773         isr_data->mask = mask;
 774
 775         return 0;
 776 }
 777
 778 static int _dsi_unregister_isr(omap_dsi_isr_t isr, void *arg, u32 mask,
 779                 struct dsi_isr_data *isr_array, unsigned isr_array_size)
 780 {
 781         struct dsi_isr_data *isr_data;
 782         int i;
 783
 784         for (i = 0; i < isr_array_size; i++) {
 785                 isr_data = &isr_array[i];
 786                 if (isr_data->isr != isr || isr_data->arg != arg ||
 787                                 isr_data->mask != mask)
 788                         continue;
 789
 790                 isr_data->isr = NULL;
 791                 isr_data->arg = NULL;
 792                 isr_data->mask = 0;
 793
 794                 return 0;
 795         }
 796
 797         return -EINVAL;
 798 }
 799
 800 static int dsi_register_isr(omap_dsi_isr_t isr, void *arg, u32 mask)
 801 {
 802         unsigned long flags;
 803         int r;
 804
 805         spin_lock_irqsave(&dsi.irq_lock, flags);
 806
 807         r = _dsi_register_isr(isr, arg, mask, dsi.isr_tables.isr_table,
 808                         ARRAY_SIZE(dsi.isr_tables.isr_table));
 809
 810         if (r == 0)
 811                 _omap_dsi_set_irqs();
 812
 813         spin_unlock_irqrestore(&dsi.irq_lock, flags);
 814
 815         return r;
 816 }
 817
 818 static int dsi_unregister_isr(omap_dsi_isr_t isr, void *arg, u32 mask)
 819 {
 820         unsigned long flags;
 821         int r;
 822
 823         spin_lock_irqsave(&dsi.irq_lock, flags);
 824
 825         r = _dsi_unregister_isr(isr, arg, mask, dsi.isr_tables.isr_table,
 826                         ARRAY_SIZE(dsi.isr_tables.isr_table));
 827
 828         if (r == 0)
 829                 _omap_dsi_set_irqs();
 830
 831         spin_unlock_irqrestore(&dsi.irq_lock, flags);
 832
 833         return r;
 834 }
 835
 836 static int dsi_register_isr_vc(int channel, omap_dsi_isr_t isr, void *arg,
 837                 u32 mask)
 838 {
 839         unsigned long flags;
 840         int r;
 841
 842         spin_lock_irqsave(&dsi.irq_lock, flags);
 843
 844         r = _dsi_register_isr(isr, arg, mask,
 845                         dsi.isr_tables.isr_table_vc[channel],
 846                         ARRAY_SIZE(dsi.isr_tables.isr_table_vc[channel]));
 847
 848         if (r == 0)
 849                 _omap_dsi_set_irqs_vc(channel);
 850
 851         spin_unlock_irqrestore(&dsi.irq_lock, flags);
 852
 853         return r;
 854 }
 855
 856 static int dsi_unregister_isr_vc(int channel, omap_dsi_isr_t isr, void *arg,
 857                 u32 mask)
 858 {
 859         unsigned long flags;
 860         int r;
 861
 862         spin_lock_irqsave(&dsi.irq_lock, flags);
 863
 864         r = _dsi_unregister_isr(isr, arg, mask,
 865                         dsi.isr_tables.isr_table_vc[channel],
 866                         ARRAY_SIZE(dsi.isr_tables.isr_table_vc[channel]));
 867
 868         if (r == 0)
 869                 _omap_dsi_set_irqs_vc(channel);
 870
 871         spin_unlock_irqrestore(&dsi.irq_lock, flags);
 872
 873         return r;
 874 }
 875
 876 static int dsi_register_isr_cio(omap_dsi_isr_t isr, void *arg, u32 mask)
 877 {
 878         unsigned long flags;
 879         int r;
 880
 881         spin_lock_irqsave(&dsi.irq_lock, flags);
 882
 883         r = _dsi_register_isr(isr, arg, mask, dsi.isr_tables.isr_table_cio,
 884                         ARRAY_SIZE(dsi.isr_tables.isr_table_cio));
 885
 886         if (r == 0)
 887                 _omap_dsi_set_irqs_cio();
 888
 889         spin_unlock_irqrestore(&dsi.irq_lock, flags);
 890
 891         return r;
 892 }
 893
 894 static int dsi_unregister_isr_cio(omap_dsi_isr_t isr, void *arg, u32 mask)
 895 {
 896         unsigned long flags;
 897         int r;
 898
 899         spin_lock_irqsave(&dsi.irq_lock, flags);
 900
 901         r = _dsi_unregister_isr(isr, arg, mask, dsi.isr_tables.isr_table_cio,
 902                         ARRAY_SIZE(dsi.isr_tables.isr_table_cio));
 903
 904         if (r == 0)
 905                 _omap_dsi_set_irqs_cio();
 906
 907         spin_unlock_irqrestore(&dsi.irq_lock, flags);
 908
 909         return r;
 910 }
 911
 912 static u32 dsi_get_errors(void)
 913 {
 914         unsigned long flags;
 915         u32 e;
 916         spin_lock_irqsave(&dsi.errors_lock, flags);
 917         e = dsi.errors;
 918         dsi.errors = 0;
 919         spin_unlock_irqrestore(&dsi.errors_lock, flags);
 920         return e;
 921 }
 922
 923 /* DSI func clock. this could also be dsi_pll_hsdiv_dsi_clk */
 924 static inline void enable_clocks(bool enable)
 925 {
 926         if (enable)
 927                 dss_clk_enable(DSS_CLK_ICK | DSS_CLK_FCK);
 928         else
 929                 dss_clk_disable(DSS_CLK_ICK | DSS_CLK_FCK);
 930 }
 931
 932 /* source clock for DSI PLL. this could also be PCLKFREE */
 933 static inline void dsi_enable_pll_clock(bool enable)
 934 {
 935         if (enable)
 936                 dss_clk_enable(DSS_CLK_SYSCK);
 937         else
 938                 dss_clk_disable(DSS_CLK_SYSCK);
 939
 940         if (enable && dsi.pll_locked) {
 941                 if (wait_for_bit_change(DSI_PLL_STATUS, 1, 1) != 1)
 942                         DSSERR("cannot lock PLL when enabling clocks\n");
 943         }
 944 }
 945
 946 #ifdef DEBUG
 947 static void _dsi_print_reset_status(void)
 948 {
 949         u32 l;
 950
 951         if (!dss_debug)
 952                 return;
 953
 954         /* A dummy read using the SCP interface to any DSIPHY register is
 955          * required after DSIPHY reset to complete the reset of the DSI complex
 956          * I/O. */
 957         l = dsi_read_reg(DSI_DSIPHY_CFG5);
 958
 959         printk(KERN_DEBUG "DSI resets: ");
 960
 961         l = dsi_read_reg(DSI_PLL_STATUS);
 962         printk("PLL (%d) ", FLD_GET(l, 0, 0));
 963
 964         l = dsi_read_reg(DSI_COMPLEXIO_CFG1);
 965         printk("CIO (%d) ", FLD_GET(l, 29, 29));
 966
 967         l = dsi_read_reg(DSI_DSIPHY_CFG5);
 968         printk("PHY (%x, %d, %d, %d)\n",
 969                         FLD_GET(l, 28, 26),
 970                         FLD_GET(l, 29, 29),
 971                         FLD_GET(l, 30, 30),
 972                         FLD_GET(l, 31, 31));
 973 }
 974 #else
 975 #define _dsi_print_reset_status()
 976 #endif
 977
 978 static inline int dsi_if_enable(bool enable)
 979 {
 980         DSSDBG("dsi_if_enable(%d)\n", enable);
 981
 982         enable = enable ? 1 : 0;
 983         REG_FLD_MOD(DSI_CTRL, enable, 0, 0); /* IF_EN */
 984
 985         if (wait_for_bit_change(DSI_CTRL, 0, enable) != enable) {
 986                         DSSERR("Failed to set dsi_if_enable to %d\n", enable);
 987                         return -EIO;
 988         }
 989
 990         return 0;
 991 }
 992
 993 unsigned long dsi_get_pll_hsdiv_dispc_rate(void)
 994 {
 995         return dsi.current_cinfo.dsi_pll_hsdiv_dispc_clk;
 996 }
 997
 998 static unsigned long dsi_get_pll_hsdiv_dsi_rate(void)
 999 {
1000         return dsi.current_cinfo.dsi_pll_hsdiv_dsi_clk;
1001 }
1002
1003 static unsigned long dsi_get_txbyteclkhs(void)
1004 {
1005         return dsi.current_cinfo.clkin4ddr / 16;
1006 }
1007
1008 static unsigned long dsi_fclk_rate(void)
1009 {
1010         unsigned long r;
1011
1012         if (dss_get_dsi_clk_source() == DSS_CLK_SRC_FCK) {
1013                 /* DSI FCLK source is DSS_CLK_FCK */
1014                 r = dss_clk_get_rate(DSS_CLK_FCK);
1015         } else {
1016                 /* DSI FCLK source is dsi_pll_hsdiv_dsi_clk */
1017                 r = dsi_get_pll_hsdiv_dsi_rate();
1018         }
1019
1020         return r;
1021 }
1022
1023 static int dsi_set_lp_clk_divisor(struct omap_dss_device *dssdev)
1024 {
1025         unsigned long dsi_fclk;
1026         unsigned lp_clk_div;
1027         unsigned long lp_clk;
1028
1029         lp_clk_div = dssdev->phy.dsi.div.lp_clk_div;
1030
1031         if (lp_clk_div == 0 || lp_clk_div > dsi.lpdiv_max)
1032                 return -EINVAL;
1033
1034         dsi_fclk = dsi_fclk_rate();
1035
1036         lp_clk = dsi_fclk / 2 / lp_clk_div;
1037
1038         DSSDBG("LP_CLK_DIV %u, LP_CLK %lu\n", lp_clk_div, lp_clk);
1039         dsi.current_cinfo.lp_clk = lp_clk;
1040         dsi.current_cinfo.lp_clk_div = lp_clk_div;
1041
1042         REG_FLD_MOD(DSI_CLK_CTRL, lp_clk_div, 12, 0);   /* LP_CLK_DIVISOR */
1043
1044         REG_FLD_MOD(DSI_CLK_CTRL, dsi_fclk > 30000000 ? 1 : 0,
1045                         21, 21);                /* LP_RX_SYNCHRO_ENABLE */
1046
1047         return 0;
1048 }
1049
1050
1051 enum dsi_pll_power_state {
1052         DSI_PLL_POWER_OFF       = 0x0,
1053         DSI_PLL_POWER_ON_HSCLK  = 0x1,
1054         DSI_PLL_POWER_ON_ALL    = 0x2,
1055         DSI_PLL_POWER_ON_DIV    = 0x3,
1056 };
1057
1058 static int dsi_pll_power(enum dsi_pll_power_state state)
1059 {
1060         int t = 0;
1061
1062         REG_FLD_MOD(DSI_CLK_CTRL, state, 31, 30);       /* PLL_PWR_CMD */
1063
1064         /* PLL_PWR_STATUS */
1065         while (FLD_GET(dsi_read_reg(DSI_CLK_CTRL), 29, 28) != state) {
1066                 if (++t > 1000) {
1067                         DSSERR("Failed to set DSI PLL power mode to %d\n",
1068                                         state);
1069                         return -ENODEV;
1070                 }
1071                 udelay(1);
1072         }
1073
1074         return 0;
1075 }
1076
1077 /* calculate clock rates using dividers in cinfo */
1078 static int dsi_calc_clock_rates(struct omap_dss_device *dssdev,
1079                 struct dsi_clock_info *cinfo)
1080 {
1081         if (cinfo->regn == 0 || cinfo->regn > dsi.regn_max)
1082                 return -EINVAL;
1083
1084         if (cinfo->regm == 0 || cinfo->regm > dsi.regm_max)
1085                 return -EINVAL;
1086
1087         if (cinfo->regm_dispc > dsi.regm_dispc_max)
1088                 return -EINVAL;
1089
1090         if (cinfo->regm_dsi > dsi.regm_dsi_max)
1091                 return -EINVAL;
1092
1093         if (cinfo->use_sys_clk) {
1094                 cinfo->clkin = dss_clk_get_rate(DSS_CLK_SYSCK);
1095                 /* XXX it is unclear if highfreq should be used
1096                  * with DSS_SYS_CLK source also */
1097                 cinfo->highfreq = 0;
1098         } else {
1099                 cinfo->clkin = dispc_pclk_rate(dssdev->manager->id);
1100
1101                 if (cinfo->clkin < 32000000)
1102                         cinfo->highfreq = 0;
1103                 else
1104                         cinfo->highfreq = 1;
1105         }
1106
1107         cinfo->fint = cinfo->clkin / (cinfo->regn * (cinfo->highfreq ? 2 : 1));
1108
1109         if (cinfo->fint > dsi.fint_max || cinfo->fint < dsi.fint_min)
1110                 return -EINVAL;
1111
1112         cinfo->clkin4ddr = 2 * cinfo->regm * cinfo->fint;
1113
1114         if (cinfo->clkin4ddr > 1800 * 1000 * 1000)
1115                 return -EINVAL;
1116
1117         if (cinfo->regm_dispc > 0)
1118                 cinfo->dsi_pll_hsdiv_dispc_clk =
1119                         cinfo->clkin4ddr / cinfo->regm_dispc;
1120         else
1121                 cinfo->dsi_pll_hsdiv_dispc_clk = 0;
1122
1123         if (cinfo->regm_dsi > 0)
1124                 cinfo->dsi_pll_hsdiv_dsi_clk =
1125                         cinfo->clkin4ddr / cinfo->regm_dsi;
1126         else
1127                 cinfo->dsi_pll_hsdiv_dsi_clk = 0;
1128
1129         return 0;
1130 }
1131
1132 int dsi_pll_calc_clock_div_pck(bool is_tft, unsigned long req_pck,
1133                 struct dsi_clock_info *dsi_cinfo,
1134                 struct dispc_clock_info *dispc_cinfo)
1135 {
1136         struct dsi_clock_info cur, best;
1137         struct dispc_clock_info best_dispc;
1138         int min_fck_per_pck;
1139         int match = 0;
1140         unsigned long dss_sys_clk, max_dss_fck;
1141
1142         dss_sys_clk = dss_clk_get_rate(DSS_CLK_SYSCK);
1143
1144         max_dss_fck = dss_feat_get_param_max(FEAT_PARAM_DSS_FCK);
1145
1146         if (req_pck == dsi.cache_req_pck &&
1147                         dsi.cache_cinfo.clkin == dss_sys_clk) {
1148                 DSSDBG("DSI clock info found from cache\n");
1149                 *dsi_cinfo = dsi.cache_cinfo;
1150                 dispc_find_clk_divs(is_tft, req_pck,
1151                         dsi_cinfo->dsi_pll_hsdiv_dispc_clk, dispc_cinfo);
1152                 return 0;
1153         }
1154
1155         min_fck_per_pck = CONFIG_OMAP2_DSS_MIN_FCK_PER_PCK;
1156
1157         if (min_fck_per_pck &&
1158                 req_pck * min_fck_per_pck > max_dss_fck) {
1159                 DSSERR("Requested pixel clock not possible with the current "
1160                                 "OMAP2_DSS_MIN_FCK_PER_PCK setting. Turning "
1161                                 "the constraint off.\n");
1162                 min_fck_per_pck = 0;
1163         }
1164
1165         DSSDBG("dsi_pll_calc\n");
1166
1167 retry:
1168         memset(&best, 0, sizeof(best));
1169         memset(&best_dispc, 0, sizeof(best_dispc));
1170
1171         memset(&cur, 0, sizeof(cur));
1172         cur.clkin = dss_sys_clk;
1173         cur.use_sys_clk = 1;
1174         cur.highfreq = 0;
1175
1176         /* no highfreq: 0.75MHz < Fint = clkin / regn < 2.1MHz */
1177         /* highfreq: 0.75MHz < Fint = clkin / (2*regn) < 2.1MHz */
1178         /* To reduce PLL lock time, keep Fint high (around 2 MHz) */
1179         for (cur.regn = 1; cur.regn < dsi.regn_max; ++cur.regn) {
1180                 if (cur.highfreq == 0)
1181                         cur.fint = cur.clkin / cur.regn;
1182                 else
1183                         cur.fint = cur.clkin / (2 * cur.regn);
1184
1185                 if (cur.fint > dsi.fint_max || cur.fint < dsi.fint_min)
1186                         continue;
1187
1188                 /* DSIPHY(MHz) = (2 * regm / regn) * (clkin / (highfreq + 1)) */
1189                 for (cur.regm = 1; cur.regm < dsi.regm_max; ++cur.regm) {
1190                         unsigned long a, b;
1191
1192                         a = 2 * cur.regm * (cur.clkin/1000);
1193                         b = cur.regn * (cur.highfreq + 1);
1194                         cur.clkin4ddr = a / b * 1000;
1195
1196                         if (cur.clkin4ddr > 1800 * 1000 * 1000)
1197                                 break;
1198
1199                         /* dsi_pll_hsdiv_dispc_clk(MHz) =
1200                          * DSIPHY(MHz) / regm_dispc  < 173MHz/186Mhz */
1201                         for (cur.regm_dispc = 1; cur.regm_dispc < dsi.regm_dispc_max;
1202                                         ++cur.regm_dispc) {
1203                                 struct dispc_clock_info cur_dispc;
1204                                 cur.dsi_pll_hsdiv_dispc_clk =
1205                                         cur.clkin4ddr / cur.regm_dispc;
1206
1207                                 /* this will narrow down the search a bit,
1208                                  * but still give pixclocks below what was
1209                                  * requested */
1210                                 if (cur.dsi_pll_hsdiv_dispc_clk  < req_pck)
1211                                         break;
1212
1213                                 if (cur.dsi_pll_hsdiv_dispc_clk > max_dss_fck)
1214                                         continue;
1215
1216                                 if (min_fck_per_pck &&
1217                                         cur.dsi_pll_hsdiv_dispc_clk <
1218                                                 req_pck * min_fck_per_pck)
1219                                         continue;
1220
1221                                 match = 1;
1222
1223                                 dispc_find_clk_divs(is_tft, req_pck,
1224                                                 cur.dsi_pll_hsdiv_dispc_clk,
1225                                                 &cur_dispc);
1226
1227                                 if (abs(cur_dispc.pck - req_pck) <
1228                                                 abs(best_dispc.pck - req_pck)) {
1229                                         best = cur;
1230                                         best_dispc = cur_dispc;
1231
1232                                         if (cur_dispc.pck == req_pck)
1233                                                 goto found;
1234                                 }
1235                         }
1236                 }
1237         }
1238 found:
1239         if (!match) {
1240                 if (min_fck_per_pck) {
1241                         DSSERR("Could not find suitable clock settings.\n"
1242                                         "Turning FCK/PCK constraint off and"
1243                                         "trying again.\n");
1244                         min_fck_per_pck = 0;
1245                         goto retry;
1246                 }
1247
1248                 DSSERR("Could not find suitable clock settings.\n");
1249
1250                 return -EINVAL;
1251         }
1252
1253         /* dsi_pll_hsdiv_dsi_clk (regm_dsi) is not used */
1254         best.regm_dsi = 0;
1255         best.dsi_pll_hsdiv_dsi_clk = 0;
1256
1257         if (dsi_cinfo)
1258                 *dsi_cinfo = best;
1259         if (dispc_cinfo)
1260                 *dispc_cinfo = best_dispc;
1261
1262         dsi.cache_req_pck = req_pck;
1263         dsi.cache_clk_freq = 0;
1264         dsi.cache_cinfo = best;
1265
1266         return 0;
1267 }
1268
1269 int dsi_pll_set_clock_div(struct dsi_clock_info *cinfo)
1270 {
1271         int r = 0;
1272         u32 l;
1273         int f;
1274         u8 regn_start, regn_end, regm_start, regm_end;
1275         u8 regm_dispc_start, regm_dispc_end, regm_dsi_start, regm_dsi_end;
1276
1277         DSSDBGF();
1278
1279         dsi.current_cinfo.fint = cinfo->fint;
1280         dsi.current_cinfo.clkin4ddr = cinfo->clkin4ddr;
1281         dsi.current_cinfo.dsi_pll_hsdiv_dispc_clk =
1282                         cinfo->dsi_pll_hsdiv_dispc_clk;
1283         dsi.current_cinfo.dsi_pll_hsdiv_dsi_clk =
1284                         cinfo->dsi_pll_hsdiv_dsi_clk;
1285
1286         dsi.current_cinfo.regn = cinfo->regn;
1287         dsi.current_cinfo.regm = cinfo->regm;
1288         dsi.current_cinfo.regm_dispc = cinfo->regm_dispc;
1289         dsi.current_cinfo.regm_dsi = cinfo->regm_dsi;
1290
1291         DSSDBG("DSI Fint %ld\n", cinfo->fint);
1292
1293         DSSDBG("clkin (%s) rate %ld, highfreq %d\n",
1294                         cinfo->use_sys_clk ? "dss_sys_clk" : "pclkfree",
1295                         cinfo->clkin,
1296                         cinfo->highfreq);
1297
1298         /* DSIPHY == CLKIN4DDR */
1299         DSSDBG("CLKIN4DDR = 2 * %d / %d * %lu / %d = %lu\n",
1300                         cinfo->regm,
1301                         cinfo->regn,
1302                         cinfo->clkin,
1303                         cinfo->highfreq + 1,
1304                         cinfo->clkin4ddr);
1305
1306         DSSDBG("Data rate on 1 DSI lane %ld Mbps\n",
1307                         cinfo->clkin4ddr / 1000 / 1000 / 2);
1308
1309         DSSDBG("Clock lane freq %ld Hz\n", cinfo->clkin4ddr / 4);
1310
1311         DSSDBG("regm_dispc = %d, %s (%s) = %lu\n", cinfo->regm_dispc,
1312                 dss_get_generic_clk_source_name(DSS_CLK_SRC_DSI_PLL_HSDIV_DISPC),
1313                 dss_feat_get_clk_source_name(DSS_CLK_SRC_DSI_PLL_HSDIV_DISPC),
1314                 cinfo->dsi_pll_hsdiv_dispc_clk);
1315         DSSDBG("regm_dsi = %d, %s (%s) = %lu\n", cinfo->regm_dsi,
1316                 dss_get_generic_clk_source_name(DSS_CLK_SRC_DSI_PLL_HSDIV_DSI),
1317                 dss_feat_get_clk_source_name(DSS_CLK_SRC_DSI_PLL_HSDIV_DSI),
1318                 cinfo->dsi_pll_hsdiv_dsi_clk);
1319
1320         dss_feat_get_reg_field(FEAT_REG_DSIPLL_REGN, &regn_start, &regn_end);
1321         dss_feat_get_reg_field(FEAT_REG_DSIPLL_REGM, &regm_start, &regm_end);
1322         dss_feat_get_reg_field(FEAT_REG_DSIPLL_REGM_DISPC, &regm_dispc_start,
1323                         &regm_dispc_end);
1324         dss_feat_get_reg_field(FEAT_REG_DSIPLL_REGM_DSI, &regm_dsi_start,
1325                         &regm_dsi_end);
1326
1327         REG_FLD_MOD(DSI_PLL_CONTROL, 0, 0, 0); /* DSI_PLL_AUTOMODE = manual */
1328
1329         l = dsi_read_reg(DSI_PLL_CONFIGURATION1);
1330         l = FLD_MOD(l, 1, 0, 0);                /* DSI_PLL_STOPMODE */
1331         /* DSI_PLL_REGN */
1332         l = FLD_MOD(l, cinfo->regn - 1, regn_start, regn_end);
1333         /* DSI_PLL_REGM */
1334         l = FLD_MOD(l, cinfo->regm, regm_start, regm_end);
1335         /* DSI_CLOCK_DIV */
1336         l = FLD_MOD(l, cinfo->regm_dispc > 0 ? cinfo->regm_dispc - 1 : 0,
1337                         regm_dispc_start, regm_dispc_end);
1338         /* DSIPROTO_CLOCK_DIV */
1339         l = FLD_MOD(l, cinfo->regm_dsi > 0 ? cinfo->regm_dsi - 1 : 0,
1340                         regm_dsi_start, regm_dsi_end);
1341         dsi_write_reg(DSI_PLL_CONFIGURATION1, l);
1342
1343         BUG_ON(cinfo->fint < dsi.fint_min || cinfo->fint > dsi.fint_max);
1344         if (cinfo->fint < 1000000)
1345                 f = 0x3;
1346         else if (cinfo->fint < 1250000)
1347                 f = 0x4;
1348         else if (cinfo->fint < 1500000)
1349                 f = 0x5;
1350         else if (cinfo->fint < 1750000)
1351                 f = 0x6;
1352         else
1353                 f = 0x7;
1354
1355         l = dsi_read_reg(DSI_PLL_CONFIGURATION2);
1356         l = FLD_MOD(l, f, 4, 1);                /* DSI_PLL_FREQSEL */
1357         l = FLD_MOD(l, cinfo->use_sys_clk ? 0 : 1,
1358                         11, 11);                /* DSI_PLL_CLKSEL */
1359         l = FLD_MOD(l, cinfo->highfreq,
1360                         12, 12);                /* DSI_PLL_HIGHFREQ */
1361         l = FLD_MOD(l, 1, 13, 13);              /* DSI_PLL_REFEN */
1362         l = FLD_MOD(l, 0, 14, 14);              /* DSIPHY_CLKINEN */
1363         l = FLD_MOD(l, 1, 20, 20);              /* DSI_HSDIVBYPASS */
1364         dsi_write_reg(DSI_PLL_CONFIGURATION2, l);
1365
1366         REG_FLD_MOD(DSI_PLL_GO, 1, 0, 0);       /* DSI_PLL_GO */
1367
1368         if (wait_for_bit_change(DSI_PLL_GO, 0, 0) != 0) {
1369                 DSSERR("dsi pll go bit not going down.\n");
1370                 r = -EIO;
1371                 goto err;
1372         }
1373
1374         if (wait_for_bit_change(DSI_PLL_STATUS, 1, 1) != 1) {
1375                 DSSERR("cannot lock PLL\n");
1376                 r = -EIO;
1377                 goto err;
1378         }
1379
1380         dsi.pll_locked = 1;
1381
1382         l = dsi_read_reg(DSI_PLL_CONFIGURATION2);
1383         l = FLD_MOD(l, 0, 0, 0);        /* DSI_PLL_IDLE */
1384         l = FLD_MOD(l, 0, 5, 5);        /* DSI_PLL_PLLLPMODE */
1385         l = FLD_MOD(l, 0, 6, 6);        /* DSI_PLL_LOWCURRSTBY */
1386         l = FLD_MOD(l, 0, 7, 7);        /* DSI_PLL_TIGHTPHASELOCK */
1387         l = FLD_MOD(l, 0, 8, 8);        /* DSI_PLL_DRIFTGUARDEN */
1388         l = FLD_MOD(l, 0, 10, 9);       /* DSI_PLL_LOCKSEL */
1389         l = FLD_MOD(l, 1, 13, 13);      /* DSI_PLL_REFEN */
1390         l = FLD_MOD(l, 1, 14, 14);      /* DSIPHY_CLKINEN */
1391         l = FLD_MOD(l, 0, 15, 15);      /* DSI_BYPASSEN */
1392         l = FLD_MOD(l, 1, 16, 16);      /* DSS_CLOCK_EN */
1393         l = FLD_MOD(l, 0, 17, 17);      /* DSS_CLOCK_PWDN */
1394         l = FLD_MOD(l, 1, 18, 18);      /* DSI_PROTO_CLOCK_EN */
1395         l = FLD_MOD(l, 0, 19, 19);      /* DSI_PROTO_CLOCK_PWDN */
1396         l = FLD_MOD(l, 0, 20, 20);      /* DSI_HSDIVBYPASS */
1397         dsi_write_reg(DSI_PLL_CONFIGURATION2, l);
1398
1399         DSSDBG("PLL config done\n");
1400 err:
1401         return r;
1402 }
1403
1404 int dsi_pll_init(struct omap_dss_device *dssdev, bool enable_hsclk,
1405                 bool enable_hsdiv)
1406 {
1407         int r = 0;
1408         enum dsi_pll_power_state pwstate;
1409
1410         DSSDBG("PLL init\n");
1411
1412 #ifdef CONFIG_OMAP2_DSS_USE_DSI_PLL
1413         /*
1414          * HACK: this is just a quick hack to get the USE_DSI_PLL
1415          * option working. USE_DSI_PLL is itself a big hack, and
1416          * should be removed.
1417          */
1418         if (dsi.vdds_dsi_reg == NULL) {
1419                 struct regulator *vdds_dsi;
1420
1421                 vdds_dsi = regulator_get(&dsi.pdev->dev, "vdds_dsi");
1422
1423                 if (IS_ERR(vdds_dsi)) {
1424                         DSSERR("can't get VDDS_DSI regulator\n");
1425                         return PTR_ERR(vdds_dsi);
1426                 }
1427
1428                 dsi.vdds_dsi_reg = vdds_dsi;
1429         }
1430 #endif
1431
1432         enable_clocks(1);
1433         dsi_enable_pll_clock(1);
1434
1435         r = regulator_enable(dsi.vdds_dsi_reg);
1436         if (r)
1437                 goto err0;
1438
1439         /* XXX PLL does not come out of reset without this... */
1440         dispc_pck_free_enable(1);
1441
1442         if (wait_for_bit_change(DSI_PLL_STATUS, 0, 1) != 1) {
1443                 DSSERR("PLL not coming out of reset.\n");
1444                 r = -ENODEV;
1445                 dispc_pck_free_enable(0);
1446                 goto err1;
1447         }
1448
1449         /* XXX ... but if left on, we get problems when planes do not
1450          * fill the whole display. No idea about this */
1451         dispc_pck_free_enable(0);
1452
1453         if (enable_hsclk && enable_hsdiv)
1454                 pwstate = DSI_PLL_POWER_ON_ALL;
1455         else if (enable_hsclk)
1456                 pwstate = DSI_PLL_POWER_ON_HSCLK;
1457         else if (enable_hsdiv)
1458                 pwstate = DSI_PLL_POWER_ON_DIV;
1459         else
1460                 pwstate = DSI_PLL_POWER_OFF;
1461
1462         r = dsi_pll_power(pwstate);
1463
1464         if (r)
1465                 goto err1;
1466
1467         DSSDBG("PLL init done\n");
1468
1469         return 0;
1470 err1:
1471         regulator_disable(dsi.vdds_dsi_reg);
1472 err0:
1473         enable_clocks(0);
1474         dsi_enable_pll_clock(0);
1475         return r;
1476 }
1477
1478 void dsi_pll_uninit(void)
1479 {
1480         enable_clocks(0);
1481         dsi_enable_pll_clock(0);
1482
1483         dsi.pll_locked = 0;
1484         dsi_pll_power(DSI_PLL_POWER_OFF);
1485         regulator_disable(dsi.vdds_dsi_reg);
1486         DSSDBG("PLL uninit done\n");
1487 }
1488
1489 void dsi_dump_clocks(struct seq_file *s)
1490 {
1491         int clksel;
1492         struct dsi_clock_info *cinfo = &dsi.current_cinfo;
1493         enum dss_clk_source dispc_clk_src, dsi_clk_src;
1494
1495         dispc_clk_src = dss_get_dispc_clk_source();
1496         dsi_clk_src = dss_get_dsi_clk_source();
1497
1498         enable_clocks(1);
1499
1500         clksel = REG_GET(DSI_PLL_CONFIGURATION2, 11, 11);
1501
1502         seq_printf(s,   "- DSI PLL -\n");
1503
1504         seq_printf(s,   "dsi pll source = %s\n",
1505                         clksel == 0 ?
1506                         "dss_sys_clk" : "pclkfree");
1507
1508         seq_printf(s,   "Fint\t\t%-16luregn %u\n", cinfo->fint, cinfo->regn);
1509
1510         seq_printf(s,   "CLKIN4DDR\t%-16luregm %u\n",
1511                         cinfo->clkin4ddr, cinfo->regm);
1512
1513         seq_printf(s,   "%s (%s)\t%-16luregm_dispc %u\t(%s)\n",
1514                         dss_get_generic_clk_source_name(dispc_clk_src),
1515                         dss_feat_get_clk_source_name(dispc_clk_src),
1516                         cinfo->dsi_pll_hsdiv_dispc_clk,
1517                         cinfo->regm_dispc,
1518                         dispc_clk_src == DSS_CLK_SRC_FCK ?
1519                         "off" : "on");
1520
1521         seq_printf(s,   "%s (%s)\t%-16luregm_dsi %u\t(%s)\n",
1522                         dss_get_generic_clk_source_name(dsi_clk_src),
1523                         dss_feat_get_clk_source_name(dsi_clk_src),
1524                         cinfo->dsi_pll_hsdiv_dsi_clk,
1525                         cinfo->regm_dsi,
1526                         dsi_clk_src == DSS_CLK_SRC_FCK ?
1527                         "off" : "on");
1528
1529         seq_printf(s,   "- DSI -\n");
1530
1531         seq_printf(s,   "dsi fclk source = %s (%s)\n",
1532                         dss_get_generic_clk_source_name(dsi_clk_src),
1533                         dss_feat_get_clk_source_name(dsi_clk_src));
1534
1535         seq_printf(s,   "DSI_FCLK\t%lu\n", dsi_fclk_rate());
1536
1537         seq_printf(s,   "DDR_CLK\t\t%lu\n",
1538                         cinfo->clkin4ddr / 4);
1539
1540         seq_printf(s,   "TxByteClkHS\t%lu\n", dsi_get_txbyteclkhs());
1541
1542         seq_printf(s,   "LP_CLK\t\t%lu\n", cinfo->lp_clk);
1543
1544         seq_printf(s,   "VP_CLK\t\t%lu\n"
1545                         "VP_PCLK\t\t%lu\n",
1546                         dispc_lclk_rate(OMAP_DSS_CHANNEL_LCD),
1547                         dispc_pclk_rate(OMAP_DSS_CHANNEL_LCD));
1548
1549         enable_clocks(0);
1550 }
1551
1552 #ifdef CONFIG_OMAP2_DSS_COLLECT_IRQ_STATS
1553 void dsi_dump_irqs(struct seq_file *s)
1554 {
1555         unsigned long flags;
1556         struct dsi_irq_stats stats;
1557
1558         spin_lock_irqsave(&dsi.irq_stats_lock, flags);
1559
1560         stats = dsi.irq_stats;
1561         memset(&dsi.irq_stats, 0, sizeof(dsi.irq_stats));
1562         dsi.irq_stats.last_reset = jiffies;
1563
1564         spin_unlock_irqrestore(&dsi.irq_stats_lock, flags);
1565
1566         seq_printf(s, "period %u ms\n",
1567                         jiffies_to_msecs(jiffies - stats.last_reset));
1568
1569         seq_printf(s, "irqs %d\n", stats.irq_count);
1570 #define PIS(x) \
1571         seq_printf(s, "%-20s %10d\n", #x, stats.dsi_irqs[ffs(DSI_IRQ_##x)-1]);
1572
1573         seq_printf(s, "-- DSI interrupts --\n");
1574         PIS(VC0);
1575         PIS(VC1);
1576         PIS(VC2);
1577         PIS(VC3);
1578         PIS(WAKEUP);
1579         PIS(RESYNC);
1580         PIS(PLL_LOCK);
1581         PIS(PLL_UNLOCK);
1582         PIS(PLL_RECALL);
1583         PIS(COMPLEXIO_ERR);
1584         PIS(HS_TX_TIMEOUT);
1585         PIS(LP_RX_TIMEOUT);
1586         PIS(TE_TRIGGER);
1587         PIS(ACK_TRIGGER);
1588         PIS(SYNC_LOST);
1589         PIS(LDO_POWER_GOOD);
1590         PIS(TA_TIMEOUT);
1591 #undef PIS
1592
1593 #define PIS(x) \
1594         seq_printf(s, "%-20s %10d %10d %10d %10d\n", #x, \
1595                         stats.vc_irqs[0][ffs(DSI_VC_IRQ_##x)-1], \
1596                         stats.vc_irqs[1][ffs(DSI_VC_IRQ_##x)-1], \
1597                         stats.vc_irqs[2][ffs(DSI_VC_IRQ_##x)-1], \
1598                         stats.vc_irqs[3][ffs(DSI_VC_IRQ_##x)-1]);
1599
1600         seq_printf(s, "-- VC interrupts --\n");
1601         PIS(CS);
1602         PIS(ECC_CORR);
1603         PIS(PACKET_SENT);
1604         PIS(FIFO_TX_OVF);
1605         PIS(FIFO_RX_OVF);
1606         PIS(BTA);
1607         PIS(ECC_NO_CORR);
1608         PIS(FIFO_TX_UDF);
1609         PIS(PP_BUSY_CHANGE);
1610 #undef PIS
1611
1612 #define PIS(x) \
1613         seq_printf(s, "%-20s %10d\n", #x, \
1614                         stats.cio_irqs[ffs(DSI_CIO_IRQ_##x)-1]);
1615
1616         seq_printf(s, "-- CIO interrupts --\n");
1617         PIS(ERRSYNCESC1);
1618         PIS(ERRSYNCESC2);
1619         PIS(ERRSYNCESC3);
1620         PIS(ERRESC1);
1621         PIS(ERRESC2);
1622         PIS(ERRESC3);
1623         PIS(ERRCONTROL1);
1624         PIS(ERRCONTROL2);
1625         PIS(ERRCONTROL3);
1626         PIS(STATEULPS1);
1627         PIS(STATEULPS2);
1628         PIS(STATEULPS3);
1629         PIS(ERRCONTENTIONLP0_1);
1630         PIS(ERRCONTENTIONLP1_1);
1631         PIS(ERRCONTENTIONLP0_2);
1632         PIS(ERRCONTENTIONLP1_2);
1633         PIS(ERRCONTENTIONLP0_3);
1634         PIS(ERRCONTENTIONLP1_3);
1635         PIS(ULPSACTIVENOT_ALL0);
1636         PIS(ULPSACTIVENOT_ALL1);
1637 #undef PIS
1638 }
1639 #endif
1640
1641 void dsi_dump_regs(struct seq_file *s)
1642 {
1643 #define DUMPREG(r) seq_printf(s, "%-35s %08x\n", #r, dsi_read_reg(r))
1644
1645         dss_clk_enable(DSS_CLK_ICK | DSS_CLK_FCK);
1646
1647         DUMPREG(DSI_REVISION);
1648         DUMPREG(DSI_SYSCONFIG);
1649         DUMPREG(DSI_SYSSTATUS);
1650         DUMPREG(DSI_IRQSTATUS);
1651         DUMPREG(DSI_IRQENABLE);
1652         DUMPREG(DSI_CTRL);
1653         DUMPREG(DSI_COMPLEXIO_CFG1);
1654         DUMPREG(DSI_COMPLEXIO_IRQ_STATUS);
1655         DUMPREG(DSI_COMPLEXIO_IRQ_ENABLE);
1656         DUMPREG(DSI_CLK_CTRL);
1657         DUMPREG(DSI_TIMING1);
1658         DUMPREG(DSI_TIMING2);
1659         DUMPREG(DSI_VM_TIMING1);
1660         DUMPREG(DSI_VM_TIMING2);
1661         DUMPREG(DSI_VM_TIMING3);
1662         DUMPREG(DSI_CLK_TIMING);
1663         DUMPREG(DSI_TX_FIFO_VC_SIZE);
1664         DUMPREG(DSI_RX_FIFO_VC_SIZE);
1665         DUMPREG(DSI_COMPLEXIO_CFG2);
1666         DUMPREG(DSI_RX_FIFO_VC_FULLNESS);
1667         DUMPREG(DSI_VM_TIMING4);
1668         DUMPREG(DSI_TX_FIFO_VC_EMPTINESS);
1669         DUMPREG(DSI_VM_TIMING5);
1670         DUMPREG(DSI_VM_TIMING6);
1671         DUMPREG(DSI_VM_TIMING7);
1672         DUMPREG(DSI_STOPCLK_TIMING);
1673
1674         DUMPREG(DSI_VC_CTRL(0));
1675         DUMPREG(DSI_VC_TE(0));
1676         DUMPREG(DSI_VC_LONG_PACKET_HEADER(0));
1677         DUMPREG(DSI_VC_LONG_PACKET_PAYLOAD(0));
1678         DUMPREG(DSI_VC_SHORT_PACKET_HEADER(0));
1679         DUMPREG(DSI_VC_IRQSTATUS(0));
1680         DUMPREG(DSI_VC_IRQENABLE(0));
1681
1682         DUMPREG(DSI_VC_CTRL(1));
1683         DUMPREG(DSI_VC_TE(1));
1684         DUMPREG(DSI_VC_LONG_PACKET_HEADER(1));
1685         DUMPREG(DSI_VC_LONG_PACKET_PAYLOAD(1));
1686         DUMPREG(DSI_VC_SHORT_PACKET_HEADER(1));
1687         DUMPREG(DSI_VC_IRQSTATUS(1));
1688         DUMPREG(DSI_VC_IRQENABLE(1));
1689
1690         DUMPREG(DSI_VC_CTRL(2));
1691         DUMPREG(DSI_VC_TE(2));
1692         DUMPREG(DSI_VC_LONG_PACKET_HEADER(2));
1693         DUMPREG(DSI_VC_LONG_PACKET_PAYLOAD(2));
1694         DUMPREG(DSI_VC_SHORT_PACKET_HEADER(2));
1695         DUMPREG(DSI_VC_IRQSTATUS(2));
1696         DUMPREG(DSI_VC_IRQENABLE(2));
1697
1698         DUMPREG(DSI_VC_CTRL(3));
1699         DUMPREG(DSI_VC_TE(3));
1700         DUMPREG(DSI_VC_LONG_PACKET_HEADER(3));
1701         DUMPREG(DSI_VC_LONG_PACKET_PAYLOAD(3));
1702         DUMPREG(DSI_VC_SHORT_PACKET_HEADER(3));
1703         DUMPREG(DSI_VC_IRQSTATUS(3));
1704         DUMPREG(DSI_VC_IRQENABLE(3));
1705
1706         DUMPREG(DSI_DSIPHY_CFG0);
1707         DUMPREG(DSI_DSIPHY_CFG1);
1708         DUMPREG(DSI_DSIPHY_CFG2);
1709         DUMPREG(DSI_DSIPHY_CFG5);
1710
1711         DUMPREG(DSI_PLL_CONTROL);
1712         DUMPREG(DSI_PLL_STATUS);
1713         DUMPREG(DSI_PLL_GO);
1714         DUMPREG(DSI_PLL_CONFIGURATION1);
1715         DUMPREG(DSI_PLL_CONFIGURATION2);
1716
1717         dss_clk_disable(DSS_CLK_ICK | DSS_CLK_FCK);
1718 #undef DUMPREG
1719 }
1720
1721 enum dsi_complexio_power_state {
1722         DSI_COMPLEXIO_POWER_OFF         = 0x0,
1723         DSI_COMPLEXIO_POWER_ON          = 0x1,
1724         DSI_COMPLEXIO_POWER_ULPS        = 0x2,
1725 };
1726
1727 static int dsi_complexio_power(enum dsi_complexio_power_state state)
1728 {
1729         int t = 0;
1730
1731         /* PWR_CMD */
1732         REG_FLD_MOD(DSI_COMPLEXIO_CFG1, state, 28, 27);
1733
1734         /* PWR_STATUS */
1735         while (FLD_GET(dsi_read_reg(DSI_COMPLEXIO_CFG1), 26, 25) != state) {
1736                 if (++t > 1000) {
1737                         DSSERR("failed to set complexio power state to "
1738                                         "%d\n", state);
1739                         return -ENODEV;
1740                 }
1741                 udelay(1);
1742         }
1743
1744         return 0;
1745 }
1746
1747 static void dsi_complexio_config(struct omap_dss_device *dssdev)
1748 {
1749         u32 r;
1750
1751         int clk_lane   = dssdev->phy.dsi.clk_lane;
1752         int data1_lane = dssdev->phy.dsi.data1_lane;
1753         int data2_lane = dssdev->phy.dsi.data2_lane;
1754         int clk_pol    = dssdev->phy.dsi.clk_pol;
1755         int data1_pol  = dssdev->phy.dsi.data1_pol;
1756         int data2_pol  = dssdev->phy.dsi.data2_pol;
1757
1758         r = dsi_read_reg(DSI_COMPLEXIO_CFG1);
1759         r = FLD_MOD(r, clk_lane, 2, 0);
1760         r = FLD_MOD(r, clk_pol, 3, 3);
1761         r = FLD_MOD(r, data1_lane, 6, 4);
1762         r = FLD_MOD(r, data1_pol, 7, 7);
1763         r = FLD_MOD(r, data2_lane, 10, 8);
1764         r = FLD_MOD(r, data2_pol, 11, 11);
1765         dsi_write_reg(DSI_COMPLEXIO_CFG1, r);
1766
1767         /* The configuration of the DSI complex I/O (number of data lanes,
1768            position, differential order) should not be changed while
1769            DSS.DSI_CLK_CRTRL[20] LP_CLK_ENABLE bit is set to 1. In order for
1770            the hardware to take into account a new configuration of the complex
1771            I/O (done in DSS.DSI_COMPLEXIO_CFG1 register), it is recommended to
1772            follow this sequence: First set the DSS.DSI_CTRL[0] IF_EN bit to 1,
1773            then reset the DSS.DSI_CTRL[0] IF_EN to 0, then set
1774            DSS.DSI_CLK_CTRL[20] LP_CLK_ENABLE to 1 and finally set again the
1775            DSS.DSI_CTRL[0] IF_EN bit to 1. If the sequence is not followed, the
1776            DSI complex I/O configuration is unknown. */
1777
1778         /*
1779         REG_FLD_MOD(DSI_CTRL, 1, 0, 0);
1780         REG_FLD_MOD(DSI_CTRL, 0, 0, 0);
1781         REG_FLD_MOD(DSI_CLK_CTRL, 1, 20, 20);
1782         REG_FLD_MOD(DSI_CTRL, 1, 0, 0);
1783         */
1784 }
1785
1786 static inline unsigned ns2ddr(unsigned ns)
1787 {
1788         /* convert time in ns to ddr ticks, rounding up */
1789         unsigned long ddr_clk = dsi.current_cinfo.clkin4ddr / 4;
1790         return (ns * (ddr_clk / 1000 / 1000) + 999) / 1000;
1791 }
1792
1793 static inline unsigned ddr2ns(unsigned ddr)
1794 {
1795         unsigned long ddr_clk = dsi.current_cinfo.clkin4ddr / 4;
1796         return ddr * 1000 * 1000 / (ddr_clk / 1000);
1797 }
1798
1799 static void dsi_complexio_timings(void)
1800 {
1801         u32 r;
1802         u32 ths_prepare, ths_prepare_ths_zero, ths_trail, ths_exit;
1803         u32 tlpx_half, tclk_trail, tclk_zero;
1804         u32 tclk_prepare;
1805
1806         /* calculate timings */
1807
1808         /* 1 * DDR_CLK = 2 * UI */
1809
1810         /* min 40ns + 4*UI      max 85ns + 6*UI */
1811         ths_prepare = ns2ddr(70) + 2;
1812
1813         /* min 145ns + 10*UI */
1814         ths_prepare_ths_zero = ns2ddr(175) + 2;
1815
1816         /* min max(8*UI, 60ns+4*UI) */
1817         ths_trail = ns2ddr(60) + 5;
1818
1819         /* min 100ns */
1820         ths_exit = ns2ddr(145);
1821
1822         /* tlpx min 50n */
1823         tlpx_half = ns2ddr(25);
1824
1825         /* min 60ns */
1826         tclk_trail = ns2ddr(60) + 2;
1827
1828         /* min 38ns, max 95ns */
1829         tclk_prepare = ns2ddr(65);
1830
1831         /* min tclk-prepare + tclk-zero = 300ns */
1832         tclk_zero = ns2ddr(260);
1833
1834         DSSDBG("ths_prepare %u (%uns), ths_prepare_ths_zero %u (%uns)\n",
1835                 ths_prepare, ddr2ns(ths_prepare),
1836                 ths_prepare_ths_zero, ddr2ns(ths_prepare_ths_zero));
1837         DSSDBG("ths_trail %u (%uns), ths_exit %u (%uns)\n",
1838                         ths_trail, ddr2ns(ths_trail),
1839                         ths_exit, ddr2ns(ths_exit));
1840
1841         DSSDBG("tlpx_half %u (%uns), tclk_trail %u (%uns), "
1842                         "tclk_zero %u (%uns)\n",
1843                         tlpx_half, ddr2ns(tlpx_half),
1844                         tclk_trail, ddr2ns(tclk_trail),
1845                         tclk_zero, ddr2ns(tclk_zero));
1846         DSSDBG("tclk_prepare %u (%uns)\n",
1847                         tclk_prepare, ddr2ns(tclk_prepare));
1848
1849         /* program timings */
1850
1851         r = dsi_read_reg(DSI_DSIPHY_CFG0);
1852         r = FLD_MOD(r, ths_prepare, 31, 24);
1853         r = FLD_MOD(r, ths_prepare_ths_zero, 23, 16);
1854         r = FLD_MOD(r, ths_trail, 15, 8);
1855         r = FLD_MOD(r, ths_exit, 7, 0);
1856         dsi_write_reg(DSI_DSIPHY_CFG0, r);
1857
1858         r = dsi_read_reg(DSI_DSIPHY_CFG1);
1859         r = FLD_MOD(r, tlpx_half, 22, 16);
1860         r = FLD_MOD(r, tclk_trail, 15, 8);
1861         r = FLD_MOD(r, tclk_zero, 7, 0);
1862         dsi_write_reg(DSI_DSIPHY_CFG1, r);
1863
1864         r = dsi_read_reg(DSI_DSIPHY_CFG2);
1865         r = FLD_MOD(r, tclk_prepare, 7, 0);
1866         dsi_write_reg(DSI_DSIPHY_CFG2, r);
1867 }
1868
1869
1870 static int dsi_complexio_init(struct omap_dss_device *dssdev)
1871 {
1872         int r = 0;
1873
1874         DSSDBG("dsi_complexio_init\n");
1875
1876         /* CIO_CLK_ICG, enable L3 clk to CIO */
1877         REG_FLD_MOD(DSI_CLK_CTRL, 1, 14, 14);
1878
1879         /* A dummy read using the SCP interface to any DSIPHY register is
1880          * required after DSIPHY reset to complete the reset of the DSI complex
1881          * I/O. */
1882         dsi_read_reg(DSI_DSIPHY_CFG5);
1883
1884         if (wait_for_bit_change(DSI_DSIPHY_CFG5, 30, 1) != 1) {
1885                 DSSERR("ComplexIO PHY not coming out of reset.\n");
1886                 r = -ENODEV;
1887                 goto err;
1888         }
1889
1890         dsi_complexio_config(dssdev);
1891
1892         r = dsi_complexio_power(DSI_COMPLEXIO_POWER_ON);
1893
1894         if (r)
1895                 goto err;
1896
1897         if (wait_for_bit_change(DSI_COMPLEXIO_CFG1, 29, 1) != 1) {
1898                 DSSERR("ComplexIO not coming out of reset.\n");
1899                 r = -ENODEV;
1900                 goto err;
1901         }
1902
1903         if (wait_for_bit_change(DSI_COMPLEXIO_CFG1, 21, 1) != 1) {
1904                 DSSERR("ComplexIO LDO power down.\n");
1905                 r = -ENODEV;
1906                 goto err;
1907         }
1908
1909         dsi_complexio_timings();
1910
1911         /*
1912            The configuration of the DSI complex I/O (number of data lanes,
1913            position, differential order) should not be changed while
1914            DSS.DSI_CLK_CRTRL[20] LP_CLK_ENABLE bit is set to 1. For the
1915            hardware to recognize a new configuration of the complex I/O (done
1916            in DSS.DSI_COMPLEXIO_CFG1 register), it is recommended to follow
1917            this sequence: First set the DSS.DSI_CTRL[0] IF_EN bit to 1, next
1918            reset the DSS.DSI_CTRL[0] IF_EN to 0, then set DSS.DSI_CLK_CTRL[20]
1919            LP_CLK_ENABLE to 1, and finally, set again the DSS.DSI_CTRL[0] IF_EN
1920            bit to 1. If the sequence is not followed, the DSi complex I/O
1921            configuration is undetermined.
1922            */
1923         dsi_if_enable(1);
1924         dsi_if_enable(0);
1925         REG_FLD_MOD(DSI_CLK_CTRL, 1, 20, 20); /* LP_CLK_ENABLE */
1926         dsi_if_enable(1);
1927         dsi_if_enable(0);
1928
1929         DSSDBG("CIO init done\n");
1930 err:
1931         return r;
1932 }
1933
1934 static void dsi_complexio_uninit(void)
1935 {
1936         dsi_complexio_power(DSI_COMPLEXIO_POWER_OFF);
1937 }
1938
1939 static int _dsi_wait_reset(void)
1940 {
1941         int t = 0;
1942
1943         while (REG_GET(DSI_SYSSTATUS, 0, 0) == 0) {
1944                 if (++t > 5) {
1945                         DSSERR("soft reset failed\n");
1946                         return -ENODEV;
1947                 }
1948                 udelay(1);
1949         }
1950
1951         return 0;
1952 }
1953
1954 static int _dsi_reset(void)
1955 {
1956         /* Soft reset */
1957         REG_FLD_MOD(DSI_SYSCONFIG, 1, 1, 1);
1958         return _dsi_wait_reset();
1959 }
1960
1961 static void dsi_config_tx_fifo(enum fifo_size size1, enum fifo_size size2,
1962                 enum fifo_size size3, enum fifo_size size4)
1963 {
1964         u32 r = 0;
1965         int add = 0;
1966         int i;
1967
1968         dsi.vc[0].fifo_size = size1;
1969         dsi.vc[1].fifo_size = size2;
1970         dsi.vc[2].fifo_size = size3;
1971         dsi.vc[3].fifo_size = size4;
1972
1973         for (i = 0; i < 4; i++) {
1974                 u8 v;
1975                 int size = dsi.vc[i].fifo_size;
1976
1977                 if (add + size > 4) {
1978                         DSSERR("Illegal FIFO configuration\n");
1979                         BUG();
1980                 }
1981
1982                 v = FLD_VAL(add, 2, 0) | FLD_VAL(size, 7, 4);
1983                 r |= v << (8 * i);
1984                 /*DSSDBG("TX FIFO vc %d: size %d, add %d\n", i, size, add); */
1985                 add += size;
1986         }
1987
1988         dsi_write_reg(DSI_TX_FIFO_VC_SIZE, r);
1989 }
1990
1991 static void dsi_config_rx_fifo(enum fifo_size size1, enum fifo_size size2,
1992                 enum fifo_size size3, enum fifo_size size4)
1993 {
1994         u32 r = 0;
1995         int add = 0;
1996         int i;
1997
1998         dsi.vc[0].fifo_size = size1;
1999         dsi.vc[1].fifo_size = size2;
2000         dsi.vc[2].fifo_size = size3;
2001         dsi.vc[3].fifo_size = size4;
2002
2003         for (i = 0; i < 4; i++) {
2004                 u8 v;
2005                 int size = dsi.vc[i].fifo_size;
2006
2007                 if (add + size > 4) {
2008                         DSSERR("Illegal FIFO configuration\n");
2009                         BUG();
2010                 }
2011
2012                 v = FLD_VAL(add, 2, 0) | FLD_VAL(size, 7, 4);
2013                 r |= v << (8 * i);
2014                 /*DSSDBG("RX FIFO vc %d: size %d, add %d\n", i, size, add); */
2015                 add += size;
2016         }
2017
2018         dsi_write_reg(DSI_RX_FIFO_VC_SIZE, r);
2019 }
2020
2021 static int dsi_force_tx_stop_mode_io(void)
2022 {
2023         u32 r;
2024
2025         r = dsi_read_reg(DSI_TIMING1);
2026         r = FLD_MOD(r, 1, 15, 15);      /* FORCE_TX_STOP_MODE_IO */
2027         dsi_write_reg(DSI_TIMING1, r);
2028
2029         if (wait_for_bit_change(DSI_TIMING1, 15, 0) != 0) {
2030                 DSSERR("TX_STOP bit not going down\n");
2031                 return -EIO;
2032         }
2033
2034         return 0;
2035 }
2036
2037 static int dsi_vc_enable(int channel, bool enable)
2038 {
2039         DSSDBG("dsi_vc_enable channel %d, enable %d\n",
2040                         channel, enable);
2041
2042         enable = enable ? 1 : 0;
2043
2044         REG_FLD_MOD(DSI_VC_CTRL(channel), enable, 0, 0);
2045
2046         if (wait_for_bit_change(DSI_VC_CTRL(channel), 0, enable) != enable) {
2047                         DSSERR("Failed to set dsi_vc_enable to %d\n", enable);
2048                         return -EIO;
2049         }
2050
2051         return 0;
2052 }
2053
2054 static void dsi_vc_initial_config(int channel)
2055 {
2056         u32 r;
2057
2058         DSSDBGF("%d", channel);
2059
2060         r = dsi_read_reg(DSI_VC_CTRL(channel));
2061
2062         if (FLD_GET(r, 15, 15)) /* VC_BUSY */
2063                 DSSERR("VC(%d) busy when trying to configure it!\n",
2064                                 channel);
2065
2066         r = FLD_MOD(r, 0, 1, 1); /* SOURCE, 0 = L4 */
2067         r = FLD_MOD(r, 0, 2, 2); /* BTA_SHORT_EN  */
2068         r = FLD_MOD(r, 0, 3, 3); /* BTA_LONG_EN */
2069         r = FLD_MOD(r, 0, 4, 4); /* MODE, 0 = command */
2070         r = FLD_MOD(r, 1, 7, 7); /* CS_TX_EN */
2071         r = FLD_MOD(r, 1, 8, 8); /* ECC_TX_EN */
2072         r = FLD_MOD(r, 0, 9, 9); /* MODE_SPEED, high speed on/off */
2073
2074         r = FLD_MOD(r, 4, 29, 27); /* DMA_RX_REQ_NB = no dma */
2075         r = FLD_MOD(r, 4, 23, 21); /* DMA_TX_REQ_NB = no dma */
2076
2077         dsi_write_reg(DSI_VC_CTRL(channel), r);
2078 }
2079
2080 static int dsi_vc_config_l4(int channel)
2081 {
2082         if (dsi.vc[channel].mode == DSI_VC_MODE_L4)
2083                 return 0;
2084
2085         DSSDBGF("%d", channel);
2086
2087         dsi_vc_enable(channel, 0);
2088
2089         /* VC_BUSY */
2090         if (wait_for_bit_change(DSI_VC_CTRL(channel), 15, 0) != 0) {
2091                 DSSERR("vc(%d) busy when trying to config for L4\n", channel);
2092                 return -EIO;
2093         }
2094
2095         REG_FLD_MOD(DSI_VC_CTRL(channel), 0, 1, 1); /* SOURCE, 0 = L4 */
2096
2097         dsi_vc_enable(channel, 1);
2098
2099         dsi.vc[channel].mode = DSI_VC_MODE_L4;
2100
2101         return 0;
2102 }
2103
2104 static int dsi_vc_config_vp(int channel)
2105 {
2106         if (dsi.vc[channel].mode == DSI_VC_MODE_VP)
2107                 return 0;
2108
2109         DSSDBGF("%d", channel);
2110
2111         dsi_vc_enable(channel, 0);
2112
2113         /* VC_BUSY */
2114         if (wait_for_bit_change(DSI_VC_CTRL(channel), 15, 0) != 0) {
2115                 DSSERR("vc(%d) busy when trying to config for VP\n", channel);
2116                 return -EIO;
2117         }
2118
2119         REG_FLD_MOD(DSI_VC_CTRL(channel), 1, 1, 1); /* SOURCE, 1 = video port */
2120
2121         dsi_vc_enable(channel, 1);
2122
2123         dsi.vc[channel].mode = DSI_VC_MODE_VP;
2124
2125         return 0;
2126 }
2127
2128
2129 void omapdss_dsi_vc_enable_hs(int channel, bool enable)
2130 {
2131         DSSDBG("dsi_vc_enable_hs(%d, %d)\n", channel, enable);
2132
2133         WARN_ON(!dsi_bus_is_locked());
2134
2135         dsi_vc_enable(channel, 0);
2136         dsi_if_enable(0);
2137
2138         REG_FLD_MOD(DSI_VC_CTRL(channel), enable, 9, 9);
2139
2140         dsi_vc_enable(channel, 1);
2141         dsi_if_enable(1);
2142
2143         dsi_force_tx_stop_mode_io();
2144 }
2145 EXPORT_SYMBOL(omapdss_dsi_vc_enable_hs);
2146
2147 static void dsi_vc_flush_long_data(int channel)
2148 {
2149         while (REG_GET(DSI_VC_CTRL(channel), 20, 20)) {
2150                 u32 val;
2151                 val = dsi_read_reg(DSI_VC_SHORT_PACKET_HEADER(channel));
2152                 DSSDBG("\t\tb1 %#02x b2 %#02x b3 %#02x b4 %#02x\n",
2153                                 (val >> 0) & 0xff,
2154                                 (val >> 8) & 0xff,
2155                                 (val >> 16) & 0xff,
2156                                 (val >> 24) & 0xff);
2157         }
2158 }
2159
2160 static void dsi_show_rx_ack_with_err(u16 err)
2161 {
2162         DSSERR("\tACK with ERROR (%#x):\n", err);
2163         if (err & (1 << 0))
2164                 DSSERR("\t\tSoT Error\n");
2165         if (err & (1 << 1))
2166                 DSSERR("\t\tSoT Sync Error\n");
2167         if (err & (1 << 2))
2168                 DSSERR("\t\tEoT Sync Error\n");
2169         if (err & (1 << 3))
2170                 DSSERR("\t\tEscape Mode Entry Command Error\n");
2171         if (err & (1 << 4))
2172                 DSSERR("\t\tLP Transmit Sync Error\n");
2173         if (err & (1 << 5))
2174                 DSSERR("\t\tHS Receive Timeout Error\n");
2175         if (err & (1 << 6))
2176                 DSSERR("\t\tFalse Control Error\n");
2177         if (err & (1 << 7))
2178                 DSSERR("\t\t(reserved7)\n");
2179         if (err & (1 << 8))
2180                 DSSERR("\t\tECC Error, single-bit (corrected)\n");
2181         if (err & (1 << 9))
2182                 DSSERR("\t\tECC Error, multi-bit (not corrected)\n");
2183         if (err & (1 << 10))
2184                 DSSERR("\t\tChecksum Error\n");
2185         if (err & (1 << 11))
2186                 DSSERR("\t\tData type not recognized\n");
2187         if (err & (1 << 12))
2188                 DSSERR("\t\tInvalid VC ID\n");
2189         if (err & (1 << 13))
2190                 DSSERR("\t\tInvalid Transmission Length\n");
2191         if (err & (1 << 14))
2192                 DSSERR("\t\t(reserved14)\n");
2193         if (err & (1 << 15))
2194                 DSSERR("\t\tDSI Protocol Violation\n");
2195 }
2196
2197 static u16 dsi_vc_flush_receive_data(int channel)
2198 {
2199         /* RX_FIFO_NOT_EMPTY */
2200         while (REG_GET(DSI_VC_CTRL(channel), 20, 20)) {
2201                 u32 val;
2202                 u8 dt;
2203                 val = dsi_read_reg(DSI_VC_SHORT_PACKET_HEADER(channel));
2204                 DSSERR("\trawval %#08x\n", val);
2205                 dt = FLD_GET(val, 5, 0);
2206                 if (dt == DSI_DT_RX_ACK_WITH_ERR) {
2207                         u16 err = FLD_GET(val, 23, 8);
2208                         dsi_show_rx_ack_with_err(err);
2209                 } else if (dt == DSI_DT_RX_SHORT_READ_1) {
2210                         DSSERR("\tDCS short response, 1 byte: %#x\n",
2211                                         FLD_GET(val, 23, 8));
2212                 } else if (dt == DSI_DT_RX_SHORT_READ_2) {
2213                         DSSERR("\tDCS short response, 2 byte: %#x\n",
2214                                         FLD_GET(val, 23, 8));
2215                 } else if (dt == DSI_DT_RX_DCS_LONG_READ) {
2216                         DSSERR("\tDCS long response, len %d\n",
2217                                         FLD_GET(val, 23, 8));
2218                         dsi_vc_flush_long_data(channel);
2219                 } else {
2220                         DSSERR("\tunknown datatype 0x%02x\n", dt);
2221                 }
2222         }
2223         return 0;
2224 }
2225
2226 static int dsi_vc_send_bta(int channel)
2227 {
2228         if (dsi.debug_write || dsi.debug_read)
2229                 DSSDBG("dsi_vc_send_bta %d\n", channel);
2230
2231         WARN_ON(!dsi_bus_is_locked());
2232
2233         if (REG_GET(DSI_VC_CTRL(channel), 20, 20)) {    /* RX_FIFO_NOT_EMPTY */
2234                 DSSERR("rx fifo not empty when sending BTA, dumping data:\n");
2235                 dsi_vc_flush_receive_data(channel);
2236         }
2237
2238         REG_FLD_MOD(DSI_VC_CTRL(channel), 1, 6, 6); /* BTA_EN */
2239
2240         return 0;
2241 }
2242
2243 int dsi_vc_send_bta_sync(int channel)
2244 {
2245         DECLARE_COMPLETION_ONSTACK(completion);
2246         int r = 0;
2247         u32 err;
2248
2249         r = dsi_register_isr_vc(channel, dsi_completion_handler,
2250                         &completion, DSI_VC_IRQ_BTA);
2251         if (r)
2252                 goto err0;
2253
2254         r = dsi_register_isr(dsi_completion_handler, &completion,
2255                         DSI_IRQ_ERROR_MASK);
2256         if (r)
2257                 goto err1;
2258
2259         r = dsi_vc_send_bta(channel);
2260         if (r)
2261                 goto err2;
2262
2263         if (wait_for_completion_timeout(&completion,
2264                                 msecs_to_jiffies(500)) == 0) {
2265                 DSSERR("Failed to receive BTA\n");
2266                 r = -EIO;
2267                 goto err2;
2268         }
2269
2270         err = dsi_get_errors();
2271         if (err) {
2272                 DSSERR("Error while sending BTA: %x\n", err);
2273                 r = -EIO;
2274                 goto err2;
2275         }
2276 err2:
2277         dsi_unregister_isr(dsi_completion_handler, &completion,
2278                         DSI_IRQ_ERROR_MASK);
2279 err1:
2280         dsi_unregister_isr_vc(channel, dsi_completion_handler,
2281                         &completion, DSI_VC_IRQ_BTA);
2282 err0:
2283         return r;
2284 }
2285 EXPORT_SYMBOL(dsi_vc_send_bta_sync);
2286
2287 static inline void dsi_vc_write_long_header(int channel, u8 data_type,
2288                 u16 len, u8 ecc)
2289 {
2290         u32 val;
2291         u8 data_id;
2292
2293         WARN_ON(!dsi_bus_is_locked());
2294
2295         data_id = data_type | dsi.vc[channel].vc_id << 6;
2296
2297         val = FLD_VAL(data_id, 7, 0) | FLD_VAL(len, 23, 8) |
2298                 FLD_VAL(ecc, 31, 24);
2299
2300         dsi_write_reg(DSI_VC_LONG_PACKET_HEADER(channel), val);
2301 }
2302
2303 static inline void dsi_vc_write_long_payload(int channel,
2304                 u8 b1, u8 b2, u8 b3, u8 b4)
2305 {
2306         u32 val;
2307
2308         val = b4 << 24 | b3 << 16 | b2 << 8  | b1 << 0;
2309
2310 /*      DSSDBG("\twriting %02x, %02x, %02x, %02x (%#010x)\n",
2311                         b1, b2, b3, b4, val); */
2312
2313         dsi_write_reg(DSI_VC_LONG_PACKET_PAYLOAD(channel), val);
2314 }
2315
2316 static int dsi_vc_send_long(int channel, u8 data_type, u8 *data, u16 len,
2317                 u8 ecc)
2318 {
2319         /*u32 val; */
2320         int i;
2321         u8 *p;
2322         int r = 0;
2323         u8 b1, b2, b3, b4;
2324
2325         if (dsi.debug_write)
2326                 DSSDBG("dsi_vc_send_long, %d bytes\n", len);
2327
2328         /* len + header */
2329         if (dsi.vc[channel].fifo_size * 32 * 4 < len + 4) {
2330                 DSSERR("unable to send long packet: packet too long.\n");
2331                 return -EINVAL;
2332         }
2333
2334         dsi_vc_config_l4(channel);
2335
2336         dsi_vc_write_long_header(channel, data_type, len, ecc);
2337
2338         p = data;
2339         for (i = 0; i < len >> 2; i++) {
2340                 if (dsi.debug_write)
2341                         DSSDBG("\tsending full packet %d\n", i);
2342
2343                 b1 = *p++;
2344                 b2 = *p++;
2345                 b3 = *p++;
2346                 b4 = *p++;
2347
2348                 dsi_vc_write_long_payload(channel, b1, b2, b3, b4);
2349         }
2350
2351         i = len % 4;
2352         if (i) {
2353                 b1 = 0; b2 = 0; b3 = 0;
2354
2355                 if (dsi.debug_write)
2356                         DSSDBG("\tsending remainder bytes %d\n", i);
2357
2358                 switch (i) {
2359                 case 3:
2360                         b1 = *p++;
2361                         b2 = *p++;
2362                         b3 = *p++;
2363                         break;
2364                 case 2:
2365                         b1 = *p++;
2366                         b2 = *p++;
2367                         break;
2368                 case 1:
2369                         b1 = *p++;
2370                         break;
2371                 }
2372
2373                 dsi_vc_write_long_payload(channel, b1, b2, b3, 0);
2374         }
2375
2376         return r;
2377 }
2378
2379 static int dsi_vc_send_short(int channel, u8 data_type, u16 data, u8 ecc)
2380 {
2381         u32 r;
2382         u8 data_id;
2383
2384         WARN_ON(!dsi_bus_is_locked());
2385
2386         if (dsi.debug_write)
2387                 DSSDBG("dsi_vc_send_short(ch%d, dt %#x, b1 %#x, b2 %#x)\n",
2388                                 channel,
2389                                 data_type, data & 0xff, (data >> 8) & 0xff);
2390
2391         dsi_vc_config_l4(channel);
2392
2393         if (FLD_GET(dsi_read_reg(DSI_VC_CTRL(channel)), 16, 16)) {
2394                 DSSERR("ERROR FIFO FULL, aborting transfer\n");
2395                 return -EINVAL;
2396         }
2397
2398         data_id = data_type | dsi.vc[channel].vc_id << 6;
2399
2400         r = (data_id << 0) | (data << 8) | (ecc << 24);
2401
2402         dsi_write_reg(DSI_VC_SHORT_PACKET_HEADER(channel), r);
2403
2404         return 0;
2405 }
2406
2407 int dsi_vc_send_null(int channel)
2408 {
2409         u8 nullpkg[] = {0, 0, 0, 0};
2410         return dsi_vc_send_long(channel, DSI_DT_NULL_PACKET, nullpkg, 4, 0);
2411 }
2412 EXPORT_SYMBOL(dsi_vc_send_null);
2413
2414 int dsi_vc_dcs_write_nosync(int channel, u8 *data, int len)
2415 {
2416         int r;
2417
2418         BUG_ON(len == 0);
2419
2420         if (len == 1) {
2421                 r = dsi_vc_send_short(channel, DSI_DT_DCS_SHORT_WRITE_0,
2422                                 data[0], 0);
2423         } else if (len == 2) {
2424                 r = dsi_vc_send_short(channel, DSI_DT_DCS_SHORT_WRITE_1,
2425                                 data[0] | (data[1] << 8), 0);
2426         } else {
2427                 /* 0x39 = DCS Long Write */
2428                 r = dsi_vc_send_long(channel, DSI_DT_DCS_LONG_WRITE,
2429                                 data, len, 0);
2430         }
2431
2432         return r;
2433 }
2434 EXPORT_SYMBOL(dsi_vc_dcs_write_nosync);
2435
2436 int dsi_vc_dcs_write(int channel, u8 *data, int len)
2437 {
2438         int r;
2439
2440         r = dsi_vc_dcs_write_nosync(channel, data, len);
2441         if (r)
2442                 goto err;
2443
2444         r = dsi_vc_send_bta_sync(channel);
2445         if (r)
2446                 goto err;
2447
2448         if (REG_GET(DSI_VC_CTRL(channel), 20, 20)) {    /* RX_FIFO_NOT_EMPTY */
2449                 DSSERR("rx fifo not empty after write, dumping data:\n");
2450                 dsi_vc_flush_receive_data(channel);
2451                 r = -EIO;
2452                 goto err;
2453         }
2454
2455         return 0;
2456 err:
2457         DSSERR("dsi_vc_dcs_write(ch %d, cmd 0x%02x, len %d) failed\n",
2458                         channel, data[0], len);
2459         return r;
2460 }
2461 EXPORT_SYMBOL(dsi_vc_dcs_write);
2462
2463 int dsi_vc_dcs_write_0(int channel, u8 dcs_cmd)
2464 {
2465         return dsi_vc_dcs_write(channel, &dcs_cmd, 1);
2466 }
2467 EXPORT_SYMBOL(dsi_vc_dcs_write_0);
2468
2469 int dsi_vc_dcs_write_1(int channel, u8 dcs_cmd, u8 param)
2470 {
2471         u8 buf[2];
2472         buf[0] = dcs_cmd;
2473         buf[1] = param;
2474         return dsi_vc_dcs_write(channel, buf, 2);
2475 }
2476 EXPORT_SYMBOL(dsi_vc_dcs_write_1);
2477
2478 int dsi_vc_dcs_read(int channel, u8 dcs_cmd, u8 *buf, int buflen)
2479 {
2480         u32 val;
2481         u8 dt;
2482         int r;
2483
2484         if (dsi.debug_read)
2485                 DSSDBG("dsi_vc_dcs_read(ch%d, dcs_cmd %x)\n", channel, dcs_cmd);
2486
2487         r = dsi_vc_send_short(channel, DSI_DT_DCS_READ, dcs_cmd, 0);
2488         if (r)
2489                 goto err;
2490
2491         r = dsi_vc_send_bta_sync(channel);
2492         if (r)
2493                 goto err;
2494
2495         /* RX_FIFO_NOT_EMPTY */
2496         if (REG_GET(DSI_VC_CTRL(channel), 20, 20) == 0) {
2497                 DSSERR("RX fifo empty when trying to read.\n");
2498                 r = -EIO;
2499                 goto err;
2500         }
2501
2502         val = dsi_read_reg(DSI_VC_SHORT_PACKET_HEADER(channel));
2503         if (dsi.debug_read)
2504                 DSSDBG("\theader: %08x\n", val);
2505         dt = FLD_GET(val, 5, 0);
2506         if (dt == DSI_DT_RX_ACK_WITH_ERR) {
2507                 u16 err = FLD_GET(val, 23, 8);
2508                 dsi_show_rx_ack_with_err(err);
2509                 r = -EIO;
2510                 goto err;
2511
2512         } else if (dt == DSI_DT_RX_SHORT_READ_1) {
2513                 u8 data = FLD_GET(val, 15, 8);
2514                 if (dsi.debug_read)
2515                         DSSDBG("\tDCS short response, 1 byte: %02x\n", data);
2516
2517                 if (buflen < 1) {
2518                         r = -EIO;
2519                         goto err;
2520                 }
2521
2522                 buf[0] = data;
2523
2524                 return 1;
2525         } else if (dt == DSI_DT_RX_SHORT_READ_2) {
2526                 u16 data = FLD_GET(val, 23, 8);
2527                 if (dsi.debug_read)
2528                         DSSDBG("\tDCS short response, 2 byte: %04x\n", data);
2529
2530                 if (buflen < 2) {
2531                         r = -EIO;
2532                         goto err;
2533                 }
2534
2535                 buf[0] = data & 0xff;
2536                 buf[1] = (data >> 8) & 0xff;
2537
2538                 return 2;
2539         } else if (dt == DSI_DT_RX_DCS_LONG_READ) {
2540                 int w;
2541                 int len = FLD_GET(val, 23, 8);
2542                 if (dsi.debug_read)
2543                         DSSDBG("\tDCS long response, len %d\n", len);
2544
2545                 if (len > buflen) {
2546                         r = -EIO;
2547                         goto err;
2548                 }
2549
2550                 /* two byte checksum ends the packet, not included in len */
2551                 for (w = 0; w < len + 2;) {
2552                         int b;
2553                         val = dsi_read_reg(DSI_VC_SHORT_PACKET_HEADER(channel));
2554                         if (dsi.debug_read)
2555                                 DSSDBG("\t\t%02x %02x %02x %02x\n",
2556                                                 (val >> 0) & 0xff,
2557                                                 (val >> 8) & 0xff,
2558                                                 (val >> 16) & 0xff,
2559                                                 (val >> 24) & 0xff);
2560
2561                         for (b = 0; b < 4; ++b) {
2562                                 if (w < len)
2563                                         buf[w] = (val >> (b * 8)) & 0xff;
2564                                 /* we discard the 2 byte checksum */
2565                                 ++w;
2566                         }
2567                 }
2568
2569                 return len;
2570         } else {
2571                 DSSERR("\tunknown datatype 0x%02x\n", dt);
2572                 r = -EIO;
2573                 goto err;
2574         }
2575
2576         BUG();
2577 err:
2578         DSSERR("dsi_vc_dcs_read(ch %d, cmd 0x%02x) failed\n",
2579                         channel, dcs_cmd);
2580         return r;
2581
2582 }
2583 EXPORT_SYMBOL(dsi_vc_dcs_read);
2584
2585 int dsi_vc_dcs_read_1(int channel, u8 dcs_cmd, u8 *data)
2586 {
2587         int r;
2588
2589         r = dsi_vc_dcs_read(channel, dcs_cmd, data, 1);
2590
2591         if (r < 0)
2592                 return r;
2593
2594         if (r != 1)
2595                 return -EIO;
2596
2597         return 0;
2598 }
2599 EXPORT_SYMBOL(dsi_vc_dcs_read_1);
2600
2601 int dsi_vc_dcs_read_2(int channel, u8 dcs_cmd, u8 *data1, u8 *data2)
2602 {
2603         u8 buf[2];
2604         int r;
2605
2606         r = dsi_vc_dcs_read(channel, dcs_cmd, buf, 2);
2607
2608         if (r < 0)
2609                 return r;
2610
2611         if (r != 2)
2612                 return -EIO;
2613
2614         *data1 = buf[0];
2615         *data2 = buf[1];
2616
2617         return 0;
2618 }
2619 EXPORT_SYMBOL(dsi_vc_dcs_read_2);
2620
2621 int dsi_vc_set_max_rx_packet_size(int channel, u16 len)
2622 {
2623         return dsi_vc_send_short(channel, DSI_DT_SET_MAX_RET_PKG_SIZE,
2624                         len, 0);
2625 }
2626 EXPORT_SYMBOL(dsi_vc_set_max_rx_packet_size);
2627
2628 static void dsi_set_lp_rx_timeout(unsigned ticks, bool x4, bool x16)
2629 {
2630         unsigned long fck;
2631         unsigned long total_ticks;
2632         u32 r;
2633
2634         BUG_ON(ticks > 0x1fff);
2635
2636         /* ticks in DSI_FCK */
2637         fck = dsi_fclk_rate();
2638
2639         r = dsi_read_reg(DSI_TIMING2);
2640         r = FLD_MOD(r, 1, 15, 15);      /* LP_RX_TO */
2641         r = FLD_MOD(r, x16 ? 1 : 0, 14, 14);    /* LP_RX_TO_X16 */
2642         r = FLD_MOD(r, x4 ? 1 : 0, 13, 13);     /* LP_RX_TO_X4 */
2643         r = FLD_MOD(r, ticks, 12, 0);   /* LP_RX_COUNTER */
2644         dsi_write_reg(DSI_TIMING2, r);
2645
2646         total_ticks = ticks * (x16 ? 16 : 1) * (x4 ? 4 : 1);
2647
2648         DSSDBG("LP_RX_TO %lu ticks (%#x%s%s) = %lu ns\n",
2649                         total_ticks,
2650                         ticks, x4 ? " x4" : "", x16 ? " x16" : "",
2651                         (total_ticks * 1000) / (fck / 1000 / 1000));
2652 }
2653
2654 static void dsi_set_ta_timeout(unsigned ticks, bool x8, bool x16)
2655 {
2656         unsigned long fck;
2657         unsigned long total_ticks;
2658         u32 r;
2659
2660         BUG_ON(ticks > 0x1fff);
2661
2662         /* ticks in DSI_FCK */
2663         fck = dsi_fclk_rate();
2664
2665         r = dsi_read_reg(DSI_TIMING1);
2666         r = FLD_MOD(r, 1, 31, 31);      /* TA_TO */
2667         r = FLD_MOD(r, x16 ? 1 : 0, 30, 30);    /* TA_TO_X16 */
2668         r = FLD_MOD(r, x8 ? 1 : 0, 29, 29);     /* TA_TO_X8 */
2669         r = FLD_MOD(r, ticks, 28, 16);  /* TA_TO_COUNTER */
2670         dsi_write_reg(DSI_TIMING1, r);
2671
2672         total_ticks = ticks * (x16 ? 16 : 1) * (x8 ? 8 : 1);
2673
2674         DSSDBG("TA_TO %lu ticks (%#x%s%s) = %lu ns\n",
2675                         total_ticks,
2676                         ticks, x8 ? " x8" : "", x16 ? " x16" : "",
2677                         (total_ticks * 1000) / (fck / 1000 / 1000));
2678 }
2679
2680 static void dsi_set_stop_state_counter(unsigned ticks, bool x4, bool x16)
2681 {
2682         unsigned long fck;
2683         unsigned long total_ticks;
2684         u32 r;
2685
2686         BUG_ON(ticks > 0x1fff);
2687
2688         /* ticks in DSI_FCK */
2689         fck = dsi_fclk_rate();
2690
2691         r = dsi_read_reg(DSI_TIMING1);
2692         r = FLD_MOD(r, 1, 15, 15);      /* FORCE_TX_STOP_MODE_IO */
2693         r = FLD_MOD(r, x16 ? 1 : 0, 14, 14);    /* STOP_STATE_X16_IO */
2694         r = FLD_MOD(r, x4 ? 1 : 0, 13, 13);     /* STOP_STATE_X4_IO */
2695         r = FLD_MOD(r, ticks, 12, 0);   /* STOP_STATE_COUNTER_IO */
2696         dsi_write_reg(DSI_TIMING1, r);
2697
2698         total_ticks = ticks * (x16 ? 16 : 1) * (x4 ? 4 : 1);
2699
2700         DSSDBG("STOP_STATE_COUNTER %lu ticks (%#x%s%s) = %lu ns\n",
2701                         total_ticks,
2702                         ticks, x4 ? " x4" : "", x16 ? " x16" : "",
2703                         (total_ticks * 1000) / (fck / 1000 / 1000));
2704 }
2705
2706 static void dsi_set_hs_tx_timeout(unsigned ticks, bool x4, bool x16)
2707 {
2708         unsigned long fck;
2709         unsigned long total_ticks;
2710         u32 r;
2711
2712         BUG_ON(ticks > 0x1fff);
2713
2714         /* ticks in TxByteClkHS */
2715         fck = dsi_get_txbyteclkhs();
2716
2717         r = dsi_read_reg(DSI_TIMING2);
2718         r = FLD_MOD(r, 1, 31, 31);      /* HS_TX_TO */
2719         r = FLD_MOD(r, x16 ? 1 : 0, 30, 30);    /* HS_TX_TO_X16 */
2720         r = FLD_MOD(r, x4 ? 1 : 0, 29, 29);     /* HS_TX_TO_X8 (4 really) */
2721         r = FLD_MOD(r, ticks, 28, 16);  /* HS_TX_TO_COUNTER */
2722         dsi_write_reg(DSI_TIMING2, r);
2723
2724         total_ticks = ticks * (x16 ? 16 : 1) * (x4 ? 4 : 1);
2725
2726         DSSDBG("HS_TX_TO %lu ticks (%#x%s%s) = %lu ns\n",
2727                         total_ticks,
2728                         ticks, x4 ? " x4" : "", x16 ? " x16" : "",
2729                         (total_ticks * 1000) / (fck / 1000 / 1000));
2730 }
2731 static int dsi_proto_config(struct omap_dss_device *dssdev)
2732 {
2733         u32 r;
2734         int buswidth = 0;
2735
2736         dsi_config_tx_fifo(DSI_FIFO_SIZE_32,
2737                         DSI_FIFO_SIZE_32,
2738                         DSI_FIFO_SIZE_32,
2739                         DSI_FIFO_SIZE_32);
2740
2741         dsi_config_rx_fifo(DSI_FIFO_SIZE_32,
2742                         DSI_FIFO_SIZE_32,
2743                         DSI_FIFO_SIZE_32,
2744                         DSI_FIFO_SIZE_32);
2745
2746         /* XXX what values for the timeouts? */
2747         dsi_set_stop_state_counter(0x1000, false, false);
2748         dsi_set_ta_timeout(0x1fff, true, true);
2749         dsi_set_lp_rx_timeout(0x1fff, true, true);
2750         dsi_set_hs_tx_timeout(0x1fff, true, true);
2751
2752         switch (dssdev->ctrl.pixel_size) {
2753         case 16:
2754                 buswidth = 0;
2755                 break;
2756         case 18:
2757                 buswidth = 1;
2758                 break;
2759         case 24:
2760                 buswidth = 2;
2761                 break;
2762         default:
2763                 BUG();
2764         }
2765
2766         r = dsi_read_reg(DSI_CTRL);
2767         r = FLD_MOD(r, 1, 1, 1);        /* CS_RX_EN */
2768         r = FLD_MOD(r, 1, 2, 2);        /* ECC_RX_EN */
2769         r = FLD_MOD(r, 1, 3, 3);        /* TX_FIFO_ARBITRATION */
2770         r = FLD_MOD(r, 1, 4, 4);        /* VP_CLK_RATIO, always 1, see errata*/
2771         r = FLD_MOD(r, buswidth, 7, 6); /* VP_DATA_BUS_WIDTH */
2772         r = FLD_MOD(r, 0, 8, 8);        /* VP_CLK_POL */
2773         r = FLD_MOD(r, 2, 13, 12);      /* LINE_BUFFER, 2 lines */
2774         r = FLD_MOD(r, 1, 14, 14);      /* TRIGGER_RESET_MODE */
2775         r = FLD_MOD(r, 1, 19, 19);      /* EOT_ENABLE */
2776         r = FLD_MOD(r, 1, 24, 24);      /* DCS_CMD_ENABLE */
2777         r = FLD_MOD(r, 0, 25, 25);      /* DCS_CMD_CODE, 1=start, 0=continue */
2778
2779         dsi_write_reg(DSI_CTRL, r);
2780
2781         dsi_vc_initial_config(0);
2782         dsi_vc_initial_config(1);
2783         dsi_vc_initial_config(2);
2784         dsi_vc_initial_config(3);
2785
2786         return 0;
2787 }
2788
2789 static void dsi_proto_timings(struct omap_dss_device *dssdev)
2790 {
2791         unsigned tlpx, tclk_zero, tclk_prepare, tclk_trail;
2792         unsigned tclk_pre, tclk_post;
2793         unsigned ths_prepare, ths_prepare_ths_zero, ths_zero;
2794         unsigned ths_trail, ths_exit;
2795         unsigned ddr_clk_pre, ddr_clk_post;
2796         unsigned enter_hs_mode_lat, exit_hs_mode_lat;
2797         unsigned ths_eot;
2798         u32 r;
2799
2800         r = dsi_read_reg(DSI_DSIPHY_CFG0);
2801         ths_prepare = FLD_GET(r, 31, 24);
2802         ths_prepare_ths_zero = FLD_GET(r, 23, 16);
2803         ths_zero = ths_prepare_ths_zero - ths_prepare;
2804         ths_trail = FLD_GET(r, 15, 8);
2805         ths_exit = FLD_GET(r, 7, 0);
2806
2807         r = dsi_read_reg(DSI_DSIPHY_CFG1);
2808         tlpx = FLD_GET(r, 22, 16) * 2;
2809         tclk_trail = FLD_GET(r, 15, 8);
2810         tclk_zero = FLD_GET(r, 7, 0);
2811
2812         r = dsi_read_reg(DSI_DSIPHY_CFG2);
2813         tclk_prepare = FLD_GET(r, 7, 0);
2814
2815         /* min 8*UI */
2816         tclk_pre = 20;
2817         /* min 60ns + 52*UI */
2818         tclk_post = ns2ddr(60) + 26;
2819
2820         /* ths_eot is 2 for 2 datalanes and 4 for 1 datalane */
2821         if (dssdev->phy.dsi.data1_lane != 0 &&
2822                         dssdev->phy.dsi.data2_lane != 0)
2823                 ths_eot = 2;
2824         else
2825                 ths_eot = 4;
2826
2827         ddr_clk_pre = DIV_ROUND_UP(tclk_pre + tlpx + tclk_zero + tclk_prepare,
2828                         4);
2829         ddr_clk_post = DIV_ROUND_UP(tclk_post + ths_trail, 4) + ths_eot;
2830
2831         BUG_ON(ddr_clk_pre == 0 || ddr_clk_pre > 255);
2832         BUG_ON(ddr_clk_post == 0 || ddr_clk_post > 255);
2833
2834         r = dsi_read_reg(DSI_CLK_TIMING);
2835         r = FLD_MOD(r, ddr_clk_pre, 15, 8);
2836         r = FLD_MOD(r, ddr_clk_post, 7, 0);
2837         dsi_write_reg(DSI_CLK_TIMING, r);
2838
2839         DSSDBG("ddr_clk_pre %u, ddr_clk_post %u\n",
2840                         ddr_clk_pre,
2841                         ddr_clk_post);
2842
2843         enter_hs_mode_lat = 1 + DIV_ROUND_UP(tlpx, 4) +
2844                 DIV_ROUND_UP(ths_prepare, 4) +
2845                 DIV_ROUND_UP(ths_zero + 3, 4);
2846
2847         exit_hs_mode_lat = DIV_ROUND_UP(ths_trail + ths_exit, 4) + 1 + ths_eot;
2848
2849         r = FLD_VAL(enter_hs_mode_lat, 31, 16) |
2850                 FLD_VAL(exit_hs_mode_lat, 15, 0);
2851         dsi_write_reg(DSI_VM_TIMING7, r);
2852
2853         DSSDBG("enter_hs_mode_lat %u, exit_hs_mode_lat %u\n",
2854                         enter_hs_mode_lat, exit_hs_mode_lat);
2855 }
2856
2857
2858 #define DSI_DECL_VARS \
2859         int __dsi_cb = 0; u32 __dsi_cv = 0;
2860
2861 #define DSI_FLUSH(ch) \
2862         if (__dsi_cb > 0) { \
2863                 /*DSSDBG("sending long packet %#010x\n", __dsi_cv);*/ \
2864                 dsi_write_reg(DSI_VC_LONG_PACKET_PAYLOAD(ch), __dsi_cv); \
2865                 __dsi_cb = __dsi_cv = 0; \
2866         }
2867
2868 #define DSI_PUSH(ch, data) \
2869         do { \
2870                 __dsi_cv |= (data) << (__dsi_cb * 8); \
2871                 /*DSSDBG("cv = %#010x, cb = %d\n", __dsi_cv, __dsi_cb);*/ \
2872                 if (++__dsi_cb > 3) \
2873                         DSI_FLUSH(ch); \
2874         } while (0)
2875
2876 static int dsi_update_screen_l4(struct omap_dss_device *dssdev,
2877                         int x, int y, int w, int h)
2878 {
2879         /* Note: supports only 24bit colors in 32bit container */
2880         int first = 1;
2881         int fifo_stalls = 0;
2882         int max_dsi_packet_size;
2883         int max_data_per_packet;
2884         int max_pixels_per_packet;
2885         int pixels_left;
2886         int bytespp = dssdev->ctrl.pixel_size / 8;
2887         int scr_width;
2888         u32 __iomem *data;
2889         int start_offset;
2890         int horiz_inc;
2891         int current_x;
2892         struct omap_overlay *ovl;
2893
2894         debug_irq = 0;
2895
2896         DSSDBG("dsi_update_screen_l4 (%d,%d %dx%d)\n",
2897                         x, y, w, h);
2898
2899         ovl = dssdev->manager->overlays[0];
2900
2901         if (ovl->info.color_mode != OMAP_DSS_COLOR_RGB24U)
2902                 return -EINVAL;
2903
2904         if (dssdev->ctrl.pixel_size != 24)
2905                 return -EINVAL;
2906
2907         scr_width = ovl->info.screen_width;
2908         data = ovl->info.vaddr;
2909
2910         start_offset = scr_width * y + x;
2911         horiz_inc = scr_width - w;
2912         current_x = x;
2913
2914         /* We need header(4) + DCSCMD(1) + pixels(numpix*bytespp) bytes
2915          * in fifo */
2916
2917         /* When using CPU, max long packet size is TX buffer size */
2918         max_dsi_packet_size = dsi.vc[0].fifo_size * 32 * 4;
2919
2920         /* we seem to get better perf if we divide the tx fifo to half,
2921            and while the other half is being sent, we fill the other half
2922            max_dsi_packet_size /= 2; */
2923
2924         max_data_per_packet = max_dsi_packet_size - 4 - 1;
2925
2926         max_pixels_per_packet = max_data_per_packet / bytespp;
2927
2928         DSSDBG("max_pixels_per_packet %d\n", max_pixels_per_packet);
2929
2930         pixels_left = w * h;
2931
2932         DSSDBG("total pixels %d\n", pixels_left);
2933
2934         data += start_offset;
2935
2936         while (pixels_left > 0) {
2937                 /* 0x2c = write_memory_start */
2938                 /* 0x3c = write_memory_continue */
2939                 u8 dcs_cmd = first ? 0x2c : 0x3c;
2940                 int pixels;
2941                 DSI_DECL_VARS;
2942                 first = 0;
2943
2944 #if 1
2945                 /* using fifo not empty */
2946                 /* TX_FIFO_NOT_EMPTY */
2947                 while (FLD_GET(dsi_read_reg(DSI_VC_CTRL(0)), 5, 5)) {
2948                         fifo_stalls++;
2949                         if (fifo_stalls > 0xfffff) {
2950                                 DSSERR("fifo stalls overflow, pixels left %d\n",
2951                                                 pixels_left);
2952                                 dsi_if_enable(0);
2953                                 return -EIO;
2954                         }
2955                         udelay(1);
2956                 }
2957 #elif 1
2958                 /* using fifo emptiness */
2959                 while ((REG_GET(DSI_TX_FIFO_VC_EMPTINESS, 7, 0)+1)*4 <
2960                                 max_dsi_packet_size) {
2961                         fifo_stalls++;
2962                         if (fifo_stalls > 0xfffff) {
2963                                 DSSERR("fifo stalls overflow, pixels left %d\n",
2964                                                pixels_left);
2965                                 dsi_if_enable(0);
2966                                 return -EIO;
2967                         }
2968                 }
2969 #else
2970                 while ((REG_GET(DSI_TX_FIFO_VC_EMPTINESS, 7, 0)+1)*4 == 0) {
2971                         fifo_stalls++;
2972                         if (fifo_stalls > 0xfffff) {
2973                                 DSSERR("fifo stalls overflow, pixels left %d\n",
2974                                                pixels_left);
2975                                 dsi_if_enable(0);
2976                                 return -EIO;
2977                         }
2978                 }
2979 #endif
2980                 pixels = min(max_pixels_per_packet, pixels_left);
2981
2982                 pixels_left -= pixels;
2983
2984                 dsi_vc_write_long_header(0, DSI_DT_DCS_LONG_WRITE,
2985                                 1 + pixels * bytespp, 0);
2986
2987                 DSI_PUSH(0, dcs_cmd);
2988
2989                 while (pixels-- > 0) {
2990                         u32 pix = __raw_readl(data++);
2991
2992                         DSI_PUSH(0, (pix >> 16) & 0xff);
2993                         DSI_PUSH(0, (pix >> 8) & 0xff);
2994                         DSI_PUSH(0, (pix >> 0) & 0xff);
2995
2996                         current_x++;
2997                         if (current_x == x+w) {
2998                                 current_x = x;
2999                                 data += horiz_inc;
3000                         }
3001                 }
3002
3003                 DSI_FLUSH(0);
3004         }
3005
3006         return 0;
3007 }
3008
3009 static void dsi_update_screen_dispc(struct omap_dss_device *dssdev,
3010                 u16 x, u16 y, u16 w, u16 h)
3011 {
3012         unsigned bytespp;
3013         unsigned bytespl;
3014         unsigned bytespf;
3015         unsigned total_len;
3016         unsigned packet_payload;
3017         unsigned packet_len;
3018         u32 l;
3019         int r;
3020         const unsigned channel = dsi.update_channel;
3021         /* line buffer is 1024 x 24bits */
3022         /* XXX: for some reason using full buffer size causes considerable TX
3023          * slowdown with update sizes that fill the whole buffer */
3024         const unsigned line_buf_size = 1023 * 3;
3025
3026         DSSDBG("dsi_update_screen_dispc(%d,%d %dx%d)\n",
3027                         x, y, w, h);
3028
3029         dsi_vc_config_vp(channel);
3030
3031         bytespp = dssdev->ctrl.pixel_size / 8;
3032         bytespl = w * bytespp;
3033         bytespf = bytespl * h;
3034
3035         /* NOTE: packet_payload has to be equal to N * bytespl, where N is
3036          * number of lines in a packet.  See errata about VP_CLK_RATIO */
3037
3038         if (bytespf < line_buf_size)
3039                 packet_payload = bytespf;
3040         else
3041                 packet_payload = (line_buf_size) / bytespl * bytespl;
3042
3043         packet_len = packet_payload + 1;        /* 1 byte for DCS cmd */
3044         total_len = (bytespf / packet_payload) * packet_len;
3045
3046         if (bytespf % packet_payload)
3047                 total_len += (bytespf % packet_payload) + 1;
3048
3049         l = FLD_VAL(total_len, 23, 0); /* TE_SIZE */
3050         dsi_write_reg(DSI_VC_TE(channel), l);
3051
3052         dsi_vc_write_long_header(channel, DSI_DT_DCS_LONG_WRITE, packet_len, 0);
3053
3054         if (dsi.te_enabled)
3055                 l = FLD_MOD(l, 1, 30, 30); /* TE_EN */
3056         else
3057                 l = FLD_MOD(l, 1, 31, 31); /* TE_START */
3058         dsi_write_reg(DSI_VC_TE(channel), l);
3059
3060         /* We put SIDLEMODE to no-idle for the duration of the transfer,
3061          * because DSS interrupts are not capable of waking up the CPU and the
3062          * framedone interrupt could be delayed for quite a long time. I think
3063          * the same goes for any DSS interrupts, but for some reason I have not
3064          * seen the problem anywhere else than here.
3065          */
3066         dispc_disable_sidle();
3067
3068         dsi_perf_mark_start();
3069
3070         r = queue_delayed_work(dsi.workqueue, &dsi.framedone_timeout_work,
3071                         msecs_to_jiffies(250));
3072         BUG_ON(r == 0);
3073
3074         dss_start_update(dssdev);
3075
3076         if (dsi.te_enabled) {
3077                 /* disable LP_RX_TO, so that we can receive TE.  Time to wait
3078                  * for TE is longer than the timer allows */
3079                 REG_FLD_MOD(DSI_TIMING2, 0, 15, 15); /* LP_RX_TO */
3080
3081                 dsi_vc_send_bta(channel);
3082
3083 #ifdef DSI_CATCH_MISSING_TE
3084                 mod_timer(&dsi.te_timer, jiffies + msecs_to_jiffies(250));
3085 #endif
3086         }
3087 }
3088
3089 #ifdef DSI_CATCH_MISSING_TE
3090 static void dsi_te_timeout(unsigned long arg)
3091 {
3092         DSSERR("TE not received for 250ms!\n");
3093 }
3094 #endif
3095
3096 static void dsi_framedone_bta_callback(void *data, u32 mask);
3097
3098 static void dsi_handle_framedone(int error)
3099 {
3100         const int channel = dsi.update_channel;
3101
3102         dsi_unregister_isr_vc(channel, dsi_framedone_bta_callback,
3103                         NULL, DSI_VC_IRQ_BTA);
3104
3105         cancel_delayed_work(&dsi.framedone_timeout_work);
3106
3107         /* SIDLEMODE back to smart-idle */
3108         dispc_enable_sidle();
3109
3110         if (dsi.te_enabled) {
3111                 /* enable LP_RX_TO again after the TE */
3112                 REG_FLD_MOD(DSI_TIMING2, 1, 15, 15); /* LP_RX_TO */
3113         }
3114
3115         /* RX_FIFO_NOT_EMPTY */
3116         if (REG_GET(DSI_VC_CTRL(channel), 20, 20)) {
3117                 DSSERR("Received error during frame transfer:\n");
3118                 dsi_vc_flush_receive_data(channel);
3119                 if (!error)
3120                         error = -EIO;
3121         }
3122
3123         dsi.framedone_callback(error, dsi.framedone_data);
3124
3125         if (!error)
3126                 dsi_perf_show("DISPC");
3127 }
3128
3129 static void dsi_framedone_timeout_work_callback(struct work_struct *work)
3130 {
3131         /* XXX While extremely unlikely, we could get FRAMEDONE interrupt after
3132          * 250ms which would conflict with this timeout work. What should be
3133          * done is first cancel the transfer on the HW, and then cancel the
3134          * possibly scheduled framedone work. However, cancelling the transfer
3135          * on the HW is buggy, and would probably require resetting the whole
3136          * DSI */
3137
3138         DSSERR("Framedone not received for 250ms!\n");
3139
3140         dsi_handle_framedone(-ETIMEDOUT);
3141 }
3142
3143 static void dsi_framedone_bta_callback(void *data, u32 mask)
3144 {
3145         dsi_handle_framedone(0);
3146
3147 #ifdef CONFIG_OMAP2_DSS_FAKE_VSYNC
3148         dispc_fake_vsync_irq();
3149 #endif
3150 }
3151
3152 static void dsi_framedone_irq_callback(void *data, u32 mask)
3153 {
3154         const int channel = dsi.update_channel;
3155         int r;
3156
3157         /* Note: We get FRAMEDONE when DISPC has finished sending pixels and
3158          * turns itself off. However, DSI still has the pixels in its buffers,
3159          * and is sending the data.
3160          */
3161
3162         if (dsi.te_enabled) {
3163                 /* enable LP_RX_TO again after the TE */
3164                 REG_FLD_MOD(DSI_TIMING2, 1, 15, 15); /* LP_RX_TO */
3165         }
3166
3167         /* Send BTA after the frame. We need this for the TE to work, as TE
3168          * trigger is only sent for BTAs without preceding packet. Thus we need
3169          * to BTA after the pixel packets so that next BTA will cause TE
3170          * trigger.
3171          *
3172          * This is not needed when TE is not in use, but we do it anyway to
3173          * make sure that the transfer has been completed. It would be more
3174          * optimal, but more complex, to wait only just before starting next
3175          * transfer.
3176          *
3177          * Also, as there's no interrupt telling when the transfer has been
3178          * done and the channel could be reconfigured, the only way is to
3179          * busyloop until TE_SIZE is zero. With BTA we can do this
3180          * asynchronously.
3181          * */
3182
3183         r = dsi_register_isr_vc(channel, dsi_framedone_bta_callback,
3184                         NULL, DSI_VC_IRQ_BTA);
3185         if (r) {
3186                 DSSERR("Failed to register BTA ISR\n");
3187                 dsi_handle_framedone(-EIO);
3188                 return;
3189         }
3190
3191         r = dsi_vc_send_bta(channel);
3192         if (r) {
3193                 DSSERR("BTA after framedone failed\n");
3194                 dsi_unregister_isr_vc(channel, dsi_framedone_bta_callback,
3195                                 NULL, DSI_VC_IRQ_BTA);
3196                 dsi_handle_framedone(-EIO);
3197         }
3198 }
3199
3200 int omap_dsi_prepare_update(struct omap_dss_device *dssdev,
3201                                     u16 *x, u16 *y, u16 *w, u16 *h,
3202                                     bool enlarge_update_area)
3203 {
3204         u16 dw, dh;
3205
3206         dssdev->driver->get_resolution(dssdev, &dw, &dh);
3207
3208         if  (*x > dw || *y > dh)
3209                 return -EINVAL;
3210
3211         if (*x + *w > dw)
3212                 return -EINVAL;
3213
3214         if (*y + *h > dh)
3215                 return -EINVAL;
3216
3217         if (*w == 1)
3218                 return -EINVAL;
3219
3220         if (*w == 0 || *h == 0)
3221                 return -EINVAL;
3222
3223         dsi_perf_mark_setup();
3224
3225         if (dssdev->manager->caps & OMAP_DSS_OVL_MGR_CAP_DISPC) {
3226                 dss_setup_partial_planes(dssdev, x, y, w, h,
3227                                 enlarge_update_area);
3228                 dispc_set_lcd_size(dssdev->manager->id, *w, *h);
3229         }
3230
3231         return 0;
3232 }
3233 EXPORT_SYMBOL(omap_dsi_prepare_update);
3234
3235 int omap_dsi_update(struct omap_dss_device *dssdev,
3236                 int channel,
3237                 u16 x, u16 y, u16 w, u16 h,
3238                 void (*callback)(int, void *), void *data)
3239 {
3240         dsi.update_channel = channel;
3241
3242         /* OMAP DSS cannot send updates of odd widths.
3243          * omap_dsi_prepare_update() makes the widths even, but add a BUG_ON
3244          * here to make sure we catch erroneous updates. Otherwise we'll only
3245          * see rather obscure HW error happening, as DSS halts. */
3246         BUG_ON(x % 2 == 1);
3247
3248         if (dssdev->manager->caps & OMAP_DSS_OVL_MGR_CAP_DISPC) {
3249                 dsi.framedone_callback = callback;
3250                 dsi.framedone_data = data;
3251
3252                 dsi.update_region.x = x;
3253                 dsi.update_region.y = y;
3254                 dsi.update_region.w = w;
3255                 dsi.update_region.h = h;
3256                 dsi.update_region.device = dssdev;
3257
3258                 dsi_update_screen_dispc(dssdev, x, y, w, h);
3259         } else {
3260                 int r;
3261
3262                 r = dsi_update_screen_l4(dssdev, x, y, w, h);
3263                 if (r)
3264                         return r;
3265
3266                 dsi_perf_show("L4");
3267                 callback(0, data);
3268         }
3269
3270         return 0;
3271 }
3272 EXPORT_SYMBOL(omap_dsi_update);
3273
3274 /* Display funcs */
3275
3276 static int dsi_display_init_dispc(struct omap_dss_device *dssdev)
3277 {
3278         int r;
3279
3280         r = omap_dispc_register_isr(dsi_framedone_irq_callback, NULL,
3281                         DISPC_IRQ_FRAMEDONE);
3282         if (r) {
3283                 DSSERR("can't get FRAMEDONE irq\n");
3284                 return r;
3285         }
3286
3287         dispc_set_lcd_display_type(dssdev->manager->id,
3288                         OMAP_DSS_LCD_DISPLAY_TFT);
3289
3290         dispc_set_parallel_interface_mode(dssdev->manager->id,
3291                         OMAP_DSS_PARALLELMODE_DSI);
3292         dispc_enable_fifohandcheck(dssdev->manager->id, 1);
3293
3294         dispc_set_tft_data_lines(dssdev->manager->id, dssdev->ctrl.pixel_size);
3295
3296         {
3297                 struct omap_video_timings timings = {
3298                         .hsw            = 1,
3299                         .hfp            = 1,
3300                         .hbp            = 1,
3301                         .vsw            = 1,
3302                         .vfp            = 0,
3303                         .vbp            = 0,
3304                 };
3305
3306                 dispc_set_lcd_timings(dssdev->manager->id, &timings);
3307         }
3308
3309         return 0;
3310 }
3311
3312 static void dsi_display_uninit_dispc(struct omap_dss_device *dssdev)
3313 {
3314         omap_dispc_unregister_isr(dsi_framedone_irq_callback, NULL,
3315                         DISPC_IRQ_FRAMEDONE);
3316 }
3317
3318 static int dsi_configure_dsi_clocks(struct omap_dss_device *dssdev)
3319 {
3320         struct dsi_clock_info cinfo;
3321         int r;
3322
3323         /* we always use DSS_CLK_SYSCK as input clock */
3324         cinfo.use_sys_clk = true;
3325         cinfo.regn  = dssdev->phy.dsi.div.regn;
3326         cinfo.regm  = dssdev->phy.dsi.div.regm;
3327         cinfo.regm_dispc = dssdev->phy.dsi.div.regm_dispc;
3328         cinfo.regm_dsi = dssdev->phy.dsi.div.regm_dsi;
3329         r = dsi_calc_clock_rates(dssdev, &cinfo);
3330         if (r) {
3331                 DSSERR("Failed to calc dsi clocks\n");
3332                 return r;
3333         }
3334
3335         r = dsi_pll_set_clock_div(&cinfo);
3336         if (r) {
3337                 DSSERR("Failed to set dsi clocks\n");
3338                 return r;
3339         }
3340
3341         return 0;
3342 }
3343
3344 static int dsi_configure_dispc_clocks(struct omap_dss_device *dssdev)
3345 {
3346         struct dispc_clock_info dispc_cinfo;
3347         int r;
3348         unsigned long long fck;
3349
3350         fck = dsi_get_pll_hsdiv_dispc_rate();
3351
3352         dispc_cinfo.lck_div = dssdev->phy.dsi.div.lck_div;
3353         dispc_cinfo.pck_div = dssdev->phy.dsi.div.pck_div;
3354
3355         r = dispc_calc_clock_rates(fck, &dispc_cinfo);
3356         if (r) {
3357                 DSSERR("Failed to calc dispc clocks\n");
3358                 return r;
3359         }
3360
3361         r = dispc_set_clock_div(dssdev->manager->id, &dispc_cinfo);
3362         if (r) {
3363                 DSSERR("Failed to set dispc clocks\n");
3364                 return r;
3365         }
3366
3367         return 0;
3368 }
3369
3370 static int dsi_display_init_dsi(struct omap_dss_device *dssdev)
3371 {
3372         int r;
3373
3374         _dsi_print_reset_status();
3375
3376         r = dsi_pll_init(dssdev, true, true);
3377         if (r)
3378                 goto err0;
3379
3380         r = dsi_configure_dsi_clocks(dssdev);
3381         if (r)
3382                 goto err1;
3383
3384         dss_select_dispc_clk_source(DSS_CLK_SRC_DSI_PLL_HSDIV_DISPC);
3385         dss_select_dsi_clk_source(DSS_CLK_SRC_DSI_PLL_HSDIV_DSI);
3386
3387         DSSDBG("PLL OK\n");
3388
3389         r = dsi_configure_dispc_clocks(dssdev);
3390         if (r)
3391                 goto err2;
3392
3393         r = dsi_complexio_init(dssdev);
3394         if (r)
3395                 goto err2;
3396
3397         _dsi_print_reset_status();
3398
3399         dsi_proto_timings(dssdev);
3400         dsi_set_lp_clk_divisor(dssdev);
3401
3402         if (1)
3403                 _dsi_print_reset_status();
3404
3405         r = dsi_proto_config(dssdev);
3406         if (r)
3407                 goto err3;
3408
3409         /* enable interface */
3410         dsi_vc_enable(0, 1);
3411         dsi_vc_enable(1, 1);
3412         dsi_vc_enable(2, 1);
3413         dsi_vc_enable(3, 1);
3414         dsi_if_enable(1);
3415         dsi_force_tx_stop_mode_io();
3416
3417         return 0;
3418 err3:
3419         dsi_complexio_uninit();
3420 err2:
3421         dss_select_dispc_clk_source(DSS_CLK_SRC_FCK);
3422         dss_select_dsi_clk_source(DSS_CLK_SRC_FCK);
3423 err1:
3424         dsi_pll_uninit();
3425 err0:
3426         return r;
3427 }
3428
3429 static void dsi_display_uninit_dsi(struct omap_dss_device *dssdev)
3430 {
3431         /* disable interface */
3432         dsi_if_enable(0);
3433         dsi_vc_enable(0, 0);
3434         dsi_vc_enable(1, 0);
3435         dsi_vc_enable(2, 0);
3436         dsi_vc_enable(3, 0);
3437
3438         dss_select_dispc_clk_source(DSS_CLK_SRC_FCK);
3439         dss_select_dsi_clk_source(DSS_CLK_SRC_FCK);
3440         dsi_complexio_uninit();
3441         dsi_pll_uninit();
3442 }
3443
3444 static int dsi_core_init(void)
3445 {
3446         /* Autoidle */
3447         REG_FLD_MOD(DSI_SYSCONFIG, 1, 0, 0);
3448
3449         /* ENWAKEUP */
3450         REG_FLD_MOD(DSI_SYSCONFIG, 1, 2, 2);
3451
3452         /* SIDLEMODE smart-idle */
3453         REG_FLD_MOD(DSI_SYSCONFIG, 2, 4, 3);
3454
3455         _dsi_initialize_irq();
3456
3457         return 0;
3458 }
3459
3460 int omapdss_dsi_display_enable(struct omap_dss_device *dssdev)
3461 {
3462         int r = 0;
3463
3464         DSSDBG("dsi_display_enable\n");
3465
3466         WARN_ON(!dsi_bus_is_locked());
3467
3468         mutex_lock(&dsi.lock);
3469
3470         r = omap_dss_start_device(dssdev);
3471         if (r) {
3472                 DSSERR("failed to start device\n");
3473                 goto err0;
3474         }
3475
3476         enable_clocks(1);
3477         dsi_enable_pll_clock(1);
3478
3479         r = _dsi_reset();
3480         if (r)
3481                 goto err1;
3482
3483         dsi_core_init();
3484
3485         r = dsi_display_init_dispc(dssdev);
3486         if (r)
3487                 goto err1;
3488
3489         r = dsi_display_init_dsi(dssdev);
3490         if (r)
3491                 goto err2;
3492
3493         mutex_unlock(&dsi.lock);
3494
3495         return 0;
3496
3497 err2:
3498         dsi_display_uninit_dispc(dssdev);
3499 err1:
3500         enable_clocks(0);
3501         dsi_enable_pll_clock(0);
3502         omap_dss_stop_device(dssdev);
3503 err0:
3504         mutex_unlock(&dsi.lock);
3505         DSSDBG("dsi_display_enable FAILED\n");
3506         return r;
3507 }
3508 EXPORT_SYMBOL(omapdss_dsi_display_enable);
3509
3510 void omapdss_dsi_display_disable(struct omap_dss_device *dssdev)
3511 {
3512         DSSDBG("dsi_display_disable\n");
3513
3514         WARN_ON(!dsi_bus_is_locked());
3515
3516         mutex_lock(&dsi.lock);
3517
3518         dsi_display_uninit_dispc(dssdev);
3519
3520         dsi_display_uninit_dsi(dssdev);
3521
3522         enable_clocks(0);
3523         dsi_enable_pll_clock(0);
3524
3525         omap_dss_stop_device(dssdev);
3526
3527         mutex_unlock(&dsi.lock);
3528 }
3529 EXPORT_SYMBOL(omapdss_dsi_display_disable);
3530
3531 int omapdss_dsi_enable_te(struct omap_dss_device *dssdev, bool enable)
3532 {
3533         dsi.te_enabled = enable;
3534         return 0;
3535 }
3536 EXPORT_SYMBOL(omapdss_dsi_enable_te);
3537
3538 void dsi_get_overlay_fifo_thresholds(enum omap_plane plane,
3539                 u32 fifo_size, enum omap_burst_size *burst_size,
3540                 u32 *fifo_low, u32 *fifo_high)
3541 {
3542         unsigned burst_size_bytes;
3543
3544         *burst_size = OMAP_DSS_BURST_16x32;
3545         burst_size_bytes = 16 * 32 / 8;
3546
3547         *fifo_high = fifo_size - burst_size_bytes;
3548         *fifo_low = fifo_size - burst_size_bytes * 2;
3549 }
3550
3551 int dsi_init_display(struct omap_dss_device *dssdev)
3552 {
3553         DSSDBG("DSI init\n");
3554
3555         /* XXX these should be figured out dynamically */
3556         dssdev->caps = OMAP_DSS_DISPLAY_CAP_MANUAL_UPDATE |
3557                 OMAP_DSS_DISPLAY_CAP_TEAR_ELIM;
3558
3559         if (dsi.vdds_dsi_reg == NULL) {
3560                 struct regulator *vdds_dsi;
3561
3562                 vdds_dsi = regulator_get(&dsi.pdev->dev, "vdds_dsi");
3563
3564                 if (IS_ERR(vdds_dsi)) {
3565                         DSSERR("can't get VDDS_DSI regulator\n");
3566                         return PTR_ERR(vdds_dsi);
3567                 }
3568
3569                 dsi.vdds_dsi_reg = vdds_dsi;
3570         }
3571
3572         return 0;
3573 }
3574
3575 int omap_dsi_request_vc(struct omap_dss_device *dssdev, int *channel)
3576 {
3577         int i;
3578
3579         for (i = 0; i < ARRAY_SIZE(dsi.vc); i++) {
3580                 if (!dsi.vc[i].dssdev) {
3581                         dsi.vc[i].dssdev = dssdev;
3582                         *channel = i;
3583                         return 0;
3584                 }
3585         }
3586
3587         DSSERR("cannot get VC for display %s", dssdev->name);
3588         return -ENOSPC;
3589 }
3590 EXPORT_SYMBOL(omap_dsi_request_vc);
3591
3592 int omap_dsi_set_vc_id(struct omap_dss_device *dssdev, int channel, int vc_id)
3593 {
3594         if (vc_id < 0 || vc_id > 3) {
3595                 DSSERR("VC ID out of range\n");
3596                 return -EINVAL;
3597         }
3598
3599         if (channel < 0 || channel > 3) {
3600                 DSSERR("Virtual Channel out of range\n");
3601                 return -EINVAL;
3602         }
3603
3604         if (dsi.vc[channel].dssdev != dssdev) {
3605                 DSSERR("Virtual Channel not allocated to display %s\n",
3606                         dssdev->name);
3607                 return -EINVAL;
3608         }
3609
3610         dsi.vc[channel].vc_id = vc_id;
3611
3612         return 0;
3613 }
3614 EXPORT_SYMBOL(omap_dsi_set_vc_id);
3615
3616 void omap_dsi_release_vc(struct omap_dss_device *dssdev, int channel)
3617 {
3618         if ((channel >= 0 && channel <= 3) &&
3619                 dsi.vc[channel].dssdev == dssdev) {
3620                 dsi.vc[channel].dssdev = NULL;
3621                 dsi.vc[channel].vc_id = 0;
3622         }
3623 }
3624 EXPORT_SYMBOL(omap_dsi_release_vc);
3625
3626 void dsi_wait_pll_hsdiv_dispc_active(void)
3627 {
3628         if (wait_for_bit_change(DSI_PLL_STATUS, 7, 1) != 1)
3629                 DSSERR("%s (%s) not active\n",
3630                         dss_get_generic_clk_source_name(DSS_CLK_SRC_DSI_PLL_HSDIV_DISPC),
3631                         dss_feat_get_clk_source_name(DSS_CLK_SRC_DSI_PLL_HSDIV_DISPC));
3632 }
3633
3634 void dsi_wait_pll_hsdiv_dsi_active(void)
3635 {
3636         if (wait_for_bit_change(DSI_PLL_STATUS, 8, 1) != 1)
3637                 DSSERR("%s (%s) not active\n",
3638                         dss_get_generic_clk_source_name(DSS_CLK_SRC_DSI_PLL_HSDIV_DSI),
3639                         dss_feat_get_clk_source_name(DSS_CLK_SRC_DSI_PLL_HSDIV_DSI));
3640 }
3641
3642 static void dsi_calc_clock_param_ranges(void)
3643 {
3644         dsi.regn_max = dss_feat_get_param_max(FEAT_PARAM_DSIPLL_REGN);
3645         dsi.regm_max = dss_feat_get_param_max(FEAT_PARAM_DSIPLL_REGM);
3646         dsi.regm_dispc_max = dss_feat_get_param_max(FEAT_PARAM_DSIPLL_REGM_DISPC);
3647         dsi.regm_dsi_max = dss_feat_get_param_max(FEAT_PARAM_DSIPLL_REGM_DSI);
3648         dsi.fint_min = dss_feat_get_param_min(FEAT_PARAM_DSIPLL_FINT);
3649         dsi.fint_max = dss_feat_get_param_max(FEAT_PARAM_DSIPLL_FINT);
3650         dsi.lpdiv_max = dss_feat_get_param_max(FEAT_PARAM_DSIPLL_LPDIV);
3651 }
3652
3653 static int dsi_init(struct platform_device *pdev)
3654 {
3655         u32 rev;
3656         int r, i;
3657         struct resource *dsi_mem;
3658
3659         spin_lock_init(&dsi.irq_lock);
3660         spin_lock_init(&dsi.errors_lock);
3661         dsi.errors = 0;
3662
3663 #ifdef CONFIG_OMAP2_DSS_COLLECT_IRQ_STATS
3664         spin_lock_init(&dsi.irq_stats_lock);
3665         dsi.irq_stats.last_reset = jiffies;
3666 #endif
3667
3668         mutex_init(&dsi.lock);
3669         sema_init(&dsi.bus_lock, 1);
3670
3671         dsi.workqueue = create_singlethread_workqueue("dsi");
3672         if (dsi.workqueue == NULL)
3673                 return -ENOMEM;
3674
3675         INIT_DELAYED_WORK_DEFERRABLE(&dsi.framedone_timeout_work,
3676                         dsi_framedone_timeout_work_callback);
3677
3678 #ifdef DSI_CATCH_MISSING_TE
3679         init_timer(&dsi.te_timer);
3680         dsi.te_timer.function = dsi_te_timeout;
3681         dsi.te_timer.data = 0;
3682 #endif
3683         dsi_mem = platform_get_resource(dsi.pdev, IORESOURCE_MEM, 0);
3684         if (!dsi_mem) {
3685                 DSSERR("can't get IORESOURCE_MEM DSI\n");
3686                 r = -EINVAL;
3687                 goto err1;
3688         }
3689         dsi.base = ioremap(dsi_mem->start, resource_size(dsi_mem));
3690         if (!dsi.base) {
3691                 DSSERR("can't ioremap DSI\n");
3692                 r = -ENOMEM;
3693                 goto err1;
3694         }
3695         dsi.irq = platform_get_irq(dsi.pdev, 0);
3696         if (dsi.irq < 0) {
3697                 DSSERR("platform_get_irq failed\n");
3698                 r = -ENODEV;
3699                 goto err2;
3700         }
3701
3702         r = request_irq(dsi.irq, omap_dsi_irq_handler, IRQF_SHARED,
3703                 "OMAP DSI1", dsi.pdev);
3704         if (r < 0) {
3705                 DSSERR("request_irq failed\n");
3706                 goto err2;
3707         }
3708
3709         /* DSI VCs initialization */
3710         for (i = 0; i < ARRAY_SIZE(dsi.vc); i++) {
3711                 dsi.vc[i].mode = DSI_VC_MODE_L4;
3712                 dsi.vc[i].dssdev = NULL;
3713                 dsi.vc[i].vc_id = 0;
3714         }
3715
3716         dsi_calc_clock_param_ranges();
3717
3718         enable_clocks(1);
3719
3720         rev = dsi_read_reg(DSI_REVISION);
3721         dev_dbg(&pdev->dev, "OMAP DSI rev %d.%d\n",
3722                FLD_GET(rev, 7, 4), FLD_GET(rev, 3, 0));
3723
3724         enable_clocks(0);
3725
3726         return 0;
3727 err2:
3728         iounmap(dsi.base);
3729 err1:
3730         destroy_workqueue(dsi.workqueue);
3731         return r;
3732 }
3733
3734 static void dsi_exit(void)
3735 {
3736         if (dsi.vdds_dsi_reg != NULL) {
3737                 regulator_put(dsi.vdds_dsi_reg);
3738                 dsi.vdds_dsi_reg = NULL;
3739         }
3740
3741         free_irq(dsi.irq, dsi.pdev);
3742         iounmap(dsi.base);
3743
3744         destroy_workqueue(dsi.workqueue);
3745
3746         DSSDBG("omap_dsi_exit\n");
3747 }
3748
3749 /* DSI1 HW IP initialisation */
3750 static int omap_dsi1hw_probe(struct platform_device *pdev)
3751 {
3752         int r;
3753         dsi.pdev = pdev;
3754         r = dsi_init(pdev);
3755         if (r) {
3756                 DSSERR("Failed to initialize DSI\n");
3757                 goto err_dsi;
3758         }
3759 err_dsi:
3760         return r;
3761 }
3762
3763 static int omap_dsi1hw_remove(struct platform_device *pdev)
3764 {
3765         dsi_exit();
3766         return 0;
3767 }
3768
3769 static struct platform_driver omap_dsi1hw_driver = {
3770         .probe          = omap_dsi1hw_probe,
3771         .remove         = omap_dsi1hw_remove,
3772         .driver         = {
3773                 .name   = "omapdss_dsi1",
3774                 .owner  = THIS_MODULE,
3775         },
3776 };
3777
3778 int dsi_init_platform_driver(void)
3779 {
3780         return platform_driver_register(&omap_dsi1hw_driver);
3781 }
3782
3783 void dsi_uninit_platform_driver(void)
3784 {
3785         return platform_driver_unregister(&omap_dsi1hw_driver);
3786 }