drivers/spi/spi_bfin5xx.c

   1 /*
   2  * Blackfin On-Chip SPI Driver
   3  *
   4  * Copyright 2004-2007 Analog Devices Inc.
   5  *
   6  * Enter bugs at http://blackfin.uclinux.org/
   7  *
   8  * Licensed under the GPL-2 or later.
   9  */
  10
  11 #include <linux/init.h>
  12 #include <linux/module.h>
  13 #include <linux/delay.h>
  14 #include <linux/device.h>
  15 #include <linux/slab.h>
  16 #include <linux/io.h>
  17 #include <linux/ioport.h>
  18 #include <linux/irq.h>
  19 #include <linux/errno.h>
  20 #include <linux/interrupt.h>
  21 #include <linux/platform_device.h>
  22 #include <linux/dma-mapping.h>
  23 #include <linux/spi/spi.h>
  24 #include <linux/workqueue.h>
  25
  26 #include <asm/dma.h>
  27 #include <asm/portmux.h>
  28 #include <asm/bfin5xx_spi.h>
  29 #include <asm/cacheflush.h>
  30
  31 #define DRV_NAME        "bfin-spi"
  32 #define DRV_AUTHOR      "Bryan Wu, Luke Yang"
  33 #define DRV_DESC        "Blackfin on-chip SPI Controller Driver"
  34 #define DRV_VERSION     "1.0"
  35
  36 MODULE_AUTHOR(DRV_AUTHOR);
  37 MODULE_DESCRIPTION(DRV_DESC);
  38 MODULE_LICENSE("GPL");
  39
  40 #define START_STATE     ((void *)0)
  41 #define RUNNING_STATE   ((void *)1)
  42 #define DONE_STATE      ((void *)2)
  43 #define ERROR_STATE     ((void *)-1)
  44 #define QUEUE_RUNNING   0
  45 #define QUEUE_STOPPED   1
  46
  47 /* Value to send if no TX value is supplied */
  48 #define SPI_IDLE_TXVAL 0x0000
  49
  50 struct driver_data {
  51         /* Driver model hookup */
  52         struct platform_device *pdev;
  53
  54         /* SPI framework hookup */
  55         struct spi_master *master;
  56
  57         /* Regs base of SPI controller */
  58         void __iomem *regs_base;
  59
  60         /* Pin request list */
  61         u16 *pin_req;
  62
  63         /* BFIN hookup */
  64         struct bfin5xx_spi_master *master_info;
  65
  66         /* Driver message queue */
  67         struct workqueue_struct *workqueue;
  68         struct work_struct pump_messages;
  69         spinlock_t lock;
  70         struct list_head queue;
  71         int busy;
  72         int run;
  73
  74         /* Message Transfer pump */
  75         struct tasklet_struct pump_transfers;
  76
  77         /* Current message transfer state info */
  78         struct spi_message *cur_msg;
  79         struct spi_transfer *cur_transfer;
  80         struct chip_data *cur_chip;
  81         size_t len_in_bytes;
  82         size_t len;
  83         void *tx;
  84         void *tx_end;
  85         void *rx;
  86         void *rx_end;
  87
  88         /* DMA stuffs */
  89         int dma_channel;
  90         int dma_mapped;
  91         int dma_requested;
  92         dma_addr_t rx_dma;
  93         dma_addr_t tx_dma;
  94
  95         int irq_requested;
  96         int spi_irq;
  97
  98         size_t rx_map_len;
  99         size_t tx_map_len;
 100         u8 n_bytes;
 101         int cs_change;
 102         void (*write) (struct driver_data *);
 103         void (*read) (struct driver_data *);
 104         void (*duplex) (struct driver_data *);
 105 };
 106
 107 struct chip_data {
 108         u16 ctl_reg;
 109         u16 baud;
 110         u16 flag;
 111
 112         u8 chip_select_num;
 113         u8 n_bytes;
 114         u8 width;               /* 0 or 1 */
 115         u8 enable_dma;
 116         u8 bits_per_word;       /* 8 or 16 */
 117         u16 cs_chg_udelay;      /* Some devices require > 255usec delay */
 118         u32 cs_gpio;
 119         u16 idle_tx_val;
 120         u8 pio_interrupt;       /* use spi data irq */
 121         void (*write) (struct driver_data *);
 122         void (*read) (struct driver_data *);
 123         void (*duplex) (struct driver_data *);
 124 };
 125
 126 #define DEFINE_SPI_REG(reg, off) \
 127 static inline u16 read_##reg(struct driver_data *drv_data) \
 128         { return bfin_read16(drv_data->regs_base + off); } \
 129 static inline void write_##reg(struct driver_data *drv_data, u16 v) \
 130         { bfin_write16(drv_data->regs_base + off, v); }
 131
 132 DEFINE_SPI_REG(CTRL, 0x00)
 133 DEFINE_SPI_REG(FLAG, 0x04)
 134 DEFINE_SPI_REG(STAT, 0x08)
 135 DEFINE_SPI_REG(TDBR, 0x0C)
 136 DEFINE_SPI_REG(RDBR, 0x10)
 137 DEFINE_SPI_REG(BAUD, 0x14)
 138 DEFINE_SPI_REG(SHAW, 0x18)
 139
 140 static void bfin_spi_enable(struct driver_data *drv_data)
 141 {
 142         u16 cr;
 143
 144         cr = read_CTRL(drv_data);
 145         write_CTRL(drv_data, (cr | BIT_CTL_ENABLE));
 146 }
 147
 148 static void bfin_spi_disable(struct driver_data *drv_data)
 149 {
 150         u16 cr;
 151
 152         cr = read_CTRL(drv_data);
 153         write_CTRL(drv_data, (cr & (~BIT_CTL_ENABLE)));
 154 }
 155
 156 /* Caculate the SPI_BAUD register value based on input HZ */
 157 static u16 hz_to_spi_baud(u32 speed_hz)
 158 {
 159         u_long sclk = get_sclk();
 160         u16 spi_baud = (sclk / (2 * speed_hz));
 161
 162         if ((sclk % (2 * speed_hz)) > 0)
 163                 spi_baud++;
 164
 165         if (spi_baud < MIN_SPI_BAUD_VAL)
 166                 spi_baud = MIN_SPI_BAUD_VAL;
 167
 168         return spi_baud;
 169 }
 170
 171 static int bfin_spi_flush(struct driver_data *drv_data)
 172 {
 173         unsigned long limit = loops_per_jiffy << 1;
 174
 175         /* wait for stop and clear stat */
 176         while (!(read_STAT(drv_data) & BIT_STAT_SPIF) && --limit)
 177                 cpu_relax();
 178
 179         write_STAT(drv_data, BIT_STAT_CLR);
 180
 181         return limit;
 182 }
 183
 184 /* Chip select operation functions for cs_change flag */
 185 static void bfin_spi_cs_active(struct driver_data *drv_data, struct chip_data *chip)
 186 {
 187         if (likely(chip->chip_select_num)) {
 188                 u16 flag = read_FLAG(drv_data);
 189
 190                 flag &= ~chip->flag;
 191
 192                 write_FLAG(drv_data, flag);
 193         } else {
 194                 gpio_set_value(chip->cs_gpio, 0);
 195         }
 196 }
 197
 198 static void bfin_spi_cs_deactive(struct driver_data *drv_data, struct chip_data *chip)
 199 {
 200         if (likely(chip->chip_select_num)) {
 201                 u16 flag = read_FLAG(drv_data);
 202
 203                 flag |= chip->flag;
 204
 205                 write_FLAG(drv_data, flag);
 206         } else {
 207                 gpio_set_value(chip->cs_gpio, 1);
 208         }
 209
 210         /* Move delay here for consistency */
 211         if (chip->cs_chg_udelay)
 212                 udelay(chip->cs_chg_udelay);
 213 }
 214
 215 /* enable or disable the pin muxed by GPIO and SPI CS to work as SPI CS */
 216 static inline void bfin_spi_cs_enable(struct driver_data *drv_data, struct chip_data *chip)
 217 {
 218         u16 flag = read_FLAG(drv_data);
 219
 220         flag |= (chip->flag >> 8);
 221
 222         write_FLAG(drv_data, flag);
 223 }
 224
 225 static inline void bfin_spi_cs_disable(struct driver_data *drv_data, struct chip_data *chip)
 226 {
 227         u16 flag = read_FLAG(drv_data);
 228
 229         flag &= ~(chip->flag >> 8);
 230
 231         write_FLAG(drv_data, flag);
 232 }
 233
 234 /* stop controller and re-config current chip*/
 235 static void bfin_spi_restore_state(struct driver_data *drv_data)
 236 {
 237         struct chip_data *chip = drv_data->cur_chip;
 238
 239         /* Clear status and disable clock */
 240         write_STAT(drv_data, BIT_STAT_CLR);
 241         bfin_spi_disable(drv_data);
 242         dev_dbg(&drv_data->pdev->dev, "restoring spi ctl state\n");
 243
 244         /* Load the registers */
 245         write_CTRL(drv_data, chip->ctl_reg);
 246         write_BAUD(drv_data, chip->baud);
 247
 248         bfin_spi_enable(drv_data);
 249         bfin_spi_cs_active(drv_data, chip);
 250 }
 251
 252 /* used to kick off transfer in rx mode and read unwanted RX data */
 253 static inline void bfin_spi_dummy_read(struct driver_data *drv_data)
 254 {
 255         (void) read_RDBR(drv_data);
 256 }
 257
 258 static void bfin_spi_u8_writer(struct driver_data *drv_data)
 259 {
 260         /* clear RXS (we check for RXS inside the loop) */
 261         bfin_spi_dummy_read(drv_data);
 262
 263         while (drv_data->tx < drv_data->tx_end) {
 264                 write_TDBR(drv_data, (*(u8 *) (drv_data->tx++)));
 265                 /* wait until transfer finished.
 266                    checking SPIF or TXS may not guarantee transfer completion */
 267                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 268                         cpu_relax();
 269                 /* discard RX data and clear RXS */
 270                 bfin_spi_dummy_read(drv_data);
 271         }
 272 }
 273
 274 static void bfin_spi_u8_reader(struct driver_data *drv_data)
 275 {
 276         u16 tx_val = drv_data->cur_chip->idle_tx_val;
 277
 278         /* discard old RX data and clear RXS */
 279         bfin_spi_dummy_read(drv_data);
 280
 281         while (drv_data->rx < drv_data->rx_end) {
 282                 write_TDBR(drv_data, tx_val);
 283                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 284                         cpu_relax();
 285                 *(u8 *) (drv_data->rx++) = read_RDBR(drv_data);
 286         }
 287 }
 288
 289 static void bfin_spi_u8_duplex(struct driver_data *drv_data)
 290 {
 291         /* discard old RX data and clear RXS */
 292         bfin_spi_dummy_read(drv_data);
 293
 294         while (drv_data->rx < drv_data->rx_end) {
 295                 write_TDBR(drv_data, (*(u8 *) (drv_data->tx++)));
 296                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 297                         cpu_relax();
 298                 *(u8 *) (drv_data->rx++) = read_RDBR(drv_data);
 299         }
 300 }
 301
 302 static void bfin_spi_u16_writer(struct driver_data *drv_data)
 303 {
 304         /* clear RXS (we check for RXS inside the loop) */
 305         bfin_spi_dummy_read(drv_data);
 306
 307         while (drv_data->tx < drv_data->tx_end) {
 308                 write_TDBR(drv_data, (*(u16 *) (drv_data->tx)));
 309                 drv_data->tx += 2;
 310                 /* wait until transfer finished.
 311                    checking SPIF or TXS may not guarantee transfer completion */
 312                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 313                         cpu_relax();
 314                 /* discard RX data and clear RXS */
 315                 bfin_spi_dummy_read(drv_data);
 316         }
 317 }
 318
 319 static void bfin_spi_u16_reader(struct driver_data *drv_data)
 320 {
 321         u16 tx_val = drv_data->cur_chip->idle_tx_val;
 322
 323         /* discard old RX data and clear RXS */
 324         bfin_spi_dummy_read(drv_data);
 325
 326         while (drv_data->rx < drv_data->rx_end) {
 327                 write_TDBR(drv_data, tx_val);
 328                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 329                         cpu_relax();
 330                 *(u16 *) (drv_data->rx) = read_RDBR(drv_data);
 331                 drv_data->rx += 2;
 332         }
 333 }
 334
 335 static void bfin_spi_u16_duplex(struct driver_data *drv_data)
 336 {
 337         /* discard old RX data and clear RXS */
 338         bfin_spi_dummy_read(drv_data);
 339
 340         while (drv_data->rx < drv_data->rx_end) {
 341                 write_TDBR(drv_data, (*(u16 *) (drv_data->tx)));
 342                 drv_data->tx += 2;
 343                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 344                         cpu_relax();
 345                 *(u16 *) (drv_data->rx) = read_RDBR(drv_data);
 346                 drv_data->rx += 2;
 347         }
 348 }
 349
 350 /* test if ther is more transfer to be done */
 351 static void *bfin_spi_next_transfer(struct driver_data *drv_data)
 352 {
 353         struct spi_message *msg = drv_data->cur_msg;
 354         struct spi_transfer *trans = drv_data->cur_transfer;
 355
 356         /* Move to next transfer */
 357         if (trans->transfer_list.next != &msg->transfers) {
 358                 drv_data->cur_transfer =
 359                     list_entry(trans->transfer_list.next,
 360                                struct spi_transfer, transfer_list);
 361                 return RUNNING_STATE;
 362         } else
 363                 return DONE_STATE;
 364 }
 365
 366 /*
 367  * caller already set message->status;
 368  * dma and pio irqs are blocked give finished message back
 369  */
 370 static void bfin_spi_giveback(struct driver_data *drv_data)
 371 {
 372         struct chip_data *chip = drv_data->cur_chip;
 373         struct spi_transfer *last_transfer;
 374         unsigned long flags;
 375         struct spi_message *msg;
 376
 377         spin_lock_irqsave(&drv_data->lock, flags);
 378         msg = drv_data->cur_msg;
 379         drv_data->cur_msg = NULL;
 380         drv_data->cur_transfer = NULL;
 381         drv_data->cur_chip = NULL;
 382         queue_work(drv_data->workqueue, &drv_data->pump_messages);
 383         spin_unlock_irqrestore(&drv_data->lock, flags);
 384
 385         last_transfer = list_entry(msg->transfers.prev,
 386                                    struct spi_transfer, transfer_list);
 387
 388         msg->state = NULL;
 389
 390         if (!drv_data->cs_change)
 391                 bfin_spi_cs_deactive(drv_data, chip);
 392
 393         /* Not stop spi in autobuffer mode */
 394         if (drv_data->tx_dma != 0xFFFF)
 395                 bfin_spi_disable(drv_data);
 396
 397         if (msg->complete)
 398                 msg->complete(msg->context);
 399 }
 400
 401 /* spi data irq handler */
 402 static irqreturn_t bfin_spi_pio_irq_handler(int irq, void *dev_id)
 403 {
 404         struct driver_data *drv_data = dev_id;
 405         struct chip_data *chip = drv_data->cur_chip;
 406         struct spi_message *msg = drv_data->cur_msg;
 407         int n_bytes = drv_data->n_bytes;
 408
 409         /* wait until transfer finished. */
 410         while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 411                 cpu_relax();
 412
 413         if ((drv_data->tx && drv_data->tx >= drv_data->tx_end) ||
 414                 (drv_data->rx && drv_data->rx >= (drv_data->rx_end - n_bytes))) {
 415                 /* last read */
 416                 if (drv_data->rx) {
 417                         dev_dbg(&drv_data->pdev->dev, "last read\n");
 418                         if (n_bytes == 2)
 419                                 *(u16 *) (drv_data->rx) = read_RDBR(drv_data);
 420                         else if (n_bytes == 1)
 421                                 *(u8 *) (drv_data->rx) = read_RDBR(drv_data);
 422                         drv_data->rx += n_bytes;
 423                 }
 424
 425                 msg->actual_length += drv_data->len_in_bytes;
 426                 if (drv_data->cs_change)
 427                         bfin_spi_cs_deactive(drv_data, chip);
 428                 /* Move to next transfer */
 429                 msg->state = bfin_spi_next_transfer(drv_data);
 430
 431                 disable_irq(drv_data->spi_irq);
 432
 433                 /* Schedule transfer tasklet */
 434                 tasklet_schedule(&drv_data->pump_transfers);
 435                 return IRQ_HANDLED;
 436         }
 437
 438         if (drv_data->rx && drv_data->tx) {
 439                 /* duplex */
 440                 dev_dbg(&drv_data->pdev->dev, "duplex: write_TDBR\n");
 441                 if (drv_data->n_bytes == 2) {
 442                         *(u16 *) (drv_data->rx) = read_RDBR(drv_data);
 443                         write_TDBR(drv_data, (*(u16 *) (drv_data->tx)));
 444                 } else if (drv_data->n_bytes == 1) {
 445                         *(u8 *) (drv_data->rx) = read_RDBR(drv_data);
 446                         write_TDBR(drv_data, (*(u8 *) (drv_data->tx)));
 447                 }
 448         } else if (drv_data->rx) {
 449                 /* read */
 450                 dev_dbg(&drv_data->pdev->dev, "read: write_TDBR\n");
 451                 if (drv_data->n_bytes == 2)
 452                         *(u16 *) (drv_data->rx) = read_RDBR(drv_data);
 453                 else if (drv_data->n_bytes == 1)
 454                         *(u8 *) (drv_data->rx) = read_RDBR(drv_data);
 455                 write_TDBR(drv_data, chip->idle_tx_val);
 456         } else if (drv_data->tx) {
 457                 /* write */
 458                 dev_dbg(&drv_data->pdev->dev, "write: write_TDBR\n");
 459                 bfin_spi_dummy_read(drv_data);
 460                 if (drv_data->n_bytes == 2)
 461                         write_TDBR(drv_data, (*(u16 *) (drv_data->tx)));
 462                 else if (drv_data->n_bytes == 1)
 463                         write_TDBR(drv_data, (*(u8 *) (drv_data->tx)));
 464         }
 465
 466         if (drv_data->tx)
 467                 drv_data->tx += n_bytes;
 468         if (drv_data->rx)
 469                 drv_data->rx += n_bytes;
 470
 471         return IRQ_HANDLED;
 472 }
 473
 474 static irqreturn_t bfin_spi_dma_irq_handler(int irq, void *dev_id)
 475 {
 476         struct driver_data *drv_data = dev_id;
 477         struct chip_data *chip = drv_data->cur_chip;
 478         struct spi_message *msg = drv_data->cur_msg;
 479         unsigned long timeout;
 480         unsigned short dmastat = get_dma_curr_irqstat(drv_data->dma_channel);
 481         u16 spistat = read_STAT(drv_data);
 482
 483         dev_dbg(&drv_data->pdev->dev,
 484                 "in dma_irq_handler dmastat:0x%x spistat:0x%x\n",
 485                 dmastat, spistat);
 486
 487         clear_dma_irqstat(drv_data->dma_channel);
 488
 489         /*
 490          * wait for the last transaction shifted out.  HRM states:
 491          * at this point there may still be data in the SPI DMA FIFO waiting
 492          * to be transmitted ... software needs to poll TXS in the SPI_STAT
 493          * register until it goes low for 2 successive reads
 494          */
 495         if (drv_data->tx != NULL) {
 496                 while ((read_STAT(drv_data) & TXS) ||
 497                        (read_STAT(drv_data) & TXS))
 498                         cpu_relax();
 499         }
 500
 501         dev_dbg(&drv_data->pdev->dev,
 502                 "in dma_irq_handler dmastat:0x%x spistat:0x%x\n",
 503                 dmastat, read_STAT(drv_data));
 504
 505         timeout = jiffies + HZ;
 506         while (!(read_STAT(drv_data) & SPIF))
 507                 if (!time_before(jiffies, timeout)) {
 508                         dev_warn(&drv_data->pdev->dev, "timeout waiting for SPIF");
 509                         break;
 510                 } else
 511                         cpu_relax();
 512
 513         if ((dmastat & DMA_ERR) && (spistat & RBSY)) {
 514                 msg->state = ERROR_STATE;
 515                 dev_err(&drv_data->pdev->dev, "dma receive: fifo/buffer overflow\n");
 516         } else {
 517                 msg->actual_length += drv_data->len_in_bytes;
 518
 519                 if (drv_data->cs_change)
 520                         bfin_spi_cs_deactive(drv_data, chip);
 521
 522                 /* Move to next transfer */
 523                 msg->state = bfin_spi_next_transfer(drv_data);
 524         }
 525
 526         /* Schedule transfer tasklet */
 527         tasklet_schedule(&drv_data->pump_transfers);
 528
 529         /* free the irq handler before next transfer */
 530         dev_dbg(&drv_data->pdev->dev,
 531                 "disable dma channel irq%d\n",
 532                 drv_data->dma_channel);
 533         dma_disable_irq(drv_data->dma_channel);
 534
 535         return IRQ_HANDLED;
 536 }
 537
 538 static void bfin_spi_pump_transfers(unsigned long data)
 539 {
 540         struct driver_data *drv_data = (struct driver_data *)data;
 541         struct spi_message *message = NULL;
 542         struct spi_transfer *transfer = NULL;
 543         struct spi_transfer *previous = NULL;
 544         struct chip_data *chip = NULL;
 545         u8 width;
 546         u16 cr, dma_width, dma_config;
 547         u32 tranf_success = 1;
 548         u8 full_duplex = 0;
 549
 550         /* Get current state information */
 551         message = drv_data->cur_msg;
 552         transfer = drv_data->cur_transfer;
 553         chip = drv_data->cur_chip;
 554
 555         /*
 556          * if msg is error or done, report it back using complete() callback
 557          */
 558
 559          /* Handle for abort */
 560         if (message->state == ERROR_STATE) {
 561                 dev_dbg(&drv_data->pdev->dev, "transfer: we've hit an error\n");
 562                 message->status = -EIO;
 563                 bfin_spi_giveback(drv_data);
 564                 return;
 565         }
 566
 567         /* Handle end of message */
 568         if (message->state == DONE_STATE) {
 569                 dev_dbg(&drv_data->pdev->dev, "transfer: all done!\n");
 570                 message->status = 0;
 571                 bfin_spi_giveback(drv_data);
 572                 return;
 573         }
 574
 575         /* Delay if requested at end of transfer */
 576         if (message->state == RUNNING_STATE) {
 577                 dev_dbg(&drv_data->pdev->dev, "transfer: still running ...\n");
 578                 previous = list_entry(transfer->transfer_list.prev,
 579                                       struct spi_transfer, transfer_list);
 580                 if (previous->delay_usecs)
 581                         udelay(previous->delay_usecs);
 582         }
 583
 584         /* Setup the transfer state based on the type of transfer */
 585         if (bfin_spi_flush(drv_data) == 0) {
 586                 dev_err(&drv_data->pdev->dev, "pump_transfers: flush failed\n");
 587                 message->status = -EIO;
 588                 bfin_spi_giveback(drv_data);
 589                 return;
 590         }
 591
 592         if (transfer->len == 0) {
 593                 /* Move to next transfer of this msg */
 594                 message->state = bfin_spi_next_transfer(drv_data);
 595                 /* Schedule next transfer tasklet */
 596                 tasklet_schedule(&drv_data->pump_transfers);
 597         }
 598
 599         if (transfer->tx_buf != NULL) {
 600                 drv_data->tx = (void *)transfer->tx_buf;
 601                 drv_data->tx_end = drv_data->tx + transfer->len;
 602                 dev_dbg(&drv_data->pdev->dev, "tx_buf is %p, tx_end is %p\n",
 603                         transfer->tx_buf, drv_data->tx_end);
 604         } else {
 605                 drv_data->tx = NULL;
 606         }
 607
 608         if (transfer->rx_buf != NULL) {
 609                 full_duplex = transfer->tx_buf != NULL;
 610                 drv_data->rx = transfer->rx_buf;
 611                 drv_data->rx_end = drv_data->rx + transfer->len;
 612                 dev_dbg(&drv_data->pdev->dev, "rx_buf is %p, rx_end is %p\n",
 613                         transfer->rx_buf, drv_data->rx_end);
 614         } else {
 615                 drv_data->rx = NULL;
 616         }
 617
 618         drv_data->rx_dma = transfer->rx_dma;
 619         drv_data->tx_dma = transfer->tx_dma;
 620         drv_data->len_in_bytes = transfer->len;
 621         drv_data->cs_change = transfer->cs_change;
 622
 623         /* Bits per word setup */
 624         switch (transfer->bits_per_word) {
 625         case 8:
 626                 drv_data->n_bytes = 1;
 627                 width = CFG_SPI_WORDSIZE8;
 628                 drv_data->read = bfin_spi_u8_reader;
 629                 drv_data->write = bfin_spi_u8_writer;
 630                 drv_data->duplex = bfin_spi_u8_duplex;
 631                 break;
 632
 633         case 16:
 634                 drv_data->n_bytes = 2;
 635                 width = CFG_SPI_WORDSIZE16;
 636                 drv_data->read = bfin_spi_u16_reader;
 637                 drv_data->write = bfin_spi_u16_writer;
 638                 drv_data->duplex = bfin_spi_u16_duplex;
 639                 break;
 640
 641         default:
 642                 /* No change, the same as default setting */
 643                 transfer->bits_per_word = chip->bits_per_word;
 644                 drv_data->n_bytes = chip->n_bytes;
 645                 width = chip->width;
 646                 drv_data->write = chip->write;
 647                 drv_data->read = chip->read;
 648                 drv_data->duplex = chip->duplex;
 649                 break;
 650         }
 651         cr = (read_CTRL(drv_data) & (~BIT_CTL_TIMOD));
 652         cr |= (width << 8);
 653         write_CTRL(drv_data, cr);
 654
 655         if (width == CFG_SPI_WORDSIZE16) {
 656                 drv_data->len = (transfer->len) >> 1;
 657         } else {
 658                 drv_data->len = transfer->len;
 659         }
 660         dev_dbg(&drv_data->pdev->dev,
 661                 "transfer: drv_data->write is %p, chip->write is %p\n",
 662                 drv_data->write, chip->write);
 663
 664         /* speed and width has been set on per message */
 665         message->state = RUNNING_STATE;
 666         dma_config = 0;
 667
 668         /* Speed setup (surely valid because already checked) */
 669         if (transfer->speed_hz)
 670                 write_BAUD(drv_data, hz_to_spi_baud(transfer->speed_hz));
 671         else
 672                 write_BAUD(drv_data, chip->baud);
 673
 674         write_STAT(drv_data, BIT_STAT_CLR);
 675         cr = (read_CTRL(drv_data) & (~BIT_CTL_TIMOD));
 676         if (drv_data->cs_change)
 677                 bfin_spi_cs_active(drv_data, chip);
 678
 679         dev_dbg(&drv_data->pdev->dev,
 680                 "now pumping a transfer: width is %d, len is %d\n",
 681                 width, transfer->len);
 682
 683         /*
 684          * Try to map dma buffer and do a dma transfer.  If successful use,
 685          * different way to r/w according to the enable_dma settings and if
 686          * we are not doing a full duplex transfer (since the hardware does
 687          * not support full duplex DMA transfers).
 688          */
 689         if (!full_duplex && drv_data->cur_chip->enable_dma
 690                                 && drv_data->len > 6) {
 691
 692                 unsigned long dma_start_addr, flags;
 693
 694                 disable_dma(drv_data->dma_channel);
 695                 clear_dma_irqstat(drv_data->dma_channel);
 696
 697                 /* config dma channel */
 698                 dev_dbg(&drv_data->pdev->dev, "doing dma transfer\n");
 699                 set_dma_x_count(drv_data->dma_channel, drv_data->len);
 700                 if (width == CFG_SPI_WORDSIZE16) {
 701                         set_dma_x_modify(drv_data->dma_channel, 2);
 702                         dma_width = WDSIZE_16;
 703                 } else {
 704                         set_dma_x_modify(drv_data->dma_channel, 1);
 705                         dma_width = WDSIZE_8;
 706                 }
 707
 708                 /* poll for SPI completion before start */
 709                 while (!(read_STAT(drv_data) & BIT_STAT_SPIF))
 710                         cpu_relax();
 711
 712                 /* dirty hack for autobuffer DMA mode */
 713                 if (drv_data->tx_dma == 0xFFFF) {
 714                         dev_dbg(&drv_data->pdev->dev,
 715                                 "doing autobuffer DMA out.\n");
 716
 717                         /* no irq in autobuffer mode */
 718                         dma_config =
 719                             (DMAFLOW_AUTO | RESTART | dma_width | DI_EN);
 720                         set_dma_config(drv_data->dma_channel, dma_config);
 721                         set_dma_start_addr(drv_data->dma_channel,
 722                                         (unsigned long)drv_data->tx);
 723                         enable_dma(drv_data->dma_channel);
 724
 725                         /* start SPI transfer */
 726                         write_CTRL(drv_data, cr | BIT_CTL_TIMOD_DMA_TX);
 727
 728                         /* just return here, there can only be one transfer
 729                          * in this mode
 730                          */
 731                         message->status = 0;
 732                         bfin_spi_giveback(drv_data);
 733                         return;
 734                 }
 735
 736                 /* In dma mode, rx or tx must be NULL in one transfer */
 737                 dma_config = (RESTART | dma_width | DI_EN);
 738                 if (drv_data->rx != NULL) {
 739                         /* set transfer mode, and enable SPI */
 740                         dev_dbg(&drv_data->pdev->dev, "doing DMA in to %p (size %zx)\n",
 741                                 drv_data->rx, drv_data->len_in_bytes);
 742
 743                         /* invalidate caches, if needed */
 744                         if (bfin_addr_dcacheable((unsigned long) drv_data->rx))
 745                                 invalidate_dcache_range((unsigned long) drv_data->rx,
 746                                                         (unsigned long) (drv_data->rx +
 747                                                         drv_data->len_in_bytes));
 748
 749                         dma_config |= WNR;
 750                         dma_start_addr = (unsigned long)drv_data->rx;
 751                         cr |= BIT_CTL_TIMOD_DMA_RX | BIT_CTL_SENDOPT;
 752
 753                 } else if (drv_data->tx != NULL) {
 754                         dev_dbg(&drv_data->pdev->dev, "doing DMA out.\n");
 755
 756                         /* flush caches, if needed */
 757                         if (bfin_addr_dcacheable((unsigned long) drv_data->tx))
 758                                 flush_dcache_range((unsigned long) drv_data->tx,
 759                                                 (unsigned long) (drv_data->tx +
 760                                                 drv_data->len_in_bytes));
 761
 762                         dma_start_addr = (unsigned long)drv_data->tx;
 763                         cr |= BIT_CTL_TIMOD_DMA_TX;
 764
 765                 } else
 766                         BUG();
 767
 768                 /* oh man, here there be monsters ... and i dont mean the
 769                  * fluffy cute ones from pixar, i mean the kind that'll eat
 770                  * your data, kick your dog, and love it all.  do *not* try
 771                  * and change these lines unless you (1) heavily test DMA
 772                  * with SPI flashes on a loaded system (e.g. ping floods),
 773                  * (2) know just how broken the DMA engine interaction with
 774                  * the SPI peripheral is, and (3) have someone else to blame
 775                  * when you screw it all up anyways.
 776                  */
 777                 set_dma_start_addr(drv_data->dma_channel, dma_start_addr);
 778                 set_dma_config(drv_data->dma_channel, dma_config);
 779                 local_irq_save(flags);
 780                 SSYNC();
 781                 write_CTRL(drv_data, cr);
 782                 enable_dma(drv_data->dma_channel);
 783                 dma_enable_irq(drv_data->dma_channel);
 784                 local_irq_restore(flags);
 785
 786                 return;
 787         }
 788
 789         if (chip->pio_interrupt) {
 790                 /* use write mode. spi irq should have been disabled */
 791                 cr = (read_CTRL(drv_data) & (~BIT_CTL_TIMOD));
 792                 write_CTRL(drv_data, (cr | CFG_SPI_WRITE));
 793
 794                 /* discard old RX data and clear RXS */
 795                 bfin_spi_dummy_read(drv_data);
 796
 797                 /* start transfer */
 798                 if (drv_data->tx == NULL)
 799                         write_TDBR(drv_data, chip->idle_tx_val);
 800                 else {
 801                         if (transfer->bits_per_word == 8)
 802                                 write_TDBR(drv_data, (*(u8 *) (drv_data->tx)));
 803                         else if (transfer->bits_per_word == 16)
 804                                 write_TDBR(drv_data, (*(u16 *) (drv_data->tx)));
 805                         drv_data->tx += drv_data->n_bytes;
 806                 }
 807
 808                 /* once TDBR is empty, interrupt is triggered */
 809                 enable_irq(drv_data->spi_irq);
 810                 return;
 811         }
 812
 813         /* IO mode */
 814         dev_dbg(&drv_data->pdev->dev, "doing IO transfer\n");
 815
 816         /* we always use SPI_WRITE mode. SPI_READ mode
 817            seems to have problems with setting up the
 818            output value in TDBR prior to the transfer. */
 819         write_CTRL(drv_data, (cr | CFG_SPI_WRITE));
 820
 821         if (full_duplex) {
 822                 /* full duplex mode */
 823                 BUG_ON((drv_data->tx_end - drv_data->tx) !=
 824                        (drv_data->rx_end - drv_data->rx));
 825                 dev_dbg(&drv_data->pdev->dev,
 826                         "IO duplex: cr is 0x%x\n", cr);
 827
 828                 drv_data->duplex(drv_data);
 829
 830                 if (drv_data->tx != drv_data->tx_end)
 831                         tranf_success = 0;
 832         } else if (drv_data->tx != NULL) {
 833                 /* write only half duplex */
 834                 dev_dbg(&drv_data->pdev->dev,
 835                         "IO write: cr is 0x%x\n", cr);
 836
 837                 drv_data->write(drv_data);
 838
 839                 if (drv_data->tx != drv_data->tx_end)
 840                         tranf_success = 0;
 841         } else if (drv_data->rx != NULL) {
 842                 /* read only half duplex */
 843                 dev_dbg(&drv_data->pdev->dev,
 844                         "IO read: cr is 0x%x\n", cr);
 845
 846                 drv_data->read(drv_data);
 847                 if (drv_data->rx != drv_data->rx_end)
 848                         tranf_success = 0;
 849         }
 850
 851         if (!tranf_success) {
 852                 dev_dbg(&drv_data->pdev->dev,
 853                         "IO write error!\n");
 854                 message->state = ERROR_STATE;
 855         } else {
 856                 /* Update total byte transfered */
 857                 message->actual_length += drv_data->len_in_bytes;
 858                 /* Move to next transfer of this msg */
 859                 message->state = bfin_spi_next_transfer(drv_data);
 860                 if (drv_data->cs_change)
 861                         bfin_spi_cs_deactive(drv_data, chip);
 862         }
 863
 864         /* Schedule next transfer tasklet */
 865         tasklet_schedule(&drv_data->pump_transfers);
 866 }
 867
 868 /* pop a msg from queue and kick off real transfer */
 869 static void bfin_spi_pump_messages(struct work_struct *work)
 870 {
 871         struct driver_data *drv_data;
 872         unsigned long flags;
 873
 874         drv_data = container_of(work, struct driver_data, pump_messages);
 875
 876         /* Lock queue and check for queue work */
 877         spin_lock_irqsave(&drv_data->lock, flags);
 878         if (list_empty(&drv_data->queue) || drv_data->run == QUEUE_STOPPED) {
 879                 /* pumper kicked off but no work to do */
 880                 drv_data->busy = 0;
 881                 spin_unlock_irqrestore(&drv_data->lock, flags);
 882                 return;
 883         }
 884
 885         /* Make sure we are not already running a message */
 886         if (drv_data->cur_msg) {
 887                 spin_unlock_irqrestore(&drv_data->lock, flags);
 888                 return;
 889         }
 890
 891         /* Extract head of queue */
 892         drv_data->cur_msg = list_entry(drv_data->queue.next,
 893                                        struct spi_message, queue);
 894
 895         /* Setup the SSP using the per chip configuration */
 896         drv_data->cur_chip = spi_get_ctldata(drv_data->cur_msg->spi);
 897         bfin_spi_restore_state(drv_data);
 898
 899         list_del_init(&drv_data->cur_msg->queue);
 900
 901         /* Initial message state */
 902         drv_data->cur_msg->state = START_STATE;
 903         drv_data->cur_transfer = list_entry(drv_data->cur_msg->transfers.next,
 904                                             struct spi_transfer, transfer_list);
 905
 906         dev_dbg(&drv_data->pdev->dev, "got a message to pump, "
 907                 "state is set to: baud %d, flag 0x%x, ctl 0x%x\n",
 908                 drv_data->cur_chip->baud, drv_data->cur_chip->flag,
 909                 drv_data->cur_chip->ctl_reg);
 910
 911         dev_dbg(&drv_data->pdev->dev,
 912                 "the first transfer len is %d\n",
 913                 drv_data->cur_transfer->len);
 914
 915         /* Mark as busy and launch transfers */
 916         tasklet_schedule(&drv_data->pump_transfers);
 917
 918         drv_data->busy = 1;
 919         spin_unlock_irqrestore(&drv_data->lock, flags);
 920 }
 921
 922 /*
 923  * got a msg to transfer, queue it in drv_data->queue.
 924  * And kick off message pumper
 925  */
 926 static int bfin_spi_transfer(struct spi_device *spi, struct spi_message *msg)
 927 {
 928         struct driver_data *drv_data = spi_master_get_devdata(spi->master);
 929         unsigned long flags;
 930
 931         spin_lock_irqsave(&drv_data->lock, flags);
 932
 933         if (drv_data->run == QUEUE_STOPPED) {
 934                 spin_unlock_irqrestore(&drv_data->lock, flags);
 935                 return -ESHUTDOWN;
 936         }
 937
 938         msg->actual_length = 0;
 939         msg->status = -EINPROGRESS;
 940         msg->state = START_STATE;
 941
 942         dev_dbg(&spi->dev, "adding an msg in transfer() \n");
 943         list_add_tail(&msg->queue, &drv_data->queue);
 944
 945         if (drv_data->run == QUEUE_RUNNING && !drv_data->busy)
 946                 queue_work(drv_data->workqueue, &drv_data->pump_messages);
 947
 948         spin_unlock_irqrestore(&drv_data->lock, flags);
 949
 950         return 0;
 951 }
 952
 953 #define MAX_SPI_SSEL    7
 954
 955 static u16 ssel[][MAX_SPI_SSEL] = {
 956         {P_SPI0_SSEL1, P_SPI0_SSEL2, P_SPI0_SSEL3,
 957         P_SPI0_SSEL4, P_SPI0_SSEL5,
 958         P_SPI0_SSEL6, P_SPI0_SSEL7},
 959
 960         {P_SPI1_SSEL1, P_SPI1_SSEL2, P_SPI1_SSEL3,
 961         P_SPI1_SSEL4, P_SPI1_SSEL5,
 962         P_SPI1_SSEL6, P_SPI1_SSEL7},
 963
 964         {P_SPI2_SSEL1, P_SPI2_SSEL2, P_SPI2_SSEL3,
 965         P_SPI2_SSEL4, P_SPI2_SSEL5,
 966         P_SPI2_SSEL6, P_SPI2_SSEL7},
 967 };
 968
 969 /* first setup for new devices */
 970 static int bfin_spi_setup(struct spi_device *spi)
 971 {
 972         struct bfin5xx_spi_chip *chip_info;
 973         struct chip_data *chip = NULL;
 974         struct driver_data *drv_data = spi_master_get_devdata(spi->master);
 975         int ret = -EINVAL;
 976
 977         if (spi->bits_per_word != 8 && spi->bits_per_word != 16)
 978                 goto error;
 979
 980         /* Only alloc (or use chip_info) on first setup */
 981         chip_info = NULL;
 982         chip = spi_get_ctldata(spi);
 983         if (chip == NULL) {
 984                 chip = kzalloc(sizeof(*chip), GFP_KERNEL);
 985                 if (!chip) {
 986                         dev_err(&spi->dev, "cannot allocate chip data\n");
 987                         ret = -ENOMEM;
 988                         goto error;
 989                 }
 990
 991                 chip->enable_dma = 0;
 992                 chip_info = spi->controller_data;
 993         }
 994
 995         /* chip_info isn't always needed */
 996         if (chip_info) {
 997                 /* Make sure people stop trying to set fields via ctl_reg
 998                  * when they should actually be using common SPI framework.
 999                  * Currently we let through: WOM EMISO PSSE GM SZ TIMOD.
1000                  * Not sure if a user actually needs/uses any of these,
1001                  * but let's assume (for now) they do.
1002                  */
1003                 if (chip_info->ctl_reg & (SPE|MSTR|CPOL|CPHA|LSBF|SIZE)) {
1004                         dev_err(&spi->dev, "do not set bits in ctl_reg "
1005                                 "that the SPI framework manages\n");
1006                         goto error;
1007                 }
1008
1009                 chip->enable_dma = chip_info->enable_dma != 0
1010                     && drv_data->master_info->enable_dma;
1011                 chip->ctl_reg = chip_info->ctl_reg;
1012                 chip->bits_per_word = chip_info->bits_per_word;
1013                 chip->cs_chg_udelay = chip_info->cs_chg_udelay;
1014                 chip->cs_gpio = chip_info->cs_gpio;
1015                 chip->idle_tx_val = chip_info->idle_tx_val;
1016                 chip->pio_interrupt = chip_info->pio_interrupt;
1017         }
1018
1019         /* translate common spi framework into our register */
1020         if (spi->mode & SPI_CPOL)
1021                 chip->ctl_reg |= CPOL;
1022         if (spi->mode & SPI_CPHA)
1023                 chip->ctl_reg |= CPHA;
1024         if (spi->mode & SPI_LSB_FIRST)
1025                 chip->ctl_reg |= LSBF;
1026         /* we dont support running in slave mode (yet?) */
1027         chip->ctl_reg |= MSTR;
1028
1029         /*
1030          * Notice: for blackfin, the speed_hz is the value of register
1031          * SPI_BAUD, not the real baudrate
1032          */
1033         chip->baud = hz_to_spi_baud(spi->max_speed_hz);
1034         chip->flag = (1 << (spi->chip_select)) << 8;
1035         chip->chip_select_num = spi->chip_select;
1036
1037         switch (chip->bits_per_word) {
1038         case 8:
1039                 chip->n_bytes = 1;
1040                 chip->width = CFG_SPI_WORDSIZE8;
1041                 chip->read = bfin_spi_u8_reader;
1042                 chip->write = bfin_spi_u8_writer;
1043                 chip->duplex = bfin_spi_u8_duplex;
1044                 break;
1045
1046         case 16:
1047                 chip->n_bytes = 2;
1048                 chip->width = CFG_SPI_WORDSIZE16;
1049                 chip->read = bfin_spi_u16_reader;
1050                 chip->write = bfin_spi_u16_writer;
1051                 chip->duplex = bfin_spi_u16_duplex;
1052                 break;
1053
1054         default:
1055                 dev_err(&spi->dev, "%d bits_per_word is not supported\n",
1056                                 chip->bits_per_word);
1057                 goto error;
1058         }
1059
1060         if (chip->enable_dma && chip->pio_interrupt) {
1061                 dev_err(&spi->dev, "enable_dma is set, "
1062                                 "do not set pio_interrupt\n");
1063                 goto error;
1064         }
1065         /*
1066          * if any one SPI chip is registered and wants DMA, request the
1067          * DMA channel for it
1068          */
1069         if (chip->enable_dma && !drv_data->dma_requested) {
1070                 /* register dma irq handler */
1071                 ret = request_dma(drv_data->dma_channel, "BFIN_SPI_DMA");
1072                 if (ret) {
1073                         dev_err(&spi->dev,
1074                                 "Unable to request BlackFin SPI DMA channel\n");
1075                         goto error;
1076                 }
1077                 drv_data->dma_requested = 1;
1078
1079                 ret = set_dma_callback(drv_data->dma_channel,
1080                         bfin_spi_dma_irq_handler, drv_data);
1081                 if (ret) {
1082                         dev_err(&spi->dev, "Unable to set dma callback\n");
1083                         goto error;
1084                 }
1085                 dma_disable_irq(drv_data->dma_channel);
1086         }
1087
1088         if (chip->pio_interrupt && !drv_data->irq_requested) {
1089                 ret = request_irq(drv_data->spi_irq, bfin_spi_pio_irq_handler,
1090                         IRQF_DISABLED, "BFIN_SPI", drv_data);
1091                 if (ret) {
1092                         dev_err(&spi->dev, "Unable to register spi IRQ\n");
1093                         goto error;
1094                 }
1095                 drv_data->irq_requested = 1;
1096                 /* we use write mode, spi irq has to be disabled here */
1097                 disable_irq(drv_data->spi_irq);
1098         }
1099
1100         if (chip->chip_select_num == 0) {
1101                 ret = gpio_request(chip->cs_gpio, spi->modalias);
1102                 if (ret) {
1103                         dev_err(&spi->dev, "gpio_request() error\n");
1104                         goto pin_error;
1105                 }
1106                 gpio_direction_output(chip->cs_gpio, 1);
1107         }
1108
1109         dev_dbg(&spi->dev, "setup spi chip %s, width is %d, dma is %d\n",
1110                         spi->modalias, chip->width, chip->enable_dma);
1111         dev_dbg(&spi->dev, "ctl_reg is 0x%x, flag_reg is 0x%x\n",
1112                         chip->ctl_reg, chip->flag);
1113
1114         spi_set_ctldata(spi, chip);
1115
1116         dev_dbg(&spi->dev, "chip select number is %d\n", chip->chip_select_num);
1117         if (chip->chip_select_num > 0 &&
1118             chip->chip_select_num <= spi->master->num_chipselect) {
1119                 ret = peripheral_request(ssel[spi->master->bus_num]
1120                                          [chip->chip_select_num-1], spi->modalias);
1121                 if (ret) {
1122                         dev_err(&spi->dev, "peripheral_request() error\n");
1123                         goto pin_error;
1124                 }
1125         }
1126
1127         bfin_spi_cs_enable(drv_data, chip);
1128         bfin_spi_cs_deactive(drv_data, chip);
1129
1130         return 0;
1131
1132  pin_error:
1133         if (chip->chip_select_num == 0)
1134                 gpio_free(chip->cs_gpio);
1135         else
1136                 peripheral_free(ssel[spi->master->bus_num]
1137                         [chip->chip_select_num - 1]);
1138  error:
1139         if (chip) {
1140                 if (drv_data->dma_requested)
1141                         free_dma(drv_data->dma_channel);
1142                 drv_data->dma_requested = 0;
1143
1144                 kfree(chip);
1145                 /* prevent free 'chip' twice */
1146                 spi_set_ctldata(spi, NULL);
1147         }
1148
1149         return ret;
1150 }
1151
1152 /*
1153  * callback for spi framework.
1154  * clean driver specific data
1155  */
1156 static void bfin_spi_cleanup(struct spi_device *spi)
1157 {
1158         struct chip_data *chip = spi_get_ctldata(spi);
1159         struct driver_data *drv_data = spi_master_get_devdata(spi->master);
1160
1161         if (!chip)
1162                 return;
1163
1164         if ((chip->chip_select_num > 0)
1165                 && (chip->chip_select_num <= spi->master->num_chipselect)) {
1166                 peripheral_free(ssel[spi->master->bus_num]
1167                                         [chip->chip_select_num-1]);
1168                 bfin_spi_cs_disable(drv_data, chip);
1169         }
1170
1171         if (chip->chip_select_num == 0)
1172                 gpio_free(chip->cs_gpio);
1173
1174         kfree(chip);
1175         /* prevent free 'chip' twice */
1176         spi_set_ctldata(spi, NULL);
1177 }
1178
1179 static inline int bfin_spi_init_queue(struct driver_data *drv_data)
1180 {
1181         INIT_LIST_HEAD(&drv_data->queue);
1182         spin_lock_init(&drv_data->lock);
1183
1184         drv_data->run = QUEUE_STOPPED;
1185         drv_data->busy = 0;
1186
1187         /* init transfer tasklet */
1188         tasklet_init(&drv_data->pump_transfers,
1189                      bfin_spi_pump_transfers, (unsigned long)drv_data);
1190
1191         /* init messages workqueue */
1192         INIT_WORK(&drv_data->pump_messages, bfin_spi_pump_messages);
1193         drv_data->workqueue = create_singlethread_workqueue(
1194                                 dev_name(drv_data->master->dev.parent));
1195         if (drv_data->workqueue == NULL)
1196                 return -EBUSY;
1197
1198         return 0;
1199 }
1200
1201 static inline int bfin_spi_start_queue(struct driver_data *drv_data)
1202 {
1203         unsigned long flags;
1204
1205         spin_lock_irqsave(&drv_data->lock, flags);
1206
1207         if (drv_data->run == QUEUE_RUNNING || drv_data->busy) {
1208                 spin_unlock_irqrestore(&drv_data->lock, flags);
1209                 return -EBUSY;
1210         }
1211
1212         drv_data->run = QUEUE_RUNNING;
1213         drv_data->cur_msg = NULL;
1214         drv_data->cur_transfer = NULL;
1215         drv_data->cur_chip = NULL;
1216         spin_unlock_irqrestore(&drv_data->lock, flags);
1217
1218         queue_work(drv_data->workqueue, &drv_data->pump_messages);
1219
1220         return 0;
1221 }
1222
1223 static inline int bfin_spi_stop_queue(struct driver_data *drv_data)
1224 {
1225         unsigned long flags;
1226         unsigned limit = 500;
1227         int status = 0;
1228
1229         spin_lock_irqsave(&drv_data->lock, flags);
1230
1231         /*
1232          * This is a bit lame, but is optimized for the common execution path.
1233          * A wait_queue on the drv_data->busy could be used, but then the common
1234          * execution path (pump_messages) would be required to call wake_up or
1235          * friends on every SPI message. Do this instead
1236          */
1237         drv_data->run = QUEUE_STOPPED;
1238         while (!list_empty(&drv_data->queue) && drv_data->busy && limit--) {
1239                 spin_unlock_irqrestore(&drv_data->lock, flags);
1240                 msleep(10);
1241                 spin_lock_irqsave(&drv_data->lock, flags);
1242         }
1243
1244         if (!list_empty(&drv_data->queue) || drv_data->busy)
1245                 status = -EBUSY;
1246
1247         spin_unlock_irqrestore(&drv_data->lock, flags);
1248
1249         return status;
1250 }
1251
1252 static inline int bfin_spi_destroy_queue(struct driver_data *drv_data)
1253 {
1254         int status;
1255
1256         status = bfin_spi_stop_queue(drv_data);
1257         if (status != 0)
1258                 return status;
1259
1260         destroy_workqueue(drv_data->workqueue);
1261
1262         return 0;
1263 }
1264
1265 static int __init bfin_spi_probe(struct platform_device *pdev)
1266 {
1267         struct device *dev = &pdev->dev;
1268         struct bfin5xx_spi_master *platform_info;
1269         struct spi_master *master;
1270         struct driver_data *drv_data = 0;
1271         struct resource *res;
1272         int status = 0;
1273
1274         platform_info = dev->platform_data;
1275
1276         /* Allocate master with space for drv_data */
1277         master = spi_alloc_master(dev, sizeof(struct driver_data) + 16);
1278         if (!master) {
1279                 dev_err(&pdev->dev, "can not alloc spi_master\n");
1280                 return -ENOMEM;
1281         }
1282
1283         drv_data = spi_master_get_devdata(master);
1284         drv_data->master = master;
1285         drv_data->master_info = platform_info;
1286         drv_data->pdev = pdev;
1287         drv_data->pin_req = platform_info->pin_req;
1288
1289         /* the spi->mode bits supported by this driver: */
1290         master->mode_bits = SPI_CPOL | SPI_CPHA | SPI_LSB_FIRST;
1291
1292         master->bus_num = pdev->id;
1293         master->num_chipselect = platform_info->num_chipselect;
1294         master->cleanup = bfin_spi_cleanup;
1295         master->setup = bfin_spi_setup;
1296         master->transfer = bfin_spi_transfer;
1297
1298         /* Find and map our resources */
1299         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
1300         if (res == NULL) {
1301                 dev_err(dev, "Cannot get IORESOURCE_MEM\n");
1302                 status = -ENOENT;
1303                 goto out_error_get_res;
1304         }
1305
1306         drv_data->regs_base = ioremap(res->start, resource_size(res));
1307         if (drv_data->regs_base == NULL) {
1308                 dev_err(dev, "Cannot map IO\n");
1309                 status = -ENXIO;
1310                 goto out_error_ioremap;
1311         }
1312
1313         res = platform_get_resource(pdev, IORESOURCE_DMA, 0);
1314         if (res == NULL) {
1315                 dev_err(dev, "No DMA channel specified\n");
1316                 status = -ENOENT;
1317                 goto out_error_free_io;
1318         }
1319         drv_data->dma_channel = res->start;
1320
1321         drv_data->spi_irq = platform_get_irq(pdev, 0);
1322         if (drv_data->spi_irq < 0) {
1323                 dev_err(dev, "No spi pio irq specified\n");
1324                 status = -ENOENT;
1325                 goto out_error_free_io;
1326         }
1327
1328         /* Initial and start queue */
1329         status = bfin_spi_init_queue(drv_data);
1330         if (status != 0) {
1331                 dev_err(dev, "problem initializing queue\n");
1332                 goto out_error_queue_alloc;
1333         }
1334
1335         status = bfin_spi_start_queue(drv_data);
1336         if (status != 0) {
1337                 dev_err(dev, "problem starting queue\n");
1338                 goto out_error_queue_alloc;
1339         }
1340
1341         status = peripheral_request_list(drv_data->pin_req, DRV_NAME);
1342         if (status != 0) {
1343                 dev_err(&pdev->dev, ": Requesting Peripherals failed\n");
1344                 goto out_error_queue_alloc;
1345         }
1346
1347         /* Reset SPI registers. If these registers were used by the boot loader,
1348          * the sky may fall on your head if you enable the dma controller.
1349          */
1350         write_CTRL(drv_data, BIT_CTL_CPHA | BIT_CTL_MASTER);
1351         write_FLAG(drv_data, 0xFF00);
1352
1353         /* Register with the SPI framework */
1354         platform_set_drvdata(pdev, drv_data);
1355         status = spi_register_master(master);
1356         if (status != 0) {
1357                 dev_err(dev, "problem registering spi master\n");
1358                 goto out_error_queue_alloc;
1359         }
1360
1361         dev_info(dev, "%s, Version %s, regs_base@%p, dma channel@%d\n",
1362                 DRV_DESC, DRV_VERSION, drv_data->regs_base,
1363                 drv_data->dma_channel);
1364         return status;
1365
1366 out_error_queue_alloc:
1367         bfin_spi_destroy_queue(drv_data);
1368 out_error_free_io:
1369         iounmap((void *) drv_data->regs_base);
1370 out_error_ioremap:
1371 out_error_get_res:
1372         spi_master_put(master);
1373
1374         return status;
1375 }
1376
1377 /* stop hardware and remove the driver */
1378 static int __devexit bfin_spi_remove(struct platform_device *pdev)
1379 {
1380         struct driver_data *drv_data = platform_get_drvdata(pdev);
1381         int status = 0;
1382
1383         if (!drv_data)
1384                 return 0;
1385
1386         /* Remove the queue */
1387         status = bfin_spi_destroy_queue(drv_data);
1388         if (status != 0)
1389                 return status;
1390
1391         /* Disable the SSP at the peripheral and SOC level */
1392         bfin_spi_disable(drv_data);
1393
1394         /* Release DMA */
1395         if (drv_data->master_info->enable_dma) {
1396                 if (dma_channel_active(drv_data->dma_channel))
1397                         free_dma(drv_data->dma_channel);
1398         }
1399
1400         if (drv_data->irq_requested) {
1401                 free_irq(drv_data->spi_irq, drv_data);
1402                 drv_data->irq_requested = 0;
1403         }
1404
1405         /* Disconnect from the SPI framework */
1406         spi_unregister_master(drv_data->master);
1407
1408         peripheral_free_list(drv_data->pin_req);
1409
1410         /* Prevent double remove */
1411         platform_set_drvdata(pdev, NULL);
1412
1413         return 0;
1414 }
1415
1416 #ifdef CONFIG_PM
1417 static int bfin_spi_suspend(struct platform_device *pdev, pm_message_t state)
1418 {
1419         struct driver_data *drv_data = platform_get_drvdata(pdev);
1420         int status = 0;
1421
1422         status = bfin_spi_stop_queue(drv_data);
1423         if (status != 0)
1424                 return status;
1425
1426         /* stop hardware */
1427         bfin_spi_disable(drv_data);
1428
1429         return 0;
1430 }
1431
1432 static int bfin_spi_resume(struct platform_device *pdev)
1433 {
1434         struct driver_data *drv_data = platform_get_drvdata(pdev);
1435         int status = 0;
1436
1437         /* Enable the SPI interface */
1438         bfin_spi_enable(drv_data);
1439
1440         /* Start the queue running */
1441         status = bfin_spi_start_queue(drv_data);
1442         if (status != 0) {
1443                 dev_err(&pdev->dev, "problem starting queue (%d)\n", status);
1444                 return status;
1445         }
1446
1447         return 0;
1448 }
1449 #else
1450 #define bfin_spi_suspend NULL
1451 #define bfin_spi_resume NULL
1452 #endif                          /* CONFIG_PM */
1453
1454 MODULE_ALIAS("platform:bfin-spi");
1455 static struct platform_driver bfin_spi_driver = {
1456         .driver = {
1457                 .name   = DRV_NAME,
1458                 .owner  = THIS_MODULE,
1459         },
1460         .suspend        = bfin_spi_suspend,
1461         .resume         = bfin_spi_resume,
1462         .remove         = __devexit_p(bfin_spi_remove),
1463 };
1464
1465 static int __init bfin_spi_init(void)
1466 {
1467         return platform_driver_probe(&bfin_spi_driver, bfin_spi_probe);
1468 }
1469 module_init(bfin_spi_init);
1470
1471 static void __exit bfin_spi_exit(void)
1472 {
1473         platform_driver_unregister(&bfin_spi_driver);
1474 }
1475 module_exit(bfin_spi_exit);