drivers/serial/imx.c

   1 /*
   2  *  linux/drivers/serial/imx.c
   3  *
   4  *  Driver for Motorola IMX serial ports
   5  *
   6  *  Based on drivers/char/serial.c, by Linus Torvalds, Theodore Ts'o.
   7  *
   8  *  Author: Sascha Hauer <sascha@saschahauer.de>
   9  *  Copyright (C) 2004 Pengutronix
  10  *
  11  * This program is free software; you can redistribute it and/or modify
  12  * it under the terms of the GNU General Public License as published by
  13  * the Free Software Foundation; either version 2 of the License, or
  14  * (at your option) any later version.
  15  *
  16  * This program is distributed in the hope that it will be useful,
  17  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  18  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  19  * GNU General Public License for more details.
  20  *
  21  * You should have received a copy of the GNU General Public License
  22  * along with this program; if not, write to the Free Software
  23  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA
  24  *
  25  * [29-Mar-2005] Mike Lee
  26  * Added hardware handshake
  27  */
  28
  29 #if defined(CONFIG_SERIAL_IMX_CONSOLE) && defined(CONFIG_MAGIC_SYSRQ)
  30 #define SUPPORT_SYSRQ
  31 #endif
  32
  33 #include <linux/module.h>
  34 #include <linux/ioport.h>
  35 #include <linux/init.h>
  36 #include <linux/console.h>
  37 #include <linux/sysrq.h>
  38 #include <linux/platform_device.h>
  39 #include <linux/tty.h>
  40 #include <linux/tty_flip.h>
  41 #include <linux/serial_core.h>
  42 #include <linux/serial.h>
  43 #include <linux/clk.h>
  44
  45 #include <asm/io.h>
  46 #include <asm/irq.h>
  47 #include <mach/hardware.h>
  48 #include <mach/imx-uart.h>
  49
  50 /* Register definitions */
  51 #define URXD0 0x0  /* Receiver Register */
  52 #define URTX0 0x40 /* Transmitter Register */
  53 #define UCR1  0x80 /* Control Register 1 */
  54 #define UCR2  0x84 /* Control Register 2 */
  55 #define UCR3  0x88 /* Control Register 3 */
  56 #define UCR4  0x8c /* Control Register 4 */
  57 #define UFCR  0x90 /* FIFO Control Register */
  58 #define USR1  0x94 /* Status Register 1 */
  59 #define USR2  0x98 /* Status Register 2 */
  60 #define UESC  0x9c /* Escape Character Register */
  61 #define UTIM  0xa0 /* Escape Timer Register */
  62 #define UBIR  0xa4 /* BRM Incremental Register */
  63 #define UBMR  0xa8 /* BRM Modulator Register */
  64 #define UBRC  0xac /* Baud Rate Count Register */
  65 #if defined CONFIG_ARCH_MX3 || defined CONFIG_ARCH_MX2
  66 #define ONEMS 0xb0 /* One Millisecond register */
  67 #define UTS   0xb4 /* UART Test Register */
  68 #endif
  69 #if defined(CONFIG_ARCH_IMX) || defined(CONFIG_ARCH_MX1)
  70 #define BIPR1 0xb0 /* Incremental Preset Register 1 */
  71 #define BIPR2 0xb4 /* Incremental Preset Register 2 */
  72 #define BIPR3 0xb8 /* Incremental Preset Register 3 */
  73 #define BIPR4 0xbc /* Incremental Preset Register 4 */
  74 #define BMPR1 0xc0 /* BRM Modulator Register 1 */
  75 #define BMPR2 0xc4 /* BRM Modulator Register 2 */
  76 #define BMPR3 0xc8 /* BRM Modulator Register 3 */
  77 #define BMPR4 0xcc /* BRM Modulator Register 4 */
  78 #define UTS   0xd0 /* UART Test Register */
  79 #endif
  80
  81 /* UART Control Register Bit Fields.*/
  82 #define  URXD_CHARRDY    (1<<15)
  83 #define  URXD_ERR        (1<<14)
  84 #define  URXD_OVRRUN     (1<<13)
  85 #define  URXD_FRMERR     (1<<12)
  86 #define  URXD_BRK        (1<<11)
  87 #define  URXD_PRERR      (1<<10)
  88 #define  UCR1_ADEN       (1<<15) /* Auto dectect interrupt */
  89 #define  UCR1_ADBR       (1<<14) /* Auto detect baud rate */
  90 #define  UCR1_TRDYEN     (1<<13) /* Transmitter ready interrupt enable */
  91 #define  UCR1_IDEN       (1<<12) /* Idle condition interrupt */
  92 #define  UCR1_RRDYEN     (1<<9)  /* Recv ready interrupt enable */
  93 #define  UCR1_RDMAEN     (1<<8)  /* Recv ready DMA enable */
  94 #define  UCR1_IREN       (1<<7)  /* Infrared interface enable */
  95 #define  UCR1_TXMPTYEN   (1<<6)  /* Transimitter empty interrupt enable */
  96 #define  UCR1_RTSDEN     (1<<5)  /* RTS delta interrupt enable */
  97 #define  UCR1_SNDBRK     (1<<4)  /* Send break */
  98 #define  UCR1_TDMAEN     (1<<3)  /* Transmitter ready DMA enable */
  99 #if defined(CONFIG_ARCH_IMX) || defined(CONFIG_ARCH_MX1)
 100 #define  UCR1_UARTCLKEN  (1<<2)  /* UART clock enabled */
 101 #endif
 102 #if defined CONFIG_ARCH_MX3 || defined CONFIG_ARCH_MX2
 103 #define  UCR1_UARTCLKEN  (0)     /* not present on mx2/mx3 */
 104 #endif
 105 #define  UCR1_DOZE       (1<<1)  /* Doze */
 106 #define  UCR1_UARTEN     (1<<0)  /* UART enabled */
 107 #define  UCR2_ESCI       (1<<15) /* Escape seq interrupt enable */
 108 #define  UCR2_IRTS       (1<<14) /* Ignore RTS pin */
 109 #define  UCR2_CTSC       (1<<13) /* CTS pin control */
 110 #define  UCR2_CTS        (1<<12) /* Clear to send */
 111 #define  UCR2_ESCEN      (1<<11) /* Escape enable */
 112 #define  UCR2_PREN       (1<<8)  /* Parity enable */
 113 #define  UCR2_PROE       (1<<7)  /* Parity odd/even */
 114 #define  UCR2_STPB       (1<<6)  /* Stop */
 115 #define  UCR2_WS         (1<<5)  /* Word size */
 116 #define  UCR2_RTSEN      (1<<4)  /* Request to send interrupt enable */
 117 #define  UCR2_TXEN       (1<<2)  /* Transmitter enabled */
 118 #define  UCR2_RXEN       (1<<1)  /* Receiver enabled */
 119 #define  UCR2_SRST       (1<<0)  /* SW reset */
 120 #define  UCR3_DTREN      (1<<13) /* DTR interrupt enable */
 121 #define  UCR3_PARERREN   (1<<12) /* Parity enable */
 122 #define  UCR3_FRAERREN   (1<<11) /* Frame error interrupt enable */
 123 #define  UCR3_DSR        (1<<10) /* Data set ready */
 124 #define  UCR3_DCD        (1<<9)  /* Data carrier detect */
 125 #define  UCR3_RI         (1<<8)  /* Ring indicator */
 126 #define  UCR3_TIMEOUTEN  (1<<7)  /* Timeout interrupt enable */
 127 #define  UCR3_RXDSEN     (1<<6)  /* Receive status interrupt enable */
 128 #define  UCR3_AIRINTEN   (1<<5)  /* Async IR wake interrupt enable */
 129 #define  UCR3_AWAKEN     (1<<4)  /* Async wake interrupt enable */
 130 #ifdef CONFIG_ARCH_IMX
 131 #define  UCR3_REF25      (1<<3)  /* Ref freq 25 MHz, only on mx1 */
 132 #define  UCR3_REF30      (1<<2)  /* Ref Freq 30 MHz, only on mx1 */
 133 #endif
 134 #if defined CONFIG_ARCH_MX2 || defined CONFIG_ARCH_MX3
 135 #define  UCR3_RXDMUXSEL  (1<<2)  /* RXD Muxed Input Select, on mx2/mx3 */
 136 #endif
 137 #define  UCR3_INVT       (1<<1)  /* Inverted Infrared transmission */
 138 #define  UCR3_BPEN       (1<<0)  /* Preset registers enable */
 139 #define  UCR4_CTSTL_32   (32<<10) /* CTS trigger level (32 chars) */
 140 #define  UCR4_INVR       (1<<9)  /* Inverted infrared reception */
 141 #define  UCR4_ENIRI      (1<<8)  /* Serial infrared interrupt enable */
 142 #define  UCR4_WKEN       (1<<7)  /* Wake interrupt enable */
 143 #define  UCR4_REF16      (1<<6)  /* Ref freq 16 MHz */
 144 #define  UCR4_IRSC       (1<<5)  /* IR special case */
 145 #define  UCR4_TCEN       (1<<3)  /* Transmit complete interrupt enable */
 146 #define  UCR4_BKEN       (1<<2)  /* Break condition interrupt enable */
 147 #define  UCR4_OREN       (1<<1)  /* Receiver overrun interrupt enable */
 148 #define  UCR4_DREN       (1<<0)  /* Recv data ready interrupt enable */
 149 #define  UFCR_RXTL_SHF   0       /* Receiver trigger level shift */
 150 #define  UFCR_RFDIV      (7<<7)  /* Reference freq divider mask */
 151 #define  UFCR_TXTL_SHF   10      /* Transmitter trigger level shift */
 152 #define  USR1_PARITYERR  (1<<15) /* Parity error interrupt flag */
 153 #define  USR1_RTSS       (1<<14) /* RTS pin status */
 154 #define  USR1_TRDY       (1<<13) /* Transmitter ready interrupt/dma flag */
 155 #define  USR1_RTSD       (1<<12) /* RTS delta */
 156 #define  USR1_ESCF       (1<<11) /* Escape seq interrupt flag */
 157 #define  USR1_FRAMERR    (1<<10) /* Frame error interrupt flag */
 158 #define  USR1_RRDY       (1<<9)  /* Receiver ready interrupt/dma flag */
 159 #define  USR1_TIMEOUT    (1<<7)  /* Receive timeout interrupt status */
 160 #define  USR1_RXDS       (1<<6)  /* Receiver idle interrupt flag */
 161 #define  USR1_AIRINT     (1<<5)  /* Async IR wake interrupt flag */
 162 #define  USR1_AWAKE      (1<<4)  /* Aysnc wake interrupt flag */
 163 #define  USR2_ADET       (1<<15) /* Auto baud rate detect complete */
 164 #define  USR2_TXFE       (1<<14) /* Transmit buffer FIFO empty */
 165 #define  USR2_DTRF       (1<<13) /* DTR edge interrupt flag */
 166 #define  USR2_IDLE       (1<<12) /* Idle condition */
 167 #define  USR2_IRINT      (1<<8)  /* Serial infrared interrupt flag */
 168 #define  USR2_WAKE       (1<<7)  /* Wake */
 169 #define  USR2_RTSF       (1<<4)  /* RTS edge interrupt flag */
 170 #define  USR2_TXDC       (1<<3)  /* Transmitter complete */
 171 #define  USR2_BRCD       (1<<2)  /* Break condition */
 172 #define  USR2_ORE        (1<<1)  /* Overrun error */
 173 #define  USR2_RDR        (1<<0)  /* Recv data ready */
 174 #define  UTS_FRCPERR     (1<<13) /* Force parity error */
 175 #define  UTS_LOOP        (1<<12) /* Loop tx and rx */
 176 #define  UTS_TXEMPTY     (1<<6)  /* TxFIFO empty */
 177 #define  UTS_RXEMPTY     (1<<5)  /* RxFIFO empty */
 178 #define  UTS_TXFULL      (1<<4)  /* TxFIFO full */
 179 #define  UTS_RXFULL      (1<<3)  /* RxFIFO full */
 180 #define  UTS_SOFTRST     (1<<0)  /* Software reset */
 181
 182 /* We've been assigned a range on the "Low-density serial ports" major */
 183 #ifdef CONFIG_ARCH_IMX
 184 #define SERIAL_IMX_MAJOR        204
 185 #define MINOR_START             41
 186 #define DEV_NAME                "ttySMX"
 187 #define MAX_INTERNAL_IRQ        IMX_IRQS
 188 #endif
 189
 190 #ifdef CONFIG_ARCH_MXC
 191 #define SERIAL_IMX_MAJOR        207
 192 #define MINOR_START             16
 193 #define DEV_NAME                "ttymxc"
 194 #define MAX_INTERNAL_IRQ        MXC_INTERNAL_IRQS
 195 #endif
 196
 197 /*
 198  * This determines how often we check the modem status signals
 199  * for any change.  They generally aren't connected to an IRQ
 200  * so we have to poll them.  We also check immediately before
 201  * filling the TX fifo incase CTS has been dropped.
 202  */
 203 #define MCTRL_TIMEOUT   (250*HZ/1000)
 204
 205 #define DRIVER_NAME "IMX-uart"
 206
 207 #define UART_NR 8
 208
 209 struct imx_port {
 210         struct uart_port        port;
 211         struct timer_list       timer;
 212         unsigned int            old_status;
 213         int                     txirq,rxirq,rtsirq;
 214         unsigned int            have_rtscts:1;
 215         struct clk              *clk;
 216 };
 217
 218 /*
 219  * Handle any change of modem status signal since we were last called.
 220  */
 221 static void imx_mctrl_check(struct imx_port *sport)
 222 {
 223         unsigned int status, changed;
 224
 225         status = sport->port.ops->get_mctrl(&sport->port);
 226         changed = status ^ sport->old_status;
 227
 228         if (changed == 0)
 229                 return;
 230
 231         sport->old_status = status;
 232
 233         if (changed & TIOCM_RI)
 234                 sport->port.icount.rng++;
 235         if (changed & TIOCM_DSR)
 236                 sport->port.icount.dsr++;
 237         if (changed & TIOCM_CAR)
 238                 uart_handle_dcd_change(&sport->port, status & TIOCM_CAR);
 239         if (changed & TIOCM_CTS)
 240                 uart_handle_cts_change(&sport->port, status & TIOCM_CTS);
 241
 242         wake_up_interruptible(&sport->port.info->delta_msr_wait);
 243 }
 244
 245 /*
 246  * This is our per-port timeout handler, for checking the
 247  * modem status signals.
 248  */
 249 static void imx_timeout(unsigned long data)
 250 {
 251         struct imx_port *sport = (struct imx_port *)data;
 252         unsigned long flags;
 253
 254         if (sport->port.info) {
 255                 spin_lock_irqsave(&sport->port.lock, flags);
 256                 imx_mctrl_check(sport);
 257                 spin_unlock_irqrestore(&sport->port.lock, flags);
 258
 259                 mod_timer(&sport->timer, jiffies + MCTRL_TIMEOUT);
 260         }
 261 }
 262
 263 /*
 264  * interrupts disabled on entry
 265  */
 266 static void imx_stop_tx(struct uart_port *port)
 267 {
 268         struct imx_port *sport = (struct imx_port *)port;
 269         unsigned long temp;
 270
 271         temp = readl(sport->port.membase + UCR1);
 272         writel(temp & ~UCR1_TXMPTYEN, sport->port.membase + UCR1);
 273 }
 274
 275 /*
 276  * interrupts disabled on entry
 277  */
 278 static void imx_stop_rx(struct uart_port *port)
 279 {
 280         struct imx_port *sport = (struct imx_port *)port;
 281         unsigned long temp;
 282
 283         temp = readl(sport->port.membase + UCR2);
 284         writel(temp &~ UCR2_RXEN, sport->port.membase + UCR2);
 285 }
 286
 287 /*
 288  * Set the modem control timer to fire immediately.
 289  */
 290 static void imx_enable_ms(struct uart_port *port)
 291 {
 292         struct imx_port *sport = (struct imx_port *)port;
 293
 294         mod_timer(&sport->timer, jiffies);
 295 }
 296
 297 static inline void imx_transmit_buffer(struct imx_port *sport)
 298 {
 299         struct circ_buf *xmit = &sport->port.info->xmit;
 300
 301         while (!(readl(sport->port.membase + UTS) & UTS_TXFULL)) {
 302                 /* send xmit->buf[xmit->tail]
 303                  * out the port here */
 304                 writel(xmit->buf[xmit->tail], sport->port.membase + URTX0);
 305                 xmit->tail = (xmit->tail + 1) & (UART_XMIT_SIZE - 1);
 306                 sport->port.icount.tx++;
 307                 if (uart_circ_empty(xmit))
 308                         break;
 309         }
 310
 311         if (uart_circ_chars_pending(xmit) < WAKEUP_CHARS)
 312                 uart_write_wakeup(&sport->port);
 313
 314         if (uart_circ_empty(xmit))
 315                 imx_stop_tx(&sport->port);
 316 }
 317
 318 /*
 319  * interrupts disabled on entry
 320  */
 321 static void imx_start_tx(struct uart_port *port)
 322 {
 323         struct imx_port *sport = (struct imx_port *)port;
 324         unsigned long temp;
 325
 326         temp = readl(sport->port.membase + UCR1);
 327         writel(temp | UCR1_TXMPTYEN, sport->port.membase + UCR1);
 328
 329         if (readl(sport->port.membase + UTS) & UTS_TXEMPTY)
 330                 imx_transmit_buffer(sport);
 331 }
 332
 333 static irqreturn_t imx_rtsint(int irq, void *dev_id)
 334 {
 335         struct imx_port *sport = dev_id;
 336         unsigned int val = readl(sport->port.membase + USR1) & USR1_RTSS;
 337         unsigned long flags;
 338
 339         spin_lock_irqsave(&sport->port.lock, flags);
 340
 341         writel(USR1_RTSD, sport->port.membase + USR1);
 342         uart_handle_cts_change(&sport->port, !!val);
 343         wake_up_interruptible(&sport->port.info->delta_msr_wait);
 344
 345         spin_unlock_irqrestore(&sport->port.lock, flags);
 346         return IRQ_HANDLED;
 347 }
 348
 349 static irqreturn_t imx_txint(int irq, void *dev_id)
 350 {
 351         struct imx_port *sport = dev_id;
 352         struct circ_buf *xmit = &sport->port.info->xmit;
 353         unsigned long flags;
 354
 355         spin_lock_irqsave(&sport->port.lock,flags);
 356         if (sport->port.x_char)
 357         {
 358                 /* Send next char */
 359                 writel(sport->port.x_char, sport->port.membase + URTX0);
 360                 goto out;
 361         }
 362
 363         if (uart_circ_empty(xmit) || uart_tx_stopped(&sport->port)) {
 364                 imx_stop_tx(&sport->port);
 365                 goto out;
 366         }
 367
 368         imx_transmit_buffer(sport);
 369
 370         if (uart_circ_chars_pending(xmit) < WAKEUP_CHARS)
 371                 uart_write_wakeup(&sport->port);
 372
 373 out:
 374         spin_unlock_irqrestore(&sport->port.lock,flags);
 375         return IRQ_HANDLED;
 376 }
 377
 378 static irqreturn_t imx_rxint(int irq, void *dev_id)
 379 {
 380         struct imx_port *sport = dev_id;
 381         unsigned int rx,flg,ignored = 0;
 382         struct tty_struct *tty = sport->port.info->port.tty;
 383         unsigned long flags, temp;
 384
 385         spin_lock_irqsave(&sport->port.lock,flags);
 386
 387         while (readl(sport->port.membase + USR2) & USR2_RDR) {
 388                 flg = TTY_NORMAL;
 389                 sport->port.icount.rx++;
 390
 391                 rx = readl(sport->port.membase + URXD0);
 392
 393                 temp = readl(sport->port.membase + USR2);
 394                 if (temp & USR2_BRCD) {
 395                         writel(temp | USR2_BRCD, sport->port.membase + USR2);
 396                         if (uart_handle_break(&sport->port))
 397                                 continue;
 398                 }
 399
 400                 if (uart_handle_sysrq_char(&sport->port, (unsigned char)rx))
 401                         continue;
 402
 403                 if (rx & (URXD_PRERR | URXD_OVRRUN | URXD_FRMERR) ) {
 404                         if (rx & URXD_PRERR)
 405                                 sport->port.icount.parity++;
 406                         else if (rx & URXD_FRMERR)
 407                                 sport->port.icount.frame++;
 408                         if (rx & URXD_OVRRUN)
 409                                 sport->port.icount.overrun++;
 410
 411                         if (rx & sport->port.ignore_status_mask) {
 412                                 if (++ignored > 100)
 413                                         goto out;
 414                                 continue;
 415                         }
 416
 417                         rx &= sport->port.read_status_mask;
 418
 419                         if (rx & URXD_PRERR)
 420                                 flg = TTY_PARITY;
 421                         else if (rx & URXD_FRMERR)
 422                                 flg = TTY_FRAME;
 423                         if (rx & URXD_OVRRUN)
 424                                 flg = TTY_OVERRUN;
 425
 426 #ifdef SUPPORT_SYSRQ
 427                         sport->port.sysrq = 0;
 428 #endif
 429                 }
 430
 431                 tty_insert_flip_char(tty, rx, flg);
 432         }
 433
 434 out:
 435         spin_unlock_irqrestore(&sport->port.lock,flags);
 436         tty_flip_buffer_push(tty);
 437         return IRQ_HANDLED;
 438 }
 439
 440 static irqreturn_t imx_int(int irq, void *dev_id)
 441 {
 442         struct imx_port *sport = dev_id;
 443         unsigned int sts;
 444
 445         sts = readl(sport->port.membase + USR1);
 446
 447         if (sts & USR1_RRDY)
 448                 imx_rxint(irq, dev_id);
 449
 450         if (sts & USR1_TRDY &&
 451                         readl(sport->port.membase + UCR1) & UCR1_TXMPTYEN)
 452                 imx_txint(irq, dev_id);
 453
 454         if (sts & USR1_RTSD)
 455                 imx_rtsint(irq, dev_id);
 456
 457         return IRQ_HANDLED;
 458 }
 459
 460 /*
 461  * Return TIOCSER_TEMT when transmitter is not busy.
 462  */
 463 static unsigned int imx_tx_empty(struct uart_port *port)
 464 {
 465         struct imx_port *sport = (struct imx_port *)port;
 466
 467         return (readl(sport->port.membase + USR2) & USR2_TXDC) ?  TIOCSER_TEMT : 0;
 468 }
 469
 470 /*
 471  * We have a modem side uart, so the meanings of RTS and CTS are inverted.
 472  */
 473 static unsigned int imx_get_mctrl(struct uart_port *port)
 474 {
 475         struct imx_port *sport = (struct imx_port *)port;
 476         unsigned int tmp = TIOCM_DSR | TIOCM_CAR;
 477
 478         if (readl(sport->port.membase + USR1) & USR1_RTSS)
 479                 tmp |= TIOCM_CTS;
 480
 481         if (readl(sport->port.membase + UCR2) & UCR2_CTS)
 482                 tmp |= TIOCM_RTS;
 483
 484         return tmp;
 485 }
 486
 487 static void imx_set_mctrl(struct uart_port *port, unsigned int mctrl)
 488 {
 489         struct imx_port *sport = (struct imx_port *)port;
 490         unsigned long temp;
 491
 492         temp = readl(sport->port.membase + UCR2) & ~UCR2_CTS;
 493
 494         if (mctrl & TIOCM_RTS)
 495                 temp |= UCR2_CTS;
 496
 497         writel(temp, sport->port.membase + UCR2);
 498 }
 499
 500 /*
 501  * Interrupts always disabled.
 502  */
 503 static void imx_break_ctl(struct uart_port *port, int break_state)
 504 {
 505         struct imx_port *sport = (struct imx_port *)port;
 506         unsigned long flags, temp;
 507
 508         spin_lock_irqsave(&sport->port.lock, flags);
 509
 510         temp = readl(sport->port.membase + UCR1) & ~UCR1_SNDBRK;
 511
 512         if ( break_state != 0 )
 513                 temp |= UCR1_SNDBRK;
 514
 515         writel(temp, sport->port.membase + UCR1);
 516
 517         spin_unlock_irqrestore(&sport->port.lock, flags);
 518 }
 519
 520 #define TXTL 2 /* reset default */
 521 #define RXTL 1 /* reset default */
 522
 523 static int imx_setup_ufcr(struct imx_port *sport, unsigned int mode)
 524 {
 525         unsigned int val;
 526         unsigned int ufcr_rfdiv;
 527
 528         /* set receiver / transmitter trigger level.
 529          * RFDIV is set such way to satisfy requested uartclk value
 530          */
 531         val = TXTL << 10 | RXTL;
 532         ufcr_rfdiv = (clk_get_rate(sport->clk) + sport->port.uartclk / 2)
 533                         / sport->port.uartclk;
 534
 535         if(!ufcr_rfdiv)
 536                 ufcr_rfdiv = 1;
 537
 538         if(ufcr_rfdiv >= 7)
 539                 ufcr_rfdiv = 6;
 540         else
 541                 ufcr_rfdiv = 6 - ufcr_rfdiv;
 542
 543         val |= UFCR_RFDIV & (ufcr_rfdiv << 7);
 544
 545         writel(val, sport->port.membase + UFCR);
 546
 547         return 0;
 548 }
 549
 550 static int imx_startup(struct uart_port *port)
 551 {
 552         struct imx_port *sport = (struct imx_port *)port;
 553         int retval;
 554         unsigned long flags, temp;
 555
 556         imx_setup_ufcr(sport, 0);
 557
 558         /* disable the DREN bit (Data Ready interrupt enable) before
 559          * requesting IRQs
 560          */
 561         temp = readl(sport->port.membase + UCR4);
 562         writel(temp & ~UCR4_DREN, sport->port.membase + UCR4);
 563
 564         /*
 565          * Allocate the IRQ(s) i.MX1 has three interrupts whereas later
 566          * chips only have one interrupt.
 567          */
 568         if (sport->txirq > 0) {
 569                 retval = request_irq(sport->rxirq, imx_rxint, 0,
 570                                 DRIVER_NAME, sport);
 571                 if (retval)
 572                         goto error_out1;
 573
 574                 retval = request_irq(sport->txirq, imx_txint, 0,
 575                                 DRIVER_NAME, sport);
 576                 if (retval)
 577                         goto error_out2;
 578
 579                 retval = request_irq(sport->rtsirq, imx_rtsint,
 580                              (sport->rtsirq < MAX_INTERNAL_IRQ) ? 0 :
 581                                IRQF_TRIGGER_FALLING | IRQF_TRIGGER_RISING,
 582                                 DRIVER_NAME, sport);
 583                 if (retval)
 584                         goto error_out3;
 585         } else {
 586                 retval = request_irq(sport->port.irq, imx_int, 0,
 587                                 DRIVER_NAME, sport);
 588                 if (retval) {
 589                         free_irq(sport->port.irq, sport);
 590                         goto error_out1;
 591                 }
 592         }
 593
 594         /*
 595          * Finally, clear and enable interrupts
 596          */
 597         writel(USR1_RTSD, sport->port.membase + USR1);
 598
 599         temp = readl(sport->port.membase + UCR1);
 600         temp |= UCR1_RRDYEN | UCR1_RTSDEN | UCR1_UARTEN;
 601         writel(temp, sport->port.membase + UCR1);
 602
 603         temp = readl(sport->port.membase + UCR2);
 604         temp |= (UCR2_RXEN | UCR2_TXEN);
 605         writel(temp, sport->port.membase + UCR2);
 606
 607 #if defined CONFIG_ARCH_MX2 || defined CONFIG_ARCH_MX3
 608         temp = readl(sport->port.membase + UCR3);
 609         temp |= UCR3_RXDMUXSEL;
 610         writel(temp, sport->port.membase + UCR3);
 611 #endif
 612
 613         /*
 614          * Enable modem status interrupts
 615          */
 616         spin_lock_irqsave(&sport->port.lock,flags);
 617         imx_enable_ms(&sport->port);
 618         spin_unlock_irqrestore(&sport->port.lock,flags);
 619
 620         return 0;
 621
 622 error_out3:
 623         if (sport->txirq)
 624                 free_irq(sport->txirq, sport);
 625 error_out2:
 626         if (sport->rxirq)
 627                 free_irq(sport->rxirq, sport);
 628 error_out1:
 629         return retval;
 630 }
 631
 632 static void imx_shutdown(struct uart_port *port)
 633 {
 634         struct imx_port *sport = (struct imx_port *)port;
 635         unsigned long temp;
 636
 637         /*
 638          * Stop our timer.
 639          */
 640         del_timer_sync(&sport->timer);
 641
 642         /*
 643          * Free the interrupts
 644          */
 645         if (sport->txirq > 0) {
 646                 free_irq(sport->rtsirq, sport);
 647                 free_irq(sport->txirq, sport);
 648                 free_irq(sport->rxirq, sport);
 649         } else
 650                 free_irq(sport->port.irq, sport);
 651
 652         /*
 653          * Disable all interrupts, port and break condition.
 654          */
 655
 656         temp = readl(sport->port.membase + UCR1);
 657         temp &= ~(UCR1_TXMPTYEN | UCR1_RRDYEN | UCR1_RTSDEN | UCR1_UARTEN);
 658         writel(temp, sport->port.membase + UCR1);
 659 }
 660
 661 static void
 662 imx_set_termios(struct uart_port *port, struct ktermios *termios,
 663                    struct ktermios *old)
 664 {
 665         struct imx_port *sport = (struct imx_port *)port;
 666         unsigned long flags;
 667         unsigned int ucr2, old_ucr1, old_txrxen, baud, quot;
 668         unsigned int old_csize = old ? old->c_cflag & CSIZE : CS8;
 669         unsigned int div, num, denom, ufcr;
 670
 671         /*
 672          * If we don't support modem control lines, don't allow
 673          * these to be set.
 674          */
 675         if (0) {
 676                 termios->c_cflag &= ~(HUPCL | CRTSCTS | CMSPAR);
 677                 termios->c_cflag |= CLOCAL;
 678         }
 679
 680         /*
 681          * We only support CS7 and CS8.
 682          */
 683         while ((termios->c_cflag & CSIZE) != CS7 &&
 684                (termios->c_cflag & CSIZE) != CS8) {
 685                 termios->c_cflag &= ~CSIZE;
 686                 termios->c_cflag |= old_csize;
 687                 old_csize = CS8;
 688         }
 689
 690         if ((termios->c_cflag & CSIZE) == CS8)
 691                 ucr2 = UCR2_WS | UCR2_SRST | UCR2_IRTS;
 692         else
 693                 ucr2 = UCR2_SRST | UCR2_IRTS;
 694
 695         if (termios->c_cflag & CRTSCTS) {
 696                 if( sport->have_rtscts ) {
 697                         ucr2 &= ~UCR2_IRTS;
 698                         ucr2 |= UCR2_CTSC;
 699                 } else {
 700                         termios->c_cflag &= ~CRTSCTS;
 701                 }
 702         }
 703
 704         if (termios->c_cflag & CSTOPB)
 705                 ucr2 |= UCR2_STPB;
 706         if (termios->c_cflag & PARENB) {
 707                 ucr2 |= UCR2_PREN;
 708                 if (termios->c_cflag & PARODD)
 709                         ucr2 |= UCR2_PROE;
 710         }
 711
 712         /*
 713          * Ask the core to calculate the divisor for us.
 714          */
 715         baud = uart_get_baud_rate(port, termios, old, 50, port->uartclk / 16);
 716         quot = uart_get_divisor(port, baud);
 717
 718         spin_lock_irqsave(&sport->port.lock, flags);
 719
 720         sport->port.read_status_mask = 0;
 721         if (termios->c_iflag & INPCK)
 722                 sport->port.read_status_mask |= (URXD_FRMERR | URXD_PRERR);
 723         if (termios->c_iflag & (BRKINT | PARMRK))
 724                 sport->port.read_status_mask |= URXD_BRK;
 725
 726         /*
 727          * Characters to ignore
 728          */
 729         sport->port.ignore_status_mask = 0;
 730         if (termios->c_iflag & IGNPAR)
 731                 sport->port.ignore_status_mask |= URXD_PRERR;
 732         if (termios->c_iflag & IGNBRK) {
 733                 sport->port.ignore_status_mask |= URXD_BRK;
 734                 /*
 735                  * If we're ignoring parity and break indicators,
 736                  * ignore overruns too (for real raw support).
 737                  */
 738                 if (termios->c_iflag & IGNPAR)
 739                         sport->port.ignore_status_mask |= URXD_OVRRUN;
 740         }
 741
 742         del_timer_sync(&sport->timer);
 743
 744         /*
 745          * Update the per-port timeout.
 746          */
 747         uart_update_timeout(port, termios->c_cflag, baud);
 748
 749         /*
 750          * disable interrupts and drain transmitter
 751          */
 752         old_ucr1 = readl(sport->port.membase + UCR1);
 753         writel(old_ucr1 & ~(UCR1_TXMPTYEN | UCR1_RRDYEN | UCR1_RTSDEN),
 754                         sport->port.membase + UCR1);
 755
 756         while ( !(readl(sport->port.membase + USR2) & USR2_TXDC))
 757                 barrier();
 758
 759         /* then, disable everything */
 760         old_txrxen = readl(sport->port.membase + UCR2);
 761         writel(old_txrxen & ~( UCR2_TXEN | UCR2_RXEN),
 762                         sport->port.membase + UCR2);
 763         old_txrxen &= (UCR2_TXEN | UCR2_RXEN);
 764
 765         div = sport->port.uartclk / (baud * 16);
 766         if (div > 7)
 767                 div = 7;
 768         if (!div)
 769                 div = 1;
 770
 771         num = baud;
 772         denom = port->uartclk / div / 16;
 773
 774         /* shift num and denom right until they fit into 16 bits */
 775         while (num > 0x10000 || denom > 0x10000) {
 776                 num >>= 1;
 777                 denom >>= 1;
 778         }
 779         if (num > 0)
 780                 num -= 1;
 781         if (denom > 0)
 782                 denom -= 1;
 783
 784         writel(num, sport->port.membase + UBIR);
 785         writel(denom, sport->port.membase + UBMR);
 786
 787         if (div == 7)
 788                 div = 6; /* 6 in RFDIV means divide by 7 */
 789         else
 790                 div = 6 - div;
 791
 792         ufcr = readl(sport->port.membase + UFCR);
 793         ufcr = (ufcr & (~UFCR_RFDIV)) |
 794             (div << 7);
 795         writel(ufcr, sport->port.membase + UFCR);
 796
 797 #ifdef ONEMS
 798         writel(sport->port.uartclk / div / 1000, sport->port.membase + ONEMS);
 799 #endif
 800
 801         writel(old_ucr1, sport->port.membase + UCR1);
 802
 803         /* set the parity, stop bits and data size */
 804         writel(ucr2 | old_txrxen, sport->port.membase + UCR2);
 805
 806         if (UART_ENABLE_MS(&sport->port, termios->c_cflag))
 807                 imx_enable_ms(&sport->port);
 808
 809         spin_unlock_irqrestore(&sport->port.lock, flags);
 810 }
 811
 812 static const char *imx_type(struct uart_port *port)
 813 {
 814         struct imx_port *sport = (struct imx_port *)port;
 815
 816         return sport->port.type == PORT_IMX ? "IMX" : NULL;
 817 }
 818
 819 /*
 820  * Release the memory region(s) being used by 'port'.
 821  */
 822 static void imx_release_port(struct uart_port *port)
 823 {
 824         struct platform_device *pdev = to_platform_device(port->dev);
 825         struct resource *mmres;
 826
 827         mmres = platform_get_resource(pdev, IORESOURCE_MEM, 0);
 828         release_mem_region(mmres->start, mmres->end - mmres->start + 1);
 829 }
 830
 831 /*
 832  * Request the memory region(s) being used by 'port'.
 833  */
 834 static int imx_request_port(struct uart_port *port)
 835 {
 836         struct platform_device *pdev = to_platform_device(port->dev);
 837         struct resource *mmres;
 838         void *ret;
 839
 840         mmres = platform_get_resource(pdev, IORESOURCE_MEM, 0);
 841         if (!mmres)
 842                 return -ENODEV;
 843
 844         ret = request_mem_region(mmres->start, mmres->end - mmres->start + 1,
 845                         "imx-uart");
 846
 847         return  ret ? 0 : -EBUSY;
 848 }
 849
 850 /*
 851  * Configure/autoconfigure the port.
 852  */
 853 static void imx_config_port(struct uart_port *port, int flags)
 854 {
 855         struct imx_port *sport = (struct imx_port *)port;
 856
 857         if (flags & UART_CONFIG_TYPE &&
 858             imx_request_port(&sport->port) == 0)
 859                 sport->port.type = PORT_IMX;
 860 }
 861
 862 /*
 863  * Verify the new serial_struct (for TIOCSSERIAL).
 864  * The only change we allow are to the flags and type, and
 865  * even then only between PORT_IMX and PORT_UNKNOWN
 866  */
 867 static int
 868 imx_verify_port(struct uart_port *port, struct serial_struct *ser)
 869 {
 870         struct imx_port *sport = (struct imx_port *)port;
 871         int ret = 0;
 872
 873         if (ser->type != PORT_UNKNOWN && ser->type != PORT_IMX)
 874                 ret = -EINVAL;
 875         if (sport->port.irq != ser->irq)
 876                 ret = -EINVAL;
 877         if (ser->io_type != UPIO_MEM)
 878                 ret = -EINVAL;
 879         if (sport->port.uartclk / 16 != ser->baud_base)
 880                 ret = -EINVAL;
 881         if ((void *)sport->port.mapbase != ser->iomem_base)
 882                 ret = -EINVAL;
 883         if (sport->port.iobase != ser->port)
 884                 ret = -EINVAL;
 885         if (ser->hub6 != 0)
 886                 ret = -EINVAL;
 887         return ret;
 888 }
 889
 890 static struct uart_ops imx_pops = {
 891         .tx_empty       = imx_tx_empty,
 892         .set_mctrl      = imx_set_mctrl,
 893         .get_mctrl      = imx_get_mctrl,
 894         .stop_tx        = imx_stop_tx,
 895         .start_tx       = imx_start_tx,
 896         .stop_rx        = imx_stop_rx,
 897         .enable_ms      = imx_enable_ms,
 898         .break_ctl      = imx_break_ctl,
 899         .startup        = imx_startup,
 900         .shutdown       = imx_shutdown,
 901         .set_termios    = imx_set_termios,
 902         .type           = imx_type,
 903         .release_port   = imx_release_port,
 904         .request_port   = imx_request_port,
 905         .config_port    = imx_config_port,
 906         .verify_port    = imx_verify_port,
 907 };
 908
 909 static struct imx_port *imx_ports[UART_NR];
 910
 911 #ifdef CONFIG_SERIAL_IMX_CONSOLE
 912 static void imx_console_putchar(struct uart_port *port, int ch)
 913 {
 914         struct imx_port *sport = (struct imx_port *)port;
 915
 916         while (readl(sport->port.membase + UTS) & UTS_TXFULL)
 917                 barrier();
 918
 919         writel(ch, sport->port.membase + URTX0);
 920 }
 921
 922 /*
 923  * Interrupts are disabled on entering
 924  */
 925 static void
 926 imx_console_write(struct console *co, const char *s, unsigned int count)
 927 {
 928         struct imx_port *sport = imx_ports[co->index];
 929         unsigned int old_ucr1, old_ucr2;
 930
 931         /*
 932          *      First, save UCR1/2 and then disable interrupts
 933          */
 934         old_ucr1 = readl(sport->port.membase + UCR1);
 935         old_ucr2 = readl(sport->port.membase + UCR2);
 936
 937         writel((old_ucr1 | UCR1_UARTCLKEN | UCR1_UARTEN) &
 938                 ~(UCR1_TXMPTYEN | UCR1_RRDYEN | UCR1_RTSDEN),
 939                 sport->port.membase + UCR1);
 940
 941         writel(old_ucr2 | UCR2_TXEN, sport->port.membase + UCR2);
 942
 943         uart_console_write(&sport->port, s, count, imx_console_putchar);
 944
 945         /*
 946          *      Finally, wait for transmitter to become empty
 947          *      and restore UCR1/2
 948          */
 949         while (!(readl(sport->port.membase + USR2) & USR2_TXDC));
 950
 951         writel(old_ucr1, sport->port.membase + UCR1);
 952         writel(old_ucr2, sport->port.membase + UCR2);
 953 }
 954
 955 /*
 956  * If the port was already initialised (eg, by a boot loader),
 957  * try to determine the current setup.
 958  */
 959 static void __init
 960 imx_console_get_options(struct imx_port *sport, int *baud,
 961                            int *parity, int *bits)
 962 {
 963
 964         if ( readl(sport->port.membase + UCR1) | UCR1_UARTEN ) {
 965                 /* ok, the port was enabled */
 966                 unsigned int ucr2, ubir,ubmr, uartclk;
 967                 unsigned int baud_raw;
 968                 unsigned int ucfr_rfdiv;
 969
 970                 ucr2 = readl(sport->port.membase + UCR2);
 971
 972                 *parity = 'n';
 973                 if (ucr2 & UCR2_PREN) {
 974                         if (ucr2 & UCR2_PROE)
 975                                 *parity = 'o';
 976                         else
 977                                 *parity = 'e';
 978                 }
 979
 980                 if (ucr2 & UCR2_WS)
 981                         *bits = 8;
 982                 else
 983                         *bits = 7;
 984
 985                 ubir = readl(sport->port.membase + UBIR) & 0xffff;
 986                 ubmr = readl(sport->port.membase + UBMR) & 0xffff;
 987
 988                 ucfr_rfdiv = (readl(sport->port.membase + UFCR) & UFCR_RFDIV) >> 7;
 989                 if (ucfr_rfdiv == 6)
 990                         ucfr_rfdiv = 7;
 991                 else
 992                         ucfr_rfdiv = 6 - ucfr_rfdiv;
 993
 994                 uartclk = clk_get_rate(sport->clk);
 995                 uartclk /= ucfr_rfdiv;
 996
 997                 {       /*
 998                          * The next code provides exact computation of
 999                          *   baud_raw = round(((uartclk/16) * (ubir + 1)) / (ubmr + 1))
1000                          * without need of float support or long long division,
1001                          * which would be required to prevent 32bit arithmetic overflow
1002                          */
1003                         unsigned int mul = ubir + 1;
1004                         unsigned int div = 16 * (ubmr + 1);
1005                         unsigned int rem = uartclk % div;
1006
1007                         baud_raw = (uartclk / div) * mul;
1008                         baud_raw += (rem * mul + div / 2) / div;
1009                         *baud = (baud_raw + 50) / 100 * 100;
1010                 }
1011
1012                 if(*baud != baud_raw)
1013                         printk(KERN_INFO "Serial: Console IMX rounded baud rate from %d to %d\n",
1014                                 baud_raw, *baud);
1015         }
1016 }
1017
1018 static int __init
1019 imx_console_setup(struct console *co, char *options)
1020 {
1021         struct imx_port *sport;
1022         int baud = 9600;
1023         int bits = 8;
1024         int parity = 'n';
1025         int flow = 'n';
1026
1027         /*
1028          * Check whether an invalid uart number has been specified, and
1029          * if so, search for the first available port that does have
1030          * console support.
1031          */
1032         if (co->index == -1 || co->index >= ARRAY_SIZE(imx_ports))
1033                 co->index = 0;
1034         sport = imx_ports[co->index];
1035         if(sport == NULL)
1036                 return -ENODEV;
1037
1038         if (options)
1039                 uart_parse_options(options, &baud, &parity, &bits, &flow);
1040         else
1041                 imx_console_get_options(sport, &baud, &parity, &bits);
1042
1043         imx_setup_ufcr(sport, 0);
1044
1045         return uart_set_options(&sport->port, co, baud, parity, bits, flow);
1046 }
1047
1048 static struct uart_driver imx_reg;
1049 static struct console imx_console = {
1050         .name           = DEV_NAME,
1051         .write          = imx_console_write,
1052         .device         = uart_console_device,
1053         .setup          = imx_console_setup,
1054         .flags          = CON_PRINTBUFFER,
1055         .index          = -1,
1056         .data           = &imx_reg,
1057 };
1058
1059 #define IMX_CONSOLE     &imx_console
1060 #else
1061 #define IMX_CONSOLE     NULL
1062 #endif
1063
1064 static struct uart_driver imx_reg = {
1065         .owner          = THIS_MODULE,
1066         .driver_name    = DRIVER_NAME,
1067         .dev_name       = DEV_NAME,
1068         .major          = SERIAL_IMX_MAJOR,
1069         .minor          = MINOR_START,
1070         .nr             = ARRAY_SIZE(imx_ports),
1071         .cons           = IMX_CONSOLE,
1072 };
1073
1074 static int serial_imx_suspend(struct platform_device *dev, pm_message_t state)
1075 {
1076         struct imx_port *sport = platform_get_drvdata(dev);
1077
1078         if (sport)
1079                 uart_suspend_port(&imx_reg, &sport->port);
1080
1081         return 0;
1082 }
1083
1084 static int serial_imx_resume(struct platform_device *dev)
1085 {
1086         struct imx_port *sport = platform_get_drvdata(dev);
1087
1088         if (sport)
1089                 uart_resume_port(&imx_reg, &sport->port);
1090
1091         return 0;
1092 }
1093
1094 static int serial_imx_probe(struct platform_device *pdev)
1095 {
1096         struct imx_port *sport;
1097         struct imxuart_platform_data *pdata;
1098         void __iomem *base;
1099         int ret = 0;
1100         struct resource *res;
1101
1102         sport = kzalloc(sizeof(*sport), GFP_KERNEL);
1103         if (!sport)
1104                 return -ENOMEM;
1105
1106         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
1107         if (!res) {
1108                 ret = -ENODEV;
1109                 goto free;
1110         }
1111
1112         base = ioremap(res->start, PAGE_SIZE);
1113         if (!base) {
1114                 ret = -ENOMEM;
1115                 goto free;
1116         }
1117
1118         sport->port.dev = &pdev->dev;
1119         sport->port.mapbase = res->start;
1120         sport->port.membase = base;
1121         sport->port.type = PORT_IMX,
1122         sport->port.iotype = UPIO_MEM;
1123         sport->port.irq = platform_get_irq(pdev, 0);
1124         sport->rxirq = platform_get_irq(pdev, 0);
1125         sport->txirq = platform_get_irq(pdev, 1);
1126         sport->rtsirq = platform_get_irq(pdev, 2);
1127         sport->port.fifosize = 32;
1128         sport->port.ops = &imx_pops;
1129         sport->port.flags = UPF_BOOT_AUTOCONF;
1130         sport->port.line = pdev->id;
1131         init_timer(&sport->timer);
1132         sport->timer.function = imx_timeout;
1133         sport->timer.data     = (unsigned long)sport;
1134
1135         sport->clk = clk_get(&pdev->dev, "uart");
1136         if (IS_ERR(sport->clk)) {
1137                 ret = PTR_ERR(sport->clk);
1138                 goto unmap;
1139         }
1140         clk_enable(sport->clk);
1141
1142         sport->port.uartclk = clk_get_rate(sport->clk);
1143
1144         imx_ports[pdev->id] = sport;
1145
1146         pdata = pdev->dev.platform_data;
1147         if (pdata && (pdata->flags & IMXUART_HAVE_RTSCTS))
1148                 sport->have_rtscts = 1;
1149
1150         if (pdata->init) {
1151                 ret = pdata->init(pdev);
1152                 if (ret)
1153                         goto clkput;
1154         }
1155
1156         uart_add_one_port(&imx_reg, &sport->port);
1157         platform_set_drvdata(pdev, &sport->port);
1158
1159         return 0;
1160 clkput:
1161         clk_put(sport->clk);
1162         clk_disable(sport->clk);
1163 unmap:
1164         iounmap(sport->port.membase);
1165 free:
1166         kfree(sport);
1167
1168         return ret;
1169 }
1170
1171 static int serial_imx_remove(struct platform_device *pdev)
1172 {
1173         struct imxuart_platform_data *pdata;
1174         struct imx_port *sport = platform_get_drvdata(pdev);
1175
1176         pdata = pdev->dev.platform_data;
1177
1178         platform_set_drvdata(pdev, NULL);
1179
1180         if (sport) {
1181                 uart_remove_one_port(&imx_reg, &sport->port);
1182                 clk_put(sport->clk);
1183         }
1184
1185         clk_disable(sport->clk);
1186
1187         if (pdata->exit)
1188                 pdata->exit(pdev);
1189
1190         iounmap(sport->port.membase);
1191         kfree(sport);
1192
1193         return 0;
1194 }
1195
1196 static struct platform_driver serial_imx_driver = {
1197         .probe          = serial_imx_probe,
1198         .remove         = serial_imx_remove,
1199
1200         .suspend        = serial_imx_suspend,
1201         .resume         = serial_imx_resume,
1202         .driver         = {
1203                 .name   = "imx-uart",
1204                 .owner  = THIS_MODULE,
1205         },
1206 };
1207
1208 static int __init imx_serial_init(void)
1209 {
1210         int ret;
1211
1212         printk(KERN_INFO "Serial: IMX driver\n");
1213
1214         ret = uart_register_driver(&imx_reg);
1215         if (ret)
1216                 return ret;
1217
1218         ret = platform_driver_register(&serial_imx_driver);
1219         if (ret != 0)
1220                 uart_unregister_driver(&imx_reg);
1221
1222         return 0;
1223 }
1224
1225 static void __exit imx_serial_exit(void)
1226 {
1227         platform_driver_unregister(&serial_imx_driver);
1228         uart_unregister_driver(&imx_reg);
1229 }
1230
1231 module_init(imx_serial_init);
1232 module_exit(imx_serial_exit);
1233
1234 MODULE_AUTHOR("Sascha Hauer");
1235 MODULE_DESCRIPTION("IMX generic serial port driver");
1236 MODULE_LICENSE("GPL");
1237 MODULE_ALIAS("platform:imx-uart");