drivers/serial/imx.c

   1 /*
   2  *  linux/drivers/serial/imx.c
   3  *
   4  *  Driver for Motorola IMX serial ports
   5  *
   6  *  Based on drivers/char/serial.c, by Linus Torvalds, Theodore Ts'o.
   7  *
   8  *  Author: Sascha Hauer <sascha@saschahauer.de>
   9  *  Copyright (C) 2004 Pengutronix
  10  *
  11  * This program is free software; you can redistribute it and/or modify
  12  * it under the terms of the GNU General Public License as published by
  13  * the Free Software Foundation; either version 2 of the License, or
  14  * (at your option) any later version.
  15  *
  16  * This program is distributed in the hope that it will be useful,
  17  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  18  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  19  * GNU General Public License for more details.
  20  *
  21  * You should have received a copy of the GNU General Public License
  22  * along with this program; if not, write to the Free Software
  23  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA
  24  *
  25  * [29-Mar-2005] Mike Lee
  26  * Added hardware handshake
  27  */
  28
  29 #if defined(CONFIG_SERIAL_IMX_CONSOLE) && defined(CONFIG_MAGIC_SYSRQ)
  30 #define SUPPORT_SYSRQ
  31 #endif
  32
  33 #include <linux/module.h>
  34 #include <linux/ioport.h>
  35 #include <linux/init.h>
  36 #include <linux/console.h>
  37 #include <linux/sysrq.h>
  38 #include <linux/platform_device.h>
  39 #include <linux/tty.h>
  40 #include <linux/tty_flip.h>
  41 #include <linux/serial_core.h>
  42 #include <linux/serial.h>
  43 #include <linux/clk.h>
  44
  45 #include <asm/io.h>
  46 #include <asm/irq.h>
  47 #include <mach/hardware.h>
  48 #include <mach/imx-uart.h>
  49
  50 /* Register definitions */
  51 #define URXD0 0x0  /* Receiver Register */
  52 #define URTX0 0x40 /* Transmitter Register */
  53 #define UCR1  0x80 /* Control Register 1 */
  54 #define UCR2  0x84 /* Control Register 2 */
  55 #define UCR3  0x88 /* Control Register 3 */
  56 #define UCR4  0x8c /* Control Register 4 */
  57 #define UFCR  0x90 /* FIFO Control Register */
  58 #define USR1  0x94 /* Status Register 1 */
  59 #define USR2  0x98 /* Status Register 2 */
  60 #define UESC  0x9c /* Escape Character Register */
  61 #define UTIM  0xa0 /* Escape Timer Register */
  62 #define UBIR  0xa4 /* BRM Incremental Register */
  63 #define UBMR  0xa8 /* BRM Modulator Register */
  64 #define UBRC  0xac /* Baud Rate Count Register */
  65 #if defined CONFIG_ARCH_MX3 || defined CONFIG_ARCH_MX2
  66 #define ONEMS 0xb0 /* One Millisecond register */
  67 #define UTS   0xb4 /* UART Test Register */
  68 #endif
  69 #if defined(CONFIG_ARCH_IMX) || defined(CONFIG_ARCH_MX1)
  70 #define BIPR1 0xb0 /* Incremental Preset Register 1 */
  71 #define BIPR2 0xb4 /* Incremental Preset Register 2 */
  72 #define BIPR3 0xb8 /* Incremental Preset Register 3 */
  73 #define BIPR4 0xbc /* Incremental Preset Register 4 */
  74 #define BMPR1 0xc0 /* BRM Modulator Register 1 */
  75 #define BMPR2 0xc4 /* BRM Modulator Register 2 */
  76 #define BMPR3 0xc8 /* BRM Modulator Register 3 */
  77 #define BMPR4 0xcc /* BRM Modulator Register 4 */
  78 #define UTS   0xd0 /* UART Test Register */
  79 #endif
  80
  81 /* UART Control Register Bit Fields.*/
  82 #define  URXD_CHARRDY    (1<<15)
  83 #define  URXD_ERR        (1<<14)
  84 #define  URXD_OVRRUN     (1<<13)
  85 #define  URXD_FRMERR     (1<<12)
  86 #define  URXD_BRK        (1<<11)
  87 #define  URXD_PRERR      (1<<10)
  88 #define  UCR1_ADEN       (1<<15) /* Auto dectect interrupt */
  89 #define  UCR1_ADBR       (1<<14) /* Auto detect baud rate */
  90 #define  UCR1_TRDYEN     (1<<13) /* Transmitter ready interrupt enable */
  91 #define  UCR1_IDEN       (1<<12) /* Idle condition interrupt */
  92 #define  UCR1_RRDYEN     (1<<9)  /* Recv ready interrupt enable */
  93 #define  UCR1_RDMAEN     (1<<8)  /* Recv ready DMA enable */
  94 #define  UCR1_IREN       (1<<7)  /* Infrared interface enable */
  95 #define  UCR1_TXMPTYEN   (1<<6)  /* Transimitter empty interrupt enable */
  96 #define  UCR1_RTSDEN     (1<<5)  /* RTS delta interrupt enable */
  97 #define  UCR1_SNDBRK     (1<<4)  /* Send break */
  98 #define  UCR1_TDMAEN     (1<<3)  /* Transmitter ready DMA enable */
  99 #if defined(CONFIG_ARCH_IMX) || defined(CONFIG_ARCH_MX1)
 100 #define  UCR1_UARTCLKEN  (1<<2)  /* UART clock enabled */
 101 #endif
 102 #if defined CONFIG_ARCH_MX3 || defined CONFIG_ARCH_MX2
 103 #define  UCR1_UARTCLKEN  (0)     /* not present on mx2/mx3 */
 104 #endif
 105 #define  UCR1_DOZE       (1<<1)  /* Doze */
 106 #define  UCR1_UARTEN     (1<<0)  /* UART enabled */
 107 #define  UCR2_ESCI       (1<<15) /* Escape seq interrupt enable */
 108 #define  UCR2_IRTS       (1<<14) /* Ignore RTS pin */
 109 #define  UCR2_CTSC       (1<<13) /* CTS pin control */
 110 #define  UCR2_CTS        (1<<12) /* Clear to send */
 111 #define  UCR2_ESCEN      (1<<11) /* Escape enable */
 112 #define  UCR2_PREN       (1<<8)  /* Parity enable */
 113 #define  UCR2_PROE       (1<<7)  /* Parity odd/even */
 114 #define  UCR2_STPB       (1<<6)  /* Stop */
 115 #define  UCR2_WS         (1<<5)  /* Word size */
 116 #define  UCR2_RTSEN      (1<<4)  /* Request to send interrupt enable */
 117 #define  UCR2_TXEN       (1<<2)  /* Transmitter enabled */
 118 #define  UCR2_RXEN       (1<<1)  /* Receiver enabled */
 119 #define  UCR2_SRST       (1<<0)  /* SW reset */
 120 #define  UCR3_DTREN      (1<<13) /* DTR interrupt enable */
 121 #define  UCR3_PARERREN   (1<<12) /* Parity enable */
 122 #define  UCR3_FRAERREN   (1<<11) /* Frame error interrupt enable */
 123 #define  UCR3_DSR        (1<<10) /* Data set ready */
 124 #define  UCR3_DCD        (1<<9)  /* Data carrier detect */
 125 #define  UCR3_RI         (1<<8)  /* Ring indicator */
 126 #define  UCR3_TIMEOUTEN  (1<<7)  /* Timeout interrupt enable */
 127 #define  UCR3_RXDSEN     (1<<6)  /* Receive status interrupt enable */
 128 #define  UCR3_AIRINTEN   (1<<5)  /* Async IR wake interrupt enable */
 129 #define  UCR3_AWAKEN     (1<<4)  /* Async wake interrupt enable */
 130 #ifdef CONFIG_ARCH_IMX
 131 #define  UCR3_REF25      (1<<3)  /* Ref freq 25 MHz, only on mx1 */
 132 #define  UCR3_REF30      (1<<2)  /* Ref Freq 30 MHz, only on mx1 */
 133 #endif
 134 #if defined CONFIG_ARCH_MX2 || defined CONFIG_ARCH_MX3
 135 #define  UCR3_RXDMUXSEL  (1<<2)  /* RXD Muxed Input Select, on mx2/mx3 */
 136 #endif
 137 #define  UCR3_INVT       (1<<1)  /* Inverted Infrared transmission */
 138 #define  UCR3_BPEN       (1<<0)  /* Preset registers enable */
 139 #define  UCR4_CTSTL_32   (32<<10) /* CTS trigger level (32 chars) */
 140 #define  UCR4_INVR       (1<<9)  /* Inverted infrared reception */
 141 #define  UCR4_ENIRI      (1<<8)  /* Serial infrared interrupt enable */
 142 #define  UCR4_WKEN       (1<<7)  /* Wake interrupt enable */
 143 #define  UCR4_REF16      (1<<6)  /* Ref freq 16 MHz */
 144 #define  UCR4_IRSC       (1<<5)  /* IR special case */
 145 #define  UCR4_TCEN       (1<<3)  /* Transmit complete interrupt enable */
 146 #define  UCR4_BKEN       (1<<2)  /* Break condition interrupt enable */
 147 #define  UCR4_OREN       (1<<1)  /* Receiver overrun interrupt enable */
 148 #define  UCR4_DREN       (1<<0)  /* Recv data ready interrupt enable */
 149 #define  UFCR_RXTL_SHF   0       /* Receiver trigger level shift */
 150 #define  UFCR_RFDIV      (7<<7)  /* Reference freq divider mask */
 151 #define  UFCR_TXTL_SHF   10      /* Transmitter trigger level shift */
 152 #define  USR1_PARITYERR  (1<<15) /* Parity error interrupt flag */
 153 #define  USR1_RTSS       (1<<14) /* RTS pin status */
 154 #define  USR1_TRDY       (1<<13) /* Transmitter ready interrupt/dma flag */
 155 #define  USR1_RTSD       (1<<12) /* RTS delta */
 156 #define  USR1_ESCF       (1<<11) /* Escape seq interrupt flag */
 157 #define  USR1_FRAMERR    (1<<10) /* Frame error interrupt flag */
 158 #define  USR1_RRDY       (1<<9)  /* Receiver ready interrupt/dma flag */
 159 #define  USR1_TIMEOUT    (1<<7)  /* Receive timeout interrupt status */
 160 #define  USR1_RXDS       (1<<6)  /* Receiver idle interrupt flag */
 161 #define  USR1_AIRINT     (1<<5)  /* Async IR wake interrupt flag */
 162 #define  USR1_AWAKE      (1<<4)  /* Aysnc wake interrupt flag */
 163 #define  USR2_ADET       (1<<15) /* Auto baud rate detect complete */
 164 #define  USR2_TXFE       (1<<14) /* Transmit buffer FIFO empty */
 165 #define  USR2_DTRF       (1<<13) /* DTR edge interrupt flag */
 166 #define  USR2_IDLE       (1<<12) /* Idle condition */
 167 #define  USR2_IRINT      (1<<8)  /* Serial infrared interrupt flag */
 168 #define  USR2_WAKE       (1<<7)  /* Wake */
 169 #define  USR2_RTSF       (1<<4)  /* RTS edge interrupt flag */
 170 #define  USR2_TXDC       (1<<3)  /* Transmitter complete */
 171 #define  USR2_BRCD       (1<<2)  /* Break condition */
 172 #define  USR2_ORE        (1<<1)  /* Overrun error */
 173 #define  USR2_RDR        (1<<0)  /* Recv data ready */
 174 #define  UTS_FRCPERR     (1<<13) /* Force parity error */
 175 #define  UTS_LOOP        (1<<12) /* Loop tx and rx */
 176 #define  UTS_TXEMPTY     (1<<6)  /* TxFIFO empty */
 177 #define  UTS_RXEMPTY     (1<<5)  /* RxFIFO empty */
 178 #define  UTS_TXFULL      (1<<4)  /* TxFIFO full */
 179 #define  UTS_RXFULL      (1<<3)  /* RxFIFO full */
 180 #define  UTS_SOFTRST     (1<<0)  /* Software reset */
 181
 182 /* We've been assigned a range on the "Low-density serial ports" major */
 183 #ifdef CONFIG_ARCH_IMX
 184 #define SERIAL_IMX_MAJOR        204
 185 #define MINOR_START             41
 186 #define DEV_NAME                "ttySMX"
 187 #define MAX_INTERNAL_IRQ        IMX_IRQS
 188 #endif
 189
 190 #ifdef CONFIG_ARCH_MXC
 191 #define SERIAL_IMX_MAJOR        207
 192 #define MINOR_START             16
 193 #define DEV_NAME                "ttymxc"
 194 #define MAX_INTERNAL_IRQ        MXC_INTERNAL_IRQS
 195 #endif
 196
 197 /*
 198  * This determines how often we check the modem status signals
 199  * for any change.  They generally aren't connected to an IRQ
 200  * so we have to poll them.  We also check immediately before
 201  * filling the TX fifo incase CTS has been dropped.
 202  */
 203 #define MCTRL_TIMEOUT   (250*HZ/1000)
 204
 205 #define DRIVER_NAME "IMX-uart"
 206
 207 #define UART_NR 8
 208
 209 struct imx_port {
 210         struct uart_port        port;
 211         struct timer_list       timer;
 212         unsigned int            old_status;
 213         int                     txirq,rxirq,rtsirq;
 214         int                     have_rtscts:1;
 215         struct clk              *clk;
 216 };
 217
 218 /*
 219  * Handle any change of modem status signal since we were last called.
 220  */
 221 static void imx_mctrl_check(struct imx_port *sport)
 222 {
 223         unsigned int status, changed;
 224
 225         status = sport->port.ops->get_mctrl(&sport->port);
 226         changed = status ^ sport->old_status;
 227
 228         if (changed == 0)
 229                 return;
 230
 231         sport->old_status = status;
 232
 233         if (changed & TIOCM_RI)
 234                 sport->port.icount.rng++;
 235         if (changed & TIOCM_DSR)
 236                 sport->port.icount.dsr++;
 237         if (changed & TIOCM_CAR)
 238                 uart_handle_dcd_change(&sport->port, status & TIOCM_CAR);
 239         if (changed & TIOCM_CTS)
 240                 uart_handle_cts_change(&sport->port, status & TIOCM_CTS);
 241
 242         wake_up_interruptible(&sport->port.info->delta_msr_wait);
 243 }
 244
 245 /*
 246  * This is our per-port timeout handler, for checking the
 247  * modem status signals.
 248  */
 249 static void imx_timeout(unsigned long data)
 250 {
 251         struct imx_port *sport = (struct imx_port *)data;
 252         unsigned long flags;
 253
 254         if (sport->port.info) {
 255                 spin_lock_irqsave(&sport->port.lock, flags);
 256                 imx_mctrl_check(sport);
 257                 spin_unlock_irqrestore(&sport->port.lock, flags);
 258
 259                 mod_timer(&sport->timer, jiffies + MCTRL_TIMEOUT);
 260         }
 261 }
 262
 263 /*
 264  * interrupts disabled on entry
 265  */
 266 static void imx_stop_tx(struct uart_port *port)
 267 {
 268         struct imx_port *sport = (struct imx_port *)port;
 269         unsigned long temp;
 270
 271         temp = readl(sport->port.membase + UCR1);
 272         writel(temp & ~UCR1_TXMPTYEN, sport->port.membase + UCR1);
 273 }
 274
 275 /*
 276  * interrupts disabled on entry
 277  */
 278 static void imx_stop_rx(struct uart_port *port)
 279 {
 280         struct imx_port *sport = (struct imx_port *)port;
 281         unsigned long temp;
 282
 283         temp = readl(sport->port.membase + UCR2);
 284         writel(temp &~ UCR2_RXEN, sport->port.membase + UCR2);
 285 }
 286
 287 /*
 288  * Set the modem control timer to fire immediately.
 289  */
 290 static void imx_enable_ms(struct uart_port *port)
 291 {
 292         struct imx_port *sport = (struct imx_port *)port;
 293
 294         mod_timer(&sport->timer, jiffies);
 295 }
 296
 297 static inline void imx_transmit_buffer(struct imx_port *sport)
 298 {
 299         struct circ_buf *xmit = &sport->port.info->xmit;
 300
 301         while (!(readl(sport->port.membase + UTS) & UTS_TXFULL)) {
 302                 /* send xmit->buf[xmit->tail]
 303                  * out the port here */
 304                 writel(xmit->buf[xmit->tail], sport->port.membase + URTX0);
 305                 xmit->tail = (xmit->tail + 1) & (UART_XMIT_SIZE - 1);
 306                 sport->port.icount.tx++;
 307                 if (uart_circ_empty(xmit))
 308                         break;
 309         }
 310
 311         if (uart_circ_empty(xmit))
 312                 imx_stop_tx(&sport->port);
 313 }
 314
 315 /*
 316  * interrupts disabled on entry
 317  */
 318 static void imx_start_tx(struct uart_port *port)
 319 {
 320         struct imx_port *sport = (struct imx_port *)port;
 321         unsigned long temp;
 322
 323         temp = readl(sport->port.membase + UCR1);
 324         writel(temp | UCR1_TXMPTYEN, sport->port.membase + UCR1);
 325
 326         if (readl(sport->port.membase + UTS) & UTS_TXEMPTY)
 327                 imx_transmit_buffer(sport);
 328 }
 329
 330 static irqreturn_t imx_rtsint(int irq, void *dev_id)
 331 {
 332         struct imx_port *sport = dev_id;
 333         unsigned int val = readl(sport->port.membase + USR1) & USR1_RTSS;
 334         unsigned long flags;
 335
 336         spin_lock_irqsave(&sport->port.lock, flags);
 337
 338         writel(USR1_RTSD, sport->port.membase + USR1);
 339         uart_handle_cts_change(&sport->port, !!val);
 340         wake_up_interruptible(&sport->port.info->delta_msr_wait);
 341
 342         spin_unlock_irqrestore(&sport->port.lock, flags);
 343         return IRQ_HANDLED;
 344 }
 345
 346 static irqreturn_t imx_txint(int irq, void *dev_id)
 347 {
 348         struct imx_port *sport = dev_id;
 349         struct circ_buf *xmit = &sport->port.info->xmit;
 350         unsigned long flags;
 351
 352         spin_lock_irqsave(&sport->port.lock,flags);
 353         if (sport->port.x_char)
 354         {
 355                 /* Send next char */
 356                 writel(sport->port.x_char, sport->port.membase + URTX0);
 357                 goto out;
 358         }
 359
 360         if (uart_circ_empty(xmit) || uart_tx_stopped(&sport->port)) {
 361                 imx_stop_tx(&sport->port);
 362                 goto out;
 363         }
 364
 365         imx_transmit_buffer(sport);
 366
 367         if (uart_circ_chars_pending(xmit) < WAKEUP_CHARS)
 368                 uart_write_wakeup(&sport->port);
 369
 370 out:
 371         spin_unlock_irqrestore(&sport->port.lock,flags);
 372         return IRQ_HANDLED;
 373 }
 374
 375 static irqreturn_t imx_rxint(int irq, void *dev_id)
 376 {
 377         struct imx_port *sport = dev_id;
 378         unsigned int rx,flg,ignored = 0;
 379         struct tty_struct *tty = sport->port.info->port.tty;
 380         unsigned long flags, temp;
 381
 382         spin_lock_irqsave(&sport->port.lock,flags);
 383
 384         while (readl(sport->port.membase + USR2) & USR2_RDR) {
 385                 flg = TTY_NORMAL;
 386                 sport->port.icount.rx++;
 387
 388                 rx = readl(sport->port.membase + URXD0);
 389
 390                 temp = readl(sport->port.membase + USR2);
 391                 if (temp & USR2_BRCD) {
 392                         writel(temp | USR2_BRCD, sport->port.membase + USR2);
 393                         if (uart_handle_break(&sport->port))
 394                                 continue;
 395                 }
 396
 397                 if (uart_handle_sysrq_char(&sport->port, (unsigned char)rx))
 398                         continue;
 399
 400                 if (rx & (URXD_PRERR | URXD_OVRRUN | URXD_FRMERR) ) {
 401                         if (rx & URXD_PRERR)
 402                                 sport->port.icount.parity++;
 403                         else if (rx & URXD_FRMERR)
 404                                 sport->port.icount.frame++;
 405                         if (rx & URXD_OVRRUN)
 406                                 sport->port.icount.overrun++;
 407
 408                         if (rx & sport->port.ignore_status_mask) {
 409                                 if (++ignored > 100)
 410                                         goto out;
 411                                 continue;
 412                         }
 413
 414                         rx &= sport->port.read_status_mask;
 415
 416                         if (rx & URXD_PRERR)
 417                                 flg = TTY_PARITY;
 418                         else if (rx & URXD_FRMERR)
 419                                 flg = TTY_FRAME;
 420                         if (rx & URXD_OVRRUN)
 421                                 flg = TTY_OVERRUN;
 422
 423 #ifdef SUPPORT_SYSRQ
 424                         sport->port.sysrq = 0;
 425 #endif
 426                 }
 427
 428                 tty_insert_flip_char(tty, rx, flg);
 429         }
 430
 431 out:
 432         spin_unlock_irqrestore(&sport->port.lock,flags);
 433         tty_flip_buffer_push(tty);
 434         return IRQ_HANDLED;
 435 }
 436
 437 static irqreturn_t imx_int(int irq, void *dev_id)
 438 {
 439         struct imx_port *sport = dev_id;
 440         unsigned int sts;
 441
 442         sts = readl(sport->port.membase + USR1);
 443
 444         if (sts & USR1_RRDY)
 445                 imx_rxint(irq, dev_id);
 446
 447         if (sts & USR1_TRDY &&
 448                         readl(sport->port.membase + UCR1) & UCR1_TXMPTYEN)
 449                 imx_txint(irq, dev_id);
 450
 451         if (sts & USR1_RTSD)
 452                 imx_rtsint(irq, dev_id);
 453
 454         return IRQ_HANDLED;
 455 }
 456
 457 /*
 458  * Return TIOCSER_TEMT when transmitter is not busy.
 459  */
 460 static unsigned int imx_tx_empty(struct uart_port *port)
 461 {
 462         struct imx_port *sport = (struct imx_port *)port;
 463
 464         return (readl(sport->port.membase + USR2) & USR2_TXDC) ?  TIOCSER_TEMT : 0;
 465 }
 466
 467 /*
 468  * We have a modem side uart, so the meanings of RTS and CTS are inverted.
 469  */
 470 static unsigned int imx_get_mctrl(struct uart_port *port)
 471 {
 472         struct imx_port *sport = (struct imx_port *)port;
 473         unsigned int tmp = TIOCM_DSR | TIOCM_CAR;
 474
 475         if (readl(sport->port.membase + USR1) & USR1_RTSS)
 476                 tmp |= TIOCM_CTS;
 477
 478         if (readl(sport->port.membase + UCR2) & UCR2_CTS)
 479                 tmp |= TIOCM_RTS;
 480
 481         return tmp;
 482 }
 483
 484 static void imx_set_mctrl(struct uart_port *port, unsigned int mctrl)
 485 {
 486         struct imx_port *sport = (struct imx_port *)port;
 487         unsigned long temp;
 488
 489         temp = readl(sport->port.membase + UCR2) & ~UCR2_CTS;
 490
 491         if (mctrl & TIOCM_RTS)
 492                 temp |= UCR2_CTS;
 493
 494         writel(temp, sport->port.membase + UCR2);
 495 }
 496
 497 /*
 498  * Interrupts always disabled.
 499  */
 500 static void imx_break_ctl(struct uart_port *port, int break_state)
 501 {
 502         struct imx_port *sport = (struct imx_port *)port;
 503         unsigned long flags, temp;
 504
 505         spin_lock_irqsave(&sport->port.lock, flags);
 506
 507         temp = readl(sport->port.membase + UCR1) & ~UCR1_SNDBRK;
 508
 509         if ( break_state != 0 )
 510                 temp |= UCR1_SNDBRK;
 511
 512         writel(temp, sport->port.membase + UCR1);
 513
 514         spin_unlock_irqrestore(&sport->port.lock, flags);
 515 }
 516
 517 #define TXTL 2 /* reset default */
 518 #define RXTL 1 /* reset default */
 519
 520 static int imx_setup_ufcr(struct imx_port *sport, unsigned int mode)
 521 {
 522         unsigned int val;
 523         unsigned int ufcr_rfdiv;
 524
 525         /* set receiver / transmitter trigger level.
 526          * RFDIV is set such way to satisfy requested uartclk value
 527          */
 528         val = TXTL << 10 | RXTL;
 529         ufcr_rfdiv = (clk_get_rate(sport->clk) + sport->port.uartclk / 2)
 530                         / sport->port.uartclk;
 531
 532         if(!ufcr_rfdiv)
 533                 ufcr_rfdiv = 1;
 534
 535         if(ufcr_rfdiv >= 7)
 536                 ufcr_rfdiv = 6;
 537         else
 538                 ufcr_rfdiv = 6 - ufcr_rfdiv;
 539
 540         val |= UFCR_RFDIV & (ufcr_rfdiv << 7);
 541
 542         writel(val, sport->port.membase + UFCR);
 543
 544         return 0;
 545 }
 546
 547 static int imx_startup(struct uart_port *port)
 548 {
 549         struct imx_port *sport = (struct imx_port *)port;
 550         int retval;
 551         unsigned long flags, temp;
 552
 553         imx_setup_ufcr(sport, 0);
 554
 555         /* disable the DREN bit (Data Ready interrupt enable) before
 556          * requesting IRQs
 557          */
 558         temp = readl(sport->port.membase + UCR4);
 559         writel(temp & ~UCR4_DREN, sport->port.membase + UCR4);
 560
 561         /*
 562          * Allocate the IRQ(s) i.MX1 has three interrupts whereas later
 563          * chips only have one interrupt.
 564          */
 565         if (sport->txirq > 0) {
 566                 retval = request_irq(sport->rxirq, imx_rxint, 0,
 567                                 DRIVER_NAME, sport);
 568                 if (retval)
 569                         goto error_out1;
 570
 571                 retval = request_irq(sport->txirq, imx_txint, 0,
 572                                 DRIVER_NAME, sport);
 573                 if (retval)
 574                         goto error_out2;
 575
 576                 retval = request_irq(sport->rtsirq, imx_rtsint,
 577                              (sport->rtsirq < MAX_INTERNAL_IRQ) ? 0 :
 578                                IRQF_TRIGGER_FALLING | IRQF_TRIGGER_RISING,
 579                                 DRIVER_NAME, sport);
 580                 if (retval)
 581                         goto error_out3;
 582         } else {
 583                 retval = request_irq(sport->port.irq, imx_int, 0,
 584                                 DRIVER_NAME, sport);
 585                 if (retval) {
 586                         free_irq(sport->port.irq, sport);
 587                         goto error_out1;
 588                 }
 589         }
 590
 591         /*
 592          * Finally, clear and enable interrupts
 593          */
 594         writel(USR1_RTSD, sport->port.membase + USR1);
 595
 596         temp = readl(sport->port.membase + UCR1);
 597         temp |= UCR1_RRDYEN | UCR1_RTSDEN | UCR1_UARTEN;
 598         writel(temp, sport->port.membase + UCR1);
 599
 600         temp = readl(sport->port.membase + UCR2);
 601         temp |= (UCR2_RXEN | UCR2_TXEN);
 602         writel(temp, sport->port.membase + UCR2);
 603
 604 #if defined CONFIG_ARCH_MX2 || defined CONFIG_ARCH_MX3
 605         temp = readl(sport->port.membase + UCR3);
 606         temp |= UCR3_RXDMUXSEL;
 607         writel(temp, sport->port.membase + UCR3);
 608 #endif
 609
 610         /*
 611          * Enable modem status interrupts
 612          */
 613         spin_lock_irqsave(&sport->port.lock,flags);
 614         imx_enable_ms(&sport->port);
 615         spin_unlock_irqrestore(&sport->port.lock,flags);
 616
 617         return 0;
 618
 619 error_out3:
 620         if (sport->txirq)
 621                 free_irq(sport->txirq, sport);
 622 error_out2:
 623         if (sport->rxirq)
 624                 free_irq(sport->rxirq, sport);
 625 error_out1:
 626         return retval;
 627 }
 628
 629 static void imx_shutdown(struct uart_port *port)
 630 {
 631         struct imx_port *sport = (struct imx_port *)port;
 632         unsigned long temp;
 633
 634         /*
 635          * Stop our timer.
 636          */
 637         del_timer_sync(&sport->timer);
 638
 639         /*
 640          * Free the interrupts
 641          */
 642         if (sport->txirq > 0) {
 643                 free_irq(sport->rtsirq, sport);
 644                 free_irq(sport->txirq, sport);
 645                 free_irq(sport->rxirq, sport);
 646         } else
 647                 free_irq(sport->port.irq, sport);
 648
 649         /*
 650          * Disable all interrupts, port and break condition.
 651          */
 652
 653         temp = readl(sport->port.membase + UCR1);
 654         temp &= ~(UCR1_TXMPTYEN | UCR1_RRDYEN | UCR1_RTSDEN | UCR1_UARTEN);
 655         writel(temp, sport->port.membase + UCR1);
 656 }
 657
 658 static void
 659 imx_set_termios(struct uart_port *port, struct ktermios *termios,
 660                    struct ktermios *old)
 661 {
 662         struct imx_port *sport = (struct imx_port *)port;
 663         unsigned long flags;
 664         unsigned int ucr2, old_ucr1, old_txrxen, baud, quot;
 665         unsigned int old_csize = old ? old->c_cflag & CSIZE : CS8;
 666         unsigned int div, num, denom, ufcr;
 667
 668         /*
 669          * If we don't support modem control lines, don't allow
 670          * these to be set.
 671          */
 672         if (0) {
 673                 termios->c_cflag &= ~(HUPCL | CRTSCTS | CMSPAR);
 674                 termios->c_cflag |= CLOCAL;
 675         }
 676
 677         /*
 678          * We only support CS7 and CS8.
 679          */
 680         while ((termios->c_cflag & CSIZE) != CS7 &&
 681                (termios->c_cflag & CSIZE) != CS8) {
 682                 termios->c_cflag &= ~CSIZE;
 683                 termios->c_cflag |= old_csize;
 684                 old_csize = CS8;
 685         }
 686
 687         if ((termios->c_cflag & CSIZE) == CS8)
 688                 ucr2 = UCR2_WS | UCR2_SRST | UCR2_IRTS;
 689         else
 690                 ucr2 = UCR2_SRST | UCR2_IRTS;
 691
 692         if (termios->c_cflag & CRTSCTS) {
 693                 if( sport->have_rtscts ) {
 694                         ucr2 &= ~UCR2_IRTS;
 695                         ucr2 |= UCR2_CTSC;
 696                 } else {
 697                         termios->c_cflag &= ~CRTSCTS;
 698                 }
 699         }
 700
 701         if (termios->c_cflag & CSTOPB)
 702                 ucr2 |= UCR2_STPB;
 703         if (termios->c_cflag & PARENB) {
 704                 ucr2 |= UCR2_PREN;
 705                 if (termios->c_cflag & PARODD)
 706                         ucr2 |= UCR2_PROE;
 707         }
 708
 709         /*
 710          * Ask the core to calculate the divisor for us.
 711          */
 712         baud = uart_get_baud_rate(port, termios, old, 50, port->uartclk / 16);
 713         quot = uart_get_divisor(port, baud);
 714
 715         spin_lock_irqsave(&sport->port.lock, flags);
 716
 717         sport->port.read_status_mask = 0;
 718         if (termios->c_iflag & INPCK)
 719                 sport->port.read_status_mask |= (URXD_FRMERR | URXD_PRERR);
 720         if (termios->c_iflag & (BRKINT | PARMRK))
 721                 sport->port.read_status_mask |= URXD_BRK;
 722
 723         /*
 724          * Characters to ignore
 725          */
 726         sport->port.ignore_status_mask = 0;
 727         if (termios->c_iflag & IGNPAR)
 728                 sport->port.ignore_status_mask |= URXD_PRERR;
 729         if (termios->c_iflag & IGNBRK) {
 730                 sport->port.ignore_status_mask |= URXD_BRK;
 731                 /*
 732                  * If we're ignoring parity and break indicators,
 733                  * ignore overruns too (for real raw support).
 734                  */
 735                 if (termios->c_iflag & IGNPAR)
 736                         sport->port.ignore_status_mask |= URXD_OVRRUN;
 737         }
 738
 739         del_timer_sync(&sport->timer);
 740
 741         /*
 742          * Update the per-port timeout.
 743          */
 744         uart_update_timeout(port, termios->c_cflag, baud);
 745
 746         /*
 747          * disable interrupts and drain transmitter
 748          */
 749         old_ucr1 = readl(sport->port.membase + UCR1);
 750         writel(old_ucr1 & ~(UCR1_TXMPTYEN | UCR1_RRDYEN | UCR1_RTSDEN),
 751                         sport->port.membase + UCR1);
 752
 753         while ( !(readl(sport->port.membase + USR2) & USR2_TXDC))
 754                 barrier();
 755
 756         /* then, disable everything */
 757         old_txrxen = readl(sport->port.membase + UCR2);
 758         writel(old_txrxen & ~( UCR2_TXEN | UCR2_RXEN),
 759                         sport->port.membase + UCR2);
 760         old_txrxen &= (UCR2_TXEN | UCR2_RXEN);
 761
 762         div = sport->port.uartclk / (baud * 16);
 763         if (div > 7)
 764                 div = 7;
 765         if (!div)
 766                 div = 1;
 767
 768         num = baud;
 769         denom = port->uartclk / div / 16;
 770
 771         /* shift num and denom right until they fit into 16 bits */
 772         while (num > 0x10000 || denom > 0x10000) {
 773                 num >>= 1;
 774                 denom >>= 1;
 775         }
 776         if (num > 0)
 777                 num -= 1;
 778         if (denom > 0)
 779                 denom -= 1;
 780
 781         writel(num, sport->port.membase + UBIR);
 782         writel(denom, sport->port.membase + UBMR);
 783
 784         if (div == 7)
 785                 div = 6; /* 6 in RFDIV means divide by 7 */
 786         else
 787                 div = 6 - div;
 788
 789         ufcr = readl(sport->port.membase + UFCR);
 790         ufcr = (ufcr & (~UFCR_RFDIV)) |
 791             (div << 7);
 792         writel(ufcr, sport->port.membase + UFCR);
 793
 794 #ifdef ONEMS
 795         writel(sport->port.uartclk / div / 1000, sport->port.membase + ONEMS);
 796 #endif
 797
 798         writel(old_ucr1, sport->port.membase + UCR1);
 799
 800         /* set the parity, stop bits and data size */
 801         writel(ucr2 | old_txrxen, sport->port.membase + UCR2);
 802
 803         if (UART_ENABLE_MS(&sport->port, termios->c_cflag))
 804                 imx_enable_ms(&sport->port);
 805
 806         spin_unlock_irqrestore(&sport->port.lock, flags);
 807 }
 808
 809 static const char *imx_type(struct uart_port *port)
 810 {
 811         struct imx_port *sport = (struct imx_port *)port;
 812
 813         return sport->port.type == PORT_IMX ? "IMX" : NULL;
 814 }
 815
 816 /*
 817  * Release the memory region(s) being used by 'port'.
 818  */
 819 static void imx_release_port(struct uart_port *port)
 820 {
 821         struct platform_device *pdev = to_platform_device(port->dev);
 822         struct resource *mmres;
 823
 824         mmres = platform_get_resource(pdev, IORESOURCE_MEM, 0);
 825         release_mem_region(mmres->start, mmres->end - mmres->start + 1);
 826 }
 827
 828 /*
 829  * Request the memory region(s) being used by 'port'.
 830  */
 831 static int imx_request_port(struct uart_port *port)
 832 {
 833         struct platform_device *pdev = to_platform_device(port->dev);
 834         struct resource *mmres;
 835         void *ret;
 836
 837         mmres = platform_get_resource(pdev, IORESOURCE_MEM, 0);
 838         if (!mmres)
 839                 return -ENODEV;
 840
 841         ret = request_mem_region(mmres->start, mmres->end - mmres->start + 1,
 842                         "imx-uart");
 843
 844         return  ret ? 0 : -EBUSY;
 845 }
 846
 847 /*
 848  * Configure/autoconfigure the port.
 849  */
 850 static void imx_config_port(struct uart_port *port, int flags)
 851 {
 852         struct imx_port *sport = (struct imx_port *)port;
 853
 854         if (flags & UART_CONFIG_TYPE &&
 855             imx_request_port(&sport->port) == 0)
 856                 sport->port.type = PORT_IMX;
 857 }
 858
 859 /*
 860  * Verify the new serial_struct (for TIOCSSERIAL).
 861  * The only change we allow are to the flags and type, and
 862  * even then only between PORT_IMX and PORT_UNKNOWN
 863  */
 864 static int
 865 imx_verify_port(struct uart_port *port, struct serial_struct *ser)
 866 {
 867         struct imx_port *sport = (struct imx_port *)port;
 868         int ret = 0;
 869
 870         if (ser->type != PORT_UNKNOWN && ser->type != PORT_IMX)
 871                 ret = -EINVAL;
 872         if (sport->port.irq != ser->irq)
 873                 ret = -EINVAL;
 874         if (ser->io_type != UPIO_MEM)
 875                 ret = -EINVAL;
 876         if (sport->port.uartclk / 16 != ser->baud_base)
 877                 ret = -EINVAL;
 878         if ((void *)sport->port.mapbase != ser->iomem_base)
 879                 ret = -EINVAL;
 880         if (sport->port.iobase != ser->port)
 881                 ret = -EINVAL;
 882         if (ser->hub6 != 0)
 883                 ret = -EINVAL;
 884         return ret;
 885 }
 886
 887 static struct uart_ops imx_pops = {
 888         .tx_empty       = imx_tx_empty,
 889         .set_mctrl      = imx_set_mctrl,
 890         .get_mctrl      = imx_get_mctrl,
 891         .stop_tx        = imx_stop_tx,
 892         .start_tx       = imx_start_tx,
 893         .stop_rx        = imx_stop_rx,
 894         .enable_ms      = imx_enable_ms,
 895         .break_ctl      = imx_break_ctl,
 896         .startup        = imx_startup,
 897         .shutdown       = imx_shutdown,
 898         .set_termios    = imx_set_termios,
 899         .type           = imx_type,
 900         .release_port   = imx_release_port,
 901         .request_port   = imx_request_port,
 902         .config_port    = imx_config_port,
 903         .verify_port    = imx_verify_port,
 904 };
 905
 906 static struct imx_port *imx_ports[UART_NR];
 907
 908 #ifdef CONFIG_SERIAL_IMX_CONSOLE
 909 static void imx_console_putchar(struct uart_port *port, int ch)
 910 {
 911         struct imx_port *sport = (struct imx_port *)port;
 912
 913         while (readl(sport->port.membase + UTS) & UTS_TXFULL)
 914                 barrier();
 915
 916         writel(ch, sport->port.membase + URTX0);
 917 }
 918
 919 /*
 920  * Interrupts are disabled on entering
 921  */
 922 static void
 923 imx_console_write(struct console *co, const char *s, unsigned int count)
 924 {
 925         struct imx_port *sport = imx_ports[co->index];
 926         unsigned int old_ucr1, old_ucr2;
 927
 928         /*
 929          *      First, save UCR1/2 and then disable interrupts
 930          */
 931         old_ucr1 = readl(sport->port.membase + UCR1);
 932         old_ucr2 = readl(sport->port.membase + UCR2);
 933
 934         writel((old_ucr1 | UCR1_UARTCLKEN | UCR1_UARTEN) &
 935                 ~(UCR1_TXMPTYEN | UCR1_RRDYEN | UCR1_RTSDEN),
 936                 sport->port.membase + UCR1);
 937
 938         writel(old_ucr2 | UCR2_TXEN, sport->port.membase + UCR2);
 939
 940         uart_console_write(&sport->port, s, count, imx_console_putchar);
 941
 942         /*
 943          *      Finally, wait for transmitter to become empty
 944          *      and restore UCR1/2
 945          */
 946         while (!(readl(sport->port.membase + USR2) & USR2_TXDC));
 947
 948         writel(old_ucr1, sport->port.membase + UCR1);
 949         writel(old_ucr2, sport->port.membase + UCR2);
 950 }
 951
 952 /*
 953  * If the port was already initialised (eg, by a boot loader),
 954  * try to determine the current setup.
 955  */
 956 static void __init
 957 imx_console_get_options(struct imx_port *sport, int *baud,
 958                            int *parity, int *bits)
 959 {
 960
 961         if ( readl(sport->port.membase + UCR1) | UCR1_UARTEN ) {
 962                 /* ok, the port was enabled */
 963                 unsigned int ucr2, ubir,ubmr, uartclk;
 964                 unsigned int baud_raw;
 965                 unsigned int ucfr_rfdiv;
 966
 967                 ucr2 = readl(sport->port.membase + UCR2);
 968
 969                 *parity = 'n';
 970                 if (ucr2 & UCR2_PREN) {
 971                         if (ucr2 & UCR2_PROE)
 972                                 *parity = 'o';
 973                         else
 974                                 *parity = 'e';
 975                 }
 976
 977                 if (ucr2 & UCR2_WS)
 978                         *bits = 8;
 979                 else
 980                         *bits = 7;
 981
 982                 ubir = readl(sport->port.membase + UBIR) & 0xffff;
 983                 ubmr = readl(sport->port.membase + UBMR) & 0xffff;
 984
 985                 ucfr_rfdiv = (readl(sport->port.membase + UFCR) & UFCR_RFDIV) >> 7;
 986                 if (ucfr_rfdiv == 6)
 987                         ucfr_rfdiv = 7;
 988                 else
 989                         ucfr_rfdiv = 6 - ucfr_rfdiv;
 990
 991                 uartclk = clk_get_rate(sport->clk);
 992                 uartclk /= ucfr_rfdiv;
 993
 994                 {       /*
 995                          * The next code provides exact computation of
 996                          *   baud_raw = round(((uartclk/16) * (ubir + 1)) / (ubmr + 1))
 997                          * without need of float support or long long division,
 998                          * which would be required to prevent 32bit arithmetic overflow
 999                          */
1000                         unsigned int mul = ubir + 1;
1001                         unsigned int div = 16 * (ubmr + 1);
1002                         unsigned int rem = uartclk % div;
1003
1004                         baud_raw = (uartclk / div) * mul;
1005                         baud_raw += (rem * mul + div / 2) / div;
1006                         *baud = (baud_raw + 50) / 100 * 100;
1007                 }
1008
1009                 if(*baud != baud_raw)
1010                         printk(KERN_INFO "Serial: Console IMX rounded baud rate from %d to %d\n",
1011                                 baud_raw, *baud);
1012         }
1013 }
1014
1015 static int __init
1016 imx_console_setup(struct console *co, char *options)
1017 {
1018         struct imx_port *sport;
1019         int baud = 9600;
1020         int bits = 8;
1021         int parity = 'n';
1022         int flow = 'n';
1023
1024         /*
1025          * Check whether an invalid uart number has been specified, and
1026          * if so, search for the first available port that does have
1027          * console support.
1028          */
1029         if (co->index == -1 || co->index >= ARRAY_SIZE(imx_ports))
1030                 co->index = 0;
1031         sport = imx_ports[co->index];
1032         if(sport == NULL)
1033                 return -ENODEV;
1034
1035         if (options)
1036                 uart_parse_options(options, &baud, &parity, &bits, &flow);
1037         else
1038                 imx_console_get_options(sport, &baud, &parity, &bits);
1039
1040         imx_setup_ufcr(sport, 0);
1041
1042         return uart_set_options(&sport->port, co, baud, parity, bits, flow);
1043 }
1044
1045 static struct uart_driver imx_reg;
1046 static struct console imx_console = {
1047         .name           = DEV_NAME,
1048         .write          = imx_console_write,
1049         .device         = uart_console_device,
1050         .setup          = imx_console_setup,
1051         .flags          = CON_PRINTBUFFER,
1052         .index          = -1,
1053         .data           = &imx_reg,
1054 };
1055
1056 #define IMX_CONSOLE     &imx_console
1057 #else
1058 #define IMX_CONSOLE     NULL
1059 #endif
1060
1061 static struct uart_driver imx_reg = {
1062         .owner          = THIS_MODULE,
1063         .driver_name    = DRIVER_NAME,
1064         .dev_name       = DEV_NAME,
1065         .major          = SERIAL_IMX_MAJOR,
1066         .minor          = MINOR_START,
1067         .nr             = ARRAY_SIZE(imx_ports),
1068         .cons           = IMX_CONSOLE,
1069 };
1070
1071 static int serial_imx_suspend(struct platform_device *dev, pm_message_t state)
1072 {
1073         struct imx_port *sport = platform_get_drvdata(dev);
1074
1075         if (sport)
1076                 uart_suspend_port(&imx_reg, &sport->port);
1077
1078         return 0;
1079 }
1080
1081 static int serial_imx_resume(struct platform_device *dev)
1082 {
1083         struct imx_port *sport = platform_get_drvdata(dev);
1084
1085         if (sport)
1086                 uart_resume_port(&imx_reg, &sport->port);
1087
1088         return 0;
1089 }
1090
1091 static int serial_imx_probe(struct platform_device *pdev)
1092 {
1093         struct imx_port *sport;
1094         struct imxuart_platform_data *pdata;
1095         void __iomem *base;
1096         int ret = 0;
1097         struct resource *res;
1098
1099         sport = kzalloc(sizeof(*sport), GFP_KERNEL);
1100         if (!sport)
1101                 return -ENOMEM;
1102
1103         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
1104         if (!res) {
1105                 ret = -ENODEV;
1106                 goto free;
1107         }
1108
1109         base = ioremap(res->start, PAGE_SIZE);
1110         if (!base) {
1111                 ret = -ENOMEM;
1112                 goto free;
1113         }
1114
1115         sport->port.dev = &pdev->dev;
1116         sport->port.mapbase = res->start;
1117         sport->port.membase = base;
1118         sport->port.type = PORT_IMX,
1119         sport->port.iotype = UPIO_MEM;
1120         sport->port.irq = platform_get_irq(pdev, 0);
1121         sport->rxirq = platform_get_irq(pdev, 0);
1122         sport->txirq = platform_get_irq(pdev, 1);
1123         sport->rtsirq = platform_get_irq(pdev, 2);
1124         sport->port.fifosize = 32;
1125         sport->port.ops = &imx_pops;
1126         sport->port.flags = UPF_BOOT_AUTOCONF;
1127         sport->port.line = pdev->id;
1128         init_timer(&sport->timer);
1129         sport->timer.function = imx_timeout;
1130         sport->timer.data     = (unsigned long)sport;
1131
1132         sport->clk = clk_get(&pdev->dev, "uart");
1133         if (IS_ERR(sport->clk)) {
1134                 ret = PTR_ERR(sport->clk);
1135                 goto unmap;
1136         }
1137         clk_enable(sport->clk);
1138
1139         sport->port.uartclk = clk_get_rate(sport->clk);
1140
1141         imx_ports[pdev->id] = sport;
1142
1143         pdata = pdev->dev.platform_data;
1144         if (pdata && (pdata->flags & IMXUART_HAVE_RTSCTS))
1145                 sport->have_rtscts = 1;
1146
1147         if (pdata->init) {
1148                 ret = pdata->init(pdev);
1149                 if (ret)
1150                         goto clkput;
1151         }
1152
1153         uart_add_one_port(&imx_reg, &sport->port);
1154         platform_set_drvdata(pdev, &sport->port);
1155
1156         return 0;
1157 clkput:
1158         clk_put(sport->clk);
1159         clk_disable(sport->clk);
1160 unmap:
1161         iounmap(sport->port.membase);
1162 free:
1163         kfree(sport);
1164
1165         return ret;
1166 }
1167
1168 static int serial_imx_remove(struct platform_device *pdev)
1169 {
1170         struct imxuart_platform_data *pdata;
1171         struct imx_port *sport = platform_get_drvdata(pdev);
1172
1173         pdata = pdev->dev.platform_data;
1174
1175         platform_set_drvdata(pdev, NULL);
1176
1177         if (sport) {
1178                 uart_remove_one_port(&imx_reg, &sport->port);
1179                 clk_put(sport->clk);
1180         }
1181
1182         clk_disable(sport->clk);
1183
1184         if (pdata->exit)
1185                 pdata->exit(pdev);
1186
1187         iounmap(sport->port.membase);
1188         kfree(sport);
1189
1190         return 0;
1191 }
1192
1193 static struct platform_driver serial_imx_driver = {
1194         .probe          = serial_imx_probe,
1195         .remove         = serial_imx_remove,
1196
1197         .suspend        = serial_imx_suspend,
1198         .resume         = serial_imx_resume,
1199         .driver         = {
1200                 .name   = "imx-uart",
1201                 .owner  = THIS_MODULE,
1202         },
1203 };
1204
1205 static int __init imx_serial_init(void)
1206 {
1207         int ret;
1208
1209         printk(KERN_INFO "Serial: IMX driver\n");
1210
1211         ret = uart_register_driver(&imx_reg);
1212         if (ret)
1213                 return ret;
1214
1215         ret = platform_driver_register(&serial_imx_driver);
1216         if (ret != 0)
1217                 uart_unregister_driver(&imx_reg);
1218
1219         return 0;
1220 }
1221
1222 static void __exit imx_serial_exit(void)
1223 {
1224         platform_driver_unregister(&serial_imx_driver);
1225         uart_unregister_driver(&imx_reg);
1226 }
1227
1228 module_init(imx_serial_init);
1229 module_exit(imx_serial_exit);
1230
1231 MODULE_AUTHOR("Sascha Hauer");
1232 MODULE_DESCRIPTION("IMX generic serial port driver");
1233 MODULE_LICENSE("GPL");
1234 MODULE_ALIAS("platform:imx-uart");