drivers/scsi/qla2xxx/qla_def.h

   1 /*
   2  * QLogic Fibre Channel HBA Driver
   3  * Copyright (c)  2003-2008 QLogic Corporation
   4  *
   5  * See LICENSE.qla2xxx for copyright and licensing details.
   6  */
   7 #ifndef __QLA_DEF_H
   8 #define __QLA_DEF_H
   9
  10 #include <linux/kernel.h>
  11 #include <linux/init.h>
  12 #include <linux/types.h>
  13 #include <linux/module.h>
  14 #include <linux/list.h>
  15 #include <linux/pci.h>
  16 #include <linux/dma-mapping.h>
  17 #include <linux/sched.h>
  18 #include <linux/slab.h>
  19 #include <linux/dmapool.h>
  20 #include <linux/mempool.h>
  21 #include <linux/spinlock.h>
  22 #include <linux/completion.h>
  23 #include <linux/interrupt.h>
  24 #include <linux/workqueue.h>
  25 #include <linux/firmware.h>
  26 #include <linux/aer.h>
  27 #include <linux/mutex.h>
  28
  29 #include <scsi/scsi.h>
  30 #include <scsi/scsi_host.h>
  31 #include <scsi/scsi_device.h>
  32 #include <scsi/scsi_cmnd.h>
  33 #include <scsi/scsi_transport_fc.h>
  34 #include <scsi/scsi_bsg_fc.h>
  35
  36 #include "qla_bsg.h"
  37 #include "qla_nx.h"
  38 #define QLA2XXX_DRIVER_NAME     "qla2xxx"
  39 #define QLA2XXX_APIDEV          "ql2xapidev"
  40
  41 /*
  42  * We have MAILBOX_REGISTER_COUNT sized arrays in a few places,
  43  * but that's fine as we don't look at the last 24 ones for
  44  * ISP2100 HBAs.
  45  */
  46 #define MAILBOX_REGISTER_COUNT_2100     8
  47 #define MAILBOX_REGISTER_COUNT          32
  48
  49 #define QLA2200A_RISC_ROM_VER   4
  50 #define FPM_2300                6
  51 #define FPM_2310                7
  52
  53 #include "qla_settings.h"
  54
  55 /*
  56  * Data bit definitions
  57  */
  58 #define BIT_0   0x1
  59 #define BIT_1   0x2
  60 #define BIT_2   0x4
  61 #define BIT_3   0x8
  62 #define BIT_4   0x10
  63 #define BIT_5   0x20
  64 #define BIT_6   0x40
  65 #define BIT_7   0x80
  66 #define BIT_8   0x100
  67 #define BIT_9   0x200
  68 #define BIT_10  0x400
  69 #define BIT_11  0x800
  70 #define BIT_12  0x1000
  71 #define BIT_13  0x2000
  72 #define BIT_14  0x4000
  73 #define BIT_15  0x8000
  74 #define BIT_16  0x10000
  75 #define BIT_17  0x20000
  76 #define BIT_18  0x40000
  77 #define BIT_19  0x80000
  78 #define BIT_20  0x100000
  79 #define BIT_21  0x200000
  80 #define BIT_22  0x400000
  81 #define BIT_23  0x800000
  82 #define BIT_24  0x1000000
  83 #define BIT_25  0x2000000
  84 #define BIT_26  0x4000000
  85 #define BIT_27  0x8000000
  86 #define BIT_28  0x10000000
  87 #define BIT_29  0x20000000
  88 #define BIT_30  0x40000000
  89 #define BIT_31  0x80000000
  90
  91 #define LSB(x)  ((uint8_t)(x))
  92 #define MSB(x)  ((uint8_t)((uint16_t)(x) >> 8))
  93
  94 #define LSW(x)  ((uint16_t)(x))
  95 #define MSW(x)  ((uint16_t)((uint32_t)(x) >> 16))
  96
  97 #define LSD(x)  ((uint32_t)((uint64_t)(x)))
  98 #define MSD(x)  ((uint32_t)((((uint64_t)(x)) >> 16) >> 16))
  99
 100 #define MAKE_HANDLE(x, y) ((uint32_t)((((uint32_t)(x)) << 16) | (uint32_t)(y)))
 101
 102 /*
 103  * I/O register
 104 */
 105
 106 #define RD_REG_BYTE(addr)               readb(addr)
 107 #define RD_REG_WORD(addr)               readw(addr)
 108 #define RD_REG_DWORD(addr)              readl(addr)
 109 #define RD_REG_BYTE_RELAXED(addr)       readb_relaxed(addr)
 110 #define RD_REG_WORD_RELAXED(addr)       readw_relaxed(addr)
 111 #define RD_REG_DWORD_RELAXED(addr)      readl_relaxed(addr)
 112 #define WRT_REG_BYTE(addr, data)        writeb(data,addr)
 113 #define WRT_REG_WORD(addr, data)        writew(data,addr)
 114 #define WRT_REG_DWORD(addr, data)       writel(data,addr)
 115
 116 /*
 117  * The ISP2312 v2 chip cannot access the FLASH/GPIO registers via MMIO in an
 118  * 133Mhz slot.
 119  */
 120 #define RD_REG_WORD_PIO(addr)           (inw((unsigned long)addr))
 121 #define WRT_REG_WORD_PIO(addr, data)    (outw(data,(unsigned long)addr))
 122
 123 /*
 124  * Fibre Channel device definitions.
 125  */
 126 #define WWN_SIZE                8       /* Size of WWPN, WWN & WWNN */
 127 #define MAX_FIBRE_DEVICES       512
 128 #define MAX_FIBRE_LUNS          0xFFFF
 129 #define MAX_RSCN_COUNT          32
 130 #define MAX_HOST_COUNT          16
 131
 132 /*
 133  * Host adapter default definitions.
 134  */
 135 #define MAX_BUSES               1  /* We only have one bus today */
 136 #define MAX_TARGETS_2100        MAX_FIBRE_DEVICES
 137 #define MAX_TARGETS_2200        MAX_FIBRE_DEVICES
 138 #define MIN_LUNS                8
 139 #define MAX_LUNS                MAX_FIBRE_LUNS
 140 #define MAX_CMDS_PER_LUN        255
 141
 142 /*
 143  * Fibre Channel device definitions.
 144  */
 145 #define SNS_LAST_LOOP_ID_2100   0xfe
 146 #define SNS_LAST_LOOP_ID_2300   0x7ff
 147
 148 #define LAST_LOCAL_LOOP_ID      0x7d
 149 #define SNS_FL_PORT             0x7e
 150 #define FABRIC_CONTROLLER       0x7f
 151 #define SIMPLE_NAME_SERVER      0x80
 152 #define SNS_FIRST_LOOP_ID       0x81
 153 #define MANAGEMENT_SERVER       0xfe
 154 #define BROADCAST               0xff
 155
 156 /*
 157  * There is no correspondence between an N-PORT id and an AL_PA.  Therefore the
 158  * valid range of an N-PORT id is 0 through 0x7ef.
 159  */
 160 #define NPH_LAST_HANDLE         0x7ef
 161 #define NPH_MGMT_SERVER         0x7fa           /*  FFFFFA */
 162 #define NPH_SNS                 0x7fc           /*  FFFFFC */
 163 #define NPH_FABRIC_CONTROLLER   0x7fd           /*  FFFFFD */
 164 #define NPH_F_PORT              0x7fe           /*  FFFFFE */
 165 #define NPH_IP_BROADCAST        0x7ff           /*  FFFFFF */
 166
 167 #define MAX_CMDSZ       16              /* SCSI maximum CDB size. */
 168 #include "qla_fw.h"
 169
 170 /*
 171  * Timeout timer counts in seconds
 172  */
 173 #define PORT_RETRY_TIME                 1
 174 #define LOOP_DOWN_TIMEOUT               60
 175 #define LOOP_DOWN_TIME                  255     /* 240 */
 176 #define LOOP_DOWN_RESET                 (LOOP_DOWN_TIME - 30)
 177
 178 /* Maximum outstanding commands in ISP queues (1-65535) */
 179 #define MAX_OUTSTANDING_COMMANDS        1024
 180
 181 /* ISP request and response entry counts (37-65535) */
 182 #define REQUEST_ENTRY_CNT_2100          128     /* Number of request entries. */
 183 #define REQUEST_ENTRY_CNT_2200          2048    /* Number of request entries. */
 184 #define REQUEST_ENTRY_CNT_24XX          2048    /* Number of request entries. */
 185 #define RESPONSE_ENTRY_CNT_2100         64      /* Number of response entries.*/
 186 #define RESPONSE_ENTRY_CNT_2300         512     /* Number of response entries.*/
 187 #define RESPONSE_ENTRY_CNT_MQ           128     /* Number of response entries.*/
 188
 189 struct req_que;
 190
 191 /*
 192  * (sd.h is not exported, hence local inclusion)
 193  * Data Integrity Field tuple.
 194  */
 195 struct sd_dif_tuple {
 196         __be16 guard_tag;       /* Checksum */
 197         __be16 app_tag;         /* Opaque storage */
 198         __be32 ref_tag;         /* Target LBA or indirect LBA */
 199 };
 200
 201 /*
 202  * SCSI Request Block
 203  */
 204 typedef struct srb {
 205         struct fc_port *fcport;
 206         uint32_t handle;
 207
 208         struct scsi_cmnd *cmd;          /* Linux SCSI command pkt */
 209
 210         uint16_t flags;
 211
 212         uint32_t request_sense_length;
 213         uint8_t *request_sense_ptr;
 214
 215         void *ctx;
 216 } srb_t;
 217
 218 /*
 219  * SRB flag definitions
 220  */
 221 #define SRB_DMA_VALID                   BIT_0   /* Command sent to ISP */
 222 #define SRB_FCP_CMND_DMA_VALID          BIT_12  /* DIF: DSD List valid */
 223 #define SRB_CRC_CTX_DMA_VALID           BIT_2   /* DIF: context DMA valid */
 224 #define SRB_CRC_PROT_DMA_VALID          BIT_4   /* DIF: prot DMA valid */
 225 #define SRB_CRC_CTX_DSD_VALID           BIT_5   /* DIF: dsd_list valid */
 226
 227 /* To identify if a srb is of T10-CRC type. @sp => srb_t pointer */
 228 #define IS_PROT_IO(sp)  (sp->flags & SRB_CRC_CTX_DSD_VALID)
 229
 230 /*
 231  * SRB extensions.
 232  */
 233 struct srb_iocb {
 234         union {
 235                 struct {
 236                         uint16_t flags;
 237 #define SRB_LOGIN_RETRIED       BIT_0
 238 #define SRB_LOGIN_COND_PLOGI    BIT_1
 239 #define SRB_LOGIN_SKIP_PRLI     BIT_2
 240                         uint16_t data[2];
 241                 } logio;
 242                 struct {
 243                         /*
 244                          * Values for flags field below are as
 245                          * defined in tsk_mgmt_entry struct
 246                          * for control_flags field in qla_fw.h.
 247                          */
 248                         uint32_t flags;
 249                         uint32_t lun;
 250                         uint32_t data;
 251                 } tmf;
 252                 struct {
 253                         /*
 254                          * values for modif field below are as
 255                          * defined in mrk_entry_24xx struct
 256                          * for the modifier field in qla_fw.h.
 257                          */
 258                         uint8_t modif;
 259                         uint16_t lun;
 260                         uint32_t data;
 261                 } marker;
 262         } u;
 263
 264         struct timer_list timer;
 265
 266         void (*done)(srb_t *);
 267         void (*free)(srb_t *);
 268         void (*timeout)(srb_t *);
 269 };
 270
 271 /* Values for srb_ctx type */
 272 #define SRB_LOGIN_CMD   1
 273 #define SRB_LOGOUT_CMD  2
 274 #define SRB_ELS_CMD_RPT 3
 275 #define SRB_ELS_CMD_HST 4
 276 #define SRB_CT_CMD      5
 277 #define SRB_ADISC_CMD   6
 278 #define SRB_TM_CMD      7
 279 #define SRB_MARKER_CMD  8
 280
 281 struct srb_ctx {
 282         uint16_t type;
 283         char *name;
 284         union {
 285                 struct srb_iocb *iocb_cmd;
 286                 struct fc_bsg_job *bsg_job;
 287         } u;
 288 };
 289
 290 struct msg_echo_lb {
 291         dma_addr_t send_dma;
 292         dma_addr_t rcv_dma;
 293         uint16_t req_sg_cnt;
 294         uint16_t rsp_sg_cnt;
 295         uint16_t options;
 296         uint32_t transfer_size;
 297 };
 298
 299 /*
 300  * ISP I/O Register Set structure definitions.
 301  */
 302 struct device_reg_2xxx {
 303         uint16_t flash_address;         /* Flash BIOS address */
 304         uint16_t flash_data;            /* Flash BIOS data */
 305         uint16_t unused_1[1];           /* Gap */
 306         uint16_t ctrl_status;           /* Control/Status */
 307 #define CSR_FLASH_64K_BANK      BIT_3   /* Flash upper 64K bank select */
 308 #define CSR_FLASH_ENABLE        BIT_1   /* Flash BIOS Read/Write enable */
 309 #define CSR_ISP_SOFT_RESET      BIT_0   /* ISP soft reset */
 310
 311         uint16_t ictrl;                 /* Interrupt control */
 312 #define ICR_EN_INT              BIT_15  /* ISP enable interrupts. */
 313 #define ICR_EN_RISC             BIT_3   /* ISP enable RISC interrupts. */
 314
 315         uint16_t istatus;               /* Interrupt status */
 316 #define ISR_RISC_INT            BIT_3   /* RISC interrupt */
 317
 318         uint16_t semaphore;             /* Semaphore */
 319         uint16_t nvram;                 /* NVRAM register. */
 320 #define NVR_DESELECT            0
 321 #define NVR_BUSY                BIT_15
 322 #define NVR_WRT_ENABLE          BIT_14  /* Write enable */
 323 #define NVR_PR_ENABLE           BIT_13  /* Protection register enable */
 324 #define NVR_DATA_IN             BIT_3
 325 #define NVR_DATA_OUT            BIT_2
 326 #define NVR_SELECT              BIT_1
 327 #define NVR_CLOCK               BIT_0
 328
 329 #define NVR_WAIT_CNT            20000
 330
 331         union {
 332                 struct {
 333                         uint16_t mailbox0;
 334                         uint16_t mailbox1;
 335                         uint16_t mailbox2;
 336                         uint16_t mailbox3;
 337                         uint16_t mailbox4;
 338                         uint16_t mailbox5;
 339                         uint16_t mailbox6;
 340                         uint16_t mailbox7;
 341                         uint16_t unused_2[59];  /* Gap */
 342                 } __attribute__((packed)) isp2100;
 343                 struct {
 344                                                 /* Request Queue */
 345                         uint16_t req_q_in;      /*  In-Pointer */
 346                         uint16_t req_q_out;     /*  Out-Pointer */
 347                                                 /* Response Queue */
 348                         uint16_t rsp_q_in;      /*  In-Pointer */
 349                         uint16_t rsp_q_out;     /*  Out-Pointer */
 350
 351                                                 /* RISC to Host Status */
 352                         uint32_t host_status;
 353 #define HSR_RISC_INT            BIT_15  /* RISC interrupt */
 354 #define HSR_RISC_PAUSED         BIT_8   /* RISC Paused */
 355
 356                                         /* Host to Host Semaphore */
 357                         uint16_t host_semaphore;
 358                         uint16_t unused_3[17];  /* Gap */
 359                         uint16_t mailbox0;
 360                         uint16_t mailbox1;
 361                         uint16_t mailbox2;
 362                         uint16_t mailbox3;
 363                         uint16_t mailbox4;
 364                         uint16_t mailbox5;
 365                         uint16_t mailbox6;
 366                         uint16_t mailbox7;
 367                         uint16_t mailbox8;
 368                         uint16_t mailbox9;
 369                         uint16_t mailbox10;
 370                         uint16_t mailbox11;
 371                         uint16_t mailbox12;
 372                         uint16_t mailbox13;
 373                         uint16_t mailbox14;
 374                         uint16_t mailbox15;
 375                         uint16_t mailbox16;
 376                         uint16_t mailbox17;
 377                         uint16_t mailbox18;
 378                         uint16_t mailbox19;
 379                         uint16_t mailbox20;
 380                         uint16_t mailbox21;
 381                         uint16_t mailbox22;
 382                         uint16_t mailbox23;
 383                         uint16_t mailbox24;
 384                         uint16_t mailbox25;
 385                         uint16_t mailbox26;
 386                         uint16_t mailbox27;
 387                         uint16_t mailbox28;
 388                         uint16_t mailbox29;
 389                         uint16_t mailbox30;
 390                         uint16_t mailbox31;
 391                         uint16_t fb_cmd;
 392                         uint16_t unused_4[10];  /* Gap */
 393                 } __attribute__((packed)) isp2300;
 394         } u;
 395
 396         uint16_t fpm_diag_config;
 397         uint16_t unused_5[0x4];         /* Gap */
 398         uint16_t risc_hw;
 399         uint16_t unused_5_1;            /* Gap */
 400         uint16_t pcr;                   /* Processor Control Register. */
 401         uint16_t unused_6[0x5];         /* Gap */
 402         uint16_t mctr;                  /* Memory Configuration and Timing. */
 403         uint16_t unused_7[0x3];         /* Gap */
 404         uint16_t fb_cmd_2100;           /* Unused on 23XX */
 405         uint16_t unused_8[0x3];         /* Gap */
 406         uint16_t hccr;                  /* Host command & control register. */
 407 #define HCCR_HOST_INT           BIT_7   /* Host interrupt bit */
 408 #define HCCR_RISC_PAUSE         BIT_5   /* Pause mode bit */
 409                                         /* HCCR commands */
 410 #define HCCR_RESET_RISC         0x1000  /* Reset RISC */
 411 #define HCCR_PAUSE_RISC         0x2000  /* Pause RISC */
 412 #define HCCR_RELEASE_RISC       0x3000  /* Release RISC from reset. */
 413 #define HCCR_SET_HOST_INT       0x5000  /* Set host interrupt */
 414 #define HCCR_CLR_HOST_INT       0x6000  /* Clear HOST interrupt */
 415 #define HCCR_CLR_RISC_INT       0x7000  /* Clear RISC interrupt */
 416 #define HCCR_DISABLE_PARITY_PAUSE 0x4001 /* Disable parity error RISC pause. */
 417 #define HCCR_ENABLE_PARITY      0xA000  /* Enable PARITY interrupt */
 418
 419         uint16_t unused_9[5];           /* Gap */
 420         uint16_t gpiod;                 /* GPIO Data register. */
 421         uint16_t gpioe;                 /* GPIO Enable register. */
 422 #define GPIO_LED_MASK                   0x00C0
 423 #define GPIO_LED_GREEN_OFF_AMBER_OFF    0x0000
 424 #define GPIO_LED_GREEN_ON_AMBER_OFF     0x0040
 425 #define GPIO_LED_GREEN_OFF_AMBER_ON     0x0080
 426 #define GPIO_LED_GREEN_ON_AMBER_ON      0x00C0
 427 #define GPIO_LED_ALL_OFF                0x0000
 428 #define GPIO_LED_RED_ON_OTHER_OFF       0x0001  /* isp2322 */
 429 #define GPIO_LED_RGA_ON                 0x00C1  /* isp2322: red green amber */
 430
 431         union {
 432                 struct {
 433                         uint16_t unused_10[8];  /* Gap */
 434                         uint16_t mailbox8;
 435                         uint16_t mailbox9;
 436                         uint16_t mailbox10;
 437                         uint16_t mailbox11;
 438                         uint16_t mailbox12;
 439                         uint16_t mailbox13;
 440                         uint16_t mailbox14;
 441                         uint16_t mailbox15;
 442                         uint16_t mailbox16;
 443                         uint16_t mailbox17;
 444                         uint16_t mailbox18;
 445                         uint16_t mailbox19;
 446                         uint16_t mailbox20;
 447                         uint16_t mailbox21;
 448                         uint16_t mailbox22;
 449                         uint16_t mailbox23;     /* Also probe reg. */
 450                 } __attribute__((packed)) isp2200;
 451         } u_end;
 452 };
 453
 454 struct device_reg_25xxmq {
 455         uint32_t req_q_in;
 456         uint32_t req_q_out;
 457         uint32_t rsp_q_in;
 458         uint32_t rsp_q_out;
 459 };
 460
 461 typedef union {
 462                 struct device_reg_2xxx isp;
 463                 struct device_reg_24xx isp24;
 464                 struct device_reg_25xxmq isp25mq;
 465                 struct device_reg_82xx isp82;
 466 } device_reg_t;
 467
 468 #define ISP_REQ_Q_IN(ha, reg) \
 469         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 470          &(reg)->u.isp2100.mailbox4 : \
 471          &(reg)->u.isp2300.req_q_in)
 472 #define ISP_REQ_Q_OUT(ha, reg) \
 473         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 474          &(reg)->u.isp2100.mailbox4 : \
 475          &(reg)->u.isp2300.req_q_out)
 476 #define ISP_RSP_Q_IN(ha, reg) \
 477         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 478          &(reg)->u.isp2100.mailbox5 : \
 479          &(reg)->u.isp2300.rsp_q_in)
 480 #define ISP_RSP_Q_OUT(ha, reg) \
 481         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 482          &(reg)->u.isp2100.mailbox5 : \
 483          &(reg)->u.isp2300.rsp_q_out)
 484
 485 #define MAILBOX_REG(ha, reg, num) \
 486         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 487          (num < 8 ? \
 488           &(reg)->u.isp2100.mailbox0 + (num) : \
 489           &(reg)->u_end.isp2200.mailbox8 + (num) - 8) : \
 490          &(reg)->u.isp2300.mailbox0 + (num))
 491 #define RD_MAILBOX_REG(ha, reg, num) \
 492         RD_REG_WORD(MAILBOX_REG(ha, reg, num))
 493 #define WRT_MAILBOX_REG(ha, reg, num, data) \
 494         WRT_REG_WORD(MAILBOX_REG(ha, reg, num), data)
 495
 496 #define FB_CMD_REG(ha, reg) \
 497         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 498          &(reg)->fb_cmd_2100 : \
 499          &(reg)->u.isp2300.fb_cmd)
 500 #define RD_FB_CMD_REG(ha, reg) \
 501         RD_REG_WORD(FB_CMD_REG(ha, reg))
 502 #define WRT_FB_CMD_REG(ha, reg, data) \
 503         WRT_REG_WORD(FB_CMD_REG(ha, reg), data)
 504
 505 typedef struct {
 506         uint32_t        out_mb;         /* outbound from driver */
 507         uint32_t        in_mb;                  /* Incoming from RISC */
 508         uint16_t        mb[MAILBOX_REGISTER_COUNT];
 509         long            buf_size;
 510         void            *bufp;
 511         uint32_t        tov;
 512         uint8_t         flags;
 513 #define MBX_DMA_IN      BIT_0
 514 #define MBX_DMA_OUT     BIT_1
 515 #define IOCTL_CMD       BIT_2
 516 } mbx_cmd_t;
 517
 518 #define MBX_TOV_SECONDS 30
 519
 520 /*
 521  *  ISP product identification definitions in mailboxes after reset.
 522  */
 523 #define PROD_ID_1               0x4953
 524 #define PROD_ID_2               0x0000
 525 #define PROD_ID_2a              0x5020
 526 #define PROD_ID_3               0x2020
 527
 528 /*
 529  * ISP mailbox Self-Test status codes
 530  */
 531 #define MBS_FRM_ALIVE           0       /* Firmware Alive. */
 532 #define MBS_CHKSUM_ERR          1       /* Checksum Error. */
 533 #define MBS_BUSY                4       /* Busy. */
 534
 535 /*
 536  * ISP mailbox command complete status codes
 537  */
 538 #define MBS_COMMAND_COMPLETE            0x4000
 539 #define MBS_INVALID_COMMAND             0x4001
 540 #define MBS_HOST_INTERFACE_ERROR        0x4002
 541 #define MBS_TEST_FAILED                 0x4003
 542 #define MBS_COMMAND_ERROR               0x4005
 543 #define MBS_COMMAND_PARAMETER_ERROR     0x4006
 544 #define MBS_PORT_ID_USED                0x4007
 545 #define MBS_LOOP_ID_USED                0x4008
 546 #define MBS_ALL_IDS_IN_USE              0x4009
 547 #define MBS_NOT_LOGGED_IN               0x400A
 548 #define MBS_LINK_DOWN_ERROR             0x400B
 549 #define MBS_DIAG_ECHO_TEST_ERROR        0x400C
 550
 551 /*
 552  * ISP mailbox asynchronous event status codes
 553  */
 554 #define MBA_ASYNC_EVENT         0x8000  /* Asynchronous event. */
 555 #define MBA_RESET               0x8001  /* Reset Detected. */
 556 #define MBA_SYSTEM_ERR          0x8002  /* System Error. */
 557 #define MBA_REQ_TRANSFER_ERR    0x8003  /* Request Transfer Error. */
 558 #define MBA_RSP_TRANSFER_ERR    0x8004  /* Response Transfer Error. */
 559 #define MBA_WAKEUP_THRES        0x8005  /* Request Queue Wake-up. */
 560 #define MBA_LIP_OCCURRED        0x8010  /* Loop Initialization Procedure */
 561                                         /* occurred. */
 562 #define MBA_LOOP_UP             0x8011  /* FC Loop UP. */
 563 #define MBA_LOOP_DOWN           0x8012  /* FC Loop Down. */
 564 #define MBA_LIP_RESET           0x8013  /* LIP reset occurred. */
 565 #define MBA_PORT_UPDATE         0x8014  /* Port Database update. */
 566 #define MBA_RSCN_UPDATE         0x8015  /* Register State Chg Notification. */
 567 #define MBA_LIP_F8              0x8016  /* Received a LIP F8. */
 568 #define MBA_LOOP_INIT_ERR       0x8017  /* Loop Initialization Error. */
 569 #define MBA_FABRIC_AUTH_REQ     0x801b  /* Fabric Authentication Required. */
 570 #define MBA_SCSI_COMPLETION     0x8020  /* SCSI Command Complete. */
 571 #define MBA_CTIO_COMPLETION     0x8021  /* CTIO Complete. */
 572 #define MBA_IP_COMPLETION       0x8022  /* IP Transmit Command Complete. */
 573 #define MBA_IP_RECEIVE          0x8023  /* IP Received. */
 574 #define MBA_IP_BROADCAST        0x8024  /* IP Broadcast Received. */
 575 #define MBA_IP_LOW_WATER_MARK   0x8025  /* IP Low Water Mark reached. */
 576 #define MBA_IP_RCV_BUFFER_EMPTY 0x8026  /* IP receive buffer queue empty. */
 577 #define MBA_IP_HDR_DATA_SPLIT   0x8027  /* IP header/data splitting feature */
 578                                         /* used. */
 579 #define MBA_TRACE_NOTIFICATION  0x8028  /* Trace/Diagnostic notification. */
 580 #define MBA_POINT_TO_POINT      0x8030  /* Point to point mode. */
 581 #define MBA_CMPLT_1_16BIT       0x8031  /* Completion 1 16bit IOSB. */
 582 #define MBA_CMPLT_2_16BIT       0x8032  /* Completion 2 16bit IOSB. */
 583 #define MBA_CMPLT_3_16BIT       0x8033  /* Completion 3 16bit IOSB. */
 584 #define MBA_CMPLT_4_16BIT       0x8034  /* Completion 4 16bit IOSB. */
 585 #define MBA_CMPLT_5_16BIT       0x8035  /* Completion 5 16bit IOSB. */
 586 #define MBA_CHG_IN_CONNECTION   0x8036  /* Change in connection mode. */
 587 #define MBA_RIO_RESPONSE        0x8040  /* RIO response queue update. */
 588 #define MBA_ZIO_RESPONSE        0x8040  /* ZIO response queue update. */
 589 #define MBA_CMPLT_2_32BIT       0x8042  /* Completion 2 32bit IOSB. */
 590 #define MBA_BYPASS_NOTIFICATION 0x8043  /* Auto bypass notification. */
 591 #define MBA_DISCARD_RND_FRAME   0x8048  /* discard RND frame due to error. */
 592 #define MBA_REJECTED_FCP_CMD    0x8049  /* rejected FCP_CMD. */
 593
 594 /* ISP mailbox loopback echo diagnostic error code */
 595 #define MBS_LB_RESET    0x17
 596 /*
 597  * Firmware options 1, 2, 3.
 598  */
 599 #define FO1_AE_ON_LIPF8                 BIT_0
 600 #define FO1_AE_ALL_LIP_RESET            BIT_1
 601 #define FO1_CTIO_RETRY                  BIT_3
 602 #define FO1_DISABLE_LIP_F7_SW           BIT_4
 603 #define FO1_DISABLE_100MS_LOS_WAIT      BIT_5
 604 #define FO1_DISABLE_GPIO6_7             BIT_6   /* LED bits */
 605 #define FO1_AE_ON_LOOP_INIT_ERR         BIT_7
 606 #define FO1_SET_EMPHASIS_SWING          BIT_8
 607 #define FO1_AE_AUTO_BYPASS              BIT_9
 608 #define FO1_ENABLE_PURE_IOCB            BIT_10
 609 #define FO1_AE_PLOGI_RJT                BIT_11
 610 #define FO1_ENABLE_ABORT_SEQUENCE       BIT_12
 611 #define FO1_AE_QUEUE_FULL               BIT_13
 612
 613 #define FO2_ENABLE_ATIO_TYPE_3          BIT_0
 614 #define FO2_REV_LOOPBACK                BIT_1
 615
 616 #define FO3_ENABLE_EMERG_IOCB           BIT_0
 617 #define FO3_AE_RND_ERROR                BIT_1
 618
 619 /* 24XX additional firmware options */
 620 #define ADD_FO_COUNT                    3
 621 #define ADD_FO1_DISABLE_GPIO_LED_CTRL   BIT_6   /* LED bits */
 622 #define ADD_FO1_ENABLE_PUREX_IOCB       BIT_10
 623
 624 #define ADD_FO2_ENABLE_SEL_CLS2         BIT_5
 625
 626 #define ADD_FO3_NO_ABT_ON_LINK_DOWN     BIT_14
 627
 628 /*
 629  * ISP mailbox commands
 630  */
 631 #define MBC_LOAD_RAM                    1       /* Load RAM. */
 632 #define MBC_EXECUTE_FIRMWARE            2       /* Execute firmware. */
 633 #define MBC_WRITE_RAM_WORD              4       /* Write RAM word. */
 634 #define MBC_READ_RAM_WORD               5       /* Read RAM word. */
 635 #define MBC_MAILBOX_REGISTER_TEST       6       /* Wrap incoming mailboxes */
 636 #define MBC_VERIFY_CHECKSUM             7       /* Verify checksum. */
 637 #define MBC_GET_FIRMWARE_VERSION        8       /* Get firmware revision. */
 638 #define MBC_LOAD_RISC_RAM               9       /* Load RAM command. */
 639 #define MBC_DUMP_RISC_RAM               0xa     /* Dump RAM command. */
 640 #define MBC_LOAD_RISC_RAM_EXTENDED      0xb     /* Load RAM extended. */
 641 #define MBC_DUMP_RISC_RAM_EXTENDED      0xc     /* Dump RAM extended. */
 642 #define MBC_WRITE_RAM_WORD_EXTENDED     0xd     /* Write RAM word extended */
 643 #define MBC_READ_RAM_EXTENDED           0xf     /* Read RAM extended. */
 644 #define MBC_IOCB_COMMAND                0x12    /* Execute IOCB command. */
 645 #define MBC_STOP_FIRMWARE               0x14    /* Stop firmware. */
 646 #define MBC_ABORT_COMMAND               0x15    /* Abort IOCB command. */
 647 #define MBC_ABORT_DEVICE                0x16    /* Abort device (ID/LUN). */
 648 #define MBC_ABORT_TARGET                0x17    /* Abort target (ID). */
 649 #define MBC_RESET                       0x18    /* Reset. */
 650 #define MBC_GET_ADAPTER_LOOP_ID         0x20    /* Get loop id of ISP2200. */
 651 #define MBC_GET_RETRY_COUNT             0x22    /* Get f/w retry cnt/delay. */
 652 #define MBC_DISABLE_VI                  0x24    /* Disable VI operation. */
 653 #define MBC_ENABLE_VI                   0x25    /* Enable VI operation. */
 654 #define MBC_GET_FIRMWARE_OPTION         0x28    /* Get Firmware Options. */
 655 #define MBC_SET_FIRMWARE_OPTION         0x38    /* Set Firmware Options. */
 656 #define MBC_LOOP_PORT_BYPASS            0x40    /* Loop Port Bypass. */
 657 #define MBC_LOOP_PORT_ENABLE            0x41    /* Loop Port Enable. */
 658 #define MBC_GET_RESOURCE_COUNTS         0x42    /* Get Resource Counts. */
 659 #define MBC_NON_PARTICIPATE             0x43    /* Non-Participating Mode. */
 660 #define MBC_DIAGNOSTIC_ECHO             0x44    /* Diagnostic echo. */
 661 #define MBC_DIAGNOSTIC_LOOP_BACK        0x45    /* Diagnostic loop back. */
 662 #define MBC_ONLINE_SELF_TEST            0x46    /* Online self-test. */
 663 #define MBC_ENHANCED_GET_PORT_DATABASE  0x47    /* Get port database + login */
 664 #define MBC_RESET_LINK_STATUS           0x52    /* Reset Link Error Status */
 665 #define MBC_IOCB_COMMAND_A64            0x54    /* Execute IOCB command (64) */
 666 #define MBC_SEND_RNID_ELS               0x57    /* Send RNID ELS request */
 667 #define MBC_SET_RNID_PARAMS             0x59    /* Set RNID parameters */
 668 #define MBC_GET_RNID_PARAMS             0x5a    /* Data Rate */
 669 #define MBC_DATA_RATE                   0x5d    /* Get RNID parameters */
 670 #define MBC_INITIALIZE_FIRMWARE         0x60    /* Initialize firmware */
 671 #define MBC_INITIATE_LIP                0x62    /* Initiate Loop */
 672                                                 /* Initialization Procedure */
 673 #define MBC_GET_FC_AL_POSITION_MAP      0x63    /* Get FC_AL Position Map. */
 674 #define MBC_GET_PORT_DATABASE           0x64    /* Get Port Database. */
 675 #define MBC_CLEAR_ACA                   0x65    /* Clear ACA. */
 676 #define MBC_TARGET_RESET                0x66    /* Target Reset. */
 677 #define MBC_CLEAR_TASK_SET              0x67    /* Clear Task Set. */
 678 #define MBC_ABORT_TASK_SET              0x68    /* Abort Task Set. */
 679 #define MBC_GET_FIRMWARE_STATE          0x69    /* Get firmware state. */
 680 #define MBC_GET_PORT_NAME               0x6a    /* Get port name. */
 681 #define MBC_GET_LINK_STATUS             0x6b    /* Get port link status. */
 682 #define MBC_LIP_RESET                   0x6c    /* LIP reset. */
 683 #define MBC_SEND_SNS_COMMAND            0x6e    /* Send Simple Name Server */
 684                                                 /* commandd. */
 685 #define MBC_LOGIN_FABRIC_PORT           0x6f    /* Login fabric port. */
 686 #define MBC_SEND_CHANGE_REQUEST         0x70    /* Send Change Request. */
 687 #define MBC_LOGOUT_FABRIC_PORT          0x71    /* Logout fabric port. */
 688 #define MBC_LIP_FULL_LOGIN              0x72    /* Full login LIP. */
 689 #define MBC_LOGIN_LOOP_PORT             0x74    /* Login Loop Port. */
 690 #define MBC_PORT_NODE_NAME_LIST         0x75    /* Get port/node name list. */
 691 #define MBC_INITIALIZE_RECEIVE_QUEUE    0x77    /* Initialize receive queue */
 692 #define MBC_UNLOAD_IP                   0x79    /* Shutdown IP */
 693 #define MBC_GET_ID_LIST                 0x7C    /* Get Port ID list. */
 694 #define MBC_SEND_LFA_COMMAND            0x7D    /* Send Loop Fabric Address */
 695 #define MBC_LUN_RESET                   0x7E    /* Send LUN reset */
 696
 697 /*
 698  * ISP24xx mailbox commands
 699  */
 700 #define MBC_SERDES_PARAMS               0x10    /* Serdes Tx Parameters. */
 701 #define MBC_GET_IOCB_STATUS             0x12    /* Get IOCB status command. */
 702 #define MBC_PORT_PARAMS                 0x1A    /* Port iDMA Parameters. */
 703 #define MBC_GET_TIMEOUT_PARAMS          0x22    /* Get FW timeouts. */
 704 #define MBC_TRACE_CONTROL               0x27    /* Trace control command. */
 705 #define MBC_GEN_SYSTEM_ERROR            0x2a    /* Generate System Error. */
 706 #define MBC_WRITE_SFP                   0x30    /* Write SFP Data. */
 707 #define MBC_READ_SFP                    0x31    /* Read SFP Data. */
 708 #define MBC_SET_TIMEOUT_PARAMS          0x32    /* Set FW timeouts. */
 709 #define MBC_MID_INITIALIZE_FIRMWARE     0x48    /* MID Initialize firmware. */
 710 #define MBC_MID_GET_VP_DATABASE         0x49    /* MID Get VP Database. */
 711 #define MBC_MID_GET_VP_ENTRY            0x4a    /* MID Get VP Entry. */
 712 #define MBC_HOST_MEMORY_COPY            0x53    /* Host Memory Copy. */
 713 #define MBC_SEND_RNFT_ELS               0x5e    /* Send RNFT ELS request */
 714 #define MBC_GET_LINK_PRIV_STATS         0x6d    /* Get link & private data. */
 715 #define MBC_SET_VENDOR_ID               0x76    /* Set Vendor ID. */
 716
 717 /* Firmware return data sizes */
 718 #define FCAL_MAP_SIZE   128
 719
 720 /* Mailbox bit definitions for out_mb and in_mb */
 721 #define MBX_31          BIT_31
 722 #define MBX_30          BIT_30
 723 #define MBX_29          BIT_29
 724 #define MBX_28          BIT_28
 725 #define MBX_27          BIT_27
 726 #define MBX_26          BIT_26
 727 #define MBX_25          BIT_25
 728 #define MBX_24          BIT_24
 729 #define MBX_23          BIT_23
 730 #define MBX_22          BIT_22
 731 #define MBX_21          BIT_21
 732 #define MBX_20          BIT_20
 733 #define MBX_19          BIT_19
 734 #define MBX_18          BIT_18
 735 #define MBX_17          BIT_17
 736 #define MBX_16          BIT_16
 737 #define MBX_15          BIT_15
 738 #define MBX_14          BIT_14
 739 #define MBX_13          BIT_13
 740 #define MBX_12          BIT_12
 741 #define MBX_11          BIT_11
 742 #define MBX_10          BIT_10
 743 #define MBX_9           BIT_9
 744 #define MBX_8           BIT_8
 745 #define MBX_7           BIT_7
 746 #define MBX_6           BIT_6
 747 #define MBX_5           BIT_5
 748 #define MBX_4           BIT_4
 749 #define MBX_3           BIT_3
 750 #define MBX_2           BIT_2
 751 #define MBX_1           BIT_1
 752 #define MBX_0           BIT_0
 753
 754 /*
 755  * Firmware state codes from get firmware state mailbox command
 756  */
 757 #define FSTATE_CONFIG_WAIT      0
 758 #define FSTATE_WAIT_AL_PA       1
 759 #define FSTATE_WAIT_LOGIN       2
 760 #define FSTATE_READY            3
 761 #define FSTATE_LOSS_OF_SYNC     4
 762 #define FSTATE_ERROR            5
 763 #define FSTATE_REINIT           6
 764 #define FSTATE_NON_PART         7
 765
 766 #define FSTATE_CONFIG_CORRECT      0
 767 #define FSTATE_P2P_RCV_LIP         1
 768 #define FSTATE_P2P_CHOOSE_LOOP     2
 769 #define FSTATE_P2P_RCV_UNIDEN_LIP  3
 770 #define FSTATE_FATAL_ERROR         4
 771 #define FSTATE_LOOP_BACK_CONN      5
 772
 773 /*
 774  * Port Database structure definition
 775  * Little endian except where noted.
 776  */
 777 #define PORT_DATABASE_SIZE      128     /* bytes */
 778 typedef struct {
 779         uint8_t options;
 780         uint8_t control;
 781         uint8_t master_state;
 782         uint8_t slave_state;
 783         uint8_t reserved[2];
 784         uint8_t hard_address;
 785         uint8_t reserved_1;
 786         uint8_t port_id[4];
 787         uint8_t node_name[WWN_SIZE];
 788         uint8_t port_name[WWN_SIZE];
 789         uint16_t execution_throttle;
 790         uint16_t execution_count;
 791         uint8_t reset_count;
 792         uint8_t reserved_2;
 793         uint16_t resource_allocation;
 794         uint16_t current_allocation;
 795         uint16_t queue_head;
 796         uint16_t queue_tail;
 797         uint16_t transmit_execution_list_next;
 798         uint16_t transmit_execution_list_previous;
 799         uint16_t common_features;
 800         uint16_t total_concurrent_sequences;
 801         uint16_t RO_by_information_category;
 802         uint8_t recipient;
 803         uint8_t initiator;
 804         uint16_t receive_data_size;
 805         uint16_t concurrent_sequences;
 806         uint16_t open_sequences_per_exchange;
 807         uint16_t lun_abort_flags;
 808         uint16_t lun_stop_flags;
 809         uint16_t stop_queue_head;
 810         uint16_t stop_queue_tail;
 811         uint16_t port_retry_timer;
 812         uint16_t next_sequence_id;
 813         uint16_t frame_count;
 814         uint16_t PRLI_payload_length;
 815         uint8_t prli_svc_param_word_0[2];       /* Big endian */
 816                                                 /* Bits 15-0 of word 0 */
 817         uint8_t prli_svc_param_word_3[2];       /* Big endian */
 818                                                 /* Bits 15-0 of word 3 */
 819         uint16_t loop_id;
 820         uint16_t extended_lun_info_list_pointer;
 821         uint16_t extended_lun_stop_list_pointer;
 822 } port_database_t;
 823
 824 /*
 825  * Port database slave/master states
 826  */
 827 #define PD_STATE_DISCOVERY                      0
 828 #define PD_STATE_WAIT_DISCOVERY_ACK             1
 829 #define PD_STATE_PORT_LOGIN                     2
 830 #define PD_STATE_WAIT_PORT_LOGIN_ACK            3
 831 #define PD_STATE_PROCESS_LOGIN                  4
 832 #define PD_STATE_WAIT_PROCESS_LOGIN_ACK         5
 833 #define PD_STATE_PORT_LOGGED_IN                 6
 834 #define PD_STATE_PORT_UNAVAILABLE               7
 835 #define PD_STATE_PROCESS_LOGOUT                 8
 836 #define PD_STATE_WAIT_PROCESS_LOGOUT_ACK        9
 837 #define PD_STATE_PORT_LOGOUT                    10
 838 #define PD_STATE_WAIT_PORT_LOGOUT_ACK           11
 839
 840
 841 #define QLA_ZIO_MODE_6          (BIT_2 | BIT_1)
 842 #define QLA_ZIO_DISABLED        0
 843 #define QLA_ZIO_DEFAULT_TIMER   2
 844
 845 /*
 846  * ISP Initialization Control Block.
 847  * Little endian except where noted.
 848  */
 849 #define ICB_VERSION 1
 850 typedef struct {
 851         uint8_t  version;
 852         uint8_t  reserved_1;
 853
 854         /*
 855          * LSB BIT 0  = Enable Hard Loop Id
 856          * LSB BIT 1  = Enable Fairness
 857          * LSB BIT 2  = Enable Full-Duplex
 858          * LSB BIT 3  = Enable Fast Posting
 859          * LSB BIT 4  = Enable Target Mode
 860          * LSB BIT 5  = Disable Initiator Mode
 861          * LSB BIT 6  = Enable ADISC
 862          * LSB BIT 7  = Enable Target Inquiry Data
 863          *
 864          * MSB BIT 0  = Enable PDBC Notify
 865          * MSB BIT 1  = Non Participating LIP
 866          * MSB BIT 2  = Descending Loop ID Search
 867          * MSB BIT 3  = Acquire Loop ID in LIPA
 868          * MSB BIT 4  = Stop PortQ on Full Status
 869          * MSB BIT 5  = Full Login after LIP
 870          * MSB BIT 6  = Node Name Option
 871          * MSB BIT 7  = Ext IFWCB enable bit
 872          */
 873         uint8_t  firmware_options[2];
 874
 875         uint16_t frame_payload_size;
 876         uint16_t max_iocb_allocation;
 877         uint16_t execution_throttle;
 878         uint8_t  retry_count;
 879         uint8_t  retry_delay;                   /* unused */
 880         uint8_t  port_name[WWN_SIZE];           /* Big endian. */
 881         uint16_t hard_address;
 882         uint8_t  inquiry_data;
 883         uint8_t  login_timeout;
 884         uint8_t  node_name[WWN_SIZE];           /* Big endian. */
 885
 886         uint16_t request_q_outpointer;
 887         uint16_t response_q_inpointer;
 888         uint16_t request_q_length;
 889         uint16_t response_q_length;
 890         uint32_t request_q_address[2];
 891         uint32_t response_q_address[2];
 892
 893         uint16_t lun_enables;
 894         uint8_t  command_resource_count;
 895         uint8_t  immediate_notify_resource_count;
 896         uint16_t timeout;
 897         uint8_t  reserved_2[2];
 898
 899         /*
 900          * LSB BIT 0 = Timer Operation mode bit 0
 901          * LSB BIT 1 = Timer Operation mode bit 1
 902          * LSB BIT 2 = Timer Operation mode bit 2
 903          * LSB BIT 3 = Timer Operation mode bit 3
 904          * LSB BIT 4 = Init Config Mode bit 0
 905          * LSB BIT 5 = Init Config Mode bit 1
 906          * LSB BIT 6 = Init Config Mode bit 2
 907          * LSB BIT 7 = Enable Non part on LIHA failure
 908          *
 909          * MSB BIT 0 = Enable class 2
 910          * MSB BIT 1 = Enable ACK0
 911          * MSB BIT 2 =
 912          * MSB BIT 3 =
 913          * MSB BIT 4 = FC Tape Enable
 914          * MSB BIT 5 = Enable FC Confirm
 915          * MSB BIT 6 = Enable command queuing in target mode
 916          * MSB BIT 7 = No Logo On Link Down
 917          */
 918         uint8_t  add_firmware_options[2];
 919
 920         uint8_t  response_accumulation_timer;
 921         uint8_t  interrupt_delay_timer;
 922
 923         /*
 924          * LSB BIT 0 = Enable Read xfr_rdy
 925          * LSB BIT 1 = Soft ID only
 926          * LSB BIT 2 =
 927          * LSB BIT 3 =
 928          * LSB BIT 4 = FCP RSP Payload [0]
 929          * LSB BIT 5 = FCP RSP Payload [1] / Sbus enable - 2200
 930          * LSB BIT 6 = Enable Out-of-Order frame handling
 931          * LSB BIT 7 = Disable Automatic PLOGI on Local Loop
 932          *
 933          * MSB BIT 0 = Sbus enable - 2300
 934          * MSB BIT 1 =
 935          * MSB BIT 2 =
 936          * MSB BIT 3 =
 937          * MSB BIT 4 = LED mode
 938          * MSB BIT 5 = enable 50 ohm termination
 939          * MSB BIT 6 = Data Rate (2300 only)
 940          * MSB BIT 7 = Data Rate (2300 only)
 941          */
 942         uint8_t  special_options[2];
 943
 944         uint8_t  reserved_3[26];
 945 } init_cb_t;
 946
 947 /*
 948  * Get Link Status mailbox command return buffer.
 949  */
 950 #define GLSO_SEND_RPS   BIT_0
 951 #define GLSO_USE_DID    BIT_3
 952
 953 struct link_statistics {
 954         uint32_t link_fail_cnt;
 955         uint32_t loss_sync_cnt;
 956         uint32_t loss_sig_cnt;
 957         uint32_t prim_seq_err_cnt;
 958         uint32_t inval_xmit_word_cnt;
 959         uint32_t inval_crc_cnt;
 960         uint32_t lip_cnt;
 961         uint32_t unused1[0x1a];
 962         uint32_t tx_frames;
 963         uint32_t rx_frames;
 964         uint32_t dumped_frames;
 965         uint32_t unused2[2];
 966         uint32_t nos_rcvd;
 967 };
 968
 969 /*
 970  * NVRAM Command values.
 971  */
 972 #define NV_START_BIT            BIT_2
 973 #define NV_WRITE_OP             (BIT_26+BIT_24)
 974 #define NV_READ_OP              (BIT_26+BIT_25)
 975 #define NV_ERASE_OP             (BIT_26+BIT_25+BIT_24)
 976 #define NV_MASK_OP              (BIT_26+BIT_25+BIT_24)
 977 #define NV_DELAY_COUNT          10
 978
 979 /*
 980  * QLogic ISP2100, ISP2200 and ISP2300 NVRAM structure definition.
 981  */
 982 typedef struct {
 983         /*
 984          * NVRAM header
 985          */
 986         uint8_t id[4];
 987         uint8_t nvram_version;
 988         uint8_t reserved_0;
 989
 990         /*
 991          * NVRAM RISC parameter block
 992          */
 993         uint8_t parameter_block_version;
 994         uint8_t reserved_1;
 995
 996         /*
 997          * LSB BIT 0  = Enable Hard Loop Id
 998          * LSB BIT 1  = Enable Fairness
 999          * LSB BIT 2  = Enable Full-Duplex
1000          * LSB BIT 3  = Enable Fast Posting
1001          * LSB BIT 4  = Enable Target Mode
1002          * LSB BIT 5  = Disable Initiator Mode
1003          * LSB BIT 6  = Enable ADISC
1004          * LSB BIT 7  = Enable Target Inquiry Data
1005          *
1006          * MSB BIT 0  = Enable PDBC Notify
1007          * MSB BIT 1  = Non Participating LIP
1008          * MSB BIT 2  = Descending Loop ID Search
1009          * MSB BIT 3  = Acquire Loop ID in LIPA
1010          * MSB BIT 4  = Stop PortQ on Full Status
1011          * MSB BIT 5  = Full Login after LIP
1012          * MSB BIT 6  = Node Name Option
1013          * MSB BIT 7  = Ext IFWCB enable bit
1014          */
1015         uint8_t  firmware_options[2];
1016
1017         uint16_t frame_payload_size;
1018         uint16_t max_iocb_allocation;
1019         uint16_t execution_throttle;
1020         uint8_t  retry_count;
1021         uint8_t  retry_delay;                   /* unused */
1022         uint8_t  port_name[WWN_SIZE];           /* Big endian. */
1023         uint16_t hard_address;
1024         uint8_t  inquiry_data;
1025         uint8_t  login_timeout;
1026         uint8_t  node_name[WWN_SIZE];           /* Big endian. */
1027
1028         /*
1029          * LSB BIT 0 = Timer Operation mode bit 0
1030          * LSB BIT 1 = Timer Operation mode bit 1
1031          * LSB BIT 2 = Timer Operation mode bit 2
1032          * LSB BIT 3 = Timer Operation mode bit 3
1033          * LSB BIT 4 = Init Config Mode bit 0
1034          * LSB BIT 5 = Init Config Mode bit 1
1035          * LSB BIT 6 = Init Config Mode bit 2
1036          * LSB BIT 7 = Enable Non part on LIHA failure
1037          *
1038          * MSB BIT 0 = Enable class 2
1039          * MSB BIT 1 = Enable ACK0
1040          * MSB BIT 2 =
1041          * MSB BIT 3 =
1042          * MSB BIT 4 = FC Tape Enable
1043          * MSB BIT 5 = Enable FC Confirm
1044          * MSB BIT 6 = Enable command queuing in target mode
1045          * MSB BIT 7 = No Logo On Link Down
1046          */
1047         uint8_t  add_firmware_options[2];
1048
1049         uint8_t  response_accumulation_timer;
1050         uint8_t  interrupt_delay_timer;
1051
1052         /*
1053          * LSB BIT 0 = Enable Read xfr_rdy
1054          * LSB BIT 1 = Soft ID only
1055          * LSB BIT 2 =
1056          * LSB BIT 3 =
1057          * LSB BIT 4 = FCP RSP Payload [0]
1058          * LSB BIT 5 = FCP RSP Payload [1] / Sbus enable - 2200
1059          * LSB BIT 6 = Enable Out-of-Order frame handling
1060          * LSB BIT 7 = Disable Automatic PLOGI on Local Loop
1061          *
1062          * MSB BIT 0 = Sbus enable - 2300
1063          * MSB BIT 1 =
1064          * MSB BIT 2 =
1065          * MSB BIT 3 =
1066          * MSB BIT 4 = LED mode
1067          * MSB BIT 5 = enable 50 ohm termination
1068          * MSB BIT 6 = Data Rate (2300 only)
1069          * MSB BIT 7 = Data Rate (2300 only)
1070          */
1071         uint8_t  special_options[2];
1072
1073         /* Reserved for expanded RISC parameter block */
1074         uint8_t reserved_2[22];
1075
1076         /*
1077          * LSB BIT 0 = Tx Sensitivity 1G bit 0
1078          * LSB BIT 1 = Tx Sensitivity 1G bit 1
1079          * LSB BIT 2 = Tx Sensitivity 1G bit 2
1080          * LSB BIT 3 = Tx Sensitivity 1G bit 3
1081          * LSB BIT 4 = Rx Sensitivity 1G bit 0
1082          * LSB BIT 5 = Rx Sensitivity 1G bit 1
1083          * LSB BIT 6 = Rx Sensitivity 1G bit 2
1084          * LSB BIT 7 = Rx Sensitivity 1G bit 3
1085          *
1086          * MSB BIT 0 = Tx Sensitivity 2G bit 0
1087          * MSB BIT 1 = Tx Sensitivity 2G bit 1
1088          * MSB BIT 2 = Tx Sensitivity 2G bit 2
1089          * MSB BIT 3 = Tx Sensitivity 2G bit 3
1090          * MSB BIT 4 = Rx Sensitivity 2G bit 0
1091          * MSB BIT 5 = Rx Sensitivity 2G bit 1
1092          * MSB BIT 6 = Rx Sensitivity 2G bit 2
1093          * MSB BIT 7 = Rx Sensitivity 2G bit 3
1094          *
1095          * LSB BIT 0 = Output Swing 1G bit 0
1096          * LSB BIT 1 = Output Swing 1G bit 1
1097          * LSB BIT 2 = Output Swing 1G bit 2
1098          * LSB BIT 3 = Output Emphasis 1G bit 0
1099          * LSB BIT 4 = Output Emphasis 1G bit 1
1100          * LSB BIT 5 = Output Swing 2G bit 0
1101          * LSB BIT 6 = Output Swing 2G bit 1
1102          * LSB BIT 7 = Output Swing 2G bit 2
1103          *
1104          * MSB BIT 0 = Output Emphasis 2G bit 0
1105          * MSB BIT 1 = Output Emphasis 2G bit 1
1106          * MSB BIT 2 = Output Enable
1107          * MSB BIT 3 =
1108          * MSB BIT 4 =
1109          * MSB BIT 5 =
1110          * MSB BIT 6 =
1111          * MSB BIT 7 =
1112          */
1113         uint8_t seriallink_options[4];
1114
1115         /*
1116          * NVRAM host parameter block
1117          *
1118          * LSB BIT 0 = Enable spinup delay
1119          * LSB BIT 1 = Disable BIOS
1120          * LSB BIT 2 = Enable Memory Map BIOS
1121          * LSB BIT 3 = Enable Selectable Boot
1122          * LSB BIT 4 = Disable RISC code load
1123          * LSB BIT 5 = Set cache line size 1
1124          * LSB BIT 6 = PCI Parity Disable
1125          * LSB BIT 7 = Enable extended logging
1126          *
1127          * MSB BIT 0 = Enable 64bit addressing
1128          * MSB BIT 1 = Enable lip reset
1129          * MSB BIT 2 = Enable lip full login
1130          * MSB BIT 3 = Enable target reset
1131          * MSB BIT 4 = Enable database storage
1132          * MSB BIT 5 = Enable cache flush read
1133          * MSB BIT 6 = Enable database load
1134          * MSB BIT 7 = Enable alternate WWN
1135          */
1136         uint8_t host_p[2];
1137
1138         uint8_t boot_node_name[WWN_SIZE];
1139         uint8_t boot_lun_number;
1140         uint8_t reset_delay;
1141         uint8_t port_down_retry_count;
1142         uint8_t boot_id_number;
1143         uint16_t max_luns_per_target;
1144         uint8_t fcode_boot_port_name[WWN_SIZE];
1145         uint8_t alternate_port_name[WWN_SIZE];
1146         uint8_t alternate_node_name[WWN_SIZE];
1147
1148         /*
1149          * BIT 0 = Selective Login
1150          * BIT 1 = Alt-Boot Enable
1151          * BIT 2 =
1152          * BIT 3 = Boot Order List
1153          * BIT 4 =
1154          * BIT 5 = Selective LUN
1155          * BIT 6 =
1156          * BIT 7 = unused
1157          */
1158         uint8_t efi_parameters;
1159
1160         uint8_t link_down_timeout;
1161
1162         uint8_t adapter_id[16];
1163
1164         uint8_t alt1_boot_node_name[WWN_SIZE];
1165         uint16_t alt1_boot_lun_number;
1166         uint8_t alt2_boot_node_name[WWN_SIZE];
1167         uint16_t alt2_boot_lun_number;
1168         uint8_t alt3_boot_node_name[WWN_SIZE];
1169         uint16_t alt3_boot_lun_number;
1170         uint8_t alt4_boot_node_name[WWN_SIZE];
1171         uint16_t alt4_boot_lun_number;
1172         uint8_t alt5_boot_node_name[WWN_SIZE];
1173         uint16_t alt5_boot_lun_number;
1174         uint8_t alt6_boot_node_name[WWN_SIZE];
1175         uint16_t alt6_boot_lun_number;
1176         uint8_t alt7_boot_node_name[WWN_SIZE];
1177         uint16_t alt7_boot_lun_number;
1178
1179         uint8_t reserved_3[2];
1180
1181         /* Offset 200-215 : Model Number */
1182         uint8_t model_number[16];
1183
1184         /* OEM related items */
1185         uint8_t oem_specific[16];
1186
1187         /*
1188          * NVRAM Adapter Features offset 232-239
1189          *
1190          * LSB BIT 0 = External GBIC
1191          * LSB BIT 1 = Risc RAM parity
1192          * LSB BIT 2 = Buffer Plus Module
1193          * LSB BIT 3 = Multi Chip Adapter
1194          * LSB BIT 4 = Internal connector
1195          * LSB BIT 5 =
1196          * LSB BIT 6 =
1197          * LSB BIT 7 =
1198          *
1199          * MSB BIT 0 =
1200          * MSB BIT 1 =
1201          * MSB BIT 2 =
1202          * MSB BIT 3 =
1203          * MSB BIT 4 =
1204          * MSB BIT 5 =
1205          * MSB BIT 6 =
1206          * MSB BIT 7 =
1207          */
1208         uint8_t adapter_features[2];
1209
1210         uint8_t reserved_4[16];
1211
1212         /* Subsystem vendor ID for ISP2200 */
1213         uint16_t subsystem_vendor_id_2200;
1214
1215         /* Subsystem device ID for ISP2200 */
1216         uint16_t subsystem_device_id_2200;
1217
1218         uint8_t  reserved_5;
1219         uint8_t  checksum;
1220 } nvram_t;
1221
1222 /*
1223  * ISP queue - response queue entry definition.
1224  */
1225 typedef struct {
1226         uint8_t         data[60];
1227         uint32_t        signature;
1228 #define RESPONSE_PROCESSED      0xDEADDEAD      /* Signature */
1229 } response_t;
1230
1231 typedef union {
1232         uint16_t extended;
1233         struct {
1234                 uint8_t reserved;
1235                 uint8_t standard;
1236         } id;
1237 } target_id_t;
1238
1239 #define SET_TARGET_ID(ha, to, from)                     \
1240 do {                                                    \
1241         if (HAS_EXTENDED_IDS(ha))                       \
1242                 to.extended = cpu_to_le16(from);        \
1243         else                                            \
1244                 to.id.standard = (uint8_t)from;         \
1245 } while (0)
1246
1247 /*
1248  * ISP queue - command entry structure definition.
1249  */
1250 #define COMMAND_TYPE    0x11            /* Command entry */
1251 typedef struct {
1252         uint8_t entry_type;             /* Entry type. */
1253         uint8_t entry_count;            /* Entry count. */
1254         uint8_t sys_define;             /* System defined. */
1255         uint8_t entry_status;           /* Entry Status. */
1256         uint32_t handle;                /* System handle. */
1257         target_id_t target;             /* SCSI ID */
1258         uint16_t lun;                   /* SCSI LUN */
1259         uint16_t control_flags;         /* Control flags. */
1260 #define CF_WRITE        BIT_6
1261 #define CF_READ         BIT_5
1262 #define CF_SIMPLE_TAG   BIT_3
1263 #define CF_ORDERED_TAG  BIT_2
1264 #define CF_HEAD_TAG     BIT_1
1265         uint16_t reserved_1;
1266         uint16_t timeout;               /* Command timeout. */
1267         uint16_t dseg_count;            /* Data segment count. */
1268         uint8_t scsi_cdb[MAX_CMDSZ];    /* SCSI command words. */
1269         uint32_t byte_count;            /* Total byte count. */
1270         uint32_t dseg_0_address;        /* Data segment 0 address. */
1271         uint32_t dseg_0_length;         /* Data segment 0 length. */
1272         uint32_t dseg_1_address;        /* Data segment 1 address. */
1273         uint32_t dseg_1_length;         /* Data segment 1 length. */
1274         uint32_t dseg_2_address;        /* Data segment 2 address. */
1275         uint32_t dseg_2_length;         /* Data segment 2 length. */
1276 } cmd_entry_t;
1277
1278 /*
1279  * ISP queue - 64-Bit addressing, command entry structure definition.
1280  */
1281 #define COMMAND_A64_TYPE        0x19    /* Command A64 entry */
1282 typedef struct {
1283         uint8_t entry_type;             /* Entry type. */
1284         uint8_t entry_count;            /* Entry count. */
1285         uint8_t sys_define;             /* System defined. */
1286         uint8_t entry_status;           /* Entry Status. */
1287         uint32_t handle;                /* System handle. */
1288         target_id_t target;             /* SCSI ID */
1289         uint16_t lun;                   /* SCSI LUN */
1290         uint16_t control_flags;         /* Control flags. */
1291         uint16_t reserved_1;
1292         uint16_t timeout;               /* Command timeout. */
1293         uint16_t dseg_count;            /* Data segment count. */
1294         uint8_t scsi_cdb[MAX_CMDSZ];    /* SCSI command words. */
1295         uint32_t byte_count;            /* Total byte count. */
1296         uint32_t dseg_0_address[2];     /* Data segment 0 address. */
1297         uint32_t dseg_0_length;         /* Data segment 0 length. */
1298         uint32_t dseg_1_address[2];     /* Data segment 1 address. */
1299         uint32_t dseg_1_length;         /* Data segment 1 length. */
1300 } cmd_a64_entry_t, request_t;
1301
1302 /*
1303  * ISP queue - continuation entry structure definition.
1304  */
1305 #define CONTINUE_TYPE           0x02    /* Continuation entry. */
1306 typedef struct {
1307         uint8_t entry_type;             /* Entry type. */
1308         uint8_t entry_count;            /* Entry count. */
1309         uint8_t sys_define;             /* System defined. */
1310         uint8_t entry_status;           /* Entry Status. */
1311         uint32_t reserved;
1312         uint32_t dseg_0_address;        /* Data segment 0 address. */
1313         uint32_t dseg_0_length;         /* Data segment 0 length. */
1314         uint32_t dseg_1_address;        /* Data segment 1 address. */
1315         uint32_t dseg_1_length;         /* Data segment 1 length. */
1316         uint32_t dseg_2_address;        /* Data segment 2 address. */
1317         uint32_t dseg_2_length;         /* Data segment 2 length. */
1318         uint32_t dseg_3_address;        /* Data segment 3 address. */
1319         uint32_t dseg_3_length;         /* Data segment 3 length. */
1320         uint32_t dseg_4_address;        /* Data segment 4 address. */
1321         uint32_t dseg_4_length;         /* Data segment 4 length. */
1322         uint32_t dseg_5_address;        /* Data segment 5 address. */
1323         uint32_t dseg_5_length;         /* Data segment 5 length. */
1324         uint32_t dseg_6_address;        /* Data segment 6 address. */
1325         uint32_t dseg_6_length;         /* Data segment 6 length. */
1326 } cont_entry_t;
1327
1328 /*
1329  * ISP queue - 64-Bit addressing, continuation entry structure definition.
1330  */
1331 #define CONTINUE_A64_TYPE       0x0A    /* Continuation A64 entry. */
1332 typedef struct {
1333         uint8_t entry_type;             /* Entry type. */
1334         uint8_t entry_count;            /* Entry count. */
1335         uint8_t sys_define;             /* System defined. */
1336         uint8_t entry_status;           /* Entry Status. */
1337         uint32_t dseg_0_address[2];     /* Data segment 0 address. */
1338         uint32_t dseg_0_length;         /* Data segment 0 length. */
1339         uint32_t dseg_1_address[2];     /* Data segment 1 address. */
1340         uint32_t dseg_1_length;         /* Data segment 1 length. */
1341         uint32_t dseg_2_address [2];    /* Data segment 2 address. */
1342         uint32_t dseg_2_length;         /* Data segment 2 length. */
1343         uint32_t dseg_3_address[2];     /* Data segment 3 address. */
1344         uint32_t dseg_3_length;         /* Data segment 3 length. */
1345         uint32_t dseg_4_address[2];     /* Data segment 4 address. */
1346         uint32_t dseg_4_length;         /* Data segment 4 length. */
1347 } cont_a64_entry_t;
1348
1349 #define PO_MODE_DIF_INSERT      0
1350 #define PO_MODE_DIF_REMOVE      BIT_0
1351 #define PO_MODE_DIF_PASS        BIT_1
1352 #define PO_MODE_DIF_REPLACE     (BIT_0 + BIT_1)
1353 #define PO_ENABLE_DIF_BUNDLING  BIT_8
1354 #define PO_ENABLE_INCR_GUARD_SEED       BIT_3
1355 #define PO_DISABLE_INCR_REF_TAG BIT_5
1356 #define PO_DISABLE_GUARD_CHECK  BIT_4
1357 /*
1358  * ISP queue - 64-Bit addressing, continuation crc entry structure definition.
1359  */
1360 struct crc_context {
1361         uint32_t handle;                /* System handle. */
1362         uint32_t ref_tag;
1363         uint16_t app_tag;
1364         uint8_t ref_tag_mask[4];        /* Validation/Replacement Mask*/
1365         uint8_t app_tag_mask[2];        /* Validation/Replacement Mask*/
1366         uint16_t guard_seed;            /* Initial Guard Seed */
1367         uint16_t prot_opts;             /* Requested Data Protection Mode */
1368         uint16_t blk_size;              /* Data size in bytes */
1369         uint16_t runt_blk_guard;        /* Guard value for runt block (tape
1370                                          * only) */
1371         uint32_t byte_count;            /* Total byte count/ total data
1372                                          * transfer count */
1373         union {
1374                 struct {
1375                         uint32_t        reserved_1;
1376                         uint16_t        reserved_2;
1377                         uint16_t        reserved_3;
1378                         uint32_t        reserved_4;
1379                         uint32_t        data_address[2];
1380                         uint32_t        data_length;
1381                         uint32_t        reserved_5[2];
1382                         uint32_t        reserved_6;
1383                 } nobundling;
1384                 struct {
1385                         uint32_t        dif_byte_count; /* Total DIF byte
1386                                                          * count */
1387                         uint16_t        reserved_1;
1388                         uint16_t        dseg_count;     /* Data segment count */
1389                         uint32_t        reserved_2;
1390                         uint32_t        data_address[2];
1391                         uint32_t        data_length;
1392                         uint32_t        dif_address[2];
1393                         uint32_t        dif_length;     /* Data segment 0
1394                                                          * length */
1395                 } bundling;
1396         } u;
1397
1398         struct fcp_cmnd fcp_cmnd;
1399         dma_addr_t      crc_ctx_dma;
1400         /* List of DMA context transfers */
1401         struct list_head dsd_list;
1402
1403         /* This structure should not exceed 512 bytes */
1404 };
1405
1406 #define CRC_CONTEXT_LEN_FW      (offsetof(struct crc_context, fcp_cmnd.lun))
1407 #define CRC_CONTEXT_FCPCMND_OFF (offsetof(struct crc_context, fcp_cmnd.lun))
1408
1409 /*
1410  * ISP queue - status entry structure definition.
1411  */
1412 #define STATUS_TYPE     0x03            /* Status entry. */
1413 typedef struct {
1414         uint8_t entry_type;             /* Entry type. */
1415         uint8_t entry_count;            /* Entry count. */
1416         uint8_t sys_define;             /* System defined. */
1417         uint8_t entry_status;           /* Entry Status. */
1418         uint32_t handle;                /* System handle. */
1419         uint16_t scsi_status;           /* SCSI status. */
1420         uint16_t comp_status;           /* Completion status. */
1421         uint16_t state_flags;           /* State flags. */
1422         uint16_t status_flags;          /* Status flags. */
1423         uint16_t rsp_info_len;          /* Response Info Length. */
1424         uint16_t req_sense_length;      /* Request sense data length. */
1425         uint32_t residual_length;       /* Residual transfer length. */
1426         uint8_t rsp_info[8];            /* FCP response information. */
1427         uint8_t req_sense_data[32];     /* Request sense data. */
1428 } sts_entry_t;
1429
1430 /*
1431  * Status entry entry status
1432  */
1433 #define RF_RQ_DMA_ERROR BIT_6           /* Request Queue DMA error. */
1434 #define RF_INV_E_ORDER  BIT_5           /* Invalid entry order. */
1435 #define RF_INV_E_COUNT  BIT_4           /* Invalid entry count. */
1436 #define RF_INV_E_PARAM  BIT_3           /* Invalid entry parameter. */
1437 #define RF_INV_E_TYPE   BIT_2           /* Invalid entry type. */
1438 #define RF_BUSY         BIT_1           /* Busy */
1439 #define RF_MASK         (RF_RQ_DMA_ERROR | RF_INV_E_ORDER | RF_INV_E_COUNT | \
1440                          RF_INV_E_PARAM | RF_INV_E_TYPE | RF_BUSY)
1441 #define RF_MASK_24XX    (RF_INV_E_ORDER | RF_INV_E_COUNT | RF_INV_E_PARAM | \
1442                          RF_INV_E_TYPE)
1443
1444 /*
1445  * Status entry SCSI status bit definitions.
1446  */
1447 #define SS_MASK                         0xfff   /* Reserved bits BIT_12-BIT_15*/
1448 #define SS_RESIDUAL_UNDER               BIT_11
1449 #define SS_RESIDUAL_OVER                BIT_10
1450 #define SS_SENSE_LEN_VALID              BIT_9
1451 #define SS_RESPONSE_INFO_LEN_VALID      BIT_8
1452
1453 #define SS_RESERVE_CONFLICT             (BIT_4 | BIT_3)
1454 #define SS_BUSY_CONDITION               BIT_3
1455 #define SS_CONDITION_MET                BIT_2
1456 #define SS_CHECK_CONDITION              BIT_1
1457
1458 /*
1459  * Status entry completion status
1460  */
1461 #define CS_COMPLETE             0x0     /* No errors */
1462 #define CS_INCOMPLETE           0x1     /* Incomplete transfer of cmd. */
1463 #define CS_DMA                  0x2     /* A DMA direction error. */
1464 #define CS_TRANSPORT            0x3     /* Transport error. */
1465 #define CS_RESET                0x4     /* SCSI bus reset occurred */
1466 #define CS_ABORTED              0x5     /* System aborted command. */
1467 #define CS_TIMEOUT              0x6     /* Timeout error. */
1468 #define CS_DATA_OVERRUN         0x7     /* Data overrun. */
1469 #define CS_DIF_ERROR            0xC     /* DIF error detected  */
1470
1471 #define CS_DATA_UNDERRUN        0x15    /* Data Underrun. */
1472 #define CS_QUEUE_FULL           0x1C    /* Queue Full. */
1473 #define CS_PORT_UNAVAILABLE     0x28    /* Port unavailable */
1474                                         /* (selection timeout) */
1475 #define CS_PORT_LOGGED_OUT      0x29    /* Port Logged Out */
1476 #define CS_PORT_CONFIG_CHG      0x2A    /* Port Configuration Changed */
1477 #define CS_PORT_BUSY            0x2B    /* Port Busy */
1478 #define CS_COMPLETE_CHKCOND     0x30    /* Error? */
1479 #define CS_BAD_PAYLOAD          0x80    /* Driver defined */
1480 #define CS_UNKNOWN              0x81    /* Driver defined */
1481 #define CS_RETRY                0x82    /* Driver defined */
1482 #define CS_LOOP_DOWN_ABORT      0x83    /* Driver defined */
1483
1484 /*
1485  * Status entry status flags
1486  */
1487 #define SF_ABTS_TERMINATED      BIT_10
1488 #define SF_LOGOUT_SENT          BIT_13
1489
1490 /*
1491  * ISP queue - status continuation entry structure definition.
1492  */
1493 #define STATUS_CONT_TYPE        0x10    /* Status continuation entry. */
1494 typedef struct {
1495         uint8_t entry_type;             /* Entry type. */
1496         uint8_t entry_count;            /* Entry count. */
1497         uint8_t sys_define;             /* System defined. */
1498         uint8_t entry_status;           /* Entry Status. */
1499         uint8_t data[60];               /* data */
1500 } sts_cont_entry_t;
1501
1502 /*
1503  * ISP queue -  RIO Type 1 status entry (32 bit I/O entry handles)
1504  *              structure definition.
1505  */
1506 #define STATUS_TYPE_21 0x21             /* Status entry. */
1507 typedef struct {
1508         uint8_t entry_type;             /* Entry type. */
1509         uint8_t entry_count;            /* Entry count. */
1510         uint8_t handle_count;           /* Handle count. */
1511         uint8_t entry_status;           /* Entry Status. */
1512         uint32_t handle[15];            /* System handles. */
1513 } sts21_entry_t;
1514
1515 /*
1516  * ISP queue -  RIO Type 2 status entry (16 bit I/O entry handles)
1517  *              structure definition.
1518  */
1519 #define STATUS_TYPE_22  0x22            /* Status entry. */
1520 typedef struct {
1521         uint8_t entry_type;             /* Entry type. */
1522         uint8_t entry_count;            /* Entry count. */
1523         uint8_t handle_count;           /* Handle count. */
1524         uint8_t entry_status;           /* Entry Status. */
1525         uint16_t handle[30];            /* System handles. */
1526 } sts22_entry_t;
1527
1528 /*
1529  * ISP queue - marker entry structure definition.
1530  */
1531 #define MARKER_TYPE     0x04            /* Marker entry. */
1532 typedef struct {
1533         uint8_t entry_type;             /* Entry type. */
1534         uint8_t entry_count;            /* Entry count. */
1535         uint8_t handle_count;           /* Handle count. */
1536         uint8_t entry_status;           /* Entry Status. */
1537         uint32_t sys_define_2;          /* System defined. */
1538         target_id_t target;             /* SCSI ID */
1539         uint8_t modifier;               /* Modifier (7-0). */
1540 #define MK_SYNC_ID_LUN  0               /* Synchronize ID/LUN */
1541 #define MK_SYNC_ID      1               /* Synchronize ID */
1542 #define MK_SYNC_ALL     2               /* Synchronize all ID/LUN */
1543 #define MK_SYNC_LIP     3               /* Synchronize all ID/LUN, */
1544                                         /* clear port changed, */
1545                                         /* use sequence number. */
1546         uint8_t reserved_1;
1547         uint16_t sequence_number;       /* Sequence number of event */
1548         uint16_t lun;                   /* SCSI LUN */
1549         uint8_t reserved_2[48];
1550 } mrk_entry_t;
1551
1552 /*
1553  * ISP queue - Management Server entry structure definition.
1554  */
1555 #define MS_IOCB_TYPE            0x29    /* Management Server IOCB entry */
1556 typedef struct {
1557         uint8_t entry_type;             /* Entry type. */
1558         uint8_t entry_count;            /* Entry count. */
1559         uint8_t handle_count;           /* Handle count. */
1560         uint8_t entry_status;           /* Entry Status. */
1561         uint32_t handle1;               /* System handle. */
1562         target_id_t loop_id;
1563         uint16_t status;
1564         uint16_t control_flags;         /* Control flags. */
1565         uint16_t reserved2;
1566         uint16_t timeout;
1567         uint16_t cmd_dsd_count;
1568         uint16_t total_dsd_count;
1569         uint8_t type;
1570         uint8_t r_ctl;
1571         uint16_t rx_id;
1572         uint16_t reserved3;
1573         uint32_t handle2;
1574         uint32_t rsp_bytecount;
1575         uint32_t req_bytecount;
1576         uint32_t dseg_req_address[2];   /* Data segment 0 address. */
1577         uint32_t dseg_req_length;       /* Data segment 0 length. */
1578         uint32_t dseg_rsp_address[2];   /* Data segment 1 address. */
1579         uint32_t dseg_rsp_length;       /* Data segment 1 length. */
1580 } ms_iocb_entry_t;
1581
1582
1583 /*
1584  * ISP queue - Mailbox Command entry structure definition.
1585  */
1586 #define MBX_IOCB_TYPE   0x39
1587 struct mbx_entry {
1588         uint8_t entry_type;
1589         uint8_t entry_count;
1590         uint8_t sys_define1;
1591         /* Use sys_define1 for source type */
1592 #define SOURCE_SCSI     0x00
1593 #define SOURCE_IP       0x01
1594 #define SOURCE_VI       0x02
1595 #define SOURCE_SCTP     0x03
1596 #define SOURCE_MP       0x04
1597 #define SOURCE_MPIOCTL  0x05
1598 #define SOURCE_ASYNC_IOCB 0x07
1599
1600         uint8_t entry_status;
1601
1602         uint32_t handle;
1603         target_id_t loop_id;
1604
1605         uint16_t status;
1606         uint16_t state_flags;
1607         uint16_t status_flags;
1608
1609         uint32_t sys_define2[2];
1610
1611         uint16_t mb0;
1612         uint16_t mb1;
1613         uint16_t mb2;
1614         uint16_t mb3;
1615         uint16_t mb6;
1616         uint16_t mb7;
1617         uint16_t mb9;
1618         uint16_t mb10;
1619         uint32_t reserved_2[2];
1620         uint8_t node_name[WWN_SIZE];
1621         uint8_t port_name[WWN_SIZE];
1622 };
1623
1624 /*
1625  * ISP request and response queue entry sizes
1626  */
1627 #define RESPONSE_ENTRY_SIZE     (sizeof(response_t))
1628 #define REQUEST_ENTRY_SIZE      (sizeof(request_t))
1629
1630
1631 /*
1632  * 24 bit port ID type definition.
1633  */
1634 typedef union {
1635         uint32_t b24 : 24;
1636
1637         struct {
1638 #ifdef __BIG_ENDIAN
1639                 uint8_t domain;
1640                 uint8_t area;
1641                 uint8_t al_pa;
1642 #elif defined(__LITTLE_ENDIAN)
1643                 uint8_t al_pa;
1644                 uint8_t area;
1645                 uint8_t domain;
1646 #else
1647 #error "__BIG_ENDIAN or __LITTLE_ENDIAN must be defined!"
1648 #endif
1649                 uint8_t rsvd_1;
1650         } b;
1651 } port_id_t;
1652 #define INVALID_PORT_ID 0xFFFFFF
1653
1654 /*
1655  * Switch info gathering structure.
1656  */
1657 typedef struct {
1658         port_id_t d_id;
1659         uint8_t node_name[WWN_SIZE];
1660         uint8_t port_name[WWN_SIZE];
1661         uint8_t fabric_port_name[WWN_SIZE];
1662         uint16_t fp_speed;
1663 } sw_info_t;
1664
1665 /*
1666  * Fibre channel port type.
1667  */
1668  typedef enum {
1669         FCT_UNKNOWN,
1670         FCT_RSCN,
1671         FCT_SWITCH,
1672         FCT_BROADCAST,
1673         FCT_INITIATOR,
1674         FCT_TARGET
1675 } fc_port_type_t;
1676
1677 /*
1678  * Fibre channel port structure.
1679  */
1680 typedef struct fc_port {
1681         struct list_head list;
1682         struct scsi_qla_host *vha;
1683
1684         uint8_t node_name[WWN_SIZE];
1685         uint8_t port_name[WWN_SIZE];
1686         port_id_t d_id;
1687         uint16_t loop_id;
1688         uint16_t old_loop_id;
1689
1690         uint8_t fcp_prio;
1691
1692         uint8_t fabric_port_name[WWN_SIZE];
1693         uint16_t fp_speed;
1694
1695         fc_port_type_t port_type;
1696
1697         atomic_t state;
1698         uint32_t flags;
1699
1700         int port_login_retry_count;
1701         int login_retry;
1702         atomic_t port_down_timer;
1703
1704         struct fc_rport *rport, *drport;
1705         u32 supported_classes;
1706
1707         uint16_t vp_idx;
1708 } fc_port_t;
1709
1710 /*
1711  * Fibre channel port/lun states.
1712  */
1713 #define FCS_UNCONFIGURED        1
1714 #define FCS_DEVICE_DEAD         2
1715 #define FCS_DEVICE_LOST         3
1716 #define FCS_ONLINE              4
1717
1718 /*
1719  * FC port flags.
1720  */
1721 #define FCF_FABRIC_DEVICE       BIT_0
1722 #define FCF_LOGIN_NEEDED        BIT_1
1723 #define FCF_FCP2_DEVICE         BIT_2
1724 #define FCF_ASYNC_SENT          BIT_3
1725
1726 /* No loop ID flag. */
1727 #define FC_NO_LOOP_ID           0x1000
1728
1729 /*
1730  * FC-CT interface
1731  *
1732  * NOTE: All structures are big-endian in form.
1733  */
1734
1735 #define CT_REJECT_RESPONSE      0x8001
1736 #define CT_ACCEPT_RESPONSE      0x8002
1737 #define CT_REASON_INVALID_COMMAND_CODE  0x01
1738 #define CT_REASON_CANNOT_PERFORM        0x09
1739 #define CT_REASON_COMMAND_UNSUPPORTED   0x0b
1740 #define CT_EXPL_ALREADY_REGISTERED      0x10
1741
1742 #define NS_N_PORT_TYPE  0x01
1743 #define NS_NL_PORT_TYPE 0x02
1744 #define NS_NX_PORT_TYPE 0x7F
1745
1746 #define GA_NXT_CMD      0x100
1747 #define GA_NXT_REQ_SIZE (16 + 4)
1748 #define GA_NXT_RSP_SIZE (16 + 620)
1749
1750 #define GID_PT_CMD      0x1A1
1751 #define GID_PT_REQ_SIZE (16 + 4)
1752 #define GID_PT_RSP_SIZE (16 + (MAX_FIBRE_DEVICES * 4))
1753
1754 #define GPN_ID_CMD      0x112
1755 #define GPN_ID_REQ_SIZE (16 + 4)
1756 #define GPN_ID_RSP_SIZE (16 + 8)
1757
1758 #define GNN_ID_CMD      0x113
1759 #define GNN_ID_REQ_SIZE (16 + 4)
1760 #define GNN_ID_RSP_SIZE (16 + 8)
1761
1762 #define GFT_ID_CMD      0x117
1763 #define GFT_ID_REQ_SIZE (16 + 4)
1764 #define GFT_ID_RSP_SIZE (16 + 32)
1765
1766 #define RFT_ID_CMD      0x217
1767 #define RFT_ID_REQ_SIZE (16 + 4 + 32)
1768 #define RFT_ID_RSP_SIZE 16
1769
1770 #define RFF_ID_CMD      0x21F
1771 #define RFF_ID_REQ_SIZE (16 + 4 + 2 + 1 + 1)
1772 #define RFF_ID_RSP_SIZE 16
1773
1774 #define RNN_ID_CMD      0x213
1775 #define RNN_ID_REQ_SIZE (16 + 4 + 8)
1776 #define RNN_ID_RSP_SIZE 16
1777
1778 #define RSNN_NN_CMD      0x239
1779 #define RSNN_NN_REQ_SIZE (16 + 8 + 1 + 255)
1780 #define RSNN_NN_RSP_SIZE 16
1781
1782 #define GFPN_ID_CMD     0x11C
1783 #define GFPN_ID_REQ_SIZE (16 + 4)
1784 #define GFPN_ID_RSP_SIZE (16 + 8)
1785
1786 #define GPSC_CMD        0x127
1787 #define GPSC_REQ_SIZE   (16 + 8)
1788 #define GPSC_RSP_SIZE   (16 + 2 + 2)
1789
1790
1791 /*
1792  * HBA attribute types.
1793  */
1794 #define FDMI_HBA_ATTR_COUNT                     9
1795 #define FDMI_HBA_NODE_NAME                      1
1796 #define FDMI_HBA_MANUFACTURER                   2
1797 #define FDMI_HBA_SERIAL_NUMBER                  3
1798 #define FDMI_HBA_MODEL                          4
1799 #define FDMI_HBA_MODEL_DESCRIPTION              5
1800 #define FDMI_HBA_HARDWARE_VERSION               6
1801 #define FDMI_HBA_DRIVER_VERSION                 7
1802 #define FDMI_HBA_OPTION_ROM_VERSION             8
1803 #define FDMI_HBA_FIRMWARE_VERSION               9
1804 #define FDMI_HBA_OS_NAME_AND_VERSION            0xa
1805 #define FDMI_HBA_MAXIMUM_CT_PAYLOAD_LENGTH      0xb
1806
1807 struct ct_fdmi_hba_attr {
1808         uint16_t type;
1809         uint16_t len;
1810         union {
1811                 uint8_t node_name[WWN_SIZE];
1812                 uint8_t manufacturer[32];
1813                 uint8_t serial_num[8];
1814                 uint8_t model[16];
1815                 uint8_t model_desc[80];
1816                 uint8_t hw_version[16];
1817                 uint8_t driver_version[32];
1818                 uint8_t orom_version[16];
1819                 uint8_t fw_version[16];
1820                 uint8_t os_version[128];
1821                 uint8_t max_ct_len[4];
1822         } a;
1823 };
1824
1825 struct ct_fdmi_hba_attributes {
1826         uint32_t count;
1827         struct ct_fdmi_hba_attr entry[FDMI_HBA_ATTR_COUNT];
1828 };
1829
1830 /*
1831  * Port attribute types.
1832  */
1833 #define FDMI_PORT_ATTR_COUNT            6
1834 #define FDMI_PORT_FC4_TYPES             1
1835 #define FDMI_PORT_SUPPORT_SPEED         2
1836 #define FDMI_PORT_CURRENT_SPEED         3
1837 #define FDMI_PORT_MAX_FRAME_SIZE        4
1838 #define FDMI_PORT_OS_DEVICE_NAME        5
1839 #define FDMI_PORT_HOST_NAME             6
1840
1841 #define FDMI_PORT_SPEED_1GB             0x1
1842 #define FDMI_PORT_SPEED_2GB             0x2
1843 #define FDMI_PORT_SPEED_10GB            0x4
1844 #define FDMI_PORT_SPEED_4GB             0x8
1845 #define FDMI_PORT_SPEED_8GB             0x10
1846 #define FDMI_PORT_SPEED_16GB            0x20
1847 #define FDMI_PORT_SPEED_UNKNOWN         0x8000
1848
1849 struct ct_fdmi_port_attr {
1850         uint16_t type;
1851         uint16_t len;
1852         union {
1853                 uint8_t fc4_types[32];
1854                 uint32_t sup_speed;
1855                 uint32_t cur_speed;
1856                 uint32_t max_frame_size;
1857                 uint8_t os_dev_name[32];
1858                 uint8_t host_name[32];
1859         } a;
1860 };
1861
1862 /*
1863  * Port Attribute Block.
1864  */
1865 struct ct_fdmi_port_attributes {
1866         uint32_t count;
1867         struct ct_fdmi_port_attr entry[FDMI_PORT_ATTR_COUNT];
1868 };
1869
1870 /* FDMI definitions. */
1871 #define GRHL_CMD        0x100
1872 #define GHAT_CMD        0x101
1873 #define GRPL_CMD        0x102
1874 #define GPAT_CMD        0x110
1875
1876 #define RHBA_CMD        0x200
1877 #define RHBA_RSP_SIZE   16
1878
1879 #define RHAT_CMD        0x201
1880 #define RPRT_CMD        0x210
1881
1882 #define RPA_CMD         0x211
1883 #define RPA_RSP_SIZE    16
1884
1885 #define DHBA_CMD        0x300
1886 #define DHBA_REQ_SIZE   (16 + 8)
1887 #define DHBA_RSP_SIZE   16
1888
1889 #define DHAT_CMD        0x301
1890 #define DPRT_CMD        0x310
1891 #define DPA_CMD         0x311
1892
1893 /* CT command header -- request/response common fields */
1894 struct ct_cmd_hdr {
1895         uint8_t revision;
1896         uint8_t in_id[3];
1897         uint8_t gs_type;
1898         uint8_t gs_subtype;
1899         uint8_t options;
1900         uint8_t reserved;
1901 };
1902
1903 /* CT command request */
1904 struct ct_sns_req {
1905         struct ct_cmd_hdr header;
1906         uint16_t command;
1907         uint16_t max_rsp_size;
1908         uint8_t fragment_id;
1909         uint8_t reserved[3];
1910
1911         union {
1912                 /* GA_NXT, GPN_ID, GNN_ID, GFT_ID, GFPN_ID */
1913                 struct {
1914                         uint8_t reserved;
1915                         uint8_t port_id[3];
1916                 } port_id;
1917
1918                 struct {
1919                         uint8_t port_type;
1920                         uint8_t domain;
1921                         uint8_t area;
1922                         uint8_t reserved;
1923                 } gid_pt;
1924
1925                 struct {
1926                         uint8_t reserved;
1927                         uint8_t port_id[3];
1928                         uint8_t fc4_types[32];
1929                 } rft_id;
1930
1931                 struct {
1932                         uint8_t reserved;
1933                         uint8_t port_id[3];
1934                         uint16_t reserved2;
1935                         uint8_t fc4_feature;
1936                         uint8_t fc4_type;
1937                 } rff_id;
1938
1939                 struct {
1940                         uint8_t reserved;
1941                         uint8_t port_id[3];
1942                         uint8_t node_name[8];
1943                 } rnn_id;
1944
1945                 struct {
1946                         uint8_t node_name[8];
1947                         uint8_t name_len;
1948                         uint8_t sym_node_name[255];
1949                 } rsnn_nn;
1950
1951                 struct {
1952                         uint8_t hba_indentifier[8];
1953                 } ghat;
1954
1955                 struct {
1956                         uint8_t hba_identifier[8];
1957                         uint32_t entry_count;
1958                         uint8_t port_name[8];
1959                         struct ct_fdmi_hba_attributes attrs;
1960                 } rhba;
1961
1962                 struct {
1963                         uint8_t hba_identifier[8];
1964                         struct ct_fdmi_hba_attributes attrs;
1965                 } rhat;
1966
1967                 struct {
1968                         uint8_t port_name[8];
1969                         struct ct_fdmi_port_attributes attrs;
1970                 } rpa;
1971
1972                 struct {
1973                         uint8_t port_name[8];
1974                 } dhba;
1975
1976                 struct {
1977                         uint8_t port_name[8];
1978                 } dhat;
1979
1980                 struct {
1981                         uint8_t port_name[8];
1982                 } dprt;
1983
1984                 struct {
1985                         uint8_t port_name[8];
1986                 } dpa;
1987
1988                 struct {
1989                         uint8_t port_name[8];
1990                 } gpsc;
1991         } req;
1992 };
1993
1994 /* CT command response header */
1995 struct ct_rsp_hdr {
1996         struct ct_cmd_hdr header;
1997         uint16_t response;
1998         uint16_t residual;
1999         uint8_t fragment_id;
2000         uint8_t reason_code;
2001         uint8_t explanation_code;
2002         uint8_t vendor_unique;
2003 };
2004
2005 struct ct_sns_gid_pt_data {
2006         uint8_t control_byte;
2007         uint8_t port_id[3];
2008 };
2009
2010 struct ct_sns_rsp {
2011         struct ct_rsp_hdr header;
2012
2013         union {
2014                 struct {
2015                         uint8_t port_type;
2016                         uint8_t port_id[3];
2017                         uint8_t port_name[8];
2018                         uint8_t sym_port_name_len;
2019                         uint8_t sym_port_name[255];
2020                         uint8_t node_name[8];
2021                         uint8_t sym_node_name_len;
2022                         uint8_t sym_node_name[255];
2023                         uint8_t init_proc_assoc[8];
2024                         uint8_t node_ip_addr[16];
2025                         uint8_t class_of_service[4];
2026                         uint8_t fc4_types[32];
2027                         uint8_t ip_address[16];
2028                         uint8_t fabric_port_name[8];
2029                         uint8_t reserved;
2030                         uint8_t hard_address[3];
2031                 } ga_nxt;
2032
2033                 struct {
2034                         struct ct_sns_gid_pt_data entries[MAX_FIBRE_DEVICES];
2035                 } gid_pt;
2036
2037                 struct {
2038                         uint8_t port_name[8];
2039                 } gpn_id;
2040
2041                 struct {
2042                         uint8_t node_name[8];
2043                 } gnn_id;
2044
2045                 struct {
2046                         uint8_t fc4_types[32];
2047                 } gft_id;
2048
2049                 struct {
2050                         uint32_t entry_count;
2051                         uint8_t port_name[8];
2052                         struct ct_fdmi_hba_attributes attrs;
2053                 } ghat;
2054
2055                 struct {
2056                         uint8_t port_name[8];
2057                 } gfpn_id;
2058
2059                 struct {
2060                         uint16_t speeds;
2061                         uint16_t speed;
2062                 } gpsc;
2063         } rsp;
2064 };
2065
2066 struct ct_sns_pkt {
2067         union {
2068                 struct ct_sns_req req;
2069                 struct ct_sns_rsp rsp;
2070         } p;
2071 };
2072
2073 /*
2074  * SNS command structures -- for 2200 compatability.
2075  */
2076 #define RFT_ID_SNS_SCMD_LEN     22
2077 #define RFT_ID_SNS_CMD_SIZE     60
2078 #define RFT_ID_SNS_DATA_SIZE    16
2079
2080 #define RNN_ID_SNS_SCMD_LEN     10
2081 #define RNN_ID_SNS_CMD_SIZE     36
2082 #define RNN_ID_SNS_DATA_SIZE    16
2083
2084 #define GA_NXT_SNS_SCMD_LEN     6
2085 #define GA_NXT_SNS_CMD_SIZE     28
2086 #define GA_NXT_SNS_DATA_SIZE    (620 + 16)
2087
2088 #define GID_PT_SNS_SCMD_LEN     6
2089 #define GID_PT_SNS_CMD_SIZE     28
2090 #define GID_PT_SNS_DATA_SIZE    (MAX_FIBRE_DEVICES * 4 + 16)
2091
2092 #define GPN_ID_SNS_SCMD_LEN     6
2093 #define GPN_ID_SNS_CMD_SIZE     28
2094 #define GPN_ID_SNS_DATA_SIZE    (8 + 16)
2095
2096 #define GNN_ID_SNS_SCMD_LEN     6
2097 #define GNN_ID_SNS_CMD_SIZE     28
2098 #define GNN_ID_SNS_DATA_SIZE    (8 + 16)
2099
2100 struct sns_cmd_pkt {
2101         union {
2102                 struct {
2103                         uint16_t buffer_length;
2104                         uint16_t reserved_1;
2105                         uint32_t buffer_address[2];
2106                         uint16_t subcommand_length;
2107                         uint16_t reserved_2;
2108                         uint16_t subcommand;
2109                         uint16_t size;
2110                         uint32_t reserved_3;
2111                         uint8_t param[36];
2112                 } cmd;
2113
2114                 uint8_t rft_data[RFT_ID_SNS_DATA_SIZE];
2115                 uint8_t rnn_data[RNN_ID_SNS_DATA_SIZE];
2116                 uint8_t gan_data[GA_NXT_SNS_DATA_SIZE];
2117                 uint8_t gid_data[GID_PT_SNS_DATA_SIZE];
2118                 uint8_t gpn_data[GPN_ID_SNS_DATA_SIZE];
2119                 uint8_t gnn_data[GNN_ID_SNS_DATA_SIZE];
2120         } p;
2121 };
2122
2123 struct fw_blob {
2124         char *name;
2125         uint32_t segs[4];
2126         const struct firmware *fw;
2127 };
2128
2129 /* Return data from MBC_GET_ID_LIST call. */
2130 struct gid_list_info {
2131         uint8_t al_pa;
2132         uint8_t area;
2133         uint8_t domain;
2134         uint8_t loop_id_2100;   /* ISP2100/ISP2200 -- 4 bytes. */
2135         uint16_t loop_id;       /* ISP23XX         -- 6 bytes. */
2136         uint16_t reserved_1;    /* ISP24XX         -- 8 bytes. */
2137 };
2138 #define GID_LIST_SIZE (sizeof(struct gid_list_info) * MAX_FIBRE_DEVICES)
2139
2140 /* NPIV */
2141 typedef struct vport_info {
2142         uint8_t         port_name[WWN_SIZE];
2143         uint8_t         node_name[WWN_SIZE];
2144         int             vp_id;
2145         uint16_t        loop_id;
2146         unsigned long   host_no;
2147         uint8_t         port_id[3];
2148         int             loop_state;
2149 } vport_info_t;
2150
2151 typedef struct vport_params {
2152         uint8_t         port_name[WWN_SIZE];
2153         uint8_t         node_name[WWN_SIZE];
2154         uint32_t        options;
2155 #define VP_OPTS_RETRY_ENABLE    BIT_0
2156 #define VP_OPTS_VP_DISABLE      BIT_1
2157 } vport_params_t;
2158
2159 /* NPIV - return codes of VP create and modify */
2160 #define VP_RET_CODE_OK                  0
2161 #define VP_RET_CODE_FATAL               1
2162 #define VP_RET_CODE_WRONG_ID            2
2163 #define VP_RET_CODE_WWPN                3
2164 #define VP_RET_CODE_RESOURCES           4
2165 #define VP_RET_CODE_NO_MEM              5
2166 #define VP_RET_CODE_NOT_FOUND           6
2167
2168 struct qla_hw_data;
2169 struct rsp_que;
2170 /*
2171  * ISP operations
2172  */
2173 struct isp_operations {
2174
2175         int (*pci_config) (struct scsi_qla_host *);
2176         void (*reset_chip) (struct scsi_qla_host *);
2177         int (*chip_diag) (struct scsi_qla_host *);
2178         void (*config_rings) (struct scsi_qla_host *);
2179         void (*reset_adapter) (struct scsi_qla_host *);
2180         int (*nvram_config) (struct scsi_qla_host *);
2181         void (*update_fw_options) (struct scsi_qla_host *);
2182         int (*load_risc) (struct scsi_qla_host *, uint32_t *);
2183
2184         char * (*pci_info_str) (struct scsi_qla_host *, char *);
2185         char * (*fw_version_str) (struct scsi_qla_host *, char *);
2186
2187         irq_handler_t intr_handler;
2188         void (*enable_intrs) (struct qla_hw_data *);
2189         void (*disable_intrs) (struct qla_hw_data *);
2190
2191         int (*abort_command) (srb_t *);
2192         int (*target_reset) (struct fc_port *, unsigned int, int);
2193         int (*lun_reset) (struct fc_port *, unsigned int, int);
2194         int (*fabric_login) (struct scsi_qla_host *, uint16_t, uint8_t,
2195                 uint8_t, uint8_t, uint16_t *, uint8_t);
2196         int (*fabric_logout) (struct scsi_qla_host *, uint16_t, uint8_t,
2197             uint8_t, uint8_t);
2198
2199         uint16_t (*calc_req_entries) (uint16_t);
2200         void (*build_iocbs) (srb_t *, cmd_entry_t *, uint16_t);
2201         void * (*prep_ms_iocb) (struct scsi_qla_host *, uint32_t, uint32_t);
2202         void * (*prep_ms_fdmi_iocb) (struct scsi_qla_host *, uint32_t,
2203             uint32_t);
2204
2205         uint8_t * (*read_nvram) (struct scsi_qla_host *, uint8_t *,
2206                 uint32_t, uint32_t);
2207         int (*write_nvram) (struct scsi_qla_host *, uint8_t *, uint32_t,
2208                 uint32_t);
2209
2210         void (*fw_dump) (struct scsi_qla_host *, int);
2211
2212         int (*beacon_on) (struct scsi_qla_host *);
2213         int (*beacon_off) (struct scsi_qla_host *);
2214         void (*beacon_blink) (struct scsi_qla_host *);
2215
2216         uint8_t * (*read_optrom) (struct scsi_qla_host *, uint8_t *,
2217                 uint32_t, uint32_t);
2218         int (*write_optrom) (struct scsi_qla_host *, uint8_t *, uint32_t,
2219                 uint32_t);
2220
2221         int (*get_flash_version) (struct scsi_qla_host *, void *);
2222         int (*start_scsi) (srb_t *);
2223         int (*abort_isp) (struct scsi_qla_host *);
2224 };
2225
2226 /* MSI-X Support *************************************************************/
2227
2228 #define QLA_MSIX_CHIP_REV_24XX  3
2229 #define QLA_MSIX_FW_MODE(m)     (((m) & (BIT_7|BIT_8|BIT_9)) >> 7)
2230 #define QLA_MSIX_FW_MODE_1(m)   (QLA_MSIX_FW_MODE(m) == 1)
2231
2232 #define QLA_MSIX_DEFAULT        0x00
2233 #define QLA_MSIX_RSP_Q          0x01
2234
2235 #define QLA_MIDX_DEFAULT        0
2236 #define QLA_MIDX_RSP_Q          1
2237 #define QLA_PCI_MSIX_CONTROL    0xa2
2238
2239 struct scsi_qla_host;
2240
2241 struct qla_msix_entry {
2242         int have_irq;
2243         uint32_t vector;
2244         uint16_t entry;
2245         struct rsp_que *rsp;
2246 };
2247
2248 #define WATCH_INTERVAL          1       /* number of seconds */
2249
2250 /* Work events.  */
2251 enum qla_work_type {
2252         QLA_EVT_AEN,
2253         QLA_EVT_IDC_ACK,
2254         QLA_EVT_ASYNC_LOGIN,
2255         QLA_EVT_ASYNC_LOGIN_DONE,
2256         QLA_EVT_ASYNC_LOGOUT,
2257         QLA_EVT_ASYNC_LOGOUT_DONE,
2258         QLA_EVT_ASYNC_ADISC,
2259         QLA_EVT_ASYNC_ADISC_DONE,
2260         QLA_EVT_UEVENT,
2261 };
2262
2263
2264 struct qla_work_evt {
2265         struct list_head        list;
2266         enum qla_work_type      type;
2267         u32                     flags;
2268 #define QLA_EVT_FLAG_FREE       0x1
2269
2270         union {
2271                 struct {
2272                         enum fc_host_event_code code;
2273                         u32 data;
2274                 } aen;
2275                 struct {
2276 #define QLA_IDC_ACK_REGS        7
2277                         uint16_t mb[QLA_IDC_ACK_REGS];
2278                 } idc_ack;
2279                 struct {
2280                         struct fc_port *fcport;
2281 #define QLA_LOGIO_LOGIN_RETRIED BIT_0
2282                         u16 data[2];
2283                 } logio;
2284                 struct {
2285                         u32 code;
2286 #define QLA_UEVENT_CODE_FW_DUMP 0
2287                 } uevent;
2288         } u;
2289 };
2290
2291 struct qla_chip_state_84xx {
2292         struct list_head list;
2293         struct kref kref;
2294
2295         void *bus;
2296         spinlock_t access_lock;
2297         struct mutex fw_update_mutex;
2298         uint32_t fw_update;
2299         uint32_t op_fw_version;
2300         uint32_t op_fw_size;
2301         uint32_t op_fw_seq_size;
2302         uint32_t diag_fw_version;
2303         uint32_t gold_fw_version;
2304 };
2305
2306 struct qla_statistics {
2307         uint32_t total_isp_aborts;
2308         uint64_t input_bytes;
2309         uint64_t output_bytes;
2310 };
2311
2312 /* Multi queue support */
2313 #define MBC_INITIALIZE_MULTIQ 0x1f
2314 #define QLA_QUE_PAGE 0X1000
2315 #define QLA_MQ_SIZE 32
2316 #define QLA_MAX_QUEUES 256
2317 #define ISP_QUE_REG(ha, id) \
2318         ((ha->mqenable) ? \
2319         ((void *)(ha->mqiobase) +\
2320         (QLA_QUE_PAGE * id)) :\
2321         ((void *)(ha->iobase)))
2322 #define QLA_REQ_QUE_ID(tag) \
2323         ((tag < QLA_MAX_QUEUES && tag > 0) ? tag : 0)
2324 #define QLA_DEFAULT_QUE_QOS 5
2325 #define QLA_PRECONFIG_VPORTS 32
2326 #define QLA_MAX_VPORTS_QLA24XX  128
2327 #define QLA_MAX_VPORTS_QLA25XX  256
2328 /* Response queue data structure */
2329 struct rsp_que {
2330         dma_addr_t  dma;
2331         response_t *ring;
2332         response_t *ring_ptr;
2333         uint32_t __iomem *rsp_q_in;     /* FWI2-capable only. */
2334         uint32_t __iomem *rsp_q_out;
2335         uint16_t  ring_index;
2336         uint16_t  out_ptr;
2337         uint16_t  length;
2338         uint16_t  options;
2339         uint16_t  rid;
2340         uint16_t  id;
2341         uint16_t  vp_idx;
2342         struct qla_hw_data *hw;
2343         struct qla_msix_entry *msix;
2344         struct req_que *req;
2345         srb_t *status_srb; /* status continuation entry */
2346         struct work_struct q_work;
2347 };
2348
2349 /* Request queue data structure */
2350 struct req_que {
2351         dma_addr_t  dma;
2352         request_t *ring;
2353         request_t *ring_ptr;
2354         uint32_t __iomem *req_q_in;     /* FWI2-capable only. */
2355         uint32_t __iomem *req_q_out;
2356         uint16_t  ring_index;
2357         uint16_t  in_ptr;
2358         uint16_t  cnt;
2359         uint16_t  length;
2360         uint16_t  options;
2361         uint16_t  rid;
2362         uint16_t  id;
2363         uint16_t  qos;
2364         uint16_t  vp_idx;
2365         struct rsp_que *rsp;
2366         srb_t *outstanding_cmds[MAX_OUTSTANDING_COMMANDS];
2367         uint32_t current_outstanding_cmd;
2368         int max_q_depth;
2369 };
2370
2371 /* Place holder for FW buffer parameters */
2372 struct qlfc_fw {
2373         void *fw_buf;
2374         dma_addr_t fw_dma;
2375         uint32_t len;
2376 };
2377
2378 /*
2379  * Qlogic host adapter specific data structure.
2380 */
2381 struct qla_hw_data {
2382         struct pci_dev  *pdev;
2383         /* SRB cache. */
2384 #define SRB_MIN_REQ     128
2385         mempool_t       *srb_mempool;
2386
2387         volatile struct {
2388                 uint32_t        mbox_int                :1;
2389                 uint32_t        mbox_busy               :1;
2390
2391                 uint32_t        disable_risc_code_load  :1;
2392                 uint32_t        enable_64bit_addressing :1;
2393                 uint32_t        enable_lip_reset        :1;
2394                 uint32_t        enable_target_reset     :1;
2395                 uint32_t        enable_lip_full_login   :1;
2396                 uint32_t        enable_led_scheme       :1;
2397                 uint32_t        inta_enabled            :1;
2398                 uint32_t        msi_enabled             :1;
2399                 uint32_t        msix_enabled            :1;
2400                 uint32_t        disable_serdes          :1;
2401                 uint32_t        gpsc_supported          :1;
2402                 uint32_t        npiv_supported          :1;
2403                 uint32_t        pci_channel_io_perm_failure     :1;
2404                 uint32_t        fce_enabled             :1;
2405                 uint32_t        fac_supported           :1;
2406                 uint32_t        chip_reset_done         :1;
2407                 uint32_t        port0                   :1;
2408                 uint32_t        running_gold_fw         :1;
2409                 uint32_t        eeh_busy                :1;
2410                 uint32_t        cpu_affinity_enabled    :1;
2411                 uint32_t        disable_msix_handshake  :1;
2412                 uint32_t        fcp_prio_enabled        :1;
2413         } flags;
2414
2415         /* This spinlock is used to protect "io transactions", you must
2416         * acquire it before doing any IO to the card, eg with RD_REG*() and
2417         * WRT_REG*() for the duration of your entire commandtransaction.
2418         *
2419         * This spinlock is of lower priority than the io request lock.
2420         */
2421
2422         spinlock_t      hardware_lock ____cacheline_aligned;
2423         int             bars;
2424         int             mem_only;
2425         device_reg_t __iomem *iobase;           /* Base I/O address */
2426         resource_size_t pio_address;
2427
2428 #define MIN_IOBASE_LEN          0x100
2429 /* Multi queue data structs */
2430         device_reg_t __iomem *mqiobase;
2431         uint16_t        msix_count;
2432         uint8_t         mqenable;
2433         struct req_que **req_q_map;
2434         struct rsp_que **rsp_q_map;
2435         unsigned long req_qid_map[(QLA_MAX_QUEUES / 8) / sizeof(unsigned long)];
2436         unsigned long rsp_qid_map[(QLA_MAX_QUEUES / 8) / sizeof(unsigned long)];
2437         uint8_t         max_req_queues;
2438         uint8_t         max_rsp_queues;
2439         struct qla_npiv_entry *npiv_info;
2440         uint16_t        nvram_npiv_size;
2441
2442         uint16_t        switch_cap;
2443 #define FLOGI_SEQ_DEL           BIT_8
2444 #define FLOGI_MID_SUPPORT       BIT_10
2445 #define FLOGI_VSAN_SUPPORT      BIT_12
2446 #define FLOGI_SP_SUPPORT        BIT_13
2447
2448         uint8_t         port_no;                /* Physical port of adapter */
2449
2450         /* Timeout timers. */
2451         uint8_t         loop_down_abort_time;    /* port down timer */
2452         atomic_t        loop_down_timer;         /* loop down timer */
2453         uint8_t         link_down_timeout;       /* link down timeout */
2454         uint16_t        max_loop_id;
2455
2456         uint16_t        fb_rev;
2457         uint16_t        min_external_loopid;    /* First external loop Id */
2458
2459 #define PORT_SPEED_UNKNOWN 0xFFFF
2460 #define PORT_SPEED_1GB  0x00
2461 #define PORT_SPEED_2GB  0x01
2462 #define PORT_SPEED_4GB  0x03
2463 #define PORT_SPEED_8GB  0x04
2464 #define PORT_SPEED_10GB 0x13
2465         uint16_t        link_data_rate;         /* F/W operating speed */
2466
2467         uint8_t         current_topology;
2468         uint8_t         prev_topology;
2469 #define ISP_CFG_NL      1
2470 #define ISP_CFG_N       2
2471 #define ISP_CFG_FL      4
2472 #define ISP_CFG_F       8
2473
2474         uint8_t         operating_mode;         /* F/W operating mode */
2475 #define LOOP      0
2476 #define P2P       1
2477 #define LOOP_P2P  2
2478 #define P2P_LOOP  3
2479         uint8_t         interrupts_on;
2480         uint32_t        isp_abort_cnt;
2481
2482 #define PCI_DEVICE_ID_QLOGIC_ISP2532    0x2532
2483 #define PCI_DEVICE_ID_QLOGIC_ISP8432    0x8432
2484 #define PCI_DEVICE_ID_QLOGIC_ISP8001    0x8001
2485         uint32_t        device_type;
2486 #define DT_ISP2100                      BIT_0
2487 #define DT_ISP2200                      BIT_1
2488 #define DT_ISP2300                      BIT_2
2489 #define DT_ISP2312                      BIT_3
2490 #define DT_ISP2322                      BIT_4
2491 #define DT_ISP6312                      BIT_5
2492 #define DT_ISP6322                      BIT_6
2493 #define DT_ISP2422                      BIT_7
2494 #define DT_ISP2432                      BIT_8
2495 #define DT_ISP5422                      BIT_9
2496 #define DT_ISP5432                      BIT_10
2497 #define DT_ISP2532                      BIT_11
2498 #define DT_ISP8432                      BIT_12
2499 #define DT_ISP8001                      BIT_13
2500 #define DT_ISP8021                      BIT_14
2501 #define DT_ISP_LAST                     (DT_ISP8021 << 1)
2502
2503 #define DT_IIDMA                        BIT_26
2504 #define DT_FWI2                         BIT_27
2505 #define DT_ZIO_SUPPORTED                BIT_28
2506 #define DT_OEM_001                      BIT_29
2507 #define DT_ISP2200A                     BIT_30
2508 #define DT_EXTENDED_IDS                 BIT_31
2509 #define DT_MASK(ha)     ((ha)->device_type & (DT_ISP_LAST - 1))
2510 #define IS_QLA2100(ha)  (DT_MASK(ha) & DT_ISP2100)
2511 #define IS_QLA2200(ha)  (DT_MASK(ha) & DT_ISP2200)
2512 #define IS_QLA2300(ha)  (DT_MASK(ha) & DT_ISP2300)
2513 #define IS_QLA2312(ha)  (DT_MASK(ha) & DT_ISP2312)
2514 #define IS_QLA2322(ha)  (DT_MASK(ha) & DT_ISP2322)
2515 #define IS_QLA6312(ha)  (DT_MASK(ha) & DT_ISP6312)
2516 #define IS_QLA6322(ha)  (DT_MASK(ha) & DT_ISP6322)
2517 #define IS_QLA2422(ha)  (DT_MASK(ha) & DT_ISP2422)
2518 #define IS_QLA2432(ha)  (DT_MASK(ha) & DT_ISP2432)
2519 #define IS_QLA5422(ha)  (DT_MASK(ha) & DT_ISP5422)
2520 #define IS_QLA5432(ha)  (DT_MASK(ha) & DT_ISP5432)
2521 #define IS_QLA2532(ha)  (DT_MASK(ha) & DT_ISP2532)
2522 #define IS_QLA8432(ha)  (DT_MASK(ha) & DT_ISP8432)
2523 #define IS_QLA8001(ha)  (DT_MASK(ha) & DT_ISP8001)
2524 #define IS_QLA82XX(ha)  (DT_MASK(ha) & DT_ISP8021)
2525
2526 #define IS_QLA23XX(ha)  (IS_QLA2300(ha) || IS_QLA2312(ha) || IS_QLA2322(ha) || \
2527                         IS_QLA6312(ha) || IS_QLA6322(ha))
2528 #define IS_QLA24XX(ha)  (IS_QLA2422(ha) || IS_QLA2432(ha))
2529 #define IS_QLA54XX(ha)  (IS_QLA5422(ha) || IS_QLA5432(ha))
2530 #define IS_QLA25XX(ha)  (IS_QLA2532(ha))
2531 #define IS_QLA84XX(ha)  (IS_QLA8432(ha))
2532 #define IS_QLA24XX_TYPE(ha)     (IS_QLA24XX(ha) || IS_QLA54XX(ha) || \
2533                                 IS_QLA84XX(ha))
2534 #define IS_QLA81XX(ha)          (IS_QLA8001(ha))
2535 #define IS_QLA8XXX_TYPE(ha)     (IS_QLA81XX(ha) || IS_QLA82XX(ha))
2536 #define IS_QLA2XXX_MIDTYPE(ha)  (IS_QLA24XX(ha) || IS_QLA84XX(ha) || \
2537                                 IS_QLA25XX(ha) || IS_QLA81XX(ha) || \
2538                                 IS_QLA82XX(ha))
2539 #define IS_MSIX_NACK_CAPABLE(ha) (IS_QLA81XX(ha))
2540 #define IS_NOPOLLING_TYPE(ha)   ((IS_QLA25XX(ha) || IS_QLA81XX(ha)) && \
2541                                 (ha)->flags.msix_enabled)
2542 #define IS_FAC_REQUIRED(ha)     (IS_QLA81XX(ha))
2543 #define IS_NOCACHE_VPD_TYPE(ha) (IS_QLA81XX(ha))
2544 #define IS_ALOGIO_CAPABLE(ha)   (IS_QLA23XX(ha) || IS_FWI2_CAPABLE(ha))
2545
2546 #define IS_IIDMA_CAPABLE(ha)    ((ha)->device_type & DT_IIDMA)
2547 #define IS_FWI2_CAPABLE(ha)     ((ha)->device_type & DT_FWI2)
2548 #define IS_ZIO_SUPPORTED(ha)    ((ha)->device_type & DT_ZIO_SUPPORTED)
2549 #define IS_OEM_001(ha)          ((ha)->device_type & DT_OEM_001)
2550 #define HAS_EXTENDED_IDS(ha)    ((ha)->device_type & DT_EXTENDED_IDS)
2551
2552         /* HBA serial number */
2553         uint8_t         serial0;
2554         uint8_t         serial1;
2555         uint8_t         serial2;
2556
2557         /* NVRAM configuration data */
2558 #define MAX_NVRAM_SIZE  4096
2559 #define VPD_OFFSET      MAX_NVRAM_SIZE / 2
2560         uint16_t        nvram_size;
2561         uint16_t        nvram_base;
2562         void            *nvram;
2563         uint16_t        vpd_size;
2564         uint16_t        vpd_base;
2565         void            *vpd;
2566
2567         uint16_t        loop_reset_delay;
2568         uint8_t         retry_count;
2569         uint8_t         login_timeout;
2570         uint16_t        r_a_tov;
2571         int             port_down_retry_count;
2572         uint8_t         mbx_count;
2573
2574         uint32_t        login_retry_count;
2575         /* SNS command interfaces. */
2576         ms_iocb_entry_t         *ms_iocb;
2577         dma_addr_t              ms_iocb_dma;
2578         struct ct_sns_pkt       *ct_sns;
2579         dma_addr_t              ct_sns_dma;
2580         /* SNS command interfaces for 2200. */
2581         struct sns_cmd_pkt      *sns_cmd;
2582         dma_addr_t              sns_cmd_dma;
2583
2584 #define SFP_DEV_SIZE    256
2585 #define SFP_BLOCK_SIZE  64
2586         void            *sfp_data;
2587         dma_addr_t      sfp_data_dma;
2588
2589         uint8_t         *edc_data;
2590         dma_addr_t      edc_data_dma;
2591         uint16_t        edc_data_len;
2592
2593 #define XGMAC_DATA_SIZE 4096
2594         void            *xgmac_data;
2595         dma_addr_t      xgmac_data_dma;
2596
2597 #define DCBX_TLV_DATA_SIZE 4096
2598         void            *dcbx_tlv;
2599         dma_addr_t      dcbx_tlv_dma;
2600
2601         struct task_struct      *dpc_thread;
2602         uint8_t dpc_active;                  /* DPC routine is active */
2603
2604         dma_addr_t      gid_list_dma;
2605         struct gid_list_info *gid_list;
2606         int             gid_list_info_size;
2607
2608         /* Small DMA pool allocations -- maximum 256 bytes in length. */
2609 #define DMA_POOL_SIZE   256
2610         struct dma_pool *s_dma_pool;
2611
2612         dma_addr_t      init_cb_dma;
2613         init_cb_t       *init_cb;
2614         int             init_cb_size;
2615         dma_addr_t      ex_init_cb_dma;
2616         struct ex_init_cb_81xx *ex_init_cb;
2617
2618         void            *async_pd;
2619         dma_addr_t      async_pd_dma;
2620
2621         /* These are used by mailbox operations. */
2622         volatile uint16_t mailbox_out[MAILBOX_REGISTER_COUNT];
2623
2624         mbx_cmd_t       *mcp;
2625         unsigned long   mbx_cmd_flags;
2626 #define MBX_INTERRUPT           1
2627 #define MBX_INTR_WAIT           2
2628 #define MBX_UPDATE_FLASH_ACTIVE 3
2629
2630         struct mutex vport_lock;        /* Virtual port synchronization */
2631         struct completion mbx_cmd_comp; /* Serialize mbx access */
2632         struct completion mbx_intr_comp;  /* Used for completion notification */
2633
2634         /* Basic firmware related information. */
2635         uint16_t        fw_major_version;
2636         uint16_t        fw_minor_version;
2637         uint16_t        fw_subminor_version;
2638         uint16_t        fw_attributes;
2639         uint32_t        fw_memory_size;
2640         uint32_t        fw_transfer_size;
2641         uint32_t        fw_srisc_address;
2642 #define RISC_START_ADDRESS_2100 0x1000
2643 #define RISC_START_ADDRESS_2300 0x800
2644 #define RISC_START_ADDRESS_2400 0x100000
2645         uint16_t        fw_xcb_count;
2646
2647         uint16_t        fw_options[16];         /* slots: 1,2,3,10,11 */
2648         uint8_t         fw_seriallink_options[4];
2649         uint16_t        fw_seriallink_options24[4];
2650
2651         uint8_t         mpi_version[3];
2652         uint32_t        mpi_capabilities;
2653         uint8_t         phy_version[3];
2654
2655         /* Firmware dump information. */
2656         struct qla2xxx_fw_dump *fw_dump;
2657         uint32_t        fw_dump_len;
2658         int             fw_dumped;
2659         int             fw_dump_reading;
2660         dma_addr_t      eft_dma;
2661         void            *eft;
2662
2663         uint32_t        chain_offset;
2664         struct dentry *dfs_dir;
2665         struct dentry *dfs_fce;
2666         dma_addr_t      fce_dma;
2667         void            *fce;
2668         uint32_t        fce_bufs;
2669         uint16_t        fce_mb[8];
2670         uint64_t        fce_wr, fce_rd;
2671         struct mutex    fce_mutex;
2672
2673         uint32_t        pci_attr;
2674         uint16_t        chip_revision;
2675
2676         uint16_t        product_id[4];
2677
2678         uint8_t         model_number[16+1];
2679 #define BINZERO         "\0\0\0\0\0\0\0\0\0\0\0\0\0\0\0\0"
2680         char            model_desc[80];
2681         uint8_t         adapter_id[16+1];
2682
2683         /* Option ROM information. */
2684         char            *optrom_buffer;
2685         uint32_t        optrom_size;
2686         int             optrom_state;
2687 #define QLA_SWAITING    0
2688 #define QLA_SREADING    1
2689 #define QLA_SWRITING    2
2690         uint32_t        optrom_region_start;
2691         uint32_t        optrom_region_size;
2692
2693 /* PCI expansion ROM image information. */
2694 #define ROM_CODE_TYPE_BIOS      0
2695 #define ROM_CODE_TYPE_FCODE     1
2696 #define ROM_CODE_TYPE_EFI       3
2697         uint8_t         bios_revision[2];
2698         uint8_t         efi_revision[2];
2699         uint8_t         fcode_revision[16];
2700         uint32_t        fw_revision[4];
2701
2702         /* Offsets for flash/nvram access (set to ~0 if not used). */
2703         uint32_t        flash_conf_off;
2704         uint32_t        flash_data_off;
2705         uint32_t        nvram_conf_off;
2706         uint32_t        nvram_data_off;
2707
2708         uint32_t        fdt_wrt_disable;
2709         uint32_t        fdt_erase_cmd;
2710         uint32_t        fdt_block_size;
2711         uint32_t        fdt_unprotect_sec_cmd;
2712         uint32_t        fdt_protect_sec_cmd;
2713
2714         uint32_t        flt_region_flt;
2715         uint32_t        flt_region_fdt;
2716         uint32_t        flt_region_boot;
2717         uint32_t        flt_region_fw;
2718         uint32_t        flt_region_vpd_nvram;
2719         uint32_t        flt_region_vpd;
2720         uint32_t        flt_region_nvram;
2721         uint32_t        flt_region_npiv_conf;
2722         uint32_t        flt_region_gold_fw;
2723         uint32_t        flt_region_fcp_prio;
2724         uint32_t        flt_region_bootload;
2725
2726         /* Needed for BEACON */
2727         uint16_t        beacon_blink_led;
2728         uint8_t         beacon_color_state;
2729 #define QLA_LED_GRN_ON          0x01
2730 #define QLA_LED_YLW_ON          0x02
2731 #define QLA_LED_ABR_ON          0x04
2732 #define QLA_LED_ALL_ON          0x07    /* yellow, green, amber. */
2733                                         /* ISP2322: red, green, amber. */
2734         uint16_t        zio_mode;
2735         uint16_t        zio_timer;
2736         struct fc_host_statistics fc_host_stat;
2737
2738         struct qla_msix_entry *msix_entries;
2739
2740         struct list_head        vp_list;        /* list of VP */
2741         unsigned long   vp_idx_map[(MAX_MULTI_ID_FABRIC / 8) /
2742                         sizeof(unsigned long)];
2743         uint16_t        num_vhosts;     /* number of vports created */
2744         uint16_t        num_vsans;      /* number of vsan created */
2745         uint16_t        max_npiv_vports;        /* 63 or 125 per topoloty */
2746         int             cur_vport_count;
2747
2748         struct qla_chip_state_84xx *cs84xx;
2749         struct qla_statistics qla_stats;
2750         struct isp_operations *isp_ops;
2751         struct workqueue_struct *wq;
2752         struct qlfc_fw fw_buf;
2753
2754         /* FCP_CMND priority support */
2755         struct qla_fcp_prio_cfg *fcp_prio_cfg;
2756
2757         struct dma_pool *dl_dma_pool;
2758 #define DSD_LIST_DMA_POOL_SIZE  512
2759
2760         struct dma_pool *fcp_cmnd_dma_pool;
2761         mempool_t       *ctx_mempool;
2762 #define FCP_CMND_DMA_POOL_SIZE 512
2763
2764         unsigned long   nx_pcibase;             /* Base I/O address */
2765         uint8_t         *nxdb_rd_ptr;           /* Doorbell read pointer */
2766         unsigned long   nxdb_wr_ptr;            /* Door bell write pointer */
2767
2768         uint32_t        crb_win;
2769         uint32_t        curr_window;
2770         uint32_t        ddr_mn_window;
2771         unsigned long   mn_win_crb;
2772         unsigned long   ms_win_crb;
2773         int             qdr_sn_window;
2774         uint32_t        nx_dev_init_timeout;
2775         uint32_t        nx_reset_timeout;
2776         rwlock_t        hw_lock;
2777         uint16_t        portnum;                /* port number */
2778         int             link_width;
2779         struct fw_blob  *hablob;
2780         struct qla82xx_legacy_intr_set nx_legacy_intr;
2781
2782         uint16_t        gbl_dsd_inuse;
2783         uint16_t        gbl_dsd_avail;
2784         struct list_head gbl_dsd_list;
2785 #define NUM_DSD_CHAIN 4096
2786 };
2787
2788 /*
2789  * Qlogic scsi host structure
2790  */
2791 typedef struct scsi_qla_host {
2792         struct list_head list;
2793         struct list_head vp_fcports;    /* list of fcports */
2794         struct list_head work_list;
2795         spinlock_t work_lock;
2796
2797         /* Commonly used flags and state information. */
2798         struct Scsi_Host *host;
2799         unsigned long   host_no;
2800         uint8_t         host_str[16];
2801
2802         volatile struct {
2803                 uint32_t        init_done               :1;
2804                 uint32_t        online                  :1;
2805                 uint32_t        rscn_queue_overflow     :1;
2806                 uint32_t        reset_active            :1;
2807
2808                 uint32_t        management_server_logged_in :1;
2809                 uint32_t        process_response_queue  :1;
2810                 uint32_t        difdix_supported:1;
2811         } flags;
2812
2813         atomic_t        loop_state;
2814 #define LOOP_TIMEOUT    1
2815 #define LOOP_DOWN       2
2816 #define LOOP_UP         3
2817 #define LOOP_UPDATE     4
2818 #define LOOP_READY      5
2819 #define LOOP_DEAD       6
2820
2821         unsigned long   dpc_flags;
2822 #define RESET_MARKER_NEEDED     0       /* Send marker to ISP. */
2823 #define RESET_ACTIVE            1
2824 #define ISP_ABORT_NEEDED        2       /* Initiate ISP abort. */
2825 #define ABORT_ISP_ACTIVE        3       /* ISP abort in progress. */
2826 #define LOOP_RESYNC_NEEDED      4       /* Device Resync needed. */
2827 #define LOOP_RESYNC_ACTIVE      5
2828 #define LOCAL_LOOP_UPDATE       6       /* Perform a local loop update. */
2829 #define RSCN_UPDATE             7       /* Perform an RSCN update. */
2830 #define RELOGIN_NEEDED          8
2831 #define REGISTER_FC4_NEEDED     9       /* SNS FC4 registration required. */
2832 #define ISP_ABORT_RETRY         10      /* ISP aborted. */
2833 #define BEACON_BLINK_NEEDED     11
2834 #define REGISTER_FDMI_NEEDED    12
2835 #define FCPORT_UPDATE_NEEDED    13
2836 #define VP_DPC_NEEDED           14      /* wake up for VP dpc handling */
2837 #define UNLOADING               15
2838 #define NPIV_CONFIG_NEEDED      16
2839 #define ISP_UNRECOVERABLE       17
2840 #define FCOE_CTX_RESET_NEEDED   18      /* Initiate FCoE context reset */
2841
2842         uint32_t        device_flags;
2843 #define SWITCH_FOUND            BIT_0
2844 #define DFLG_NO_CABLE           BIT_1
2845 #define DFLG_DEV_FAILED         BIT_5
2846
2847         /* ISP configuration data. */
2848         uint16_t        loop_id;                /* Host adapter loop id */
2849
2850         port_id_t       d_id;                   /* Host adapter port id */
2851         uint8_t         marker_needed;
2852         uint16_t        mgmt_svr_loop_id;
2853
2854
2855
2856         /* RSCN queue. */
2857         uint32_t rscn_queue[MAX_RSCN_COUNT];
2858         uint8_t rscn_in_ptr;
2859         uint8_t rscn_out_ptr;
2860
2861         /* Timeout timers. */
2862         uint8_t         loop_down_abort_time;    /* port down timer */
2863         atomic_t        loop_down_timer;         /* loop down timer */
2864         uint8_t         link_down_timeout;       /* link down timeout */
2865
2866         uint32_t        timer_active;
2867         struct timer_list        timer;
2868
2869         uint8_t         node_name[WWN_SIZE];
2870         uint8_t         port_name[WWN_SIZE];
2871         uint8_t         fabric_node_name[WWN_SIZE];
2872
2873         uint16_t        fcoe_vlan_id;
2874         uint16_t        fcoe_fcf_idx;
2875         uint8_t         fcoe_vn_port_mac[6];
2876
2877         uint32_t        vp_abort_cnt;
2878
2879         struct fc_vport *fc_vport;      /* holds fc_vport * for each vport */
2880         uint16_t        vp_idx;         /* vport ID */
2881
2882         unsigned long           vp_flags;
2883 #define VP_IDX_ACQUIRED         0       /* bit no 0 */
2884 #define VP_CREATE_NEEDED        1
2885 #define VP_BIND_NEEDED          2
2886 #define VP_DELETE_NEEDED        3
2887 #define VP_SCR_NEEDED           4       /* State Change Request registration */
2888         atomic_t                vp_state;
2889 #define VP_OFFLINE              0
2890 #define VP_ACTIVE               1
2891 #define VP_FAILED               2
2892 // #define VP_DISABLE           3
2893         uint16_t        vp_err_state;
2894         uint16_t        vp_prev_err_state;
2895 #define VP_ERR_UNKWN            0
2896 #define VP_ERR_PORTDWN          1
2897 #define VP_ERR_FAB_UNSUPPORTED  2
2898 #define VP_ERR_FAB_NORESOURCES  3
2899 #define VP_ERR_FAB_LOGOUT       4
2900 #define VP_ERR_ADAP_NORESOURCES 5
2901         struct qla_hw_data *hw;
2902         struct req_que *req;
2903         int             fw_heartbeat_counter;
2904         int             seconds_since_last_heartbeat;
2905 } scsi_qla_host_t;
2906
2907 /*
2908  * Macros to help code, maintain, etc.
2909  */
2910 #define LOOP_TRANSITION(ha) \
2911         (test_bit(ISP_ABORT_NEEDED, &ha->dpc_flags) || \
2912          test_bit(LOOP_RESYNC_NEEDED, &ha->dpc_flags) || \
2913          atomic_read(&ha->loop_state) == LOOP_DOWN)
2914
2915 #define qla_printk(level, ha, format, arg...) \
2916         dev_printk(level , &((ha)->pdev->dev) , format , ## arg)
2917
2918 /*
2919  * qla2x00 local function return status codes
2920  */
2921 #define MBS_MASK                0x3fff
2922
2923 #define QLA_SUCCESS             (MBS_COMMAND_COMPLETE & MBS_MASK)
2924 #define QLA_INVALID_COMMAND     (MBS_INVALID_COMMAND & MBS_MASK)
2925 #define QLA_INTERFACE_ERROR     (MBS_HOST_INTERFACE_ERROR & MBS_MASK)
2926 #define QLA_TEST_FAILED         (MBS_TEST_FAILED & MBS_MASK)
2927 #define QLA_COMMAND_ERROR       (MBS_COMMAND_ERROR & MBS_MASK)
2928 #define QLA_PARAMETER_ERROR     (MBS_COMMAND_PARAMETER_ERROR & MBS_MASK)
2929 #define QLA_PORT_ID_USED        (MBS_PORT_ID_USED & MBS_MASK)
2930 #define QLA_LOOP_ID_USED        (MBS_LOOP_ID_USED & MBS_MASK)
2931 #define QLA_ALL_IDS_IN_USE      (MBS_ALL_IDS_IN_USE & MBS_MASK)
2932 #define QLA_NOT_LOGGED_IN       (MBS_NOT_LOGGED_IN & MBS_MASK)
2933
2934 #define QLA_FUNCTION_TIMEOUT            0x100
2935 #define QLA_FUNCTION_PARAMETER_ERROR    0x101
2936 #define QLA_FUNCTION_FAILED             0x102
2937 #define QLA_MEMORY_ALLOC_FAILED         0x103
2938 #define QLA_LOCK_TIMEOUT                0x104
2939 #define QLA_ABORTED                     0x105
2940 #define QLA_SUSPENDED                   0x106
2941 #define QLA_BUSY                        0x107
2942 #define QLA_RSCNS_HANDLED               0x108
2943 #define QLA_ALREADY_REGISTERED          0x109
2944
2945 #define NVRAM_DELAY()           udelay(10)
2946
2947 #define INVALID_HANDLE  (MAX_OUTSTANDING_COMMANDS+1)
2948
2949 /*
2950  * Flash support definitions
2951  */
2952 #define OPTROM_SIZE_2300        0x20000
2953 #define OPTROM_SIZE_2322        0x100000
2954 #define OPTROM_SIZE_24XX        0x100000
2955 #define OPTROM_SIZE_25XX        0x200000
2956 #define OPTROM_SIZE_81XX        0x400000
2957 #define OPTROM_SIZE_82XX        0x800000
2958
2959 #define OPTROM_BURST_SIZE       0x1000
2960 #define OPTROM_BURST_DWORDS     (OPTROM_BURST_SIZE / 4)
2961
2962 #define QLA_DSDS_PER_IOCB       37
2963
2964 #include "qla_gbl.h"
2965 #include "qla_dbg.h"
2966 #include "qla_inline.h"
2967
2968 #define CMD_SP(Cmnd)            ((Cmnd)->SCp.ptr)
2969 #endif