drivers/scsi/lpfc/lpfc_hw.h

   1 /*******************************************************************
   2  * This file is part of the Emulex Linux Device Driver for         *
   3  * Fibre Channel Host Bus Adapters.                                *
   4  * Copyright (C) 2004-2010 Emulex.  All rights reserved.           *
   5  * EMULEX and SLI are trademarks of Emulex.                        *
   6  * www.emulex.com                                                  *
   7  *                                                                 *
   8  * This program is free software; you can redistribute it and/or   *
   9  * modify it under the terms of version 2 of the GNU General       *
  10  * Public License as published by the Free Software Foundation.    *
  11  * This program is distributed in the hope that it will be useful. *
  12  * ALL EXPRESS OR IMPLIED CONDITIONS, REPRESENTATIONS AND          *
  13  * WARRANTIES, INCLUDING ANY IMPLIED WARRANTY OF MERCHANTABILITY,  *
  14  * FITNESS FOR A PARTICULAR PURPOSE, OR NON-INFRINGEMENT, ARE      *
  15  * DISCLAIMED, EXCEPT TO THE EXTENT THAT SUCH DISCLAIMERS ARE HELD *
  16  * TO BE LEGALLY INVALID.  See the GNU General Public License for  *
  17  * more details, a copy of which can be found in the file COPYING  *
  18  * included with this package.                                     *
  19  *******************************************************************/
  20
  21 #define FDMI_DID        0xfffffaU
  22 #define NameServer_DID  0xfffffcU
  23 #define SCR_DID         0xfffffdU
  24 #define Fabric_DID      0xfffffeU
  25 #define Bcast_DID       0xffffffU
  26 #define Mask_DID        0xffffffU
  27 #define CT_DID_MASK     0xffff00U
  28 #define Fabric_DID_MASK 0xfff000U
  29 #define WELL_KNOWN_DID_MASK 0xfffff0U
  30
  31 #define PT2PT_LocalID   1
  32 #define PT2PT_RemoteID  2
  33
  34 #define FF_DEF_EDTOV          2000      /* Default E_D_TOV (2000ms) */
  35 #define FF_DEF_ALTOV            15      /* Default AL_TIME (15ms) */
  36 #define FF_DEF_RATOV             2      /* Default RA_TOV (2s) */
  37 #define FF_DEF_ARBTOV         1900      /* Default ARB_TOV (1900ms) */
  38
  39 #define LPFC_BUF_RING0        64        /* Number of buffers to post to RING
  40                                            0 */
  41
  42 #define FCELSSIZE             1024      /* maximum ELS transfer size */
  43
  44 #define LPFC_FCP_RING            0      /* ring 0 for FCP initiator commands */
  45 #define LPFC_EXTRA_RING          1      /* ring 1 for other protocols */
  46 #define LPFC_ELS_RING            2      /* ring 2 for ELS commands */
  47 #define LPFC_FCP_NEXT_RING       3
  48
  49 #define SLI2_IOCB_CMD_R0_ENTRIES    172 /* SLI-2 FCP command ring entries */
  50 #define SLI2_IOCB_RSP_R0_ENTRIES    134 /* SLI-2 FCP response ring entries */
  51 #define SLI2_IOCB_CMD_R1_ENTRIES      4 /* SLI-2 extra command ring entries */
  52 #define SLI2_IOCB_RSP_R1_ENTRIES      4 /* SLI-2 extra response ring entries */
  53 #define SLI2_IOCB_CMD_R1XTRA_ENTRIES 36 /* SLI-2 extra FCP cmd ring entries */
  54 #define SLI2_IOCB_RSP_R1XTRA_ENTRIES 52 /* SLI-2 extra FCP rsp ring entries */
  55 #define SLI2_IOCB_CMD_R2_ENTRIES     20 /* SLI-2 ELS command ring entries */
  56 #define SLI2_IOCB_RSP_R2_ENTRIES     20 /* SLI-2 ELS response ring entries */
  57 #define SLI2_IOCB_CMD_R3_ENTRIES      0
  58 #define SLI2_IOCB_RSP_R3_ENTRIES      0
  59 #define SLI2_IOCB_CMD_R3XTRA_ENTRIES 24
  60 #define SLI2_IOCB_RSP_R3XTRA_ENTRIES 32
  61
  62 #define SLI2_IOCB_CMD_SIZE      32
  63 #define SLI2_IOCB_RSP_SIZE      32
  64 #define SLI3_IOCB_CMD_SIZE      128
  65 #define SLI3_IOCB_RSP_SIZE      64
  66
  67
  68 /* vendor ID used in SCSI netlink calls */
  69 #define LPFC_NL_VENDOR_ID (SCSI_NL_VID_TYPE_PCI | PCI_VENDOR_ID_EMULEX)
  70
  71 /* Common Transport structures and definitions */
  72
  73 union CtRevisionId {
  74         /* Structure is in Big Endian format */
  75         struct {
  76                 uint32_t Revision:8;
  77                 uint32_t InId:24;
  78         } bits;
  79         uint32_t word;
  80 };
  81
  82 union CtCommandResponse {
  83         /* Structure is in Big Endian format */
  84         struct {
  85                 uint32_t CmdRsp:16;
  86                 uint32_t Size:16;
  87         } bits;
  88         uint32_t word;
  89 };
  90
  91 #define FC4_FEATURE_INIT 0x2
  92 #define FC4_FEATURE_TARGET 0x1
  93
  94 struct lpfc_sli_ct_request {
  95         /* Structure is in Big Endian format */
  96         union CtRevisionId RevisionId;
  97         uint8_t FsType;
  98         uint8_t FsSubType;
  99         uint8_t Options;
 100         uint8_t Rsrvd1;
 101         union CtCommandResponse CommandResponse;
 102         uint8_t Rsrvd2;
 103         uint8_t ReasonCode;
 104         uint8_t Explanation;
 105         uint8_t VendorUnique;
 106
 107         union {
 108                 uint32_t PortID;
 109                 struct gid {
 110                         uint8_t PortType;       /* for GID_PT requests */
 111                         uint8_t DomainScope;
 112                         uint8_t AreaScope;
 113                         uint8_t Fc4Type;        /* for GID_FT requests */
 114                 } gid;
 115                 struct rft {
 116                         uint32_t PortId;        /* For RFT_ID requests */
 117
 118 #ifdef __BIG_ENDIAN_BITFIELD
 119                         uint32_t rsvd0:16;
 120                         uint32_t rsvd1:7;
 121                         uint32_t fcpReg:1;      /* Type 8 */
 122                         uint32_t rsvd2:2;
 123                         uint32_t ipReg:1;       /* Type 5 */
 124                         uint32_t rsvd3:5;
 125 #else   /*  __LITTLE_ENDIAN_BITFIELD */
 126                         uint32_t rsvd0:16;
 127                         uint32_t fcpReg:1;      /* Type 8 */
 128                         uint32_t rsvd1:7;
 129                         uint32_t rsvd3:5;
 130                         uint32_t ipReg:1;       /* Type 5 */
 131                         uint32_t rsvd2:2;
 132 #endif
 133
 134                         uint32_t rsvd[7];
 135                 } rft;
 136                 struct rnn {
 137                         uint32_t PortId;        /* For RNN_ID requests */
 138                         uint8_t wwnn[8];
 139                 } rnn;
 140                 struct rsnn {   /* For RSNN_ID requests */
 141                         uint8_t wwnn[8];
 142                         uint8_t len;
 143                         uint8_t symbname[255];
 144                 } rsnn;
 145                 struct da_id { /* For DA_ID requests */
 146                         uint32_t port_id;
 147                 } da_id;
 148                 struct rspn {   /* For RSPN_ID requests */
 149                         uint32_t PortId;
 150                         uint8_t len;
 151                         uint8_t symbname[255];
 152                 } rspn;
 153                 struct gff {
 154                         uint32_t PortId;
 155                 } gff;
 156                 struct gff_acc {
 157                         uint8_t fbits[128];
 158                 } gff_acc;
 159 #define FCP_TYPE_FEATURE_OFFSET 7
 160                 struct rff {
 161                         uint32_t PortId;
 162                         uint8_t reserved[2];
 163                         uint8_t fbits;
 164                         uint8_t type_code;     /* type=8 for FCP */
 165                 } rff;
 166         } un;
 167 };
 168
 169 #define  SLI_CT_REVISION        1
 170 #define  GID_REQUEST_SZ   (offsetof(struct lpfc_sli_ct_request, un) + \
 171                            sizeof(struct gid))
 172 #define  GFF_REQUEST_SZ   (offsetof(struct lpfc_sli_ct_request, un) + \
 173                            sizeof(struct gff))
 174 #define  RFT_REQUEST_SZ   (offsetof(struct lpfc_sli_ct_request, un) + \
 175                            sizeof(struct rft))
 176 #define  RFF_REQUEST_SZ   (offsetof(struct lpfc_sli_ct_request, un) + \
 177                            sizeof(struct rff))
 178 #define  RNN_REQUEST_SZ   (offsetof(struct lpfc_sli_ct_request, un) + \
 179                            sizeof(struct rnn))
 180 #define  RSNN_REQUEST_SZ  (offsetof(struct lpfc_sli_ct_request, un) + \
 181                            sizeof(struct rsnn))
 182 #define DA_ID_REQUEST_SZ (offsetof(struct lpfc_sli_ct_request, un) + \
 183                           sizeof(struct da_id))
 184 #define  RSPN_REQUEST_SZ  (offsetof(struct lpfc_sli_ct_request, un) + \
 185                            sizeof(struct rspn))
 186
 187 /*
 188  * FsType Definitions
 189  */
 190
 191 #define  SLI_CT_MANAGEMENT_SERVICE        0xFA
 192 #define  SLI_CT_TIME_SERVICE              0xFB
 193 #define  SLI_CT_DIRECTORY_SERVICE         0xFC
 194 #define  SLI_CT_FABRIC_CONTROLLER_SERVICE 0xFD
 195
 196 /*
 197  * Directory Service Subtypes
 198  */
 199
 200 #define  SLI_CT_DIRECTORY_NAME_SERVER     0x02
 201
 202 /*
 203  * Response Codes
 204  */
 205
 206 #define  SLI_CT_RESPONSE_FS_RJT           0x8001
 207 #define  SLI_CT_RESPONSE_FS_ACC           0x8002
 208
 209 /*
 210  * Reason Codes
 211  */
 212
 213 #define  SLI_CT_NO_ADDITIONAL_EXPL        0x0
 214 #define  SLI_CT_INVALID_COMMAND           0x01
 215 #define  SLI_CT_INVALID_VERSION           0x02
 216 #define  SLI_CT_LOGICAL_ERROR             0x03
 217 #define  SLI_CT_INVALID_IU_SIZE           0x04
 218 #define  SLI_CT_LOGICAL_BUSY              0x05
 219 #define  SLI_CT_PROTOCOL_ERROR            0x07
 220 #define  SLI_CT_UNABLE_TO_PERFORM_REQ     0x09
 221 #define  SLI_CT_REQ_NOT_SUPPORTED         0x0b
 222 #define  SLI_CT_HBA_INFO_NOT_REGISTERED   0x10
 223 #define  SLI_CT_MULTIPLE_HBA_ATTR_OF_SAME_TYPE  0x11
 224 #define  SLI_CT_INVALID_HBA_ATTR_BLOCK_LEN      0x12
 225 #define  SLI_CT_HBA_ATTR_NOT_PRESENT      0x13
 226 #define  SLI_CT_PORT_INFO_NOT_REGISTERED  0x20
 227 #define  SLI_CT_MULTIPLE_PORT_ATTR_OF_SAME_TYPE 0x21
 228 #define  SLI_CT_INVALID_PORT_ATTR_BLOCK_LEN     0x22
 229 #define  SLI_CT_VENDOR_UNIQUE             0xff
 230
 231 /*
 232  * Name Server SLI_CT_UNABLE_TO_PERFORM_REQ Explanations
 233  */
 234
 235 #define  SLI_CT_NO_PORT_ID                0x01
 236 #define  SLI_CT_NO_PORT_NAME              0x02
 237 #define  SLI_CT_NO_NODE_NAME              0x03
 238 #define  SLI_CT_NO_CLASS_OF_SERVICE       0x04
 239 #define  SLI_CT_NO_IP_ADDRESS             0x05
 240 #define  SLI_CT_NO_IPA                    0x06
 241 #define  SLI_CT_NO_FC4_TYPES              0x07
 242 #define  SLI_CT_NO_SYMBOLIC_PORT_NAME     0x08
 243 #define  SLI_CT_NO_SYMBOLIC_NODE_NAME     0x09
 244 #define  SLI_CT_NO_PORT_TYPE              0x0A
 245 #define  SLI_CT_ACCESS_DENIED             0x10
 246 #define  SLI_CT_INVALID_PORT_ID           0x11
 247 #define  SLI_CT_DATABASE_EMPTY            0x12
 248
 249 /*
 250  * Name Server Command Codes
 251  */
 252
 253 #define  SLI_CTNS_GA_NXT      0x0100
 254 #define  SLI_CTNS_GPN_ID      0x0112
 255 #define  SLI_CTNS_GNN_ID      0x0113
 256 #define  SLI_CTNS_GCS_ID      0x0114
 257 #define  SLI_CTNS_GFT_ID      0x0117
 258 #define  SLI_CTNS_GSPN_ID     0x0118
 259 #define  SLI_CTNS_GPT_ID      0x011A
 260 #define  SLI_CTNS_GFF_ID      0x011F
 261 #define  SLI_CTNS_GID_PN      0x0121
 262 #define  SLI_CTNS_GID_NN      0x0131
 263 #define  SLI_CTNS_GIP_NN      0x0135
 264 #define  SLI_CTNS_GIPA_NN     0x0136
 265 #define  SLI_CTNS_GSNN_NN     0x0139
 266 #define  SLI_CTNS_GNN_IP      0x0153
 267 #define  SLI_CTNS_GIPA_IP     0x0156
 268 #define  SLI_CTNS_GID_FT      0x0171
 269 #define  SLI_CTNS_GID_PT      0x01A1
 270 #define  SLI_CTNS_RPN_ID      0x0212
 271 #define  SLI_CTNS_RNN_ID      0x0213
 272 #define  SLI_CTNS_RCS_ID      0x0214
 273 #define  SLI_CTNS_RFT_ID      0x0217
 274 #define  SLI_CTNS_RSPN_ID     0x0218
 275 #define  SLI_CTNS_RPT_ID      0x021A
 276 #define  SLI_CTNS_RFF_ID      0x021F
 277 #define  SLI_CTNS_RIP_NN      0x0235
 278 #define  SLI_CTNS_RIPA_NN     0x0236
 279 #define  SLI_CTNS_RSNN_NN     0x0239
 280 #define  SLI_CTNS_DA_ID       0x0300
 281
 282 /*
 283  * Port Types
 284  */
 285
 286 #define  SLI_CTPT_N_PORT      0x01
 287 #define  SLI_CTPT_NL_PORT     0x02
 288 #define  SLI_CTPT_FNL_PORT    0x03
 289 #define  SLI_CTPT_IP          0x04
 290 #define  SLI_CTPT_FCP         0x08
 291 #define  SLI_CTPT_NX_PORT     0x7F
 292 #define  SLI_CTPT_F_PORT      0x81
 293 #define  SLI_CTPT_FL_PORT     0x82
 294 #define  SLI_CTPT_E_PORT      0x84
 295
 296 #define SLI_CT_LAST_ENTRY     0x80000000
 297
 298 /* Fibre Channel Service Parameter definitions */
 299
 300 #define FC_PH_4_0   6           /* FC-PH version 4.0 */
 301 #define FC_PH_4_1   7           /* FC-PH version 4.1 */
 302 #define FC_PH_4_2   8           /* FC-PH version 4.2 */
 303 #define FC_PH_4_3   9           /* FC-PH version 4.3 */
 304
 305 #define FC_PH_LOW   8           /* Lowest supported FC-PH version */
 306 #define FC_PH_HIGH  9           /* Highest supported FC-PH version */
 307 #define FC_PH3   0x20           /* FC-PH-3 version */
 308
 309 #define FF_FRAME_SIZE     2048
 310
 311 struct lpfc_name {
 312         union {
 313                 struct {
 314 #ifdef __BIG_ENDIAN_BITFIELD
 315                         uint8_t nameType:4;     /* FC Word 0, bit 28:31 */
 316                         uint8_t IEEEextMsn:4;   /* FC Word 0, bit 24:27, bit
 317                                                    8:11 of IEEE ext */
 318 #else   /*  __LITTLE_ENDIAN_BITFIELD */
 319                         uint8_t IEEEextMsn:4;   /* FC Word 0, bit 24:27, bit
 320                                                    8:11 of IEEE ext */
 321                         uint8_t nameType:4;     /* FC Word 0, bit 28:31 */
 322 #endif
 323
 324 #define NAME_IEEE           0x1 /* IEEE name - nameType */
 325 #define NAME_IEEE_EXT       0x2 /* IEEE extended name */
 326 #define NAME_FC_TYPE        0x3 /* FC native name type */
 327 #define NAME_IP_TYPE        0x4 /* IP address */
 328 #define NAME_CCITT_TYPE     0xC
 329 #define NAME_CCITT_GR_TYPE  0xE
 330                         uint8_t IEEEextLsb;     /* FC Word 0, bit 16:23, IEEE
 331                                                    extended Lsb */
 332                         uint8_t IEEE[6];        /* FC IEEE address */
 333                 } s;
 334                 uint8_t wwn[8];
 335         } u;
 336 };
 337
 338 struct csp {
 339         uint8_t fcphHigh;       /* FC Word 0, byte 0 */
 340         uint8_t fcphLow;
 341         uint8_t bbCreditMsb;
 342         uint8_t bbCreditlsb;    /* FC Word 0, byte 3 */
 343
 344 /*
 345  * Word 1 Bit 31 in common service parameter is overloaded.
 346  * Word 1 Bit 31 in FLOGI request is multiple NPort request
 347  * Word 1 Bit 31 in FLOGI response is clean address bit
 348  */
 349 #define clean_address_bit request_multiple_Nport /* Word 1, bit 31 */
 350 #ifdef __BIG_ENDIAN_BITFIELD
 351         uint16_t request_multiple_Nport:1;      /* FC Word 1, bit 31 */
 352         uint16_t randomOffset:1;        /* FC Word 1, bit 30 */
 353         uint16_t response_multiple_NPort:1;     /* FC Word 1, bit 29 */
 354         uint16_t fPort:1;       /* FC Word 1, bit 28 */
 355         uint16_t altBbCredit:1; /* FC Word 1, bit 27 */
 356         uint16_t edtovResolution:1;     /* FC Word 1, bit 26 */
 357         uint16_t multicast:1;   /* FC Word 1, bit 25 */
 358         uint16_t broadcast:1;   /* FC Word 1, bit 24 */
 359
 360         uint16_t huntgroup:1;   /* FC Word 1, bit 23 */
 361         uint16_t simplex:1;     /* FC Word 1, bit 22 */
 362         uint16_t word1Reserved1:3;      /* FC Word 1, bit 21:19 */
 363         uint16_t dhd:1;         /* FC Word 1, bit 18 */
 364         uint16_t contIncSeqCnt:1;       /* FC Word 1, bit 17 */
 365         uint16_t payloadlength:1;       /* FC Word 1, bit 16 */
 366 #else   /*  __LITTLE_ENDIAN_BITFIELD */
 367         uint16_t broadcast:1;   /* FC Word 1, bit 24 */
 368         uint16_t multicast:1;   /* FC Word 1, bit 25 */
 369         uint16_t edtovResolution:1;     /* FC Word 1, bit 26 */
 370         uint16_t altBbCredit:1; /* FC Word 1, bit 27 */
 371         uint16_t fPort:1;       /* FC Word 1, bit 28 */
 372         uint16_t response_multiple_NPort:1;     /* FC Word 1, bit 29 */
 373         uint16_t randomOffset:1;        /* FC Word 1, bit 30 */
 374         uint16_t request_multiple_Nport:1;      /* FC Word 1, bit 31 */
 375
 376         uint16_t payloadlength:1;       /* FC Word 1, bit 16 */
 377         uint16_t contIncSeqCnt:1;       /* FC Word 1, bit 17 */
 378         uint16_t dhd:1;         /* FC Word 1, bit 18 */
 379         uint16_t word1Reserved1:3;      /* FC Word 1, bit 21:19 */
 380         uint16_t simplex:1;     /* FC Word 1, bit 22 */
 381         uint16_t huntgroup:1;   /* FC Word 1, bit 23 */
 382 #endif
 383
 384         uint8_t bbRcvSizeMsb;   /* Upper nibble is reserved */
 385         uint8_t bbRcvSizeLsb;   /* FC Word 1, byte 3 */
 386         union {
 387                 struct {
 388                         uint8_t word2Reserved1; /* FC Word 2 byte 0 */
 389
 390                         uint8_t totalConcurrSeq;        /* FC Word 2 byte 1 */
 391                         uint8_t roByCategoryMsb;        /* FC Word 2 byte 2 */
 392
 393                         uint8_t roByCategoryLsb;        /* FC Word 2 byte 3 */
 394                 } nPort;
 395                 uint32_t r_a_tov;       /* R_A_TOV must be in B.E. format */
 396         } w2;
 397
 398         uint32_t e_d_tov;       /* E_D_TOV must be in B.E. format */
 399 };
 400
 401 struct class_parms {
 402 #ifdef __BIG_ENDIAN_BITFIELD
 403         uint8_t classValid:1;   /* FC Word 0, bit 31 */
 404         uint8_t intermix:1;     /* FC Word 0, bit 30 */
 405         uint8_t stackedXparent:1;       /* FC Word 0, bit 29 */
 406         uint8_t stackedLockDown:1;      /* FC Word 0, bit 28 */
 407         uint8_t seqDelivery:1;  /* FC Word 0, bit 27 */
 408         uint8_t word0Reserved1:3;       /* FC Word 0, bit 24:26 */
 409 #else   /*  __LITTLE_ENDIAN_BITFIELD */
 410         uint8_t word0Reserved1:3;       /* FC Word 0, bit 24:26 */
 411         uint8_t seqDelivery:1;  /* FC Word 0, bit 27 */
 412         uint8_t stackedLockDown:1;      /* FC Word 0, bit 28 */
 413         uint8_t stackedXparent:1;       /* FC Word 0, bit 29 */
 414         uint8_t intermix:1;     /* FC Word 0, bit 30 */
 415         uint8_t classValid:1;   /* FC Word 0, bit 31 */
 416
 417 #endif
 418
 419         uint8_t word0Reserved2; /* FC Word 0, bit 16:23 */
 420
 421 #ifdef __BIG_ENDIAN_BITFIELD
 422         uint8_t iCtlXidReAssgn:2;       /* FC Word 0, Bit 14:15 */
 423         uint8_t iCtlInitialPa:2;        /* FC Word 0, bit 12:13 */
 424         uint8_t iCtlAck0capable:1;      /* FC Word 0, bit 11 */
 425         uint8_t iCtlAckNcapable:1;      /* FC Word 0, bit 10 */
 426         uint8_t word0Reserved3:2;       /* FC Word 0, bit  8: 9 */
 427 #else   /*  __LITTLE_ENDIAN_BITFIELD */
 428         uint8_t word0Reserved3:2;       /* FC Word 0, bit  8: 9 */
 429         uint8_t iCtlAckNcapable:1;      /* FC Word 0, bit 10 */
 430         uint8_t iCtlAck0capable:1;      /* FC Word 0, bit 11 */
 431         uint8_t iCtlInitialPa:2;        /* FC Word 0, bit 12:13 */
 432         uint8_t iCtlXidReAssgn:2;       /* FC Word 0, Bit 14:15 */
 433 #endif
 434
 435         uint8_t word0Reserved4; /* FC Word 0, bit  0: 7 */
 436
 437 #ifdef __BIG_ENDIAN_BITFIELD
 438         uint8_t rCtlAck0capable:1;      /* FC Word 1, bit 31 */
 439         uint8_t rCtlAckNcapable:1;      /* FC Word 1, bit 30 */
 440         uint8_t rCtlXidInterlck:1;      /* FC Word 1, bit 29 */
 441         uint8_t rCtlErrorPolicy:2;      /* FC Word 1, bit 27:28 */
 442         uint8_t word1Reserved1:1;       /* FC Word 1, bit 26 */
 443         uint8_t rCtlCatPerSeq:2;        /* FC Word 1, bit 24:25 */
 444 #else   /*  __LITTLE_ENDIAN_BITFIELD */
 445         uint8_t rCtlCatPerSeq:2;        /* FC Word 1, bit 24:25 */
 446         uint8_t word1Reserved1:1;       /* FC Word 1, bit 26 */
 447         uint8_t rCtlErrorPolicy:2;      /* FC Word 1, bit 27:28 */
 448         uint8_t rCtlXidInterlck:1;      /* FC Word 1, bit 29 */
 449         uint8_t rCtlAckNcapable:1;      /* FC Word 1, bit 30 */
 450         uint8_t rCtlAck0capable:1;      /* FC Word 1, bit 31 */
 451 #endif
 452
 453         uint8_t word1Reserved2; /* FC Word 1, bit 16:23 */
 454         uint8_t rcvDataSizeMsb; /* FC Word 1, bit  8:15 */
 455         uint8_t rcvDataSizeLsb; /* FC Word 1, bit  0: 7 */
 456
 457         uint8_t concurrentSeqMsb;       /* FC Word 2, bit 24:31 */
 458         uint8_t concurrentSeqLsb;       /* FC Word 2, bit 16:23 */
 459         uint8_t EeCreditSeqMsb; /* FC Word 2, bit  8:15 */
 460         uint8_t EeCreditSeqLsb; /* FC Word 2, bit  0: 7 */
 461
 462         uint8_t openSeqPerXchgMsb;      /* FC Word 3, bit 24:31 */
 463         uint8_t openSeqPerXchgLsb;      /* FC Word 3, bit 16:23 */
 464         uint8_t word3Reserved1; /* Fc Word 3, bit  8:15 */
 465         uint8_t word3Reserved2; /* Fc Word 3, bit  0: 7 */
 466 };
 467
 468 struct serv_parm {      /* Structure is in Big Endian format */
 469         struct csp cmn;
 470         struct lpfc_name portName;
 471         struct lpfc_name nodeName;
 472         struct class_parms cls1;
 473         struct class_parms cls2;
 474         struct class_parms cls3;
 475         struct class_parms cls4;
 476         uint8_t vendorVersion[16];
 477 };
 478
 479 /*
 480  * Virtual Fabric Tagging Header
 481  */
 482 struct fc_vft_header {
 483          uint32_t word0;
 484 #define fc_vft_hdr_r_ctl_SHIFT          24
 485 #define fc_vft_hdr_r_ctl_MASK           0xFF
 486 #define fc_vft_hdr_r_ctl_WORD           word0
 487 #define fc_vft_hdr_ver_SHIFT            22
 488 #define fc_vft_hdr_ver_MASK             0x3
 489 #define fc_vft_hdr_ver_WORD             word0
 490 #define fc_vft_hdr_type_SHIFT           18
 491 #define fc_vft_hdr_type_MASK            0xF
 492 #define fc_vft_hdr_type_WORD            word0
 493 #define fc_vft_hdr_e_SHIFT              16
 494 #define fc_vft_hdr_e_MASK               0x1
 495 #define fc_vft_hdr_e_WORD               word0
 496 #define fc_vft_hdr_priority_SHIFT       13
 497 #define fc_vft_hdr_priority_MASK        0x7
 498 #define fc_vft_hdr_priority_WORD        word0
 499 #define fc_vft_hdr_vf_id_SHIFT          1
 500 #define fc_vft_hdr_vf_id_MASK           0xFFF
 501 #define fc_vft_hdr_vf_id_WORD           word0
 502         uint32_t word1;
 503 #define fc_vft_hdr_hopct_SHIFT          24
 504 #define fc_vft_hdr_hopct_MASK           0xFF
 505 #define fc_vft_hdr_hopct_WORD           word1
 506 };
 507
 508 /*
 509  *  Extended Link Service LS_COMMAND codes (Payload Word 0)
 510  */
 511 #ifdef __BIG_ENDIAN_BITFIELD
 512 #define ELS_CMD_MASK      0xffff0000
 513 #define ELS_RSP_MASK      0xff000000
 514 #define ELS_CMD_LS_RJT    0x01000000
 515 #define ELS_CMD_ACC       0x02000000
 516 #define ELS_CMD_PLOGI     0x03000000
 517 #define ELS_CMD_FLOGI     0x04000000
 518 #define ELS_CMD_LOGO      0x05000000
 519 #define ELS_CMD_ABTX      0x06000000
 520 #define ELS_CMD_RCS       0x07000000
 521 #define ELS_CMD_RES       0x08000000
 522 #define ELS_CMD_RSS       0x09000000
 523 #define ELS_CMD_RSI       0x0A000000
 524 #define ELS_CMD_ESTS      0x0B000000
 525 #define ELS_CMD_ESTC      0x0C000000
 526 #define ELS_CMD_ADVC      0x0D000000
 527 #define ELS_CMD_RTV       0x0E000000
 528 #define ELS_CMD_RLS       0x0F000000
 529 #define ELS_CMD_ECHO      0x10000000
 530 #define ELS_CMD_TEST      0x11000000
 531 #define ELS_CMD_RRQ       0x12000000
 532 #define ELS_CMD_PRLI      0x20100014
 533 #define ELS_CMD_PRLO      0x21100014
 534 #define ELS_CMD_PRLO_ACC  0x02100014
 535 #define ELS_CMD_PDISC     0x50000000
 536 #define ELS_CMD_FDISC     0x51000000
 537 #define ELS_CMD_ADISC     0x52000000
 538 #define ELS_CMD_FARP      0x54000000
 539 #define ELS_CMD_FARPR     0x55000000
 540 #define ELS_CMD_RPS       0x56000000
 541 #define ELS_CMD_RPL       0x57000000
 542 #define ELS_CMD_FAN       0x60000000
 543 #define ELS_CMD_RSCN      0x61040000
 544 #define ELS_CMD_SCR       0x62000000
 545 #define ELS_CMD_RNID      0x78000000
 546 #define ELS_CMD_LIRR      0x7A000000
 547 #else   /*  __LITTLE_ENDIAN_BITFIELD */
 548 #define ELS_CMD_MASK      0xffff
 549 #define ELS_RSP_MASK      0xff
 550 #define ELS_CMD_LS_RJT    0x01
 551 #define ELS_CMD_ACC       0x02
 552 #define ELS_CMD_PLOGI     0x03
 553 #define ELS_CMD_FLOGI     0x04
 554 #define ELS_CMD_LOGO      0x05
 555 #define ELS_CMD_ABTX      0x06
 556 #define ELS_CMD_RCS       0x07
 557 #define ELS_CMD_RES       0x08
 558 #define ELS_CMD_RSS       0x09
 559 #define ELS_CMD_RSI       0x0A
 560 #define ELS_CMD_ESTS      0x0B
 561 #define ELS_CMD_ESTC      0x0C
 562 #define ELS_CMD_ADVC      0x0D
 563 #define ELS_CMD_RTV       0x0E
 564 #define ELS_CMD_RLS       0x0F
 565 #define ELS_CMD_ECHO      0x10
 566 #define ELS_CMD_TEST      0x11
 567 #define ELS_CMD_RRQ       0x12
 568 #define ELS_CMD_PRLI      0x14001020
 569 #define ELS_CMD_PRLO      0x14001021
 570 #define ELS_CMD_PRLO_ACC  0x14001002
 571 #define ELS_CMD_PDISC     0x50
 572 #define ELS_CMD_FDISC     0x51
 573 #define ELS_CMD_ADISC     0x52
 574 #define ELS_CMD_FARP      0x54
 575 #define ELS_CMD_FARPR     0x55
 576 #define ELS_CMD_RPS       0x56
 577 #define ELS_CMD_RPL       0x57
 578 #define ELS_CMD_FAN       0x60
 579 #define ELS_CMD_RSCN      0x0461
 580 #define ELS_CMD_SCR       0x62
 581 #define ELS_CMD_RNID      0x78
 582 #define ELS_CMD_LIRR      0x7A
 583 #endif
 584
 585 /*
 586  *  LS_RJT Payload Definition
 587  */
 588
 589 struct ls_rjt { /* Structure is in Big Endian format */
 590         union {
 591                 uint32_t lsRjtError;
 592                 struct {
 593                         uint8_t lsRjtRsvd0;     /* FC Word 0, bit 24:31 */
 594
 595                         uint8_t lsRjtRsnCode;   /* FC Word 0, bit 16:23 */
 596                         /* LS_RJT reason codes */
 597 #define LSRJT_INVALID_CMD     0x01
 598 #define LSRJT_LOGICAL_ERR     0x03
 599 #define LSRJT_LOGICAL_BSY     0x05
 600 #define LSRJT_PROTOCOL_ERR    0x07
 601 #define LSRJT_UNABLE_TPC      0x09      /* Unable to perform command */
 602 #define LSRJT_CMD_UNSUPPORTED 0x0B
 603 #define LSRJT_VENDOR_UNIQUE   0xFF      /* See Byte 3 */
 604
 605                         uint8_t lsRjtRsnCodeExp; /* FC Word 0, bit 8:15 */
 606                         /* LS_RJT reason explanation */
 607 #define LSEXP_NOTHING_MORE      0x00
 608 #define LSEXP_SPARM_OPTIONS     0x01
 609 #define LSEXP_SPARM_ICTL        0x03
 610 #define LSEXP_SPARM_RCTL        0x05
 611 #define LSEXP_SPARM_RCV_SIZE    0x07
 612 #define LSEXP_SPARM_CONCUR_SEQ  0x09
 613 #define LSEXP_SPARM_CREDIT      0x0B
 614 #define LSEXP_INVALID_PNAME     0x0D
 615 #define LSEXP_INVALID_NNAME     0x0E
 616 #define LSEXP_INVALID_CSP       0x0F
 617 #define LSEXP_INVALID_ASSOC_HDR 0x11
 618 #define LSEXP_ASSOC_HDR_REQ     0x13
 619 #define LSEXP_INVALID_O_SID     0x15
 620 #define LSEXP_INVALID_OX_RX     0x17
 621 #define LSEXP_CMD_IN_PROGRESS   0x19
 622 #define LSEXP_PORT_LOGIN_REQ    0x1E
 623 #define LSEXP_INVALID_NPORT_ID  0x1F
 624 #define LSEXP_INVALID_SEQ_ID    0x21
 625 #define LSEXP_INVALID_XCHG      0x23
 626 #define LSEXP_INACTIVE_XCHG     0x25
 627 #define LSEXP_RQ_REQUIRED       0x27
 628 #define LSEXP_OUT_OF_RESOURCE   0x29
 629 #define LSEXP_CANT_GIVE_DATA    0x2A
 630 #define LSEXP_REQ_UNSUPPORTED   0x2C
 631                         uint8_t vendorUnique;   /* FC Word 0, bit  0: 7 */
 632                 } b;
 633         } un;
 634 };
 635
 636 /*
 637  *  N_Port Login (FLOGO/PLOGO Request) Payload Definition
 638  */
 639
 640 typedef struct _LOGO {          /* Structure is in Big Endian format */
 641         union {
 642                 uint32_t nPortId32;     /* Access nPortId as a word */
 643                 struct {
 644                         uint8_t word1Reserved1; /* FC Word 1, bit 31:24 */
 645                         uint8_t nPortIdByte0;   /* N_port  ID bit 16:23 */
 646                         uint8_t nPortIdByte1;   /* N_port  ID bit  8:15 */
 647                         uint8_t nPortIdByte2;   /* N_port  ID bit  0: 7 */
 648                 } b;
 649         } un;
 650         struct lpfc_name portName;      /* N_port name field */
 651 } LOGO;
 652
 653 /*
 654  *  FCP Login (PRLI Request / ACC) Payload Definition
 655  */
 656
 657 #define PRLX_PAGE_LEN   0x10
 658 #define TPRLO_PAGE_LEN  0x14
 659
 660 typedef struct _PRLI {          /* Structure is in Big Endian format */
 661         uint8_t prliType;       /* FC Parm Word 0, bit 24:31 */
 662
 663 #define PRLI_FCP_TYPE 0x08
 664         uint8_t word0Reserved1; /* FC Parm Word 0, bit 16:23 */
 665
 666 #ifdef __BIG_ENDIAN_BITFIELD
 667         uint8_t origProcAssocV:1;       /* FC Parm Word 0, bit 15 */
 668         uint8_t respProcAssocV:1;       /* FC Parm Word 0, bit 14 */
 669         uint8_t estabImagePair:1;       /* FC Parm Word 0, bit 13 */
 670
 671         /*    ACC = imagePairEstablished */
 672         uint8_t word0Reserved2:1;       /* FC Parm Word 0, bit 12 */
 673         uint8_t acceptRspCode:4;        /* FC Parm Word 0, bit 8:11, ACC ONLY */
 674 #else   /*  __LITTLE_ENDIAN_BITFIELD */
 675         uint8_t acceptRspCode:4;        /* FC Parm Word 0, bit 8:11, ACC ONLY */
 676         uint8_t word0Reserved2:1;       /* FC Parm Word 0, bit 12 */
 677         uint8_t estabImagePair:1;       /* FC Parm Word 0, bit 13 */
 678         uint8_t respProcAssocV:1;       /* FC Parm Word 0, bit 14 */
 679         uint8_t origProcAssocV:1;       /* FC Parm Word 0, bit 15 */
 680         /*    ACC = imagePairEstablished */
 681 #endif
 682
 683 #define PRLI_REQ_EXECUTED     0x1       /* acceptRspCode */
 684 #define PRLI_NO_RESOURCES     0x2
 685 #define PRLI_INIT_INCOMPLETE  0x3
 686 #define PRLI_NO_SUCH_PA       0x4
 687 #define PRLI_PREDEF_CONFIG    0x5
 688 #define PRLI_PARTIAL_SUCCESS  0x6
 689 #define PRLI_INVALID_PAGE_CNT 0x7
 690         uint8_t word0Reserved3; /* FC Parm Word 0, bit 0:7 */
 691
 692         uint32_t origProcAssoc; /* FC Parm Word 1, bit 0:31 */
 693
 694         uint32_t respProcAssoc; /* FC Parm Word 2, bit 0:31 */
 695
 696         uint8_t word3Reserved1; /* FC Parm Word 3, bit 24:31 */
 697         uint8_t word3Reserved2; /* FC Parm Word 3, bit 16:23 */
 698
 699 #ifdef __BIG_ENDIAN_BITFIELD
 700         uint16_t Word3bit15Resved:1;    /* FC Parm Word 3, bit 15 */
 701         uint16_t Word3bit14Resved:1;    /* FC Parm Word 3, bit 14 */
 702         uint16_t Word3bit13Resved:1;    /* FC Parm Word 3, bit 13 */
 703         uint16_t Word3bit12Resved:1;    /* FC Parm Word 3, bit 12 */
 704         uint16_t Word3bit11Resved:1;    /* FC Parm Word 3, bit 11 */
 705         uint16_t Word3bit10Resved:1;    /* FC Parm Word 3, bit 10 */
 706         uint16_t TaskRetryIdReq:1;      /* FC Parm Word 3, bit  9 */
 707         uint16_t Retry:1;       /* FC Parm Word 3, bit  8 */
 708         uint16_t ConfmComplAllowed:1;   /* FC Parm Word 3, bit  7 */
 709         uint16_t dataOverLay:1; /* FC Parm Word 3, bit  6 */
 710         uint16_t initiatorFunc:1;       /* FC Parm Word 3, bit  5 */
 711         uint16_t targetFunc:1;  /* FC Parm Word 3, bit  4 */
 712         uint16_t cmdDataMixEna:1;       /* FC Parm Word 3, bit  3 */
 713         uint16_t dataRspMixEna:1;       /* FC Parm Word 3, bit  2 */
 714         uint16_t readXferRdyDis:1;      /* FC Parm Word 3, bit  1 */
 715         uint16_t writeXferRdyDis:1;     /* FC Parm Word 3, bit  0 */
 716 #else   /*  __LITTLE_ENDIAN_BITFIELD */
 717         uint16_t Retry:1;       /* FC Parm Word 3, bit  8 */
 718         uint16_t TaskRetryIdReq:1;      /* FC Parm Word 3, bit  9 */
 719         uint16_t Word3bit10Resved:1;    /* FC Parm Word 3, bit 10 */
 720         uint16_t Word3bit11Resved:1;    /* FC Parm Word 3, bit 11 */
 721         uint16_t Word3bit12Resved:1;    /* FC Parm Word 3, bit 12 */
 722         uint16_t Word3bit13Resved:1;    /* FC Parm Word 3, bit 13 */
 723         uint16_t Word3bit14Resved:1;    /* FC Parm Word 3, bit 14 */
 724         uint16_t Word3bit15Resved:1;    /* FC Parm Word 3, bit 15 */
 725         uint16_t writeXferRdyDis:1;     /* FC Parm Word 3, bit  0 */
 726         uint16_t readXferRdyDis:1;      /* FC Parm Word 3, bit  1 */
 727         uint16_t dataRspMixEna:1;       /* FC Parm Word 3, bit  2 */
 728         uint16_t cmdDataMixEna:1;       /* FC Parm Word 3, bit  3 */
 729         uint16_t targetFunc:1;  /* FC Parm Word 3, bit  4 */
 730         uint16_t initiatorFunc:1;       /* FC Parm Word 3, bit  5 */
 731         uint16_t dataOverLay:1; /* FC Parm Word 3, bit  6 */
 732         uint16_t ConfmComplAllowed:1;   /* FC Parm Word 3, bit  7 */
 733 #endif
 734 } PRLI;
 735
 736 /*
 737  *  FCP Logout (PRLO Request / ACC) Payload Definition
 738  */
 739
 740 typedef struct _PRLO {          /* Structure is in Big Endian format */
 741         uint8_t prloType;       /* FC Parm Word 0, bit 24:31 */
 742
 743 #define PRLO_FCP_TYPE  0x08
 744         uint8_t word0Reserved1; /* FC Parm Word 0, bit 16:23 */
 745
 746 #ifdef __BIG_ENDIAN_BITFIELD
 747         uint8_t origProcAssocV:1;       /* FC Parm Word 0, bit 15 */
 748         uint8_t respProcAssocV:1;       /* FC Parm Word 0, bit 14 */
 749         uint8_t word0Reserved2:2;       /* FC Parm Word 0, bit 12:13 */
 750         uint8_t acceptRspCode:4;        /* FC Parm Word 0, bit 8:11, ACC ONLY */
 751 #else   /*  __LITTLE_ENDIAN_BITFIELD */
 752         uint8_t acceptRspCode:4;        /* FC Parm Word 0, bit 8:11, ACC ONLY */
 753         uint8_t word0Reserved2:2;       /* FC Parm Word 0, bit 12:13 */
 754         uint8_t respProcAssocV:1;       /* FC Parm Word 0, bit 14 */
 755         uint8_t origProcAssocV:1;       /* FC Parm Word 0, bit 15 */
 756 #endif
 757
 758 #define PRLO_REQ_EXECUTED     0x1       /* acceptRspCode */
 759 #define PRLO_NO_SUCH_IMAGE    0x4
 760 #define PRLO_INVALID_PAGE_CNT 0x7
 761
 762         uint8_t word0Reserved3; /* FC Parm Word 0, bit 0:7 */
 763
 764         uint32_t origProcAssoc; /* FC Parm Word 1, bit 0:31 */
 765
 766         uint32_t respProcAssoc; /* FC Parm Word 2, bit 0:31 */
 767
 768         uint32_t word3Reserved1;        /* FC Parm Word 3, bit 0:31 */
 769 } PRLO;
 770
 771 typedef struct _ADISC {         /* Structure is in Big Endian format */
 772         uint32_t hardAL_PA;
 773         struct lpfc_name portName;
 774         struct lpfc_name nodeName;
 775         uint32_t DID;
 776 } ADISC;
 777
 778 typedef struct _FARP {          /* Structure is in Big Endian format */
 779         uint32_t Mflags:8;
 780         uint32_t Odid:24;
 781 #define FARP_NO_ACTION          0       /* FARP information enclosed, no
 782                                            action */
 783 #define FARP_MATCH_PORT         0x1     /* Match on Responder Port Name */
 784 #define FARP_MATCH_NODE         0x2     /* Match on Responder Node Name */
 785 #define FARP_MATCH_IP           0x4     /* Match on IP address, not supported */
 786 #define FARP_MATCH_IPV4         0x5     /* Match on IPV4 address, not
 787                                            supported */
 788 #define FARP_MATCH_IPV6         0x6     /* Match on IPV6 address, not
 789                                            supported */
 790         uint32_t Rflags:8;
 791         uint32_t Rdid:24;
 792 #define FARP_REQUEST_PLOGI      0x1     /* Request for PLOGI */
 793 #define FARP_REQUEST_FARPR      0x2     /* Request for FARP Response */
 794         struct lpfc_name OportName;
 795         struct lpfc_name OnodeName;
 796         struct lpfc_name RportName;
 797         struct lpfc_name RnodeName;
 798         uint8_t Oipaddr[16];
 799         uint8_t Ripaddr[16];
 800 } FARP;
 801
 802 typedef struct _FAN {           /* Structure is in Big Endian format */
 803         uint32_t Fdid;
 804         struct lpfc_name FportName;
 805         struct lpfc_name FnodeName;
 806 } FAN;
 807
 808 typedef struct _SCR {           /* Structure is in Big Endian format */
 809         uint8_t resvd1;
 810         uint8_t resvd2;
 811         uint8_t resvd3;
 812         uint8_t Function;
 813 #define  SCR_FUNC_FABRIC     0x01
 814 #define  SCR_FUNC_NPORT      0x02
 815 #define  SCR_FUNC_FULL       0x03
 816 #define  SCR_CLEAR           0xff
 817 } SCR;
 818
 819 typedef struct _RNID_TOP_DISC {
 820         struct lpfc_name portName;
 821         uint8_t resvd[8];
 822         uint32_t unitType;
 823 #define RNID_HBA            0x7
 824 #define RNID_HOST           0xa
 825 #define RNID_DRIVER         0xd
 826         uint32_t physPort;
 827         uint32_t attachedNodes;
 828         uint16_t ipVersion;
 829 #define RNID_IPV4           0x1
 830 #define RNID_IPV6           0x2
 831         uint16_t UDPport;
 832         uint8_t ipAddr[16];
 833         uint16_t resvd1;
 834         uint16_t flags;
 835 #define RNID_TD_SUPPORT     0x1
 836 #define RNID_LP_VALID       0x2
 837 } RNID_TOP_DISC;
 838
 839 typedef struct _RNID {          /* Structure is in Big Endian format */
 840         uint8_t Format;
 841 #define RNID_TOPOLOGY_DISC  0xdf
 842         uint8_t CommonLen;
 843         uint8_t resvd1;
 844         uint8_t SpecificLen;
 845         struct lpfc_name portName;
 846         struct lpfc_name nodeName;
 847         union {
 848                 RNID_TOP_DISC topologyDisc;     /* topology disc (0xdf) */
 849         } un;
 850 } RNID;
 851
 852 typedef struct  _RPS {          /* Structure is in Big Endian format */
 853         union {
 854                 uint32_t portNum;
 855                 struct lpfc_name portName;
 856         } un;
 857 } RPS;
 858
 859 typedef struct  _RPS_RSP {      /* Structure is in Big Endian format */
 860         uint16_t rsvd1;
 861         uint16_t portStatus;
 862         uint32_t linkFailureCnt;
 863         uint32_t lossSyncCnt;
 864         uint32_t lossSignalCnt;
 865         uint32_t primSeqErrCnt;
 866         uint32_t invalidXmitWord;
 867         uint32_t crcCnt;
 868 } RPS_RSP;
 869
 870 struct RLS {                    /* Structure is in Big Endian format */
 871         uint32_t rls;
 872 #define rls_rsvd_SHIFT          24
 873 #define rls_rsvd_MASK           0x000000ff
 874 #define rls_rsvd_WORD           rls
 875 #define rls_did_SHIFT           0
 876 #define rls_did_MASK            0x00ffffff
 877 #define rls_did_WORD            rls
 878 };
 879
 880 struct  RLS_RSP {               /* Structure is in Big Endian format */
 881         uint32_t linkFailureCnt;
 882         uint32_t lossSyncCnt;
 883         uint32_t lossSignalCnt;
 884         uint32_t primSeqErrCnt;
 885         uint32_t invalidXmitWord;
 886         uint32_t crcCnt;
 887 };
 888
 889 struct RRQ {                    /* Structure is in Big Endian format */
 890         uint32_t rrq;
 891 #define rrq_rsvd_SHIFT          24
 892 #define rrq_rsvd_MASK           0x000000ff
 893 #define rrq_rsvd_WORD           rrq
 894 #define rrq_did_SHIFT           0
 895 #define rrq_did_MASK            0x00ffffff
 896 #define rrq_did_WORD            rrq
 897         uint32_t rrq_exchg;
 898 #define rrq_oxid_SHIFT          16
 899 #define rrq_oxid_MASK           0xffff
 900 #define rrq_oxid_WORD           rrq_exchg
 901 #define rrq_rxid_SHIFT          0
 902 #define rrq_rxid_MASK           0xffff
 903 #define rrq_rxid_WORD           rrq_exchg
 904 };
 905
 906
 907 struct RTV_RSP {                /* Structure is in Big Endian format */
 908         uint32_t ratov;
 909         uint32_t edtov;
 910         uint32_t qtov;
 911 #define qtov_rsvd0_SHIFT        28
 912 #define qtov_rsvd0_MASK         0x0000000f
 913 #define qtov_rsvd0_WORD         qtov            /* reserved */
 914 #define qtov_edtovres_SHIFT     27
 915 #define qtov_edtovres_MASK      0x00000001
 916 #define qtov_edtovres_WORD      qtov            /* E_D_TOV Resolution */
 917 #define qtov__rsvd1_SHIFT       19
 918 #define qtov_rsvd1_MASK         0x0000003f
 919 #define qtov_rsvd1_WORD         qtov            /* reserved */
 920 #define qtov_rttov_SHIFT        18
 921 #define qtov_rttov_MASK         0x00000001
 922 #define qtov_rttov_WORD         qtov            /* R_T_TOV value */
 923 #define qtov_rsvd2_SHIFT        0
 924 #define qtov_rsvd2_MASK         0x0003ffff
 925 #define qtov_rsvd2_WORD         qtov            /* reserved */
 926 };
 927
 928
 929 typedef struct  _RPL {          /* Structure is in Big Endian format */
 930         uint32_t maxsize;
 931         uint32_t index;
 932 } RPL;
 933
 934 typedef struct  _PORT_NUM_BLK {
 935         uint32_t portNum;
 936         uint32_t portID;
 937         struct lpfc_name portName;
 938 } PORT_NUM_BLK;
 939
 940 typedef struct  _RPL_RSP {      /* Structure is in Big Endian format */
 941         uint32_t listLen;
 942         uint32_t index;
 943         PORT_NUM_BLK port_num_blk;
 944 } RPL_RSP;
 945
 946 /* This is used for RSCN command */
 947 typedef struct _D_ID {          /* Structure is in Big Endian format */
 948         union {
 949                 uint32_t word;
 950                 struct {
 951 #ifdef __BIG_ENDIAN_BITFIELD
 952                         uint8_t resv;
 953                         uint8_t domain;
 954                         uint8_t area;
 955                         uint8_t id;
 956 #else   /*  __LITTLE_ENDIAN_BITFIELD */
 957                         uint8_t id;
 958                         uint8_t area;
 959                         uint8_t domain;
 960                         uint8_t resv;
 961 #endif
 962                 } b;
 963         } un;
 964 } D_ID;
 965
 966 #define RSCN_ADDRESS_FORMAT_PORT        0x0
 967 #define RSCN_ADDRESS_FORMAT_AREA        0x1
 968 #define RSCN_ADDRESS_FORMAT_DOMAIN      0x2
 969 #define RSCN_ADDRESS_FORMAT_FABRIC      0x3
 970 #define RSCN_ADDRESS_FORMAT_MASK        0x3
 971
 972 /*
 973  *  Structure to define all ELS Payload types
 974  */
 975
 976 typedef struct _ELS_PKT {       /* Structure is in Big Endian format */
 977         uint8_t elsCode;        /* FC Word 0, bit 24:31 */
 978         uint8_t elsByte1;
 979         uint8_t elsByte2;
 980         uint8_t elsByte3;
 981         union {
 982                 struct ls_rjt lsRjt;    /* Payload for LS_RJT ELS response */
 983                 struct serv_parm logi;  /* Payload for PLOGI/FLOGI/PDISC/ACC */
 984                 LOGO logo;      /* Payload for PLOGO/FLOGO/ACC */
 985                 PRLI prli;      /* Payload for PRLI/ACC */
 986                 PRLO prlo;      /* Payload for PRLO/ACC */
 987                 ADISC adisc;    /* Payload for ADISC/ACC */
 988                 FARP farp;      /* Payload for FARP/ACC */
 989                 FAN fan;        /* Payload for FAN */
 990                 SCR scr;        /* Payload for SCR/ACC */
 991                 RNID rnid;      /* Payload for RNID */
 992                 uint8_t pad[128 - 4];   /* Pad out to payload of 128 bytes */
 993         } un;
 994 } ELS_PKT;
 995
 996 /*
 997  * FDMI
 998  * HBA MAnagement Operations Command Codes
 999  */
1000 #define  SLI_MGMT_GRHL     0x100        /* Get registered HBA list */
1001 #define  SLI_MGMT_GHAT     0x101        /* Get HBA attributes */
1002 #define  SLI_MGMT_GRPL     0x102        /* Get registered Port list */
1003 #define  SLI_MGMT_GPAT     0x110        /* Get Port attributes */
1004 #define  SLI_MGMT_RHBA     0x200        /* Register HBA */
1005 #define  SLI_MGMT_RHAT     0x201        /* Register HBA atttributes */
1006 #define  SLI_MGMT_RPRT     0x210        /* Register Port */
1007 #define  SLI_MGMT_RPA      0x211        /* Register Port attributes */
1008 #define  SLI_MGMT_DHBA     0x300        /* De-register HBA */
1009 #define  SLI_MGMT_DPRT     0x310        /* De-register Port */
1010
1011 /*
1012  * Management Service Subtypes
1013  */
1014 #define  SLI_CT_FDMI_Subtypes     0x10
1015
1016 /*
1017  * HBA Management Service Reject Code
1018  */
1019 #define  REJECT_CODE             0x9    /* Unable to perform command request */
1020
1021 /*
1022  * HBA Management Service Reject Reason Code
1023  * Please refer to the Reason Codes above
1024  */
1025
1026 /*
1027  * HBA Attribute Types
1028  */
1029 #define  NODE_NAME               0x1
1030 #define  MANUFACTURER            0x2
1031 #define  SERIAL_NUMBER           0x3
1032 #define  MODEL                   0x4
1033 #define  MODEL_DESCRIPTION       0x5
1034 #define  HARDWARE_VERSION        0x6
1035 #define  DRIVER_VERSION          0x7
1036 #define  OPTION_ROM_VERSION      0x8
1037 #define  FIRMWARE_VERSION        0x9
1038 #define  OS_NAME_VERSION         0xa
1039 #define  MAX_CT_PAYLOAD_LEN      0xb
1040
1041 /*
1042  * Port Attrubute Types
1043  */
1044 #define  SUPPORTED_FC4_TYPES     0x1
1045 #define  SUPPORTED_SPEED         0x2
1046 #define  PORT_SPEED              0x3
1047 #define  MAX_FRAME_SIZE          0x4
1048 #define  OS_DEVICE_NAME          0x5
1049 #define  HOST_NAME               0x6
1050
1051 union AttributesDef {
1052         /* Structure is in Big Endian format */
1053         struct {
1054                 uint32_t AttrType:16;
1055                 uint32_t AttrLen:16;
1056         } bits;
1057         uint32_t word;
1058 };
1059
1060
1061 /*
1062  * HBA Attribute Entry (8 - 260 bytes)
1063  */
1064 typedef struct {
1065         union AttributesDef ad;
1066         union {
1067                 uint32_t VendorSpecific;
1068                 uint8_t Manufacturer[64];
1069                 uint8_t SerialNumber[64];
1070                 uint8_t Model[256];
1071                 uint8_t ModelDescription[256];
1072                 uint8_t HardwareVersion[256];
1073                 uint8_t DriverVersion[256];
1074                 uint8_t OptionROMVersion[256];
1075                 uint8_t FirmwareVersion[256];
1076                 struct lpfc_name NodeName;
1077                 uint8_t SupportFC4Types[32];
1078                 uint32_t SupportSpeed;
1079                 uint32_t PortSpeed;
1080                 uint32_t MaxFrameSize;
1081                 uint8_t OsDeviceName[256];
1082                 uint8_t OsNameVersion[256];
1083                 uint32_t MaxCTPayloadLen;
1084                 uint8_t HostName[256];
1085         } un;
1086 } ATTRIBUTE_ENTRY;
1087
1088 /*
1089  * HBA Attribute Block
1090  */
1091 typedef struct {
1092         uint32_t EntryCnt;      /* Number of HBA attribute entries */
1093         ATTRIBUTE_ENTRY Entry;  /* Variable-length array */
1094 } ATTRIBUTE_BLOCK;
1095
1096 /*
1097  * Port Entry
1098  */
1099 typedef struct {
1100         struct lpfc_name PortName;
1101 } PORT_ENTRY;
1102
1103 /*
1104  * HBA Identifier
1105  */
1106 typedef struct {
1107         struct lpfc_name PortName;
1108 } HBA_IDENTIFIER;
1109
1110 /*
1111  * Registered Port List Format
1112  */
1113 typedef struct {
1114         uint32_t EntryCnt;
1115         PORT_ENTRY pe;          /* Variable-length array */
1116 } REG_PORT_LIST;
1117
1118 /*
1119  * Register HBA(RHBA)
1120  */
1121 typedef struct {
1122         HBA_IDENTIFIER hi;
1123         REG_PORT_LIST rpl;      /* variable-length array */
1124 /* ATTRIBUTE_BLOCK   ab; */
1125 } REG_HBA;
1126
1127 /*
1128  * Register HBA Attributes (RHAT)
1129  */
1130 typedef struct {
1131         struct lpfc_name HBA_PortName;
1132         ATTRIBUTE_BLOCK ab;
1133 } REG_HBA_ATTRIBUTE;
1134
1135 /*
1136  * Register Port Attributes (RPA)
1137  */
1138 typedef struct {
1139         struct lpfc_name PortName;
1140         ATTRIBUTE_BLOCK ab;
1141 } REG_PORT_ATTRIBUTE;
1142
1143 /*
1144  * Get Registered HBA List (GRHL) Accept Payload Format
1145  */
1146 typedef struct {
1147         uint32_t HBA__Entry_Cnt; /* Number of Registered HBA Identifiers */
1148         struct lpfc_name HBA_PortName;  /* Variable-length array */
1149 } GRHL_ACC_PAYLOAD;
1150
1151 /*
1152  * Get Registered Port List (GRPL) Accept Payload Format
1153  */
1154 typedef struct {
1155         uint32_t RPL_Entry_Cnt; /* Number of Registered Port Entries */
1156         PORT_ENTRY Reg_Port_Entry[1];   /* Variable-length array */
1157 } GRPL_ACC_PAYLOAD;
1158
1159 /*
1160  * Get Port Attributes (GPAT) Accept Payload Format
1161  */
1162
1163 typedef struct {
1164         ATTRIBUTE_BLOCK pab;
1165 } GPAT_ACC_PAYLOAD;
1166
1167
1168 /*
1169  *  Begin HBA configuration parameters.
1170  *  The PCI configuration register BAR assignments are:
1171  *  BAR0, offset 0x10 - SLIM base memory address
1172  *  BAR1, offset 0x14 - SLIM base memory high address
1173  *  BAR2, offset 0x18 - REGISTER base memory address
1174  *  BAR3, offset 0x1c - REGISTER base memory high address
1175  *  BAR4, offset 0x20 - BIU I/O registers
1176  *  BAR5, offset 0x24 - REGISTER base io high address
1177  */
1178
1179 /* Number of rings currently used and available. */
1180 #define MAX_CONFIGURED_RINGS     3
1181 #define MAX_RINGS                4
1182
1183 /* IOCB / Mailbox is owned by FireFly */
1184 #define OWN_CHIP        1
1185
1186 /* IOCB / Mailbox is owned by Host */
1187 #define OWN_HOST        0
1188
1189 /* Number of 4-byte words in an IOCB. */
1190 #define IOCB_WORD_SZ    8
1191
1192 /* network headers for Dfctl field */
1193 #define FC_NET_HDR      0x20
1194
1195 /* Start FireFly Register definitions */
1196 #define PCI_VENDOR_ID_EMULEX        0x10df
1197 #define PCI_DEVICE_ID_FIREFLY       0x1ae5
1198 #define PCI_DEVICE_ID_PROTEUS_VF    0xe100
1199 #define PCI_DEVICE_ID_BALIUS        0xe131
1200 #define PCI_DEVICE_ID_PROTEUS_PF    0xe180
1201 #define PCI_DEVICE_ID_LANCER_FC     0xe200
1202 #define PCI_DEVICE_ID_LANCER_FCOE   0xe260
1203 #define PCI_DEVICE_ID_SAT_SMB       0xf011
1204 #define PCI_DEVICE_ID_SAT_MID       0xf015
1205 #define PCI_DEVICE_ID_RFLY          0xf095
1206 #define PCI_DEVICE_ID_PFLY          0xf098
1207 #define PCI_DEVICE_ID_LP101         0xf0a1
1208 #define PCI_DEVICE_ID_TFLY          0xf0a5
1209 #define PCI_DEVICE_ID_BSMB          0xf0d1
1210 #define PCI_DEVICE_ID_BMID          0xf0d5
1211 #define PCI_DEVICE_ID_ZSMB          0xf0e1
1212 #define PCI_DEVICE_ID_ZMID          0xf0e5
1213 #define PCI_DEVICE_ID_NEPTUNE       0xf0f5
1214 #define PCI_DEVICE_ID_NEPTUNE_SCSP  0xf0f6
1215 #define PCI_DEVICE_ID_NEPTUNE_DCSP  0xf0f7
1216 #define PCI_DEVICE_ID_SAT           0xf100
1217 #define PCI_DEVICE_ID_SAT_SCSP      0xf111
1218 #define PCI_DEVICE_ID_SAT_DCSP      0xf112
1219 #define PCI_DEVICE_ID_FALCON        0xf180
1220 #define PCI_DEVICE_ID_SUPERFLY      0xf700
1221 #define PCI_DEVICE_ID_DRAGONFLY     0xf800
1222 #define PCI_DEVICE_ID_CENTAUR       0xf900
1223 #define PCI_DEVICE_ID_PEGASUS       0xf980
1224 #define PCI_DEVICE_ID_THOR          0xfa00
1225 #define PCI_DEVICE_ID_VIPER         0xfb00
1226 #define PCI_DEVICE_ID_LP10000S      0xfc00
1227 #define PCI_DEVICE_ID_LP11000S      0xfc10
1228 #define PCI_DEVICE_ID_LPE11000S     0xfc20
1229 #define PCI_DEVICE_ID_SAT_S         0xfc40
1230 #define PCI_DEVICE_ID_PROTEUS_S     0xfc50
1231 #define PCI_DEVICE_ID_HELIOS        0xfd00
1232 #define PCI_DEVICE_ID_HELIOS_SCSP   0xfd11
1233 #define PCI_DEVICE_ID_HELIOS_DCSP   0xfd12
1234 #define PCI_DEVICE_ID_ZEPHYR        0xfe00
1235 #define PCI_DEVICE_ID_HORNET        0xfe05
1236 #define PCI_DEVICE_ID_ZEPHYR_SCSP   0xfe11
1237 #define PCI_DEVICE_ID_ZEPHYR_DCSP   0xfe12
1238 #define PCI_VENDOR_ID_SERVERENGINE  0x19a2
1239 #define PCI_DEVICE_ID_TIGERSHARK    0x0704
1240 #define PCI_DEVICE_ID_TOMCAT        0x0714
1241
1242 #define JEDEC_ID_ADDRESS            0x0080001c
1243 #define FIREFLY_JEDEC_ID            0x1ACC
1244 #define SUPERFLY_JEDEC_ID           0x0020
1245 #define DRAGONFLY_JEDEC_ID          0x0021
1246 #define DRAGONFLY_V2_JEDEC_ID       0x0025
1247 #define CENTAUR_2G_JEDEC_ID         0x0026
1248 #define CENTAUR_1G_JEDEC_ID         0x0028
1249 #define PEGASUS_ORION_JEDEC_ID      0x0036
1250 #define PEGASUS_JEDEC_ID            0x0038
1251 #define THOR_JEDEC_ID               0x0012
1252 #define HELIOS_JEDEC_ID             0x0364
1253 #define ZEPHYR_JEDEC_ID             0x0577
1254 #define VIPER_JEDEC_ID              0x4838
1255 #define SATURN_JEDEC_ID             0x1004
1256 #define HORNET_JDEC_ID              0x2057706D
1257
1258 #define JEDEC_ID_MASK               0x0FFFF000
1259 #define JEDEC_ID_SHIFT              12
1260 #define FC_JEDEC_ID(id)             ((id & JEDEC_ID_MASK) >> JEDEC_ID_SHIFT)
1261
1262 typedef struct {                /* FireFly BIU registers */
1263         uint32_t hostAtt;       /* See definitions for Host Attention
1264                                    register */
1265         uint32_t chipAtt;       /* See definitions for Chip Attention
1266                                    register */
1267         uint32_t hostStatus;    /* See definitions for Host Status register */
1268         uint32_t hostControl;   /* See definitions for Host Control register */
1269         uint32_t buiConfig;     /* See definitions for BIU configuration
1270                                    register */
1271 } FF_REGS;
1272
1273 /* IO Register size in bytes */
1274 #define FF_REG_AREA_SIZE       256
1275
1276 /* Host Attention Register */
1277
1278 #define HA_REG_OFFSET  0        /* Byte offset from register base address */
1279
1280 #define HA_R0RE_REQ    0x00000001       /* Bit  0 */
1281 #define HA_R0CE_RSP    0x00000002       /* Bit  1 */
1282 #define HA_R0ATT       0x00000008       /* Bit  3 */
1283 #define HA_R1RE_REQ    0x00000010       /* Bit  4 */
1284 #define HA_R1CE_RSP    0x00000020       /* Bit  5 */
1285 #define HA_R1ATT       0x00000080       /* Bit  7 */
1286 #define HA_R2RE_REQ    0x00000100       /* Bit  8 */
1287 #define HA_R2CE_RSP    0x00000200       /* Bit  9 */
1288 #define HA_R2ATT       0x00000800       /* Bit 11 */
1289 #define HA_R3RE_REQ    0x00001000       /* Bit 12 */
1290 #define HA_R3CE_RSP    0x00002000       /* Bit 13 */
1291 #define HA_R3ATT       0x00008000       /* Bit 15 */
1292 #define HA_LATT        0x20000000       /* Bit 29 */
1293 #define HA_MBATT       0x40000000       /* Bit 30 */
1294 #define HA_ERATT       0x80000000       /* Bit 31 */
1295
1296 #define HA_RXRE_REQ    0x00000001       /* Bit  0 */
1297 #define HA_RXCE_RSP    0x00000002       /* Bit  1 */
1298 #define HA_RXATT       0x00000008       /* Bit  3 */
1299 #define HA_RXMASK      0x0000000f
1300
1301 #define HA_R0_CLR_MSK   (HA_R0RE_REQ | HA_R0CE_RSP | HA_R0ATT)
1302 #define HA_R1_CLR_MSK   (HA_R1RE_REQ | HA_R1CE_RSP | HA_R1ATT)
1303 #define HA_R2_CLR_MSK   (HA_R2RE_REQ | HA_R2CE_RSP | HA_R2ATT)
1304 #define HA_R3_CLR_MSK   (HA_R3RE_REQ | HA_R3CE_RSP | HA_R3ATT)
1305
1306 #define HA_R0_POS       3
1307 #define HA_R1_POS       7
1308 #define HA_R2_POS       11
1309 #define HA_R3_POS       15
1310 #define HA_LE_POS       29
1311 #define HA_MB_POS       30
1312 #define HA_ER_POS       31
1313 /* Chip Attention Register */
1314
1315 #define CA_REG_OFFSET  4        /* Byte offset from register base address */
1316
1317 #define CA_R0CE_REQ    0x00000001       /* Bit  0 */
1318 #define CA_R0RE_RSP    0x00000002       /* Bit  1 */
1319 #define CA_R0ATT       0x00000008       /* Bit  3 */
1320 #define CA_R1CE_REQ    0x00000010       /* Bit  4 */
1321 #define CA_R1RE_RSP    0x00000020       /* Bit  5 */
1322 #define CA_R1ATT       0x00000080       /* Bit  7 */
1323 #define CA_R2CE_REQ    0x00000100       /* Bit  8 */
1324 #define CA_R2RE_RSP    0x00000200       /* Bit  9 */
1325 #define CA_R2ATT       0x00000800       /* Bit 11 */
1326 #define CA_R3CE_REQ    0x00001000       /* Bit 12 */
1327 #define CA_R3RE_RSP    0x00002000       /* Bit 13 */
1328 #define CA_R3ATT       0x00008000       /* Bit 15 */
1329 #define CA_MBATT       0x40000000       /* Bit 30 */
1330
1331 /* Host Status Register */
1332
1333 #define HS_REG_OFFSET  8        /* Byte offset from register base address */
1334
1335 #define HS_MBRDY       0x00400000       /* Bit 22 */
1336 #define HS_FFRDY       0x00800000       /* Bit 23 */
1337 #define HS_FFER8       0x01000000       /* Bit 24 */
1338 #define HS_FFER7       0x02000000       /* Bit 25 */
1339 #define HS_FFER6       0x04000000       /* Bit 26 */
1340 #define HS_FFER5       0x08000000       /* Bit 27 */
1341 #define HS_FFER4       0x10000000       /* Bit 28 */
1342 #define HS_FFER3       0x20000000       /* Bit 29 */
1343 #define HS_FFER2       0x40000000       /* Bit 30 */
1344 #define HS_FFER1       0x80000000       /* Bit 31 */
1345 #define HS_CRIT_TEMP   0x00000100       /* Bit 8  */
1346 #define HS_FFERM       0xFF000100       /* Mask for error bits 31:24 and 8 */
1347
1348 /* Host Control Register */
1349
1350 #define HC_REG_OFFSET  12       /* Byte offset from register base address */
1351
1352 #define HC_MBINT_ENA   0x00000001       /* Bit  0 */
1353 #define HC_R0INT_ENA   0x00000002       /* Bit  1 */
1354 #define HC_R1INT_ENA   0x00000004       /* Bit  2 */
1355 #define HC_R2INT_ENA   0x00000008       /* Bit  3 */
1356 #define HC_R3INT_ENA   0x00000010       /* Bit  4 */
1357 #define HC_INITHBI     0x02000000       /* Bit 25 */
1358 #define HC_INITMB      0x04000000       /* Bit 26 */
1359 #define HC_INITFF      0x08000000       /* Bit 27 */
1360 #define HC_LAINT_ENA   0x20000000       /* Bit 29 */
1361 #define HC_ERINT_ENA   0x80000000       /* Bit 31 */
1362
1363 /* Message Signaled Interrupt eXtension (MSI-X) message identifiers */
1364 #define MSIX_DFLT_ID    0
1365 #define MSIX_RNG0_ID    0
1366 #define MSIX_RNG1_ID    1
1367 #define MSIX_RNG2_ID    2
1368 #define MSIX_RNG3_ID    3
1369
1370 #define MSIX_LINK_ID    4
1371 #define MSIX_MBOX_ID    5
1372
1373 #define MSIX_SPARE0_ID  6
1374 #define MSIX_SPARE1_ID  7
1375
1376 /* Mailbox Commands */
1377 #define MBX_SHUTDOWN        0x00        /* terminate testing */
1378 #define MBX_LOAD_SM         0x01
1379 #define MBX_READ_NV         0x02
1380 #define MBX_WRITE_NV        0x03
1381 #define MBX_RUN_BIU_DIAG    0x04
1382 #define MBX_INIT_LINK       0x05
1383 #define MBX_DOWN_LINK       0x06
1384 #define MBX_CONFIG_LINK     0x07
1385 #define MBX_CONFIG_RING     0x09
1386 #define MBX_RESET_RING      0x0A
1387 #define MBX_READ_CONFIG     0x0B
1388 #define MBX_READ_RCONFIG    0x0C
1389 #define MBX_READ_SPARM      0x0D
1390 #define MBX_READ_STATUS     0x0E
1391 #define MBX_READ_RPI        0x0F
1392 #define MBX_READ_XRI        0x10
1393 #define MBX_READ_REV        0x11
1394 #define MBX_READ_LNK_STAT   0x12
1395 #define MBX_REG_LOGIN       0x13
1396 #define MBX_UNREG_LOGIN     0x14
1397 #define MBX_CLEAR_LA        0x16
1398 #define MBX_DUMP_MEMORY     0x17
1399 #define MBX_DUMP_CONTEXT    0x18
1400 #define MBX_RUN_DIAGS       0x19
1401 #define MBX_RESTART         0x1A
1402 #define MBX_UPDATE_CFG      0x1B
1403 #define MBX_DOWN_LOAD       0x1C
1404 #define MBX_DEL_LD_ENTRY    0x1D
1405 #define MBX_RUN_PROGRAM     0x1E
1406 #define MBX_SET_MASK        0x20
1407 #define MBX_SET_VARIABLE    0x21
1408 #define MBX_UNREG_D_ID      0x23
1409 #define MBX_KILL_BOARD      0x24
1410 #define MBX_CONFIG_FARP     0x25
1411 #define MBX_BEACON          0x2A
1412 #define MBX_CONFIG_MSI      0x30
1413 #define MBX_HEARTBEAT       0x31
1414 #define MBX_WRITE_VPARMS    0x32
1415 #define MBX_ASYNCEVT_ENABLE 0x33
1416 #define MBX_READ_EVENT_LOG_STATUS 0x37
1417 #define MBX_READ_EVENT_LOG  0x38
1418 #define MBX_WRITE_EVENT_LOG 0x39
1419
1420 #define MBX_PORT_CAPABILITIES 0x3B
1421 #define MBX_PORT_IOV_CONTROL 0x3C
1422
1423 #define MBX_CONFIG_HBQ      0x7C
1424 #define MBX_LOAD_AREA       0x81
1425 #define MBX_RUN_BIU_DIAG64  0x84
1426 #define MBX_CONFIG_PORT     0x88
1427 #define MBX_READ_SPARM64    0x8D
1428 #define MBX_READ_RPI64      0x8F
1429 #define MBX_REG_LOGIN64     0x93
1430 #define MBX_READ_TOPOLOGY   0x95
1431 #define MBX_REG_VPI         0x96
1432 #define MBX_UNREG_VPI       0x97
1433
1434 #define MBX_WRITE_WWN       0x98
1435 #define MBX_SET_DEBUG       0x99
1436 #define MBX_LOAD_EXP_ROM    0x9C
1437 #define MBX_SLI4_CONFIG     0x9B
1438 #define MBX_SLI4_REQ_FTRS   0x9D
1439 #define MBX_MAX_CMDS        0x9E
1440 #define MBX_RESUME_RPI      0x9E
1441 #define MBX_SLI2_CMD_MASK   0x80
1442 #define MBX_REG_VFI         0x9F
1443 #define MBX_REG_FCFI        0xA0
1444 #define MBX_UNREG_VFI       0xA1
1445 #define MBX_UNREG_FCFI      0xA2
1446 #define MBX_INIT_VFI        0xA3
1447 #define MBX_INIT_VPI        0xA4
1448
1449 #define MBX_AUTH_PORT       0xF8
1450 #define MBX_SECURITY_MGMT   0xF9
1451
1452 /* IOCB Commands */
1453
1454 #define CMD_RCV_SEQUENCE_CX     0x01
1455 #define CMD_XMIT_SEQUENCE_CR    0x02
1456 #define CMD_XMIT_SEQUENCE_CX    0x03
1457 #define CMD_XMIT_BCAST_CN       0x04
1458 #define CMD_XMIT_BCAST_CX       0x05
1459 #define CMD_QUE_RING_BUF_CN     0x06
1460 #define CMD_QUE_XRI_BUF_CX      0x07
1461 #define CMD_IOCB_CONTINUE_CN    0x08
1462 #define CMD_RET_XRI_BUF_CX      0x09
1463 #define CMD_ELS_REQUEST_CR      0x0A
1464 #define CMD_ELS_REQUEST_CX      0x0B
1465 #define CMD_RCV_ELS_REQ_CX      0x0D
1466 #define CMD_ABORT_XRI_CN        0x0E
1467 #define CMD_ABORT_XRI_CX        0x0F
1468 #define CMD_CLOSE_XRI_CN        0x10
1469 #define CMD_CLOSE_XRI_CX        0x11
1470 #define CMD_CREATE_XRI_CR       0x12
1471 #define CMD_CREATE_XRI_CX       0x13
1472 #define CMD_GET_RPI_CN          0x14
1473 #define CMD_XMIT_ELS_RSP_CX     0x15
1474 #define CMD_GET_RPI_CR          0x16
1475 #define CMD_XRI_ABORTED_CX      0x17
1476 #define CMD_FCP_IWRITE_CR       0x18
1477 #define CMD_FCP_IWRITE_CX       0x19
1478 #define CMD_FCP_IREAD_CR        0x1A
1479 #define CMD_FCP_IREAD_CX        0x1B
1480 #define CMD_FCP_ICMND_CR        0x1C
1481 #define CMD_FCP_ICMND_CX        0x1D
1482 #define CMD_FCP_TSEND_CX        0x1F
1483 #define CMD_FCP_TRECEIVE_CX     0x21
1484 #define CMD_FCP_TRSP_CX         0x23
1485 #define CMD_FCP_AUTO_TRSP_CX    0x29
1486
1487 #define CMD_ADAPTER_MSG         0x20
1488 #define CMD_ADAPTER_DUMP        0x22
1489
1490 /*  SLI_2 IOCB Command Set */
1491
1492 #define CMD_ASYNC_STATUS        0x7C
1493 #define CMD_RCV_SEQUENCE64_CX   0x81
1494 #define CMD_XMIT_SEQUENCE64_CR  0x82
1495 #define CMD_XMIT_SEQUENCE64_CX  0x83
1496 #define CMD_XMIT_BCAST64_CN     0x84
1497 #define CMD_XMIT_BCAST64_CX     0x85
1498 #define CMD_QUE_RING_BUF64_CN   0x86
1499 #define CMD_QUE_XRI_BUF64_CX    0x87
1500 #define CMD_IOCB_CONTINUE64_CN  0x88
1501 #define CMD_RET_XRI_BUF64_CX    0x89
1502 #define CMD_ELS_REQUEST64_CR    0x8A
1503 #define CMD_ELS_REQUEST64_CX    0x8B
1504 #define CMD_ABORT_MXRI64_CN     0x8C
1505 #define CMD_RCV_ELS_REQ64_CX    0x8D
1506 #define CMD_XMIT_ELS_RSP64_CX   0x95
1507 #define CMD_XMIT_BLS_RSP64_CX   0x97
1508 #define CMD_FCP_IWRITE64_CR     0x98
1509 #define CMD_FCP_IWRITE64_CX     0x99
1510 #define CMD_FCP_IREAD64_CR      0x9A
1511 #define CMD_FCP_IREAD64_CX      0x9B
1512 #define CMD_FCP_ICMND64_CR      0x9C
1513 #define CMD_FCP_ICMND64_CX      0x9D
1514 #define CMD_FCP_TSEND64_CX      0x9F
1515 #define CMD_FCP_TRECEIVE64_CX   0xA1
1516 #define CMD_FCP_TRSP64_CX       0xA3
1517
1518 #define CMD_QUE_XRI64_CX        0xB3
1519 #define CMD_IOCB_RCV_SEQ64_CX   0xB5
1520 #define CMD_IOCB_RCV_ELS64_CX   0xB7
1521 #define CMD_IOCB_RET_XRI64_CX   0xB9
1522 #define CMD_IOCB_RCV_CONT64_CX  0xBB
1523
1524 #define CMD_GEN_REQUEST64_CR    0xC2
1525 #define CMD_GEN_REQUEST64_CX    0xC3
1526
1527 /* Unhandled SLI-3 Commands */
1528 #define CMD_IOCB_XMIT_MSEQ64_CR         0xB0
1529 #define CMD_IOCB_XMIT_MSEQ64_CX         0xB1
1530 #define CMD_IOCB_RCV_SEQ_LIST64_CX      0xC1
1531 #define CMD_IOCB_RCV_ELS_LIST64_CX      0xCD
1532 #define CMD_IOCB_CLOSE_EXTENDED_CN      0xB6
1533 #define CMD_IOCB_ABORT_EXTENDED_CN      0xBA
1534 #define CMD_IOCB_RET_HBQE64_CN          0xCA
1535 #define CMD_IOCB_FCP_IBIDIR64_CR        0xAC
1536 #define CMD_IOCB_FCP_IBIDIR64_CX        0xAD
1537 #define CMD_IOCB_FCP_ITASKMGT64_CX      0xAF
1538 #define CMD_IOCB_LOGENTRY_CN            0x94
1539 #define CMD_IOCB_LOGENTRY_ASYNC_CN      0x96
1540
1541 /* Data Security SLI Commands */
1542 #define DSSCMD_IWRITE64_CR              0xF8
1543 #define DSSCMD_IWRITE64_CX              0xF9
1544 #define DSSCMD_IREAD64_CR               0xFA
1545 #define DSSCMD_IREAD64_CX               0xFB
1546
1547 #define CMD_MAX_IOCB_CMD        0xFB
1548 #define CMD_IOCB_MASK           0xff
1549
1550 #define MAX_MSG_DATA            28      /* max msg data in CMD_ADAPTER_MSG
1551                                            iocb */
1552 #define LPFC_MAX_ADPTMSG         32     /* max msg data */
1553 /*
1554  *  Define Status
1555  */
1556 #define MBX_SUCCESS                 0
1557 #define MBXERR_NUM_RINGS            1
1558 #define MBXERR_NUM_IOCBS            2
1559 #define MBXERR_IOCBS_EXCEEDED       3
1560 #define MBXERR_BAD_RING_NUMBER      4
1561 #define MBXERR_MASK_ENTRIES_RANGE   5
1562 #define MBXERR_MASKS_EXCEEDED       6
1563 #define MBXERR_BAD_PROFILE          7
1564 #define MBXERR_BAD_DEF_CLASS        8
1565 #define MBXERR_BAD_MAX_RESPONDER    9
1566 #define MBXERR_BAD_MAX_ORIGINATOR   10
1567 #define MBXERR_RPI_REGISTERED       11
1568 #define MBXERR_RPI_FULL             12
1569 #define MBXERR_NO_RESOURCES         13
1570 #define MBXERR_BAD_RCV_LENGTH       14
1571 #define MBXERR_DMA_ERROR            15
1572 #define MBXERR_ERROR                16
1573 #define MBXERR_LINK_DOWN            0x33
1574 #define MBXERR_SEC_NO_PERMISSION    0xF02
1575 #define MBX_NOT_FINISHED            255
1576
1577 #define MBX_BUSY                   0xffffff /* Attempted cmd to busy Mailbox */
1578 #define MBX_TIMEOUT                0xfffffe /* time-out expired waiting for */
1579
1580 #define TEMPERATURE_OFFSET 0xB0 /* Slim offset for critical temperature event */
1581
1582 /*
1583  *    Begin Structure Definitions for Mailbox Commands
1584  */
1585
1586 typedef struct {
1587 #ifdef __BIG_ENDIAN_BITFIELD
1588         uint8_t tval;
1589         uint8_t tmask;
1590         uint8_t rval;
1591         uint8_t rmask;
1592 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1593         uint8_t rmask;
1594         uint8_t rval;
1595         uint8_t tmask;
1596         uint8_t tval;
1597 #endif
1598 } RR_REG;
1599
1600 struct ulp_bde {
1601         uint32_t bdeAddress;
1602 #ifdef __BIG_ENDIAN_BITFIELD
1603         uint32_t bdeReserved:4;
1604         uint32_t bdeAddrHigh:4;
1605         uint32_t bdeSize:24;
1606 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1607         uint32_t bdeSize:24;
1608         uint32_t bdeAddrHigh:4;
1609         uint32_t bdeReserved:4;
1610 #endif
1611 };
1612
1613 typedef struct ULP_BDL {        /* SLI-2 */
1614 #ifdef __BIG_ENDIAN_BITFIELD
1615         uint32_t bdeFlags:8;    /* BDL Flags */
1616         uint32_t bdeSize:24;    /* Size of BDL array in host memory (bytes) */
1617 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1618         uint32_t bdeSize:24;    /* Size of BDL array in host memory (bytes) */
1619         uint32_t bdeFlags:8;    /* BDL Flags */
1620 #endif
1621
1622         uint32_t addrLow;       /* Address 0:31 */
1623         uint32_t addrHigh;      /* Address 32:63 */
1624         uint32_t ulpIoTag32;    /* Can be used for 32 bit I/O Tag */
1625 } ULP_BDL;
1626
1627 /*
1628  * BlockGuard Definitions
1629  */
1630
1631 enum lpfc_protgrp_type {
1632         LPFC_PG_TYPE_INVALID = 0, /* used to indicate errors                  */
1633         LPFC_PG_TYPE_NO_DIF,      /* no DIF data pointed to by prot grp       */
1634         LPFC_PG_TYPE_EMBD_DIF,    /* DIF is embedded (inline) with data       */
1635         LPFC_PG_TYPE_DIF_BUF      /* DIF has its own scatter/gather list      */
1636 };
1637
1638 /* PDE Descriptors */
1639 #define LPFC_PDE5_DESCRIPTOR            0x85
1640 #define LPFC_PDE6_DESCRIPTOR            0x86
1641 #define LPFC_PDE7_DESCRIPTOR            0x87
1642
1643 /* BlockGuard Opcodes */
1644 #define BG_OP_IN_NODIF_OUT_CRC          0x0
1645 #define BG_OP_IN_CRC_OUT_NODIF          0x1
1646 #define BG_OP_IN_NODIF_OUT_CSUM         0x2
1647 #define BG_OP_IN_CSUM_OUT_NODIF         0x3
1648 #define BG_OP_IN_CRC_OUT_CRC            0x4
1649 #define BG_OP_IN_CSUM_OUT_CSUM          0x5
1650 #define BG_OP_IN_CRC_OUT_CSUM           0x6
1651 #define BG_OP_IN_CSUM_OUT_CRC           0x7
1652
1653 struct lpfc_pde5 {
1654         uint32_t word0;
1655 #define pde5_type_SHIFT         24
1656 #define pde5_type_MASK          0x000000ff
1657 #define pde5_type_WORD          word0
1658 #define pde5_rsvd0_SHIFT        0
1659 #define pde5_rsvd0_MASK         0x00ffffff
1660 #define pde5_rsvd0_WORD         word0
1661         uint32_t reftag;        /* Reference Tag Value                  */
1662         uint32_t reftagtr;      /* Reference Tag Translation Value      */
1663 };
1664
1665 struct lpfc_pde6 {
1666         uint32_t word0;
1667 #define pde6_type_SHIFT         24
1668 #define pde6_type_MASK          0x000000ff
1669 #define pde6_type_WORD          word0
1670 #define pde6_rsvd0_SHIFT        0
1671 #define pde6_rsvd0_MASK         0x00ffffff
1672 #define pde6_rsvd0_WORD         word0
1673         uint32_t word1;
1674 #define pde6_rsvd1_SHIFT        26
1675 #define pde6_rsvd1_MASK         0x0000003f
1676 #define pde6_rsvd1_WORD         word1
1677 #define pde6_na_SHIFT           25
1678 #define pde6_na_MASK            0x00000001
1679 #define pde6_na_WORD            word1
1680 #define pde6_rsvd2_SHIFT        16
1681 #define pde6_rsvd2_MASK         0x000001FF
1682 #define pde6_rsvd2_WORD         word1
1683 #define pde6_apptagtr_SHIFT     0
1684 #define pde6_apptagtr_MASK      0x0000ffff
1685 #define pde6_apptagtr_WORD      word1
1686         uint32_t word2;
1687 #define pde6_optx_SHIFT         28
1688 #define pde6_optx_MASK          0x0000000f
1689 #define pde6_optx_WORD          word2
1690 #define pde6_oprx_SHIFT         24
1691 #define pde6_oprx_MASK          0x0000000f
1692 #define pde6_oprx_WORD          word2
1693 #define pde6_nr_SHIFT           23
1694 #define pde6_nr_MASK            0x00000001
1695 #define pde6_nr_WORD            word2
1696 #define pde6_ce_SHIFT           22
1697 #define pde6_ce_MASK            0x00000001
1698 #define pde6_ce_WORD            word2
1699 #define pde6_re_SHIFT           21
1700 #define pde6_re_MASK            0x00000001
1701 #define pde6_re_WORD            word2
1702 #define pde6_ae_SHIFT           20
1703 #define pde6_ae_MASK            0x00000001
1704 #define pde6_ae_WORD            word2
1705 #define pde6_ai_SHIFT           19
1706 #define pde6_ai_MASK            0x00000001
1707 #define pde6_ai_WORD            word2
1708 #define pde6_bs_SHIFT           16
1709 #define pde6_bs_MASK            0x00000007
1710 #define pde6_bs_WORD            word2
1711 #define pde6_apptagval_SHIFT    0
1712 #define pde6_apptagval_MASK     0x0000ffff
1713 #define pde6_apptagval_WORD     word2
1714 };
1715
1716
1717 /* Structure for MB Command LOAD_SM and DOWN_LOAD */
1718
1719 typedef struct {
1720 #ifdef __BIG_ENDIAN_BITFIELD
1721         uint32_t rsvd2:25;
1722         uint32_t acknowledgment:1;
1723         uint32_t version:1;
1724         uint32_t erase_or_prog:1;
1725         uint32_t update_flash:1;
1726         uint32_t update_ram:1;
1727         uint32_t method:1;
1728         uint32_t load_cmplt:1;
1729 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1730         uint32_t load_cmplt:1;
1731         uint32_t method:1;
1732         uint32_t update_ram:1;
1733         uint32_t update_flash:1;
1734         uint32_t erase_or_prog:1;
1735         uint32_t version:1;
1736         uint32_t acknowledgment:1;
1737         uint32_t rsvd2:25;
1738 #endif
1739
1740         uint32_t dl_to_adr_low;
1741         uint32_t dl_to_adr_high;
1742         uint32_t dl_len;
1743         union {
1744                 uint32_t dl_from_mbx_offset;
1745                 struct ulp_bde dl_from_bde;
1746                 struct ulp_bde64 dl_from_bde64;
1747         } un;
1748
1749 } LOAD_SM_VAR;
1750
1751 /* Structure for MB Command READ_NVPARM (02) */
1752
1753 typedef struct {
1754         uint32_t rsvd1[3];      /* Read as all one's */
1755         uint32_t rsvd2;         /* Read as all zero's */
1756         uint32_t portname[2];   /* N_PORT name */
1757         uint32_t nodename[2];   /* NODE name */
1758
1759 #ifdef __BIG_ENDIAN_BITFIELD
1760         uint32_t pref_DID:24;
1761         uint32_t hardAL_PA:8;
1762 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1763         uint32_t hardAL_PA:8;
1764         uint32_t pref_DID:24;
1765 #endif
1766
1767         uint32_t rsvd3[21];     /* Read as all one's */
1768 } READ_NV_VAR;
1769
1770 /* Structure for MB Command WRITE_NVPARMS (03) */
1771
1772 typedef struct {
1773         uint32_t rsvd1[3];      /* Must be all one's */
1774         uint32_t rsvd2;         /* Must be all zero's */
1775         uint32_t portname[2];   /* N_PORT name */
1776         uint32_t nodename[2];   /* NODE name */
1777
1778 #ifdef __BIG_ENDIAN_BITFIELD
1779         uint32_t pref_DID:24;
1780         uint32_t hardAL_PA:8;
1781 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1782         uint32_t hardAL_PA:8;
1783         uint32_t pref_DID:24;
1784 #endif
1785
1786         uint32_t rsvd3[21];     /* Must be all one's */
1787 } WRITE_NV_VAR;
1788
1789 /* Structure for MB Command RUN_BIU_DIAG (04) */
1790 /* Structure for MB Command RUN_BIU_DIAG64 (0x84) */
1791
1792 typedef struct {
1793         uint32_t rsvd1;
1794         union {
1795                 struct {
1796                         struct ulp_bde xmit_bde;
1797                         struct ulp_bde rcv_bde;
1798                 } s1;
1799                 struct {
1800                         struct ulp_bde64 xmit_bde64;
1801                         struct ulp_bde64 rcv_bde64;
1802                 } s2;
1803         } un;
1804 } BIU_DIAG_VAR;
1805
1806 /* Structure for MB command READ_EVENT_LOG (0x38) */
1807 struct READ_EVENT_LOG_VAR {
1808         uint32_t word1;
1809 #define lpfc_event_log_SHIFT    29
1810 #define lpfc_event_log_MASK     0x00000001
1811 #define lpfc_event_log_WORD     word1
1812 #define USE_MAILBOX_RESPONSE    1
1813         uint32_t offset;
1814         struct ulp_bde64 rcv_bde64;
1815 };
1816
1817 /* Structure for MB Command INIT_LINK (05) */
1818
1819 typedef struct {
1820 #ifdef __BIG_ENDIAN_BITFIELD
1821         uint32_t rsvd1:24;
1822         uint32_t lipsr_AL_PA:8; /* AL_PA to issue Lip Selective Reset to */
1823 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1824         uint32_t lipsr_AL_PA:8; /* AL_PA to issue Lip Selective Reset to */
1825         uint32_t rsvd1:24;
1826 #endif
1827
1828 #ifdef __BIG_ENDIAN_BITFIELD
1829         uint8_t fabric_AL_PA;   /* If using a Fabric Assigned AL_PA */
1830         uint8_t rsvd2;
1831         uint16_t link_flags;
1832 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1833         uint16_t link_flags;
1834         uint8_t rsvd2;
1835         uint8_t fabric_AL_PA;   /* If using a Fabric Assigned AL_PA */
1836 #endif
1837
1838 #define FLAGS_LOCAL_LB               0x01 /* link_flags (=1) ENDEC loopback */
1839 #define FLAGS_TOPOLOGY_MODE_LOOP_PT  0x00 /* Attempt loop then pt-pt */
1840 #define FLAGS_TOPOLOGY_MODE_PT_PT    0x02 /* Attempt pt-pt only */
1841 #define FLAGS_TOPOLOGY_MODE_LOOP     0x04 /* Attempt loop only */
1842 #define FLAGS_TOPOLOGY_MODE_PT_LOOP  0x06 /* Attempt pt-pt then loop */
1843 #define FLAGS_UNREG_LOGIN_ALL        0x08 /* UNREG_LOGIN all on link down */
1844 #define FLAGS_LIRP_LILP              0x80 /* LIRP / LILP is disabled */
1845
1846 #define FLAGS_TOPOLOGY_FAILOVER      0x0400     /* Bit 10 */
1847 #define FLAGS_LINK_SPEED             0x0800     /* Bit 11 */
1848 #define FLAGS_IMED_ABORT             0x04000    /* Bit 14 */
1849
1850         uint32_t link_speed;
1851 #define LINK_SPEED_AUTO 0x0     /* Auto selection */
1852 #define LINK_SPEED_1G   0x1     /* 1 Gigabaud */
1853 #define LINK_SPEED_2G   0x2     /* 2 Gigabaud */
1854 #define LINK_SPEED_4G   0x4     /* 4 Gigabaud */
1855 #define LINK_SPEED_8G   0x8     /* 8 Gigabaud */
1856 #define LINK_SPEED_10G  0x10    /* 10 Gigabaud */
1857 #define LINK_SPEED_16G  0x11    /* 16 Gigabaud */
1858
1859 } INIT_LINK_VAR;
1860
1861 /* Structure for MB Command DOWN_LINK (06) */
1862
1863 typedef struct {
1864         uint32_t rsvd1;
1865 } DOWN_LINK_VAR;
1866
1867 /* Structure for MB Command CONFIG_LINK (07) */
1868
1869 typedef struct {
1870 #ifdef __BIG_ENDIAN_BITFIELD
1871         uint32_t cr:1;
1872         uint32_t ci:1;
1873         uint32_t cr_delay:6;
1874         uint32_t cr_count:8;
1875         uint32_t rsvd1:8;
1876         uint32_t MaxBBC:8;
1877 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1878         uint32_t MaxBBC:8;
1879         uint32_t rsvd1:8;
1880         uint32_t cr_count:8;
1881         uint32_t cr_delay:6;
1882         uint32_t ci:1;
1883         uint32_t cr:1;
1884 #endif
1885
1886         uint32_t myId;
1887         uint32_t rsvd2;
1888         uint32_t edtov;
1889         uint32_t arbtov;
1890         uint32_t ratov;
1891         uint32_t rttov;
1892         uint32_t altov;
1893         uint32_t crtov;
1894         uint32_t citov;
1895 #ifdef __BIG_ENDIAN_BITFIELD
1896         uint32_t rrq_enable:1;
1897         uint32_t rrq_immed:1;
1898         uint32_t rsvd4:29;
1899         uint32_t ack0_enable:1;
1900 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1901         uint32_t ack0_enable:1;
1902         uint32_t rsvd4:29;
1903         uint32_t rrq_immed:1;
1904         uint32_t rrq_enable:1;
1905 #endif
1906 } CONFIG_LINK;
1907
1908 /* Structure for MB Command PART_SLIM (08)
1909  * will be removed since SLI1 is no longer supported!
1910  */
1911 typedef struct {
1912 #ifdef __BIG_ENDIAN_BITFIELD
1913         uint16_t offCiocb;
1914         uint16_t numCiocb;
1915         uint16_t offRiocb;
1916         uint16_t numRiocb;
1917 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1918         uint16_t numCiocb;
1919         uint16_t offCiocb;
1920         uint16_t numRiocb;
1921         uint16_t offRiocb;
1922 #endif
1923 } RING_DEF;
1924
1925 typedef struct {
1926 #ifdef __BIG_ENDIAN_BITFIELD
1927         uint32_t unused1:24;
1928         uint32_t numRing:8;
1929 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1930         uint32_t numRing:8;
1931         uint32_t unused1:24;
1932 #endif
1933
1934         RING_DEF ringdef[4];
1935         uint32_t hbainit;
1936 } PART_SLIM_VAR;
1937
1938 /* Structure for MB Command CONFIG_RING (09) */
1939
1940 typedef struct {
1941 #ifdef __BIG_ENDIAN_BITFIELD
1942         uint32_t unused2:6;
1943         uint32_t recvSeq:1;
1944         uint32_t recvNotify:1;
1945         uint32_t numMask:8;
1946         uint32_t profile:8;
1947         uint32_t unused1:4;
1948         uint32_t ring:4;
1949 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1950         uint32_t ring:4;
1951         uint32_t unused1:4;
1952         uint32_t profile:8;
1953         uint32_t numMask:8;
1954         uint32_t recvNotify:1;
1955         uint32_t recvSeq:1;
1956         uint32_t unused2:6;
1957 #endif
1958
1959 #ifdef __BIG_ENDIAN_BITFIELD
1960         uint16_t maxRespXchg;
1961         uint16_t maxOrigXchg;
1962 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1963         uint16_t maxOrigXchg;
1964         uint16_t maxRespXchg;
1965 #endif
1966
1967         RR_REG rrRegs[6];
1968 } CONFIG_RING_VAR;
1969
1970 /* Structure for MB Command RESET_RING (10) */
1971
1972 typedef struct {
1973         uint32_t ring_no;
1974 } RESET_RING_VAR;
1975
1976 /* Structure for MB Command READ_CONFIG (11) */
1977
1978 typedef struct {
1979 #ifdef __BIG_ENDIAN_BITFIELD
1980         uint32_t cr:1;
1981         uint32_t ci:1;
1982         uint32_t cr_delay:6;
1983         uint32_t cr_count:8;
1984         uint32_t InitBBC:8;
1985         uint32_t MaxBBC:8;
1986 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1987         uint32_t MaxBBC:8;
1988         uint32_t InitBBC:8;
1989         uint32_t cr_count:8;
1990         uint32_t cr_delay:6;
1991         uint32_t ci:1;
1992         uint32_t cr:1;
1993 #endif
1994
1995 #ifdef __BIG_ENDIAN_BITFIELD
1996         uint32_t topology:8;
1997         uint32_t myDid:24;
1998 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1999         uint32_t myDid:24;
2000         uint32_t topology:8;
2001 #endif
2002
2003         /* Defines for topology (defined previously) */
2004 #ifdef __BIG_ENDIAN_BITFIELD
2005         uint32_t AR:1;
2006         uint32_t IR:1;
2007         uint32_t rsvd1:29;
2008         uint32_t ack0:1;
2009 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2010         uint32_t ack0:1;
2011         uint32_t rsvd1:29;
2012         uint32_t IR:1;
2013         uint32_t AR:1;
2014 #endif
2015
2016         uint32_t edtov;
2017         uint32_t arbtov;
2018         uint32_t ratov;
2019         uint32_t rttov;
2020         uint32_t altov;
2021         uint32_t lmt;
2022 #define LMT_RESERVED  0x000    /* Not used */
2023 #define LMT_1Gb       0x004
2024 #define LMT_2Gb       0x008
2025 #define LMT_4Gb       0x040
2026 #define LMT_8Gb       0x080
2027 #define LMT_10Gb      0x100
2028 #define LMT_16Gb      0x200
2029         uint32_t rsvd2;
2030         uint32_t rsvd3;
2031         uint32_t max_xri;
2032         uint32_t max_iocb;
2033         uint32_t max_rpi;
2034         uint32_t avail_xri;
2035         uint32_t avail_iocb;
2036         uint32_t avail_rpi;
2037         uint32_t max_vpi;
2038         uint32_t rsvd4;
2039         uint32_t rsvd5;
2040         uint32_t avail_vpi;
2041 } READ_CONFIG_VAR;
2042
2043 /* Structure for MB Command READ_RCONFIG (12) */
2044
2045 typedef struct {
2046 #ifdef __BIG_ENDIAN_BITFIELD
2047         uint32_t rsvd2:7;
2048         uint32_t recvNotify:1;
2049         uint32_t numMask:8;
2050         uint32_t profile:8;
2051         uint32_t rsvd1:4;
2052         uint32_t ring:4;
2053 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2054         uint32_t ring:4;
2055         uint32_t rsvd1:4;
2056         uint32_t profile:8;
2057         uint32_t numMask:8;
2058         uint32_t recvNotify:1;
2059         uint32_t rsvd2:7;
2060 #endif
2061
2062 #ifdef __BIG_ENDIAN_BITFIELD
2063         uint16_t maxResp;
2064         uint16_t maxOrig;
2065 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2066         uint16_t maxOrig;
2067         uint16_t maxResp;
2068 #endif
2069
2070         RR_REG rrRegs[6];
2071
2072 #ifdef __BIG_ENDIAN_BITFIELD
2073         uint16_t cmdRingOffset;
2074         uint16_t cmdEntryCnt;
2075         uint16_t rspRingOffset;
2076         uint16_t rspEntryCnt;
2077         uint16_t nextCmdOffset;
2078         uint16_t rsvd3;
2079         uint16_t nextRspOffset;
2080         uint16_t rsvd4;
2081 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2082         uint16_t cmdEntryCnt;
2083         uint16_t cmdRingOffset;
2084         uint16_t rspEntryCnt;
2085         uint16_t rspRingOffset;
2086         uint16_t rsvd3;
2087         uint16_t nextCmdOffset;
2088         uint16_t rsvd4;
2089         uint16_t nextRspOffset;
2090 #endif
2091 } READ_RCONF_VAR;
2092
2093 /* Structure for MB Command READ_SPARM (13) */
2094 /* Structure for MB Command READ_SPARM64 (0x8D) */
2095
2096 typedef struct {
2097         uint32_t rsvd1;
2098         uint32_t rsvd2;
2099         union {
2100                 struct ulp_bde sp; /* This BDE points to struct serv_parm
2101                                       structure */
2102                 struct ulp_bde64 sp64;
2103         } un;
2104 #ifdef __BIG_ENDIAN_BITFIELD
2105         uint16_t rsvd3;
2106         uint16_t vpi;
2107 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2108         uint16_t vpi;
2109         uint16_t rsvd3;
2110 #endif
2111 } READ_SPARM_VAR;
2112
2113 /* Structure for MB Command READ_STATUS (14) */
2114
2115 typedef struct {
2116 #ifdef __BIG_ENDIAN_BITFIELD
2117         uint32_t rsvd1:31;
2118         uint32_t clrCounters:1;
2119         uint16_t activeXriCnt;
2120         uint16_t activeRpiCnt;
2121 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2122         uint32_t clrCounters:1;
2123         uint32_t rsvd1:31;
2124         uint16_t activeRpiCnt;
2125         uint16_t activeXriCnt;
2126 #endif
2127
2128         uint32_t xmitByteCnt;
2129         uint32_t rcvByteCnt;
2130         uint32_t xmitFrameCnt;
2131         uint32_t rcvFrameCnt;
2132         uint32_t xmitSeqCnt;
2133         uint32_t rcvSeqCnt;
2134         uint32_t totalOrigExchanges;
2135         uint32_t totalRespExchanges;
2136         uint32_t rcvPbsyCnt;
2137         uint32_t rcvFbsyCnt;
2138 } READ_STATUS_VAR;
2139
2140 /* Structure for MB Command READ_RPI (15) */
2141 /* Structure for MB Command READ_RPI64 (0x8F) */
2142
2143 typedef struct {
2144 #ifdef __BIG_ENDIAN_BITFIELD
2145         uint16_t nextRpi;
2146         uint16_t reqRpi;
2147         uint32_t rsvd2:8;
2148         uint32_t DID:24;
2149 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2150         uint16_t reqRpi;
2151         uint16_t nextRpi;
2152         uint32_t DID:24;
2153         uint32_t rsvd2:8;
2154 #endif
2155
2156         union {
2157                 struct ulp_bde sp;
2158                 struct ulp_bde64 sp64;
2159         } un;
2160
2161 } READ_RPI_VAR;
2162
2163 /* Structure for MB Command READ_XRI (16) */
2164
2165 typedef struct {
2166 #ifdef __BIG_ENDIAN_BITFIELD
2167         uint16_t nextXri;
2168         uint16_t reqXri;
2169         uint16_t rsvd1;
2170         uint16_t rpi;
2171         uint32_t rsvd2:8;
2172         uint32_t DID:24;
2173         uint32_t rsvd3:8;
2174         uint32_t SID:24;
2175         uint32_t rsvd4;
2176         uint8_t seqId;
2177         uint8_t rsvd5;
2178         uint16_t seqCount;
2179         uint16_t oxId;
2180         uint16_t rxId;
2181         uint32_t rsvd6:30;
2182         uint32_t si:1;
2183         uint32_t exchOrig:1;
2184 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2185         uint16_t reqXri;
2186         uint16_t nextXri;
2187         uint16_t rpi;
2188         uint16_t rsvd1;
2189         uint32_t DID:24;
2190         uint32_t rsvd2:8;
2191         uint32_t SID:24;
2192         uint32_t rsvd3:8;
2193         uint32_t rsvd4;
2194         uint16_t seqCount;
2195         uint8_t rsvd5;
2196         uint8_t seqId;
2197         uint16_t rxId;
2198         uint16_t oxId;
2199         uint32_t exchOrig:1;
2200         uint32_t si:1;
2201         uint32_t rsvd6:30;
2202 #endif
2203 } READ_XRI_VAR;
2204
2205 /* Structure for MB Command READ_REV (17) */
2206
2207 typedef struct {
2208 #ifdef __BIG_ENDIAN_BITFIELD
2209         uint32_t cv:1;
2210         uint32_t rr:1;
2211         uint32_t rsvd2:2;
2212         uint32_t v3req:1;
2213         uint32_t v3rsp:1;
2214         uint32_t rsvd1:25;
2215         uint32_t rv:1;
2216 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2217         uint32_t rv:1;
2218         uint32_t rsvd1:25;
2219         uint32_t v3rsp:1;
2220         uint32_t v3req:1;
2221         uint32_t rsvd2:2;
2222         uint32_t rr:1;
2223         uint32_t cv:1;
2224 #endif
2225
2226         uint32_t biuRev;
2227         uint32_t smRev;
2228         union {
2229                 uint32_t smFwRev;
2230                 struct {
2231 #ifdef __BIG_ENDIAN_BITFIELD
2232                         uint8_t ProgType;
2233                         uint8_t ProgId;
2234                         uint16_t ProgVer:4;
2235                         uint16_t ProgRev:4;
2236                         uint16_t ProgFixLvl:2;
2237                         uint16_t ProgDistType:2;
2238                         uint16_t DistCnt:4;
2239 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2240                         uint16_t DistCnt:4;
2241                         uint16_t ProgDistType:2;
2242                         uint16_t ProgFixLvl:2;
2243                         uint16_t ProgRev:4;
2244                         uint16_t ProgVer:4;
2245                         uint8_t ProgId;
2246                         uint8_t ProgType;
2247 #endif
2248
2249                 } b;
2250         } un;
2251         uint32_t endecRev;
2252 #ifdef __BIG_ENDIAN_BITFIELD
2253         uint8_t feaLevelHigh;
2254         uint8_t feaLevelLow;
2255         uint8_t fcphHigh;
2256         uint8_t fcphLow;
2257 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2258         uint8_t fcphLow;
2259         uint8_t fcphHigh;
2260         uint8_t feaLevelLow;
2261         uint8_t feaLevelHigh;
2262 #endif
2263
2264         uint32_t postKernRev;
2265         uint32_t opFwRev;
2266         uint8_t opFwName[16];
2267         uint32_t sli1FwRev;
2268         uint8_t sli1FwName[16];
2269         uint32_t sli2FwRev;
2270         uint8_t sli2FwName[16];
2271         uint32_t sli3Feat;
2272         uint32_t RandomData[6];
2273 } READ_REV_VAR;
2274
2275 /* Structure for MB Command READ_LINK_STAT (18) */
2276
2277 typedef struct {
2278         uint32_t rsvd1;
2279         uint32_t linkFailureCnt;
2280         uint32_t lossSyncCnt;
2281
2282         uint32_t lossSignalCnt;
2283         uint32_t primSeqErrCnt;
2284         uint32_t invalidXmitWord;
2285         uint32_t crcCnt;
2286         uint32_t primSeqTimeout;
2287         uint32_t elasticOverrun;
2288         uint32_t arbTimeout;
2289 } READ_LNK_VAR;
2290
2291 /* Structure for MB Command REG_LOGIN (19) */
2292 /* Structure for MB Command REG_LOGIN64 (0x93) */
2293
2294 typedef struct {
2295 #ifdef __BIG_ENDIAN_BITFIELD
2296         uint16_t rsvd1;
2297         uint16_t rpi;
2298         uint32_t rsvd2:8;
2299         uint32_t did:24;
2300 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2301         uint16_t rpi;
2302         uint16_t rsvd1;
2303         uint32_t did:24;
2304         uint32_t rsvd2:8;
2305 #endif
2306
2307         union {
2308                 struct ulp_bde sp;
2309                 struct ulp_bde64 sp64;
2310         } un;
2311
2312 #ifdef __BIG_ENDIAN_BITFIELD
2313         uint16_t rsvd6;
2314         uint16_t vpi;
2315 #else /* __LITTLE_ENDIAN_BITFIELD */
2316         uint16_t vpi;
2317         uint16_t rsvd6;
2318 #endif
2319
2320 } REG_LOGIN_VAR;
2321
2322 /* Word 30 contents for REG_LOGIN */
2323 typedef union {
2324         struct {
2325 #ifdef __BIG_ENDIAN_BITFIELD
2326                 uint16_t rsvd1:12;
2327                 uint16_t wd30_class:4;
2328                 uint16_t xri;
2329 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2330                 uint16_t xri;
2331                 uint16_t wd30_class:4;
2332                 uint16_t rsvd1:12;
2333 #endif
2334         } f;
2335         uint32_t word;
2336 } REG_WD30;
2337
2338 /* Structure for MB Command UNREG_LOGIN (20) */
2339
2340 typedef struct {
2341 #ifdef __BIG_ENDIAN_BITFIELD
2342         uint16_t rsvd1;
2343         uint16_t rpi;
2344         uint32_t rsvd2;
2345         uint32_t rsvd3;
2346         uint32_t rsvd4;
2347         uint32_t rsvd5;
2348         uint16_t rsvd6;
2349         uint16_t vpi;
2350 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2351         uint16_t rpi;
2352         uint16_t rsvd1;
2353         uint32_t rsvd2;
2354         uint32_t rsvd3;
2355         uint32_t rsvd4;
2356         uint32_t rsvd5;
2357         uint16_t vpi;
2358         uint16_t rsvd6;
2359 #endif
2360 } UNREG_LOGIN_VAR;
2361
2362 /* Structure for MB Command REG_VPI (0x96) */
2363 typedef struct {
2364 #ifdef __BIG_ENDIAN_BITFIELD
2365         uint32_t rsvd1;
2366         uint32_t rsvd2:7;
2367         uint32_t upd:1;
2368         uint32_t sid:24;
2369         uint32_t wwn[2];
2370         uint32_t rsvd5;
2371         uint16_t vfi;
2372         uint16_t vpi;
2373 #else   /*  __LITTLE_ENDIAN */
2374         uint32_t rsvd1;
2375         uint32_t sid:24;
2376         uint32_t upd:1;
2377         uint32_t rsvd2:7;
2378         uint32_t wwn[2];
2379         uint32_t rsvd5;
2380         uint16_t vpi;
2381         uint16_t vfi;
2382 #endif
2383 } REG_VPI_VAR;
2384
2385 /* Structure for MB Command UNREG_VPI (0x97) */
2386 typedef struct {
2387         uint32_t rsvd1;
2388 #ifdef __BIG_ENDIAN_BITFIELD
2389         uint16_t rsvd2;
2390         uint16_t sli4_vpi;
2391 #else   /*  __LITTLE_ENDIAN */
2392         uint16_t sli4_vpi;
2393         uint16_t rsvd2;
2394 #endif
2395         uint32_t rsvd3;
2396         uint32_t rsvd4;
2397         uint32_t rsvd5;
2398 #ifdef __BIG_ENDIAN_BITFIELD
2399         uint16_t rsvd6;
2400         uint16_t vpi;
2401 #else   /*  __LITTLE_ENDIAN */
2402         uint16_t vpi;
2403         uint16_t rsvd6;
2404 #endif
2405 } UNREG_VPI_VAR;
2406
2407 /* Structure for MB Command UNREG_D_ID (0x23) */
2408
2409 typedef struct {
2410         uint32_t did;
2411         uint32_t rsvd2;
2412         uint32_t rsvd3;
2413         uint32_t rsvd4;
2414         uint32_t rsvd5;
2415 #ifdef __BIG_ENDIAN_BITFIELD
2416         uint16_t rsvd6;
2417         uint16_t vpi;
2418 #else
2419         uint16_t vpi;
2420         uint16_t rsvd6;
2421 #endif
2422 } UNREG_D_ID_VAR;
2423
2424 /* Structure for MB Command READ_TOPOLOGY (0x95) */
2425 struct lpfc_mbx_read_top {
2426         uint32_t eventTag;      /* Event tag */
2427         uint32_t word2;
2428 #define lpfc_mbx_read_top_fa_SHIFT              12
2429 #define lpfc_mbx_read_top_fa_MASK               0x00000001
2430 #define lpfc_mbx_read_top_fa_WORD               word2
2431 #define lpfc_mbx_read_top_mm_SHIFT              11
2432 #define lpfc_mbx_read_top_mm_MASK               0x00000001
2433 #define lpfc_mbx_read_top_mm_WORD               word2
2434 #define lpfc_mbx_read_top_pb_SHIFT              9
2435 #define lpfc_mbx_read_top_pb_MASK               0X00000001
2436 #define lpfc_mbx_read_top_pb_WORD               word2
2437 #define lpfc_mbx_read_top_il_SHIFT              8
2438 #define lpfc_mbx_read_top_il_MASK               0x00000001
2439 #define lpfc_mbx_read_top_il_WORD               word2
2440 #define lpfc_mbx_read_top_att_type_SHIFT        0
2441 #define lpfc_mbx_read_top_att_type_MASK         0x000000FF
2442 #define lpfc_mbx_read_top_att_type_WORD         word2
2443 #define LPFC_ATT_RESERVED    0x00       /* Reserved - attType */
2444 #define LPFC_ATT_LINK_UP     0x01       /* Link is up */
2445 #define LPFC_ATT_LINK_DOWN   0x02       /* Link is down */
2446         uint32_t word3;
2447 #define lpfc_mbx_read_top_alpa_granted_SHIFT    24
2448 #define lpfc_mbx_read_top_alpa_granted_MASK     0x000000FF
2449 #define lpfc_mbx_read_top_alpa_granted_WORD     word3
2450 #define lpfc_mbx_read_top_lip_alps_SHIFT        16
2451 #define lpfc_mbx_read_top_lip_alps_MASK         0x000000FF
2452 #define lpfc_mbx_read_top_lip_alps_WORD         word3
2453 #define lpfc_mbx_read_top_lip_type_SHIFT        8
2454 #define lpfc_mbx_read_top_lip_type_MASK         0x000000FF
2455 #define lpfc_mbx_read_top_lip_type_WORD         word3
2456 #define lpfc_mbx_read_top_topology_SHIFT        0
2457 #define lpfc_mbx_read_top_topology_MASK         0x000000FF
2458 #define lpfc_mbx_read_top_topology_WORD         word3
2459 #define LPFC_TOPOLOGY_PT_PT 0x01        /* Topology is pt-pt / pt-fabric */
2460 #define LPFC_TOPOLOGY_LOOP  0x02        /* Topology is FC-AL */
2461 #define LPFC_TOPOLOGY_MM    0x05        /* maint mode zephtr to menlo */
2462         /* store the LILP AL_PA position map into */
2463         struct ulp_bde64 lilpBde64;
2464 #define LPFC_ALPA_MAP_SIZE      128
2465         uint32_t word7;
2466 #define lpfc_mbx_read_top_ld_lu_SHIFT           31
2467 #define lpfc_mbx_read_top_ld_lu_MASK            0x00000001
2468 #define lpfc_mbx_read_top_ld_lu_WORD            word7
2469 #define lpfc_mbx_read_top_ld_tf_SHIFT           30
2470 #define lpfc_mbx_read_top_ld_tf_MASK            0x00000001
2471 #define lpfc_mbx_read_top_ld_tf_WORD            word7
2472 #define lpfc_mbx_read_top_ld_link_spd_SHIFT     8
2473 #define lpfc_mbx_read_top_ld_link_spd_MASK      0x000000FF
2474 #define lpfc_mbx_read_top_ld_link_spd_WORD      word7
2475 #define lpfc_mbx_read_top_ld_nl_port_SHIFT      4
2476 #define lpfc_mbx_read_top_ld_nl_port_MASK       0x0000000F
2477 #define lpfc_mbx_read_top_ld_nl_port_WORD       word7
2478 #define lpfc_mbx_read_top_ld_tx_SHIFT           2
2479 #define lpfc_mbx_read_top_ld_tx_MASK            0x00000003
2480 #define lpfc_mbx_read_top_ld_tx_WORD            word7
2481 #define lpfc_mbx_read_top_ld_rx_SHIFT           0
2482 #define lpfc_mbx_read_top_ld_rx_MASK            0x00000003
2483 #define lpfc_mbx_read_top_ld_rx_WORD            word7
2484         uint32_t word8;
2485 #define lpfc_mbx_read_top_lu_SHIFT              31
2486 #define lpfc_mbx_read_top_lu_MASK               0x00000001
2487 #define lpfc_mbx_read_top_lu_WORD               word8
2488 #define lpfc_mbx_read_top_tf_SHIFT              30
2489 #define lpfc_mbx_read_top_tf_MASK               0x00000001
2490 #define lpfc_mbx_read_top_tf_WORD               word8
2491 #define lpfc_mbx_read_top_link_spd_SHIFT        8
2492 #define lpfc_mbx_read_top_link_spd_MASK         0x000000FF
2493 #define lpfc_mbx_read_top_link_spd_WORD         word8
2494 #define lpfc_mbx_read_top_nl_port_SHIFT         4
2495 #define lpfc_mbx_read_top_nl_port_MASK          0x0000000F
2496 #define lpfc_mbx_read_top_nl_port_WORD          word8
2497 #define lpfc_mbx_read_top_tx_SHIFT              2
2498 #define lpfc_mbx_read_top_tx_MASK               0x00000003
2499 #define lpfc_mbx_read_top_tx_WORD               word8
2500 #define lpfc_mbx_read_top_rx_SHIFT              0
2501 #define lpfc_mbx_read_top_rx_MASK               0x00000003
2502 #define lpfc_mbx_read_top_rx_WORD               word8
2503 #define LPFC_LINK_SPEED_UNKNOWN 0x0
2504 #define LPFC_LINK_SPEED_1GHZ    0x04
2505 #define LPFC_LINK_SPEED_2GHZ    0x08
2506 #define LPFC_LINK_SPEED_4GHZ    0x10
2507 #define LPFC_LINK_SPEED_8GHZ    0x20
2508 #define LPFC_LINK_SPEED_10GHZ   0x40
2509 #define LPFC_LINK_SPEED_16GHZ   0x80
2510 };
2511
2512 /* Structure for MB Command CLEAR_LA (22) */
2513
2514 typedef struct {
2515         uint32_t eventTag;      /* Event tag */
2516         uint32_t rsvd1;
2517 } CLEAR_LA_VAR;
2518
2519 /* Structure for MB Command DUMP */
2520
2521 typedef struct {
2522 #ifdef __BIG_ENDIAN_BITFIELD
2523         uint32_t rsvd:25;
2524         uint32_t ra:1;
2525         uint32_t co:1;
2526         uint32_t cv:1;
2527         uint32_t type:4;
2528         uint32_t entry_index:16;
2529         uint32_t region_id:16;
2530 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2531         uint32_t type:4;
2532         uint32_t cv:1;
2533         uint32_t co:1;
2534         uint32_t ra:1;
2535         uint32_t rsvd:25;
2536         uint32_t region_id:16;
2537         uint32_t entry_index:16;
2538 #endif
2539
2540         uint32_t sli4_length;
2541         uint32_t word_cnt;
2542         uint32_t resp_offset;
2543 } DUMP_VAR;
2544
2545 #define  DMP_MEM_REG             0x1
2546 #define  DMP_NV_PARAMS           0x2
2547
2548 #define  DMP_REGION_VPD          0xe
2549 #define  DMP_VPD_SIZE            0x400  /* maximum amount of VPD */
2550 #define  DMP_RSP_OFFSET          0x14   /* word 5 contains first word of rsp */
2551 #define  DMP_RSP_SIZE            0x6C   /* maximum of 27 words of rsp data */
2552
2553 #define  DMP_REGION_VPORT        0x16   /* VPort info region */
2554 #define  DMP_VPORT_REGION_SIZE   0x200
2555 #define  DMP_MBOX_OFFSET_WORD    0x5
2556
2557 #define  DMP_REGION_23           0x17   /* fcoe param  and port state region */
2558 #define  DMP_RGN23_SIZE          0x400
2559
2560 #define  WAKE_UP_PARMS_REGION_ID    4
2561 #define  WAKE_UP_PARMS_WORD_SIZE   15
2562
2563 struct vport_rec {
2564         uint8_t wwpn[8];
2565         uint8_t wwnn[8];
2566 };
2567
2568 #define VPORT_INFO_SIG 0x32324752
2569 #define VPORT_INFO_REV_MASK 0xff
2570 #define VPORT_INFO_REV 0x1
2571 #define MAX_STATIC_VPORT_COUNT 16
2572 struct static_vport_info {
2573         uint32_t                signature;
2574         uint32_t                rev;
2575         struct vport_rec        vport_list[MAX_STATIC_VPORT_COUNT];
2576         uint32_t                resvd[66];
2577 };
2578
2579 /* Option rom version structure */
2580 struct prog_id {
2581 #ifdef __BIG_ENDIAN_BITFIELD
2582         uint8_t  type;
2583         uint8_t  id;
2584         uint32_t ver:4;  /* Major Version */
2585         uint32_t rev:4;  /* Revision */
2586         uint32_t lev:2;  /* Level */
2587         uint32_t dist:2; /* Dist Type */
2588         uint32_t num:4;  /* number after dist type */
2589 #else /*  __LITTLE_ENDIAN_BITFIELD */
2590         uint32_t num:4;  /* number after dist type */
2591         uint32_t dist:2; /* Dist Type */
2592         uint32_t lev:2;  /* Level */
2593         uint32_t rev:4;  /* Revision */
2594         uint32_t ver:4;  /* Major Version */
2595         uint8_t  id;
2596         uint8_t  type;
2597 #endif
2598 };
2599
2600 /* Structure for MB Command UPDATE_CFG (0x1B) */
2601
2602 struct update_cfg_var {
2603 #ifdef __BIG_ENDIAN_BITFIELD
2604         uint32_t rsvd2:16;
2605         uint32_t type:8;
2606         uint32_t rsvd:1;
2607         uint32_t ra:1;
2608         uint32_t co:1;
2609         uint32_t cv:1;
2610         uint32_t req:4;
2611         uint32_t entry_length:16;
2612         uint32_t region_id:16;
2613 #else  /*  __LITTLE_ENDIAN_BITFIELD */
2614         uint32_t req:4;
2615         uint32_t cv:1;
2616         uint32_t co:1;
2617         uint32_t ra:1;
2618         uint32_t rsvd:1;
2619         uint32_t type:8;
2620         uint32_t rsvd2:16;
2621         uint32_t region_id:16;
2622         uint32_t entry_length:16;
2623 #endif
2624
2625         uint32_t resp_info;
2626         uint32_t byte_cnt;
2627         uint32_t data_offset;
2628 };
2629
2630 struct hbq_mask {
2631 #ifdef __BIG_ENDIAN_BITFIELD
2632         uint8_t tmatch;
2633         uint8_t tmask;
2634         uint8_t rctlmatch;
2635         uint8_t rctlmask;
2636 #else   /*  __LITTLE_ENDIAN */
2637         uint8_t rctlmask;
2638         uint8_t rctlmatch;
2639         uint8_t tmask;
2640         uint8_t tmatch;
2641 #endif
2642 };
2643
2644
2645 /* Structure for MB Command CONFIG_HBQ (7c) */
2646
2647 struct config_hbq_var {
2648 #ifdef __BIG_ENDIAN_BITFIELD
2649         uint32_t rsvd1      :7;
2650         uint32_t recvNotify :1;     /* Receive Notification */
2651         uint32_t numMask    :8;     /* # Mask Entries       */
2652         uint32_t profile    :8;     /* Selection Profile    */
2653         uint32_t rsvd2      :8;
2654 #else   /*  __LITTLE_ENDIAN */
2655         uint32_t rsvd2      :8;
2656         uint32_t profile    :8;     /* Selection Profile    */
2657         uint32_t numMask    :8;     /* # Mask Entries       */
2658         uint32_t recvNotify :1;     /* Receive Notification */
2659         uint32_t rsvd1      :7;
2660 #endif
2661
2662 #ifdef __BIG_ENDIAN_BITFIELD
2663         uint32_t hbqId      :16;
2664         uint32_t rsvd3      :12;
2665         uint32_t ringMask   :4;
2666 #else   /*  __LITTLE_ENDIAN */
2667         uint32_t ringMask   :4;
2668         uint32_t rsvd3      :12;
2669         uint32_t hbqId      :16;
2670 #endif
2671
2672 #ifdef __BIG_ENDIAN_BITFIELD
2673         uint32_t entry_count :16;
2674         uint32_t rsvd4        :8;
2675         uint32_t headerLen    :8;
2676 #else   /*  __LITTLE_ENDIAN */
2677         uint32_t headerLen    :8;
2678         uint32_t rsvd4        :8;
2679         uint32_t entry_count :16;
2680 #endif
2681
2682         uint32_t hbqaddrLow;
2683         uint32_t hbqaddrHigh;
2684
2685 #ifdef __BIG_ENDIAN_BITFIELD
2686         uint32_t rsvd5      :31;
2687         uint32_t logEntry   :1;
2688 #else   /*  __LITTLE_ENDIAN */
2689         uint32_t logEntry   :1;
2690         uint32_t rsvd5      :31;
2691 #endif
2692
2693         uint32_t rsvd6;    /* w7 */
2694         uint32_t rsvd7;    /* w8 */
2695         uint32_t rsvd8;    /* w9 */
2696
2697         struct hbq_mask hbqMasks[6];
2698
2699
2700         union {
2701                 uint32_t allprofiles[12];
2702
2703                 struct {
2704                         #ifdef __BIG_ENDIAN_BITFIELD
2705                                 uint32_t        seqlenoff       :16;
2706                                 uint32_t        maxlen          :16;
2707                         #else   /*  __LITTLE_ENDIAN */
2708                                 uint32_t        maxlen          :16;
2709                                 uint32_t        seqlenoff       :16;
2710                         #endif
2711                         #ifdef __BIG_ENDIAN_BITFIELD
2712                                 uint32_t        rsvd1           :28;
2713                                 uint32_t        seqlenbcnt      :4;
2714                         #else   /*  __LITTLE_ENDIAN */
2715                                 uint32_t        seqlenbcnt      :4;
2716                                 uint32_t        rsvd1           :28;
2717                         #endif
2718                         uint32_t rsvd[10];
2719                 } profile2;
2720
2721                 struct {
2722                         #ifdef __BIG_ENDIAN_BITFIELD
2723                                 uint32_t        seqlenoff       :16;
2724                                 uint32_t        maxlen          :16;
2725                         #else   /*  __LITTLE_ENDIAN */
2726                                 uint32_t        maxlen          :16;
2727                                 uint32_t        seqlenoff       :16;
2728                         #endif
2729                         #ifdef __BIG_ENDIAN_BITFIELD
2730                                 uint32_t        cmdcodeoff      :28;
2731                                 uint32_t        rsvd1           :12;
2732                                 uint32_t        seqlenbcnt      :4;
2733                         #else   /*  __LITTLE_ENDIAN */
2734                                 uint32_t        seqlenbcnt      :4;
2735                                 uint32_t        rsvd1           :12;
2736                                 uint32_t        cmdcodeoff      :28;
2737                         #endif
2738                         uint32_t cmdmatch[8];
2739
2740                         uint32_t rsvd[2];
2741                 } profile3;
2742
2743                 struct {
2744                         #ifdef __BIG_ENDIAN_BITFIELD
2745                                 uint32_t        seqlenoff       :16;
2746                                 uint32_t        maxlen          :16;
2747                         #else   /*  __LITTLE_ENDIAN */
2748                                 uint32_t        maxlen          :16;
2749                                 uint32_t        seqlenoff       :16;
2750                         #endif
2751                         #ifdef __BIG_ENDIAN_BITFIELD
2752                                 uint32_t        cmdcodeoff      :28;
2753                                 uint32_t        rsvd1           :12;
2754                                 uint32_t        seqlenbcnt      :4;
2755                         #else   /*  __LITTLE_ENDIAN */
2756                                 uint32_t        seqlenbcnt      :4;
2757                                 uint32_t        rsvd1           :12;
2758                                 uint32_t        cmdcodeoff      :28;
2759                         #endif
2760                         uint32_t cmdmatch[8];
2761
2762                         uint32_t rsvd[2];
2763                 } profile5;
2764
2765         } profiles;
2766
2767 };
2768
2769
2770
2771 /* Structure for MB Command CONFIG_PORT (0x88) */
2772 typedef struct {
2773 #ifdef __BIG_ENDIAN_BITFIELD
2774         uint32_t cBE       :  1;
2775         uint32_t cET       :  1;
2776         uint32_t cHpcb     :  1;
2777         uint32_t cMA       :  1;
2778         uint32_t sli_mode  :  4;
2779         uint32_t pcbLen    : 24;       /* bit 23:0  of memory based port
2780                                         * config block */
2781 #else   /*  __LITTLE_ENDIAN */
2782         uint32_t pcbLen    : 24;       /* bit 23:0  of memory based port
2783                                         * config block */
2784         uint32_t sli_mode  :  4;
2785         uint32_t cMA       :  1;
2786         uint32_t cHpcb     :  1;
2787         uint32_t cET       :  1;
2788         uint32_t cBE       :  1;
2789 #endif
2790
2791         uint32_t pcbLow;       /* bit 31:0  of memory based port config block */
2792         uint32_t pcbHigh;      /* bit 63:32 of memory based port config block */
2793         uint32_t hbainit[5];
2794 #ifdef __BIG_ENDIAN_BITFIELD
2795         uint32_t hps       :  1; /* bit 31 word9 Host Pointer in slim */
2796         uint32_t rsvd      : 31; /* least significant 31 bits of word 9 */
2797 #else   /*  __LITTLE_ENDIAN */
2798         uint32_t rsvd      : 31; /* least significant 31 bits of word 9 */
2799         uint32_t hps       :  1; /* bit 31 word9 Host Pointer in slim */
2800 #endif
2801
2802 #ifdef __BIG_ENDIAN_BITFIELD
2803         uint32_t rsvd1     : 19;  /* Reserved                             */
2804         uint32_t cdss      :  1;  /* Configure Data Security SLI          */
2805         uint32_t rsvd2     :  3;  /* Reserved                             */
2806         uint32_t cbg       :  1;  /* Configure BlockGuard                 */
2807         uint32_t cmv       :  1;  /* Configure Max VPIs                   */
2808         uint32_t ccrp      :  1;  /* Config Command Ring Polling          */
2809         uint32_t csah      :  1;  /* Configure Synchronous Abort Handling */
2810         uint32_t chbs      :  1;  /* Cofigure Host Backing store          */
2811         uint32_t cinb      :  1;  /* Enable Interrupt Notification Block  */
2812         uint32_t cerbm     :  1;  /* Configure Enhanced Receive Buf Mgmt  */
2813         uint32_t cmx       :  1;  /* Configure Max XRIs                   */
2814         uint32_t cmr       :  1;  /* Configure Max RPIs                   */
2815 #else   /*  __LITTLE_ENDIAN */
2816         uint32_t cmr       :  1;  /* Configure Max RPIs                   */
2817         uint32_t cmx       :  1;  /* Configure Max XRIs                   */
2818         uint32_t cerbm     :  1;  /* Configure Enhanced Receive Buf Mgmt  */
2819         uint32_t cinb      :  1;  /* Enable Interrupt Notification Block  */
2820         uint32_t chbs      :  1;  /* Cofigure Host Backing store          */
2821         uint32_t csah      :  1;  /* Configure Synchronous Abort Handling */
2822         uint32_t ccrp      :  1;  /* Config Command Ring Polling          */
2823         uint32_t cmv       :  1;  /* Configure Max VPIs                   */
2824         uint32_t cbg       :  1;  /* Configure BlockGuard                 */
2825         uint32_t rsvd2     :  3;  /* Reserved                             */
2826         uint32_t cdss      :  1;  /* Configure Data Security SLI          */
2827         uint32_t rsvd1     : 19;  /* Reserved                             */
2828 #endif
2829 #ifdef __BIG_ENDIAN_BITFIELD
2830         uint32_t rsvd3     : 19;  /* Reserved                             */
2831         uint32_t gdss      :  1;  /* Configure Data Security SLI          */
2832         uint32_t rsvd4     :  3;  /* Reserved                             */
2833         uint32_t gbg       :  1;  /* Grant BlockGuard                     */
2834         uint32_t gmv       :  1;  /* Grant Max VPIs                       */
2835         uint32_t gcrp      :  1;  /* Grant Command Ring Polling           */
2836         uint32_t gsah      :  1;  /* Grant Synchronous Abort Handling     */
2837         uint32_t ghbs      :  1;  /* Grant Host Backing Store             */
2838         uint32_t ginb      :  1;  /* Grant Interrupt Notification Block   */
2839         uint32_t gerbm     :  1;  /* Grant ERBM Request                   */
2840         uint32_t gmx       :  1;  /* Grant Max XRIs                       */
2841         uint32_t gmr       :  1;  /* Grant Max RPIs                       */
2842 #else   /*  __LITTLE_ENDIAN */
2843         uint32_t gmr       :  1;  /* Grant Max RPIs                       */
2844         uint32_t gmx       :  1;  /* Grant Max XRIs                       */
2845         uint32_t gerbm     :  1;  /* Grant ERBM Request                   */
2846         uint32_t ginb      :  1;  /* Grant Interrupt Notification Block   */
2847         uint32_t ghbs      :  1;  /* Grant Host Backing Store             */
2848         uint32_t gsah      :  1;  /* Grant Synchronous Abort Handling     */
2849         uint32_t gcrp      :  1;  /* Grant Command Ring Polling           */
2850         uint32_t gmv       :  1;  /* Grant Max VPIs                       */
2851         uint32_t gbg       :  1;  /* Grant BlockGuard                     */
2852         uint32_t rsvd4     :  3;  /* Reserved                             */
2853         uint32_t gdss      :  1;  /* Configure Data Security SLI          */
2854         uint32_t rsvd3     : 19;  /* Reserved                             */
2855 #endif
2856
2857 #ifdef __BIG_ENDIAN_BITFIELD
2858         uint32_t max_rpi   : 16;  /* Max RPIs Port should configure       */
2859         uint32_t max_xri   : 16;  /* Max XRIs Port should configure       */
2860 #else   /*  __LITTLE_ENDIAN */
2861         uint32_t max_xri   : 16;  /* Max XRIs Port should configure       */
2862         uint32_t max_rpi   : 16;  /* Max RPIs Port should configure       */
2863 #endif
2864
2865 #ifdef __BIG_ENDIAN_BITFIELD
2866         uint32_t max_hbq   : 16;  /* Max HBQs Host expect to configure    */
2867         uint32_t rsvd5     : 16;  /* Max HBQs Host expect to configure    */
2868 #else   /*  __LITTLE_ENDIAN */
2869         uint32_t rsvd5     : 16;  /* Max HBQs Host expect to configure    */
2870         uint32_t max_hbq   : 16;  /* Max HBQs Host expect to configure    */
2871 #endif
2872
2873         uint32_t rsvd6;           /* Reserved                             */
2874
2875 #ifdef __BIG_ENDIAN_BITFIELD
2876         uint32_t fips_rev   : 3;   /* FIPS Spec Revision                   */
2877         uint32_t fips_level : 4;   /* FIPS Level                           */
2878         uint32_t sec_err    : 9;   /* security crypto error                */
2879         uint32_t max_vpi    : 16;  /* Max number of virt N-Ports           */
2880 #else   /*  __LITTLE_ENDIAN */
2881         uint32_t max_vpi    : 16;  /* Max number of virt N-Ports           */
2882         uint32_t sec_err    : 9;   /* security crypto error                */
2883         uint32_t fips_level : 4;   /* FIPS Level                           */
2884         uint32_t fips_rev   : 3;   /* FIPS Spec Revision                   */
2885 #endif
2886
2887 } CONFIG_PORT_VAR;
2888
2889 /* Structure for MB Command CONFIG_MSI (0x30) */
2890 struct config_msi_var {
2891 #ifdef __BIG_ENDIAN_BITFIELD
2892         uint32_t dfltMsgNum:8;  /* Default message number            */
2893         uint32_t rsvd1:11;      /* Reserved                          */
2894         uint32_t NID:5;         /* Number of secondary attention IDs */
2895         uint32_t rsvd2:5;       /* Reserved                          */
2896         uint32_t dfltPresent:1; /* Default message number present    */
2897         uint32_t addFlag:1;     /* Add association flag              */
2898         uint32_t reportFlag:1;  /* Report association flag           */
2899 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2900         uint32_t reportFlag:1;  /* Report association flag           */
2901         uint32_t addFlag:1;     /* Add association flag              */
2902         uint32_t dfltPresent:1; /* Default message number present    */
2903         uint32_t rsvd2:5;       /* Reserved                          */
2904         uint32_t NID:5;         /* Number of secondary attention IDs */
2905         uint32_t rsvd1:11;      /* Reserved                          */
2906         uint32_t dfltMsgNum:8;  /* Default message number            */
2907 #endif
2908         uint32_t attentionConditions[2];
2909         uint8_t  attentionId[16];
2910         uint8_t  messageNumberByHA[64];
2911         uint8_t  messageNumberByID[16];
2912         uint32_t autoClearHA[2];
2913 #ifdef __BIG_ENDIAN_BITFIELD
2914         uint32_t rsvd3:16;
2915         uint32_t autoClearID:16;
2916 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2917         uint32_t autoClearID:16;
2918         uint32_t rsvd3:16;
2919 #endif
2920         uint32_t rsvd4;
2921 };
2922
2923 /* SLI-2 Port Control Block */
2924
2925 /* SLIM POINTER */
2926 #define SLIMOFF 0x30            /* WORD */
2927
2928 typedef struct _SLI2_RDSC {
2929         uint32_t cmdEntries;
2930         uint32_t cmdAddrLow;
2931         uint32_t cmdAddrHigh;
2932
2933         uint32_t rspEntries;
2934         uint32_t rspAddrLow;
2935         uint32_t rspAddrHigh;
2936 } SLI2_RDSC;
2937
2938 typedef struct _PCB {
2939 #ifdef __BIG_ENDIAN_BITFIELD
2940         uint32_t type:8;
2941 #define TYPE_NATIVE_SLI2       0x01;
2942         uint32_t feature:8;
2943 #define FEATURE_INITIAL_SLI2   0x01;
2944         uint32_t rsvd:12;
2945         uint32_t maxRing:4;
2946 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2947         uint32_t maxRing:4;
2948         uint32_t rsvd:12;
2949         uint32_t feature:8;
2950 #define FEATURE_INITIAL_SLI2   0x01;
2951         uint32_t type:8;
2952 #define TYPE_NATIVE_SLI2       0x01;
2953 #endif
2954
2955         uint32_t mailBoxSize;
2956         uint32_t mbAddrLow;
2957         uint32_t mbAddrHigh;
2958
2959         uint32_t hgpAddrLow;
2960         uint32_t hgpAddrHigh;
2961
2962         uint32_t pgpAddrLow;
2963         uint32_t pgpAddrHigh;
2964         SLI2_RDSC rdsc[MAX_RINGS];
2965 } PCB_t;
2966
2967 /* NEW_FEATURE */
2968 typedef struct {
2969 #ifdef __BIG_ENDIAN_BITFIELD
2970         uint32_t rsvd0:27;
2971         uint32_t discardFarp:1;
2972         uint32_t IPEnable:1;
2973         uint32_t nodeName:1;
2974         uint32_t portName:1;
2975         uint32_t filterEnable:1;
2976 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2977         uint32_t filterEnable:1;
2978         uint32_t portName:1;
2979         uint32_t nodeName:1;
2980         uint32_t IPEnable:1;
2981         uint32_t discardFarp:1;
2982         uint32_t rsvd:27;
2983 #endif
2984
2985         uint8_t portname[8];    /* Used to be struct lpfc_name */
2986         uint8_t nodename[8];
2987         uint32_t rsvd1;
2988         uint32_t rsvd2;
2989         uint32_t rsvd3;
2990         uint32_t IPAddress;
2991 } CONFIG_FARP_VAR;
2992
2993 /* Structure for MB Command MBX_ASYNCEVT_ENABLE (0x33) */
2994
2995 typedef struct {
2996 #ifdef __BIG_ENDIAN_BITFIELD
2997         uint32_t rsvd:30;
2998         uint32_t ring:2;        /* Ring for ASYNC_EVENT iocb Bits 0-1*/
2999 #else /*  __LITTLE_ENDIAN */
3000         uint32_t ring:2;        /* Ring for ASYNC_EVENT iocb Bits 0-1*/
3001         uint32_t rsvd:30;
3002 #endif
3003 } ASYNCEVT_ENABLE_VAR;
3004
3005 /* Union of all Mailbox Command types */
3006 #define MAILBOX_CMD_WSIZE       32
3007 #define MAILBOX_CMD_SIZE        (MAILBOX_CMD_WSIZE * sizeof(uint32_t))
3008 /* ext_wsize times 4 bytes should not be greater than max xmit size */
3009 #define MAILBOX_EXT_WSIZE       512
3010 #define MAILBOX_EXT_SIZE        (MAILBOX_EXT_WSIZE * sizeof(uint32_t))
3011 #define MAILBOX_HBA_EXT_OFFSET  0x100
3012 /* max mbox xmit size is a page size for sysfs IO operations */
3013 #define MAILBOX_MAX_XMIT_SIZE   PAGE_SIZE
3014
3015 typedef union {
3016         uint32_t varWords[MAILBOX_CMD_WSIZE - 1]; /* first word is type/
3017                                                     * feature/max ring number
3018                                                     */
3019         LOAD_SM_VAR varLdSM;            /* cmd =  1 (LOAD_SM)        */
3020         READ_NV_VAR varRDnvp;           /* cmd =  2 (READ_NVPARMS)   */
3021         WRITE_NV_VAR varWTnvp;          /* cmd =  3 (WRITE_NVPARMS)  */
3022         BIU_DIAG_VAR varBIUdiag;        /* cmd =  4 (RUN_BIU_DIAG)   */
3023         INIT_LINK_VAR varInitLnk;       /* cmd =  5 (INIT_LINK)      */
3024         DOWN_LINK_VAR varDwnLnk;        /* cmd =  6 (DOWN_LINK)      */
3025         CONFIG_LINK varCfgLnk;          /* cmd =  7 (CONFIG_LINK)    */
3026         PART_SLIM_VAR varSlim;          /* cmd =  8 (PART_SLIM)      */
3027         CONFIG_RING_VAR varCfgRing;     /* cmd =  9 (CONFIG_RING)    */
3028         RESET_RING_VAR varRstRing;      /* cmd = 10 (RESET_RING)     */
3029         READ_CONFIG_VAR varRdConfig;    /* cmd = 11 (READ_CONFIG)    */
3030         READ_RCONF_VAR varRdRConfig;    /* cmd = 12 (READ_RCONFIG)   */
3031         READ_SPARM_VAR varRdSparm;      /* cmd = 13 (READ_SPARM(64)) */
3032         READ_STATUS_VAR varRdStatus;    /* cmd = 14 (READ_STATUS)    */
3033         READ_RPI_VAR varRdRPI;          /* cmd = 15 (READ_RPI(64))   */
3034         READ_XRI_VAR varRdXRI;          /* cmd = 16 (READ_XRI)       */
3035         READ_REV_VAR varRdRev;          /* cmd = 17 (READ_REV)       */
3036         READ_LNK_VAR varRdLnk;          /* cmd = 18 (READ_LNK_STAT)  */
3037         REG_LOGIN_VAR varRegLogin;      /* cmd = 19 (REG_LOGIN(64))  */
3038         UNREG_LOGIN_VAR varUnregLogin;  /* cmd = 20 (UNREG_LOGIN)    */
3039         CLEAR_LA_VAR varClearLA;        /* cmd = 22 (CLEAR_LA)       */
3040         DUMP_VAR varDmp;                /* Warm Start DUMP mbx cmd   */
3041         UNREG_D_ID_VAR varUnregDID;     /* cmd = 0x23 (UNREG_D_ID)   */
3042         CONFIG_FARP_VAR varCfgFarp;     /* cmd = 0x25 (CONFIG_FARP)
3043                                          * NEW_FEATURE
3044                                          */
3045         struct config_hbq_var varCfgHbq;/* cmd = 0x7c (CONFIG_HBQ)  */
3046         struct update_cfg_var varUpdateCfg; /* cmd = 0x1B (UPDATE_CFG)*/
3047         CONFIG_PORT_VAR varCfgPort;     /* cmd = 0x88 (CONFIG_PORT)  */
3048         struct lpfc_mbx_read_top varReadTop; /* cmd = 0x95 (READ_TOPOLOGY) */
3049         REG_VPI_VAR varRegVpi;          /* cmd = 0x96 (REG_VPI) */
3050         UNREG_VPI_VAR varUnregVpi;      /* cmd = 0x97 (UNREG_VPI) */
3051         ASYNCEVT_ENABLE_VAR varCfgAsyncEvent; /*cmd = x33 (CONFIG_ASYNC) */
3052         struct READ_EVENT_LOG_VAR varRdEventLog;        /* cmd = 0x38
3053                                                          * (READ_EVENT_LOG)
3054                                                          */
3055         struct config_msi_var varCfgMSI;/* cmd = x30 (CONFIG_MSI)     */
3056 } MAILVARIANTS;
3057
3058 /*
3059  * SLI-2 specific structures
3060  */
3061
3062 struct lpfc_hgp {
3063         __le32 cmdPutInx;
3064         __le32 rspGetInx;
3065 };
3066
3067 struct lpfc_pgp {
3068         __le32 cmdGetInx;
3069         __le32 rspPutInx;
3070 };
3071
3072 struct sli2_desc {
3073         uint32_t unused1[16];
3074         struct lpfc_hgp host[MAX_RINGS];
3075         struct lpfc_pgp port[MAX_RINGS];
3076 };
3077
3078 struct sli3_desc {
3079         struct lpfc_hgp host[MAX_RINGS];
3080         uint32_t reserved[8];
3081         uint32_t hbq_put[16];
3082 };
3083
3084 struct sli3_pgp {
3085         struct lpfc_pgp port[MAX_RINGS];
3086         uint32_t hbq_get[16];
3087 };
3088
3089 union sli_var {
3090         struct sli2_desc        s2;
3091         struct sli3_desc        s3;
3092         struct sli3_pgp         s3_pgp;
3093 };
3094
3095 typedef struct {
3096 #ifdef __BIG_ENDIAN_BITFIELD
3097         uint16_t mbxStatus;
3098         uint8_t mbxCommand;
3099         uint8_t mbxReserved:6;
3100         uint8_t mbxHc:1;
3101         uint8_t mbxOwner:1;     /* Low order bit first word */
3102 #else   /*  __LITTLE_ENDIAN_BITFIELD */
3103         uint8_t mbxOwner:1;     /* Low order bit first word */
3104         uint8_t mbxHc:1;
3105         uint8_t mbxReserved:6;
3106         uint8_t mbxCommand;
3107         uint16_t mbxStatus;
3108 #endif
3109
3110         MAILVARIANTS un;
3111         union sli_var us;
3112 } MAILBOX_t;
3113
3114 /*
3115  *    Begin Structure Definitions for IOCB Commands
3116  */
3117
3118 typedef struct {
3119 #ifdef __BIG_ENDIAN_BITFIELD
3120         uint8_t statAction;
3121         uint8_t statRsn;
3122         uint8_t statBaExp;
3123         uint8_t statLocalError;
3124 #else   /*  __LITTLE_ENDIAN_BITFIELD */
3125         uint8_t statLocalError;
3126         uint8_t statBaExp;
3127         uint8_t statRsn;
3128         uint8_t statAction;
3129 #endif
3130         /* statRsn  P/F_RJT reason codes */
3131 #define RJT_BAD_D_ID       0x01 /* Invalid D_ID field */
3132 #define RJT_BAD_S_ID       0x02 /* Invalid S_ID field */
3133 #define RJT_UNAVAIL_TEMP   0x03 /* N_Port unavailable temp. */
3134 #define RJT_UNAVAIL_PERM   0x04 /* N_Port unavailable perm. */
3135 #define RJT_UNSUP_CLASS    0x05 /* Class not supported */
3136 #define RJT_DELIM_ERR      0x06 /* Delimiter usage error */
3137 #define RJT_UNSUP_TYPE     0x07 /* Type not supported */
3138 #define RJT_BAD_CONTROL    0x08 /* Invalid link conrtol */
3139 #define RJT_BAD_RCTL       0x09 /* R_CTL invalid */
3140 #define RJT_BAD_FCTL       0x0A /* F_CTL invalid */
3141 #define RJT_BAD_OXID       0x0B /* OX_ID invalid */
3142 #define RJT_BAD_RXID       0x0C /* RX_ID invalid */
3143 #define RJT_BAD_SEQID      0x0D /* SEQ_ID invalid */
3144 #define RJT_BAD_DFCTL      0x0E /* DF_CTL invalid */
3145 #define RJT_BAD_SEQCNT     0x0F /* SEQ_CNT invalid */
3146 #define RJT_BAD_PARM       0x10 /* Param. field invalid */
3147 #define RJT_XCHG_ERR       0x11 /* Exchange error */
3148 #define RJT_PROT_ERR       0x12 /* Protocol error */
3149 #define RJT_BAD_LENGTH     0x13 /* Invalid Length */
3150 #define RJT_UNEXPECTED_ACK 0x14 /* Unexpected ACK */
3151 #define RJT_LOGIN_REQUIRED 0x16 /* Login required */
3152 #define RJT_TOO_MANY_SEQ   0x17 /* Excessive sequences */
3153 #define RJT_XCHG_NOT_STRT  0x18 /* Exchange not started */
3154 #define RJT_UNSUP_SEC_HDR  0x19 /* Security hdr not supported */
3155 #define RJT_UNAVAIL_PATH   0x1A /* Fabric Path not available */
3156 #define RJT_VENDOR_UNIQUE  0xFF /* Vendor unique error */
3157
3158 #define IOERR_SUCCESS                 0x00      /* statLocalError */
3159 #define IOERR_MISSING_CONTINUE        0x01
3160 #define IOERR_SEQUENCE_TIMEOUT        0x02
3161 #define IOERR_INTERNAL_ERROR          0x03
3162 #define IOERR_INVALID_RPI             0x04
3163 #define IOERR_NO_XRI                  0x05
3164 #define IOERR_ILLEGAL_COMMAND         0x06
3165 #define IOERR_XCHG_DROPPED            0x07
3166 #define IOERR_ILLEGAL_FIELD           0x08
3167 #define IOERR_BAD_CONTINUE            0x09
3168 #define IOERR_TOO_MANY_BUFFERS        0x0A
3169 #define IOERR_RCV_BUFFER_WAITING      0x0B
3170 #define IOERR_NO_CONNECTION           0x0C
3171 #define IOERR_TX_DMA_FAILED           0x0D
3172 #define IOERR_RX_DMA_FAILED           0x0E
3173 #define IOERR_ILLEGAL_FRAME           0x0F
3174 #define IOERR_EXTRA_DATA              0x10
3175 #define IOERR_NO_RESOURCES            0x11
3176 #define IOERR_RESERVED                0x12
3177 #define IOERR_ILLEGAL_LENGTH          0x13
3178 #define IOERR_UNSUPPORTED_FEATURE     0x14
3179 #define IOERR_ABORT_IN_PROGRESS       0x15
3180 #define IOERR_ABORT_REQUESTED         0x16
3181 #define IOERR_RECEIVE_BUFFER_TIMEOUT  0x17
3182 #define IOERR_LOOP_OPEN_FAILURE       0x18
3183 #define IOERR_RING_RESET              0x19
3184 #define IOERR_LINK_DOWN               0x1A
3185 #define IOERR_CORRUPTED_DATA          0x1B
3186 #define IOERR_CORRUPTED_RPI           0x1C
3187 #define IOERR_OUT_OF_ORDER_DATA       0x1D
3188 #define IOERR_OUT_OF_ORDER_ACK        0x1E
3189 #define IOERR_DUP_FRAME               0x1F
3190 #define IOERR_LINK_CONTROL_FRAME      0x20      /* ACK_N received */
3191 #define IOERR_BAD_HOST_ADDRESS        0x21
3192 #define IOERR_RCV_HDRBUF_WAITING      0x22
3193 #define IOERR_MISSING_HDR_BUFFER      0x23
3194 #define IOERR_MSEQ_CHAIN_CORRUPTED    0x24
3195 #define IOERR_ABORTMULT_REQUESTED     0x25
3196 #define IOERR_BUFFER_SHORTAGE         0x28
3197 #define IOERR_DEFAULT                 0x29
3198 #define IOERR_CNT                     0x2A
3199 #define IOERR_SLER_FAILURE            0x46
3200 #define IOERR_SLER_CMD_RCV_FAILURE    0x47
3201 #define IOERR_SLER_REC_RJT_ERR        0x48
3202 #define IOERR_SLER_REC_SRR_RETRY_ERR  0x49
3203 #define IOERR_SLER_SRR_RJT_ERR        0x4A
3204 #define IOERR_SLER_RRQ_RJT_ERR        0x4C
3205 #define IOERR_SLER_RRQ_RETRY_ERR      0x4D
3206 #define IOERR_SLER_ABTS_ERR           0x4E
3207 #define IOERR_ELXSEC_KEY_UNWRAP_ERROR           0xF0
3208 #define IOERR_ELXSEC_KEY_UNWRAP_COMPARE_ERROR   0xF1
3209 #define IOERR_ELXSEC_CRYPTO_ERROR               0xF2
3210 #define IOERR_ELXSEC_CRYPTO_COMPARE_ERROR       0xF3
3211 #define IOERR_DRVR_MASK               0x100
3212 #define IOERR_SLI_DOWN                0x101  /* ulpStatus  - Driver defined */
3213 #define IOERR_SLI_BRESET              0x102
3214 #define IOERR_SLI_ABORTED             0x103
3215 } PARM_ERR;
3216
3217 typedef union {
3218         struct {
3219 #ifdef __BIG_ENDIAN_BITFIELD
3220                 uint8_t Rctl;   /* R_CTL field */
3221                 uint8_t Type;   /* TYPE field */
3222                 uint8_t Dfctl;  /* DF_CTL field */
3223                 uint8_t Fctl;   /* Bits 0-7 of IOCB word 5 */
3224 #else   /*  __LITTLE_ENDIAN_BITFIELD */
3225                 uint8_t Fctl;   /* Bits 0-7 of IOCB word 5 */
3226                 uint8_t Dfctl;  /* DF_CTL field */
3227                 uint8_t Type;   /* TYPE field */
3228                 uint8_t Rctl;   /* R_CTL field */
3229 #endif
3230
3231 #define BC      0x02            /* Broadcast Received  - Fctl */
3232 #define SI      0x04            /* Sequence Initiative */
3233 #define LA      0x08            /* Ignore Link Attention state */
3234 #define LS      0x80            /* Last Sequence */
3235         } hcsw;
3236         uint32_t reserved;
3237 } WORD5;
3238
3239 /* IOCB Command template for a generic response */
3240 typedef struct {
3241         uint32_t reserved[4];
3242         PARM_ERR perr;
3243 } GENERIC_RSP;
3244
3245 /* IOCB Command template for XMIT / XMIT_BCAST / RCV_SEQUENCE / XMIT_ELS */
3246 typedef struct {
3247         struct ulp_bde xrsqbde[2];
3248         uint32_t xrsqRo;        /* Starting Relative Offset */
3249         WORD5 w5;               /* Header control/status word */
3250 } XR_SEQ_FIELDS;
3251
3252 /* IOCB Command template for ELS_REQUEST */
3253 typedef struct {
3254         struct ulp_bde elsReq;
3255         struct ulp_bde elsRsp;
3256
3257 #ifdef __BIG_ENDIAN_BITFIELD
3258         uint32_t word4Rsvd:7;
3259         uint32_t fl:1;
3260         uint32_t myID:24;
3261         uint32_t word5Rsvd:8;
3262         uint32_t remoteID:24;
3263 #else   /*  __LITTLE_ENDIAN_BITFIELD */
3264         uint32_t myID:24;
3265         uint32_t fl:1;
3266         uint32_t word4Rsvd:7;
3267         uint32_t remoteID:24;
3268         uint32_t word5Rsvd:8;
3269 #endif
3270 } ELS_REQUEST;
3271
3272 /* IOCB Command template for RCV_ELS_REQ */
3273 typedef struct {
3274         struct ulp_bde elsReq[2];
3275         uint32_t parmRo;
3276
3277 #ifdef __BIG_ENDIAN_BITFIELD
3278         uint32_t word5Rsvd:8;
3279         uint32_t remoteID:24;
3280 #else   /*  __LITTLE_ENDIAN_BITFIELD */
3281         uint32_t remoteID:24;
3282         uint32_t word5Rsvd:8;
3283 #endif
3284 } RCV_ELS_REQ;
3285
3286 /* IOCB Command template for ABORT / CLOSE_XRI */
3287 typedef struct {
3288         uint32_t rsvd[3];
3289         uint32_t abortType;
3290 #define ABORT_TYPE_ABTX  0x00000000
3291 #define ABORT_TYPE_ABTS  0x00000001
3292         uint32_t parm;
3293 #ifdef __BIG_ENDIAN_BITFIELD
3294         uint16_t abortContextTag; /* ulpContext from command to abort/close */
3295         uint16_t abortIoTag;    /* ulpIoTag from command to abort/close */
3296 #else   /*  __LITTLE_ENDIAN_BITFIELD */
3297         uint16_t abortIoTag;    /* ulpIoTag from command to abort/close */
3298         uint16_t abortContextTag; /* ulpContext from command to abort/close */
3299 #endif
3300 } AC_XRI;
3301
3302 /* IOCB Command template for ABORT_MXRI64 */
3303 typedef struct {
3304         uint32_t rsvd[3];
3305         uint32_t abortType;
3306         uint32_t parm;
3307         uint32_t iotag32;
3308 } A_MXRI64;
3309
3310 /* IOCB Command template for GET_RPI */
3311 typedef struct {
3312         uint32_t rsvd[4];
3313         uint32_t parmRo;
3314 #ifdef __BIG_ENDIAN_BITFIELD
3315         uint32_t word5Rsvd:8;
3316         uint32_t remoteID:24;
3317 #else   /*  __LITTLE_ENDIAN_BITFIELD */
3318         uint32_t remoteID:24;
3319         uint32_t word5Rsvd:8;
3320 #endif
3321 } GET_RPI;
3322
3323 /* IOCB Command template for all FCP Initiator commands */
3324 typedef struct {
3325         struct ulp_bde fcpi_cmnd;       /* FCP_CMND payload descriptor */
3326         struct ulp_bde fcpi_rsp;        /* Rcv buffer */
3327         uint32_t fcpi_parm;
3328         uint32_t fcpi_XRdy;     /* transfer ready for IWRITE */
3329 } FCPI_FIELDS;
3330
3331 /* IOCB Command template for all FCP Target commands */
3332 typedef struct {
3333         struct ulp_bde fcpt_Buffer[2];  /* FCP_CMND payload descriptor */
3334         uint32_t fcpt_Offset;
3335         uint32_t fcpt_Length;   /* transfer ready for IWRITE */
3336 } FCPT_FIELDS;
3337
3338 /* SLI-2 IOCB structure definitions */
3339
3340 /* IOCB Command template for 64 bit XMIT / XMIT_BCAST / XMIT_ELS */
3341 typedef struct {
3342         ULP_BDL bdl;
3343         uint32_t xrsqRo;        /* Starting Relative Offset */
3344         WORD5 w5;               /* Header control/status word */
3345 } XMT_SEQ_FIELDS64;
3346
3347 /* IOCB Command template for 64 bit RCV_SEQUENCE64 */
3348 typedef struct {
3349         struct ulp_bde64 rcvBde;
3350         uint32_t rsvd1;
3351         uint32_t xrsqRo;        /* Starting Relative Offset */
3352         WORD5 w5;               /* Header control/status word */
3353 } RCV_SEQ_FIELDS64;
3354
3355 /* IOCB Command template for ELS_REQUEST64 */
3356 typedef struct {
3357         ULP_BDL bdl;
3358 #ifdef __BIG_ENDIAN_BITFIELD
3359         uint32_t word4Rsvd:7;
3360         uint32_t fl:1;
3361         uint32_t myID:24;
3362         uint32_t word5Rsvd:8;
3363         uint32_t remoteID:24;
3364 #else   /*  __LITTLE_ENDIAN_BITFIELD */
3365         uint32_t myID:24;
3366         uint32_t fl:1;
3367         uint32_t word4Rsvd:7;
3368         uint32_t remoteID:24;
3369         uint32_t word5Rsvd:8;
3370 #endif
3371 } ELS_REQUEST64;
3372
3373 /* IOCB Command template for GEN_REQUEST64 */
3374 typedef struct {
3375         ULP_BDL bdl;
3376         uint32_t xrsqRo;        /* Starting Relative Offset */
3377         WORD5 w5;               /* Header control/status word */
3378 } GEN_REQUEST64;
3379
3380 /* IOCB Command template for RCV_ELS_REQ64 */
3381 typedef struct {
3382         struct ulp_bde64 elsReq;
3383         uint32_t rcvd1;
3384         uint32_t parmRo;
3385
3386 #ifdef __BIG_ENDIAN_BITFIELD
3387         uint32_t word5Rsvd:8;
3388         uint32_t remoteID:24;
3389 #else   /*  __LITTLE_ENDIAN_BITFIELD */
3390         uint32_t remoteID:24;
3391         uint32_t word5Rsvd:8;
3392 #endif
3393 } RCV_ELS_REQ64;
3394
3395 /* IOCB Command template for RCV_SEQ64 */
3396 struct rcv_seq64 {
3397         struct ulp_bde64 elsReq;
3398         uint32_t hbq_1;
3399         uint32_t parmRo;
3400 #ifdef __BIG_ENDIAN_BITFIELD
3401         uint32_t rctl:8;
3402         uint32_t type:8;
3403         uint32_t dfctl:8;
3404         uint32_t ls:1;
3405         uint32_t fs:1;
3406         uint32_t rsvd2:3;
3407         uint32_t si:1;
3408         uint32_t bc:1;
3409         uint32_t rsvd3:1;
3410 #else   /*  __LITTLE_ENDIAN_BITFIELD */
3411         uint32_t rsvd3:1;
3412         uint32_t bc:1;
3413         uint32_t si:1;
3414         uint32_t rsvd2:3;
3415         uint32_t fs:1;
3416         uint32_t ls:1;
3417         uint32_t dfctl:8;
3418         uint32_t type:8;
3419         uint32_t rctl:8;
3420 #endif
3421 };
3422
3423 /* IOCB Command template for all 64 bit FCP Initiator commands */
3424 typedef struct {
3425         ULP_BDL bdl;
3426         uint32_t fcpi_parm;
3427         uint32_t fcpi_XRdy;     /* transfer ready for IWRITE */
3428 } FCPI_FIELDS64;
3429
3430 /* IOCB Command template for all 64 bit FCP Target commands */
3431 typedef struct {
3432         ULP_BDL bdl;
3433         uint32_t fcpt_Offset;
3434         uint32_t fcpt_Length;   /* transfer ready for IWRITE */
3435 } FCPT_FIELDS64;
3436
3437 /* IOCB Command template for Async Status iocb commands */
3438 typedef struct {
3439         uint32_t rsvd[4];
3440         uint32_t param;
3441 #ifdef __BIG_ENDIAN_BITFIELD
3442         uint16_t evt_code;              /* High order bits word 5 */
3443         uint16_t sub_ctxt_tag;          /* Low  order bits word 5 */
3444 #else   /*  __LITTLE_ENDIAN_BITFIELD */
3445         uint16_t sub_ctxt_tag;          /* High order bits word 5 */
3446         uint16_t evt_code;              /* Low  order bits word 5 */
3447 #endif
3448 } ASYNCSTAT_FIELDS;
3449 #define ASYNC_TEMP_WARN         0x100
3450 #define ASYNC_TEMP_SAFE         0x101
3451
3452 /* IOCB Command template for CMD_IOCB_RCV_ELS64_CX (0xB7)
3453    or CMD_IOCB_RCV_SEQ64_CX (0xB5) */
3454
3455 struct rcv_sli3 {
3456         uint32_t word8Rsvd;
3457 #ifdef __BIG_ENDIAN_BITFIELD
3458         uint16_t vpi;
3459         uint16_t word9Rsvd;
3460 #else  /*  __LITTLE_ENDIAN */
3461         uint16_t word9Rsvd;
3462         uint16_t vpi;
3463 #endif
3464         uint32_t word10Rsvd;
3465         uint32_t acc_len;      /* accumulated length */
3466         struct ulp_bde64 bde2;
3467 };
3468
3469 /* Structure used for a single HBQ entry */
3470 struct lpfc_hbq_entry {
3471         struct ulp_bde64 bde;
3472         uint32_t buffer_tag;
3473 };
3474
3475 /* IOCB Command template for QUE_XRI64_CX (0xB3) command */
3476 typedef struct {
3477         struct lpfc_hbq_entry   buff;
3478         uint32_t                rsvd;
3479         uint32_t                rsvd1;
3480 } QUE_XRI64_CX_FIELDS;
3481
3482 struct que_xri64cx_ext_fields {
3483         uint32_t        iotag64_low;
3484         uint32_t        iotag64_high;
3485         uint32_t        ebde_count;
3486         uint32_t        rsvd;
3487         struct lpfc_hbq_entry   buff[5];
3488 };
3489
3490 struct sli3_bg_fields {
3491         uint32_t filler[6];     /* word 8-13 in IOCB */
3492         uint32_t bghm;          /* word 14 - BlockGuard High Water Mark */
3493 /* Bitfields for bgstat (BlockGuard Status - word 15 of IOCB) */
3494 #define BGS_BIDIR_BG_PROF_MASK          0xff000000
3495 #define BGS_BIDIR_BG_PROF_SHIFT         24
3496 #define BGS_BIDIR_ERR_COND_FLAGS_MASK   0x003f0000
3497 #define BGS_BIDIR_ERR_COND_SHIFT        16
3498 #define BGS_BG_PROFILE_MASK             0x0000ff00
3499 #define BGS_BG_PROFILE_SHIFT            8
3500 #define BGS_INVALID_PROF_MASK           0x00000020
3501 #define BGS_INVALID_PROF_SHIFT          5
3502 #define BGS_UNINIT_DIF_BLOCK_MASK       0x00000010
3503 #define BGS_UNINIT_DIF_BLOCK_SHIFT      4
3504 #define BGS_HI_WATER_MARK_PRESENT_MASK  0x00000008
3505 #define BGS_HI_WATER_MARK_PRESENT_SHIFT 3
3506 #define BGS_REFTAG_ERR_MASK             0x00000004
3507 #define BGS_REFTAG_ERR_SHIFT            2
3508 #define BGS_APPTAG_ERR_MASK             0x00000002
3509 #define BGS_APPTAG_ERR_SHIFT            1
3510 #define BGS_GUARD_ERR_MASK              0x00000001
3511 #define BGS_GUARD_ERR_SHIFT             0
3512         uint32_t bgstat;        /* word 15 - BlockGuard Status */
3513 };
3514
3515 static inline uint32_t
3516 lpfc_bgs_get_bidir_bg_prof(uint32_t bgstat)
3517 {
3518         return (bgstat & BGS_BIDIR_BG_PROF_MASK) >>
3519                                 BGS_BIDIR_BG_PROF_SHIFT;
3520 }
3521
3522 static inline uint32_t
3523 lpfc_bgs_get_bidir_err_cond(uint32_t bgstat)
3524 {
3525         return (bgstat & BGS_BIDIR_ERR_COND_FLAGS_MASK) >>
3526                                 BGS_BIDIR_ERR_COND_SHIFT;
3527 }
3528
3529 static inline uint32_t
3530 lpfc_bgs_get_bg_prof(uint32_t bgstat)
3531 {
3532         return (bgstat & BGS_BG_PROFILE_MASK) >>
3533                                 BGS_BG_PROFILE_SHIFT;
3534 }
3535
3536 static inline uint32_t
3537 lpfc_bgs_get_invalid_prof(uint32_t bgstat)
3538 {
3539         return (bgstat & BGS_INVALID_PROF_MASK) >>
3540                                 BGS_INVALID_PROF_SHIFT;
3541 }
3542
3543 static inline uint32_t
3544 lpfc_bgs_get_uninit_dif_block(uint32_t bgstat)
3545 {
3546         return (bgstat & BGS_UNINIT_DIF_BLOCK_MASK) >>
3547                                 BGS_UNINIT_DIF_BLOCK_SHIFT;
3548 }
3549
3550 static inline uint32_t
3551 lpfc_bgs_get_hi_water_mark_present(uint32_t bgstat)
3552 {
3553         return (bgstat & BGS_HI_WATER_MARK_PRESENT_MASK) >>
3554                                 BGS_HI_WATER_MARK_PRESENT_SHIFT;
3555 }
3556
3557 static inline uint32_t
3558 lpfc_bgs_get_reftag_err(uint32_t bgstat)
3559 {
3560         return (bgstat & BGS_REFTAG_ERR_MASK) >>
3561                                 BGS_REFTAG_ERR_SHIFT;
3562 }
3563
3564 static inline uint32_t
3565 lpfc_bgs_get_apptag_err(uint32_t bgstat)
3566 {
3567         return (bgstat & BGS_APPTAG_ERR_MASK) >>
3568                                 BGS_APPTAG_ERR_SHIFT;
3569 }
3570
3571 static inline uint32_t
3572 lpfc_bgs_get_guard_err(uint32_t bgstat)
3573 {
3574         return (bgstat & BGS_GUARD_ERR_MASK) >>
3575                                 BGS_GUARD_ERR_SHIFT;
3576 }
3577
3578 #define LPFC_EXT_DATA_BDE_COUNT 3
3579 struct fcp_irw_ext {
3580         uint32_t        io_tag64_low;
3581         uint32_t        io_tag64_high;
3582 #ifdef __BIG_ENDIAN_BITFIELD
3583         uint8_t         reserved1;
3584         uint8_t         reserved2;
3585         uint8_t         reserved3;
3586         uint8_t         ebde_count;
3587 #else  /* __LITTLE_ENDIAN */
3588         uint8_t         ebde_count;
3589         uint8_t         reserved3;
3590         uint8_t         reserved2;
3591         uint8_t         reserved1;
3592 #endif
3593         uint32_t        reserved4;
3594         struct ulp_bde64 rbde;          /* response bde */
3595         struct ulp_bde64 dbde[LPFC_EXT_DATA_BDE_COUNT]; /* data BDE or BPL */
3596         uint8_t icd[32];                /* immediate command data (32 bytes) */
3597 };
3598
3599 typedef struct _IOCB {  /* IOCB structure */
3600         union {
3601                 GENERIC_RSP grsp;       /* Generic response */
3602                 XR_SEQ_FIELDS xrseq;    /* XMIT / BCAST / RCV_SEQUENCE cmd */
3603                 struct ulp_bde cont[3]; /* up to 3 continuation bdes */
3604                 RCV_ELS_REQ rcvels;     /* RCV_ELS_REQ template */
3605                 AC_XRI acxri;   /* ABORT / CLOSE_XRI template */
3606                 A_MXRI64 amxri; /* abort multiple xri command overlay */
3607                 GET_RPI getrpi; /* GET_RPI template */
3608                 FCPI_FIELDS fcpi;       /* FCP Initiator template */
3609                 FCPT_FIELDS fcpt;       /* FCP target template */
3610
3611                 /* SLI-2 structures */
3612
3613                 struct ulp_bde64 cont64[2];  /* up to 2 64 bit continuation
3614                                               * bde_64s */
3615                 ELS_REQUEST64 elsreq64; /* ELS_REQUEST template */
3616                 GEN_REQUEST64 genreq64; /* GEN_REQUEST template */
3617                 RCV_ELS_REQ64 rcvels64; /* RCV_ELS_REQ template */
3618                 XMT_SEQ_FIELDS64 xseq64;        /* XMIT / BCAST cmd */
3619                 FCPI_FIELDS64 fcpi64;   /* FCP 64 bit Initiator template */
3620                 FCPT_FIELDS64 fcpt64;   /* FCP 64 bit target template */
3621                 ASYNCSTAT_FIELDS asyncstat; /* async_status iocb */
3622                 QUE_XRI64_CX_FIELDS quexri64cx; /* que_xri64_cx fields */
3623                 struct rcv_seq64 rcvseq64;      /* RCV_SEQ64 and RCV_CONT64 */
3624                 struct sli4_bls_acc bls_acc; /* UNSOL ABTS BLS_ACC params */
3625                 uint32_t ulpWord[IOCB_WORD_SZ - 2];     /* generic 6 'words' */
3626         } un;
3627         union {
3628                 struct {
3629 #ifdef __BIG_ENDIAN_BITFIELD
3630                         uint16_t ulpContext;    /* High order bits word 6 */
3631                         uint16_t ulpIoTag;      /* Low  order bits word 6 */
3632 #else   /*  __LITTLE_ENDIAN_BITFIELD */
3633                         uint16_t ulpIoTag;      /* Low  order bits word 6 */
3634                         uint16_t ulpContext;    /* High order bits word 6 */
3635 #endif
3636                 } t1;
3637                 struct {
3638 #ifdef __BIG_ENDIAN_BITFIELD
3639                         uint16_t ulpContext;    /* High order bits word 6 */
3640                         uint16_t ulpIoTag1:2;   /* Low  order bits word 6 */
3641                         uint16_t ulpIoTag0:14;  /* Low  order bits word 6 */
3642 #else   /*  __LITTLE_ENDIAN_BITFIELD */
3643                         uint16_t ulpIoTag0:14;  /* Low  order bits word 6 */
3644                         uint16_t ulpIoTag1:2;   /* Low  order bits word 6 */
3645                         uint16_t ulpContext;    /* High order bits word 6 */
3646 #endif
3647                 } t2;
3648         } un1;
3649 #define ulpContext un1.t1.ulpContext
3650 #define ulpIoTag   un1.t1.ulpIoTag
3651 #define ulpIoTag0  un1.t2.ulpIoTag0
3652
3653 #ifdef __BIG_ENDIAN_BITFIELD
3654         uint32_t ulpTimeout:8;
3655         uint32_t ulpXS:1;
3656         uint32_t ulpFCP2Rcvy:1;
3657         uint32_t ulpPU:2;
3658         uint32_t ulpIr:1;
3659         uint32_t ulpClass:3;
3660         uint32_t ulpCommand:8;
3661         uint32_t ulpStatus:4;
3662         uint32_t ulpBdeCount:2;
3663         uint32_t ulpLe:1;
3664         uint32_t ulpOwner:1;    /* Low order bit word 7 */
3665 #else   /*  __LITTLE_ENDIAN_BITFIELD */
3666         uint32_t ulpOwner:1;    /* Low order bit word 7 */
3667         uint32_t ulpLe:1;
3668         uint32_t ulpBdeCount:2;
3669         uint32_t ulpStatus:4;
3670         uint32_t ulpCommand:8;
3671         uint32_t ulpClass:3;
3672         uint32_t ulpIr:1;
3673         uint32_t ulpPU:2;
3674         uint32_t ulpFCP2Rcvy:1;
3675         uint32_t ulpXS:1;
3676         uint32_t ulpTimeout:8;
3677 #endif
3678
3679         union {
3680                 struct rcv_sli3 rcvsli3; /* words 8 - 15 */
3681
3682                 /* words 8-31 used for que_xri_cx iocb */
3683                 struct que_xri64cx_ext_fields que_xri64cx_ext_words;
3684                 struct fcp_irw_ext fcp_ext;
3685                 uint32_t sli3Words[24]; /* 96 extra bytes for SLI-3 */
3686
3687                 /* words 8-15 for BlockGuard */
3688                 struct sli3_bg_fields sli3_bg;
3689         } unsli3;
3690
3691 #define ulpCt_h ulpXS
3692 #define ulpCt_l ulpFCP2Rcvy
3693
3694 #define IOCB_FCP           1    /* IOCB is used for FCP ELS cmds-ulpRsvByte */
3695 #define IOCB_IP            2    /* IOCB is used for IP ELS cmds */
3696 #define PARM_UNUSED        0    /* PU field (Word 4) not used */
3697 #define PARM_REL_OFF       1    /* PU field (Word 4) = R. O. */
3698 #define PARM_READ_CHECK    2    /* PU field (Word 4) = Data Transfer Length */
3699 #define PARM_NPIV_DID      3
3700 #define CLASS1             0    /* Class 1 */
3701 #define CLASS2             1    /* Class 2 */
3702 #define CLASS3             2    /* Class 3 */
3703 #define CLASS_FCP_INTERMIX 7    /* FCP Data->Cls 1, all else->Cls 2 */
3704
3705 #define IOSTAT_SUCCESS         0x0      /* ulpStatus  - HBA defined */
3706 #define IOSTAT_FCP_RSP_ERROR   0x1
3707 #define IOSTAT_REMOTE_STOP     0x2
3708 #define IOSTAT_LOCAL_REJECT    0x3
3709 #define IOSTAT_NPORT_RJT       0x4
3710 #define IOSTAT_FABRIC_RJT      0x5
3711 #define IOSTAT_NPORT_BSY       0x6
3712 #define IOSTAT_FABRIC_BSY      0x7
3713 #define IOSTAT_INTERMED_RSP    0x8
3714 #define IOSTAT_LS_RJT          0x9
3715 #define IOSTAT_BA_RJT          0xA
3716 #define IOSTAT_RSVD1           0xB
3717 #define IOSTAT_RSVD2           0xC
3718 #define IOSTAT_RSVD3           0xD
3719 #define IOSTAT_RSVD4           0xE
3720 #define IOSTAT_NEED_BUFFER     0xF
3721 #define IOSTAT_DRIVER_REJECT   0x10   /* ulpStatus  - Driver defined */
3722 #define IOSTAT_DEFAULT         0xF    /* Same as rsvd5 for now */
3723 #define IOSTAT_CNT             0x11
3724
3725 } IOCB_t;
3726
3727
3728 #define SLI1_SLIM_SIZE   (4 * 1024)
3729
3730 /* Up to 498 IOCBs will fit into 16k
3731  * 256 (MAILBOX_t) + 140 (PCB_t) + ( 32 (IOCB_t) * 498 ) = < 16384
3732  */
3733 #define SLI2_SLIM_SIZE   (64 * 1024)
3734
3735 /* Maximum IOCBs that will fit in SLI2 slim */
3736 #define MAX_SLI2_IOCB    498
3737 #define MAX_SLIM_IOCB_SIZE (SLI2_SLIM_SIZE - \
3738                             (sizeof(MAILBOX_t) + sizeof(PCB_t) + \
3739                             sizeof(uint32_t) * MAILBOX_EXT_WSIZE))
3740
3741 /* HBQ entries are 4 words each = 4k */
3742 #define LPFC_TOTAL_HBQ_SIZE (sizeof(struct lpfc_hbq_entry) *  \
3743                              lpfc_sli_hbq_count())
3744
3745 struct lpfc_sli2_slim {
3746         MAILBOX_t mbx;
3747         uint32_t  mbx_ext_words[MAILBOX_EXT_WSIZE];
3748         PCB_t pcb;
3749         IOCB_t IOCBs[MAX_SLIM_IOCB_SIZE];
3750 };
3751
3752 /*
3753  * This function checks PCI device to allow special handling for LC HBAs.
3754  *
3755  * Parameters:
3756  * device : struct pci_dev 's device field
3757  *
3758  * return 1 => TRUE
3759  *        0 => FALSE
3760  */
3761 static inline int
3762 lpfc_is_LC_HBA(unsigned short device)
3763 {
3764         if ((device == PCI_DEVICE_ID_TFLY) ||
3765             (device == PCI_DEVICE_ID_PFLY) ||
3766             (device == PCI_DEVICE_ID_LP101) ||
3767             (device == PCI_DEVICE_ID_BMID) ||
3768             (device == PCI_DEVICE_ID_BSMB) ||
3769             (device == PCI_DEVICE_ID_ZMID) ||
3770             (device == PCI_DEVICE_ID_ZSMB) ||
3771             (device == PCI_DEVICE_ID_SAT_MID) ||
3772             (device == PCI_DEVICE_ID_SAT_SMB) ||
3773             (device == PCI_DEVICE_ID_RFLY))
3774                 return 1;
3775         else
3776                 return 0;
3777 }
3778
3779 /*
3780  * Determine if an IOCB failed because of a link event or firmware reset.
3781  */
3782
3783 static inline int
3784 lpfc_error_lost_link(IOCB_t *iocbp)
3785 {
3786         return (iocbp->ulpStatus == IOSTAT_LOCAL_REJECT &&
3787                 (iocbp->un.ulpWord[4] == IOERR_SLI_ABORTED ||
3788                  iocbp->un.ulpWord[4] == IOERR_LINK_DOWN ||
3789                  iocbp->un.ulpWord[4] == IOERR_SLI_DOWN));
3790 }
3791
3792 #define MENLO_TRANSPORT_TYPE 0xfe
3793 #define MENLO_CONTEXT 0
3794 #define MENLO_PU 3
3795 #define MENLO_TIMEOUT 30
3796 #define SETVAR_MLOMNT 0x103107
3797 #define SETVAR_MLORST 0x103007
3798
3799 #define BPL_ALIGN_SZ 8 /* 8 byte alignment for bpl and mbufs */