drivers/net/wireless/iwlwifi/iwl-trans-pcie-tx.c

   1 /******************************************************************************
   2  *
   3  * Copyright(c) 2003 - 2012 Intel Corporation. All rights reserved.
   4  *
   5  * Portions of this file are derived from the ipw3945 project, as well
   6  * as portions of the ieee80211 subsystem header files.
   7  *
   8  * This program is free software; you can redistribute it and/or modify it
   9  * under the terms of version 2 of the GNU General Public License as
  10  * published by the Free Software Foundation.
  11  *
  12  * This program is distributed in the hope that it will be useful, but WITHOUT
  13  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
  14  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
  15  * more details.
  16  *
  17  * You should have received a copy of the GNU General Public License along with
  18  * this program; if not, write to the Free Software Foundation, Inc.,
  19  * 51 Franklin Street, Fifth Floor, Boston, MA 02110, USA
  20  *
  21  * The full GNU General Public License is included in this distribution in the
  22  * file called LICENSE.
  23  *
  24  * Contact Information:
  25  *  Intel Linux Wireless <ilw@linux.intel.com>
  26  * Intel Corporation, 5200 N.E. Elam Young Parkway, Hillsboro, OR 97124-6497
  27  *
  28  *****************************************************************************/
  29 #include <linux/etherdevice.h>
  30 #include <linux/slab.h>
  31 #include <linux/sched.h>
  32
  33 #include "iwl-debug.h"
  34 #include "iwl-csr.h"
  35 #include "iwl-prph.h"
  36 #include "iwl-io.h"
  37 #include "iwl-agn-hw.h"
  38 #include "iwl-op-mode.h"
  39 #include "iwl-trans-pcie-int.h"
  40
  41 #define IWL_TX_CRC_SIZE 4
  42 #define IWL_TX_DELIMITER_SIZE 4
  43
  44 /*
  45  * mac80211 queues, ACs, hardware queues, FIFOs.
  46  *
  47  * Cf. http://wireless.kernel.org/en/developers/Documentation/mac80211/queues
  48  *
  49  * Mac80211 uses the following numbers, which we get as from it
  50  * by way of skb_get_queue_mapping(skb):
  51  *
  52  *      VO      0
  53  *      VI      1
  54  *      BE      2
  55  *      BK      3
  56  *
  57  *
  58  * Regular (not A-MPDU) frames are put into hardware queues corresponding
  59  * to the FIFOs, see comments in iwl-prph.h. Aggregated frames get their
  60  * own queue per aggregation session (RA/TID combination), such queues are
  61  * set up to map into FIFOs too, for which we need an AC->FIFO mapping. In
  62  * order to map frames to the right queue, we also need an AC->hw queue
  63  * mapping. This is implemented here.
  64  *
  65  * Due to the way hw queues are set up (by the hw specific code), the AC->hw
  66  * queue mapping is the identity mapping.
  67  */
  68
  69 static const u8 tid_to_ac[] = {
  70         IEEE80211_AC_BE,
  71         IEEE80211_AC_BK,
  72         IEEE80211_AC_BK,
  73         IEEE80211_AC_BE,
  74         IEEE80211_AC_VI,
  75         IEEE80211_AC_VI,
  76         IEEE80211_AC_VO,
  77         IEEE80211_AC_VO
  78 };
  79
  80
  81 /**
  82  * iwl_trans_txq_update_byte_cnt_tbl - Set up entry in Tx byte-count array
  83  */
  84 void iwl_trans_txq_update_byte_cnt_tbl(struct iwl_trans *trans,
  85                                            struct iwl_tx_queue *txq,
  86                                            u16 byte_cnt)
  87 {
  88         struct iwlagn_scd_bc_tbl *scd_bc_tbl;
  89         struct iwl_trans_pcie *trans_pcie =
  90                 IWL_TRANS_GET_PCIE_TRANS(trans);
  91         int write_ptr = txq->q.write_ptr;
  92         int txq_id = txq->q.id;
  93         u8 sec_ctl = 0;
  94         u8 sta_id = 0;
  95         u16 len = byte_cnt + IWL_TX_CRC_SIZE + IWL_TX_DELIMITER_SIZE;
  96         __le16 bc_ent;
  97         struct iwl_tx_cmd *tx_cmd =
  98                 (struct iwl_tx_cmd *) txq->cmd[txq->q.write_ptr]->payload;
  99
 100         scd_bc_tbl = trans_pcie->scd_bc_tbls.addr;
 101
 102         WARN_ON(len > 0xFFF || write_ptr >= TFD_QUEUE_SIZE_MAX);
 103
 104         sta_id = tx_cmd->sta_id;
 105         sec_ctl = tx_cmd->sec_ctl;
 106
 107         switch (sec_ctl & TX_CMD_SEC_MSK) {
 108         case TX_CMD_SEC_CCM:
 109                 len += CCMP_MIC_LEN;
 110                 break;
 111         case TX_CMD_SEC_TKIP:
 112                 len += TKIP_ICV_LEN;
 113                 break;
 114         case TX_CMD_SEC_WEP:
 115                 len += WEP_IV_LEN + WEP_ICV_LEN;
 116                 break;
 117         }
 118
 119         bc_ent = cpu_to_le16((len & 0xFFF) | (sta_id << 12));
 120
 121         scd_bc_tbl[txq_id].tfd_offset[write_ptr] = bc_ent;
 122
 123         if (write_ptr < TFD_QUEUE_SIZE_BC_DUP)
 124                 scd_bc_tbl[txq_id].
 125                         tfd_offset[TFD_QUEUE_SIZE_MAX + write_ptr] = bc_ent;
 126 }
 127
 128 /**
 129  * iwl_txq_update_write_ptr - Send new write index to hardware
 130  */
 131 void iwl_txq_update_write_ptr(struct iwl_trans *trans, struct iwl_tx_queue *txq)
 132 {
 133         u32 reg = 0;
 134         int txq_id = txq->q.id;
 135
 136         if (txq->need_update == 0)
 137                 return;
 138
 139         if (cfg(trans)->base_params->shadow_reg_enable) {
 140                 /* shadow register enabled */
 141                 iwl_write32(trans, HBUS_TARG_WRPTR,
 142                             txq->q.write_ptr | (txq_id << 8));
 143         } else {
 144                 /* if we're trying to save power */
 145                 if (test_bit(STATUS_POWER_PMI, &trans->shrd->status)) {
 146                         /* wake up nic if it's powered down ...
 147                          * uCode will wake up, and interrupt us again, so next
 148                          * time we'll skip this part. */
 149                         reg = iwl_read32(trans, CSR_UCODE_DRV_GP1);
 150
 151                         if (reg & CSR_UCODE_DRV_GP1_BIT_MAC_SLEEP) {
 152                                 IWL_DEBUG_INFO(trans,
 153                                         "Tx queue %d requesting wakeup,"
 154                                         " GP1 = 0x%x\n", txq_id, reg);
 155                                 iwl_set_bit(trans, CSR_GP_CNTRL,
 156                                         CSR_GP_CNTRL_REG_FLAG_MAC_ACCESS_REQ);
 157                                 return;
 158                         }
 159
 160                         iwl_write_direct32(trans, HBUS_TARG_WRPTR,
 161                                      txq->q.write_ptr | (txq_id << 8));
 162
 163                 /*
 164                  * else not in power-save mode,
 165                  * uCode will never sleep when we're
 166                  * trying to tx (during RFKILL, we're not trying to tx).
 167                  */
 168                 } else
 169                         iwl_write32(trans, HBUS_TARG_WRPTR,
 170                                     txq->q.write_ptr | (txq_id << 8));
 171         }
 172         txq->need_update = 0;
 173 }
 174
 175 static inline dma_addr_t iwl_tfd_tb_get_addr(struct iwl_tfd *tfd, u8 idx)
 176 {
 177         struct iwl_tfd_tb *tb = &tfd->tbs[idx];
 178
 179         dma_addr_t addr = get_unaligned_le32(&tb->lo);
 180         if (sizeof(dma_addr_t) > sizeof(u32))
 181                 addr |=
 182                 ((dma_addr_t)(le16_to_cpu(tb->hi_n_len) & 0xF) << 16) << 16;
 183
 184         return addr;
 185 }
 186
 187 static inline u16 iwl_tfd_tb_get_len(struct iwl_tfd *tfd, u8 idx)
 188 {
 189         struct iwl_tfd_tb *tb = &tfd->tbs[idx];
 190
 191         return le16_to_cpu(tb->hi_n_len) >> 4;
 192 }
 193
 194 static inline void iwl_tfd_set_tb(struct iwl_tfd *tfd, u8 idx,
 195                                   dma_addr_t addr, u16 len)
 196 {
 197         struct iwl_tfd_tb *tb = &tfd->tbs[idx];
 198         u16 hi_n_len = len << 4;
 199
 200         put_unaligned_le32(addr, &tb->lo);
 201         if (sizeof(dma_addr_t) > sizeof(u32))
 202                 hi_n_len |= ((addr >> 16) >> 16) & 0xF;
 203
 204         tb->hi_n_len = cpu_to_le16(hi_n_len);
 205
 206         tfd->num_tbs = idx + 1;
 207 }
 208
 209 static inline u8 iwl_tfd_get_num_tbs(struct iwl_tfd *tfd)
 210 {
 211         return tfd->num_tbs & 0x1f;
 212 }
 213
 214 static void iwlagn_unmap_tfd(struct iwl_trans *trans, struct iwl_cmd_meta *meta,
 215                      struct iwl_tfd *tfd, enum dma_data_direction dma_dir)
 216 {
 217         int i;
 218         int num_tbs;
 219
 220         /* Sanity check on number of chunks */
 221         num_tbs = iwl_tfd_get_num_tbs(tfd);
 222
 223         if (num_tbs >= IWL_NUM_OF_TBS) {
 224                 IWL_ERR(trans, "Too many chunks: %i\n", num_tbs);
 225                 /* @todo issue fatal error, it is quite serious situation */
 226                 return;
 227         }
 228
 229         /* Unmap tx_cmd */
 230         if (num_tbs)
 231                 dma_unmap_single(trans->dev,
 232                                 dma_unmap_addr(meta, mapping),
 233                                 dma_unmap_len(meta, len),
 234                                 DMA_BIDIRECTIONAL);
 235
 236         /* Unmap chunks, if any. */
 237         for (i = 1; i < num_tbs; i++)
 238                 dma_unmap_single(trans->dev, iwl_tfd_tb_get_addr(tfd, i),
 239                                 iwl_tfd_tb_get_len(tfd, i), dma_dir);
 240 }
 241
 242 /**
 243  * iwlagn_txq_free_tfd - Free all chunks referenced by TFD [txq->q.read_ptr]
 244  * @trans - transport private data
 245  * @txq - tx queue
 246  * @index - the index of the TFD to be freed
 247  *@dma_dir - the direction of the DMA mapping
 248  *
 249  * Does NOT advance any TFD circular buffer read/write indexes
 250  * Does NOT free the TFD itself (which is within circular buffer)
 251  */
 252 void iwlagn_txq_free_tfd(struct iwl_trans *trans, struct iwl_tx_queue *txq,
 253         int index, enum dma_data_direction dma_dir)
 254 {
 255         struct iwl_tfd *tfd_tmp = txq->tfds;
 256
 257         lockdep_assert_held(&txq->lock);
 258
 259         iwlagn_unmap_tfd(trans, &txq->meta[index], &tfd_tmp[index], dma_dir);
 260
 261         /* free SKB */
 262         if (txq->skbs) {
 263                 struct sk_buff *skb;
 264
 265                 skb = txq->skbs[index];
 266
 267                 /* Can be called from irqs-disabled context
 268                  * If skb is not NULL, it means that the whole queue is being
 269                  * freed and that the queue is not empty - free the skb
 270                  */
 271                 if (skb) {
 272                         iwl_op_mode_free_skb(trans->op_mode, skb);
 273                         txq->skbs[index] = NULL;
 274                 }
 275         }
 276 }
 277
 278 int iwlagn_txq_attach_buf_to_tfd(struct iwl_trans *trans,
 279                                  struct iwl_tx_queue *txq,
 280                                  dma_addr_t addr, u16 len,
 281                                  u8 reset)
 282 {
 283         struct iwl_queue *q;
 284         struct iwl_tfd *tfd, *tfd_tmp;
 285         u32 num_tbs;
 286
 287         q = &txq->q;
 288         tfd_tmp = txq->tfds;
 289         tfd = &tfd_tmp[q->write_ptr];
 290
 291         if (reset)
 292                 memset(tfd, 0, sizeof(*tfd));
 293
 294         num_tbs = iwl_tfd_get_num_tbs(tfd);
 295
 296         /* Each TFD can point to a maximum 20 Tx buffers */
 297         if (num_tbs >= IWL_NUM_OF_TBS) {
 298                 IWL_ERR(trans, "Error can not send more than %d chunks\n",
 299                           IWL_NUM_OF_TBS);
 300                 return -EINVAL;
 301         }
 302
 303         if (WARN_ON(addr & ~DMA_BIT_MASK(36)))
 304                 return -EINVAL;
 305
 306         if (unlikely(addr & ~IWL_TX_DMA_MASK))
 307                 IWL_ERR(trans, "Unaligned address = %llx\n",
 308                           (unsigned long long)addr);
 309
 310         iwl_tfd_set_tb(tfd, num_tbs, addr, len);
 311
 312         return 0;
 313 }
 314
 315 /*************** DMA-QUEUE-GENERAL-FUNCTIONS  *****
 316  * DMA services
 317  *
 318  * Theory of operation
 319  *
 320  * A Tx or Rx queue resides in host DRAM, and is comprised of a circular buffer
 321  * of buffer descriptors, each of which points to one or more data buffers for
 322  * the device to read from or fill.  Driver and device exchange status of each
 323  * queue via "read" and "write" pointers.  Driver keeps minimum of 2 empty
 324  * entries in each circular buffer, to protect against confusing empty and full
 325  * queue states.
 326  *
 327  * The device reads or writes the data in the queues via the device's several
 328  * DMA/FIFO channels.  Each queue is mapped to a single DMA channel.
 329  *
 330  * For Tx queue, there are low mark and high mark limits. If, after queuing
 331  * the packet for Tx, free space become < low mark, Tx queue stopped. When
 332  * reclaiming packets (on 'tx done IRQ), if free space become > high mark,
 333  * Tx queue resumed.
 334  *
 335  ***************************************************/
 336
 337 int iwl_queue_space(const struct iwl_queue *q)
 338 {
 339         int s = q->read_ptr - q->write_ptr;
 340
 341         if (q->read_ptr > q->write_ptr)
 342                 s -= q->n_bd;
 343
 344         if (s <= 0)
 345                 s += q->n_window;
 346         /* keep some reserve to not confuse empty and full situations */
 347         s -= 2;
 348         if (s < 0)
 349                 s = 0;
 350         return s;
 351 }
 352
 353 /**
 354  * iwl_queue_init - Initialize queue's high/low-water and read/write indexes
 355  */
 356 int iwl_queue_init(struct iwl_queue *q, int count, int slots_num, u32 id)
 357 {
 358         q->n_bd = count;
 359         q->n_window = slots_num;
 360         q->id = id;
 361
 362         /* count must be power-of-two size, otherwise iwl_queue_inc_wrap
 363          * and iwl_queue_dec_wrap are broken. */
 364         if (WARN_ON(!is_power_of_2(count)))
 365                 return -EINVAL;
 366
 367         /* slots_num must be power-of-two size, otherwise
 368          * get_cmd_index is broken. */
 369         if (WARN_ON(!is_power_of_2(slots_num)))
 370                 return -EINVAL;
 371
 372         q->low_mark = q->n_window / 4;
 373         if (q->low_mark < 4)
 374                 q->low_mark = 4;
 375
 376         q->high_mark = q->n_window / 8;
 377         if (q->high_mark < 2)
 378                 q->high_mark = 2;
 379
 380         q->write_ptr = q->read_ptr = 0;
 381
 382         return 0;
 383 }
 384
 385 static void iwlagn_txq_inval_byte_cnt_tbl(struct iwl_trans *trans,
 386                                           struct iwl_tx_queue *txq)
 387 {
 388         struct iwl_trans_pcie *trans_pcie =
 389                 IWL_TRANS_GET_PCIE_TRANS(trans);
 390         struct iwlagn_scd_bc_tbl *scd_bc_tbl = trans_pcie->scd_bc_tbls.addr;
 391         int txq_id = txq->q.id;
 392         int read_ptr = txq->q.read_ptr;
 393         u8 sta_id = 0;
 394         __le16 bc_ent;
 395         struct iwl_tx_cmd *tx_cmd =
 396                 (struct iwl_tx_cmd *) txq->cmd[txq->q.read_ptr]->payload;
 397
 398         WARN_ON(read_ptr >= TFD_QUEUE_SIZE_MAX);
 399
 400         if (txq_id != trans->shrd->cmd_queue)
 401                 sta_id = tx_cmd->sta_id;
 402
 403         bc_ent = cpu_to_le16(1 | (sta_id << 12));
 404         scd_bc_tbl[txq_id].tfd_offset[read_ptr] = bc_ent;
 405
 406         if (read_ptr < TFD_QUEUE_SIZE_BC_DUP)
 407                 scd_bc_tbl[txq_id].
 408                         tfd_offset[TFD_QUEUE_SIZE_MAX + read_ptr] = bc_ent;
 409 }
 410
 411 static int iwlagn_tx_queue_set_q2ratid(struct iwl_trans *trans, u16 ra_tid,
 412                                         u16 txq_id)
 413 {
 414         u32 tbl_dw_addr;
 415         u32 tbl_dw;
 416         u16 scd_q2ratid;
 417
 418         struct iwl_trans_pcie *trans_pcie =
 419                 IWL_TRANS_GET_PCIE_TRANS(trans);
 420
 421         scd_q2ratid = ra_tid & SCD_QUEUE_RA_TID_MAP_RATID_MSK;
 422
 423         tbl_dw_addr = trans_pcie->scd_base_addr +
 424                         SCD_TRANS_TBL_OFFSET_QUEUE(txq_id);
 425
 426         tbl_dw = iwl_read_targ_mem(trans, tbl_dw_addr);
 427
 428         if (txq_id & 0x1)
 429                 tbl_dw = (scd_q2ratid << 16) | (tbl_dw & 0x0000FFFF);
 430         else
 431                 tbl_dw = scd_q2ratid | (tbl_dw & 0xFFFF0000);
 432
 433         iwl_write_targ_mem(trans, tbl_dw_addr, tbl_dw);
 434
 435         return 0;
 436 }
 437
 438 static void iwlagn_tx_queue_stop_scheduler(struct iwl_trans *trans, u16 txq_id)
 439 {
 440         /* Simply stop the queue, but don't change any configuration;
 441          * the SCD_ACT_EN bit is the write-enable mask for the ACTIVE bit. */
 442         iwl_write_prph(trans,
 443                 SCD_QUEUE_STATUS_BITS(txq_id),
 444                 (0 << SCD_QUEUE_STTS_REG_POS_ACTIVE)|
 445                 (1 << SCD_QUEUE_STTS_REG_POS_SCD_ACT_EN));
 446 }
 447
 448 void iwl_trans_set_wr_ptrs(struct iwl_trans *trans,
 449                                 int txq_id, u32 index)
 450 {
 451         IWL_DEBUG_TX_QUEUES(trans, "Q %d  WrPtr: %d", txq_id, index & 0xff);
 452         iwl_write_direct32(trans, HBUS_TARG_WRPTR,
 453                         (index & 0xff) | (txq_id << 8));
 454         iwl_write_prph(trans, SCD_QUEUE_RDPTR(txq_id), index);
 455 }
 456
 457 void iwl_trans_tx_queue_set_status(struct iwl_trans *trans,
 458                                         struct iwl_tx_queue *txq,
 459                                         int tx_fifo_id, int scd_retry)
 460 {
 461         struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans);
 462         int txq_id = txq->q.id;
 463         int active =
 464                 test_bit(txq_id, &trans_pcie->txq_ctx_active_msk) ? 1 : 0;
 465
 466         iwl_write_prph(trans, SCD_QUEUE_STATUS_BITS(txq_id),
 467                         (active << SCD_QUEUE_STTS_REG_POS_ACTIVE) |
 468                         (tx_fifo_id << SCD_QUEUE_STTS_REG_POS_TXF) |
 469                         (1 << SCD_QUEUE_STTS_REG_POS_WSL) |
 470                         SCD_QUEUE_STTS_REG_MSK);
 471
 472         txq->sched_retry = scd_retry;
 473
 474         if (active)
 475                 IWL_DEBUG_TX_QUEUES(trans, "Activate %s Queue %d on FIFO %d\n",
 476                         scd_retry ? "BA" : "AC/CMD", txq_id, tx_fifo_id);
 477         else
 478                 IWL_DEBUG_TX_QUEUES(trans, "Deactivate %s Queue %d\n",
 479                         scd_retry ? "BA" : "AC/CMD", txq_id);
 480 }
 481
 482 static inline int get_ac_from_tid(u16 tid)
 483 {
 484         if (likely(tid < ARRAY_SIZE(tid_to_ac)))
 485                 return tid_to_ac[tid];
 486
 487         /* no support for TIDs 8-15 yet */
 488         return -EINVAL;
 489 }
 490
 491 static inline int get_fifo_from_tid(struct iwl_trans_pcie *trans_pcie,
 492                                     u8 ctx, u16 tid)
 493 {
 494         const u8 *ac_to_fifo = trans_pcie->ac_to_fifo[ctx];
 495         if (likely(tid < ARRAY_SIZE(tid_to_ac)))
 496                 return ac_to_fifo[tid_to_ac[tid]];
 497
 498         /* no support for TIDs 8-15 yet */
 499         return -EINVAL;
 500 }
 501
 502 static inline bool is_agg_txqid_valid(struct iwl_trans *trans, int txq_id)
 503 {
 504         if (txq_id < IWLAGN_FIRST_AMPDU_QUEUE)
 505                 return false;
 506         return txq_id < (IWLAGN_FIRST_AMPDU_QUEUE +
 507                 hw_params(trans).num_ampdu_queues);
 508 }
 509
 510 void iwl_trans_pcie_tx_agg_setup(struct iwl_trans *trans,
 511                                  enum iwl_rxon_context_id ctx, int sta_id,
 512                                  int tid, int frame_limit, u16 ssn)
 513 {
 514         int tx_fifo, txq_id;
 515         u16 ra_tid;
 516         unsigned long flags;
 517
 518         struct iwl_trans_pcie *trans_pcie =
 519                 IWL_TRANS_GET_PCIE_TRANS(trans);
 520
 521         if (WARN_ON(sta_id == IWL_INVALID_STATION))
 522                 return;
 523         if (WARN_ON(tid >= IWL_MAX_TID_COUNT))
 524                 return;
 525
 526         tx_fifo = get_fifo_from_tid(trans_pcie, ctx, tid);
 527         if (WARN_ON(tx_fifo < 0)) {
 528                 IWL_ERR(trans, "txq_agg_setup, bad fifo: %d\n", tx_fifo);
 529                 return;
 530         }
 531
 532         txq_id = trans_pcie->agg_txq[sta_id][tid];
 533         if (WARN_ON_ONCE(is_agg_txqid_valid(trans, txq_id) == false)) {
 534                 IWL_ERR(trans,
 535                         "queue number out of range: %d, must be %d to %d\n",
 536                         txq_id, IWLAGN_FIRST_AMPDU_QUEUE,
 537                         IWLAGN_FIRST_AMPDU_QUEUE +
 538                         hw_params(trans).num_ampdu_queues - 1);
 539                 return;
 540         }
 541
 542         ra_tid = BUILD_RAxTID(sta_id, tid);
 543
 544         spin_lock_irqsave(&trans_pcie->irq_lock, flags);
 545
 546         /* Stop this Tx queue before configuring it */
 547         iwlagn_tx_queue_stop_scheduler(trans, txq_id);
 548
 549         /* Map receiver-address / traffic-ID to this queue */
 550         iwlagn_tx_queue_set_q2ratid(trans, ra_tid, txq_id);
 551
 552         /* Set this queue as a chain-building queue */
 553         iwl_set_bits_prph(trans, SCD_QUEUECHAIN_SEL, (1<<txq_id));
 554
 555         /* enable aggregations for the queue */
 556         iwl_set_bits_prph(trans, SCD_AGGR_SEL, (1<<txq_id));
 557
 558         /* Place first TFD at index corresponding to start sequence number.
 559          * Assumes that ssn_idx is valid (!= 0xFFF) */
 560         trans_pcie->txq[txq_id].q.read_ptr = (ssn & 0xff);
 561         trans_pcie->txq[txq_id].q.write_ptr = (ssn & 0xff);
 562         iwl_trans_set_wr_ptrs(trans, txq_id, ssn);
 563
 564         /* Set up Tx window size and frame limit for this queue */
 565         iwl_write_targ_mem(trans, trans_pcie->scd_base_addr +
 566                         SCD_CONTEXT_QUEUE_OFFSET(txq_id) +
 567                         sizeof(u32),
 568                         ((frame_limit <<
 569                         SCD_QUEUE_CTX_REG2_WIN_SIZE_POS) &
 570                         SCD_QUEUE_CTX_REG2_WIN_SIZE_MSK) |
 571                         ((frame_limit <<
 572                         SCD_QUEUE_CTX_REG2_FRAME_LIMIT_POS) &
 573                         SCD_QUEUE_CTX_REG2_FRAME_LIMIT_MSK));
 574
 575         iwl_set_bits_prph(trans, SCD_INTERRUPT_MASK, (1 << txq_id));
 576
 577         /* Set up Status area in SRAM, map to Tx DMA/FIFO, activate the queue */
 578         iwl_trans_tx_queue_set_status(trans, &trans_pcie->txq[txq_id],
 579                                         tx_fifo, 1);
 580
 581         trans_pcie->txq[txq_id].sta_id = sta_id;
 582         trans_pcie->txq[txq_id].tid = tid;
 583
 584         spin_unlock_irqrestore(&trans_pcie->irq_lock, flags);
 585 }
 586
 587 /*
 588  * Find first available (lowest unused) Tx Queue, mark it "active".
 589  * Called only when finding queue for aggregation.
 590  * Should never return anything < 7, because they should already
 591  * be in use as EDCA AC (0-3), Command (4), reserved (5, 6)
 592  */
 593 static int iwlagn_txq_ctx_activate_free(struct iwl_trans *trans)
 594 {
 595         struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans);
 596         int txq_id;
 597
 598         for (txq_id = 0; txq_id < hw_params(trans).max_txq_num; txq_id++)
 599                 if (!test_and_set_bit(txq_id,
 600                                         &trans_pcie->txq_ctx_active_msk))
 601                         return txq_id;
 602         return -1;
 603 }
 604
 605 int iwl_trans_pcie_tx_agg_alloc(struct iwl_trans *trans,
 606                                 int sta_id, int tid)
 607 {
 608         struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans);
 609         int txq_id;
 610
 611         txq_id = iwlagn_txq_ctx_activate_free(trans);
 612         if (txq_id == -1) {
 613                 IWL_ERR(trans, "No free aggregation queue available\n");
 614                 return -ENXIO;
 615         }
 616
 617         trans_pcie->agg_txq[sta_id][tid] = txq_id;
 618         iwl_set_swq_id(&trans_pcie->txq[txq_id], get_ac_from_tid(tid), txq_id);
 619
 620         return 0;
 621 }
 622
 623 int iwl_trans_pcie_tx_agg_disable(struct iwl_trans *trans, int sta_id, int tid)
 624 {
 625         struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans);
 626         u8 txq_id = trans_pcie->agg_txq[sta_id][tid];
 627
 628         if (WARN_ON_ONCE(is_agg_txqid_valid(trans, txq_id) == false)) {
 629                 IWL_ERR(trans,
 630                         "queue number out of range: %d, must be %d to %d\n",
 631                         txq_id, IWLAGN_FIRST_AMPDU_QUEUE,
 632                         IWLAGN_FIRST_AMPDU_QUEUE +
 633                         hw_params(trans).num_ampdu_queues - 1);
 634                 return -EINVAL;
 635         }
 636
 637         iwlagn_tx_queue_stop_scheduler(trans, txq_id);
 638
 639         iwl_clear_bits_prph(trans, SCD_AGGR_SEL, (1 << txq_id));
 640
 641         trans_pcie->agg_txq[sta_id][tid] = 0;
 642         trans_pcie->txq[txq_id].q.read_ptr = 0;
 643         trans_pcie->txq[txq_id].q.write_ptr = 0;
 644         /* supposes that ssn_idx is valid (!= 0xFFF) */
 645         iwl_trans_set_wr_ptrs(trans, txq_id, 0);
 646
 647         iwl_clear_bits_prph(trans, SCD_INTERRUPT_MASK, (1 << txq_id));
 648         iwl_txq_ctx_deactivate(trans_pcie, txq_id);
 649         iwl_trans_tx_queue_set_status(trans, &trans_pcie->txq[txq_id], 0, 0);
 650         return 0;
 651 }
 652
 653 /*************** HOST COMMAND QUEUE FUNCTIONS   *****/
 654
 655 /**
 656  * iwl_enqueue_hcmd - enqueue a uCode command
 657  * @priv: device private data point
 658  * @cmd: a point to the ucode command structure
 659  *
 660  * The function returns < 0 values to indicate the operation is
 661  * failed. On success, it turns the index (> 0) of command in the
 662  * command queue.
 663  */
 664 static int iwl_enqueue_hcmd(struct iwl_trans *trans, struct iwl_host_cmd *cmd)
 665 {
 666         struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans);
 667         struct iwl_tx_queue *txq = &trans_pcie->txq[trans->shrd->cmd_queue];
 668         struct iwl_queue *q = &txq->q;
 669         struct iwl_device_cmd *out_cmd;
 670         struct iwl_cmd_meta *out_meta;
 671         dma_addr_t phys_addr;
 672         u32 idx;
 673         u16 copy_size, cmd_size;
 674         bool is_ct_kill = false;
 675         bool had_nocopy = false;
 676         int i;
 677         u8 *cmd_dest;
 678 #ifdef CONFIG_IWLWIFI_DEVICE_TRACING
 679         const void *trace_bufs[IWL_MAX_CMD_TFDS + 1] = {};
 680         int trace_lens[IWL_MAX_CMD_TFDS + 1] = {};
 681         int trace_idx;
 682 #endif
 683
 684         if (test_bit(STATUS_FW_ERROR, &trans->shrd->status)) {
 685                 IWL_WARN(trans, "fw recovery, no hcmd send\n");
 686                 return -EIO;
 687         }
 688
 689         if ((trans->shrd->ucode_owner == IWL_OWNERSHIP_TM) &&
 690             !(cmd->flags & CMD_ON_DEMAND)) {
 691                 IWL_DEBUG_HC(trans, "tm own the uCode, no regular hcmd send\n");
 692                 return -EIO;
 693         }
 694
 695         copy_size = sizeof(out_cmd->hdr);
 696         cmd_size = sizeof(out_cmd->hdr);
 697
 698         /* need one for the header if the first is NOCOPY */
 699         BUILD_BUG_ON(IWL_MAX_CMD_TFDS > IWL_NUM_OF_TBS - 1);
 700
 701         for (i = 0; i < IWL_MAX_CMD_TFDS; i++) {
 702                 if (!cmd->len[i])
 703                         continue;
 704                 if (cmd->dataflags[i] & IWL_HCMD_DFL_NOCOPY) {
 705                         had_nocopy = true;
 706                 } else {
 707                         /* NOCOPY must not be followed by normal! */
 708                         if (WARN_ON(had_nocopy))
 709                                 return -EINVAL;
 710                         copy_size += cmd->len[i];
 711                 }
 712                 cmd_size += cmd->len[i];
 713         }
 714
 715         /*
 716          * If any of the command structures end up being larger than
 717          * the TFD_MAX_PAYLOAD_SIZE and they aren't dynamically
 718          * allocated into separate TFDs, then we will need to
 719          * increase the size of the buffers.
 720          */
 721         if (WARN_ON(copy_size > TFD_MAX_PAYLOAD_SIZE))
 722                 return -EINVAL;
 723
 724         spin_lock_bh(&txq->lock);
 725
 726         if (iwl_queue_space(q) < ((cmd->flags & CMD_ASYNC) ? 2 : 1)) {
 727                 spin_unlock_bh(&txq->lock);
 728
 729                 IWL_ERR(trans, "No space in command queue\n");
 730                 is_ct_kill = iwl_check_for_ct_kill(priv(trans));
 731                 if (!is_ct_kill) {
 732                         IWL_ERR(trans, "Restarting adapter queue is full\n");
 733                         iwl_op_mode_nic_error(trans->op_mode);
 734                 }
 735                 return -ENOSPC;
 736         }
 737
 738         idx = get_cmd_index(q, q->write_ptr);
 739         out_cmd = txq->cmd[idx];
 740         out_meta = &txq->meta[idx];
 741
 742         memset(out_meta, 0, sizeof(*out_meta)); /* re-initialize to NULL */
 743         if (cmd->flags & CMD_WANT_SKB)
 744                 out_meta->source = cmd;
 745
 746         /* set up the header */
 747
 748         out_cmd->hdr.cmd = cmd->id;
 749         out_cmd->hdr.flags = 0;
 750         out_cmd->hdr.sequence =
 751                 cpu_to_le16(QUEUE_TO_SEQ(trans->shrd->cmd_queue) |
 752                                          INDEX_TO_SEQ(q->write_ptr));
 753
 754         /* and copy the data that needs to be copied */
 755
 756         cmd_dest = out_cmd->payload;
 757         for (i = 0; i < IWL_MAX_CMD_TFDS; i++) {
 758                 if (!cmd->len[i])
 759                         continue;
 760                 if (cmd->dataflags[i] & IWL_HCMD_DFL_NOCOPY)
 761                         break;
 762                 memcpy(cmd_dest, cmd->data[i], cmd->len[i]);
 763                 cmd_dest += cmd->len[i];
 764         }
 765
 766         IWL_DEBUG_HC(trans, "Sending command %s (#%x), seq: 0x%04X, "
 767                         "%d bytes at %d[%d]:%d\n",
 768                         get_cmd_string(out_cmd->hdr.cmd),
 769                         out_cmd->hdr.cmd,
 770                         le16_to_cpu(out_cmd->hdr.sequence), cmd_size,
 771                         q->write_ptr, idx, trans->shrd->cmd_queue);
 772
 773         phys_addr = dma_map_single(trans->dev, &out_cmd->hdr, copy_size,
 774                                 DMA_BIDIRECTIONAL);
 775         if (unlikely(dma_mapping_error(trans->dev, phys_addr))) {
 776                 idx = -ENOMEM;
 777                 goto out;
 778         }
 779
 780         dma_unmap_addr_set(out_meta, mapping, phys_addr);
 781         dma_unmap_len_set(out_meta, len, copy_size);
 782
 783         iwlagn_txq_attach_buf_to_tfd(trans, txq,
 784                                         phys_addr, copy_size, 1);
 785 #ifdef CONFIG_IWLWIFI_DEVICE_TRACING
 786         trace_bufs[0] = &out_cmd->hdr;
 787         trace_lens[0] = copy_size;
 788         trace_idx = 1;
 789 #endif
 790
 791         for (i = 0; i < IWL_MAX_CMD_TFDS; i++) {
 792                 if (!cmd->len[i])
 793                         continue;
 794                 if (!(cmd->dataflags[i] & IWL_HCMD_DFL_NOCOPY))
 795                         continue;
 796                 phys_addr = dma_map_single(trans->dev,
 797                                            (void *)cmd->data[i],
 798                                            cmd->len[i], DMA_BIDIRECTIONAL);
 799                 if (dma_mapping_error(trans->dev, phys_addr)) {
 800                         iwlagn_unmap_tfd(trans, out_meta,
 801                                          &txq->tfds[q->write_ptr],
 802                                          DMA_BIDIRECTIONAL);
 803                         idx = -ENOMEM;
 804                         goto out;
 805                 }
 806
 807                 iwlagn_txq_attach_buf_to_tfd(trans, txq, phys_addr,
 808                                              cmd->len[i], 0);
 809 #ifdef CONFIG_IWLWIFI_DEVICE_TRACING
 810                 trace_bufs[trace_idx] = cmd->data[i];
 811                 trace_lens[trace_idx] = cmd->len[i];
 812                 trace_idx++;
 813 #endif
 814         }
 815
 816         out_meta->flags = cmd->flags;
 817
 818         txq->need_update = 1;
 819
 820         /* check that tracing gets all possible blocks */
 821         BUILD_BUG_ON(IWL_MAX_CMD_TFDS + 1 != 3);
 822 #ifdef CONFIG_IWLWIFI_DEVICE_TRACING
 823         trace_iwlwifi_dev_hcmd(priv(trans), cmd->flags,
 824                                trace_bufs[0], trace_lens[0],
 825                                trace_bufs[1], trace_lens[1],
 826                                trace_bufs[2], trace_lens[2]);
 827 #endif
 828
 829         /* Increment and update queue's write index */
 830         q->write_ptr = iwl_queue_inc_wrap(q->write_ptr, q->n_bd);
 831         iwl_txq_update_write_ptr(trans, txq);
 832
 833  out:
 834         spin_unlock_bh(&txq->lock);
 835         return idx;
 836 }
 837
 838 /**
 839  * iwl_hcmd_queue_reclaim - Reclaim TX command queue entries already Tx'd
 840  *
 841  * When FW advances 'R' index, all entries between old and new 'R' index
 842  * need to be reclaimed. As result, some free space forms.  If there is
 843  * enough free space (> low mark), wake the stack that feeds us.
 844  */
 845 static void iwl_hcmd_queue_reclaim(struct iwl_trans *trans, int txq_id,
 846                                    int idx)
 847 {
 848         struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans);
 849         struct iwl_tx_queue *txq = &trans_pcie->txq[txq_id];
 850         struct iwl_queue *q = &txq->q;
 851         int nfreed = 0;
 852
 853         lockdep_assert_held(&txq->lock);
 854
 855         if ((idx >= q->n_bd) || (iwl_queue_used(q, idx) == 0)) {
 856                 IWL_ERR(trans, "%s: Read index for DMA queue txq id (%d), "
 857                           "index %d is out of range [0-%d] %d %d.\n", __func__,
 858                           txq_id, idx, q->n_bd, q->write_ptr, q->read_ptr);
 859                 return;
 860         }
 861
 862         for (idx = iwl_queue_inc_wrap(idx, q->n_bd); q->read_ptr != idx;
 863              q->read_ptr = iwl_queue_inc_wrap(q->read_ptr, q->n_bd)) {
 864
 865                 if (nfreed++ > 0) {
 866                         IWL_ERR(trans, "HCMD skipped: index (%d) %d %d\n", idx,
 867                                         q->write_ptr, q->read_ptr);
 868                         iwl_op_mode_nic_error(trans->op_mode);
 869                 }
 870
 871         }
 872 }
 873
 874 /**
 875  * iwl_tx_cmd_complete - Pull unused buffers off the queue and reclaim them
 876  * @rxb: Rx buffer to reclaim
 877  * @handler_status: return value of the handler of the command
 878  *      (put in setup_rx_handlers)
 879  *
 880  * If an Rx buffer has an async callback associated with it the callback
 881  * will be executed.  The attached skb (if present) will only be freed
 882  * if the callback returns 1
 883  */
 884 void iwl_tx_cmd_complete(struct iwl_trans *trans, struct iwl_rx_cmd_buffer *rxb,
 885                          int handler_status)
 886 {
 887         struct iwl_rx_packet *pkt = rxb_addr(rxb);
 888         u16 sequence = le16_to_cpu(pkt->hdr.sequence);
 889         int txq_id = SEQ_TO_QUEUE(sequence);
 890         int index = SEQ_TO_INDEX(sequence);
 891         int cmd_index;
 892         struct iwl_device_cmd *cmd;
 893         struct iwl_cmd_meta *meta;
 894         struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans);
 895         struct iwl_tx_queue *txq = &trans_pcie->txq[trans->shrd->cmd_queue];
 896
 897         /* If a Tx command is being handled and it isn't in the actual
 898          * command queue then there a command routing bug has been introduced
 899          * in the queue management code. */
 900         if (WARN(txq_id != trans->shrd->cmd_queue,
 901                  "wrong command queue %d (should be %d), sequence 0x%X readp=%d writep=%d\n",
 902                   txq_id, trans->shrd->cmd_queue, sequence,
 903                   trans_pcie->txq[trans->shrd->cmd_queue].q.read_ptr,
 904                   trans_pcie->txq[trans->shrd->cmd_queue].q.write_ptr)) {
 905                 iwl_print_hex_error(trans, pkt, 32);
 906                 return;
 907         }
 908
 909         spin_lock(&txq->lock);
 910
 911         cmd_index = get_cmd_index(&txq->q, index);
 912         cmd = txq->cmd[cmd_index];
 913         meta = &txq->meta[cmd_index];
 914
 915         txq->time_stamp = jiffies;
 916
 917         iwlagn_unmap_tfd(trans, meta, &txq->tfds[index],
 918                          DMA_BIDIRECTIONAL);
 919
 920         /* Input error checking is done when commands are added to queue. */
 921         if (meta->flags & CMD_WANT_SKB) {
 922                 struct page *p = rxb_steal_page(rxb);
 923
 924                 meta->source->resp_pkt = pkt;
 925                 meta->source->_rx_page_addr = (unsigned long)page_address(p);
 926                 meta->source->_rx_page_order = hw_params(trans).rx_page_order;
 927                 meta->source->handler_status = handler_status;
 928         }
 929
 930         iwl_hcmd_queue_reclaim(trans, txq_id, index);
 931
 932         if (!(meta->flags & CMD_ASYNC)) {
 933                 if (!test_bit(STATUS_HCMD_ACTIVE, &trans->shrd->status)) {
 934                         IWL_WARN(trans,
 935                                  "HCMD_ACTIVE already clear for command %s\n",
 936                                  get_cmd_string(cmd->hdr.cmd));
 937                 }
 938                 clear_bit(STATUS_HCMD_ACTIVE, &trans->shrd->status);
 939                 IWL_DEBUG_INFO(trans, "Clearing HCMD_ACTIVE for command %s\n",
 940                                get_cmd_string(cmd->hdr.cmd));
 941                 wake_up(&trans->shrd->wait_command_queue);
 942         }
 943
 944         meta->flags = 0;
 945
 946         spin_unlock(&txq->lock);
 947 }
 948
 949 #define HOST_COMPLETE_TIMEOUT (2 * HZ)
 950
 951 static int iwl_send_cmd_async(struct iwl_trans *trans, struct iwl_host_cmd *cmd)
 952 {
 953         int ret;
 954
 955         /* An asynchronous command can not expect an SKB to be set. */
 956         if (WARN_ON(cmd->flags & CMD_WANT_SKB))
 957                 return -EINVAL;
 958
 959
 960         ret = iwl_enqueue_hcmd(trans, cmd);
 961         if (ret < 0) {
 962                 IWL_ERR(trans,
 963                         "Error sending %s: enqueue_hcmd failed: %d\n",
 964                           get_cmd_string(cmd->id), ret);
 965                 return ret;
 966         }
 967         return 0;
 968 }
 969
 970 static int iwl_send_cmd_sync(struct iwl_trans *trans, struct iwl_host_cmd *cmd)
 971 {
 972         struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans);
 973         int cmd_idx;
 974         int ret;
 975
 976         IWL_DEBUG_INFO(trans, "Attempting to send sync command %s\n",
 977                         get_cmd_string(cmd->id));
 978
 979         if (test_bit(STATUS_FW_ERROR, &trans->shrd->status)) {
 980                 IWL_ERR(trans, "Command %s failed: FW Error\n",
 981                                get_cmd_string(cmd->id));
 982                 return -EIO;
 983         }
 984
 985         if (WARN_ON(test_and_set_bit(STATUS_HCMD_ACTIVE,
 986                                      &trans->shrd->status))) {
 987                 IWL_ERR(trans, "Command %s: a command is already active!\n",
 988                         get_cmd_string(cmd->id));
 989                 return -EIO;
 990         }
 991
 992         IWL_DEBUG_INFO(trans, "Setting HCMD_ACTIVE for command %s\n",
 993                         get_cmd_string(cmd->id));
 994
 995         cmd_idx = iwl_enqueue_hcmd(trans, cmd);
 996         if (cmd_idx < 0) {
 997                 ret = cmd_idx;
 998                 clear_bit(STATUS_HCMD_ACTIVE, &trans->shrd->status);
 999                 IWL_ERR(trans,
1000                         "Error sending %s: enqueue_hcmd failed: %d\n",
1001                           get_cmd_string(cmd->id), ret);
1002                 return ret;
1003         }
1004
1005         ret = wait_event_timeout(trans->shrd->wait_command_queue,
1006                         !test_bit(STATUS_HCMD_ACTIVE, &trans->shrd->status),
1007                         HOST_COMPLETE_TIMEOUT);
1008         if (!ret) {
1009                 if (test_bit(STATUS_HCMD_ACTIVE, &trans->shrd->status)) {
1010                         struct iwl_tx_queue *txq =
1011                                 &trans_pcie->txq[trans->shrd->cmd_queue];
1012                         struct iwl_queue *q = &txq->q;
1013
1014                         IWL_ERR(trans,
1015                                 "Error sending %s: time out after %dms.\n",
1016                                 get_cmd_string(cmd->id),
1017                                 jiffies_to_msecs(HOST_COMPLETE_TIMEOUT));
1018
1019                         IWL_ERR(trans,
1020                                 "Current CMD queue read_ptr %d write_ptr %d\n",
1021                                 q->read_ptr, q->write_ptr);
1022
1023                         clear_bit(STATUS_HCMD_ACTIVE, &trans->shrd->status);
1024                         IWL_DEBUG_INFO(trans, "Clearing HCMD_ACTIVE for command"
1025                                  "%s\n", get_cmd_string(cmd->id));
1026                         ret = -ETIMEDOUT;
1027                         goto cancel;
1028                 }
1029         }
1030
1031         if ((cmd->flags & CMD_WANT_SKB) && !cmd->resp_pkt) {
1032                 IWL_ERR(trans, "Error: Response NULL in '%s'\n",
1033                           get_cmd_string(cmd->id));
1034                 ret = -EIO;
1035                 goto cancel;
1036         }
1037
1038         return 0;
1039
1040 cancel:
1041         if (cmd->flags & CMD_WANT_SKB) {
1042                 /*
1043                  * Cancel the CMD_WANT_SKB flag for the cmd in the
1044                  * TX cmd queue. Otherwise in case the cmd comes
1045                  * in later, it will possibly set an invalid
1046                  * address (cmd->meta.source).
1047                  */
1048                 trans_pcie->txq[trans->shrd->cmd_queue].meta[cmd_idx].flags &=
1049                                                         ~CMD_WANT_SKB;
1050         }
1051
1052         if (cmd->resp_pkt) {
1053                 iwl_free_resp(cmd);
1054                 cmd->resp_pkt = NULL;
1055         }
1056
1057         return ret;
1058 }
1059
1060 int iwl_trans_pcie_send_cmd(struct iwl_trans *trans, struct iwl_host_cmd *cmd)
1061 {
1062         if (cmd->flags & CMD_ASYNC)
1063                 return iwl_send_cmd_async(trans, cmd);
1064
1065         return iwl_send_cmd_sync(trans, cmd);
1066 }
1067
1068 /* Frees buffers until index _not_ inclusive */
1069 int iwl_tx_queue_reclaim(struct iwl_trans *trans, int txq_id, int index,
1070                          struct sk_buff_head *skbs)
1071 {
1072         struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans);
1073         struct iwl_tx_queue *txq = &trans_pcie->txq[txq_id];
1074         struct iwl_queue *q = &txq->q;
1075         int last_to_free;
1076         int freed = 0;
1077
1078         /* This function is not meant to release cmd queue*/
1079         if (WARN_ON(txq_id == trans->shrd->cmd_queue))
1080                 return 0;
1081
1082         lockdep_assert_held(&txq->lock);
1083
1084         /*Since we free until index _not_ inclusive, the one before index is
1085          * the last we will free. This one must be used */
1086         last_to_free = iwl_queue_dec_wrap(index, q->n_bd);
1087
1088         if ((index >= q->n_bd) ||
1089            (iwl_queue_used(q, last_to_free) == 0)) {
1090                 IWL_ERR(trans, "%s: Read index for DMA queue txq id (%d), "
1091                           "last_to_free %d is out of range [0-%d] %d %d.\n",
1092                           __func__, txq_id, last_to_free, q->n_bd,
1093                           q->write_ptr, q->read_ptr);
1094                 return 0;
1095         }
1096
1097         if (WARN_ON(!skb_queue_empty(skbs)))
1098                 return 0;
1099
1100         for (;
1101              q->read_ptr != index;
1102              q->read_ptr = iwl_queue_inc_wrap(q->read_ptr, q->n_bd)) {
1103
1104                 if (WARN_ON_ONCE(txq->skbs[txq->q.read_ptr] == NULL))
1105                         continue;
1106
1107                 __skb_queue_tail(skbs, txq->skbs[txq->q.read_ptr]);
1108
1109                 txq->skbs[txq->q.read_ptr] = NULL;
1110
1111                 iwlagn_txq_inval_byte_cnt_tbl(trans, txq);
1112
1113                 iwlagn_txq_free_tfd(trans, txq, txq->q.read_ptr, DMA_TO_DEVICE);
1114                 freed++;
1115         }
1116         return freed;
1117 }