drivers/net/wireless/ath/ath9k/pci.c

   1 /*
   2  * Copyright (c) 2008-2009 Atheros Communications Inc.
   3  *
   4  * Permission to use, copy, modify, and/or distribute this software for any
   5  * purpose with or without fee is hereby granted, provided that the above
   6  * copyright notice and this permission notice appear in all copies.
   7  *
   8  * THE SOFTWARE IS PROVIDED "AS IS" AND THE AUTHOR DISCLAIMS ALL WARRANTIES
   9  * WITH REGARD TO THIS SOFTWARE INCLUDING ALL IMPLIED WARRANTIES OF
  10  * MERCHANTABILITY AND FITNESS. IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR
  11  * ANY SPECIAL, DIRECT, INDIRECT, OR CONSEQUENTIAL DAMAGES OR ANY DAMAGES
  12  * WHATSOEVER RESULTING FROM LOSS OF USE, DATA OR PROFITS, WHETHER IN AN
  13  * ACTION OF CONTRACT, NEGLIGENCE OR OTHER TORTIOUS ACTION, ARISING OUT OF
  14  * OR IN CONNECTION WITH THE USE OR PERFORMANCE OF THIS SOFTWARE.
  15  */
  16
  17 #include <linux/nl80211.h>
  18 #include <linux/pci.h>
  19 #include "ath9k.h"
  20
  21 static struct pci_device_id ath_pci_id_table[] __devinitdata = {
  22         { PCI_VDEVICE(ATHEROS, 0x0023) }, /* PCI   */
  23         { PCI_VDEVICE(ATHEROS, 0x0024) }, /* PCI-E */
  24         { PCI_VDEVICE(ATHEROS, 0x0027) }, /* PCI   */
  25         { PCI_VDEVICE(ATHEROS, 0x0029) }, /* PCI   */
  26         { PCI_VDEVICE(ATHEROS, 0x002A) }, /* PCI-E */
  27         { PCI_VDEVICE(ATHEROS, 0x002B) }, /* PCI-E */
  28         { 0 }
  29 };
  30
  31 /* return bus cachesize in 4B word units */
  32 static void ath_pci_read_cachesize(struct ath_softc *sc, int *csz)
  33 {
  34         u8 u8tmp;
  35
  36         pci_read_config_byte(to_pci_dev(sc->dev), PCI_CACHE_LINE_SIZE,
  37                              (u8 *)&u8tmp);
  38         *csz = (int)u8tmp;
  39
  40         /*
  41          * This check was put in to avoid "unplesant" consequences if
  42          * the bootrom has not fully initialized all PCI devices.
  43          * Sometimes the cache line size register is not set
  44          */
  45
  46         if (*csz == 0)
  47                 *csz = DEFAULT_CACHELINE >> 2;   /* Use the default size */
  48 }
  49
  50 static void ath_pci_cleanup(struct ath_softc *sc)
  51 {
  52         struct pci_dev *pdev = to_pci_dev(sc->dev);
  53
  54         pci_iounmap(pdev, sc->mem);
  55         pci_disable_device(pdev);
  56         pci_release_region(pdev, 0);
  57 }
  58
  59 static bool ath_pci_eeprom_read(struct ath_hw *ah, u32 off, u16 *data)
  60 {
  61         (void)REG_READ(ah, AR5416_EEPROM_OFFSET + (off << AR5416_EEPROM_S));
  62
  63         if (!ath9k_hw_wait(ah,
  64                            AR_EEPROM_STATUS_DATA,
  65                            AR_EEPROM_STATUS_DATA_BUSY |
  66                            AR_EEPROM_STATUS_DATA_PROT_ACCESS, 0,
  67                            AH_WAIT_TIMEOUT)) {
  68                 return false;
  69         }
  70
  71         *data = MS(REG_READ(ah, AR_EEPROM_STATUS_DATA),
  72                    AR_EEPROM_STATUS_DATA_VAL);
  73
  74         return true;
  75 }
  76
  77 static struct ath_bus_ops ath_pci_bus_ops = {
  78         .read_cachesize = ath_pci_read_cachesize,
  79         .cleanup = ath_pci_cleanup,
  80         .eeprom_read = ath_pci_eeprom_read,
  81 };
  82
  83 static int ath_pci_probe(struct pci_dev *pdev, const struct pci_device_id *id)
  84 {
  85         void __iomem *mem;
  86         struct ath_wiphy *aphy;
  87         struct ath_softc *sc;
  88         struct ieee80211_hw *hw;
  89         u8 csz;
  90         u32 val;
  91         int ret = 0;
  92         struct ath_hw *ah;
  93
  94         if (pci_enable_device(pdev))
  95                 return -EIO;
  96
  97         ret =  pci_set_dma_mask(pdev, DMA_BIT_MASK(32));
  98
  99         if (ret) {
 100                 printk(KERN_ERR "ath9k: 32-bit DMA not available\n");
 101                 goto bad;
 102         }
 103
 104         ret = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(32));
 105
 106         if (ret) {
 107                 printk(KERN_ERR "ath9k: 32-bit DMA consistent "
 108                         "DMA enable failed\n");
 109                 goto bad;
 110         }
 111
 112         /*
 113          * Cache line size is used to size and align various
 114          * structures used to communicate with the hardware.
 115          */
 116         pci_read_config_byte(pdev, PCI_CACHE_LINE_SIZE, &csz);
 117         if (csz == 0) {
 118                 /*
 119                  * Linux 2.4.18 (at least) writes the cache line size
 120                  * register as a 16-bit wide register which is wrong.
 121                  * We must have this setup properly for rx buffer
 122                  * DMA to work so force a reasonable value here if it
 123                  * comes up zero.
 124                  */
 125                 csz = L1_CACHE_BYTES / sizeof(u32);
 126                 pci_write_config_byte(pdev, PCI_CACHE_LINE_SIZE, csz);
 127         }
 128         /*
 129          * The default setting of latency timer yields poor results,
 130          * set it to the value used by other systems. It may be worth
 131          * tweaking this setting more.
 132          */
 133         pci_write_config_byte(pdev, PCI_LATENCY_TIMER, 0xa8);
 134
 135         pci_set_master(pdev);
 136
 137         /*
 138          * Disable the RETRY_TIMEOUT register (0x41) to keep
 139          * PCI Tx retries from interfering with C3 CPU state.
 140          */
 141         pci_read_config_dword(pdev, 0x40, &val);
 142         if ((val & 0x0000ff00) != 0)
 143                 pci_write_config_dword(pdev, 0x40, val & 0xffff00ff);
 144
 145         ret = pci_request_region(pdev, 0, "ath9k");
 146         if (ret) {
 147                 dev_err(&pdev->dev, "PCI memory region reserve error\n");
 148                 ret = -ENODEV;
 149                 goto bad;
 150         }
 151
 152         mem = pci_iomap(pdev, 0, 0);
 153         if (!mem) {
 154                 printk(KERN_ERR "PCI memory map error\n") ;
 155                 ret = -EIO;
 156                 goto bad1;
 157         }
 158
 159         hw = ieee80211_alloc_hw(sizeof(struct ath_wiphy) +
 160                                 sizeof(struct ath_softc), &ath9k_ops);
 161         if (hw == NULL) {
 162                 printk(KERN_ERR "ath_pci: no memory for ieee80211_hw\n");
 163                 goto bad2;
 164         }
 165
 166         SET_IEEE80211_DEV(hw, &pdev->dev);
 167         pci_set_drvdata(pdev, hw);
 168
 169         aphy = hw->priv;
 170         sc = (struct ath_softc *) (aphy + 1);
 171         aphy->sc = sc;
 172         aphy->hw = hw;
 173         sc->pri_wiphy = aphy;
 174         sc->hw = hw;
 175         sc->dev = &pdev->dev;
 176         sc->mem = mem;
 177         sc->bus_ops = &ath_pci_bus_ops;
 178
 179         if (ath_attach(id->device, sc) != 0) {
 180                 ret = -ENODEV;
 181                 goto bad3;
 182         }
 183
 184         /* setup interrupt service routine */
 185
 186         if (request_irq(pdev->irq, ath_isr, IRQF_SHARED, "ath", sc)) {
 187                 printk(KERN_ERR "%s: request_irq failed\n",
 188                         wiphy_name(hw->wiphy));
 189                 ret = -EIO;
 190                 goto bad4;
 191         }
 192
 193         sc->irq = pdev->irq;
 194
 195         ah = sc->sc_ah;
 196         printk(KERN_INFO
 197                "%s: Atheros AR%s MAC/BB Rev:%x "
 198                "AR%s RF Rev:%x: mem=0x%lx, irq=%d\n",
 199                wiphy_name(hw->wiphy),
 200                ath_mac_bb_name(ah->hw_version.macVersion),
 201                ah->hw_version.macRev,
 202                ath_rf_name((ah->hw_version.analog5GhzRev & AR_RADIO_SREV_MAJOR)),
 203                ah->hw_version.phyRev,
 204                (unsigned long)mem, pdev->irq);
 205
 206         return 0;
 207 bad4:
 208         ath_detach(sc);
 209 bad3:
 210         ieee80211_free_hw(hw);
 211 bad2:
 212         pci_iounmap(pdev, mem);
 213 bad1:
 214         pci_release_region(pdev, 0);
 215 bad:
 216         pci_disable_device(pdev);
 217         return ret;
 218 }
 219
 220 static void ath_pci_remove(struct pci_dev *pdev)
 221 {
 222         struct ieee80211_hw *hw = pci_get_drvdata(pdev);
 223         struct ath_wiphy *aphy = hw->priv;
 224         struct ath_softc *sc = aphy->sc;
 225
 226         ath_cleanup(sc);
 227 }
 228
 229 #ifdef CONFIG_PM
 230
 231 static int ath_pci_suspend(struct pci_dev *pdev, pm_message_t state)
 232 {
 233         struct ieee80211_hw *hw = pci_get_drvdata(pdev);
 234         struct ath_wiphy *aphy = hw->priv;
 235         struct ath_softc *sc = aphy->sc;
 236
 237         ath9k_hw_set_gpio(sc->sc_ah, ATH_LED_PIN, 1);
 238
 239         pci_save_state(pdev);
 240         pci_disable_device(pdev);
 241         pci_set_power_state(pdev, PCI_D3hot);
 242
 243         return 0;
 244 }
 245
 246 static int ath_pci_resume(struct pci_dev *pdev)
 247 {
 248         struct ieee80211_hw *hw = pci_get_drvdata(pdev);
 249         struct ath_wiphy *aphy = hw->priv;
 250         struct ath_softc *sc = aphy->sc;
 251         u32 val;
 252         int err;
 253
 254         err = pci_enable_device(pdev);
 255         if (err)
 256                 return err;
 257         pci_restore_state(pdev);
 258         /*
 259          * Suspend/Resume resets the PCI configuration space, so we have to
 260          * re-disable the RETRY_TIMEOUT register (0x41) to keep
 261          * PCI Tx retries from interfering with C3 CPU state
 262          */
 263         pci_read_config_dword(pdev, 0x40, &val);
 264         if ((val & 0x0000ff00) != 0)
 265                 pci_write_config_dword(pdev, 0x40, val & 0xffff00ff);
 266
 267         /* Enable LED */
 268         ath9k_hw_cfg_output(sc->sc_ah, ATH_LED_PIN,
 269                             AR_GPIO_OUTPUT_MUX_AS_OUTPUT);
 270         ath9k_hw_set_gpio(sc->sc_ah, ATH_LED_PIN, 1);
 271
 272         return 0;
 273 }
 274
 275 #endif /* CONFIG_PM */
 276
 277 MODULE_DEVICE_TABLE(pci, ath_pci_id_table);
 278
 279 static struct pci_driver ath_pci_driver = {
 280         .name       = "ath9k",
 281         .id_table   = ath_pci_id_table,
 282         .probe      = ath_pci_probe,
 283         .remove     = ath_pci_remove,
 284 #ifdef CONFIG_PM
 285         .suspend    = ath_pci_suspend,
 286         .resume     = ath_pci_resume,
 287 #endif /* CONFIG_PM */
 288 };
 289
 290 int ath_pci_init(void)
 291 {
 292         return pci_register_driver(&ath_pci_driver);
 293 }
 294
 295 void ath_pci_exit(void)
 296 {
 297         pci_unregister_driver(&ath_pci_driver);
 298 }