drivers/net/wireless/ath/ath5k/base.c

   1 /*-
   2  * Copyright (c) 2002-2005 Sam Leffler, Errno Consulting
   3  * Copyright (c) 2004-2005 Atheros Communications, Inc.
   4  * Copyright (c) 2006 Devicescape Software, Inc.
   5  * Copyright (c) 2007 Jiri Slaby <jirislaby@gmail.com>
   6  * Copyright (c) 2007 Luis R. Rodriguez <mcgrof@winlab.rutgers.edu>
   7  *
   8  * All rights reserved.
   9  *
  10  * Redistribution and use in source and binary forms, with or without
  11  * modification, are permitted provided that the following conditions
  12  * are met:
  13  * 1. Redistributions of source code must retain the above copyright
  14  *    notice, this list of conditions and the following disclaimer,
  15  *    without modification.
  16  * 2. Redistributions in binary form must reproduce at minimum a disclaimer
  17  *    similar to the "NO WARRANTY" disclaimer below ("Disclaimer") and any
  18  *    redistribution must be conditioned upon including a substantially
  19  *    similar Disclaimer requirement for further binary redistribution.
  20  * 3. Neither the names of the above-listed copyright holders nor the names
  21  *    of any contributors may be used to endorse or promote products derived
  22  *    from this software without specific prior written permission.
  23  *
  24  * Alternatively, this software may be distributed under the terms of the
  25  * GNU General Public License ("GPL") version 2 as published by the Free
  26  * Software Foundation.
  27  *
  28  * NO WARRANTY
  29  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  30  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  31  * LIMITED TO, THE IMPLIED WARRANTIES OF NONINFRINGEMENT, MERCHANTIBILITY
  32  * AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL
  33  * THE COPYRIGHT HOLDERS OR CONTRIBUTORS BE LIABLE FOR SPECIAL, EXEMPLARY,
  34  * OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  35  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  36  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER
  37  * IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  38  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF
  39  * THE POSSIBILITY OF SUCH DAMAGES.
  40  *
  41  */
  42
  43 #include <linux/module.h>
  44 #include <linux/delay.h>
  45 #include <linux/hardirq.h>
  46 #include <linux/if.h>
  47 #include <linux/io.h>
  48 #include <linux/netdevice.h>
  49 #include <linux/cache.h>
  50 #include <linux/pci.h>
  51 #include <linux/pci-aspm.h>
  52 #include <linux/ethtool.h>
  53 #include <linux/uaccess.h>
  54 #include <linux/slab.h>
  55
  56 #include <net/ieee80211_radiotap.h>
  57
  58 #include <asm/unaligned.h>
  59
  60 #include "base.h"
  61 #include "reg.h"
  62 #include "debug.h"
  63 #include "ani.h"
  64
  65 static int modparam_nohwcrypt;
  66 module_param_named(nohwcrypt, modparam_nohwcrypt, bool, S_IRUGO);
  67 MODULE_PARM_DESC(nohwcrypt, "Disable hardware encryption.");
  68
  69 static int modparam_all_channels;
  70 module_param_named(all_channels, modparam_all_channels, bool, S_IRUGO);
  71 MODULE_PARM_DESC(all_channels, "Expose all channels the device can use.");
  72
  73 /* Module info */
  74 MODULE_AUTHOR("Jiri Slaby");
  75 MODULE_AUTHOR("Nick Kossifidis");
  76 MODULE_DESCRIPTION("Support for 5xxx series of Atheros 802.11 wireless LAN cards.");
  77 MODULE_SUPPORTED_DEVICE("Atheros 5xxx WLAN cards");
  78 MODULE_LICENSE("Dual BSD/GPL");
  79 MODULE_VERSION("0.6.0 (EXPERIMENTAL)");
  80
  81 static int ath5k_reset(struct ath5k_softc *sc, struct ieee80211_channel *chan);
  82 static int ath5k_beacon_update(struct ieee80211_hw *hw,
  83                 struct ieee80211_vif *vif);
  84 static void ath5k_beacon_update_timers(struct ath5k_softc *sc, u64 bc_tsf);
  85
  86 /* Known PCI ids */
  87 static DEFINE_PCI_DEVICE_TABLE(ath5k_pci_id_table) = {
  88         { PCI_VDEVICE(ATHEROS, 0x0207) }, /* 5210 early */
  89         { PCI_VDEVICE(ATHEROS, 0x0007) }, /* 5210 */
  90         { PCI_VDEVICE(ATHEROS, 0x0011) }, /* 5311 - this is on AHB bus !*/
  91         { PCI_VDEVICE(ATHEROS, 0x0012) }, /* 5211 */
  92         { PCI_VDEVICE(ATHEROS, 0x0013) }, /* 5212 */
  93         { PCI_VDEVICE(3COM_2,  0x0013) }, /* 3com 5212 */
  94         { PCI_VDEVICE(3COM,    0x0013) }, /* 3com 3CRDAG675 5212 */
  95         { PCI_VDEVICE(ATHEROS, 0x1014) }, /* IBM minipci 5212 */
  96         { PCI_VDEVICE(ATHEROS, 0x0014) }, /* 5212 combatible */
  97         { PCI_VDEVICE(ATHEROS, 0x0015) }, /* 5212 combatible */
  98         { PCI_VDEVICE(ATHEROS, 0x0016) }, /* 5212 combatible */
  99         { PCI_VDEVICE(ATHEROS, 0x0017) }, /* 5212 combatible */
 100         { PCI_VDEVICE(ATHEROS, 0x0018) }, /* 5212 combatible */
 101         { PCI_VDEVICE(ATHEROS, 0x0019) }, /* 5212 combatible */
 102         { PCI_VDEVICE(ATHEROS, 0x001a) }, /* 2413 Griffin-lite */
 103         { PCI_VDEVICE(ATHEROS, 0x001b) }, /* 5413 Eagle */
 104         { PCI_VDEVICE(ATHEROS, 0x001c) }, /* PCI-E cards */
 105         { PCI_VDEVICE(ATHEROS, 0x001d) }, /* 2417 Nala */
 106         { 0 }
 107 };
 108 MODULE_DEVICE_TABLE(pci, ath5k_pci_id_table);
 109
 110 /* Known SREVs */
 111 static const struct ath5k_srev_name srev_names[] = {
 112         { "5210",       AR5K_VERSION_MAC,       AR5K_SREV_AR5210 },
 113         { "5311",       AR5K_VERSION_MAC,       AR5K_SREV_AR5311 },
 114         { "5311A",      AR5K_VERSION_MAC,       AR5K_SREV_AR5311A },
 115         { "5311B",      AR5K_VERSION_MAC,       AR5K_SREV_AR5311B },
 116         { "5211",       AR5K_VERSION_MAC,       AR5K_SREV_AR5211 },
 117         { "5212",       AR5K_VERSION_MAC,       AR5K_SREV_AR5212 },
 118         { "5213",       AR5K_VERSION_MAC,       AR5K_SREV_AR5213 },
 119         { "5213A",      AR5K_VERSION_MAC,       AR5K_SREV_AR5213A },
 120         { "2413",       AR5K_VERSION_MAC,       AR5K_SREV_AR2413 },
 121         { "2414",       AR5K_VERSION_MAC,       AR5K_SREV_AR2414 },
 122         { "5424",       AR5K_VERSION_MAC,       AR5K_SREV_AR5424 },
 123         { "5413",       AR5K_VERSION_MAC,       AR5K_SREV_AR5413 },
 124         { "5414",       AR5K_VERSION_MAC,       AR5K_SREV_AR5414 },
 125         { "2415",       AR5K_VERSION_MAC,       AR5K_SREV_AR2415 },
 126         { "5416",       AR5K_VERSION_MAC,       AR5K_SREV_AR5416 },
 127         { "5418",       AR5K_VERSION_MAC,       AR5K_SREV_AR5418 },
 128         { "2425",       AR5K_VERSION_MAC,       AR5K_SREV_AR2425 },
 129         { "2417",       AR5K_VERSION_MAC,       AR5K_SREV_AR2417 },
 130         { "xxxxx",      AR5K_VERSION_MAC,       AR5K_SREV_UNKNOWN },
 131         { "5110",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5110 },
 132         { "5111",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5111 },
 133         { "5111A",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_5111A },
 134         { "2111",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2111 },
 135         { "5112",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5112 },
 136         { "5112A",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_5112A },
 137         { "5112B",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_5112B },
 138         { "2112",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2112 },
 139         { "2112A",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_2112A },
 140         { "2112B",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_2112B },
 141         { "2413",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2413 },
 142         { "5413",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5413 },
 143         { "2316",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2316 },
 144         { "2317",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2317 },
 145         { "5424",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5424 },
 146         { "5133",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5133 },
 147         { "xxxxx",      AR5K_VERSION_RAD,       AR5K_SREV_UNKNOWN },
 148 };
 149
 150 static const struct ieee80211_rate ath5k_rates[] = {
 151         { .bitrate = 10,
 152           .hw_value = ATH5K_RATE_CODE_1M, },
 153         { .bitrate = 20,
 154           .hw_value = ATH5K_RATE_CODE_2M,
 155           .hw_value_short = ATH5K_RATE_CODE_2M | AR5K_SET_SHORT_PREAMBLE,
 156           .flags = IEEE80211_RATE_SHORT_PREAMBLE },
 157         { .bitrate = 55,
 158           .hw_value = ATH5K_RATE_CODE_5_5M,
 159           .hw_value_short = ATH5K_RATE_CODE_5_5M | AR5K_SET_SHORT_PREAMBLE,
 160           .flags = IEEE80211_RATE_SHORT_PREAMBLE },
 161         { .bitrate = 110,
 162           .hw_value = ATH5K_RATE_CODE_11M,
 163           .hw_value_short = ATH5K_RATE_CODE_11M | AR5K_SET_SHORT_PREAMBLE,
 164           .flags = IEEE80211_RATE_SHORT_PREAMBLE },
 165         { .bitrate = 60,
 166           .hw_value = ATH5K_RATE_CODE_6M,
 167           .flags = 0 },
 168         { .bitrate = 90,
 169           .hw_value = ATH5K_RATE_CODE_9M,
 170           .flags = 0 },
 171         { .bitrate = 120,
 172           .hw_value = ATH5K_RATE_CODE_12M,
 173           .flags = 0 },
 174         { .bitrate = 180,
 175           .hw_value = ATH5K_RATE_CODE_18M,
 176           .flags = 0 },
 177         { .bitrate = 240,
 178           .hw_value = ATH5K_RATE_CODE_24M,
 179           .flags = 0 },
 180         { .bitrate = 360,
 181           .hw_value = ATH5K_RATE_CODE_36M,
 182           .flags = 0 },
 183         { .bitrate = 480,
 184           .hw_value = ATH5K_RATE_CODE_48M,
 185           .flags = 0 },
 186         { .bitrate = 540,
 187           .hw_value = ATH5K_RATE_CODE_54M,
 188           .flags = 0 },
 189         /* XR missing */
 190 };
 191
 192 static inline void ath5k_txbuf_free_skb(struct ath5k_softc *sc,
 193                                 struct ath5k_buf *bf)
 194 {
 195         BUG_ON(!bf);
 196         if (!bf->skb)
 197                 return;
 198         pci_unmap_single(sc->pdev, bf->skbaddr, bf->skb->len,
 199                         PCI_DMA_TODEVICE);
 200         dev_kfree_skb_any(bf->skb);
 201         bf->skb = NULL;
 202         bf->skbaddr = 0;
 203         bf->desc->ds_data = 0;
 204 }
 205
 206 static inline void ath5k_rxbuf_free_skb(struct ath5k_softc *sc,
 207                                 struct ath5k_buf *bf)
 208 {
 209         struct ath5k_hw *ah = sc->ah;
 210         struct ath_common *common = ath5k_hw_common(ah);
 211
 212         BUG_ON(!bf);
 213         if (!bf->skb)
 214                 return;
 215         pci_unmap_single(sc->pdev, bf->skbaddr, common->rx_bufsize,
 216                         PCI_DMA_FROMDEVICE);
 217         dev_kfree_skb_any(bf->skb);
 218         bf->skb = NULL;
 219         bf->skbaddr = 0;
 220         bf->desc->ds_data = 0;
 221 }
 222
 223
 224 static inline u64 ath5k_extend_tsf(struct ath5k_hw *ah, u32 rstamp)
 225 {
 226         u64 tsf = ath5k_hw_get_tsf64(ah);
 227
 228         if ((tsf & 0x7fff) < rstamp)
 229                 tsf -= 0x8000;
 230
 231         return (tsf & ~0x7fff) | rstamp;
 232 }
 233
 234 static const char *
 235 ath5k_chip_name(enum ath5k_srev_type type, u_int16_t val)
 236 {
 237         const char *name = "xxxxx";
 238         unsigned int i;
 239
 240         for (i = 0; i < ARRAY_SIZE(srev_names); i++) {
 241                 if (srev_names[i].sr_type != type)
 242                         continue;
 243
 244                 if ((val & 0xf0) == srev_names[i].sr_val)
 245                         name = srev_names[i].sr_name;
 246
 247                 if ((val & 0xff) == srev_names[i].sr_val) {
 248                         name = srev_names[i].sr_name;
 249                         break;
 250                 }
 251         }
 252
 253         return name;
 254 }
 255 static unsigned int ath5k_ioread32(void *hw_priv, u32 reg_offset)
 256 {
 257         struct ath5k_hw *ah = (struct ath5k_hw *) hw_priv;
 258         return ath5k_hw_reg_read(ah, reg_offset);
 259 }
 260
 261 static void ath5k_iowrite32(void *hw_priv, u32 val, u32 reg_offset)
 262 {
 263         struct ath5k_hw *ah = (struct ath5k_hw *) hw_priv;
 264         ath5k_hw_reg_write(ah, val, reg_offset);
 265 }
 266
 267 static const struct ath_ops ath5k_common_ops = {
 268         .read = ath5k_ioread32,
 269         .write = ath5k_iowrite32,
 270 };
 271
 272 /***********************\
 273 * Driver Initialization *
 274 \***********************/
 275
 276 static int ath5k_reg_notifier(struct wiphy *wiphy, struct regulatory_request *request)
 277 {
 278         struct ieee80211_hw *hw = wiphy_to_ieee80211_hw(wiphy);
 279         struct ath5k_softc *sc = hw->priv;
 280         struct ath_regulatory *regulatory = ath5k_hw_regulatory(sc->ah);
 281
 282         return ath_reg_notifier_apply(wiphy, request, regulatory);
 283 }
 284
 285 /********************\
 286 * Channel/mode setup *
 287 \********************/
 288
 289 /*
 290  * Convert IEEE channel number to MHz frequency.
 291  */
 292 static inline short
 293 ath5k_ieee2mhz(short chan)
 294 {
 295         if (chan <= 14 || chan >= 27)
 296                 return ieee80211chan2mhz(chan);
 297         else
 298                 return 2212 + chan * 20;
 299 }
 300
 301 /*
 302  * Returns true for the channel numbers used without all_channels modparam.
 303  */
 304 static bool ath5k_is_standard_channel(short chan)
 305 {
 306         return ((chan <= 14) ||
 307                 /* UNII 1,2 */
 308                 ((chan & 3) == 0 && chan >= 36 && chan <= 64) ||
 309                 /* midband */
 310                 ((chan & 3) == 0 && chan >= 100 && chan <= 140) ||
 311                 /* UNII-3 */
 312                 ((chan & 3) == 1 && chan >= 149 && chan <= 165));
 313 }
 314
 315 static unsigned int
 316 ath5k_copy_channels(struct ath5k_hw *ah,
 317                 struct ieee80211_channel *channels,
 318                 unsigned int mode,
 319                 unsigned int max)
 320 {
 321         unsigned int i, count, size, chfreq, freq, ch;
 322
 323         if (!test_bit(mode, ah->ah_modes))
 324                 return 0;
 325
 326         switch (mode) {
 327         case AR5K_MODE_11A:
 328         case AR5K_MODE_11A_TURBO:
 329                 /* 1..220, but 2GHz frequencies are filtered by check_channel */
 330                 size = 220 ;
 331                 chfreq = CHANNEL_5GHZ;
 332                 break;
 333         case AR5K_MODE_11B:
 334         case AR5K_MODE_11G:
 335         case AR5K_MODE_11G_TURBO:
 336                 size = 26;
 337                 chfreq = CHANNEL_2GHZ;
 338                 break;
 339         default:
 340                 ATH5K_WARN(ah->ah_sc, "bad mode, not copying channels\n");
 341                 return 0;
 342         }
 343
 344         for (i = 0, count = 0; i < size && max > 0; i++) {
 345                 ch = i + 1 ;
 346                 freq = ath5k_ieee2mhz(ch);
 347
 348                 /* Check if channel is supported by the chipset */
 349                 if (!ath5k_channel_ok(ah, freq, chfreq))
 350                         continue;
 351
 352                 if (!modparam_all_channels && !ath5k_is_standard_channel(ch))
 353                         continue;
 354
 355                 /* Write channel info and increment counter */
 356                 channels[count].center_freq = freq;
 357                 channels[count].band = (chfreq == CHANNEL_2GHZ) ?
 358                         IEEE80211_BAND_2GHZ : IEEE80211_BAND_5GHZ;
 359                 switch (mode) {
 360                 case AR5K_MODE_11A:
 361                 case AR5K_MODE_11G:
 362                         channels[count].hw_value = chfreq | CHANNEL_OFDM;
 363                         break;
 364                 case AR5K_MODE_11A_TURBO:
 365                 case AR5K_MODE_11G_TURBO:
 366                         channels[count].hw_value = chfreq |
 367                                 CHANNEL_OFDM | CHANNEL_TURBO;
 368                         break;
 369                 case AR5K_MODE_11B:
 370                         channels[count].hw_value = CHANNEL_B;
 371                 }
 372
 373                 count++;
 374                 max--;
 375         }
 376
 377         return count;
 378 }
 379
 380 static void
 381 ath5k_setup_rate_idx(struct ath5k_softc *sc, struct ieee80211_supported_band *b)
 382 {
 383         u8 i;
 384
 385         for (i = 0; i < AR5K_MAX_RATES; i++)
 386                 sc->rate_idx[b->band][i] = -1;
 387
 388         for (i = 0; i < b->n_bitrates; i++) {
 389                 sc->rate_idx[b->band][b->bitrates[i].hw_value] = i;
 390                 if (b->bitrates[i].hw_value_short)
 391                         sc->rate_idx[b->band][b->bitrates[i].hw_value_short] = i;
 392         }
 393 }
 394
 395 static int
 396 ath5k_setup_bands(struct ieee80211_hw *hw)
 397 {
 398         struct ath5k_softc *sc = hw->priv;
 399         struct ath5k_hw *ah = sc->ah;
 400         struct ieee80211_supported_band *sband;
 401         int max_c, count_c = 0;
 402         int i;
 403
 404         BUILD_BUG_ON(ARRAY_SIZE(sc->sbands) < IEEE80211_NUM_BANDS);
 405         max_c = ARRAY_SIZE(sc->channels);
 406
 407         /* 2GHz band */
 408         sband = &sc->sbands[IEEE80211_BAND_2GHZ];
 409         sband->band = IEEE80211_BAND_2GHZ;
 410         sband->bitrates = &sc->rates[IEEE80211_BAND_2GHZ][0];
 411
 412         if (test_bit(AR5K_MODE_11G, sc->ah->ah_capabilities.cap_mode)) {
 413                 /* G mode */
 414                 memcpy(sband->bitrates, &ath5k_rates[0],
 415                        sizeof(struct ieee80211_rate) * 12);
 416                 sband->n_bitrates = 12;
 417
 418                 sband->channels = sc->channels;
 419                 sband->n_channels = ath5k_copy_channels(ah, sband->channels,
 420                                         AR5K_MODE_11G, max_c);
 421
 422                 hw->wiphy->bands[IEEE80211_BAND_2GHZ] = sband;
 423                 count_c = sband->n_channels;
 424                 max_c -= count_c;
 425         } else if (test_bit(AR5K_MODE_11B, sc->ah->ah_capabilities.cap_mode)) {
 426                 /* B mode */
 427                 memcpy(sband->bitrates, &ath5k_rates[0],
 428                        sizeof(struct ieee80211_rate) * 4);
 429                 sband->n_bitrates = 4;
 430
 431                 /* 5211 only supports B rates and uses 4bit rate codes
 432                  * (e.g normally we have 0x1B for 1M, but on 5211 we have 0x0B)
 433                  * fix them up here:
 434                  */
 435                 if (ah->ah_version == AR5K_AR5211) {
 436                         for (i = 0; i < 4; i++) {
 437                                 sband->bitrates[i].hw_value =
 438                                         sband->bitrates[i].hw_value & 0xF;
 439                                 sband->bitrates[i].hw_value_short =
 440                                         sband->bitrates[i].hw_value_short & 0xF;
 441                         }
 442                 }
 443
 444                 sband->channels = sc->channels;
 445                 sband->n_channels = ath5k_copy_channels(ah, sband->channels,
 446                                         AR5K_MODE_11B, max_c);
 447
 448                 hw->wiphy->bands[IEEE80211_BAND_2GHZ] = sband;
 449                 count_c = sband->n_channels;
 450                 max_c -= count_c;
 451         }
 452         ath5k_setup_rate_idx(sc, sband);
 453
 454         /* 5GHz band, A mode */
 455         if (test_bit(AR5K_MODE_11A, sc->ah->ah_capabilities.cap_mode)) {
 456                 sband = &sc->sbands[IEEE80211_BAND_5GHZ];
 457                 sband->band = IEEE80211_BAND_5GHZ;
 458                 sband->bitrates = &sc->rates[IEEE80211_BAND_5GHZ][0];
 459
 460                 memcpy(sband->bitrates, &ath5k_rates[4],
 461                        sizeof(struct ieee80211_rate) * 8);
 462                 sband->n_bitrates = 8;
 463
 464                 sband->channels = &sc->channels[count_c];
 465                 sband->n_channels = ath5k_copy_channels(ah, sband->channels,
 466                                         AR5K_MODE_11A, max_c);
 467
 468                 hw->wiphy->bands[IEEE80211_BAND_5GHZ] = sband;
 469         }
 470         ath5k_setup_rate_idx(sc, sband);
 471
 472         ath5k_debug_dump_bands(sc);
 473
 474         return 0;
 475 }
 476
 477 /*
 478  * Set/change channels. We always reset the chip.
 479  * To accomplish this we must first cleanup any pending DMA,
 480  * then restart stuff after a la  ath5k_init.
 481  *
 482  * Called with sc->lock.
 483  */
 484 static int
 485 ath5k_chan_set(struct ath5k_softc *sc, struct ieee80211_channel *chan)
 486 {
 487         ATH5K_DBG(sc, ATH5K_DEBUG_RESET,
 488                   "channel set, resetting (%u -> %u MHz)\n",
 489                   sc->curchan->center_freq, chan->center_freq);
 490
 491         /*
 492          * To switch channels clear any pending DMA operations;
 493          * wait long enough for the RX fifo to drain, reset the
 494          * hardware at the new frequency, and then re-enable
 495          * the relevant bits of the h/w.
 496          */
 497         return ath5k_reset(sc, chan);
 498 }
 499
 500 static void
 501 ath5k_setcurmode(struct ath5k_softc *sc, unsigned int mode)
 502 {
 503         sc->curmode = mode;
 504
 505         if (mode == AR5K_MODE_11A) {
 506                 sc->curband = &sc->sbands[IEEE80211_BAND_5GHZ];
 507         } else {
 508                 sc->curband = &sc->sbands[IEEE80211_BAND_2GHZ];
 509         }
 510 }
 511
 512 static void
 513 ath5k_mode_setup(struct ath5k_softc *sc)
 514 {
 515         struct ath5k_hw *ah = sc->ah;
 516         u32 rfilt;
 517
 518         /* configure rx filter */
 519         rfilt = sc->filter_flags;
 520         ath5k_hw_set_rx_filter(ah, rfilt);
 521
 522         if (ath5k_hw_hasbssidmask(ah))
 523                 ath5k_hw_set_bssid_mask(ah, sc->bssidmask);
 524
 525         /* configure operational mode */
 526         ath5k_hw_set_opmode(ah, sc->opmode);
 527
 528         ATH5K_DBG(sc, ATH5K_DEBUG_MODE, "mode setup opmode %d\n", sc->opmode);
 529         ATH5K_DBG(sc, ATH5K_DEBUG_MODE, "RX filter 0x%x\n", rfilt);
 530 }
 531
 532 static inline int
 533 ath5k_hw_to_driver_rix(struct ath5k_softc *sc, int hw_rix)
 534 {
 535         int rix;
 536
 537         /* return base rate on errors */
 538         if (WARN(hw_rix < 0 || hw_rix >= AR5K_MAX_RATES,
 539                         "hw_rix out of bounds: %x\n", hw_rix))
 540                 return 0;
 541
 542         rix = sc->rate_idx[sc->curband->band][hw_rix];
 543         if (WARN(rix < 0, "invalid hw_rix: %x\n", hw_rix))
 544                 rix = 0;
 545
 546         return rix;
 547 }
 548
 549 /***************\
 550 * Buffers setup *
 551 \***************/
 552
 553 static
 554 struct sk_buff *ath5k_rx_skb_alloc(struct ath5k_softc *sc, dma_addr_t *skb_addr)
 555 {
 556         struct ath_common *common = ath5k_hw_common(sc->ah);
 557         struct sk_buff *skb;
 558
 559         /*
 560          * Allocate buffer with headroom_needed space for the
 561          * fake physical layer header at the start.
 562          */
 563         skb = ath_rxbuf_alloc(common,
 564                               common->rx_bufsize,
 565                               GFP_ATOMIC);
 566
 567         if (!skb) {
 568                 ATH5K_ERR(sc, "can't alloc skbuff of size %u\n",
 569                                 common->rx_bufsize);
 570                 return NULL;
 571         }
 572
 573         *skb_addr = pci_map_single(sc->pdev,
 574                                    skb->data, common->rx_bufsize,
 575                                    PCI_DMA_FROMDEVICE);
 576         if (unlikely(pci_dma_mapping_error(sc->pdev, *skb_addr))) {
 577                 ATH5K_ERR(sc, "%s: DMA mapping failed\n", __func__);
 578                 dev_kfree_skb(skb);
 579                 return NULL;
 580         }
 581         return skb;
 582 }
 583
 584 static int
 585 ath5k_rxbuf_setup(struct ath5k_softc *sc, struct ath5k_buf *bf)
 586 {
 587         struct ath5k_hw *ah = sc->ah;
 588         struct sk_buff *skb = bf->skb;
 589         struct ath5k_desc *ds;
 590         int ret;
 591
 592         if (!skb) {
 593                 skb = ath5k_rx_skb_alloc(sc, &bf->skbaddr);
 594                 if (!skb)
 595                         return -ENOMEM;
 596                 bf->skb = skb;
 597         }
 598
 599         /*
 600          * Setup descriptors.  For receive we always terminate
 601          * the descriptor list with a self-linked entry so we'll
 602          * not get overrun under high load (as can happen with a
 603          * 5212 when ANI processing enables PHY error frames).
 604          *
 605          * To ensure the last descriptor is self-linked we create
 606          * each descriptor as self-linked and add it to the end.  As
 607          * each additional descriptor is added the previous self-linked
 608          * entry is "fixed" naturally.  This should be safe even
 609          * if DMA is happening.  When processing RX interrupts we
 610          * never remove/process the last, self-linked, entry on the
 611          * descriptor list.  This ensures the hardware always has
 612          * someplace to write a new frame.
 613          */
 614         ds = bf->desc;
 615         ds->ds_link = bf->daddr;        /* link to self */
 616         ds->ds_data = bf->skbaddr;
 617         ret = ath5k_hw_setup_rx_desc(ah, ds, ah->common.rx_bufsize, 0);
 618         if (ret) {
 619                 ATH5K_ERR(sc, "%s: could not setup RX desc\n", __func__);
 620                 return ret;
 621         }
 622
 623         if (sc->rxlink != NULL)
 624                 *sc->rxlink = bf->daddr;
 625         sc->rxlink = &ds->ds_link;
 626         return 0;
 627 }
 628
 629 static enum ath5k_pkt_type get_hw_packet_type(struct sk_buff *skb)
 630 {
 631         struct ieee80211_hdr *hdr;
 632         enum ath5k_pkt_type htype;
 633         __le16 fc;
 634
 635         hdr = (struct ieee80211_hdr *)skb->data;
 636         fc = hdr->frame_control;
 637
 638         if (ieee80211_is_beacon(fc))
 639                 htype = AR5K_PKT_TYPE_BEACON;
 640         else if (ieee80211_is_probe_resp(fc))
 641                 htype = AR5K_PKT_TYPE_PROBE_RESP;
 642         else if (ieee80211_is_atim(fc))
 643                 htype = AR5K_PKT_TYPE_ATIM;
 644         else if (ieee80211_is_pspoll(fc))
 645                 htype = AR5K_PKT_TYPE_PSPOLL;
 646         else
 647                 htype = AR5K_PKT_TYPE_NORMAL;
 648
 649         return htype;
 650 }
 651
 652 static int
 653 ath5k_txbuf_setup(struct ath5k_softc *sc, struct ath5k_buf *bf,
 654                   struct ath5k_txq *txq, int padsize)
 655 {
 656         struct ath5k_hw *ah = sc->ah;
 657         struct ath5k_desc *ds = bf->desc;
 658         struct sk_buff *skb = bf->skb;
 659         struct ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
 660         unsigned int pktlen, flags, keyidx = AR5K_TXKEYIX_INVALID;
 661         struct ieee80211_rate *rate;
 662         unsigned int mrr_rate[3], mrr_tries[3];
 663         int i, ret;
 664         u16 hw_rate;
 665         u16 cts_rate = 0;
 666         u16 duration = 0;
 667         u8 rc_flags;
 668
 669         flags = AR5K_TXDESC_INTREQ | AR5K_TXDESC_CLRDMASK;
 670
 671         /* XXX endianness */
 672         bf->skbaddr = pci_map_single(sc->pdev, skb->data, skb->len,
 673                         PCI_DMA_TODEVICE);
 674
 675         rate = ieee80211_get_tx_rate(sc->hw, info);
 676         if (!rate) {
 677                 ret = -EINVAL;
 678                 goto err_unmap;
 679         }
 680
 681         if (info->flags & IEEE80211_TX_CTL_NO_ACK)
 682                 flags |= AR5K_TXDESC_NOACK;
 683
 684         rc_flags = info->control.rates[0].flags;
 685         hw_rate = (rc_flags & IEEE80211_TX_RC_USE_SHORT_PREAMBLE) ?
 686                 rate->hw_value_short : rate->hw_value;
 687
 688         pktlen = skb->len;
 689
 690         /* FIXME: If we are in g mode and rate is a CCK rate
 691          * subtract ah->ah_txpower.txp_cck_ofdm_pwr_delta
 692          * from tx power (value is in dB units already) */
 693         if (info->control.hw_key) {
 694                 keyidx = info->control.hw_key->hw_key_idx;
 695                 pktlen += info->control.hw_key->icv_len;
 696         }
 697         if (rc_flags & IEEE80211_TX_RC_USE_RTS_CTS) {
 698                 flags |= AR5K_TXDESC_RTSENA;
 699                 cts_rate = ieee80211_get_rts_cts_rate(sc->hw, info)->hw_value;
 700                 duration = le16_to_cpu(ieee80211_rts_duration(sc->hw,
 701                         sc->vif, pktlen, info));
 702         }
 703         if (rc_flags & IEEE80211_TX_RC_USE_CTS_PROTECT) {
 704                 flags |= AR5K_TXDESC_CTSENA;
 705                 cts_rate = ieee80211_get_rts_cts_rate(sc->hw, info)->hw_value;
 706                 duration = le16_to_cpu(ieee80211_ctstoself_duration(sc->hw,
 707                         sc->vif, pktlen, info));
 708         }
 709         ret = ah->ah_setup_tx_desc(ah, ds, pktlen,
 710                 ieee80211_get_hdrlen_from_skb(skb), padsize,
 711                 get_hw_packet_type(skb),
 712                 (sc->power_level * 2),
 713                 hw_rate,
 714                 info->control.rates[0].count, keyidx, ah->ah_tx_ant, flags,
 715                 cts_rate, duration);
 716         if (ret)
 717                 goto err_unmap;
 718
 719         memset(mrr_rate, 0, sizeof(mrr_rate));
 720         memset(mrr_tries, 0, sizeof(mrr_tries));
 721         for (i = 0; i < 3; i++) {
 722                 rate = ieee80211_get_alt_retry_rate(sc->hw, info, i);
 723                 if (!rate)
 724                         break;
 725
 726                 mrr_rate[i] = rate->hw_value;
 727                 mrr_tries[i] = info->control.rates[i + 1].count;
 728         }
 729
 730         ath5k_hw_setup_mrr_tx_desc(ah, ds,
 731                 mrr_rate[0], mrr_tries[0],
 732                 mrr_rate[1], mrr_tries[1],
 733                 mrr_rate[2], mrr_tries[2]);
 734
 735         ds->ds_link = 0;
 736         ds->ds_data = bf->skbaddr;
 737
 738         spin_lock_bh(&txq->lock);
 739         list_add_tail(&bf->list, &txq->q);
 740         txq->txq_len++;
 741         if (txq->link == NULL) /* is this first packet? */
 742                 ath5k_hw_set_txdp(ah, txq->qnum, bf->daddr);
 743         else /* no, so only link it */
 744                 *txq->link = bf->daddr;
 745
 746         txq->link = &ds->ds_link;
 747         ath5k_hw_start_tx_dma(ah, txq->qnum);
 748         mmiowb();
 749         spin_unlock_bh(&txq->lock);
 750
 751         return 0;
 752 err_unmap:
 753         pci_unmap_single(sc->pdev, bf->skbaddr, skb->len, PCI_DMA_TODEVICE);
 754         return ret;
 755 }
 756
 757 /*******************\
 758 * Descriptors setup *
 759 \*******************/
 760
 761 static int
 762 ath5k_desc_alloc(struct ath5k_softc *sc, struct pci_dev *pdev)
 763 {
 764         struct ath5k_desc *ds;
 765         struct ath5k_buf *bf;
 766         dma_addr_t da;
 767         unsigned int i;
 768         int ret;
 769
 770         /* allocate descriptors */
 771         sc->desc_len = sizeof(struct ath5k_desc) *
 772                         (ATH_TXBUF + ATH_RXBUF + ATH_BCBUF + 1);
 773         sc->desc = pci_alloc_consistent(pdev, sc->desc_len, &sc->desc_daddr);
 774         if (sc->desc == NULL) {
 775                 ATH5K_ERR(sc, "can't allocate descriptors\n");
 776                 ret = -ENOMEM;
 777                 goto err;
 778         }
 779         ds = sc->desc;
 780         da = sc->desc_daddr;
 781         ATH5K_DBG(sc, ATH5K_DEBUG_ANY, "DMA map: %p (%zu) -> %llx\n",
 782                 ds, sc->desc_len, (unsigned long long)sc->desc_daddr);
 783
 784         bf = kcalloc(1 + ATH_TXBUF + ATH_RXBUF + ATH_BCBUF,
 785                         sizeof(struct ath5k_buf), GFP_KERNEL);
 786         if (bf == NULL) {
 787                 ATH5K_ERR(sc, "can't allocate bufptr\n");
 788                 ret = -ENOMEM;
 789                 goto err_free;
 790         }
 791         sc->bufptr = bf;
 792
 793         INIT_LIST_HEAD(&sc->rxbuf);
 794         for (i = 0; i < ATH_RXBUF; i++, bf++, ds++, da += sizeof(*ds)) {
 795                 bf->desc = ds;
 796                 bf->daddr = da;
 797                 list_add_tail(&bf->list, &sc->rxbuf);
 798         }
 799
 800         INIT_LIST_HEAD(&sc->txbuf);
 801         sc->txbuf_len = ATH_TXBUF;
 802         for (i = 0; i < ATH_TXBUF; i++, bf++, ds++,
 803                         da += sizeof(*ds)) {
 804                 bf->desc = ds;
 805                 bf->daddr = da;
 806                 list_add_tail(&bf->list, &sc->txbuf);
 807         }
 808
 809         /* beacon buffer */
 810         bf->desc = ds;
 811         bf->daddr = da;
 812         sc->bbuf = bf;
 813
 814         return 0;
 815 err_free:
 816         pci_free_consistent(pdev, sc->desc_len, sc->desc, sc->desc_daddr);
 817 err:
 818         sc->desc = NULL;
 819         return ret;
 820 }
 821
 822 static void
 823 ath5k_desc_free(struct ath5k_softc *sc, struct pci_dev *pdev)
 824 {
 825         struct ath5k_buf *bf;
 826
 827         ath5k_txbuf_free_skb(sc, sc->bbuf);
 828         list_for_each_entry(bf, &sc->txbuf, list)
 829                 ath5k_txbuf_free_skb(sc, bf);
 830         list_for_each_entry(bf, &sc->rxbuf, list)
 831                 ath5k_rxbuf_free_skb(sc, bf);
 832
 833         /* Free memory associated with all descriptors */
 834         pci_free_consistent(pdev, sc->desc_len, sc->desc, sc->desc_daddr);
 835         sc->desc = NULL;
 836         sc->desc_daddr = 0;
 837
 838         kfree(sc->bufptr);
 839         sc->bufptr = NULL;
 840         sc->bbuf = NULL;
 841 }
 842
 843
 844 /**************\
 845 * Queues setup *
 846 \**************/
 847
 848 static struct ath5k_txq *
 849 ath5k_txq_setup(struct ath5k_softc *sc,
 850                 int qtype, int subtype)
 851 {
 852         struct ath5k_hw *ah = sc->ah;
 853         struct ath5k_txq *txq;
 854         struct ath5k_txq_info qi = {
 855                 .tqi_subtype = subtype,
 856                 /* XXX: default values not correct for B and XR channels,
 857                  * but who cares? */
 858                 .tqi_aifs = AR5K_TUNE_AIFS,
 859                 .tqi_cw_min = AR5K_TUNE_CWMIN,
 860                 .tqi_cw_max = AR5K_TUNE_CWMAX
 861         };
 862         int qnum;
 863
 864         /*
 865          * Enable interrupts only for EOL and DESC conditions.
 866          * We mark tx descriptors to receive a DESC interrupt
 867          * when a tx queue gets deep; otherwise we wait for the
 868          * EOL to reap descriptors.  Note that this is done to
 869          * reduce interrupt load and this only defers reaping
 870          * descriptors, never transmitting frames.  Aside from
 871          * reducing interrupts this also permits more concurrency.
 872          * The only potential downside is if the tx queue backs
 873          * up in which case the top half of the kernel may backup
 874          * due to a lack of tx descriptors.
 875          */
 876         qi.tqi_flags = AR5K_TXQ_FLAG_TXEOLINT_ENABLE |
 877                                 AR5K_TXQ_FLAG_TXDESCINT_ENABLE;
 878         qnum = ath5k_hw_setup_tx_queue(ah, qtype, &qi);
 879         if (qnum < 0) {
 880                 /*
 881                  * NB: don't print a message, this happens
 882                  * normally on parts with too few tx queues
 883                  */
 884                 return ERR_PTR(qnum);
 885         }
 886         if (qnum >= ARRAY_SIZE(sc->txqs)) {
 887                 ATH5K_ERR(sc, "hw qnum %u out of range, max %tu!\n",
 888                         qnum, ARRAY_SIZE(sc->txqs));
 889                 ath5k_hw_release_tx_queue(ah, qnum);
 890                 return ERR_PTR(-EINVAL);
 891         }
 892         txq = &sc->txqs[qnum];
 893         if (!txq->setup) {
 894                 txq->qnum = qnum;
 895                 txq->link = NULL;
 896                 INIT_LIST_HEAD(&txq->q);
 897                 spin_lock_init(&txq->lock);
 898                 txq->setup = true;
 899                 txq->txq_len = 0;
 900                 txq->txq_poll_mark = false;
 901                 txq->txq_stuck = 0;
 902         }
 903         return &sc->txqs[qnum];
 904 }
 905
 906 static int
 907 ath5k_beaconq_setup(struct ath5k_hw *ah)
 908 {
 909         struct ath5k_txq_info qi = {
 910                 /* XXX: default values not correct for B and XR channels,
 911                  * but who cares? */
 912                 .tqi_aifs = AR5K_TUNE_AIFS,
 913                 .tqi_cw_min = AR5K_TUNE_CWMIN,
 914                 .tqi_cw_max = AR5K_TUNE_CWMAX,
 915                 /* NB: for dynamic turbo, don't enable any other interrupts */
 916                 .tqi_flags = AR5K_TXQ_FLAG_TXDESCINT_ENABLE
 917         };
 918
 919         return ath5k_hw_setup_tx_queue(ah, AR5K_TX_QUEUE_BEACON, &qi);
 920 }
 921
 922 static int
 923 ath5k_beaconq_config(struct ath5k_softc *sc)
 924 {
 925         struct ath5k_hw *ah = sc->ah;
 926         struct ath5k_txq_info qi;
 927         int ret;
 928
 929         ret = ath5k_hw_get_tx_queueprops(ah, sc->bhalq, &qi);
 930         if (ret)
 931                 goto err;
 932
 933         if (sc->opmode == NL80211_IFTYPE_AP ||
 934                 sc->opmode == NL80211_IFTYPE_MESH_POINT) {
 935                 /*
 936                  * Always burst out beacon and CAB traffic
 937                  * (aifs = cwmin = cwmax = 0)
 938                  */
 939                 qi.tqi_aifs = 0;
 940                 qi.tqi_cw_min = 0;
 941                 qi.tqi_cw_max = 0;
 942         } else if (sc->opmode == NL80211_IFTYPE_ADHOC) {
 943                 /*
 944                  * Adhoc mode; backoff between 0 and (2 * cw_min).
 945                  */
 946                 qi.tqi_aifs = 0;
 947                 qi.tqi_cw_min = 0;
 948                 qi.tqi_cw_max = 2 * AR5K_TUNE_CWMIN;
 949         }
 950
 951         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
 952                 "beacon queueprops tqi_aifs:%d tqi_cw_min:%d tqi_cw_max:%d\n",
 953                 qi.tqi_aifs, qi.tqi_cw_min, qi.tqi_cw_max);
 954
 955         ret = ath5k_hw_set_tx_queueprops(ah, sc->bhalq, &qi);
 956         if (ret) {
 957                 ATH5K_ERR(sc, "%s: unable to update parameters for beacon "
 958                         "hardware queue!\n", __func__);
 959                 goto err;
 960         }
 961         ret = ath5k_hw_reset_tx_queue(ah, sc->bhalq); /* push to h/w */
 962         if (ret)
 963                 goto err;
 964
 965         /* reconfigure cabq with ready time to 80% of beacon_interval */
 966         ret = ath5k_hw_get_tx_queueprops(ah, AR5K_TX_QUEUE_ID_CAB, &qi);
 967         if (ret)
 968                 goto err;
 969
 970         qi.tqi_ready_time = (sc->bintval * 80) / 100;
 971         ret = ath5k_hw_set_tx_queueprops(ah, AR5K_TX_QUEUE_ID_CAB, &qi);
 972         if (ret)
 973                 goto err;
 974
 975         ret = ath5k_hw_reset_tx_queue(ah, AR5K_TX_QUEUE_ID_CAB);
 976 err:
 977         return ret;
 978 }
 979
 980 static void
 981 ath5k_txq_drainq(struct ath5k_softc *sc, struct ath5k_txq *txq)
 982 {
 983         struct ath5k_buf *bf, *bf0;
 984
 985         /*
 986          * NB: this assumes output has been stopped and
 987          *     we do not need to block ath5k_tx_tasklet
 988          */
 989         spin_lock_bh(&txq->lock);
 990         list_for_each_entry_safe(bf, bf0, &txq->q, list) {
 991                 ath5k_debug_printtxbuf(sc, bf);
 992
 993                 ath5k_txbuf_free_skb(sc, bf);
 994
 995                 spin_lock_bh(&sc->txbuflock);
 996                 list_move_tail(&bf->list, &sc->txbuf);
 997                 sc->txbuf_len++;
 998                 txq->txq_len--;
 999                 spin_unlock_bh(&sc->txbuflock);
1000         }
1001         txq->link = NULL;
1002         txq->txq_poll_mark = false;
1003         spin_unlock_bh(&txq->lock);
1004 }
1005
1006 /*
1007  * Drain the transmit queues and reclaim resources.
1008  */
1009 static void
1010 ath5k_txq_cleanup(struct ath5k_softc *sc)
1011 {
1012         struct ath5k_hw *ah = sc->ah;
1013         unsigned int i;
1014
1015         /* XXX return value */
1016         if (likely(!test_bit(ATH_STAT_INVALID, sc->status))) {
1017                 /* don't touch the hardware if marked invalid */
1018                 ath5k_hw_stop_tx_dma(ah, sc->bhalq);
1019                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "beacon queue %x\n",
1020                         ath5k_hw_get_txdp(ah, sc->bhalq));
1021                 for (i = 0; i < ARRAY_SIZE(sc->txqs); i++)
1022                         if (sc->txqs[i].setup) {
1023                                 ath5k_hw_stop_tx_dma(ah, sc->txqs[i].qnum);
1024                                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "txq [%u] %x, "
1025                                         "link %p\n",
1026                                         sc->txqs[i].qnum,
1027                                         ath5k_hw_get_txdp(ah,
1028                                                         sc->txqs[i].qnum),
1029                                         sc->txqs[i].link);
1030                         }
1031         }
1032
1033         for (i = 0; i < ARRAY_SIZE(sc->txqs); i++)
1034                 if (sc->txqs[i].setup)
1035                         ath5k_txq_drainq(sc, &sc->txqs[i]);
1036 }
1037
1038 static void
1039 ath5k_txq_release(struct ath5k_softc *sc)
1040 {
1041         struct ath5k_txq *txq = sc->txqs;
1042         unsigned int i;
1043
1044         for (i = 0; i < ARRAY_SIZE(sc->txqs); i++, txq++)
1045                 if (txq->setup) {
1046                         ath5k_hw_release_tx_queue(sc->ah, txq->qnum);
1047                         txq->setup = false;
1048                 }
1049 }
1050
1051
1052 /*************\
1053 * RX Handling *
1054 \*************/
1055
1056 /*
1057  * Enable the receive h/w following a reset.
1058  */
1059 static int
1060 ath5k_rx_start(struct ath5k_softc *sc)
1061 {
1062         struct ath5k_hw *ah = sc->ah;
1063         struct ath_common *common = ath5k_hw_common(ah);
1064         struct ath5k_buf *bf;
1065         int ret;
1066
1067         common->rx_bufsize = roundup(IEEE80211_MAX_FRAME_LEN, common->cachelsz);
1068
1069         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "cachelsz %u rx_bufsize %u\n",
1070                   common->cachelsz, common->rx_bufsize);
1071
1072         spin_lock_bh(&sc->rxbuflock);
1073         sc->rxlink = NULL;
1074         list_for_each_entry(bf, &sc->rxbuf, list) {
1075                 ret = ath5k_rxbuf_setup(sc, bf);
1076                 if (ret != 0) {
1077                         spin_unlock_bh(&sc->rxbuflock);
1078                         goto err;
1079                 }
1080         }
1081         bf = list_first_entry(&sc->rxbuf, struct ath5k_buf, list);
1082         ath5k_hw_set_rxdp(ah, bf->daddr);
1083         spin_unlock_bh(&sc->rxbuflock);
1084
1085         ath5k_hw_start_rx_dma(ah);      /* enable recv descriptors */
1086         ath5k_mode_setup(sc);           /* set filters, etc. */
1087         ath5k_hw_start_rx_pcu(ah);      /* re-enable PCU/DMA engine */
1088
1089         return 0;
1090 err:
1091         return ret;
1092 }
1093
1094 /*
1095  * Disable the receive h/w in preparation for a reset.
1096  */
1097 static void
1098 ath5k_rx_stop(struct ath5k_softc *sc)
1099 {
1100         struct ath5k_hw *ah = sc->ah;
1101
1102         ath5k_hw_stop_rx_pcu(ah);       /* disable PCU */
1103         ath5k_hw_set_rx_filter(ah, 0);  /* clear recv filter */
1104         ath5k_hw_stop_rx_dma(ah);       /* disable DMA engine */
1105
1106         ath5k_debug_printrxbuffs(sc, ah);
1107 }
1108
1109 static unsigned int
1110 ath5k_rx_decrypted(struct ath5k_softc *sc, struct sk_buff *skb,
1111                    struct ath5k_rx_status *rs)
1112 {
1113         struct ath5k_hw *ah = sc->ah;
1114         struct ath_common *common = ath5k_hw_common(ah);
1115         struct ieee80211_hdr *hdr = (void *)skb->data;
1116         unsigned int keyix, hlen;
1117
1118         if (!(rs->rs_status & AR5K_RXERR_DECRYPT) &&
1119                         rs->rs_keyix != AR5K_RXKEYIX_INVALID)
1120                 return RX_FLAG_DECRYPTED;
1121
1122         /* Apparently when a default key is used to decrypt the packet
1123            the hw does not set the index used to decrypt.  In such cases
1124            get the index from the packet. */
1125         hlen = ieee80211_hdrlen(hdr->frame_control);
1126         if (ieee80211_has_protected(hdr->frame_control) &&
1127             !(rs->rs_status & AR5K_RXERR_DECRYPT) &&
1128             skb->len >= hlen + 4) {
1129                 keyix = skb->data[hlen + 3] >> 6;
1130
1131                 if (test_bit(keyix, common->keymap))
1132                         return RX_FLAG_DECRYPTED;
1133         }
1134
1135         return 0;
1136 }
1137
1138
1139 static void
1140 ath5k_check_ibss_tsf(struct ath5k_softc *sc, struct sk_buff *skb,
1141                      struct ieee80211_rx_status *rxs)
1142 {
1143         struct ath_common *common = ath5k_hw_common(sc->ah);
1144         u64 tsf, bc_tstamp;
1145         u32 hw_tu;
1146         struct ieee80211_mgmt *mgmt = (struct ieee80211_mgmt *)skb->data;
1147
1148         if (ieee80211_is_beacon(mgmt->frame_control) &&
1149             le16_to_cpu(mgmt->u.beacon.capab_info) & WLAN_CAPABILITY_IBSS &&
1150             memcmp(mgmt->bssid, common->curbssid, ETH_ALEN) == 0) {
1151                 /*
1152                  * Received an IBSS beacon with the same BSSID. Hardware *must*
1153                  * have updated the local TSF. We have to work around various
1154                  * hardware bugs, though...
1155                  */
1156                 tsf = ath5k_hw_get_tsf64(sc->ah);
1157                 bc_tstamp = le64_to_cpu(mgmt->u.beacon.timestamp);
1158                 hw_tu = TSF_TO_TU(tsf);
1159
1160                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
1161                         "beacon %llx mactime %llx (diff %lld) tsf now %llx\n",
1162                         (unsigned long long)bc_tstamp,
1163                         (unsigned long long)rxs->mactime,
1164                         (unsigned long long)(rxs->mactime - bc_tstamp),
1165                         (unsigned long long)tsf);
1166
1167                 /*
1168                  * Sometimes the HW will give us a wrong tstamp in the rx
1169                  * status, causing the timestamp extension to go wrong.
1170                  * (This seems to happen especially with beacon frames bigger
1171                  * than 78 byte (incl. FCS))
1172                  * But we know that the receive timestamp must be later than the
1173                  * timestamp of the beacon since HW must have synced to that.
1174                  *
1175                  * NOTE: here we assume mactime to be after the frame was
1176                  * received, not like mac80211 which defines it at the start.
1177                  */
1178                 if (bc_tstamp > rxs->mactime) {
1179                         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
1180                                 "fixing mactime from %llx to %llx\n",
1181                                 (unsigned long long)rxs->mactime,
1182                                 (unsigned long long)tsf);
1183                         rxs->mactime = tsf;
1184                 }
1185
1186                 /*
1187                  * Local TSF might have moved higher than our beacon timers,
1188                  * in that case we have to update them to continue sending
1189                  * beacons. This also takes care of synchronizing beacon sending
1190                  * times with other stations.
1191                  */
1192                 if (hw_tu >= sc->nexttbtt)
1193                         ath5k_beacon_update_timers(sc, bc_tstamp);
1194         }
1195 }
1196
1197 static void
1198 ath5k_update_beacon_rssi(struct ath5k_softc *sc, struct sk_buff *skb, int rssi)
1199 {
1200         struct ieee80211_mgmt *mgmt = (struct ieee80211_mgmt *)skb->data;
1201         struct ath5k_hw *ah = sc->ah;
1202         struct ath_common *common = ath5k_hw_common(ah);
1203
1204         /* only beacons from our BSSID */
1205         if (!ieee80211_is_beacon(mgmt->frame_control) ||
1206             memcmp(mgmt->bssid, common->curbssid, ETH_ALEN) != 0)
1207                 return;
1208
1209         ah->ah_beacon_rssi_avg = ath5k_moving_average(ah->ah_beacon_rssi_avg,
1210                                                       rssi);
1211
1212         /* in IBSS mode we should keep RSSI statistics per neighbour */
1213         /* le16_to_cpu(mgmt->u.beacon.capab_info) & WLAN_CAPABILITY_IBSS */
1214 }
1215
1216 /*
1217  * Compute padding position. skb must contain an IEEE 802.11 frame
1218  */
1219 static int ath5k_common_padpos(struct sk_buff *skb)
1220 {
1221         struct ieee80211_hdr * hdr = (struct ieee80211_hdr *)skb->data;
1222         __le16 frame_control = hdr->frame_control;
1223         int padpos = 24;
1224
1225         if (ieee80211_has_a4(frame_control)) {
1226                 padpos += ETH_ALEN;
1227         }
1228         if (ieee80211_is_data_qos(frame_control)) {
1229                 padpos += IEEE80211_QOS_CTL_LEN;
1230         }
1231
1232         return padpos;
1233 }
1234
1235 /*
1236  * This function expects an 802.11 frame and returns the number of
1237  * bytes added, or -1 if we don't have enough header room.
1238  */
1239 static int ath5k_add_padding(struct sk_buff *skb)
1240 {
1241         int padpos = ath5k_common_padpos(skb);
1242         int padsize = padpos & 3;
1243
1244         if (padsize && skb->len>padpos) {
1245
1246                 if (skb_headroom(skb) < padsize)
1247                         return -1;
1248
1249                 skb_push(skb, padsize);
1250                 memmove(skb->data, skb->data+padsize, padpos);
1251                 return padsize;
1252         }
1253
1254         return 0;
1255 }
1256
1257 /*
1258  * The MAC header is padded to have 32-bit boundary if the
1259  * packet payload is non-zero. The general calculation for
1260  * padsize would take into account odd header lengths:
1261  * padsize = 4 - (hdrlen & 3); however, since only
1262  * even-length headers are used, padding can only be 0 or 2
1263  * bytes and we can optimize this a bit.  We must not try to
1264  * remove padding from short control frames that do not have a
1265  * payload.
1266  *
1267  * This function expects an 802.11 frame and returns the number of
1268  * bytes removed.
1269  */
1270 static int ath5k_remove_padding(struct sk_buff *skb)
1271 {
1272         int padpos = ath5k_common_padpos(skb);
1273         int padsize = padpos & 3;
1274
1275         if (padsize && skb->len>=padpos+padsize) {
1276                 memmove(skb->data + padsize, skb->data, padpos);
1277                 skb_pull(skb, padsize);
1278                 return padsize;
1279         }
1280
1281         return 0;
1282 }
1283
1284 static void
1285 ath5k_receive_frame(struct ath5k_softc *sc, struct sk_buff *skb,
1286                     struct ath5k_rx_status *rs)
1287 {
1288         struct ieee80211_rx_status *rxs;
1289
1290         ath5k_remove_padding(skb);
1291
1292         rxs = IEEE80211_SKB_RXCB(skb);
1293
1294         rxs->flag = 0;
1295         if (unlikely(rs->rs_status & AR5K_RXERR_MIC))
1296                 rxs->flag |= RX_FLAG_MMIC_ERROR;
1297
1298         /*
1299          * always extend the mac timestamp, since this information is
1300          * also needed for proper IBSS merging.
1301          *
1302          * XXX: it might be too late to do it here, since rs_tstamp is
1303          * 15bit only. that means TSF extension has to be done within
1304          * 32768usec (about 32ms). it might be necessary to move this to
1305          * the interrupt handler, like it is done in madwifi.
1306          *
1307          * Unfortunately we don't know when the hardware takes the rx
1308          * timestamp (beginning of phy frame, data frame, end of rx?).
1309          * The only thing we know is that it is hardware specific...
1310          * On AR5213 it seems the rx timestamp is at the end of the
1311          * frame, but i'm not sure.
1312          *
1313          * NOTE: mac80211 defines mactime at the beginning of the first
1314          * data symbol. Since we don't have any time references it's
1315          * impossible to comply to that. This affects IBSS merge only
1316          * right now, so it's not too bad...
1317          */
1318         rxs->mactime = ath5k_extend_tsf(sc->ah, rs->rs_tstamp);
1319         rxs->flag |= RX_FLAG_TSFT;
1320
1321         rxs->freq = sc->curchan->center_freq;
1322         rxs->band = sc->curband->band;
1323
1324         rxs->signal = sc->ah->ah_noise_floor + rs->rs_rssi;
1325
1326         rxs->antenna = rs->rs_antenna;
1327
1328         if (rs->rs_antenna > 0 && rs->rs_antenna < 5)
1329                 sc->stats.antenna_rx[rs->rs_antenna]++;
1330         else
1331                 sc->stats.antenna_rx[0]++; /* invalid */
1332
1333         rxs->rate_idx = ath5k_hw_to_driver_rix(sc, rs->rs_rate);
1334         rxs->flag |= ath5k_rx_decrypted(sc, skb, rs);
1335
1336         if (rxs->rate_idx >= 0 && rs->rs_rate ==
1337             sc->curband->bitrates[rxs->rate_idx].hw_value_short)
1338                 rxs->flag |= RX_FLAG_SHORTPRE;
1339
1340         ath5k_debug_dump_skb(sc, skb, "RX  ", 0);
1341
1342         ath5k_update_beacon_rssi(sc, skb, rs->rs_rssi);
1343
1344         /* check beacons in IBSS mode */
1345         if (sc->opmode == NL80211_IFTYPE_ADHOC)
1346                 ath5k_check_ibss_tsf(sc, skb, rxs);
1347
1348         ieee80211_rx(sc->hw, skb);
1349 }
1350
1351 /** ath5k_frame_receive_ok() - Do we want to receive this frame or not?
1352  *
1353  * Check if we want to further process this frame or not. Also update
1354  * statistics. Return true if we want this frame, false if not.
1355  */
1356 static bool
1357 ath5k_receive_frame_ok(struct ath5k_softc *sc, struct ath5k_rx_status *rs)
1358 {
1359         sc->stats.rx_all_count++;
1360
1361         if (unlikely(rs->rs_status)) {
1362                 if (rs->rs_status & AR5K_RXERR_CRC)
1363                         sc->stats.rxerr_crc++;
1364                 if (rs->rs_status & AR5K_RXERR_FIFO)
1365                         sc->stats.rxerr_fifo++;
1366                 if (rs->rs_status & AR5K_RXERR_PHY) {
1367                         sc->stats.rxerr_phy++;
1368                         if (rs->rs_phyerr > 0 && rs->rs_phyerr < 32)
1369                                 sc->stats.rxerr_phy_code[rs->rs_phyerr]++;
1370                         return false;
1371                 }
1372                 if (rs->rs_status & AR5K_RXERR_DECRYPT) {
1373                         /*
1374                          * Decrypt error.  If the error occurred
1375                          * because there was no hardware key, then
1376                          * let the frame through so the upper layers
1377                          * can process it.  This is necessary for 5210
1378                          * parts which have no way to setup a ``clear''
1379                          * key cache entry.
1380                          *
1381                          * XXX do key cache faulting
1382                          */
1383                         sc->stats.rxerr_decrypt++;
1384                         if (rs->rs_keyix == AR5K_RXKEYIX_INVALID &&
1385                             !(rs->rs_status & AR5K_RXERR_CRC))
1386                                 return true;
1387                 }
1388                 if (rs->rs_status & AR5K_RXERR_MIC) {
1389                         sc->stats.rxerr_mic++;
1390                         return true;
1391                 }
1392
1393                 /* reject any frames with non-crypto errors */
1394                 if (rs->rs_status & ~(AR5K_RXERR_DECRYPT))
1395                         return false;
1396         }
1397
1398         if (unlikely(rs->rs_more)) {
1399                 sc->stats.rxerr_jumbo++;
1400                 return false;
1401         }
1402         return true;
1403 }
1404
1405 static void
1406 ath5k_tasklet_rx(unsigned long data)
1407 {
1408         struct ath5k_rx_status rs = {};
1409         struct sk_buff *skb, *next_skb;
1410         dma_addr_t next_skb_addr;
1411         struct ath5k_softc *sc = (void *)data;
1412         struct ath5k_hw *ah = sc->ah;
1413         struct ath_common *common = ath5k_hw_common(ah);
1414         struct ath5k_buf *bf;
1415         struct ath5k_desc *ds;
1416         int ret;
1417
1418         spin_lock(&sc->rxbuflock);
1419         if (list_empty(&sc->rxbuf)) {
1420                 ATH5K_WARN(sc, "empty rx buf pool\n");
1421                 goto unlock;
1422         }
1423         do {
1424                 bf = list_first_entry(&sc->rxbuf, struct ath5k_buf, list);
1425                 BUG_ON(bf->skb == NULL);
1426                 skb = bf->skb;
1427                 ds = bf->desc;
1428
1429                 /* bail if HW is still using self-linked descriptor */
1430                 if (ath5k_hw_get_rxdp(sc->ah) == bf->daddr)
1431                         break;
1432
1433                 ret = sc->ah->ah_proc_rx_desc(sc->ah, ds, &rs);
1434                 if (unlikely(ret == -EINPROGRESS))
1435                         break;
1436                 else if (unlikely(ret)) {
1437                         ATH5K_ERR(sc, "error in processing rx descriptor\n");
1438                         sc->stats.rxerr_proc++;
1439                         break;
1440                 }
1441
1442                 if (ath5k_receive_frame_ok(sc, &rs)) {
1443                         next_skb = ath5k_rx_skb_alloc(sc, &next_skb_addr);
1444
1445                         /*
1446                          * If we can't replace bf->skb with a new skb under
1447                          * memory pressure, just skip this packet
1448                          */
1449                         if (!next_skb)
1450                                 goto next;
1451
1452                         pci_unmap_single(sc->pdev, bf->skbaddr,
1453                                          common->rx_bufsize,
1454                                          PCI_DMA_FROMDEVICE);
1455
1456                         skb_put(skb, rs.rs_datalen);
1457
1458                         ath5k_receive_frame(sc, skb, &rs);
1459
1460                         bf->skb = next_skb;
1461                         bf->skbaddr = next_skb_addr;
1462                 }
1463 next:
1464                 list_move_tail(&bf->list, &sc->rxbuf);
1465         } while (ath5k_rxbuf_setup(sc, bf) == 0);
1466 unlock:
1467         spin_unlock(&sc->rxbuflock);
1468 }
1469
1470
1471 /*************\
1472 * TX Handling *
1473 \*************/
1474
1475 static int ath5k_tx_queue(struct ieee80211_hw *hw, struct sk_buff *skb,
1476                           struct ath5k_txq *txq)
1477 {
1478         struct ath5k_softc *sc = hw->priv;
1479         struct ath5k_buf *bf;
1480         unsigned long flags;
1481         int padsize;
1482
1483         ath5k_debug_dump_skb(sc, skb, "TX  ", 1);
1484
1485         /*
1486          * The hardware expects the header padded to 4 byte boundaries.
1487          * If this is not the case, we add the padding after the header.
1488          */
1489         padsize = ath5k_add_padding(skb);
1490         if (padsize < 0) {
1491                 ATH5K_ERR(sc, "tx hdrlen not %%4: not enough"
1492                           " headroom to pad");
1493                 goto drop_packet;
1494         }
1495
1496         if (txq->txq_len >= ATH5K_TXQ_LEN_MAX)
1497                 ieee80211_stop_queue(hw, txq->qnum);
1498
1499         spin_lock_irqsave(&sc->txbuflock, flags);
1500         if (list_empty(&sc->txbuf)) {
1501                 ATH5K_ERR(sc, "no further txbuf available, dropping packet\n");
1502                 spin_unlock_irqrestore(&sc->txbuflock, flags);
1503                 ieee80211_stop_queues(hw);
1504                 goto drop_packet;
1505         }
1506         bf = list_first_entry(&sc->txbuf, struct ath5k_buf, list);
1507         list_del(&bf->list);
1508         sc->txbuf_len--;
1509         if (list_empty(&sc->txbuf))
1510                 ieee80211_stop_queues(hw);
1511         spin_unlock_irqrestore(&sc->txbuflock, flags);
1512
1513         bf->skb = skb;
1514
1515         if (ath5k_txbuf_setup(sc, bf, txq, padsize)) {
1516                 bf->skb = NULL;
1517                 spin_lock_irqsave(&sc->txbuflock, flags);
1518                 list_add_tail(&bf->list, &sc->txbuf);
1519                 sc->txbuf_len++;
1520                 spin_unlock_irqrestore(&sc->txbuflock, flags);
1521                 goto drop_packet;
1522         }
1523         return NETDEV_TX_OK;
1524
1525 drop_packet:
1526         dev_kfree_skb_any(skb);
1527         return NETDEV_TX_OK;
1528 }
1529
1530 static void
1531 ath5k_tx_frame_completed(struct ath5k_softc *sc, struct sk_buff *skb,
1532                          struct ath5k_tx_status *ts)
1533 {
1534         struct ieee80211_tx_info *info;
1535         int i;
1536
1537         sc->stats.tx_all_count++;
1538         info = IEEE80211_SKB_CB(skb);
1539
1540         ieee80211_tx_info_clear_status(info);
1541         for (i = 0; i < 4; i++) {
1542                 struct ieee80211_tx_rate *r =
1543                         &info->status.rates[i];
1544
1545                 if (ts->ts_rate[i]) {
1546                         r->idx = ath5k_hw_to_driver_rix(sc, ts->ts_rate[i]);
1547                         r->count = ts->ts_retry[i];
1548                 } else {
1549                         r->idx = -1;
1550                         r->count = 0;
1551                 }
1552         }
1553
1554         /* count the successful attempt as well */
1555         info->status.rates[ts->ts_final_idx].count++;
1556
1557         if (unlikely(ts->ts_status)) {
1558                 sc->stats.ack_fail++;
1559                 if (ts->ts_status & AR5K_TXERR_FILT) {
1560                         info->flags |= IEEE80211_TX_STAT_TX_FILTERED;
1561                         sc->stats.txerr_filt++;
1562                 }
1563                 if (ts->ts_status & AR5K_TXERR_XRETRY)
1564                         sc->stats.txerr_retry++;
1565                 if (ts->ts_status & AR5K_TXERR_FIFO)
1566                         sc->stats.txerr_fifo++;
1567         } else {
1568                 info->flags |= IEEE80211_TX_STAT_ACK;
1569                 info->status.ack_signal = ts->ts_rssi;
1570         }
1571
1572         /*
1573         * Remove MAC header padding before giving the frame
1574         * back to mac80211.
1575         */
1576         ath5k_remove_padding(skb);
1577
1578         if (ts->ts_antenna > 0 && ts->ts_antenna < 5)
1579                 sc->stats.antenna_tx[ts->ts_antenna]++;
1580         else
1581                 sc->stats.antenna_tx[0]++; /* invalid */
1582
1583         ieee80211_tx_status(sc->hw, skb);
1584 }
1585
1586 static void
1587 ath5k_tx_processq(struct ath5k_softc *sc, struct ath5k_txq *txq)
1588 {
1589         struct ath5k_tx_status ts = {};
1590         struct ath5k_buf *bf, *bf0;
1591         struct ath5k_desc *ds;
1592         struct sk_buff *skb;
1593         int ret;
1594
1595         spin_lock(&txq->lock);
1596         list_for_each_entry_safe(bf, bf0, &txq->q, list) {
1597
1598                 txq->txq_poll_mark = false;
1599
1600                 /* skb might already have been processed last time. */
1601                 if (bf->skb != NULL) {
1602                         ds = bf->desc;
1603
1604                         ret = sc->ah->ah_proc_tx_desc(sc->ah, ds, &ts);
1605                         if (unlikely(ret == -EINPROGRESS))
1606                                 break;
1607                         else if (unlikely(ret)) {
1608                                 ATH5K_ERR(sc,
1609                                         "error %d while processing "
1610                                         "queue %u\n", ret, txq->qnum);
1611                                 break;
1612                         }
1613
1614                         skb = bf->skb;
1615                         bf->skb = NULL;
1616                         pci_unmap_single(sc->pdev, bf->skbaddr, skb->len,
1617                                         PCI_DMA_TODEVICE);
1618                         ath5k_tx_frame_completed(sc, skb, &ts);
1619                 }
1620
1621                 /*
1622                  * It's possible that the hardware can say the buffer is
1623                  * completed when it hasn't yet loaded the ds_link from
1624                  * host memory and moved on.
1625                  * Always keep the last descriptor to avoid HW races...
1626                  */
1627                 if (ath5k_hw_get_txdp(sc->ah, txq->qnum) != bf->daddr) {
1628                         spin_lock(&sc->txbuflock);
1629                         list_move_tail(&bf->list, &sc->txbuf);
1630                         sc->txbuf_len++;
1631                         txq->txq_len--;
1632                         spin_unlock(&sc->txbuflock);
1633                 }
1634         }
1635         spin_unlock(&txq->lock);
1636         if (txq->txq_len < ATH5K_TXQ_LEN_LOW)
1637                 ieee80211_wake_queue(sc->hw, txq->qnum);
1638 }
1639
1640 static void
1641 ath5k_tasklet_tx(unsigned long data)
1642 {
1643         int i;
1644         struct ath5k_softc *sc = (void *)data;
1645
1646         for (i=0; i < AR5K_NUM_TX_QUEUES; i++)
1647                 if (sc->txqs[i].setup && (sc->ah->ah_txq_isr & BIT(i)))
1648                         ath5k_tx_processq(sc, &sc->txqs[i]);
1649 }
1650
1651
1652 /*****************\
1653 * Beacon handling *
1654 \*****************/
1655
1656 /*
1657  * Setup the beacon frame for transmit.
1658  */
1659 static int
1660 ath5k_beacon_setup(struct ath5k_softc *sc, struct ath5k_buf *bf)
1661 {
1662         struct sk_buff *skb = bf->skb;
1663         struct  ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
1664         struct ath5k_hw *ah = sc->ah;
1665         struct ath5k_desc *ds;
1666         int ret = 0;
1667         u8 antenna;
1668         u32 flags;
1669         const int padsize = 0;
1670
1671         bf->skbaddr = pci_map_single(sc->pdev, skb->data, skb->len,
1672                         PCI_DMA_TODEVICE);
1673         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON, "skb %p [data %p len %u] "
1674                         "skbaddr %llx\n", skb, skb->data, skb->len,
1675                         (unsigned long long)bf->skbaddr);
1676         if (pci_dma_mapping_error(sc->pdev, bf->skbaddr)) {
1677                 ATH5K_ERR(sc, "beacon DMA mapping failed\n");
1678                 return -EIO;
1679         }
1680
1681         ds = bf->desc;
1682         antenna = ah->ah_tx_ant;
1683
1684         flags = AR5K_TXDESC_NOACK;
1685         if (sc->opmode == NL80211_IFTYPE_ADHOC && ath5k_hw_hasveol(ah)) {
1686                 ds->ds_link = bf->daddr;        /* self-linked */
1687                 flags |= AR5K_TXDESC_VEOL;
1688         } else
1689                 ds->ds_link = 0;
1690
1691         /*
1692          * If we use multiple antennas on AP and use
1693          * the Sectored AP scenario, switch antenna every
1694          * 4 beacons to make sure everybody hears our AP.
1695          * When a client tries to associate, hw will keep
1696          * track of the tx antenna to be used for this client
1697          * automaticaly, based on ACKed packets.
1698          *
1699          * Note: AP still listens and transmits RTS on the
1700          * default antenna which is supposed to be an omni.
1701          *
1702          * Note2: On sectored scenarios it's possible to have
1703          * multiple antennas (1 omni -- the default -- and 14
1704          * sectors), so if we choose to actually support this
1705          * mode, we need to allow the user to set how many antennas
1706          * we have and tweak the code below to send beacons
1707          * on all of them.
1708          */
1709         if (ah->ah_ant_mode == AR5K_ANTMODE_SECTOR_AP)
1710                 antenna = sc->bsent & 4 ? 2 : 1;
1711
1712
1713         /* FIXME: If we are in g mode and rate is a CCK rate
1714          * subtract ah->ah_txpower.txp_cck_ofdm_pwr_delta
1715          * from tx power (value is in dB units already) */
1716         ds->ds_data = bf->skbaddr;
1717         ret = ah->ah_setup_tx_desc(ah, ds, skb->len,
1718                         ieee80211_get_hdrlen_from_skb(skb), padsize,
1719                         AR5K_PKT_TYPE_BEACON, (sc->power_level * 2),
1720                         ieee80211_get_tx_rate(sc->hw, info)->hw_value,
1721                         1, AR5K_TXKEYIX_INVALID,
1722                         antenna, flags, 0, 0);
1723         if (ret)
1724                 goto err_unmap;
1725
1726         return 0;
1727 err_unmap:
1728         pci_unmap_single(sc->pdev, bf->skbaddr, skb->len, PCI_DMA_TODEVICE);
1729         return ret;
1730 }
1731
1732 /*
1733  * Updates the beacon that is sent by ath5k_beacon_send.  For adhoc,
1734  * this is called only once at config_bss time, for AP we do it every
1735  * SWBA interrupt so that the TIM will reflect buffered frames.
1736  *
1737  * Called with the beacon lock.
1738  */
1739 static int
1740 ath5k_beacon_update(struct ieee80211_hw *hw, struct ieee80211_vif *vif)
1741 {
1742         int ret;
1743         struct ath5k_softc *sc = hw->priv;
1744         struct sk_buff *skb;
1745
1746         if (WARN_ON(!vif)) {
1747                 ret = -EINVAL;
1748                 goto out;
1749         }
1750
1751         skb = ieee80211_beacon_get(hw, vif);
1752
1753         if (!skb) {
1754                 ret = -ENOMEM;
1755                 goto out;
1756         }
1757
1758         ath5k_debug_dump_skb(sc, skb, "BC  ", 1);
1759
1760         ath5k_txbuf_free_skb(sc, sc->bbuf);
1761         sc->bbuf->skb = skb;
1762         ret = ath5k_beacon_setup(sc, sc->bbuf);
1763         if (ret)
1764                 sc->bbuf->skb = NULL;
1765 out:
1766         return ret;
1767 }
1768
1769 /*
1770  * Transmit a beacon frame at SWBA.  Dynamic updates to the
1771  * frame contents are done as needed and the slot time is
1772  * also adjusted based on current state.
1773  *
1774  * This is called from software irq context (beacontq tasklets)
1775  * or user context from ath5k_beacon_config.
1776  */
1777 static void
1778 ath5k_beacon_send(struct ath5k_softc *sc)
1779 {
1780         struct ath5k_buf *bf = sc->bbuf;
1781         struct ath5k_hw *ah = sc->ah;
1782         struct sk_buff *skb;
1783
1784         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON, "in beacon_send\n");
1785
1786         if (unlikely(bf->skb == NULL || sc->opmode == NL80211_IFTYPE_STATION)) {
1787                 ATH5K_WARN(sc, "bf=%p bf_skb=%p\n", bf, bf ? bf->skb : NULL);
1788                 return;
1789         }
1790         /*
1791          * Check if the previous beacon has gone out.  If
1792          * not, don't don't try to post another: skip this
1793          * period and wait for the next.  Missed beacons
1794          * indicate a problem and should not occur.  If we
1795          * miss too many consecutive beacons reset the device.
1796          */
1797         if (unlikely(ath5k_hw_num_tx_pending(ah, sc->bhalq) != 0)) {
1798                 sc->bmisscount++;
1799                 ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
1800                         "missed %u consecutive beacons\n", sc->bmisscount);
1801                 if (sc->bmisscount > 10) {      /* NB: 10 is a guess */
1802                         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
1803                                 "stuck beacon time (%u missed)\n",
1804                                 sc->bmisscount);
1805                         ATH5K_DBG(sc, ATH5K_DEBUG_RESET,
1806                                   "stuck beacon, resetting\n");
1807                         ieee80211_queue_work(sc->hw, &sc->reset_work);
1808                 }
1809                 return;
1810         }
1811         if (unlikely(sc->bmisscount != 0)) {
1812                 ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
1813                         "resume beacon xmit after %u misses\n",
1814                         sc->bmisscount);
1815                 sc->bmisscount = 0;
1816         }
1817
1818         /*
1819          * Stop any current dma and put the new frame on the queue.
1820          * This should never fail since we check above that no frames
1821          * are still pending on the queue.
1822          */
1823         if (unlikely(ath5k_hw_stop_tx_dma(ah, sc->bhalq))) {
1824                 ATH5K_WARN(sc, "beacon queue %u didn't start/stop ?\n", sc->bhalq);
1825                 /* NB: hw still stops DMA, so proceed */
1826         }
1827
1828         /* refresh the beacon for AP mode */
1829         if (sc->opmode == NL80211_IFTYPE_AP)
1830                 ath5k_beacon_update(sc->hw, sc->vif);
1831
1832         ath5k_hw_set_txdp(ah, sc->bhalq, bf->daddr);
1833         ath5k_hw_start_tx_dma(ah, sc->bhalq);
1834         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON, "TXDP[%u] = %llx (%p)\n",
1835                 sc->bhalq, (unsigned long long)bf->daddr, bf->desc);
1836
1837         skb = ieee80211_get_buffered_bc(sc->hw, sc->vif);
1838         while (skb) {
1839                 ath5k_tx_queue(sc->hw, skb, sc->cabq);
1840                 skb = ieee80211_get_buffered_bc(sc->hw, sc->vif);
1841         }
1842
1843         sc->bsent++;
1844 }
1845
1846 /**
1847  * ath5k_beacon_update_timers - update beacon timers
1848  *
1849  * @sc: struct ath5k_softc pointer we are operating on
1850  * @bc_tsf: the timestamp of the beacon. 0 to reset the TSF. -1 to perform a
1851  *          beacon timer update based on the current HW TSF.
1852  *
1853  * Calculate the next target beacon transmit time (TBTT) based on the timestamp
1854  * of a received beacon or the current local hardware TSF and write it to the
1855  * beacon timer registers.
1856  *
1857  * This is called in a variety of situations, e.g. when a beacon is received,
1858  * when a TSF update has been detected, but also when an new IBSS is created or
1859  * when we otherwise know we have to update the timers, but we keep it in this
1860  * function to have it all together in one place.
1861  */
1862 static void
1863 ath5k_beacon_update_timers(struct ath5k_softc *sc, u64 bc_tsf)
1864 {
1865         struct ath5k_hw *ah = sc->ah;
1866         u32 nexttbtt, intval, hw_tu, bc_tu;
1867         u64 hw_tsf;
1868
1869         intval = sc->bintval & AR5K_BEACON_PERIOD;
1870         if (WARN_ON(!intval))
1871                 return;
1872
1873         /* beacon TSF converted to TU */
1874         bc_tu = TSF_TO_TU(bc_tsf);
1875
1876         /* current TSF converted to TU */
1877         hw_tsf = ath5k_hw_get_tsf64(ah);
1878         hw_tu = TSF_TO_TU(hw_tsf);
1879
1880 #define FUDGE 3
1881         /* we use FUDGE to make sure the next TBTT is ahead of the current TU */
1882         if (bc_tsf == -1) {
1883                 /*
1884                  * no beacons received, called internally.
1885                  * just need to refresh timers based on HW TSF.
1886                  */
1887                 nexttbtt = roundup(hw_tu + FUDGE, intval);
1888         } else if (bc_tsf == 0) {
1889                 /*
1890                  * no beacon received, probably called by ath5k_reset_tsf().
1891                  * reset TSF to start with 0.
1892                  */
1893                 nexttbtt = intval;
1894                 intval |= AR5K_BEACON_RESET_TSF;
1895         } else if (bc_tsf > hw_tsf) {
1896                 /*
1897                  * beacon received, SW merge happend but HW TSF not yet updated.
1898                  * not possible to reconfigure timers yet, but next time we
1899                  * receive a beacon with the same BSSID, the hardware will
1900                  * automatically update the TSF and then we need to reconfigure
1901                  * the timers.
1902                  */
1903                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
1904                         "need to wait for HW TSF sync\n");
1905                 return;
1906         } else {
1907                 /*
1908                  * most important case for beacon synchronization between STA.
1909                  *
1910                  * beacon received and HW TSF has been already updated by HW.
1911                  * update next TBTT based on the TSF of the beacon, but make
1912                  * sure it is ahead of our local TSF timer.
1913                  */
1914                 nexttbtt = bc_tu + roundup(hw_tu + FUDGE - bc_tu, intval);
1915         }
1916 #undef FUDGE
1917
1918         sc->nexttbtt = nexttbtt;
1919
1920         intval |= AR5K_BEACON_ENA;
1921         ath5k_hw_init_beacon(ah, nexttbtt, intval);
1922
1923         /*
1924          * debugging output last in order to preserve the time critical aspect
1925          * of this function
1926          */
1927         if (bc_tsf == -1)
1928                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
1929                         "reconfigured timers based on HW TSF\n");
1930         else if (bc_tsf == 0)
1931                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
1932                         "reset HW TSF and timers\n");
1933         else
1934                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
1935                         "updated timers based on beacon TSF\n");
1936
1937         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
1938                           "bc_tsf %llx hw_tsf %llx bc_tu %u hw_tu %u nexttbtt %u\n",
1939                           (unsigned long long) bc_tsf,
1940                           (unsigned long long) hw_tsf, bc_tu, hw_tu, nexttbtt);
1941         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON, "intval %u %s %s\n",
1942                 intval & AR5K_BEACON_PERIOD,
1943                 intval & AR5K_BEACON_ENA ? "AR5K_BEACON_ENA" : "",
1944                 intval & AR5K_BEACON_RESET_TSF ? "AR5K_BEACON_RESET_TSF" : "");
1945 }
1946
1947 /**
1948  * ath5k_beacon_config - Configure the beacon queues and interrupts
1949  *
1950  * @sc: struct ath5k_softc pointer we are operating on
1951  *
1952  * In IBSS mode we use a self-linked tx descriptor if possible. We enable SWBA
1953  * interrupts to detect TSF updates only.
1954  */
1955 static void
1956 ath5k_beacon_config(struct ath5k_softc *sc)
1957 {
1958         struct ath5k_hw *ah = sc->ah;
1959         unsigned long flags;
1960
1961         spin_lock_irqsave(&sc->block, flags);
1962         sc->bmisscount = 0;
1963         sc->imask &= ~(AR5K_INT_BMISS | AR5K_INT_SWBA);
1964
1965         if (sc->enable_beacon) {
1966                 /*
1967                  * In IBSS mode we use a self-linked tx descriptor and let the
1968                  * hardware send the beacons automatically. We have to load it
1969                  * only once here.
1970                  * We use the SWBA interrupt only to keep track of the beacon
1971                  * timers in order to detect automatic TSF updates.
1972                  */
1973                 ath5k_beaconq_config(sc);
1974
1975                 sc->imask |= AR5K_INT_SWBA;
1976
1977                 if (sc->opmode == NL80211_IFTYPE_ADHOC) {
1978                         if (ath5k_hw_hasveol(ah))
1979                                 ath5k_beacon_send(sc);
1980                 } else
1981                         ath5k_beacon_update_timers(sc, -1);
1982         } else {
1983                 ath5k_hw_stop_tx_dma(sc->ah, sc->bhalq);
1984         }
1985
1986         ath5k_hw_set_imr(ah, sc->imask);
1987         mmiowb();
1988         spin_unlock_irqrestore(&sc->block, flags);
1989 }
1990
1991 static void ath5k_tasklet_beacon(unsigned long data)
1992 {
1993         struct ath5k_softc *sc = (struct ath5k_softc *) data;
1994
1995         /*
1996          * Software beacon alert--time to send a beacon.
1997          *
1998          * In IBSS mode we use this interrupt just to
1999          * keep track of the next TBTT (target beacon
2000          * transmission time) in order to detect wether
2001          * automatic TSF updates happened.
2002          */
2003         if (sc->opmode == NL80211_IFTYPE_ADHOC) {
2004                 /* XXX: only if VEOL suppported */
2005                 u64 tsf = ath5k_hw_get_tsf64(sc->ah);
2006                 sc->nexttbtt += sc->bintval;
2007                 ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2008                                 "SWBA nexttbtt: %x hw_tu: %x "
2009                                 "TSF: %llx\n",
2010                                 sc->nexttbtt,
2011                                 TSF_TO_TU(tsf),
2012                                 (unsigned long long) tsf);
2013         } else {
2014                 spin_lock(&sc->block);
2015                 ath5k_beacon_send(sc);
2016                 spin_unlock(&sc->block);
2017         }
2018 }
2019
2020
2021 /********************\
2022 * Interrupt handling *
2023 \********************/
2024
2025 static void
2026 ath5k_intr_calibration_poll(struct ath5k_hw *ah)
2027 {
2028         if (time_is_before_eq_jiffies(ah->ah_cal_next_ani) &&
2029             !(ah->ah_cal_mask & AR5K_CALIBRATION_FULL)) {
2030                 /* run ANI only when full calibration is not active */
2031                 ah->ah_cal_next_ani = jiffies +
2032                         msecs_to_jiffies(ATH5K_TUNE_CALIBRATION_INTERVAL_ANI);
2033                 tasklet_schedule(&ah->ah_sc->ani_tasklet);
2034
2035         } else if (time_is_before_eq_jiffies(ah->ah_cal_next_full)) {
2036                 ah->ah_cal_next_full = jiffies +
2037                         msecs_to_jiffies(ATH5K_TUNE_CALIBRATION_INTERVAL_FULL);
2038                 tasklet_schedule(&ah->ah_sc->calib);
2039         }
2040         /* we could use SWI to generate enough interrupts to meet our
2041          * calibration interval requirements, if necessary:
2042          * AR5K_REG_ENABLE_BITS(ah, AR5K_CR, AR5K_CR_SWI); */
2043 }
2044
2045 static irqreturn_t
2046 ath5k_intr(int irq, void *dev_id)
2047 {
2048         struct ath5k_softc *sc = dev_id;
2049         struct ath5k_hw *ah = sc->ah;
2050         enum ath5k_int status;
2051         unsigned int counter = 1000;
2052
2053         if (unlikely(test_bit(ATH_STAT_INVALID, sc->status) ||
2054                                 !ath5k_hw_is_intr_pending(ah)))
2055                 return IRQ_NONE;
2056
2057         do {
2058                 ath5k_hw_get_isr(ah, &status);          /* NB: clears IRQ too */
2059                 ATH5K_DBG(sc, ATH5K_DEBUG_INTR, "status 0x%x/0x%x\n",
2060                                 status, sc->imask);
2061                 if (unlikely(status & AR5K_INT_FATAL)) {
2062                         /*
2063                          * Fatal errors are unrecoverable.
2064                          * Typically these are caused by DMA errors.
2065                          */
2066                         ATH5K_DBG(sc, ATH5K_DEBUG_RESET,
2067                                   "fatal int, resetting\n");
2068                         ieee80211_queue_work(sc->hw, &sc->reset_work);
2069                 } else if (unlikely(status & AR5K_INT_RXORN)) {
2070                         /*
2071                          * Receive buffers are full. Either the bus is busy or
2072                          * the CPU is not fast enough to process all received
2073                          * frames.
2074                          * Older chipsets need a reset to come out of this
2075                          * condition, but we treat it as RX for newer chips.
2076                          * We don't know exactly which versions need a reset -
2077                          * this guess is copied from the HAL.
2078                          */
2079                         sc->stats.rxorn_intr++;
2080                         if (ah->ah_mac_srev < AR5K_SREV_AR5212) {
2081                                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET,
2082                                           "rx overrun, resetting\n");
2083                                 ieee80211_queue_work(sc->hw, &sc->reset_work);
2084                         }
2085                         else
2086                                 tasklet_schedule(&sc->rxtq);
2087                 } else {
2088                         if (status & AR5K_INT_SWBA) {
2089                                 tasklet_hi_schedule(&sc->beacontq);
2090                         }
2091                         if (status & AR5K_INT_RXEOL) {
2092                                 /*
2093                                 * NB: the hardware should re-read the link when
2094                                 *     RXE bit is written, but it doesn't work at
2095                                 *     least on older hardware revs.
2096                                 */
2097                                 sc->stats.rxeol_intr++;
2098                         }
2099                         if (status & AR5K_INT_TXURN) {
2100                                 /* bump tx trigger level */
2101                                 ath5k_hw_update_tx_triglevel(ah, true);
2102                         }
2103                         if (status & (AR5K_INT_RXOK | AR5K_INT_RXERR))
2104                                 tasklet_schedule(&sc->rxtq);
2105                         if (status & (AR5K_INT_TXOK | AR5K_INT_TXDESC
2106                                         | AR5K_INT_TXERR | AR5K_INT_TXEOL))
2107                                 tasklet_schedule(&sc->txtq);
2108                         if (status & AR5K_INT_BMISS) {
2109                                 /* TODO */
2110                         }
2111                         if (status & AR5K_INT_MIB) {
2112                                 sc->stats.mib_intr++;
2113                                 ath5k_hw_update_mib_counters(ah);
2114                                 ath5k_ani_mib_intr(ah);
2115                         }
2116                         if (status & AR5K_INT_GPIO)
2117                                 tasklet_schedule(&sc->rf_kill.toggleq);
2118
2119                 }
2120         } while (ath5k_hw_is_intr_pending(ah) && --counter > 0);
2121
2122         if (unlikely(!counter))
2123                 ATH5K_WARN(sc, "too many interrupts, giving up for now\n");
2124
2125         ath5k_intr_calibration_poll(ah);
2126
2127         return IRQ_HANDLED;
2128 }
2129
2130 /*
2131  * Periodically recalibrate the PHY to account
2132  * for temperature/environment changes.
2133  */
2134 static void
2135 ath5k_tasklet_calibrate(unsigned long data)
2136 {
2137         struct ath5k_softc *sc = (void *)data;
2138         struct ath5k_hw *ah = sc->ah;
2139
2140         /* Only full calibration for now */
2141         ah->ah_cal_mask |= AR5K_CALIBRATION_FULL;
2142
2143         ATH5K_DBG(sc, ATH5K_DEBUG_CALIBRATE, "channel %u/%x\n",
2144                 ieee80211_frequency_to_channel(sc->curchan->center_freq),
2145                 sc->curchan->hw_value);
2146
2147         if (ath5k_hw_gainf_calibrate(ah) == AR5K_RFGAIN_NEED_CHANGE) {
2148                 /*
2149                  * Rfgain is out of bounds, reset the chip
2150                  * to load new gain values.
2151                  */
2152                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "calibration, resetting\n");
2153                 ieee80211_queue_work(sc->hw, &sc->reset_work);
2154         }
2155         if (ath5k_hw_phy_calibrate(ah, sc->curchan))
2156                 ATH5K_ERR(sc, "calibration of channel %u failed\n",
2157                         ieee80211_frequency_to_channel(
2158                                 sc->curchan->center_freq));
2159
2160         /* Noise floor calibration interrupts rx/tx path while I/Q calibration
2161          * doesn't.
2162          * TODO: We should stop TX here, so that it doesn't interfere.
2163          * Note that stopping the queues is not enough to stop TX! */
2164         if (time_is_before_eq_jiffies(ah->ah_cal_next_nf)) {
2165                 ah->ah_cal_next_nf = jiffies +
2166                         msecs_to_jiffies(ATH5K_TUNE_CALIBRATION_INTERVAL_NF);
2167                 ath5k_hw_update_noise_floor(ah);
2168         }
2169
2170         ah->ah_cal_mask &= ~AR5K_CALIBRATION_FULL;
2171 }
2172
2173
2174 static void
2175 ath5k_tasklet_ani(unsigned long data)
2176 {
2177         struct ath5k_softc *sc = (void *)data;
2178         struct ath5k_hw *ah = sc->ah;
2179
2180         ah->ah_cal_mask |= AR5K_CALIBRATION_ANI;
2181         ath5k_ani_calibration(ah);
2182         ah->ah_cal_mask &= ~AR5K_CALIBRATION_ANI;
2183 }
2184
2185
2186 static void
2187 ath5k_tx_complete_poll_work(struct work_struct *work)
2188 {
2189         struct ath5k_softc *sc = container_of(work, struct ath5k_softc,
2190                         tx_complete_work.work);
2191         struct ath5k_txq *txq;
2192         int i;
2193         bool needreset = false;
2194
2195         for (i = 0; i < ARRAY_SIZE(sc->txqs); i++) {
2196                 if (sc->txqs[i].setup) {
2197                         txq = &sc->txqs[i];
2198                         spin_lock_bh(&txq->lock);
2199                         if (txq->txq_len > 1) {
2200                                 if (txq->txq_poll_mark) {
2201                                         ATH5K_DBG(sc, ATH5K_DEBUG_XMIT,
2202                                                   "TX queue stuck %d\n",
2203                                                   txq->qnum);
2204                                         needreset = true;
2205                                         txq->txq_stuck++;
2206                                         spin_unlock_bh(&txq->lock);
2207                                         break;
2208                                 } else {
2209                                         txq->txq_poll_mark = true;
2210                                 }
2211                         }
2212                         spin_unlock_bh(&txq->lock);
2213                 }
2214         }
2215
2216         if (needreset) {
2217                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET,
2218                           "TX queues stuck, resetting\n");
2219                 ath5k_reset(sc, sc->curchan);
2220         }
2221
2222         ieee80211_queue_delayed_work(sc->hw, &sc->tx_complete_work,
2223                 msecs_to_jiffies(ATH5K_TX_COMPLETE_POLL_INT));
2224 }
2225
2226
2227 /*************************\
2228 * Initialization routines *
2229 \*************************/
2230
2231 static int
2232 ath5k_stop_locked(struct ath5k_softc *sc)
2233 {
2234         struct ath5k_hw *ah = sc->ah;
2235
2236         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "invalid %u\n",
2237                         test_bit(ATH_STAT_INVALID, sc->status));
2238
2239         /*
2240          * Shutdown the hardware and driver:
2241          *    stop output from above
2242          *    disable interrupts
2243          *    turn off timers
2244          *    turn off the radio
2245          *    clear transmit machinery
2246          *    clear receive machinery
2247          *    drain and release tx queues
2248          *    reclaim beacon resources
2249          *    power down hardware
2250          *
2251          * Note that some of this work is not possible if the
2252          * hardware is gone (invalid).
2253          */
2254         ieee80211_stop_queues(sc->hw);
2255
2256         if (!test_bit(ATH_STAT_INVALID, sc->status)) {
2257                 ath5k_led_off(sc);
2258                 ath5k_hw_set_imr(ah, 0);
2259                 synchronize_irq(sc->pdev->irq);
2260         }
2261         ath5k_txq_cleanup(sc);
2262         if (!test_bit(ATH_STAT_INVALID, sc->status)) {
2263                 ath5k_rx_stop(sc);
2264                 ath5k_hw_phy_disable(ah);
2265         }
2266
2267         return 0;
2268 }
2269
2270 static int
2271 ath5k_init(struct ath5k_softc *sc)
2272 {
2273         struct ath5k_hw *ah = sc->ah;
2274         struct ath_common *common = ath5k_hw_common(ah);
2275         int ret, i;
2276
2277         mutex_lock(&sc->lock);
2278
2279         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "mode %d\n", sc->opmode);
2280
2281         /*
2282          * Stop anything previously setup.  This is safe
2283          * no matter this is the first time through or not.
2284          */
2285         ath5k_stop_locked(sc);
2286
2287         /*
2288          * The basic interface to setting the hardware in a good
2289          * state is ``reset''.  On return the hardware is known to
2290          * be powered up and with interrupts disabled.  This must
2291          * be followed by initialization of the appropriate bits
2292          * and then setup of the interrupt mask.
2293          */
2294         sc->curchan = sc->hw->conf.channel;
2295         sc->curband = &sc->sbands[sc->curchan->band];
2296         sc->imask = AR5K_INT_RXOK | AR5K_INT_RXERR | AR5K_INT_RXEOL |
2297                 AR5K_INT_RXORN | AR5K_INT_TXDESC | AR5K_INT_TXEOL |
2298                 AR5K_INT_FATAL | AR5K_INT_GLOBAL | AR5K_INT_MIB;
2299
2300         ret = ath5k_reset(sc, NULL);
2301         if (ret)
2302                 goto done;
2303
2304         ath5k_rfkill_hw_start(ah);
2305
2306         /*
2307          * Reset the key cache since some parts do not reset the
2308          * contents on initial power up or resume from suspend.
2309          */
2310         for (i = 0; i < common->keymax; i++)
2311                 ath_hw_keyreset(common, (u16) i);
2312
2313         ath5k_hw_set_ack_bitrate_high(ah, true);
2314         ret = 0;
2315 done:
2316         mmiowb();
2317         mutex_unlock(&sc->lock);
2318
2319         ieee80211_queue_delayed_work(sc->hw, &sc->tx_complete_work,
2320                         msecs_to_jiffies(ATH5K_TX_COMPLETE_POLL_INT));
2321
2322         return ret;
2323 }
2324
2325 static void stop_tasklets(struct ath5k_softc *sc)
2326 {
2327         tasklet_kill(&sc->rxtq);
2328         tasklet_kill(&sc->txtq);
2329         tasklet_kill(&sc->calib);
2330         tasklet_kill(&sc->beacontq);
2331         tasklet_kill(&sc->ani_tasklet);
2332 }
2333
2334 /*
2335  * Stop the device, grabbing the top-level lock to protect
2336  * against concurrent entry through ath5k_init (which can happen
2337  * if another thread does a system call and the thread doing the
2338  * stop is preempted).
2339  */
2340 static int
2341 ath5k_stop_hw(struct ath5k_softc *sc)
2342 {
2343         int ret;
2344
2345         mutex_lock(&sc->lock);
2346         ret = ath5k_stop_locked(sc);
2347         if (ret == 0 && !test_bit(ATH_STAT_INVALID, sc->status)) {
2348                 /*
2349                  * Don't set the card in full sleep mode!
2350                  *
2351                  * a) When the device is in this state it must be carefully
2352                  * woken up or references to registers in the PCI clock
2353                  * domain may freeze the bus (and system).  This varies
2354                  * by chip and is mostly an issue with newer parts
2355                  * (madwifi sources mentioned srev >= 0x78) that go to
2356                  * sleep more quickly.
2357                  *
2358                  * b) On older chips full sleep results a weird behaviour
2359                  * during wakeup. I tested various cards with srev < 0x78
2360                  * and they don't wake up after module reload, a second
2361                  * module reload is needed to bring the card up again.
2362                  *
2363                  * Until we figure out what's going on don't enable
2364                  * full chip reset on any chip (this is what Legacy HAL
2365                  * and Sam's HAL do anyway). Instead Perform a full reset
2366                  * on the device (same as initial state after attach) and
2367                  * leave it idle (keep MAC/BB on warm reset) */
2368                 ret = ath5k_hw_on_hold(sc->ah);
2369
2370                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET,
2371                                 "putting device to sleep\n");
2372         }
2373         ath5k_txbuf_free_skb(sc, sc->bbuf);
2374
2375         mmiowb();
2376         mutex_unlock(&sc->lock);
2377
2378         stop_tasklets(sc);
2379
2380         cancel_delayed_work_sync(&sc->tx_complete_work);
2381
2382         ath5k_rfkill_hw_stop(sc->ah);
2383
2384         return ret;
2385 }
2386
2387 /*
2388  * Reset the hardware.  If chan is not NULL, then also pause rx/tx
2389  * and change to the given channel.
2390  *
2391  * This should be called with sc->lock.
2392  */
2393 static int
2394 ath5k_reset(struct ath5k_softc *sc, struct ieee80211_channel *chan)
2395 {
2396         struct ath5k_hw *ah = sc->ah;
2397         int ret;
2398
2399         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "resetting\n");
2400
2401         ath5k_hw_set_imr(ah, 0);
2402         synchronize_irq(sc->pdev->irq);
2403         stop_tasklets(sc);
2404
2405         if (chan) {
2406                 ath5k_txq_cleanup(sc);
2407                 ath5k_rx_stop(sc);
2408
2409                 sc->curchan = chan;
2410                 sc->curband = &sc->sbands[chan->band];
2411         }
2412         ret = ath5k_hw_reset(ah, sc->opmode, sc->curchan, chan != NULL);
2413         if (ret) {
2414                 ATH5K_ERR(sc, "can't reset hardware (%d)\n", ret);
2415                 goto err;
2416         }
2417
2418         ret = ath5k_rx_start(sc);
2419         if (ret) {
2420                 ATH5K_ERR(sc, "can't start recv logic\n");
2421                 goto err;
2422         }
2423
2424         ath5k_ani_init(ah, ah->ah_sc->ani_state.ani_mode);
2425
2426         ah->ah_cal_next_full = jiffies;
2427         ah->ah_cal_next_ani = jiffies;
2428         ah->ah_cal_next_nf = jiffies;
2429
2430         /*
2431          * Change channels and update the h/w rate map if we're switching;
2432          * e.g. 11a to 11b/g.
2433          *
2434          * We may be doing a reset in response to an ioctl that changes the
2435          * channel so update any state that might change as a result.
2436          *
2437          * XXX needed?
2438          */
2439 /*      ath5k_chan_change(sc, c); */
2440
2441         ath5k_beacon_config(sc);
2442         /* intrs are enabled by ath5k_beacon_config */
2443
2444         ieee80211_wake_queues(sc->hw);
2445
2446         return 0;
2447 err:
2448         return ret;
2449 }
2450
2451 static void ath5k_reset_work(struct work_struct *work)
2452 {
2453         struct ath5k_softc *sc = container_of(work, struct ath5k_softc,
2454                 reset_work);
2455
2456         mutex_lock(&sc->lock);
2457         ath5k_reset(sc, sc->curchan);
2458         mutex_unlock(&sc->lock);
2459 }
2460
2461 static int
2462 ath5k_attach(struct pci_dev *pdev, struct ieee80211_hw *hw)
2463 {
2464         struct ath5k_softc *sc = hw->priv;
2465         struct ath5k_hw *ah = sc->ah;
2466         struct ath_regulatory *regulatory = ath5k_hw_regulatory(ah);
2467         struct ath5k_txq *txq;
2468         u8 mac[ETH_ALEN] = {};
2469         int ret;
2470
2471         ATH5K_DBG(sc, ATH5K_DEBUG_ANY, "devid 0x%x\n", pdev->device);
2472
2473         /*
2474          * Check if the MAC has multi-rate retry support.
2475          * We do this by trying to setup a fake extended
2476          * descriptor.  MACs that don't have support will
2477          * return false w/o doing anything.  MACs that do
2478          * support it will return true w/o doing anything.
2479          */
2480         ret = ath5k_hw_setup_mrr_tx_desc(ah, NULL, 0, 0, 0, 0, 0, 0);
2481
2482         if (ret < 0)
2483                 goto err;
2484         if (ret > 0)
2485                 __set_bit(ATH_STAT_MRRETRY, sc->status);
2486
2487         /*
2488          * Collect the channel list.  The 802.11 layer
2489          * is resposible for filtering this list based
2490          * on settings like the phy mode and regulatory
2491          * domain restrictions.
2492          */
2493         ret = ath5k_setup_bands(hw);
2494         if (ret) {
2495                 ATH5K_ERR(sc, "can't get channels\n");
2496                 goto err;
2497         }
2498
2499         /* NB: setup here so ath5k_rate_update is happy */
2500         if (test_bit(AR5K_MODE_11A, ah->ah_modes))
2501                 ath5k_setcurmode(sc, AR5K_MODE_11A);
2502         else
2503                 ath5k_setcurmode(sc, AR5K_MODE_11B);
2504
2505         /*
2506          * Allocate tx+rx descriptors and populate the lists.
2507          */
2508         ret = ath5k_desc_alloc(sc, pdev);
2509         if (ret) {
2510                 ATH5K_ERR(sc, "can't allocate descriptors\n");
2511                 goto err;
2512         }
2513
2514         /*
2515          * Allocate hardware transmit queues: one queue for
2516          * beacon frames and one data queue for each QoS
2517          * priority.  Note that hw functions handle resetting
2518          * these queues at the needed time.
2519          */
2520         ret = ath5k_beaconq_setup(ah);
2521         if (ret < 0) {
2522                 ATH5K_ERR(sc, "can't setup a beacon xmit queue\n");
2523                 goto err_desc;
2524         }
2525         sc->bhalq = ret;
2526         sc->cabq = ath5k_txq_setup(sc, AR5K_TX_QUEUE_CAB, 0);
2527         if (IS_ERR(sc->cabq)) {
2528                 ATH5K_ERR(sc, "can't setup cab queue\n");
2529                 ret = PTR_ERR(sc->cabq);
2530                 goto err_bhal;
2531         }
2532
2533         /* This order matches mac80211's queue priority, so we can
2534          * directly use the mac80211 queue number without any mapping */
2535         txq = ath5k_txq_setup(sc, AR5K_TX_QUEUE_DATA, AR5K_WME_AC_VO);
2536         if (IS_ERR(txq)) {
2537                 ATH5K_ERR(sc, "can't setup xmit queue\n");
2538                 ret = PTR_ERR(txq);
2539                 goto err_queues;
2540         }
2541         txq = ath5k_txq_setup(sc, AR5K_TX_QUEUE_DATA, AR5K_WME_AC_VI);
2542         if (IS_ERR(txq)) {
2543                 ATH5K_ERR(sc, "can't setup xmit queue\n");
2544                 ret = PTR_ERR(txq);
2545                 goto err_queues;
2546         }
2547         txq = ath5k_txq_setup(sc, AR5K_TX_QUEUE_DATA, AR5K_WME_AC_BE);
2548         if (IS_ERR(txq)) {
2549                 ATH5K_ERR(sc, "can't setup xmit queue\n");
2550                 ret = PTR_ERR(txq);
2551                 goto err_queues;
2552         }
2553         txq = ath5k_txq_setup(sc, AR5K_TX_QUEUE_DATA, AR5K_WME_AC_BK);
2554         if (IS_ERR(txq)) {
2555                 ATH5K_ERR(sc, "can't setup xmit queue\n");
2556                 ret = PTR_ERR(txq);
2557                 goto err_queues;
2558         }
2559         hw->queues = 4;
2560
2561         tasklet_init(&sc->rxtq, ath5k_tasklet_rx, (unsigned long)sc);
2562         tasklet_init(&sc->txtq, ath5k_tasklet_tx, (unsigned long)sc);
2563         tasklet_init(&sc->calib, ath5k_tasklet_calibrate, (unsigned long)sc);
2564         tasklet_init(&sc->beacontq, ath5k_tasklet_beacon, (unsigned long)sc);
2565         tasklet_init(&sc->ani_tasklet, ath5k_tasklet_ani, (unsigned long)sc);
2566
2567         INIT_WORK(&sc->reset_work, ath5k_reset_work);
2568         INIT_DELAYED_WORK(&sc->tx_complete_work, ath5k_tx_complete_poll_work);
2569
2570         ret = ath5k_eeprom_read_mac(ah, mac);
2571         if (ret) {
2572                 ATH5K_ERR(sc, "unable to read address from EEPROM: 0x%04x\n",
2573                         sc->pdev->device);
2574                 goto err_queues;
2575         }
2576
2577         SET_IEEE80211_PERM_ADDR(hw, mac);
2578         /* All MAC address bits matter for ACKs */
2579         memcpy(sc->bssidmask, ath_bcast_mac, ETH_ALEN);
2580         ath5k_hw_set_bssid_mask(sc->ah, sc->bssidmask);
2581
2582         regulatory->current_rd = ah->ah_capabilities.cap_eeprom.ee_regdomain;
2583         ret = ath_regd_init(regulatory, hw->wiphy, ath5k_reg_notifier);
2584         if (ret) {
2585                 ATH5K_ERR(sc, "can't initialize regulatory system\n");
2586                 goto err_queues;
2587         }
2588
2589         ret = ieee80211_register_hw(hw);
2590         if (ret) {
2591                 ATH5K_ERR(sc, "can't register ieee80211 hw\n");
2592                 goto err_queues;
2593         }
2594
2595         if (!ath_is_world_regd(regulatory))
2596                 regulatory_hint(hw->wiphy, regulatory->alpha2);
2597
2598         ath5k_init_leds(sc);
2599
2600         ath5k_sysfs_register(sc);
2601
2602         return 0;
2603 err_queues:
2604         ath5k_txq_release(sc);
2605 err_bhal:
2606         ath5k_hw_release_tx_queue(ah, sc->bhalq);
2607 err_desc:
2608         ath5k_desc_free(sc, pdev);
2609 err:
2610         return ret;
2611 }
2612
2613 static void
2614 ath5k_detach(struct pci_dev *pdev, struct ieee80211_hw *hw)
2615 {
2616         struct ath5k_softc *sc = hw->priv;
2617
2618         /*
2619          * NB: the order of these is important:
2620          * o call the 802.11 layer before detaching ath5k_hw to
2621          *   ensure callbacks into the driver to delete global
2622          *   key cache entries can be handled
2623          * o reclaim the tx queue data structures after calling
2624          *   the 802.11 layer as we'll get called back to reclaim
2625          *   node state and potentially want to use them
2626          * o to cleanup the tx queues the hal is called, so detach
2627          *   it last
2628          * XXX: ??? detach ath5k_hw ???
2629          * Other than that, it's straightforward...
2630          */
2631         ieee80211_unregister_hw(hw);
2632         ath5k_desc_free(sc, pdev);
2633         ath5k_txq_release(sc);
2634         ath5k_hw_release_tx_queue(sc->ah, sc->bhalq);
2635         ath5k_unregister_leds(sc);
2636
2637         ath5k_sysfs_unregister(sc);
2638         /*
2639          * NB: can't reclaim these until after ieee80211_ifdetach
2640          * returns because we'll get called back to reclaim node
2641          * state and potentially want to use them.
2642          */
2643 }
2644
2645 /********************\
2646 * Mac80211 functions *
2647 \********************/
2648
2649 static int
2650 ath5k_tx(struct ieee80211_hw *hw, struct sk_buff *skb)
2651 {
2652         struct ath5k_softc *sc = hw->priv;
2653         u16 qnum = skb_get_queue_mapping(skb);
2654
2655         if (WARN_ON(qnum >= sc->ah->ah_capabilities.cap_queues.q_tx_num)) {
2656                 dev_kfree_skb_any(skb);
2657                 return 0;
2658         }
2659
2660         return ath5k_tx_queue(hw, skb, &sc->txqs[qnum]);
2661 }
2662
2663 static int ath5k_start(struct ieee80211_hw *hw)
2664 {
2665         return ath5k_init(hw->priv);
2666 }
2667
2668 static void ath5k_stop(struct ieee80211_hw *hw)
2669 {
2670         ath5k_stop_hw(hw->priv);
2671 }
2672
2673 static int ath5k_add_interface(struct ieee80211_hw *hw,
2674                 struct ieee80211_vif *vif)
2675 {
2676         struct ath5k_softc *sc = hw->priv;
2677         int ret;
2678
2679         mutex_lock(&sc->lock);
2680         if (sc->vif) {
2681                 ret = 0;
2682                 goto end;
2683         }
2684
2685         sc->vif = vif;
2686
2687         switch (vif->type) {
2688         case NL80211_IFTYPE_AP:
2689         case NL80211_IFTYPE_STATION:
2690         case NL80211_IFTYPE_ADHOC:
2691         case NL80211_IFTYPE_MESH_POINT:
2692                 sc->opmode = vif->type;
2693                 break;
2694         default:
2695                 ret = -EOPNOTSUPP;
2696                 goto end;
2697         }
2698
2699         ATH5K_DBG(sc, ATH5K_DEBUG_MODE, "add interface mode %d\n", sc->opmode);
2700
2701         ath5k_hw_set_lladdr(sc->ah, vif->addr);
2702         ath5k_mode_setup(sc);
2703
2704         ret = 0;
2705 end:
2706         mutex_unlock(&sc->lock);
2707         return ret;
2708 }
2709
2710 static void
2711 ath5k_remove_interface(struct ieee80211_hw *hw,
2712                         struct ieee80211_vif *vif)
2713 {
2714         struct ath5k_softc *sc = hw->priv;
2715         u8 mac[ETH_ALEN] = {};
2716
2717         mutex_lock(&sc->lock);
2718         if (sc->vif != vif)
2719                 goto end;
2720
2721         ath5k_hw_set_lladdr(sc->ah, mac);
2722         sc->vif = NULL;
2723 end:
2724         mutex_unlock(&sc->lock);
2725 }
2726
2727 /*
2728  * TODO: Phy disable/diversity etc
2729  */
2730 static int
2731 ath5k_config(struct ieee80211_hw *hw, u32 changed)
2732 {
2733         struct ath5k_softc *sc = hw->priv;
2734         struct ath5k_hw *ah = sc->ah;
2735         struct ieee80211_conf *conf = &hw->conf;
2736         int ret = 0;
2737
2738         mutex_lock(&sc->lock);
2739
2740         if (changed & IEEE80211_CONF_CHANGE_CHANNEL) {
2741                 ret = ath5k_chan_set(sc, conf->channel);
2742                 if (ret < 0)
2743                         goto unlock;
2744         }
2745
2746         if ((changed & IEEE80211_CONF_CHANGE_POWER) &&
2747         (sc->power_level != conf->power_level)) {
2748                 sc->power_level = conf->power_level;
2749
2750                 /* Half dB steps */
2751                 ath5k_hw_set_txpower_limit(ah, (conf->power_level * 2));
2752         }
2753
2754         /* TODO:
2755          * 1) Move this on config_interface and handle each case
2756          * separately eg. when we have only one STA vif, use
2757          * AR5K_ANTMODE_SINGLE_AP
2758          *
2759          * 2) Allow the user to change antenna mode eg. when only
2760          * one antenna is present
2761          *
2762          * 3) Allow the user to set default/tx antenna when possible
2763          *
2764          * 4) Default mode should handle 90% of the cases, together
2765          * with fixed a/b and single AP modes we should be able to
2766          * handle 99%. Sectored modes are extreme cases and i still
2767          * haven't found a usage for them. If we decide to support them,
2768          * then we must allow the user to set how many tx antennas we
2769          * have available
2770          */
2771         ath5k_hw_set_antenna_mode(ah, ah->ah_ant_mode);
2772
2773 unlock:
2774         mutex_unlock(&sc->lock);
2775         return ret;
2776 }
2777
2778 static u64 ath5k_prepare_multicast(struct ieee80211_hw *hw,
2779                                    struct netdev_hw_addr_list *mc_list)
2780 {
2781         u32 mfilt[2], val;
2782         u8 pos;
2783         struct netdev_hw_addr *ha;
2784
2785         mfilt[0] = 0;
2786         mfilt[1] = 1;
2787
2788         netdev_hw_addr_list_for_each(ha, mc_list) {
2789                 /* calculate XOR of eight 6-bit values */
2790                 val = get_unaligned_le32(ha->addr + 0);
2791                 pos = (val >> 18) ^ (val >> 12) ^ (val >> 6) ^ val;
2792                 val = get_unaligned_le32(ha->addr + 3);
2793                 pos ^= (val >> 18) ^ (val >> 12) ^ (val >> 6) ^ val;
2794                 pos &= 0x3f;
2795                 mfilt[pos / 32] |= (1 << (pos % 32));
2796                 /* XXX: we might be able to just do this instead,
2797                 * but not sure, needs testing, if we do use this we'd
2798                 * neet to inform below to not reset the mcast */
2799                 /* ath5k_hw_set_mcast_filterindex(ah,
2800                  *      ha->addr[5]); */
2801         }
2802
2803         return ((u64)(mfilt[1]) << 32) | mfilt[0];
2804 }
2805
2806 #define SUPPORTED_FIF_FLAGS \
2807         FIF_PROMISC_IN_BSS |  FIF_ALLMULTI | FIF_FCSFAIL | \
2808         FIF_PLCPFAIL | FIF_CONTROL | FIF_OTHER_BSS | \
2809         FIF_BCN_PRBRESP_PROMISC
2810 /*
2811  * o always accept unicast, broadcast, and multicast traffic
2812  * o multicast traffic for all BSSIDs will be enabled if mac80211
2813  *   says it should be
2814  * o maintain current state of phy ofdm or phy cck error reception.
2815  *   If the hardware detects any of these type of errors then
2816  *   ath5k_hw_get_rx_filter() will pass to us the respective
2817  *   hardware filters to be able to receive these type of frames.
2818  * o probe request frames are accepted only when operating in
2819  *   hostap, adhoc, or monitor modes
2820  * o enable promiscuous mode according to the interface state
2821  * o accept beacons:
2822  *   - when operating in adhoc mode so the 802.11 layer creates
2823  *     node table entries for peers,
2824  *   - when operating in station mode for collecting rssi data when
2825  *     the station is otherwise quiet, or
2826  *   - when scanning
2827  */
2828 static void ath5k_configure_filter(struct ieee80211_hw *hw,
2829                 unsigned int changed_flags,
2830                 unsigned int *new_flags,
2831                 u64 multicast)
2832 {
2833         struct ath5k_softc *sc = hw->priv;
2834         struct ath5k_hw *ah = sc->ah;
2835         u32 mfilt[2], rfilt;
2836
2837         mutex_lock(&sc->lock);
2838
2839         mfilt[0] = multicast;
2840         mfilt[1] = multicast >> 32;
2841
2842         /* Only deal with supported flags */
2843         changed_flags &= SUPPORTED_FIF_FLAGS;
2844         *new_flags &= SUPPORTED_FIF_FLAGS;
2845
2846         /* If HW detects any phy or radar errors, leave those filters on.
2847          * Also, always enable Unicast, Broadcasts and Multicast
2848          * XXX: move unicast, bssid broadcasts and multicast to mac80211 */
2849         rfilt = (ath5k_hw_get_rx_filter(ah) & (AR5K_RX_FILTER_PHYERR)) |
2850                 (AR5K_RX_FILTER_UCAST | AR5K_RX_FILTER_BCAST |
2851                 AR5K_RX_FILTER_MCAST);
2852
2853         if (changed_flags & (FIF_PROMISC_IN_BSS | FIF_OTHER_BSS)) {
2854                 if (*new_flags & FIF_PROMISC_IN_BSS) {
2855                         __set_bit(ATH_STAT_PROMISC, sc->status);
2856                 } else {
2857                         __clear_bit(ATH_STAT_PROMISC, sc->status);
2858                 }
2859         }
2860
2861         if (test_bit(ATH_STAT_PROMISC, sc->status))
2862                 rfilt |= AR5K_RX_FILTER_PROM;
2863
2864         /* Note, AR5K_RX_FILTER_MCAST is already enabled */
2865         if (*new_flags & FIF_ALLMULTI) {
2866                 mfilt[0] =  ~0;
2867                 mfilt[1] =  ~0;
2868         }
2869
2870         /* This is the best we can do */
2871         if (*new_flags & (FIF_FCSFAIL | FIF_PLCPFAIL))
2872                 rfilt |= AR5K_RX_FILTER_PHYERR;
2873
2874         /* FIF_BCN_PRBRESP_PROMISC really means to enable beacons
2875         * and probes for any BSSID */
2876         if (*new_flags & FIF_BCN_PRBRESP_PROMISC)
2877                 rfilt |= AR5K_RX_FILTER_BEACON;
2878
2879         /* FIF_CONTROL doc says that if FIF_PROMISC_IN_BSS is not
2880          * set we should only pass on control frames for this
2881          * station. This needs testing. I believe right now this
2882          * enables *all* control frames, which is OK.. but
2883          * but we should see if we can improve on granularity */
2884         if (*new_flags & FIF_CONTROL)
2885                 rfilt |= AR5K_RX_FILTER_CONTROL;
2886
2887         /* Additional settings per mode -- this is per ath5k */
2888
2889         /* XXX move these to mac80211, and add a beacon IFF flag to mac80211 */
2890
2891         switch (sc->opmode) {
2892         case NL80211_IFTYPE_MESH_POINT:
2893                 rfilt |= AR5K_RX_FILTER_CONTROL |
2894                          AR5K_RX_FILTER_BEACON |
2895                          AR5K_RX_FILTER_PROBEREQ |
2896                          AR5K_RX_FILTER_PROM;
2897                 break;
2898         case NL80211_IFTYPE_AP:
2899         case NL80211_IFTYPE_ADHOC:
2900                 rfilt |= AR5K_RX_FILTER_PROBEREQ |
2901                          AR5K_RX_FILTER_BEACON;
2902                 break;
2903         case NL80211_IFTYPE_STATION:
2904                 if (sc->assoc)
2905                         rfilt |= AR5K_RX_FILTER_BEACON;
2906         default:
2907                 break;
2908         }
2909
2910         /* Set filters */
2911         ath5k_hw_set_rx_filter(ah, rfilt);
2912
2913         /* Set multicast bits */
2914         ath5k_hw_set_mcast_filter(ah, mfilt[0], mfilt[1]);
2915         /* Set the cached hw filter flags, this will later actually
2916          * be set in HW */
2917         sc->filter_flags = rfilt;
2918
2919         mutex_unlock(&sc->lock);
2920 }
2921
2922 static int
2923 ath5k_set_key(struct ieee80211_hw *hw, enum set_key_cmd cmd,
2924               struct ieee80211_vif *vif, struct ieee80211_sta *sta,
2925               struct ieee80211_key_conf *key)
2926 {
2927         struct ath5k_softc *sc = hw->priv;
2928         struct ath5k_hw *ah = sc->ah;
2929         struct ath_common *common = ath5k_hw_common(ah);
2930         int ret = 0;
2931
2932         if (modparam_nohwcrypt)
2933                 return -EOPNOTSUPP;
2934
2935         switch (key->cipher) {
2936         case WLAN_CIPHER_SUITE_WEP40:
2937         case WLAN_CIPHER_SUITE_WEP104:
2938         case WLAN_CIPHER_SUITE_TKIP:
2939                 break;
2940         case WLAN_CIPHER_SUITE_CCMP:
2941                 if (common->crypt_caps & ATH_CRYPT_CAP_CIPHER_AESCCM)
2942                         break;
2943                 return -EOPNOTSUPP;
2944         default:
2945                 WARN_ON(1);
2946                 return -EINVAL;
2947         }
2948
2949         mutex_lock(&sc->lock);
2950
2951         switch (cmd) {
2952         case SET_KEY:
2953                 ret = ath_key_config(common, vif, sta, key);
2954                 if (ret >= 0) {
2955                         key->hw_key_idx = ret;
2956                         /* push IV and Michael MIC generation to stack */
2957                         key->flags |= IEEE80211_KEY_FLAG_GENERATE_IV;
2958                         if (key->cipher == WLAN_CIPHER_SUITE_TKIP)
2959                                 key->flags |= IEEE80211_KEY_FLAG_GENERATE_MMIC;
2960                         if (key->cipher == WLAN_CIPHER_SUITE_CCMP)
2961                                 key->flags |= IEEE80211_KEY_FLAG_SW_MGMT;
2962                         ret = 0;
2963                 }
2964                 break;
2965         case DISABLE_KEY:
2966                 ath_key_delete(common, key);
2967                 break;
2968         default:
2969                 ret = -EINVAL;
2970         }
2971
2972         mmiowb();
2973         mutex_unlock(&sc->lock);
2974         return ret;
2975 }
2976
2977 static int
2978 ath5k_get_stats(struct ieee80211_hw *hw,
2979                 struct ieee80211_low_level_stats *stats)
2980 {
2981         struct ath5k_softc *sc = hw->priv;
2982
2983         /* Force update */
2984         ath5k_hw_update_mib_counters(sc->ah);
2985
2986         stats->dot11ACKFailureCount = sc->stats.ack_fail;
2987         stats->dot11RTSFailureCount = sc->stats.rts_fail;
2988         stats->dot11RTSSuccessCount = sc->stats.rts_ok;
2989         stats->dot11FCSErrorCount = sc->stats.fcs_error;
2990
2991         return 0;
2992 }
2993
2994 static int ath5k_get_survey(struct ieee80211_hw *hw, int idx,
2995                 struct survey_info *survey)
2996 {
2997         struct ath5k_softc *sc = hw->priv;
2998         struct ieee80211_conf *conf = &hw->conf;
2999
3000          if (idx != 0)
3001                 return -ENOENT;
3002
3003         survey->channel = conf->channel;
3004         survey->filled = SURVEY_INFO_NOISE_DBM;
3005         survey->noise = sc->ah->ah_noise_floor;
3006
3007         return 0;
3008 }
3009
3010 static u64
3011 ath5k_get_tsf(struct ieee80211_hw *hw)
3012 {
3013         struct ath5k_softc *sc = hw->priv;
3014
3015         return ath5k_hw_get_tsf64(sc->ah);
3016 }
3017
3018 static void
3019 ath5k_set_tsf(struct ieee80211_hw *hw, u64 tsf)
3020 {
3021         struct ath5k_softc *sc = hw->priv;
3022
3023         ath5k_hw_set_tsf64(sc->ah, tsf);
3024 }
3025
3026 static void
3027 ath5k_reset_tsf(struct ieee80211_hw *hw)
3028 {
3029         struct ath5k_softc *sc = hw->priv;
3030
3031         /*
3032          * in IBSS mode we need to update the beacon timers too.
3033          * this will also reset the TSF if we call it with 0
3034          */
3035         if (sc->opmode == NL80211_IFTYPE_ADHOC)
3036                 ath5k_beacon_update_timers(sc, 0);
3037         else
3038                 ath5k_hw_reset_tsf(sc->ah);
3039 }
3040
3041 static void
3042 set_beacon_filter(struct ieee80211_hw *hw, bool enable)
3043 {
3044         struct ath5k_softc *sc = hw->priv;
3045         struct ath5k_hw *ah = sc->ah;
3046         u32 rfilt;
3047         rfilt = ath5k_hw_get_rx_filter(ah);
3048         if (enable)
3049                 rfilt |= AR5K_RX_FILTER_BEACON;
3050         else
3051                 rfilt &= ~AR5K_RX_FILTER_BEACON;
3052         ath5k_hw_set_rx_filter(ah, rfilt);
3053         sc->filter_flags = rfilt;
3054 }
3055
3056 static void ath5k_bss_info_changed(struct ieee80211_hw *hw,
3057                                     struct ieee80211_vif *vif,
3058                                     struct ieee80211_bss_conf *bss_conf,
3059                                     u32 changes)
3060 {
3061         struct ath5k_softc *sc = hw->priv;
3062         struct ath5k_hw *ah = sc->ah;
3063         struct ath_common *common = ath5k_hw_common(ah);
3064         unsigned long flags;
3065
3066         mutex_lock(&sc->lock);
3067         if (WARN_ON(sc->vif != vif))
3068                 goto unlock;
3069
3070         if (changes & BSS_CHANGED_BSSID) {
3071                 /* Cache for later use during resets */
3072                 memcpy(common->curbssid, bss_conf->bssid, ETH_ALEN);
3073                 common->curaid = 0;
3074                 ath5k_hw_set_bssid(ah);
3075                 mmiowb();
3076         }
3077
3078         if (changes & BSS_CHANGED_BEACON_INT)
3079                 sc->bintval = bss_conf->beacon_int;
3080
3081         if (changes & BSS_CHANGED_ASSOC) {
3082                 sc->assoc = bss_conf->assoc;
3083                 if (sc->opmode == NL80211_IFTYPE_STATION)
3084                         set_beacon_filter(hw, sc->assoc);
3085                 ath5k_hw_set_ledstate(sc->ah, sc->assoc ?
3086                         AR5K_LED_ASSOC : AR5K_LED_INIT);
3087                 if (bss_conf->assoc) {
3088                         ATH5K_DBG(sc, ATH5K_DEBUG_ANY,
3089                                   "Bss Info ASSOC %d, bssid: %pM\n",
3090                                   bss_conf->aid, common->curbssid);
3091                         common->curaid = bss_conf->aid;
3092                         ath5k_hw_set_bssid(ah);
3093                         /* Once ANI is available you would start it here */
3094                 }
3095         }
3096
3097         if (changes & BSS_CHANGED_BEACON) {
3098                 spin_lock_irqsave(&sc->block, flags);
3099                 ath5k_beacon_update(hw, vif);
3100                 spin_unlock_irqrestore(&sc->block, flags);
3101         }
3102
3103         if (changes & BSS_CHANGED_BEACON_ENABLED)
3104                 sc->enable_beacon = bss_conf->enable_beacon;
3105
3106         if (changes & (BSS_CHANGED_BEACON | BSS_CHANGED_BEACON_ENABLED |
3107                        BSS_CHANGED_BEACON_INT))
3108                 ath5k_beacon_config(sc);
3109
3110  unlock:
3111         mutex_unlock(&sc->lock);
3112 }
3113
3114 static void ath5k_sw_scan_start(struct ieee80211_hw *hw)
3115 {
3116         struct ath5k_softc *sc = hw->priv;
3117         if (!sc->assoc)
3118                 ath5k_hw_set_ledstate(sc->ah, AR5K_LED_SCAN);
3119 }
3120
3121 static void ath5k_sw_scan_complete(struct ieee80211_hw *hw)
3122 {
3123         struct ath5k_softc *sc = hw->priv;
3124         ath5k_hw_set_ledstate(sc->ah, sc->assoc ?
3125                 AR5K_LED_ASSOC : AR5K_LED_INIT);
3126 }
3127
3128 /**
3129  * ath5k_set_coverage_class - Set IEEE 802.11 coverage class
3130  *
3131  * @hw: struct ieee80211_hw pointer
3132  * @coverage_class: IEEE 802.11 coverage class number
3133  *
3134  * Mac80211 callback. Sets slot time, ACK timeout and CTS timeout for given
3135  * coverage class. The values are persistent, they are restored after device
3136  * reset.
3137  */
3138 static void ath5k_set_coverage_class(struct ieee80211_hw *hw, u8 coverage_class)
3139 {
3140         struct ath5k_softc *sc = hw->priv;
3141
3142         mutex_lock(&sc->lock);
3143         ath5k_hw_set_coverage_class(sc->ah, coverage_class);
3144         mutex_unlock(&sc->lock);
3145 }
3146
3147 static int ath5k_conf_tx(struct ieee80211_hw *hw, u16 queue,
3148                          const struct ieee80211_tx_queue_params *params)
3149 {
3150         struct ath5k_softc *sc = hw->priv;
3151         struct ath5k_hw *ah = sc->ah;
3152         struct ath5k_txq_info qi;
3153         int ret = 0;
3154
3155         if (queue >= ah->ah_capabilities.cap_queues.q_tx_num)
3156                 return 0;
3157
3158         mutex_lock(&sc->lock);
3159
3160         ath5k_hw_get_tx_queueprops(ah, queue, &qi);
3161
3162         qi.tqi_aifs = params->aifs;
3163         qi.tqi_cw_min = params->cw_min;
3164         qi.tqi_cw_max = params->cw_max;
3165         qi.tqi_burst_time = params->txop;
3166
3167         ATH5K_DBG(sc, ATH5K_DEBUG_ANY,
3168                   "Configure tx [queue %d],  "
3169                   "aifs: %d, cw_min: %d, cw_max: %d, txop: %d\n",
3170                   queue, params->aifs, params->cw_min,
3171                   params->cw_max, params->txop);
3172
3173         if (ath5k_hw_set_tx_queueprops(ah, queue, &qi)) {
3174                 ATH5K_ERR(sc,
3175                           "Unable to update hardware queue %u!\n", queue);
3176                 ret = -EIO;
3177         } else
3178                 ath5k_hw_reset_tx_queue(ah, queue);
3179
3180         mutex_unlock(&sc->lock);
3181
3182         return ret;
3183 }
3184
3185 static const struct ieee80211_ops ath5k_hw_ops = {
3186         .tx             = ath5k_tx,
3187         .start          = ath5k_start,
3188         .stop           = ath5k_stop,
3189         .add_interface  = ath5k_add_interface,
3190         .remove_interface = ath5k_remove_interface,
3191         .config         = ath5k_config,
3192         .prepare_multicast = ath5k_prepare_multicast,
3193         .configure_filter = ath5k_configure_filter,
3194         .set_key        = ath5k_set_key,
3195         .get_stats      = ath5k_get_stats,
3196         .get_survey     = ath5k_get_survey,
3197         .conf_tx        = ath5k_conf_tx,
3198         .get_tsf        = ath5k_get_tsf,
3199         .set_tsf        = ath5k_set_tsf,
3200         .reset_tsf      = ath5k_reset_tsf,
3201         .bss_info_changed = ath5k_bss_info_changed,
3202         .sw_scan_start  = ath5k_sw_scan_start,
3203         .sw_scan_complete = ath5k_sw_scan_complete,
3204         .set_coverage_class = ath5k_set_coverage_class,
3205 };
3206
3207 /********************\
3208 * PCI Initialization *
3209 \********************/
3210
3211 static int __devinit
3212 ath5k_pci_probe(struct pci_dev *pdev,
3213                 const struct pci_device_id *id)
3214 {
3215         void __iomem *mem;
3216         struct ath5k_softc *sc;
3217         struct ath_common *common;
3218         struct ieee80211_hw *hw;
3219         int ret;
3220         u8 csz;
3221
3222         /*
3223          * L0s needs to be disabled on all ath5k cards.
3224          *
3225          * For distributions shipping with CONFIG_PCIEASPM (this will be enabled
3226          * by default in the future in 2.6.36) this will also mean both L1 and
3227          * L0s will be disabled when a pre 1.1 PCIe device is detected. We do
3228          * know L1 works correctly even for all ath5k pre 1.1 PCIe devices
3229          * though but cannot currently undue the effect of a blacklist, for
3230          * details you can read pcie_aspm_sanity_check() and see how it adjusts
3231          * the device link capability.
3232          *
3233          * It may be possible in the future to implement some PCI API to allow
3234          * drivers to override blacklists for pre 1.1 PCIe but for now it is
3235          * best to accept that both L0s and L1 will be disabled completely for
3236          * distributions shipping with CONFIG_PCIEASPM rather than having this
3237          * issue present. Motivation for adding this new API will be to help
3238          * with power consumption for some of these devices.
3239          */
3240         pci_disable_link_state(pdev, PCIE_LINK_STATE_L0S);
3241
3242         ret = pci_enable_device(pdev);
3243         if (ret) {
3244                 dev_err(&pdev->dev, "can't enable device\n");
3245                 goto err;
3246         }
3247
3248         /* XXX 32-bit addressing only */
3249         ret = pci_set_dma_mask(pdev, DMA_BIT_MASK(32));
3250         if (ret) {
3251                 dev_err(&pdev->dev, "32-bit DMA not available\n");
3252                 goto err_dis;
3253         }
3254
3255         /*
3256          * Cache line size is used to size and align various
3257          * structures used to communicate with the hardware.
3258          */
3259         pci_read_config_byte(pdev, PCI_CACHE_LINE_SIZE, &csz);
3260         if (csz == 0) {
3261                 /*
3262                  * Linux 2.4.18 (at least) writes the cache line size
3263                  * register as a 16-bit wide register which is wrong.
3264                  * We must have this setup properly for rx buffer
3265                  * DMA to work so force a reasonable value here if it
3266                  * comes up zero.
3267                  */
3268                 csz = L1_CACHE_BYTES >> 2;
3269                 pci_write_config_byte(pdev, PCI_CACHE_LINE_SIZE, csz);
3270         }
3271         /*
3272          * The default setting of latency timer yields poor results,
3273          * set it to the value used by other systems.  It may be worth
3274          * tweaking this setting more.
3275          */
3276         pci_write_config_byte(pdev, PCI_LATENCY_TIMER, 0xa8);
3277
3278         /* Enable bus mastering */
3279         pci_set_master(pdev);
3280
3281         /*
3282          * Disable the RETRY_TIMEOUT register (0x41) to keep
3283          * PCI Tx retries from interfering with C3 CPU state.
3284          */
3285         pci_write_config_byte(pdev, 0x41, 0);
3286
3287         ret = pci_request_region(pdev, 0, "ath5k");
3288         if (ret) {
3289                 dev_err(&pdev->dev, "cannot reserve PCI memory region\n");
3290                 goto err_dis;
3291         }
3292
3293         mem = pci_iomap(pdev, 0, 0);
3294         if (!mem) {
3295                 dev_err(&pdev->dev, "cannot remap PCI memory region\n") ;
3296                 ret = -EIO;
3297                 goto err_reg;
3298         }
3299
3300         /*
3301          * Allocate hw (mac80211 main struct)
3302          * and hw->priv (driver private data)
3303          */
3304         hw = ieee80211_alloc_hw(sizeof(*sc), &ath5k_hw_ops);
3305         if (hw == NULL) {
3306                 dev_err(&pdev->dev, "cannot allocate ieee80211_hw\n");
3307                 ret = -ENOMEM;
3308                 goto err_map;
3309         }
3310
3311         dev_info(&pdev->dev, "registered as '%s'\n", wiphy_name(hw->wiphy));
3312
3313         /* Initialize driver private data */
3314         SET_IEEE80211_DEV(hw, &pdev->dev);
3315         hw->flags = IEEE80211_HW_RX_INCLUDES_FCS |
3316                     IEEE80211_HW_HOST_BROADCAST_PS_BUFFERING |
3317                     IEEE80211_HW_SIGNAL_DBM;
3318
3319         hw->wiphy->interface_modes =
3320                 BIT(NL80211_IFTYPE_AP) |
3321                 BIT(NL80211_IFTYPE_STATION) |
3322                 BIT(NL80211_IFTYPE_ADHOC) |
3323                 BIT(NL80211_IFTYPE_MESH_POINT);
3324
3325         hw->extra_tx_headroom = 2;
3326         hw->channel_change_time = 5000;
3327         sc = hw->priv;
3328         sc->hw = hw;
3329         sc->pdev = pdev;
3330
3331         ath5k_debug_init_device(sc);
3332
3333         /*
3334          * Mark the device as detached to avoid processing
3335          * interrupts until setup is complete.
3336          */
3337         __set_bit(ATH_STAT_INVALID, sc->status);
3338
3339         sc->iobase = mem; /* So we can unmap it on detach */
3340         sc->opmode = NL80211_IFTYPE_STATION;
3341         sc->bintval = 1000;
3342         mutex_init(&sc->lock);
3343         spin_lock_init(&sc->rxbuflock);
3344         spin_lock_init(&sc->txbuflock);
3345         spin_lock_init(&sc->block);
3346
3347         /* Set private data */
3348         pci_set_drvdata(pdev, sc);
3349
3350         /* Setup interrupt handler */
3351         ret = request_irq(pdev->irq, ath5k_intr, IRQF_SHARED, "ath", sc);
3352         if (ret) {
3353                 ATH5K_ERR(sc, "request_irq failed\n");
3354                 goto err_free;
3355         }
3356
3357         /* If we passed the test, malloc an ath5k_hw struct */
3358         sc->ah = kzalloc(sizeof(struct ath5k_hw), GFP_KERNEL);
3359         if (!sc->ah) {
3360                 ret = -ENOMEM;
3361                 ATH5K_ERR(sc, "out of memory\n");
3362                 goto err_irq;
3363         }
3364
3365         sc->ah->ah_sc = sc;
3366         sc->ah->ah_iobase = sc->iobase;
3367         common = ath5k_hw_common(sc->ah);
3368         common->ops = &ath5k_common_ops;
3369         common->ah = sc->ah;
3370         common->hw = hw;
3371         common->cachelsz = csz << 2; /* convert to bytes */
3372
3373         /* Initialize device */
3374         ret = ath5k_hw_attach(sc);
3375         if (ret) {
3376                 goto err_free_ah;
3377         }
3378
3379         /* set up multi-rate retry capabilities */
3380         if (sc->ah->ah_version == AR5K_AR5212) {
3381                 hw->max_rates = 4;
3382                 hw->max_rate_tries = 11;
3383         }
3384
3385         /* Finish private driver data initialization */
3386         ret = ath5k_attach(pdev, hw);
3387         if (ret)
3388                 goto err_ah;
3389
3390         ATH5K_INFO(sc, "Atheros AR%s chip found (MAC: 0x%x, PHY: 0x%x)\n",
3391                         ath5k_chip_name(AR5K_VERSION_MAC, sc->ah->ah_mac_srev),
3392                                         sc->ah->ah_mac_srev,
3393                                         sc->ah->ah_phy_revision);
3394
3395         if (!sc->ah->ah_single_chip) {
3396                 /* Single chip radio (!RF5111) */
3397                 if (sc->ah->ah_radio_5ghz_revision &&
3398                         !sc->ah->ah_radio_2ghz_revision) {
3399                         /* No 5GHz support -> report 2GHz radio */
3400                         if (!test_bit(AR5K_MODE_11A,
3401                                 sc->ah->ah_capabilities.cap_mode)) {
3402                                 ATH5K_INFO(sc, "RF%s 2GHz radio found (0x%x)\n",
3403                                         ath5k_chip_name(AR5K_VERSION_RAD,
3404                                                 sc->ah->ah_radio_5ghz_revision),
3405                                                 sc->ah->ah_radio_5ghz_revision);
3406                         /* No 2GHz support (5110 and some
3407                          * 5Ghz only cards) -> report 5Ghz radio */
3408                         } else if (!test_bit(AR5K_MODE_11B,
3409                                 sc->ah->ah_capabilities.cap_mode)) {
3410                                 ATH5K_INFO(sc, "RF%s 5GHz radio found (0x%x)\n",
3411                                         ath5k_chip_name(AR5K_VERSION_RAD,
3412                                                 sc->ah->ah_radio_5ghz_revision),
3413                                                 sc->ah->ah_radio_5ghz_revision);
3414                         /* Multiband radio */
3415                         } else {
3416                                 ATH5K_INFO(sc, "RF%s multiband radio found"
3417                                         " (0x%x)\n",
3418                                         ath5k_chip_name(AR5K_VERSION_RAD,
3419                                                 sc->ah->ah_radio_5ghz_revision),
3420                                                 sc->ah->ah_radio_5ghz_revision);
3421                         }
3422                 }
3423                 /* Multi chip radio (RF5111 - RF2111) ->
3424                  * report both 2GHz/5GHz radios */
3425                 else if (sc->ah->ah_radio_5ghz_revision &&
3426                                 sc->ah->ah_radio_2ghz_revision){
3427                         ATH5K_INFO(sc, "RF%s 5GHz radio found (0x%x)\n",
3428                                 ath5k_chip_name(AR5K_VERSION_RAD,
3429                                         sc->ah->ah_radio_5ghz_revision),
3430                                         sc->ah->ah_radio_5ghz_revision);
3431                         ATH5K_INFO(sc, "RF%s 2GHz radio found (0x%x)\n",
3432                                 ath5k_chip_name(AR5K_VERSION_RAD,
3433                                         sc->ah->ah_radio_2ghz_revision),
3434                                         sc->ah->ah_radio_2ghz_revision);
3435                 }
3436         }
3437
3438
3439         /* ready to process interrupts */
3440         __clear_bit(ATH_STAT_INVALID, sc->status);
3441
3442         return 0;
3443 err_ah:
3444         ath5k_hw_detach(sc->ah);
3445 err_free_ah:
3446         kfree(sc->ah);
3447 err_irq:
3448         free_irq(pdev->irq, sc);
3449 err_free:
3450         ieee80211_free_hw(hw);
3451 err_map:
3452         pci_iounmap(pdev, mem);
3453 err_reg:
3454         pci_release_region(pdev, 0);
3455 err_dis:
3456         pci_disable_device(pdev);
3457 err:
3458         return ret;
3459 }
3460
3461 static void __devexit
3462 ath5k_pci_remove(struct pci_dev *pdev)
3463 {
3464         struct ath5k_softc *sc = pci_get_drvdata(pdev);
3465
3466         ath5k_debug_finish_device(sc);
3467         ath5k_detach(pdev, sc->hw);
3468         ath5k_hw_detach(sc->ah);
3469         kfree(sc->ah);
3470         free_irq(pdev->irq, sc);
3471         pci_iounmap(pdev, sc->iobase);
3472         pci_release_region(pdev, 0);
3473         pci_disable_device(pdev);
3474         ieee80211_free_hw(sc->hw);
3475 }
3476
3477 #ifdef CONFIG_PM_SLEEP
3478 static int ath5k_pci_suspend(struct device *dev)
3479 {
3480         struct ath5k_softc *sc = pci_get_drvdata(to_pci_dev(dev));
3481
3482         ath5k_led_off(sc);
3483         return 0;
3484 }
3485
3486 static int ath5k_pci_resume(struct device *dev)
3487 {
3488         struct pci_dev *pdev = to_pci_dev(dev);
3489         struct ath5k_softc *sc = pci_get_drvdata(pdev);
3490
3491         /*
3492          * Suspend/Resume resets the PCI configuration space, so we have to
3493          * re-disable the RETRY_TIMEOUT register (0x41) to keep
3494          * PCI Tx retries from interfering with C3 CPU state
3495          */
3496         pci_write_config_byte(pdev, 0x41, 0);
3497
3498         ath5k_led_enable(sc);
3499         return 0;
3500 }
3501
3502 static SIMPLE_DEV_PM_OPS(ath5k_pm_ops, ath5k_pci_suspend, ath5k_pci_resume);
3503 #define ATH5K_PM_OPS    (&ath5k_pm_ops)
3504 #else
3505 #define ATH5K_PM_OPS    NULL
3506 #endif /* CONFIG_PM_SLEEP */
3507
3508 static struct pci_driver ath5k_pci_driver = {
3509         .name           = KBUILD_MODNAME,
3510         .id_table       = ath5k_pci_id_table,
3511         .probe          = ath5k_pci_probe,
3512         .remove         = __devexit_p(ath5k_pci_remove),
3513         .driver.pm      = ATH5K_PM_OPS,
3514 };
3515
3516 /*
3517  * Module init/exit functions
3518  */
3519 static int __init
3520 init_ath5k_pci(void)
3521 {
3522         int ret;
3523
3524         ath5k_debug_init();
3525
3526         ret = pci_register_driver(&ath5k_pci_driver);
3527         if (ret) {
3528                 printk(KERN_ERR "ath5k_pci: can't register pci driver\n");
3529                 return ret;
3530         }
3531
3532         return 0;
3533 }
3534
3535 static void __exit
3536 exit_ath5k_pci(void)
3537 {
3538         pci_unregister_driver(&ath5k_pci_driver);
3539
3540         ath5k_debug_finish();
3541 }
3542
3543 module_init(init_ath5k_pci);
3544 module_exit(exit_ath5k_pci);