drivers/net/sky2.c

   1 /*
   2  * New driver for Marvell Yukon 2 chipset.
   3  * Based on earlier sk98lin, and skge driver.
   4  *
   5  * This driver intentionally does not support all the features
   6  * of the original driver such as link fail-over and link management because
   7  * those should be done at higher levels.
   8  *
   9  * Copyright (C) 2005 Stephen Hemminger <shemminger@osdl.org>
  10  *
  11  * This program is free software; you can redistribute it and/or modify
  12  * it under the terms of the GNU General Public License as published by
  13  * the Free Software Foundation; either version 2 of the License.
  14  *
  15  * This program is distributed in the hope that it will be useful,
  16  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  17  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
  18  * GNU General Public License for more details.
  19  *
  20  * You should have received a copy of the GNU General Public License
  21  * along with this program; if not, write to the Free Software
  22  * Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
  23  */
  24
  25 #include <linux/crc32.h>
  26 #include <linux/kernel.h>
  27 #include <linux/module.h>
  28 #include <linux/netdevice.h>
  29 #include <linux/dma-mapping.h>
  30 #include <linux/etherdevice.h>
  31 #include <linux/ethtool.h>
  32 #include <linux/pci.h>
  33 #include <linux/ip.h>
  34 #include <net/ip.h>
  35 #include <linux/tcp.h>
  36 #include <linux/in.h>
  37 #include <linux/delay.h>
  38 #include <linux/workqueue.h>
  39 #include <linux/if_vlan.h>
  40 #include <linux/prefetch.h>
  41 #include <linux/debugfs.h>
  42 #include <linux/mii.h>
  43
  44 #include <asm/irq.h>
  45
  46 #if defined(CONFIG_VLAN_8021Q) || defined(CONFIG_VLAN_8021Q_MODULE)
  47 #define SKY2_VLAN_TAG_USED 1
  48 #endif
  49
  50 #include "sky2.h"
  51
  52 #define DRV_NAME                "sky2"
  53 #define DRV_VERSION             "1.25"
  54 #define PFX                     DRV_NAME " "
  55
  56 /*
  57  * The Yukon II chipset takes 64 bit command blocks (called list elements)
  58  * that are organized into three (receive, transmit, status) different rings
  59  * similar to Tigon3.
  60  */
  61
  62 #define RX_LE_SIZE              1024
  63 #define RX_LE_BYTES             (RX_LE_SIZE*sizeof(struct sky2_rx_le))
  64 #define RX_MAX_PENDING          (RX_LE_SIZE/6 - 2)
  65 #define RX_DEF_PENDING          RX_MAX_PENDING
  66
  67 /* This is the worst case number of transmit list elements for a single skb:
  68    VLAN:GSO + CKSUM + Data + skb_frags * DMA */
  69 #define MAX_SKB_TX_LE   (2 + (sizeof(dma_addr_t)/sizeof(u32))*(MAX_SKB_FRAGS+1))
  70 #define TX_MIN_PENDING          (MAX_SKB_TX_LE+1)
  71 #define TX_MAX_PENDING          4096
  72 #define TX_DEF_PENDING          127
  73
  74 #define STATUS_RING_SIZE        2048    /* 2 ports * (TX + 2*RX) */
  75 #define STATUS_LE_BYTES         (STATUS_RING_SIZE*sizeof(struct sky2_status_le))
  76 #define TX_WATCHDOG             (5 * HZ)
  77 #define NAPI_WEIGHT             64
  78 #define PHY_RETRIES             1000
  79
  80 #define SKY2_EEPROM_MAGIC       0x9955aabb
  81
  82
  83 #define RING_NEXT(x,s)  (((x)+1) & ((s)-1))
  84
  85 static const u32 default_msg =
  86     NETIF_MSG_DRV | NETIF_MSG_PROBE | NETIF_MSG_LINK
  87     | NETIF_MSG_TIMER | NETIF_MSG_TX_ERR | NETIF_MSG_RX_ERR
  88     | NETIF_MSG_IFUP | NETIF_MSG_IFDOWN;
  89
  90 static int debug = -1;          /* defaults above */
  91 module_param(debug, int, 0);
  92 MODULE_PARM_DESC(debug, "Debug level (0=none,...,16=all)");
  93
  94 static int copybreak __read_mostly = 128;
  95 module_param(copybreak, int, 0);
  96 MODULE_PARM_DESC(copybreak, "Receive copy threshold");
  97
  98 static int disable_msi = 0;
  99 module_param(disable_msi, int, 0);
 100 MODULE_PARM_DESC(disable_msi, "Disable Message Signaled Interrupt (MSI)");
 101
 102 static DEFINE_PCI_DEVICE_TABLE(sky2_id_table) = {
 103         { PCI_DEVICE(PCI_VENDOR_ID_SYSKONNECT, 0x9000) }, /* SK-9Sxx */
 104         { PCI_DEVICE(PCI_VENDOR_ID_SYSKONNECT, 0x9E00) }, /* SK-9Exx */
 105         { PCI_DEVICE(PCI_VENDOR_ID_DLINK, 0x4b00) },    /* DGE-560T */
 106         { PCI_DEVICE(PCI_VENDOR_ID_DLINK, 0x4001) },    /* DGE-550SX */
 107         { PCI_DEVICE(PCI_VENDOR_ID_DLINK, 0x4B02) },    /* DGE-560SX */
 108         { PCI_DEVICE(PCI_VENDOR_ID_DLINK, 0x4B03) },    /* DGE-550T */
 109         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4340) }, /* 88E8021 */
 110         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4341) }, /* 88E8022 */
 111         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4342) }, /* 88E8061 */
 112         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4343) }, /* 88E8062 */
 113         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4344) }, /* 88E8021 */
 114         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4345) }, /* 88E8022 */
 115         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4346) }, /* 88E8061 */
 116         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4347) }, /* 88E8062 */
 117         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4350) }, /* 88E8035 */
 118         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4351) }, /* 88E8036 */
 119         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4352) }, /* 88E8038 */
 120         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4353) }, /* 88E8039 */
 121         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4354) }, /* 88E8040 */
 122         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4355) }, /* 88E8040T */
 123         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4356) }, /* 88EC033 */
 124         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4357) }, /* 88E8042 */
 125         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x435A) }, /* 88E8048 */
 126         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4360) }, /* 88E8052 */
 127         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4361) }, /* 88E8050 */
 128         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4362) }, /* 88E8053 */
 129         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4363) }, /* 88E8055 */
 130         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4364) }, /* 88E8056 */
 131         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4365) }, /* 88E8070 */
 132         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4366) }, /* 88EC036 */
 133         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4367) }, /* 88EC032 */
 134         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4368) }, /* 88EC034 */
 135         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4369) }, /* 88EC042 */
 136         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x436A) }, /* 88E8058 */
 137         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x436B) }, /* 88E8071 */
 138         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x436C) }, /* 88E8072 */
 139         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x436D) }, /* 88E8055 */
 140         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4370) }, /* 88E8075 */
 141         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4380) }, /* 88E8057 */
 142         { 0 }
 143 };
 144
 145 MODULE_DEVICE_TABLE(pci, sky2_id_table);
 146
 147 /* Avoid conditionals by using array */
 148 static const unsigned txqaddr[] = { Q_XA1, Q_XA2 };
 149 static const unsigned rxqaddr[] = { Q_R1, Q_R2 };
 150 static const u32 portirq_msk[] = { Y2_IS_PORT_1, Y2_IS_PORT_2 };
 151
 152 static void sky2_set_multicast(struct net_device *dev);
 153
 154 /* Access to PHY via serial interconnect */
 155 static int gm_phy_write(struct sky2_hw *hw, unsigned port, u16 reg, u16 val)
 156 {
 157         int i;
 158
 159         gma_write16(hw, port, GM_SMI_DATA, val);
 160         gma_write16(hw, port, GM_SMI_CTRL,
 161                     GM_SMI_CT_PHY_AD(PHY_ADDR_MARV) | GM_SMI_CT_REG_AD(reg));
 162
 163         for (i = 0; i < PHY_RETRIES; i++) {
 164                 u16 ctrl = gma_read16(hw, port, GM_SMI_CTRL);
 165                 if (ctrl == 0xffff)
 166                         goto io_error;
 167
 168                 if (!(ctrl & GM_SMI_CT_BUSY))
 169                         return 0;
 170
 171                 udelay(10);
 172         }
 173
 174         dev_warn(&hw->pdev->dev,"%s: phy write timeout\n", hw->dev[port]->name);
 175         return -ETIMEDOUT;
 176
 177 io_error:
 178         dev_err(&hw->pdev->dev, "%s: phy I/O error\n", hw->dev[port]->name);
 179         return -EIO;
 180 }
 181
 182 static int __gm_phy_read(struct sky2_hw *hw, unsigned port, u16 reg, u16 *val)
 183 {
 184         int i;
 185
 186         gma_write16(hw, port, GM_SMI_CTRL, GM_SMI_CT_PHY_AD(PHY_ADDR_MARV)
 187                     | GM_SMI_CT_REG_AD(reg) | GM_SMI_CT_OP_RD);
 188
 189         for (i = 0; i < PHY_RETRIES; i++) {
 190                 u16 ctrl = gma_read16(hw, port, GM_SMI_CTRL);
 191                 if (ctrl == 0xffff)
 192                         goto io_error;
 193
 194                 if (ctrl & GM_SMI_CT_RD_VAL) {
 195                         *val = gma_read16(hw, port, GM_SMI_DATA);
 196                         return 0;
 197                 }
 198
 199                 udelay(10);
 200         }
 201
 202         dev_warn(&hw->pdev->dev, "%s: phy read timeout\n", hw->dev[port]->name);
 203         return -ETIMEDOUT;
 204 io_error:
 205         dev_err(&hw->pdev->dev, "%s: phy I/O error\n", hw->dev[port]->name);
 206         return -EIO;
 207 }
 208
 209 static inline u16 gm_phy_read(struct sky2_hw *hw, unsigned port, u16 reg)
 210 {
 211         u16 v;
 212         __gm_phy_read(hw, port, reg, &v);
 213         return v;
 214 }
 215
 216
 217 static void sky2_power_on(struct sky2_hw *hw)
 218 {
 219         /* switch power to VCC (WA for VAUX problem) */
 220         sky2_write8(hw, B0_POWER_CTRL,
 221                     PC_VAUX_ENA | PC_VCC_ENA | PC_VAUX_OFF | PC_VCC_ON);
 222
 223         /* disable Core Clock Division, */
 224         sky2_write32(hw, B2_Y2_CLK_CTRL, Y2_CLK_DIV_DIS);
 225
 226         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1)
 227                 /* enable bits are inverted */
 228                 sky2_write8(hw, B2_Y2_CLK_GATE,
 229                             Y2_PCI_CLK_LNK1_DIS | Y2_COR_CLK_LNK1_DIS |
 230                             Y2_CLK_GAT_LNK1_DIS | Y2_PCI_CLK_LNK2_DIS |
 231                             Y2_COR_CLK_LNK2_DIS | Y2_CLK_GAT_LNK2_DIS);
 232         else
 233                 sky2_write8(hw, B2_Y2_CLK_GATE, 0);
 234
 235         if (hw->flags & SKY2_HW_ADV_POWER_CTL) {
 236                 u32 reg;
 237
 238                 sky2_pci_write32(hw, PCI_DEV_REG3, 0);
 239
 240                 reg = sky2_pci_read32(hw, PCI_DEV_REG4);
 241                 /* set all bits to 0 except bits 15..12 and 8 */
 242                 reg &= P_ASPM_CONTROL_MSK;
 243                 sky2_pci_write32(hw, PCI_DEV_REG4, reg);
 244
 245                 reg = sky2_pci_read32(hw, PCI_DEV_REG5);
 246                 /* set all bits to 0 except bits 28 & 27 */
 247                 reg &= P_CTL_TIM_VMAIN_AV_MSK;
 248                 sky2_pci_write32(hw, PCI_DEV_REG5, reg);
 249
 250                 sky2_pci_write32(hw, PCI_CFG_REG_1, 0);
 251
 252                 /* Enable workaround for dev 4.107 on Yukon-Ultra & Extreme */
 253                 reg = sky2_read32(hw, B2_GP_IO);
 254                 reg |= GLB_GPIO_STAT_RACE_DIS;
 255                 sky2_write32(hw, B2_GP_IO, reg);
 256
 257                 sky2_read32(hw, B2_GP_IO);
 258         }
 259
 260         /* Turn on "driver loaded" LED */
 261         sky2_write16(hw, B0_CTST, Y2_LED_STAT_ON);
 262 }
 263
 264 static void sky2_power_aux(struct sky2_hw *hw)
 265 {
 266         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1)
 267                 sky2_write8(hw, B2_Y2_CLK_GATE, 0);
 268         else
 269                 /* enable bits are inverted */
 270                 sky2_write8(hw, B2_Y2_CLK_GATE,
 271                             Y2_PCI_CLK_LNK1_DIS | Y2_COR_CLK_LNK1_DIS |
 272                             Y2_CLK_GAT_LNK1_DIS | Y2_PCI_CLK_LNK2_DIS |
 273                             Y2_COR_CLK_LNK2_DIS | Y2_CLK_GAT_LNK2_DIS);
 274
 275         /* switch power to VAUX if supported and PME from D3cold */
 276         if ( (sky2_read32(hw, B0_CTST) & Y2_VAUX_AVAIL) &&
 277              pci_pme_capable(hw->pdev, PCI_D3cold))
 278                 sky2_write8(hw, B0_POWER_CTRL,
 279                             (PC_VAUX_ENA | PC_VCC_ENA |
 280                              PC_VAUX_ON | PC_VCC_OFF));
 281
 282         /* turn off "driver loaded LED" */
 283         sky2_write16(hw, B0_CTST, Y2_LED_STAT_OFF);
 284 }
 285
 286 static void sky2_gmac_reset(struct sky2_hw *hw, unsigned port)
 287 {
 288         u16 reg;
 289
 290         /* disable all GMAC IRQ's */
 291         sky2_write8(hw, SK_REG(port, GMAC_IRQ_MSK), 0);
 292
 293         gma_write16(hw, port, GM_MC_ADDR_H1, 0);        /* clear MC hash */
 294         gma_write16(hw, port, GM_MC_ADDR_H2, 0);
 295         gma_write16(hw, port, GM_MC_ADDR_H3, 0);
 296         gma_write16(hw, port, GM_MC_ADDR_H4, 0);
 297
 298         reg = gma_read16(hw, port, GM_RX_CTRL);
 299         reg |= GM_RXCR_UCF_ENA | GM_RXCR_MCF_ENA;
 300         gma_write16(hw, port, GM_RX_CTRL, reg);
 301 }
 302
 303 /* flow control to advertise bits */
 304 static const u16 copper_fc_adv[] = {
 305         [FC_NONE]       = 0,
 306         [FC_TX]         = PHY_M_AN_ASP,
 307         [FC_RX]         = PHY_M_AN_PC,
 308         [FC_BOTH]       = PHY_M_AN_PC | PHY_M_AN_ASP,
 309 };
 310
 311 /* flow control to advertise bits when using 1000BaseX */
 312 static const u16 fiber_fc_adv[] = {
 313         [FC_NONE] = PHY_M_P_NO_PAUSE_X,
 314         [FC_TX]   = PHY_M_P_ASYM_MD_X,
 315         [FC_RX]   = PHY_M_P_SYM_MD_X,
 316         [FC_BOTH] = PHY_M_P_BOTH_MD_X,
 317 };
 318
 319 /* flow control to GMA disable bits */
 320 static const u16 gm_fc_disable[] = {
 321         [FC_NONE] = GM_GPCR_FC_RX_DIS | GM_GPCR_FC_TX_DIS,
 322         [FC_TX]   = GM_GPCR_FC_RX_DIS,
 323         [FC_RX]   = GM_GPCR_FC_TX_DIS,
 324         [FC_BOTH] = 0,
 325 };
 326
 327
 328 static void sky2_phy_init(struct sky2_hw *hw, unsigned port)
 329 {
 330         struct sky2_port *sky2 = netdev_priv(hw->dev[port]);
 331         u16 ctrl, ct1000, adv, pg, ledctrl, ledover, reg;
 332
 333         if ( (sky2->flags & SKY2_FLAG_AUTO_SPEED) &&
 334             !(hw->flags & SKY2_HW_NEWER_PHY)) {
 335                 u16 ectrl = gm_phy_read(hw, port, PHY_MARV_EXT_CTRL);
 336
 337                 ectrl &= ~(PHY_M_EC_M_DSC_MSK | PHY_M_EC_S_DSC_MSK |
 338                            PHY_M_EC_MAC_S_MSK);
 339                 ectrl |= PHY_M_EC_MAC_S(MAC_TX_CLK_25_MHZ);
 340
 341                 /* on PHY 88E1040 Rev.D0 (and newer) downshift control changed */
 342                 if (hw->chip_id == CHIP_ID_YUKON_EC)
 343                         /* set downshift counter to 3x and enable downshift */
 344                         ectrl |= PHY_M_EC_DSC_2(2) | PHY_M_EC_DOWN_S_ENA;
 345                 else
 346                         /* set master & slave downshift counter to 1x */
 347                         ectrl |= PHY_M_EC_M_DSC(0) | PHY_M_EC_S_DSC(1);
 348
 349                 gm_phy_write(hw, port, PHY_MARV_EXT_CTRL, ectrl);
 350         }
 351
 352         ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 353         if (sky2_is_copper(hw)) {
 354                 if (!(hw->flags & SKY2_HW_GIGABIT)) {
 355                         /* enable automatic crossover */
 356                         ctrl |= PHY_M_PC_MDI_XMODE(PHY_M_PC_ENA_AUTO) >> 1;
 357
 358                         if (hw->chip_id == CHIP_ID_YUKON_FE_P &&
 359                             hw->chip_rev == CHIP_REV_YU_FE2_A0) {
 360                                 u16 spec;
 361
 362                                 /* Enable Class A driver for FE+ A0 */
 363                                 spec = gm_phy_read(hw, port, PHY_MARV_FE_SPEC_2);
 364                                 spec |= PHY_M_FESC_SEL_CL_A;
 365                                 gm_phy_write(hw, port, PHY_MARV_FE_SPEC_2, spec);
 366                         }
 367                 } else {
 368                         /* disable energy detect */
 369                         ctrl &= ~PHY_M_PC_EN_DET_MSK;
 370
 371                         /* enable automatic crossover */
 372                         ctrl |= PHY_M_PC_MDI_XMODE(PHY_M_PC_ENA_AUTO);
 373
 374                         /* downshift on PHY 88E1112 and 88E1149 is changed */
 375                         if ( (sky2->flags & SKY2_FLAG_AUTO_SPEED)
 376                             && (hw->flags & SKY2_HW_NEWER_PHY)) {
 377                                 /* set downshift counter to 3x and enable downshift */
 378                                 ctrl &= ~PHY_M_PC_DSC_MSK;
 379                                 ctrl |= PHY_M_PC_DSC(2) | PHY_M_PC_DOWN_S_ENA;
 380                         }
 381                 }
 382         } else {
 383                 /* workaround for deviation #4.88 (CRC errors) */
 384                 /* disable Automatic Crossover */
 385
 386                 ctrl &= ~PHY_M_PC_MDIX_MSK;
 387         }
 388
 389         gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 390
 391         /* special setup for PHY 88E1112 Fiber */
 392         if (hw->chip_id == CHIP_ID_YUKON_XL && (hw->flags & SKY2_HW_FIBRE_PHY)) {
 393                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
 394
 395                 /* Fiber: select 1000BASE-X only mode MAC Specific Ctrl Reg. */
 396                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 2);
 397                 ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 398                 ctrl &= ~PHY_M_MAC_MD_MSK;
 399                 ctrl |= PHY_M_MAC_MODE_SEL(PHY_M_MAC_MD_1000BX);
 400                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 401
 402                 if (hw->pmd_type  == 'P') {
 403                         /* select page 1 to access Fiber registers */
 404                         gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 1);
 405
 406                         /* for SFP-module set SIGDET polarity to low */
 407                         ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 408                         ctrl |= PHY_M_FIB_SIGD_POL;
 409                         gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 410                 }
 411
 412                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
 413         }
 414
 415         ctrl = PHY_CT_RESET;
 416         ct1000 = 0;
 417         adv = PHY_AN_CSMA;
 418         reg = 0;
 419
 420         if (sky2->flags & SKY2_FLAG_AUTO_SPEED) {
 421                 if (sky2_is_copper(hw)) {
 422                         if (sky2->advertising & ADVERTISED_1000baseT_Full)
 423                                 ct1000 |= PHY_M_1000C_AFD;
 424                         if (sky2->advertising & ADVERTISED_1000baseT_Half)
 425                                 ct1000 |= PHY_M_1000C_AHD;
 426                         if (sky2->advertising & ADVERTISED_100baseT_Full)
 427                                 adv |= PHY_M_AN_100_FD;
 428                         if (sky2->advertising & ADVERTISED_100baseT_Half)
 429                                 adv |= PHY_M_AN_100_HD;
 430                         if (sky2->advertising & ADVERTISED_10baseT_Full)
 431                                 adv |= PHY_M_AN_10_FD;
 432                         if (sky2->advertising & ADVERTISED_10baseT_Half)
 433                                 adv |= PHY_M_AN_10_HD;
 434
 435                 } else {        /* special defines for FIBER (88E1040S only) */
 436                         if (sky2->advertising & ADVERTISED_1000baseT_Full)
 437                                 adv |= PHY_M_AN_1000X_AFD;
 438                         if (sky2->advertising & ADVERTISED_1000baseT_Half)
 439                                 adv |= PHY_M_AN_1000X_AHD;
 440                 }
 441
 442                 /* Restart Auto-negotiation */
 443                 ctrl |= PHY_CT_ANE | PHY_CT_RE_CFG;
 444         } else {
 445                 /* forced speed/duplex settings */
 446                 ct1000 = PHY_M_1000C_MSE;
 447
 448                 /* Disable auto update for duplex flow control and duplex */
 449                 reg |= GM_GPCR_AU_DUP_DIS | GM_GPCR_AU_SPD_DIS;
 450
 451                 switch (sky2->speed) {
 452                 case SPEED_1000:
 453                         ctrl |= PHY_CT_SP1000;
 454                         reg |= GM_GPCR_SPEED_1000;
 455                         break;
 456                 case SPEED_100:
 457                         ctrl |= PHY_CT_SP100;
 458                         reg |= GM_GPCR_SPEED_100;
 459                         break;
 460                 }
 461
 462                 if (sky2->duplex == DUPLEX_FULL) {
 463                         reg |= GM_GPCR_DUP_FULL;
 464                         ctrl |= PHY_CT_DUP_MD;
 465                 } else if (sky2->speed < SPEED_1000)
 466                         sky2->flow_mode = FC_NONE;
 467         }
 468
 469         if (sky2->flags & SKY2_FLAG_AUTO_PAUSE) {
 470                 if (sky2_is_copper(hw))
 471                         adv |= copper_fc_adv[sky2->flow_mode];
 472                 else
 473                         adv |= fiber_fc_adv[sky2->flow_mode];
 474         } else {
 475                 reg |= GM_GPCR_AU_FCT_DIS;
 476                 reg |= gm_fc_disable[sky2->flow_mode];
 477
 478                 /* Forward pause packets to GMAC? */
 479                 if (sky2->flow_mode & FC_RX)
 480                         sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_ON);
 481                 else
 482                         sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_OFF);
 483         }
 484
 485         gma_write16(hw, port, GM_GP_CTRL, reg);
 486
 487         if (hw->flags & SKY2_HW_GIGABIT)
 488                 gm_phy_write(hw, port, PHY_MARV_1000T_CTRL, ct1000);
 489
 490         gm_phy_write(hw, port, PHY_MARV_AUNE_ADV, adv);
 491         gm_phy_write(hw, port, PHY_MARV_CTRL, ctrl);
 492
 493         /* Setup Phy LED's */
 494         ledctrl = PHY_M_LED_PULS_DUR(PULS_170MS);
 495         ledover = 0;
 496
 497         switch (hw->chip_id) {
 498         case CHIP_ID_YUKON_FE:
 499                 /* on 88E3082 these bits are at 11..9 (shifted left) */
 500                 ledctrl |= PHY_M_LED_BLINK_RT(BLINK_84MS) << 1;
 501
 502                 ctrl = gm_phy_read(hw, port, PHY_MARV_FE_LED_PAR);
 503
 504                 /* delete ACT LED control bits */
 505                 ctrl &= ~PHY_M_FELP_LED1_MSK;
 506                 /* change ACT LED control to blink mode */
 507                 ctrl |= PHY_M_FELP_LED1_CTRL(LED_PAR_CTRL_ACT_BL);
 508                 gm_phy_write(hw, port, PHY_MARV_FE_LED_PAR, ctrl);
 509                 break;
 510
 511         case CHIP_ID_YUKON_FE_P:
 512                 /* Enable Link Partner Next Page */
 513                 ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 514                 ctrl |= PHY_M_PC_ENA_LIP_NP;
 515
 516                 /* disable Energy Detect and enable scrambler */
 517                 ctrl &= ~(PHY_M_PC_ENA_ENE_DT | PHY_M_PC_DIS_SCRAMB);
 518                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 519
 520                 /* set LED2 -> ACT, LED1 -> LINK, LED0 -> SPEED */
 521                 ctrl = PHY_M_FELP_LED2_CTRL(LED_PAR_CTRL_ACT_BL) |
 522                         PHY_M_FELP_LED1_CTRL(LED_PAR_CTRL_LINK) |
 523                         PHY_M_FELP_LED0_CTRL(LED_PAR_CTRL_SPEED);
 524
 525                 gm_phy_write(hw, port, PHY_MARV_FE_LED_PAR, ctrl);
 526                 break;
 527
 528         case CHIP_ID_YUKON_XL:
 529                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
 530
 531                 /* select page 3 to access LED control register */
 532                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
 533
 534                 /* set LED Function Control register */
 535                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL,
 536                              (PHY_M_LEDC_LOS_CTRL(1) |  /* LINK/ACT */
 537                               PHY_M_LEDC_INIT_CTRL(7) | /* 10 Mbps */
 538                               PHY_M_LEDC_STA1_CTRL(7) | /* 100 Mbps */
 539                               PHY_M_LEDC_STA0_CTRL(7)));        /* 1000 Mbps */
 540
 541                 /* set Polarity Control register */
 542                 gm_phy_write(hw, port, PHY_MARV_PHY_STAT,
 543                              (PHY_M_POLC_LS1_P_MIX(4) |
 544                               PHY_M_POLC_IS0_P_MIX(4) |
 545                               PHY_M_POLC_LOS_CTRL(2) |
 546                               PHY_M_POLC_INIT_CTRL(2) |
 547                               PHY_M_POLC_STA1_CTRL(2) |
 548                               PHY_M_POLC_STA0_CTRL(2)));
 549
 550                 /* restore page register */
 551                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
 552                 break;
 553
 554         case CHIP_ID_YUKON_EC_U:
 555         case CHIP_ID_YUKON_EX:
 556         case CHIP_ID_YUKON_SUPR:
 557                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
 558
 559                 /* select page 3 to access LED control register */
 560                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
 561
 562                 /* set LED Function Control register */
 563                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL,
 564                              (PHY_M_LEDC_LOS_CTRL(1) |  /* LINK/ACT */
 565                               PHY_M_LEDC_INIT_CTRL(8) | /* 10 Mbps */
 566                               PHY_M_LEDC_STA1_CTRL(7) | /* 100 Mbps */
 567                               PHY_M_LEDC_STA0_CTRL(7)));/* 1000 Mbps */
 568
 569                 /* set Blink Rate in LED Timer Control Register */
 570                 gm_phy_write(hw, port, PHY_MARV_INT_MASK,
 571                              ledctrl | PHY_M_LED_BLINK_RT(BLINK_84MS));
 572                 /* restore page register */
 573                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
 574                 break;
 575
 576         default:
 577                 /* set Tx LED (LED_TX) to blink mode on Rx OR Tx activity */
 578                 ledctrl |= PHY_M_LED_BLINK_RT(BLINK_84MS) | PHY_M_LEDC_TX_CTRL;
 579
 580                 /* turn off the Rx LED (LED_RX) */
 581                 ledover |= PHY_M_LED_MO_RX(MO_LED_OFF);
 582         }
 583
 584         if (hw->chip_id == CHIP_ID_YUKON_EC_U || hw->chip_id == CHIP_ID_YUKON_UL_2) {
 585                 /* apply fixes in PHY AFE */
 586                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 255);
 587
 588                 /* increase differential signal amplitude in 10BASE-T */
 589                 gm_phy_write(hw, port, 0x18, 0xaa99);
 590                 gm_phy_write(hw, port, 0x17, 0x2011);
 591
 592                 if (hw->chip_id == CHIP_ID_YUKON_EC_U) {
 593                         /* fix for IEEE A/B Symmetry failure in 1000BASE-T */
 594                         gm_phy_write(hw, port, 0x18, 0xa204);
 595                         gm_phy_write(hw, port, 0x17, 0x2002);
 596                 }
 597
 598                 /* set page register to 0 */
 599                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 0);
 600         } else if (hw->chip_id == CHIP_ID_YUKON_FE_P &&
 601                    hw->chip_rev == CHIP_REV_YU_FE2_A0) {
 602                 /* apply workaround for integrated resistors calibration */
 603                 gm_phy_write(hw, port, PHY_MARV_PAGE_ADDR, 17);
 604                 gm_phy_write(hw, port, PHY_MARV_PAGE_DATA, 0x3f60);
 605         } else if (hw->chip_id != CHIP_ID_YUKON_EX &&
 606                    hw->chip_id < CHIP_ID_YUKON_SUPR) {
 607                 /* no effect on Yukon-XL */
 608                 gm_phy_write(hw, port, PHY_MARV_LED_CTRL, ledctrl);
 609
 610                 if ( !(sky2->flags & SKY2_FLAG_AUTO_SPEED)
 611                      || sky2->speed == SPEED_100) {
 612                         /* turn on 100 Mbps LED (LED_LINK100) */
 613                         ledover |= PHY_M_LED_MO_100(MO_LED_ON);
 614                 }
 615
 616                 if (ledover)
 617                         gm_phy_write(hw, port, PHY_MARV_LED_OVER, ledover);
 618
 619         }
 620
 621         /* Enable phy interrupt on auto-negotiation complete (or link up) */
 622         if (sky2->flags & SKY2_FLAG_AUTO_SPEED)
 623                 gm_phy_write(hw, port, PHY_MARV_INT_MASK, PHY_M_IS_AN_COMPL);
 624         else
 625                 gm_phy_write(hw, port, PHY_MARV_INT_MASK, PHY_M_DEF_MSK);
 626 }
 627
 628 static const u32 phy_power[] = { PCI_Y2_PHY1_POWD, PCI_Y2_PHY2_POWD };
 629 static const u32 coma_mode[] = { PCI_Y2_PHY1_COMA, PCI_Y2_PHY2_COMA };
 630
 631 static void sky2_phy_power_up(struct sky2_hw *hw, unsigned port)
 632 {
 633         u32 reg1;
 634
 635         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
 636         reg1 = sky2_pci_read32(hw, PCI_DEV_REG1);
 637         reg1 &= ~phy_power[port];
 638
 639         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1)
 640                 reg1 |= coma_mode[port];
 641
 642         sky2_pci_write32(hw, PCI_DEV_REG1, reg1);
 643         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_OFF);
 644         sky2_pci_read32(hw, PCI_DEV_REG1);
 645
 646         if (hw->chip_id == CHIP_ID_YUKON_FE)
 647                 gm_phy_write(hw, port, PHY_MARV_CTRL, PHY_CT_ANE);
 648         else if (hw->flags & SKY2_HW_ADV_POWER_CTL)
 649                 sky2_write8(hw, SK_REG(port, GPHY_CTRL), GPC_RST_CLR);
 650 }
 651
 652 static void sky2_phy_power_down(struct sky2_hw *hw, unsigned port)
 653 {
 654         u32 reg1;
 655         u16 ctrl;
 656
 657         /* release GPHY Control reset */
 658         sky2_write8(hw, SK_REG(port, GPHY_CTRL), GPC_RST_CLR);
 659
 660         /* release GMAC reset */
 661         sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_RST_CLR);
 662
 663         if (hw->flags & SKY2_HW_NEWER_PHY) {
 664                 /* select page 2 to access MAC control register */
 665                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 2);
 666
 667                 ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 668                 /* allow GMII Power Down */
 669                 ctrl &= ~PHY_M_MAC_GMIF_PUP;
 670                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 671
 672                 /* set page register back to 0 */
 673                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 0);
 674         }
 675
 676         /* setup General Purpose Control Register */
 677         gma_write16(hw, port, GM_GP_CTRL,
 678                     GM_GPCR_FL_PASS | GM_GPCR_SPEED_100 |
 679                     GM_GPCR_AU_DUP_DIS | GM_GPCR_AU_FCT_DIS |
 680                     GM_GPCR_AU_SPD_DIS);
 681
 682         if (hw->chip_id != CHIP_ID_YUKON_EC) {
 683                 if (hw->chip_id == CHIP_ID_YUKON_EC_U) {
 684                         /* select page 2 to access MAC control register */
 685                         gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 2);
 686
 687                         ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 688                         /* enable Power Down */
 689                         ctrl |= PHY_M_PC_POW_D_ENA;
 690                         gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 691
 692                         /* set page register back to 0 */
 693                         gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 0);
 694                 }
 695
 696                 /* set IEEE compatible Power Down Mode (dev. #4.99) */
 697                 gm_phy_write(hw, port, PHY_MARV_CTRL, PHY_CT_PDOWN);
 698         }
 699
 700         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
 701         reg1 = sky2_pci_read32(hw, PCI_DEV_REG1);
 702         reg1 |= phy_power[port];                /* set PHY to PowerDown/COMA Mode */
 703         sky2_pci_write32(hw, PCI_DEV_REG1, reg1);
 704         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_OFF);
 705 }
 706
 707 /* Force a renegotiation */
 708 static void sky2_phy_reinit(struct sky2_port *sky2)
 709 {
 710         spin_lock_bh(&sky2->phy_lock);
 711         sky2_phy_init(sky2->hw, sky2->port);
 712         spin_unlock_bh(&sky2->phy_lock);
 713 }
 714
 715 /* Put device in state to listen for Wake On Lan */
 716 static void sky2_wol_init(struct sky2_port *sky2)
 717 {
 718         struct sky2_hw *hw = sky2->hw;
 719         unsigned port = sky2->port;
 720         enum flow_control save_mode;
 721         u16 ctrl;
 722         u32 reg1;
 723
 724         /* Bring hardware out of reset */
 725         sky2_write16(hw, B0_CTST, CS_RST_CLR);
 726         sky2_write16(hw, SK_REG(port, GMAC_LINK_CTRL), GMLC_RST_CLR);
 727
 728         sky2_write8(hw, SK_REG(port, GPHY_CTRL), GPC_RST_CLR);
 729         sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_RST_CLR);
 730
 731         /* Force to 10/100
 732          * sky2_reset will re-enable on resume
 733          */
 734         save_mode = sky2->flow_mode;
 735         ctrl = sky2->advertising;
 736
 737         sky2->advertising &= ~(ADVERTISED_1000baseT_Half|ADVERTISED_1000baseT_Full);
 738         sky2->flow_mode = FC_NONE;
 739
 740         spin_lock_bh(&sky2->phy_lock);
 741         sky2_phy_power_up(hw, port);
 742         sky2_phy_init(hw, port);
 743         spin_unlock_bh(&sky2->phy_lock);
 744
 745         sky2->flow_mode = save_mode;
 746         sky2->advertising = ctrl;
 747
 748         /* Set GMAC to no flow control and auto update for speed/duplex */
 749         gma_write16(hw, port, GM_GP_CTRL,
 750                     GM_GPCR_FC_TX_DIS|GM_GPCR_TX_ENA|GM_GPCR_RX_ENA|
 751                     GM_GPCR_DUP_FULL|GM_GPCR_FC_RX_DIS|GM_GPCR_AU_FCT_DIS);
 752
 753         /* Set WOL address */
 754         memcpy_toio(hw->regs + WOL_REGS(port, WOL_MAC_ADDR),
 755                     sky2->netdev->dev_addr, ETH_ALEN);
 756
 757         /* Turn on appropriate WOL control bits */
 758         sky2_write16(hw, WOL_REGS(port, WOL_CTRL_STAT), WOL_CTL_CLEAR_RESULT);
 759         ctrl = 0;
 760         if (sky2->wol & WAKE_PHY)
 761                 ctrl |= WOL_CTL_ENA_PME_ON_LINK_CHG|WOL_CTL_ENA_LINK_CHG_UNIT;
 762         else
 763                 ctrl |= WOL_CTL_DIS_PME_ON_LINK_CHG|WOL_CTL_DIS_LINK_CHG_UNIT;
 764
 765         if (sky2->wol & WAKE_MAGIC)
 766                 ctrl |= WOL_CTL_ENA_PME_ON_MAGIC_PKT|WOL_CTL_ENA_MAGIC_PKT_UNIT;
 767         else
 768                 ctrl |= WOL_CTL_DIS_PME_ON_MAGIC_PKT|WOL_CTL_DIS_MAGIC_PKT_UNIT;;
 769
 770         ctrl |= WOL_CTL_DIS_PME_ON_PATTERN|WOL_CTL_DIS_PATTERN_UNIT;
 771         sky2_write16(hw, WOL_REGS(port, WOL_CTRL_STAT), ctrl);
 772
 773         /* Turn on legacy PCI-Express PME mode */
 774         reg1 = sky2_pci_read32(hw, PCI_DEV_REG1);
 775         reg1 |= PCI_Y2_PME_LEGACY;
 776         sky2_pci_write32(hw, PCI_DEV_REG1, reg1);
 777
 778         /* block receiver */
 779         sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_RST_SET);
 780
 781 }
 782
 783 static void sky2_set_tx_stfwd(struct sky2_hw *hw, unsigned port)
 784 {
 785         struct net_device *dev = hw->dev[port];
 786
 787         if ( (hw->chip_id == CHIP_ID_YUKON_EX &&
 788               hw->chip_rev != CHIP_REV_YU_EX_A0) ||
 789              hw->chip_id == CHIP_ID_YUKON_FE_P ||
 790              hw->chip_id == CHIP_ID_YUKON_SUPR) {
 791                 /* Yukon-Extreme B0 and further Extreme devices */
 792                 /* enable Store & Forward mode for TX */
 793
 794                 if (dev->mtu <= ETH_DATA_LEN)
 795                         sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T),
 796                                      TX_JUMBO_DIS | TX_STFW_ENA);
 797
 798                 else
 799                         sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T),
 800                                      TX_JUMBO_ENA| TX_STFW_ENA);
 801         } else {
 802                 if (dev->mtu <= ETH_DATA_LEN)
 803                         sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T), TX_STFW_ENA);
 804                 else {
 805                         /* set Tx GMAC FIFO Almost Empty Threshold */
 806                         sky2_write32(hw, SK_REG(port, TX_GMF_AE_THR),
 807                                      (ECU_JUMBO_WM << 16) | ECU_AE_THR);
 808
 809                         sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T), TX_STFW_DIS);
 810
 811                         /* Can't do offload because of lack of store/forward */
 812                         dev->features &= ~(NETIF_F_TSO | NETIF_F_SG | NETIF_F_ALL_CSUM);
 813                 }
 814         }
 815 }
 816
 817 static void sky2_mac_init(struct sky2_hw *hw, unsigned port)
 818 {
 819         struct sky2_port *sky2 = netdev_priv(hw->dev[port]);
 820         u16 reg;
 821         u32 rx_reg;
 822         int i;
 823         const u8 *addr = hw->dev[port]->dev_addr;
 824
 825         sky2_write8(hw, SK_REG(port, GPHY_CTRL), GPC_RST_SET);
 826         sky2_write8(hw, SK_REG(port, GPHY_CTRL), GPC_RST_CLR);
 827
 828         sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_RST_CLR);
 829
 830         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev == 0 && port == 1) {
 831                 /* WA DEV_472 -- looks like crossed wires on port 2 */
 832                 /* clear GMAC 1 Control reset */
 833                 sky2_write8(hw, SK_REG(0, GMAC_CTRL), GMC_RST_CLR);
 834                 do {
 835                         sky2_write8(hw, SK_REG(1, GMAC_CTRL), GMC_RST_SET);
 836                         sky2_write8(hw, SK_REG(1, GMAC_CTRL), GMC_RST_CLR);
 837                 } while (gm_phy_read(hw, 1, PHY_MARV_ID0) != PHY_MARV_ID0_VAL ||
 838                          gm_phy_read(hw, 1, PHY_MARV_ID1) != PHY_MARV_ID1_Y2 ||
 839                          gm_phy_read(hw, 1, PHY_MARV_INT_MASK) != 0);
 840         }
 841
 842         sky2_read16(hw, SK_REG(port, GMAC_IRQ_SRC));
 843
 844         /* Enable Transmit FIFO Underrun */
 845         sky2_write8(hw, SK_REG(port, GMAC_IRQ_MSK), GMAC_DEF_MSK);
 846
 847         spin_lock_bh(&sky2->phy_lock);
 848         sky2_phy_power_up(hw, port);
 849         sky2_phy_init(hw, port);
 850         spin_unlock_bh(&sky2->phy_lock);
 851
 852         /* MIB clear */
 853         reg = gma_read16(hw, port, GM_PHY_ADDR);
 854         gma_write16(hw, port, GM_PHY_ADDR, reg | GM_PAR_MIB_CLR);
 855
 856         for (i = GM_MIB_CNT_BASE; i <= GM_MIB_CNT_END; i += 4)
 857                 gma_read16(hw, port, i);
 858         gma_write16(hw, port, GM_PHY_ADDR, reg);
 859
 860         /* transmit control */
 861         gma_write16(hw, port, GM_TX_CTRL, TX_COL_THR(TX_COL_DEF));
 862
 863         /* receive control reg: unicast + multicast + no FCS  */
 864         gma_write16(hw, port, GM_RX_CTRL,
 865                     GM_RXCR_UCF_ENA | GM_RXCR_CRC_DIS | GM_RXCR_MCF_ENA);
 866
 867         /* transmit flow control */
 868         gma_write16(hw, port, GM_TX_FLOW_CTRL, 0xffff);
 869
 870         /* transmit parameter */
 871         gma_write16(hw, port, GM_TX_PARAM,
 872                     TX_JAM_LEN_VAL(TX_JAM_LEN_DEF) |
 873                     TX_JAM_IPG_VAL(TX_JAM_IPG_DEF) |
 874                     TX_IPG_JAM_DATA(TX_IPG_JAM_DEF) |
 875                     TX_BACK_OFF_LIM(TX_BOF_LIM_DEF));
 876
 877         /* serial mode register */
 878         reg = DATA_BLIND_VAL(DATA_BLIND_DEF) |
 879                 GM_SMOD_VLAN_ENA | IPG_DATA_VAL(IPG_DATA_DEF);
 880
 881         if (hw->dev[port]->mtu > ETH_DATA_LEN)
 882                 reg |= GM_SMOD_JUMBO_ENA;
 883
 884         gma_write16(hw, port, GM_SERIAL_MODE, reg);
 885
 886         /* virtual address for data */
 887         gma_set_addr(hw, port, GM_SRC_ADDR_2L, addr);
 888
 889         /* physical address: used for pause frames */
 890         gma_set_addr(hw, port, GM_SRC_ADDR_1L, addr);
 891
 892         /* ignore counter overflows */
 893         gma_write16(hw, port, GM_TX_IRQ_MSK, 0);
 894         gma_write16(hw, port, GM_RX_IRQ_MSK, 0);
 895         gma_write16(hw, port, GM_TR_IRQ_MSK, 0);
 896
 897         /* Configure Rx MAC FIFO */
 898         sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_RST_CLR);
 899         rx_reg = GMF_OPER_ON | GMF_RX_F_FL_ON;
 900         if (hw->chip_id == CHIP_ID_YUKON_EX ||
 901             hw->chip_id == CHIP_ID_YUKON_FE_P)
 902                 rx_reg |= GMF_RX_OVER_ON;
 903
 904         sky2_write32(hw, SK_REG(port, RX_GMF_CTRL_T), rx_reg);
 905
 906         if (hw->chip_id == CHIP_ID_YUKON_XL) {
 907                 /* Hardware errata - clear flush mask */
 908                 sky2_write16(hw, SK_REG(port, RX_GMF_FL_MSK), 0);
 909         } else {
 910                 /* Flush Rx MAC FIFO on any flow control or error */
 911                 sky2_write16(hw, SK_REG(port, RX_GMF_FL_MSK), GMR_FS_ANY_ERR);
 912         }
 913
 914         /* Set threshold to 0xa (64 bytes) + 1 to workaround pause bug  */
 915         reg = RX_GMF_FL_THR_DEF + 1;
 916         /* Another magic mystery workaround from sk98lin */
 917         if (hw->chip_id == CHIP_ID_YUKON_FE_P &&
 918             hw->chip_rev == CHIP_REV_YU_FE2_A0)
 919                 reg = 0x178;
 920         sky2_write16(hw, SK_REG(port, RX_GMF_FL_THR), reg);
 921
 922         /* Configure Tx MAC FIFO */
 923         sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_RST_CLR);
 924         sky2_write16(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_OPER_ON);
 925
 926         /* On chips without ram buffer, pause is controled by MAC level */
 927         if (!(hw->flags & SKY2_HW_RAM_BUFFER)) {
 928                 sky2_write8(hw, SK_REG(port, RX_GMF_LP_THR), 768/8);
 929                 sky2_write8(hw, SK_REG(port, RX_GMF_UP_THR), 1024/8);
 930
 931                 sky2_set_tx_stfwd(hw, port);
 932         }
 933
 934         if (hw->chip_id == CHIP_ID_YUKON_FE_P &&
 935             hw->chip_rev == CHIP_REV_YU_FE2_A0) {
 936                 /* disable dynamic watermark */
 937                 reg = sky2_read16(hw, SK_REG(port, TX_GMF_EA));
 938                 reg &= ~TX_DYN_WM_ENA;
 939                 sky2_write16(hw, SK_REG(port, TX_GMF_EA), reg);
 940         }
 941 }
 942
 943 /* Assign Ram Buffer allocation to queue */
 944 static void sky2_ramset(struct sky2_hw *hw, u16 q, u32 start, u32 space)
 945 {
 946         u32 end;
 947
 948         /* convert from K bytes to qwords used for hw register */
 949         start *= 1024/8;
 950         space *= 1024/8;
 951         end = start + space - 1;
 952
 953         sky2_write8(hw, RB_ADDR(q, RB_CTRL), RB_RST_CLR);
 954         sky2_write32(hw, RB_ADDR(q, RB_START), start);
 955         sky2_write32(hw, RB_ADDR(q, RB_END), end);
 956         sky2_write32(hw, RB_ADDR(q, RB_WP), start);
 957         sky2_write32(hw, RB_ADDR(q, RB_RP), start);
 958
 959         if (q == Q_R1 || q == Q_R2) {
 960                 u32 tp = space - space/4;
 961
 962                 /* On receive queue's set the thresholds
 963                  * give receiver priority when > 3/4 full
 964                  * send pause when down to 2K
 965                  */
 966                 sky2_write32(hw, RB_ADDR(q, RB_RX_UTHP), tp);
 967                 sky2_write32(hw, RB_ADDR(q, RB_RX_LTHP), space/2);
 968
 969                 tp = space - 2048/8;
 970                 sky2_write32(hw, RB_ADDR(q, RB_RX_UTPP), tp);
 971                 sky2_write32(hw, RB_ADDR(q, RB_RX_LTPP), space/4);
 972         } else {
 973                 /* Enable store & forward on Tx queue's because
 974                  * Tx FIFO is only 1K on Yukon
 975                  */
 976                 sky2_write8(hw, RB_ADDR(q, RB_CTRL), RB_ENA_STFWD);
 977         }
 978
 979         sky2_write8(hw, RB_ADDR(q, RB_CTRL), RB_ENA_OP_MD);
 980         sky2_read8(hw, RB_ADDR(q, RB_CTRL));
 981 }
 982
 983 /* Setup Bus Memory Interface */
 984 static void sky2_qset(struct sky2_hw *hw, u16 q)
 985 {
 986         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_CLR_RESET);
 987         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_OPER_INIT);
 988         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_FIFO_OP_ON);
 989         sky2_write32(hw, Q_ADDR(q, Q_WM),  BMU_WM_DEFAULT);
 990 }
 991
 992 /* Setup prefetch unit registers. This is the interface between
 993  * hardware and driver list elements
 994  */
 995 static void sky2_prefetch_init(struct sky2_hw *hw, u32 qaddr,
 996                                dma_addr_t addr, u32 last)
 997 {
 998         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL), PREF_UNIT_RST_SET);
 999         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL), PREF_UNIT_RST_CLR);
1000         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_ADDR_HI), upper_32_bits(addr));
1001         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_ADDR_LO), lower_32_bits(addr));
1002         sky2_write16(hw, Y2_QADDR(qaddr, PREF_UNIT_LAST_IDX), last);
1003         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL), PREF_UNIT_OP_ON);
1004
1005         sky2_read32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL));
1006 }
1007
1008 static inline struct sky2_tx_le *get_tx_le(struct sky2_port *sky2, u16 *slot)
1009 {
1010         struct sky2_tx_le *le = sky2->tx_le + *slot;
1011         struct tx_ring_info *re = sky2->tx_ring + *slot;
1012
1013         *slot = RING_NEXT(*slot, sky2->tx_ring_size);
1014         re->flags = 0;
1015         re->skb = NULL;
1016         le->ctrl = 0;
1017         return le;
1018 }
1019
1020 static void tx_init(struct sky2_port *sky2)
1021 {
1022         struct sky2_tx_le *le;
1023
1024         sky2->tx_prod = sky2->tx_cons = 0;
1025         sky2->tx_tcpsum = 0;
1026         sky2->tx_last_mss = 0;
1027
1028         le = get_tx_le(sky2, &sky2->tx_prod);
1029         le->addr = 0;
1030         le->opcode = OP_ADDR64 | HW_OWNER;
1031         sky2->tx_last_upper = 0;
1032 }
1033
1034 /* Update chip's next pointer */
1035 static inline void sky2_put_idx(struct sky2_hw *hw, unsigned q, u16 idx)
1036 {
1037         /* Make sure write' to descriptors are complete before we tell hardware */
1038         wmb();
1039         sky2_write16(hw, Y2_QADDR(q, PREF_UNIT_PUT_IDX), idx);
1040
1041         /* Synchronize I/O on since next processor may write to tail */
1042         mmiowb();
1043 }
1044
1045
1046 static inline struct sky2_rx_le *sky2_next_rx(struct sky2_port *sky2)
1047 {
1048         struct sky2_rx_le *le = sky2->rx_le + sky2->rx_put;
1049         sky2->rx_put = RING_NEXT(sky2->rx_put, RX_LE_SIZE);
1050         le->ctrl = 0;
1051         return le;
1052 }
1053
1054 /* Build description to hardware for one receive segment */
1055 static void sky2_rx_add(struct sky2_port *sky2,  u8 op,
1056                         dma_addr_t map, unsigned len)
1057 {
1058         struct sky2_rx_le *le;
1059
1060         if (sizeof(dma_addr_t) > sizeof(u32)) {
1061                 le = sky2_next_rx(sky2);
1062                 le->addr = cpu_to_le32(upper_32_bits(map));
1063                 le->opcode = OP_ADDR64 | HW_OWNER;
1064         }
1065
1066         le = sky2_next_rx(sky2);
1067         le->addr = cpu_to_le32(lower_32_bits(map));
1068         le->length = cpu_to_le16(len);
1069         le->opcode = op | HW_OWNER;
1070 }
1071
1072 /* Build description to hardware for one possibly fragmented skb */
1073 static void sky2_rx_submit(struct sky2_port *sky2,
1074                            const struct rx_ring_info *re)
1075 {
1076         int i;
1077
1078         sky2_rx_add(sky2, OP_PACKET, re->data_addr, sky2->rx_data_size);
1079
1080         for (i = 0; i < skb_shinfo(re->skb)->nr_frags; i++)
1081                 sky2_rx_add(sky2, OP_BUFFER, re->frag_addr[i], PAGE_SIZE);
1082 }
1083
1084
1085 static int sky2_rx_map_skb(struct pci_dev *pdev, struct rx_ring_info *re,
1086                             unsigned size)
1087 {
1088         struct sk_buff *skb = re->skb;
1089         int i;
1090
1091         re->data_addr = pci_map_single(pdev, skb->data, size, PCI_DMA_FROMDEVICE);
1092         if (unlikely(pci_dma_mapping_error(pdev, re->data_addr)))
1093                 return -EIO;
1094
1095         pci_unmap_len_set(re, data_size, size);
1096
1097         for (i = 0; i < skb_shinfo(skb)->nr_frags; i++)
1098                 re->frag_addr[i] = pci_map_page(pdev,
1099                                                 skb_shinfo(skb)->frags[i].page,
1100                                                 skb_shinfo(skb)->frags[i].page_offset,
1101                                                 skb_shinfo(skb)->frags[i].size,
1102                                                 PCI_DMA_FROMDEVICE);
1103         return 0;
1104 }
1105
1106 static void sky2_rx_unmap_skb(struct pci_dev *pdev, struct rx_ring_info *re)
1107 {
1108         struct sk_buff *skb = re->skb;
1109         int i;
1110
1111         pci_unmap_single(pdev, re->data_addr, pci_unmap_len(re, data_size),
1112                          PCI_DMA_FROMDEVICE);
1113
1114         for (i = 0; i < skb_shinfo(skb)->nr_frags; i++)
1115                 pci_unmap_page(pdev, re->frag_addr[i],
1116                                skb_shinfo(skb)->frags[i].size,
1117                                PCI_DMA_FROMDEVICE);
1118 }
1119
1120 /* Tell chip where to start receive checksum.
1121  * Actually has two checksums, but set both same to avoid possible byte
1122  * order problems.
1123  */
1124 static void rx_set_checksum(struct sky2_port *sky2)
1125 {
1126         struct sky2_rx_le *le = sky2_next_rx(sky2);
1127
1128         le->addr = cpu_to_le32((ETH_HLEN << 16) | ETH_HLEN);
1129         le->ctrl = 0;
1130         le->opcode = OP_TCPSTART | HW_OWNER;
1131
1132         sky2_write32(sky2->hw,
1133                      Q_ADDR(rxqaddr[sky2->port], Q_CSR),
1134                      (sky2->flags & SKY2_FLAG_RX_CHECKSUM)
1135                      ? BMU_ENA_RX_CHKSUM : BMU_DIS_RX_CHKSUM);
1136 }
1137
1138 /*
1139  * The RX Stop command will not work for Yukon-2 if the BMU does not
1140  * reach the end of packet and since we can't make sure that we have
1141  * incoming data, we must reset the BMU while it is not doing a DMA
1142  * transfer. Since it is possible that the RX path is still active,
1143  * the RX RAM buffer will be stopped first, so any possible incoming
1144  * data will not trigger a DMA. After the RAM buffer is stopped, the
1145  * BMU is polled until any DMA in progress is ended and only then it
1146  * will be reset.
1147  */
1148 static void sky2_rx_stop(struct sky2_port *sky2)
1149 {
1150         struct sky2_hw *hw = sky2->hw;
1151         unsigned rxq = rxqaddr[sky2->port];
1152         int i;
1153
1154         /* disable the RAM Buffer receive queue */
1155         sky2_write8(hw, RB_ADDR(rxq, RB_CTRL), RB_DIS_OP_MD);
1156
1157         for (i = 0; i < 0xffff; i++)
1158                 if (sky2_read8(hw, RB_ADDR(rxq, Q_RSL))
1159                     == sky2_read8(hw, RB_ADDR(rxq, Q_RL)))
1160                         goto stopped;
1161
1162         printk(KERN_WARNING PFX "%s: receiver stop failed\n",
1163                sky2->netdev->name);
1164 stopped:
1165         sky2_write32(hw, Q_ADDR(rxq, Q_CSR), BMU_RST_SET | BMU_FIFO_RST);
1166
1167         /* reset the Rx prefetch unit */
1168         sky2_write32(hw, Y2_QADDR(rxq, PREF_UNIT_CTRL), PREF_UNIT_RST_SET);
1169         mmiowb();
1170 }
1171
1172 /* Clean out receive buffer area, assumes receiver hardware stopped */
1173 static void sky2_rx_clean(struct sky2_port *sky2)
1174 {
1175         unsigned i;
1176
1177         memset(sky2->rx_le, 0, RX_LE_BYTES);
1178         for (i = 0; i < sky2->rx_pending; i++) {
1179                 struct rx_ring_info *re = sky2->rx_ring + i;
1180
1181                 if (re->skb) {
1182                         sky2_rx_unmap_skb(sky2->hw->pdev, re);
1183                         kfree_skb(re->skb);
1184                         re->skb = NULL;
1185                 }
1186         }
1187 }
1188
1189 /* Basic MII support */
1190 static int sky2_ioctl(struct net_device *dev, struct ifreq *ifr, int cmd)
1191 {
1192         struct mii_ioctl_data *data = if_mii(ifr);
1193         struct sky2_port *sky2 = netdev_priv(dev);
1194         struct sky2_hw *hw = sky2->hw;
1195         int err = -EOPNOTSUPP;
1196
1197         if (!netif_running(dev))
1198                 return -ENODEV; /* Phy still in reset */
1199
1200         switch (cmd) {
1201         case SIOCGMIIPHY:
1202                 data->phy_id = PHY_ADDR_MARV;
1203
1204                 /* fallthru */
1205         case SIOCGMIIREG: {
1206                 u16 val = 0;
1207
1208                 spin_lock_bh(&sky2->phy_lock);
1209                 err = __gm_phy_read(hw, sky2->port, data->reg_num & 0x1f, &val);
1210                 spin_unlock_bh(&sky2->phy_lock);
1211
1212                 data->val_out = val;
1213                 break;
1214         }
1215
1216         case SIOCSMIIREG:
1217                 spin_lock_bh(&sky2->phy_lock);
1218                 err = gm_phy_write(hw, sky2->port, data->reg_num & 0x1f,
1219                                    data->val_in);
1220                 spin_unlock_bh(&sky2->phy_lock);
1221                 break;
1222         }
1223         return err;
1224 }
1225
1226 #ifdef SKY2_VLAN_TAG_USED
1227 static void sky2_set_vlan_mode(struct sky2_hw *hw, u16 port, bool onoff)
1228 {
1229         if (onoff) {
1230                 sky2_write32(hw, SK_REG(port, RX_GMF_CTRL_T),
1231                              RX_VLAN_STRIP_ON);
1232                 sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T),
1233                              TX_VLAN_TAG_ON);
1234         } else {
1235                 sky2_write32(hw, SK_REG(port, RX_GMF_CTRL_T),
1236                              RX_VLAN_STRIP_OFF);
1237                 sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T),
1238                              TX_VLAN_TAG_OFF);
1239         }
1240 }
1241
1242 static void sky2_vlan_rx_register(struct net_device *dev, struct vlan_group *grp)
1243 {
1244         struct sky2_port *sky2 = netdev_priv(dev);
1245         struct sky2_hw *hw = sky2->hw;
1246         u16 port = sky2->port;
1247
1248         netif_tx_lock_bh(dev);
1249         napi_disable(&hw->napi);
1250
1251         sky2->vlgrp = grp;
1252         sky2_set_vlan_mode(hw, port, grp != NULL);
1253
1254         sky2_read32(hw, B0_Y2_SP_LISR);
1255         napi_enable(&hw->napi);
1256         netif_tx_unlock_bh(dev);
1257 }
1258 #endif
1259
1260 /* Amount of required worst case padding in rx buffer */
1261 static inline unsigned sky2_rx_pad(const struct sky2_hw *hw)
1262 {
1263         return (hw->flags & SKY2_HW_RAM_BUFFER) ? 8 : 2;
1264 }
1265
1266 /*
1267  * Allocate an skb for receiving. If the MTU is large enough
1268  * make the skb non-linear with a fragment list of pages.
1269  */
1270 static struct sk_buff *sky2_rx_alloc(struct sky2_port *sky2)
1271 {
1272         struct sk_buff *skb;
1273         int i;
1274
1275         skb = netdev_alloc_skb(sky2->netdev,
1276                                sky2->rx_data_size + sky2_rx_pad(sky2->hw));
1277         if (!skb)
1278                 goto nomem;
1279
1280         if (sky2->hw->flags & SKY2_HW_RAM_BUFFER) {
1281                 unsigned char *start;
1282                 /*
1283                  * Workaround for a bug in FIFO that cause hang
1284                  * if the FIFO if the receive buffer is not 64 byte aligned.
1285                  * The buffer returned from netdev_alloc_skb is
1286                  * aligned except if slab debugging is enabled.
1287                  */
1288                 start = PTR_ALIGN(skb->data, 8);
1289                 skb_reserve(skb, start - skb->data);
1290         } else
1291                 skb_reserve(skb, NET_IP_ALIGN);
1292
1293         for (i = 0; i < sky2->rx_nfrags; i++) {
1294                 struct page *page = alloc_page(GFP_ATOMIC);
1295
1296                 if (!page)
1297                         goto free_partial;
1298                 skb_fill_page_desc(skb, i, page, 0, PAGE_SIZE);
1299         }
1300
1301         return skb;
1302 free_partial:
1303         kfree_skb(skb);
1304 nomem:
1305         return NULL;
1306 }
1307
1308 static inline void sky2_rx_update(struct sky2_port *sky2, unsigned rxq)
1309 {
1310         sky2_put_idx(sky2->hw, rxq, sky2->rx_put);
1311 }
1312
1313 /*
1314  * Allocate and setup receiver buffer pool.
1315  * Normal case this ends up creating one list element for skb
1316  * in the receive ring. Worst case if using large MTU and each
1317  * allocation falls on a different 64 bit region, that results
1318  * in 6 list elements per ring entry.
1319  * One element is used for checksum enable/disable, and one
1320  * extra to avoid wrap.
1321  */
1322 static int sky2_rx_start(struct sky2_port *sky2)
1323 {
1324         struct sky2_hw *hw = sky2->hw;
1325         struct rx_ring_info *re;
1326         unsigned rxq = rxqaddr[sky2->port];
1327         unsigned i, size, thresh;
1328
1329         sky2->rx_put = sky2->rx_next = 0;
1330         sky2_qset(hw, rxq);
1331
1332         /* On PCI express lowering the watermark gives better performance */
1333         if (pci_find_capability(hw->pdev, PCI_CAP_ID_EXP))
1334                 sky2_write32(hw, Q_ADDR(rxq, Q_WM), BMU_WM_PEX);
1335
1336         /* These chips have no ram buffer?
1337          * MAC Rx RAM Read is controlled by hardware */
1338         if (hw->chip_id == CHIP_ID_YUKON_EC_U &&
1339             (hw->chip_rev == CHIP_REV_YU_EC_U_A1
1340              || hw->chip_rev == CHIP_REV_YU_EC_U_B0))
1341                 sky2_write32(hw, Q_ADDR(rxq, Q_TEST), F_M_RX_RAM_DIS);
1342
1343         sky2_prefetch_init(hw, rxq, sky2->rx_le_map, RX_LE_SIZE - 1);
1344
1345         if (!(hw->flags & SKY2_HW_NEW_LE))
1346                 rx_set_checksum(sky2);
1347
1348         /* Space needed for frame data + headers rounded up */
1349         size = roundup(sky2->netdev->mtu + ETH_HLEN + VLAN_HLEN, 8);
1350
1351         /* Stopping point for hardware truncation */
1352         thresh = (size - 8) / sizeof(u32);
1353
1354         sky2->rx_nfrags = size >> PAGE_SHIFT;
1355         BUG_ON(sky2->rx_nfrags > ARRAY_SIZE(re->frag_addr));
1356
1357         /* Compute residue after pages */
1358         size -= sky2->rx_nfrags << PAGE_SHIFT;
1359
1360         /* Optimize to handle small packets and headers */
1361         if (size < copybreak)
1362                 size = copybreak;
1363         if (size < ETH_HLEN)
1364                 size = ETH_HLEN;
1365
1366         sky2->rx_data_size = size;
1367
1368         /* Fill Rx ring */
1369         for (i = 0; i < sky2->rx_pending; i++) {
1370                 re = sky2->rx_ring + i;
1371
1372                 re->skb = sky2_rx_alloc(sky2);
1373                 if (!re->skb)
1374                         goto nomem;
1375
1376                 if (sky2_rx_map_skb(hw->pdev, re, sky2->rx_data_size)) {
1377                         dev_kfree_skb(re->skb);
1378                         re->skb = NULL;
1379                         goto nomem;
1380                 }
1381
1382                 sky2_rx_submit(sky2, re);
1383         }
1384
1385         /*
1386          * The receiver hangs if it receives frames larger than the
1387          * packet buffer. As a workaround, truncate oversize frames, but
1388          * the register is limited to 9 bits, so if you do frames > 2052
1389          * you better get the MTU right!
1390          */
1391         if (thresh > 0x1ff)
1392                 sky2_write32(hw, SK_REG(sky2->port, RX_GMF_CTRL_T), RX_TRUNC_OFF);
1393         else {
1394                 sky2_write16(hw, SK_REG(sky2->port, RX_GMF_TR_THR), thresh);
1395                 sky2_write32(hw, SK_REG(sky2->port, RX_GMF_CTRL_T), RX_TRUNC_ON);
1396         }
1397
1398         /* Tell chip about available buffers */
1399         sky2_rx_update(sky2, rxq);
1400         return 0;
1401 nomem:
1402         sky2_rx_clean(sky2);
1403         return -ENOMEM;
1404 }
1405
1406 static int sky2_alloc_buffers(struct sky2_port *sky2)
1407 {
1408         struct sky2_hw *hw = sky2->hw;
1409
1410         /* must be power of 2 */
1411         sky2->tx_le = pci_alloc_consistent(hw->pdev,
1412                                            sky2->tx_ring_size *
1413                                            sizeof(struct sky2_tx_le),
1414                                            &sky2->tx_le_map);
1415         if (!sky2->tx_le)
1416                 goto nomem;
1417
1418         sky2->tx_ring = kcalloc(sky2->tx_ring_size, sizeof(struct tx_ring_info),
1419                                 GFP_KERNEL);
1420         if (!sky2->tx_ring)
1421                 goto nomem;
1422
1423         sky2->rx_le = pci_alloc_consistent(hw->pdev, RX_LE_BYTES,
1424                                            &sky2->rx_le_map);
1425         if (!sky2->rx_le)
1426                 goto nomem;
1427         memset(sky2->rx_le, 0, RX_LE_BYTES);
1428
1429         sky2->rx_ring = kcalloc(sky2->rx_pending, sizeof(struct rx_ring_info),
1430                                 GFP_KERNEL);
1431         if (!sky2->rx_ring)
1432                 goto nomem;
1433
1434         return 0;
1435 nomem:
1436         return -ENOMEM;
1437 }
1438
1439 static void sky2_free_buffers(struct sky2_port *sky2)
1440 {
1441         struct sky2_hw *hw = sky2->hw;
1442
1443         if (sky2->rx_le) {
1444                 pci_free_consistent(hw->pdev, RX_LE_BYTES,
1445                                     sky2->rx_le, sky2->rx_le_map);
1446                 sky2->rx_le = NULL;
1447         }
1448         if (sky2->tx_le) {
1449                 pci_free_consistent(hw->pdev,
1450                                     sky2->tx_ring_size * sizeof(struct sky2_tx_le),
1451                                     sky2->tx_le, sky2->tx_le_map);
1452                 sky2->tx_le = NULL;
1453         }
1454         kfree(sky2->tx_ring);
1455         kfree(sky2->rx_ring);
1456
1457         sky2->tx_ring = NULL;
1458         sky2->rx_ring = NULL;
1459 }
1460
1461 /* Bring up network interface. */
1462 static int sky2_up(struct net_device *dev)
1463 {
1464         struct sky2_port *sky2 = netdev_priv(dev);
1465         struct sky2_hw *hw = sky2->hw;
1466         unsigned port = sky2->port;
1467         u32 imask, ramsize;
1468         int cap, err;
1469         struct net_device *otherdev = hw->dev[sky2->port^1];
1470
1471         /*
1472          * On dual port PCI-X card, there is an problem where status
1473          * can be received out of order due to split transactions
1474          */
1475         if (otherdev && netif_running(otherdev) &&
1476             (cap = pci_find_capability(hw->pdev, PCI_CAP_ID_PCIX))) {
1477                 u16 cmd;
1478
1479                 cmd = sky2_pci_read16(hw, cap + PCI_X_CMD);
1480                 cmd &= ~PCI_X_CMD_MAX_SPLIT;
1481                 sky2_pci_write16(hw, cap + PCI_X_CMD, cmd);
1482
1483         }
1484
1485         netif_carrier_off(dev);
1486
1487         err = sky2_alloc_buffers(sky2);
1488         if (err)
1489                 goto err_out;
1490
1491         tx_init(sky2);
1492
1493         sky2_mac_init(hw, port);
1494
1495         /* Register is number of 4K blocks on internal RAM buffer. */
1496         ramsize = sky2_read8(hw, B2_E_0) * 4;
1497         if (ramsize > 0) {
1498                 u32 rxspace;
1499
1500                 hw->flags |= SKY2_HW_RAM_BUFFER;
1501                 pr_debug(PFX "%s: ram buffer %dK\n", dev->name, ramsize);
1502                 if (ramsize < 16)
1503                         rxspace = ramsize / 2;
1504                 else
1505                         rxspace = 8 + (2*(ramsize - 16))/3;
1506
1507                 sky2_ramset(hw, rxqaddr[port], 0, rxspace);
1508                 sky2_ramset(hw, txqaddr[port], rxspace, ramsize - rxspace);
1509
1510                 /* Make sure SyncQ is disabled */
1511                 sky2_write8(hw, RB_ADDR(port == 0 ? Q_XS1 : Q_XS2, RB_CTRL),
1512                             RB_RST_SET);
1513         }
1514
1515         sky2_qset(hw, txqaddr[port]);
1516
1517         /* This is copied from sk98lin 10.0.5.3; no one tells me about erratta's */
1518         if (hw->chip_id == CHIP_ID_YUKON_EX && hw->chip_rev == CHIP_REV_YU_EX_B0)
1519                 sky2_write32(hw, Q_ADDR(txqaddr[port], Q_TEST), F_TX_CHK_AUTO_OFF);
1520
1521         /* Set almost empty threshold */
1522         if (hw->chip_id == CHIP_ID_YUKON_EC_U
1523             && hw->chip_rev == CHIP_REV_YU_EC_U_A0)
1524                 sky2_write16(hw, Q_ADDR(txqaddr[port], Q_AL), ECU_TXFF_LEV);
1525
1526         sky2_prefetch_init(hw, txqaddr[port], sky2->tx_le_map,
1527                            sky2->tx_ring_size - 1);
1528
1529 #ifdef SKY2_VLAN_TAG_USED
1530         sky2_set_vlan_mode(hw, port, sky2->vlgrp != NULL);
1531 #endif
1532
1533         err = sky2_rx_start(sky2);
1534         if (err)
1535                 goto err_out;
1536
1537         /* Enable interrupts from phy/mac for port */
1538         imask = sky2_read32(hw, B0_IMSK);
1539         imask |= portirq_msk[port];
1540         sky2_write32(hw, B0_IMSK, imask);
1541         sky2_read32(hw, B0_IMSK);
1542
1543         if (netif_msg_ifup(sky2))
1544                 printk(KERN_INFO PFX "%s: enabling interface\n", dev->name);
1545
1546         return 0;
1547
1548 err_out:
1549         sky2_free_buffers(sky2);
1550         return err;
1551 }
1552
1553 /* Modular subtraction in ring */
1554 static inline int tx_inuse(const struct sky2_port *sky2)
1555 {
1556         return (sky2->tx_prod - sky2->tx_cons) & (sky2->tx_ring_size - 1);
1557 }
1558
1559 /* Number of list elements available for next tx */
1560 static inline int tx_avail(const struct sky2_port *sky2)
1561 {
1562         return sky2->tx_pending - tx_inuse(sky2);
1563 }
1564
1565 /* Estimate of number of transmit list elements required */
1566 static unsigned tx_le_req(const struct sk_buff *skb)
1567 {
1568         unsigned count;
1569
1570         count = (skb_shinfo(skb)->nr_frags + 1)
1571                 * (sizeof(dma_addr_t) / sizeof(u32));
1572
1573         if (skb_is_gso(skb))
1574                 ++count;
1575         else if (sizeof(dma_addr_t) == sizeof(u32))
1576                 ++count;        /* possible vlan */
1577
1578         if (skb->ip_summed == CHECKSUM_PARTIAL)
1579                 ++count;
1580
1581         return count;
1582 }
1583
1584 static void sky2_tx_unmap(struct pci_dev *pdev,
1585                           const struct tx_ring_info *re)
1586 {
1587         if (re->flags & TX_MAP_SINGLE)
1588                 pci_unmap_single(pdev, pci_unmap_addr(re, mapaddr),
1589                                  pci_unmap_len(re, maplen),
1590                                  PCI_DMA_TODEVICE);
1591         else if (re->flags & TX_MAP_PAGE)
1592                 pci_unmap_page(pdev, pci_unmap_addr(re, mapaddr),
1593                                pci_unmap_len(re, maplen),
1594                                PCI_DMA_TODEVICE);
1595 }
1596
1597 /*
1598  * Put one packet in ring for transmit.
1599  * A single packet can generate multiple list elements, and
1600  * the number of ring elements will probably be less than the number
1601  * of list elements used.
1602  */
1603 static netdev_tx_t sky2_xmit_frame(struct sk_buff *skb,
1604                                    struct net_device *dev)
1605 {
1606         struct sky2_port *sky2 = netdev_priv(dev);
1607         struct sky2_hw *hw = sky2->hw;
1608         struct sky2_tx_le *le = NULL;
1609         struct tx_ring_info *re;
1610         unsigned i, len;
1611         dma_addr_t mapping;
1612         u32 upper;
1613         u16 slot;
1614         u16 mss;
1615         u8 ctrl;
1616
1617         if (unlikely(tx_avail(sky2) < tx_le_req(skb)))
1618                 return NETDEV_TX_BUSY;
1619
1620         len = skb_headlen(skb);
1621         mapping = pci_map_single(hw->pdev, skb->data, len, PCI_DMA_TODEVICE);
1622
1623         if (pci_dma_mapping_error(hw->pdev, mapping))
1624                 goto mapping_error;
1625
1626         slot = sky2->tx_prod;
1627         if (unlikely(netif_msg_tx_queued(sky2)))
1628                 printk(KERN_DEBUG "%s: tx queued, slot %u, len %d\n",
1629                        dev->name, slot, skb->len);
1630
1631         /* Send high bits if needed */
1632         upper = upper_32_bits(mapping);
1633         if (upper != sky2->tx_last_upper) {
1634                 le = get_tx_le(sky2, &slot);
1635                 le->addr = cpu_to_le32(upper);
1636                 sky2->tx_last_upper = upper;
1637                 le->opcode = OP_ADDR64 | HW_OWNER;
1638         }
1639
1640         /* Check for TCP Segmentation Offload */
1641         mss = skb_shinfo(skb)->gso_size;
1642         if (mss != 0) {
1643
1644                 if (!(hw->flags & SKY2_HW_NEW_LE))
1645                         mss += ETH_HLEN + ip_hdrlen(skb) + tcp_hdrlen(skb);
1646
1647                 if (mss != sky2->tx_last_mss) {
1648                         le = get_tx_le(sky2, &slot);
1649                         le->addr = cpu_to_le32(mss);
1650
1651                         if (hw->flags & SKY2_HW_NEW_LE)
1652                                 le->opcode = OP_MSS | HW_OWNER;
1653                         else
1654                                 le->opcode = OP_LRGLEN | HW_OWNER;
1655                         sky2->tx_last_mss = mss;
1656                 }
1657         }
1658
1659         ctrl = 0;
1660 #ifdef SKY2_VLAN_TAG_USED
1661         /* Add VLAN tag, can piggyback on LRGLEN or ADDR64 */
1662         if (sky2->vlgrp && vlan_tx_tag_present(skb)) {
1663                 if (!le) {
1664                         le = get_tx_le(sky2, &slot);
1665                         le->addr = 0;
1666                         le->opcode = OP_VLAN|HW_OWNER;
1667                 } else
1668                         le->opcode |= OP_VLAN;
1669                 le->length = cpu_to_be16(vlan_tx_tag_get(skb));
1670                 ctrl |= INS_VLAN;
1671         }
1672 #endif
1673
1674         /* Handle TCP checksum offload */
1675         if (skb->ip_summed == CHECKSUM_PARTIAL) {
1676                 /* On Yukon EX (some versions) encoding change. */
1677                 if (hw->flags & SKY2_HW_AUTO_TX_SUM)
1678                         ctrl |= CALSUM; /* auto checksum */
1679                 else {
1680                         const unsigned offset = skb_transport_offset(skb);
1681                         u32 tcpsum;
1682
1683                         tcpsum = offset << 16;                  /* sum start */
1684                         tcpsum |= offset + skb->csum_offset;    /* sum write */
1685
1686                         ctrl |= CALSUM | WR_SUM | INIT_SUM | LOCK_SUM;
1687                         if (ip_hdr(skb)->protocol == IPPROTO_UDP)
1688                                 ctrl |= UDPTCP;
1689
1690                         if (tcpsum != sky2->tx_tcpsum) {
1691                                 sky2->tx_tcpsum = tcpsum;
1692
1693                                 le = get_tx_le(sky2, &slot);
1694                                 le->addr = cpu_to_le32(tcpsum);
1695                                 le->length = 0; /* initial checksum value */
1696                                 le->ctrl = 1;   /* one packet */
1697                                 le->opcode = OP_TCPLISW | HW_OWNER;
1698                         }
1699                 }
1700         }
1701
1702         re = sky2->tx_ring + slot;
1703         re->flags = TX_MAP_SINGLE;
1704         pci_unmap_addr_set(re, mapaddr, mapping);
1705         pci_unmap_len_set(re, maplen, len);
1706
1707         le = get_tx_le(sky2, &slot);
1708         le->addr = cpu_to_le32(lower_32_bits(mapping));
1709         le->length = cpu_to_le16(len);
1710         le->ctrl = ctrl;
1711         le->opcode = mss ? (OP_LARGESEND | HW_OWNER) : (OP_PACKET | HW_OWNER);
1712
1713
1714         for (i = 0; i < skb_shinfo(skb)->nr_frags; i++) {
1715                 const skb_frag_t *frag = &skb_shinfo(skb)->frags[i];
1716
1717                 mapping = pci_map_page(hw->pdev, frag->page, frag->page_offset,
1718                                        frag->size, PCI_DMA_TODEVICE);
1719
1720                 if (pci_dma_mapping_error(hw->pdev, mapping))
1721                         goto mapping_unwind;
1722
1723                 upper = upper_32_bits(mapping);
1724                 if (upper != sky2->tx_last_upper) {
1725                         le = get_tx_le(sky2, &slot);
1726                         le->addr = cpu_to_le32(upper);
1727                         sky2->tx_last_upper = upper;
1728                         le->opcode = OP_ADDR64 | HW_OWNER;
1729                 }
1730
1731                 re = sky2->tx_ring + slot;
1732                 re->flags = TX_MAP_PAGE;
1733                 pci_unmap_addr_set(re, mapaddr, mapping);
1734                 pci_unmap_len_set(re, maplen, frag->size);
1735
1736                 le = get_tx_le(sky2, &slot);
1737                 le->addr = cpu_to_le32(lower_32_bits(mapping));
1738                 le->length = cpu_to_le16(frag->size);
1739                 le->ctrl = ctrl;
1740                 le->opcode = OP_BUFFER | HW_OWNER;
1741         }
1742
1743         re->skb = skb;
1744         le->ctrl |= EOP;
1745
1746         sky2->tx_prod = slot;
1747
1748         if (tx_avail(sky2) <= MAX_SKB_TX_LE)
1749                 netif_stop_queue(dev);
1750
1751         sky2_put_idx(hw, txqaddr[sky2->port], sky2->tx_prod);
1752
1753         return NETDEV_TX_OK;
1754
1755 mapping_unwind:
1756         for (i = sky2->tx_prod; i != slot; i = RING_NEXT(i, sky2->tx_ring_size)) {
1757                 re = sky2->tx_ring + i;
1758
1759                 sky2_tx_unmap(hw->pdev, re);
1760         }
1761
1762 mapping_error:
1763         if (net_ratelimit())
1764                 dev_warn(&hw->pdev->dev, "%s: tx mapping error\n", dev->name);
1765         dev_kfree_skb(skb);
1766         return NETDEV_TX_OK;
1767 }
1768
1769 /*
1770  * Free ring elements from starting at tx_cons until "done"
1771  *
1772  * NB:
1773  *  1. The hardware will tell us about partial completion of multi-part
1774  *     buffers so make sure not to free skb to early.
1775  *  2. This may run in parallel start_xmit because the it only
1776  *     looks at the tail of the queue of FIFO (tx_cons), not
1777  *     the head (tx_prod)
1778  */
1779 static void sky2_tx_complete(struct sky2_port *sky2, u16 done)
1780 {
1781         struct net_device *dev = sky2->netdev;
1782         unsigned idx;
1783
1784         BUG_ON(done >= sky2->tx_ring_size);
1785
1786         for (idx = sky2->tx_cons; idx != done;
1787              idx = RING_NEXT(idx, sky2->tx_ring_size)) {
1788                 struct tx_ring_info *re = sky2->tx_ring + idx;
1789                 struct sk_buff *skb = re->skb;
1790
1791                 sky2_tx_unmap(sky2->hw->pdev, re);
1792
1793                 if (skb) {
1794                         if (unlikely(netif_msg_tx_done(sky2)))
1795                                 printk(KERN_DEBUG "%s: tx done %u\n",
1796                                        dev->name, idx);
1797
1798                         dev->stats.tx_packets++;
1799                         dev->stats.tx_bytes += skb->len;
1800
1801                         dev_kfree_skb_any(skb);
1802
1803                         sky2->tx_next = RING_NEXT(idx, sky2->tx_ring_size);
1804                 }
1805         }
1806
1807         sky2->tx_cons = idx;
1808         smp_mb();
1809
1810         if (tx_avail(sky2) > MAX_SKB_TX_LE + 4)
1811                 netif_wake_queue(dev);
1812 }
1813
1814 static void sky2_tx_reset(struct sky2_hw *hw, unsigned port)
1815 {
1816         /* Disable Force Sync bit and Enable Alloc bit */
1817         sky2_write8(hw, SK_REG(port, TXA_CTRL),
1818                     TXA_DIS_FSYNC | TXA_DIS_ALLOC | TXA_STOP_RC);
1819
1820         /* Stop Interval Timer and Limit Counter of Tx Arbiter */
1821         sky2_write32(hw, SK_REG(port, TXA_ITI_INI), 0L);
1822         sky2_write32(hw, SK_REG(port, TXA_LIM_INI), 0L);
1823
1824         /* Reset the PCI FIFO of the async Tx queue */
1825         sky2_write32(hw, Q_ADDR(txqaddr[port], Q_CSR),
1826                      BMU_RST_SET | BMU_FIFO_RST);
1827
1828         /* Reset the Tx prefetch units */
1829         sky2_write32(hw, Y2_QADDR(txqaddr[port], PREF_UNIT_CTRL),
1830                      PREF_UNIT_RST_SET);
1831
1832         sky2_write32(hw, RB_ADDR(txqaddr[port], RB_CTRL), RB_RST_SET);
1833         sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_RST_SET);
1834 }
1835
1836 /* Network shutdown */
1837 static int sky2_down(struct net_device *dev)
1838 {
1839         struct sky2_port *sky2 = netdev_priv(dev);
1840         struct sky2_hw *hw = sky2->hw;
1841         unsigned port = sky2->port;
1842         u16 ctrl;
1843         u32 imask;
1844
1845         /* Never really got started! */
1846         if (!sky2->tx_le)
1847                 return 0;
1848
1849         if (netif_msg_ifdown(sky2))
1850                 printk(KERN_INFO PFX "%s: disabling interface\n", dev->name);
1851
1852         /* Force flow control off */
1853         sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_OFF);
1854
1855         /* Stop transmitter */
1856         sky2_write32(hw, Q_ADDR(txqaddr[port], Q_CSR), BMU_STOP);
1857         sky2_read32(hw, Q_ADDR(txqaddr[port], Q_CSR));
1858
1859         sky2_write32(hw, RB_ADDR(txqaddr[port], RB_CTRL),
1860                      RB_RST_SET | RB_DIS_OP_MD);
1861
1862         ctrl = gma_read16(hw, port, GM_GP_CTRL);
1863         ctrl &= ~(GM_GPCR_TX_ENA | GM_GPCR_RX_ENA);
1864         gma_write16(hw, port, GM_GP_CTRL, ctrl);
1865
1866         sky2_write8(hw, SK_REG(port, GPHY_CTRL), GPC_RST_SET);
1867
1868         /* Workaround shared GMAC reset */
1869         if (!(hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev == 0
1870               && port == 0 && hw->dev[1] && netif_running(hw->dev[1])))
1871                 sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_RST_SET);
1872
1873         sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_RST_SET);
1874
1875         /* Force any delayed status interrrupt and NAPI */
1876         sky2_write32(hw, STAT_LEV_TIMER_CNT, 0);
1877         sky2_write32(hw, STAT_TX_TIMER_CNT, 0);
1878         sky2_write32(hw, STAT_ISR_TIMER_CNT, 0);
1879         sky2_read8(hw, STAT_ISR_TIMER_CTRL);
1880
1881         sky2_rx_stop(sky2);
1882
1883         /* Disable port IRQ */
1884         imask = sky2_read32(hw, B0_IMSK);
1885         imask &= ~portirq_msk[port];
1886         sky2_write32(hw, B0_IMSK, imask);
1887         sky2_read32(hw, B0_IMSK);
1888
1889         synchronize_irq(hw->pdev->irq);
1890         napi_synchronize(&hw->napi);
1891
1892         spin_lock_bh(&sky2->phy_lock);
1893         sky2_phy_power_down(hw, port);
1894         spin_unlock_bh(&sky2->phy_lock);
1895
1896         sky2_tx_reset(hw, port);
1897
1898         /* Free any pending frames stuck in HW queue */
1899         sky2_tx_complete(sky2, sky2->tx_prod);
1900
1901         sky2_rx_clean(sky2);
1902
1903         sky2_free_buffers(sky2);
1904
1905         return 0;
1906 }
1907
1908 static u16 sky2_phy_speed(const struct sky2_hw *hw, u16 aux)
1909 {
1910         if (hw->flags & SKY2_HW_FIBRE_PHY)
1911                 return SPEED_1000;
1912
1913         if (!(hw->flags & SKY2_HW_GIGABIT)) {
1914                 if (aux & PHY_M_PS_SPEED_100)
1915                         return SPEED_100;
1916                 else
1917                         return SPEED_10;
1918         }
1919
1920         switch (aux & PHY_M_PS_SPEED_MSK) {
1921         case PHY_M_PS_SPEED_1000:
1922                 return SPEED_1000;
1923         case PHY_M_PS_SPEED_100:
1924                 return SPEED_100;
1925         default:
1926                 return SPEED_10;
1927         }
1928 }
1929
1930 static void sky2_link_up(struct sky2_port *sky2)
1931 {
1932         struct sky2_hw *hw = sky2->hw;
1933         unsigned port = sky2->port;
1934         u16 reg;
1935         static const char *fc_name[] = {
1936                 [FC_NONE]       = "none",
1937                 [FC_TX]         = "tx",
1938                 [FC_RX]         = "rx",
1939                 [FC_BOTH]       = "both",
1940         };
1941
1942         /* enable Rx/Tx */
1943         reg = gma_read16(hw, port, GM_GP_CTRL);
1944         reg |= GM_GPCR_RX_ENA | GM_GPCR_TX_ENA;
1945         gma_write16(hw, port, GM_GP_CTRL, reg);
1946
1947         gm_phy_write(hw, port, PHY_MARV_INT_MASK, PHY_M_DEF_MSK);
1948
1949         netif_carrier_on(sky2->netdev);
1950
1951         mod_timer(&hw->watchdog_timer, jiffies + 1);
1952
1953         /* Turn on link LED */
1954         sky2_write8(hw, SK_REG(port, LNK_LED_REG),
1955                     LINKLED_ON | LINKLED_BLINK_OFF | LINKLED_LINKSYNC_OFF);
1956
1957         if (netif_msg_link(sky2))
1958                 printk(KERN_INFO PFX
1959                        "%s: Link is up at %d Mbps, %s duplex, flow control %s\n",
1960                        sky2->netdev->name, sky2->speed,
1961                        sky2->duplex == DUPLEX_FULL ? "full" : "half",
1962                        fc_name[sky2->flow_status]);
1963 }
1964
1965 static void sky2_link_down(struct sky2_port *sky2)
1966 {
1967         struct sky2_hw *hw = sky2->hw;
1968         unsigned port = sky2->port;
1969         u16 reg;
1970
1971         gm_phy_write(hw, port, PHY_MARV_INT_MASK, 0);
1972
1973         reg = gma_read16(hw, port, GM_GP_CTRL);
1974         reg &= ~(GM_GPCR_RX_ENA | GM_GPCR_TX_ENA);
1975         gma_write16(hw, port, GM_GP_CTRL, reg);
1976
1977         netif_carrier_off(sky2->netdev);
1978
1979         /* Turn on link LED */
1980         sky2_write8(hw, SK_REG(port, LNK_LED_REG), LINKLED_OFF);
1981
1982         if (netif_msg_link(sky2))
1983                 printk(KERN_INFO PFX "%s: Link is down.\n", sky2->netdev->name);
1984
1985         sky2_phy_init(hw, port);
1986 }
1987
1988 static enum flow_control sky2_flow(int rx, int tx)
1989 {
1990         if (rx)
1991                 return tx ? FC_BOTH : FC_RX;
1992         else
1993                 return tx ? FC_TX : FC_NONE;
1994 }
1995
1996 static int sky2_autoneg_done(struct sky2_port *sky2, u16 aux)
1997 {
1998         struct sky2_hw *hw = sky2->hw;
1999         unsigned port = sky2->port;
2000         u16 advert, lpa;
2001
2002         advert = gm_phy_read(hw, port, PHY_MARV_AUNE_ADV);
2003         lpa = gm_phy_read(hw, port, PHY_MARV_AUNE_LP);
2004         if (lpa & PHY_M_AN_RF) {
2005                 printk(KERN_ERR PFX "%s: remote fault", sky2->netdev->name);
2006                 return -1;
2007         }
2008
2009         if (!(aux & PHY_M_PS_SPDUP_RES)) {
2010                 printk(KERN_ERR PFX "%s: speed/duplex mismatch",
2011                        sky2->netdev->name);
2012                 return -1;
2013         }
2014
2015         sky2->speed = sky2_phy_speed(hw, aux);
2016         sky2->duplex = (aux & PHY_M_PS_FULL_DUP) ? DUPLEX_FULL : DUPLEX_HALF;
2017
2018         /* Since the pause result bits seem to in different positions on
2019          * different chips. look at registers.
2020          */
2021         if (hw->flags & SKY2_HW_FIBRE_PHY) {
2022                 /* Shift for bits in fiber PHY */
2023                 advert &= ~(ADVERTISE_PAUSE_CAP|ADVERTISE_PAUSE_ASYM);
2024                 lpa &= ~(LPA_PAUSE_CAP|LPA_PAUSE_ASYM);
2025
2026                 if (advert & ADVERTISE_1000XPAUSE)
2027                         advert |= ADVERTISE_PAUSE_CAP;
2028                 if (advert & ADVERTISE_1000XPSE_ASYM)
2029                         advert |= ADVERTISE_PAUSE_ASYM;
2030                 if (lpa & LPA_1000XPAUSE)
2031                         lpa |= LPA_PAUSE_CAP;
2032                 if (lpa & LPA_1000XPAUSE_ASYM)
2033                         lpa |= LPA_PAUSE_ASYM;
2034         }
2035
2036         sky2->flow_status = FC_NONE;
2037         if (advert & ADVERTISE_PAUSE_CAP) {
2038                 if (lpa & LPA_PAUSE_CAP)
2039                         sky2->flow_status = FC_BOTH;
2040                 else if (advert & ADVERTISE_PAUSE_ASYM)
2041                         sky2->flow_status = FC_RX;
2042         } else if (advert & ADVERTISE_PAUSE_ASYM) {
2043                 if ((lpa & LPA_PAUSE_CAP) && (lpa & LPA_PAUSE_ASYM))
2044                         sky2->flow_status = FC_TX;
2045         }
2046
2047         if (sky2->duplex == DUPLEX_HALF && sky2->speed < SPEED_1000
2048             && !(hw->chip_id == CHIP_ID_YUKON_EC_U || hw->chip_id == CHIP_ID_YUKON_EX))
2049                 sky2->flow_status = FC_NONE;
2050
2051         if (sky2->flow_status & FC_TX)
2052                 sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_ON);
2053         else
2054                 sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_OFF);
2055
2056         return 0;
2057 }
2058
2059 /* Interrupt from PHY */
2060 static void sky2_phy_intr(struct sky2_hw *hw, unsigned port)
2061 {
2062         struct net_device *dev = hw->dev[port];
2063         struct sky2_port *sky2 = netdev_priv(dev);
2064         u16 istatus, phystat;
2065
2066         if (!netif_running(dev))
2067                 return;
2068
2069         spin_lock(&sky2->phy_lock);
2070         istatus = gm_phy_read(hw, port, PHY_MARV_INT_STAT);
2071         phystat = gm_phy_read(hw, port, PHY_MARV_PHY_STAT);
2072
2073         if (netif_msg_intr(sky2))
2074                 printk(KERN_INFO PFX "%s: phy interrupt status 0x%x 0x%x\n",
2075                        sky2->netdev->name, istatus, phystat);
2076
2077         if (istatus & PHY_M_IS_AN_COMPL) {
2078                 if (sky2_autoneg_done(sky2, phystat) == 0)
2079                         sky2_link_up(sky2);
2080                 goto out;
2081         }
2082
2083         if (istatus & PHY_M_IS_LSP_CHANGE)
2084                 sky2->speed = sky2_phy_speed(hw, phystat);
2085
2086         if (istatus & PHY_M_IS_DUP_CHANGE)
2087                 sky2->duplex =
2088                     (phystat & PHY_M_PS_FULL_DUP) ? DUPLEX_FULL : DUPLEX_HALF;
2089
2090         if (istatus & PHY_M_IS_LST_CHANGE) {
2091                 if (phystat & PHY_M_PS_LINK_UP)
2092                         sky2_link_up(sky2);
2093                 else
2094                         sky2_link_down(sky2);
2095         }
2096 out:
2097         spin_unlock(&sky2->phy_lock);
2098 }
2099
2100 /* Transmit timeout is only called if we are running, carrier is up
2101  * and tx queue is full (stopped).
2102  */
2103 static void sky2_tx_timeout(struct net_device *dev)
2104 {
2105         struct sky2_port *sky2 = netdev_priv(dev);
2106         struct sky2_hw *hw = sky2->hw;
2107
2108         if (netif_msg_timer(sky2))
2109                 printk(KERN_ERR PFX "%s: tx timeout\n", dev->name);
2110
2111         printk(KERN_DEBUG PFX "%s: transmit ring %u .. %u report=%u done=%u\n",
2112                dev->name, sky2->tx_cons, sky2->tx_prod,
2113                sky2_read16(hw, sky2->port == 0 ? STAT_TXA1_RIDX : STAT_TXA2_RIDX),
2114                sky2_read16(hw, Q_ADDR(txqaddr[sky2->port], Q_DONE)));
2115
2116         /* can't restart safely under softirq */
2117         schedule_work(&hw->restart_work);
2118 }
2119
2120 static int sky2_change_mtu(struct net_device *dev, int new_mtu)
2121 {
2122         struct sky2_port *sky2 = netdev_priv(dev);
2123         struct sky2_hw *hw = sky2->hw;
2124         unsigned port = sky2->port;
2125         int err;
2126         u16 ctl, mode;
2127         u32 imask;
2128
2129         if (new_mtu < ETH_ZLEN || new_mtu > ETH_JUMBO_MTU)
2130                 return -EINVAL;
2131
2132         if (new_mtu > ETH_DATA_LEN &&
2133             (hw->chip_id == CHIP_ID_YUKON_FE ||
2134              hw->chip_id == CHIP_ID_YUKON_FE_P))
2135                 return -EINVAL;
2136
2137         if (!netif_running(dev)) {
2138                 dev->mtu = new_mtu;
2139                 return 0;
2140         }
2141
2142         imask = sky2_read32(hw, B0_IMSK);
2143         sky2_write32(hw, B0_IMSK, 0);
2144
2145         dev->trans_start = jiffies;     /* prevent tx timeout */
2146         netif_stop_queue(dev);
2147         napi_disable(&hw->napi);
2148
2149         synchronize_irq(hw->pdev->irq);
2150
2151         if (!(hw->flags & SKY2_HW_RAM_BUFFER))
2152                 sky2_set_tx_stfwd(hw, port);
2153
2154         ctl = gma_read16(hw, port, GM_GP_CTRL);
2155         gma_write16(hw, port, GM_GP_CTRL, ctl & ~GM_GPCR_RX_ENA);
2156         sky2_rx_stop(sky2);
2157         sky2_rx_clean(sky2);
2158
2159         dev->mtu = new_mtu;
2160
2161         mode = DATA_BLIND_VAL(DATA_BLIND_DEF) |
2162                 GM_SMOD_VLAN_ENA | IPG_DATA_VAL(IPG_DATA_DEF);
2163
2164         if (dev->mtu > ETH_DATA_LEN)
2165                 mode |= GM_SMOD_JUMBO_ENA;
2166
2167         gma_write16(hw, port, GM_SERIAL_MODE, mode);
2168
2169         sky2_write8(hw, RB_ADDR(rxqaddr[port], RB_CTRL), RB_ENA_OP_MD);
2170
2171         err = sky2_rx_start(sky2);
2172         sky2_write32(hw, B0_IMSK, imask);
2173
2174         sky2_read32(hw, B0_Y2_SP_LISR);
2175         napi_enable(&hw->napi);
2176
2177         if (err)
2178                 dev_close(dev);
2179         else {
2180                 gma_write16(hw, port, GM_GP_CTRL, ctl);
2181
2182                 netif_wake_queue(dev);
2183         }
2184
2185         return err;
2186 }
2187
2188 /* For small just reuse existing skb for next receive */
2189 static struct sk_buff *receive_copy(struct sky2_port *sky2,
2190                                     const struct rx_ring_info *re,
2191                                     unsigned length)
2192 {
2193         struct sk_buff *skb;
2194
2195         skb = netdev_alloc_skb(sky2->netdev, length + 2);
2196         if (likely(skb)) {
2197                 skb_reserve(skb, 2);
2198                 pci_dma_sync_single_for_cpu(sky2->hw->pdev, re->data_addr,
2199                                             length, PCI_DMA_FROMDEVICE);
2200                 skb_copy_from_linear_data(re->skb, skb->data, length);
2201                 skb->ip_summed = re->skb->ip_summed;
2202                 skb->csum = re->skb->csum;
2203                 pci_dma_sync_single_for_device(sky2->hw->pdev, re->data_addr,
2204                                                length, PCI_DMA_FROMDEVICE);
2205                 re->skb->ip_summed = CHECKSUM_NONE;
2206                 skb_put(skb, length);
2207         }
2208         return skb;
2209 }
2210
2211 /* Adjust length of skb with fragments to match received data */
2212 static void skb_put_frags(struct sk_buff *skb, unsigned int hdr_space,
2213                           unsigned int length)
2214 {
2215         int i, num_frags;
2216         unsigned int size;
2217
2218         /* put header into skb */
2219         size = min(length, hdr_space);
2220         skb->tail += size;
2221         skb->len += size;
2222         length -= size;
2223
2224         num_frags = skb_shinfo(skb)->nr_frags;
2225         for (i = 0; i < num_frags; i++) {
2226                 skb_frag_t *frag = &skb_shinfo(skb)->frags[i];
2227
2228                 if (length == 0) {
2229                         /* don't need this page */
2230                         __free_page(frag->page);
2231                         --skb_shinfo(skb)->nr_frags;
2232                 } else {
2233                         size = min(length, (unsigned) PAGE_SIZE);
2234
2235                         frag->size = size;
2236                         skb->data_len += size;
2237                         skb->truesize += size;
2238                         skb->len += size;
2239                         length -= size;
2240                 }
2241         }
2242 }
2243
2244 /* Normal packet - take skb from ring element and put in a new one  */
2245 static struct sk_buff *receive_new(struct sky2_port *sky2,
2246                                    struct rx_ring_info *re,
2247                                    unsigned int length)
2248 {
2249         struct sk_buff *skb, *nskb;
2250         unsigned hdr_space = sky2->rx_data_size;
2251
2252         /* Don't be tricky about reusing pages (yet) */
2253         nskb = sky2_rx_alloc(sky2);
2254         if (unlikely(!nskb))
2255                 return NULL;
2256
2257         skb = re->skb;
2258         sky2_rx_unmap_skb(sky2->hw->pdev, re);
2259
2260         prefetch(skb->data);
2261         re->skb = nskb;
2262         if (sky2_rx_map_skb(sky2->hw->pdev, re, hdr_space)) {
2263                 dev_kfree_skb(nskb);
2264                 re->skb = skb;
2265                 return NULL;
2266         }
2267
2268         if (skb_shinfo(skb)->nr_frags)
2269                 skb_put_frags(skb, hdr_space, length);
2270         else
2271                 skb_put(skb, length);
2272         return skb;
2273 }
2274
2275 /*
2276  * Receive one packet.
2277  * For larger packets, get new buffer.
2278  */
2279 static struct sk_buff *sky2_receive(struct net_device *dev,
2280                                     u16 length, u32 status)
2281 {
2282         struct sky2_port *sky2 = netdev_priv(dev);
2283         struct rx_ring_info *re = sky2->rx_ring + sky2->rx_next;
2284         struct sk_buff *skb = NULL;
2285         u16 count = (status & GMR_FS_LEN) >> 16;
2286
2287 #ifdef SKY2_VLAN_TAG_USED
2288         /* Account for vlan tag */
2289         if (sky2->vlgrp && (status & GMR_FS_VLAN))
2290                 count -= VLAN_HLEN;
2291 #endif
2292
2293         if (unlikely(netif_msg_rx_status(sky2)))
2294                 printk(KERN_DEBUG PFX "%s: rx slot %u status 0x%x len %d\n",
2295                        dev->name, sky2->rx_next, status, length);
2296
2297         sky2->rx_next = (sky2->rx_next + 1) % sky2->rx_pending;
2298         prefetch(sky2->rx_ring + sky2->rx_next);
2299
2300         /* This chip has hardware problems that generates bogus status.
2301          * So do only marginal checking and expect higher level protocols
2302          * to handle crap frames.
2303          */
2304         if (sky2->hw->chip_id == CHIP_ID_YUKON_FE_P &&
2305             sky2->hw->chip_rev == CHIP_REV_YU_FE2_A0 &&
2306             length != count)
2307                 goto okay;
2308
2309         if (status & GMR_FS_ANY_ERR)
2310                 goto error;
2311
2312         if (!(status & GMR_FS_RX_OK))
2313                 goto resubmit;
2314
2315         /* if length reported by DMA does not match PHY, packet was truncated */
2316         if (length != count)
2317                 goto len_error;
2318
2319 okay:
2320         if (length < copybreak)
2321                 skb = receive_copy(sky2, re, length);
2322         else
2323                 skb = receive_new(sky2, re, length);
2324 resubmit:
2325         sky2_rx_submit(sky2, re);
2326
2327         return skb;
2328
2329 len_error:
2330         /* Truncation of overlength packets
2331            causes PHY length to not match MAC length */
2332         ++dev->stats.rx_length_errors;
2333         if (netif_msg_rx_err(sky2) && net_ratelimit())
2334                 pr_info(PFX "%s: rx length error: status %#x length %d\n",
2335                         dev->name, status, length);
2336         goto resubmit;
2337
2338 error:
2339         ++dev->stats.rx_errors;
2340         if (status & GMR_FS_RX_FF_OV) {
2341                 dev->stats.rx_over_errors++;
2342                 goto resubmit;
2343         }
2344
2345         if (netif_msg_rx_err(sky2) && net_ratelimit())
2346                 printk(KERN_INFO PFX "%s: rx error, status 0x%x length %d\n",
2347                        dev->name, status, length);
2348
2349         if (status & (GMR_FS_LONG_ERR | GMR_FS_UN_SIZE))
2350                 dev->stats.rx_length_errors++;
2351         if (status & GMR_FS_FRAGMENT)
2352                 dev->stats.rx_frame_errors++;
2353         if (status & GMR_FS_CRC_ERR)
2354                 dev->stats.rx_crc_errors++;
2355
2356         goto resubmit;
2357 }
2358
2359 /* Transmit complete */
2360 static inline void sky2_tx_done(struct net_device *dev, u16 last)
2361 {
2362         struct sky2_port *sky2 = netdev_priv(dev);
2363
2364         if (netif_running(dev))
2365                 sky2_tx_complete(sky2, last);
2366 }
2367
2368 static inline void sky2_skb_rx(const struct sky2_port *sky2,
2369                                u32 status, struct sk_buff *skb)
2370 {
2371 #ifdef SKY2_VLAN_TAG_USED
2372         u16 vlan_tag = be16_to_cpu(sky2->rx_tag);
2373         if (sky2->vlgrp && (status & GMR_FS_VLAN)) {
2374                 if (skb->ip_summed == CHECKSUM_NONE)
2375                         vlan_hwaccel_receive_skb(skb, sky2->vlgrp, vlan_tag);
2376                 else
2377                         vlan_gro_receive(&sky2->hw->napi, sky2->vlgrp,
2378                                          vlan_tag, skb);
2379                 return;
2380         }
2381 #endif
2382         if (skb->ip_summed == CHECKSUM_NONE)
2383                 netif_receive_skb(skb);
2384         else
2385                 napi_gro_receive(&sky2->hw->napi, skb);
2386 }
2387
2388 static inline void sky2_rx_done(struct sky2_hw *hw, unsigned port,
2389                                 unsigned packets, unsigned bytes)
2390 {
2391         if (packets) {
2392                 struct net_device *dev = hw->dev[port];
2393
2394                 dev->stats.rx_packets += packets;
2395                 dev->stats.rx_bytes += bytes;
2396                 dev->last_rx = jiffies;
2397                 sky2_rx_update(netdev_priv(dev), rxqaddr[port]);
2398         }
2399 }
2400
2401 /* Process status response ring */
2402 static int sky2_status_intr(struct sky2_hw *hw, int to_do, u16 idx)
2403 {
2404         int work_done = 0;
2405         unsigned int total_bytes[2] = { 0 };
2406         unsigned int total_packets[2] = { 0 };
2407
2408         rmb();
2409         do {
2410                 struct sky2_port *sky2;
2411                 struct sky2_status_le *le  = hw->st_le + hw->st_idx;
2412                 unsigned port;
2413                 struct net_device *dev;
2414                 struct sk_buff *skb;
2415                 u32 status;
2416                 u16 length;
2417                 u8 opcode = le->opcode;
2418
2419                 if (!(opcode & HW_OWNER))
2420                         break;
2421
2422                 hw->st_idx = RING_NEXT(hw->st_idx, STATUS_RING_SIZE);
2423
2424                 port = le->css & CSS_LINK_BIT;
2425                 dev = hw->dev[port];
2426                 sky2 = netdev_priv(dev);
2427                 length = le16_to_cpu(le->length);
2428                 status = le32_to_cpu(le->status);
2429
2430                 le->opcode = 0;
2431                 switch (opcode & ~HW_OWNER) {
2432                 case OP_RXSTAT:
2433                         total_packets[port]++;
2434                         total_bytes[port] += length;
2435                         skb = sky2_receive(dev, length, status);
2436                         if (unlikely(!skb)) {
2437                                 dev->stats.rx_dropped++;
2438                                 break;
2439                         }
2440
2441                         /* This chip reports checksum status differently */
2442                         if (hw->flags & SKY2_HW_NEW_LE) {
2443                                 if ((sky2->flags & SKY2_FLAG_RX_CHECKSUM) &&
2444                                     (le->css & (CSS_ISIPV4 | CSS_ISIPV6)) &&
2445                                     (le->css & CSS_TCPUDPCSOK))
2446                                         skb->ip_summed = CHECKSUM_UNNECESSARY;
2447                                 else
2448                                         skb->ip_summed = CHECKSUM_NONE;
2449                         }
2450
2451                         skb->protocol = eth_type_trans(skb, dev);
2452
2453                         sky2_skb_rx(sky2, status, skb);
2454
2455                         /* Stop after net poll weight */
2456                         if (++work_done >= to_do)
2457                                 goto exit_loop;
2458                         break;
2459
2460 #ifdef SKY2_VLAN_TAG_USED
2461                 case OP_RXVLAN:
2462                         sky2->rx_tag = length;
2463                         break;
2464
2465                 case OP_RXCHKSVLAN:
2466                         sky2->rx_tag = length;
2467                         /* fall through */
2468 #endif
2469                 case OP_RXCHKS:
2470                         if (!(sky2->flags & SKY2_FLAG_RX_CHECKSUM))
2471                                 break;
2472
2473                         /* If this happens then driver assuming wrong format */
2474                         if (unlikely(hw->flags & SKY2_HW_NEW_LE)) {
2475                                 if (net_ratelimit())
2476                                         printk(KERN_NOTICE "%s: unexpected"
2477                                                " checksum status\n",
2478                                                dev->name);
2479                                 break;
2480                         }
2481
2482                         /* Both checksum counters are programmed to start at
2483                          * the same offset, so unless there is a problem they
2484                          * should match. This failure is an early indication that
2485                          * hardware receive checksumming won't work.
2486                          */
2487                         if (likely(status >> 16 == (status & 0xffff))) {
2488                                 skb = sky2->rx_ring[sky2->rx_next].skb;
2489                                 skb->ip_summed = CHECKSUM_COMPLETE;
2490                                 skb->csum = le16_to_cpu(status);
2491                         } else {
2492                                 printk(KERN_NOTICE PFX "%s: hardware receive "
2493                                        "checksum problem (status = %#x)\n",
2494                                        dev->name, status);
2495                                 sky2->flags &= ~SKY2_FLAG_RX_CHECKSUM;
2496
2497                                 sky2_write32(sky2->hw,
2498                                              Q_ADDR(rxqaddr[port], Q_CSR),
2499                                              BMU_DIS_RX_CHKSUM);
2500                         }
2501                         break;
2502
2503                 case OP_TXINDEXLE:
2504                         /* TX index reports status for both ports */
2505                         sky2_tx_done(hw->dev[0], status & 0xfff);
2506                         if (hw->dev[1])
2507                                 sky2_tx_done(hw->dev[1],
2508                                      ((status >> 24) & 0xff)
2509                                              | (u16)(length & 0xf) << 8);
2510                         break;
2511
2512                 default:
2513                         if (net_ratelimit())
2514                                 printk(KERN_WARNING PFX
2515                                        "unknown status opcode 0x%x\n", opcode);
2516                 }
2517         } while (hw->st_idx != idx);
2518
2519         /* Fully processed status ring so clear irq */
2520         sky2_write32(hw, STAT_CTRL, SC_STAT_CLR_IRQ);
2521
2522 exit_loop:
2523         sky2_rx_done(hw, 0, total_packets[0], total_bytes[0]);
2524         sky2_rx_done(hw, 1, total_packets[1], total_bytes[1]);
2525
2526         return work_done;
2527 }
2528
2529 static void sky2_hw_error(struct sky2_hw *hw, unsigned port, u32 status)
2530 {
2531         struct net_device *dev = hw->dev[port];
2532
2533         if (net_ratelimit())
2534                 printk(KERN_INFO PFX "%s: hw error interrupt status 0x%x\n",
2535                        dev->name, status);
2536
2537         if (status & Y2_IS_PAR_RD1) {
2538                 if (net_ratelimit())
2539                         printk(KERN_ERR PFX "%s: ram data read parity error\n",
2540                                dev->name);
2541                 /* Clear IRQ */
2542                 sky2_write16(hw, RAM_BUFFER(port, B3_RI_CTRL), RI_CLR_RD_PERR);
2543         }
2544
2545         if (status & Y2_IS_PAR_WR1) {
2546                 if (net_ratelimit())
2547                         printk(KERN_ERR PFX "%s: ram data write parity error\n",
2548                                dev->name);
2549
2550                 sky2_write16(hw, RAM_BUFFER(port, B3_RI_CTRL), RI_CLR_WR_PERR);
2551         }
2552
2553         if (status & Y2_IS_PAR_MAC1) {
2554                 if (net_ratelimit())
2555                         printk(KERN_ERR PFX "%s: MAC parity error\n", dev->name);
2556                 sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_CLI_TX_PE);
2557         }
2558
2559         if (status & Y2_IS_PAR_RX1) {
2560                 if (net_ratelimit())
2561                         printk(KERN_ERR PFX "%s: RX parity error\n", dev->name);
2562                 sky2_write32(hw, Q_ADDR(rxqaddr[port], Q_CSR), BMU_CLR_IRQ_PAR);
2563         }
2564
2565         if (status & Y2_IS_TCP_TXA1) {
2566                 if (net_ratelimit())
2567                         printk(KERN_ERR PFX "%s: TCP segmentation error\n",
2568                                dev->name);
2569                 sky2_write32(hw, Q_ADDR(txqaddr[port], Q_CSR), BMU_CLR_IRQ_TCP);
2570         }
2571 }
2572
2573 static void sky2_hw_intr(struct sky2_hw *hw)
2574 {
2575         struct pci_dev *pdev = hw->pdev;
2576         u32 status = sky2_read32(hw, B0_HWE_ISRC);
2577         u32 hwmsk = sky2_read32(hw, B0_HWE_IMSK);
2578
2579         status &= hwmsk;
2580
2581         if (status & Y2_IS_TIST_OV)
2582                 sky2_write8(hw, GMAC_TI_ST_CTRL, GMT_ST_CLR_IRQ);
2583
2584         if (status & (Y2_IS_MST_ERR | Y2_IS_IRQ_STAT)) {
2585                 u16 pci_err;
2586
2587                 sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
2588                 pci_err = sky2_pci_read16(hw, PCI_STATUS);
2589                 if (net_ratelimit())
2590                         dev_err(&pdev->dev, "PCI hardware error (0x%x)\n",
2591                                 pci_err);
2592
2593                 sky2_pci_write16(hw, PCI_STATUS,
2594                                       pci_err | PCI_STATUS_ERROR_BITS);
2595                 sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_OFF);
2596         }
2597
2598         if (status & Y2_IS_PCI_EXP) {
2599                 /* PCI-Express uncorrectable Error occurred */
2600                 u32 err;
2601
2602                 sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
2603                 err = sky2_read32(hw, Y2_CFG_AER + PCI_ERR_UNCOR_STATUS);
2604                 sky2_write32(hw, Y2_CFG_AER + PCI_ERR_UNCOR_STATUS,
2605                              0xfffffffful);
2606                 if (net_ratelimit())
2607                         dev_err(&pdev->dev, "PCI Express error (0x%x)\n", err);
2608
2609                 sky2_read32(hw, Y2_CFG_AER + PCI_ERR_UNCOR_STATUS);
2610                 sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_OFF);
2611         }
2612
2613         if (status & Y2_HWE_L1_MASK)
2614                 sky2_hw_error(hw, 0, status);
2615         status >>= 8;
2616         if (status & Y2_HWE_L1_MASK)
2617                 sky2_hw_error(hw, 1, status);
2618 }
2619
2620 static void sky2_mac_intr(struct sky2_hw *hw, unsigned port)
2621 {
2622         struct net_device *dev = hw->dev[port];
2623         struct sky2_port *sky2 = netdev_priv(dev);
2624         u8 status = sky2_read8(hw, SK_REG(port, GMAC_IRQ_SRC));
2625
2626         if (netif_msg_intr(sky2))
2627                 printk(KERN_INFO PFX "%s: mac interrupt status 0x%x\n",
2628                        dev->name, status);
2629
2630         if (status & GM_IS_RX_CO_OV)
2631                 gma_read16(hw, port, GM_RX_IRQ_SRC);
2632
2633         if (status & GM_IS_TX_CO_OV)
2634                 gma_read16(hw, port, GM_TX_IRQ_SRC);
2635
2636         if (status & GM_IS_RX_FF_OR) {
2637                 ++dev->stats.rx_fifo_errors;
2638                 sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_CLI_RX_FO);
2639         }
2640
2641         if (status & GM_IS_TX_FF_UR) {
2642                 ++dev->stats.tx_fifo_errors;
2643                 sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_CLI_TX_FU);
2644         }
2645 }
2646
2647 /* This should never happen it is a bug. */
2648 static void sky2_le_error(struct sky2_hw *hw, unsigned port, u16 q)
2649 {
2650         struct net_device *dev = hw->dev[port];
2651         u16 idx = sky2_read16(hw, Y2_QADDR(q, PREF_UNIT_GET_IDX));
2652
2653         dev_err(&hw->pdev->dev, PFX
2654                 "%s: descriptor error q=%#x get=%u put=%u\n",
2655                 dev->name, (unsigned) q, (unsigned) idx,
2656                 (unsigned) sky2_read16(hw, Y2_QADDR(q, PREF_UNIT_PUT_IDX)));
2657
2658         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_CLR_IRQ_CHK);
2659 }
2660
2661 static int sky2_rx_hung(struct net_device *dev)
2662 {
2663         struct sky2_port *sky2 = netdev_priv(dev);
2664         struct sky2_hw *hw = sky2->hw;
2665         unsigned port = sky2->port;
2666         unsigned rxq = rxqaddr[port];
2667         u32 mac_rp = sky2_read32(hw, SK_REG(port, RX_GMF_RP));
2668         u8 mac_lev = sky2_read8(hw, SK_REG(port, RX_GMF_RLEV));
2669         u8 fifo_rp = sky2_read8(hw, Q_ADDR(rxq, Q_RP));
2670         u8 fifo_lev = sky2_read8(hw, Q_ADDR(rxq, Q_RL));
2671
2672         /* If idle and MAC or PCI is stuck */
2673         if (sky2->check.last == dev->last_rx &&
2674             ((mac_rp == sky2->check.mac_rp &&
2675               mac_lev != 0 && mac_lev >= sky2->check.mac_lev) ||
2676              /* Check if the PCI RX hang */
2677              (fifo_rp == sky2->check.fifo_rp &&
2678               fifo_lev != 0 && fifo_lev >= sky2->check.fifo_lev))) {
2679                 printk(KERN_DEBUG PFX "%s: hung mac %d:%d fifo %d (%d:%d)\n",
2680                        dev->name, mac_lev, mac_rp, fifo_lev, fifo_rp,
2681                        sky2_read8(hw, Q_ADDR(rxq, Q_WP)));
2682                 return 1;
2683         } else {
2684                 sky2->check.last = dev->last_rx;
2685                 sky2->check.mac_rp = mac_rp;
2686                 sky2->check.mac_lev = mac_lev;
2687                 sky2->check.fifo_rp = fifo_rp;
2688                 sky2->check.fifo_lev = fifo_lev;
2689                 return 0;
2690         }
2691 }
2692
2693 static void sky2_watchdog(unsigned long arg)
2694 {
2695         struct sky2_hw *hw = (struct sky2_hw *) arg;
2696
2697         /* Check for lost IRQ once a second */
2698         if (sky2_read32(hw, B0_ISRC)) {
2699                 napi_schedule(&hw->napi);
2700         } else {
2701                 int i, active = 0;
2702
2703                 for (i = 0; i < hw->ports; i++) {
2704                         struct net_device *dev = hw->dev[i];
2705                         if (!netif_running(dev))
2706                                 continue;
2707                         ++active;
2708
2709                         /* For chips with Rx FIFO, check if stuck */
2710                         if ((hw->flags & SKY2_HW_RAM_BUFFER) &&
2711                              sky2_rx_hung(dev)) {
2712                                 pr_info(PFX "%s: receiver hang detected\n",
2713                                         dev->name);
2714                                 schedule_work(&hw->restart_work);
2715                                 return;
2716                         }
2717                 }
2718
2719                 if (active == 0)
2720                         return;
2721         }
2722
2723         mod_timer(&hw->watchdog_timer, round_jiffies(jiffies + HZ));
2724 }
2725
2726 /* Hardware/software error handling */
2727 static void sky2_err_intr(struct sky2_hw *hw, u32 status)
2728 {
2729         if (net_ratelimit())
2730                 dev_warn(&hw->pdev->dev, "error interrupt status=%#x\n", status);
2731
2732         if (status & Y2_IS_HW_ERR)
2733                 sky2_hw_intr(hw);
2734
2735         if (status & Y2_IS_IRQ_MAC1)
2736                 sky2_mac_intr(hw, 0);
2737
2738         if (status & Y2_IS_IRQ_MAC2)
2739                 sky2_mac_intr(hw, 1);
2740
2741         if (status & Y2_IS_CHK_RX1)
2742                 sky2_le_error(hw, 0, Q_R1);
2743
2744         if (status & Y2_IS_CHK_RX2)
2745                 sky2_le_error(hw, 1, Q_R2);
2746
2747         if (status & Y2_IS_CHK_TXA1)
2748                 sky2_le_error(hw, 0, Q_XA1);
2749
2750         if (status & Y2_IS_CHK_TXA2)
2751                 sky2_le_error(hw, 1, Q_XA2);
2752 }
2753
2754 static int sky2_poll(struct napi_struct *napi, int work_limit)
2755 {
2756         struct sky2_hw *hw = container_of(napi, struct sky2_hw, napi);
2757         u32 status = sky2_read32(hw, B0_Y2_SP_EISR);
2758         int work_done = 0;
2759         u16 idx;
2760
2761         if (unlikely(status & Y2_IS_ERROR))
2762                 sky2_err_intr(hw, status);
2763
2764         if (status & Y2_IS_IRQ_PHY1)
2765                 sky2_phy_intr(hw, 0);
2766
2767         if (status & Y2_IS_IRQ_PHY2)
2768                 sky2_phy_intr(hw, 1);
2769
2770         while ((idx = sky2_read16(hw, STAT_PUT_IDX)) != hw->st_idx) {
2771                 work_done += sky2_status_intr(hw, work_limit - work_done, idx);
2772
2773                 if (work_done >= work_limit)
2774                         goto done;
2775         }
2776
2777         napi_complete(napi);
2778         sky2_read32(hw, B0_Y2_SP_LISR);
2779 done:
2780
2781         return work_done;
2782 }
2783
2784 static irqreturn_t sky2_intr(int irq, void *dev_id)
2785 {
2786         struct sky2_hw *hw = dev_id;
2787         u32 status;
2788
2789         /* Reading this mask interrupts as side effect */
2790         status = sky2_read32(hw, B0_Y2_SP_ISRC2);
2791         if (status == 0 || status == ~0)
2792                 return IRQ_NONE;
2793
2794         prefetch(&hw->st_le[hw->st_idx]);
2795
2796         napi_schedule(&hw->napi);
2797
2798         return IRQ_HANDLED;
2799 }
2800
2801 #ifdef CONFIG_NET_POLL_CONTROLLER
2802 static void sky2_netpoll(struct net_device *dev)
2803 {
2804         struct sky2_port *sky2 = netdev_priv(dev);
2805
2806         napi_schedule(&sky2->hw->napi);
2807 }
2808 #endif
2809
2810 /* Chip internal frequency for clock calculations */
2811 static u32 sky2_mhz(const struct sky2_hw *hw)
2812 {
2813         switch (hw->chip_id) {
2814         case CHIP_ID_YUKON_EC:
2815         case CHIP_ID_YUKON_EC_U:
2816         case CHIP_ID_YUKON_EX:
2817         case CHIP_ID_YUKON_SUPR:
2818         case CHIP_ID_YUKON_UL_2:
2819                 return 125;
2820
2821         case CHIP_ID_YUKON_FE:
2822                 return 100;
2823
2824         case CHIP_ID_YUKON_FE_P:
2825                 return 50;
2826
2827         case CHIP_ID_YUKON_XL:
2828                 return 156;
2829
2830         default:
2831                 BUG();
2832         }
2833 }
2834
2835 static inline u32 sky2_us2clk(const struct sky2_hw *hw, u32 us)
2836 {
2837         return sky2_mhz(hw) * us;
2838 }
2839
2840 static inline u32 sky2_clk2us(const struct sky2_hw *hw, u32 clk)
2841 {
2842         return clk / sky2_mhz(hw);
2843 }
2844
2845
2846 static int __devinit sky2_init(struct sky2_hw *hw)
2847 {
2848         u8 t8;
2849
2850         /* Enable all clocks and check for bad PCI access */
2851         sky2_pci_write32(hw, PCI_DEV_REG3, 0);
2852
2853         sky2_write8(hw, B0_CTST, CS_RST_CLR);
2854
2855         hw->chip_id = sky2_read8(hw, B2_CHIP_ID);
2856         hw->chip_rev = (sky2_read8(hw, B2_MAC_CFG) & CFG_CHIP_R_MSK) >> 4;
2857
2858         switch(hw->chip_id) {
2859         case CHIP_ID_YUKON_XL:
2860                 hw->flags = SKY2_HW_GIGABIT | SKY2_HW_NEWER_PHY;
2861                 break;
2862
2863         case CHIP_ID_YUKON_EC_U:
2864                 hw->flags = SKY2_HW_GIGABIT
2865                         | SKY2_HW_NEWER_PHY
2866                         | SKY2_HW_ADV_POWER_CTL;
2867                 break;
2868
2869         case CHIP_ID_YUKON_EX:
2870                 hw->flags = SKY2_HW_GIGABIT
2871                         | SKY2_HW_NEWER_PHY
2872                         | SKY2_HW_NEW_LE
2873                         | SKY2_HW_ADV_POWER_CTL;
2874
2875                 /* New transmit checksum */
2876                 if (hw->chip_rev != CHIP_REV_YU_EX_B0)
2877                         hw->flags |= SKY2_HW_AUTO_TX_SUM;
2878                 break;
2879
2880         case CHIP_ID_YUKON_EC:
2881                 /* This rev is really old, and requires untested workarounds */
2882                 if (hw->chip_rev == CHIP_REV_YU_EC_A1) {
2883                         dev_err(&hw->pdev->dev, "unsupported revision Yukon-EC rev A1\n");
2884                         return -EOPNOTSUPP;
2885                 }
2886                 hw->flags = SKY2_HW_GIGABIT;
2887                 break;
2888
2889         case CHIP_ID_YUKON_FE:
2890                 break;
2891
2892         case CHIP_ID_YUKON_FE_P:
2893                 hw->flags = SKY2_HW_NEWER_PHY
2894                         | SKY2_HW_NEW_LE
2895                         | SKY2_HW_AUTO_TX_SUM
2896                         | SKY2_HW_ADV_POWER_CTL;
2897                 break;
2898
2899         case CHIP_ID_YUKON_SUPR:
2900                 hw->flags = SKY2_HW_GIGABIT
2901                         | SKY2_HW_NEWER_PHY
2902                         | SKY2_HW_NEW_LE
2903                         | SKY2_HW_AUTO_TX_SUM
2904                         | SKY2_HW_ADV_POWER_CTL;
2905                 break;
2906
2907         case CHIP_ID_YUKON_UL_2:
2908                 hw->flags = SKY2_HW_GIGABIT
2909                         | SKY2_HW_ADV_POWER_CTL;
2910                 break;
2911
2912         default:
2913                 dev_err(&hw->pdev->dev, "unsupported chip type 0x%x\n",
2914                         hw->chip_id);
2915                 return -EOPNOTSUPP;
2916         }
2917
2918         hw->pmd_type = sky2_read8(hw, B2_PMD_TYP);
2919         if (hw->pmd_type == 'L' || hw->pmd_type == 'S' || hw->pmd_type == 'P')
2920                 hw->flags |= SKY2_HW_FIBRE_PHY;
2921
2922         hw->ports = 1;
2923         t8 = sky2_read8(hw, B2_Y2_HW_RES);
2924         if ((t8 & CFG_DUAL_MAC_MSK) == CFG_DUAL_MAC_MSK) {
2925                 if (!(sky2_read8(hw, B2_Y2_CLK_GATE) & Y2_STATUS_LNK2_INAC))
2926                         ++hw->ports;
2927         }
2928
2929         return 0;
2930 }
2931
2932 static void sky2_reset(struct sky2_hw *hw)
2933 {
2934         struct pci_dev *pdev = hw->pdev;
2935         u16 status;
2936         int i, cap;
2937         u32 hwe_mask = Y2_HWE_ALL_MASK;
2938
2939         /* disable ASF */
2940         if (hw->chip_id == CHIP_ID_YUKON_EX) {
2941                 status = sky2_read16(hw, HCU_CCSR);
2942                 status &= ~(HCU_CCSR_AHB_RST | HCU_CCSR_CPU_RST_MODE |
2943                             HCU_CCSR_UC_STATE_MSK);
2944                 sky2_write16(hw, HCU_CCSR, status);
2945         } else
2946                 sky2_write8(hw, B28_Y2_ASF_STAT_CMD, Y2_ASF_RESET);
2947         sky2_write16(hw, B0_CTST, Y2_ASF_DISABLE);
2948
2949         /* do a SW reset */
2950         sky2_write8(hw, B0_CTST, CS_RST_SET);
2951         sky2_write8(hw, B0_CTST, CS_RST_CLR);
2952
2953         /* allow writes to PCI config */
2954         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
2955
2956         /* clear PCI errors, if any */
2957         status = sky2_pci_read16(hw, PCI_STATUS);
2958         status |= PCI_STATUS_ERROR_BITS;
2959         sky2_pci_write16(hw, PCI_STATUS, status);
2960
2961         sky2_write8(hw, B0_CTST, CS_MRST_CLR);
2962
2963         cap = pci_find_capability(pdev, PCI_CAP_ID_EXP);
2964         if (cap) {
2965                 sky2_write32(hw, Y2_CFG_AER + PCI_ERR_UNCOR_STATUS,
2966                              0xfffffffful);
2967
2968                 /* If error bit is stuck on ignore it */
2969                 if (sky2_read32(hw, B0_HWE_ISRC) & Y2_IS_PCI_EXP)
2970                         dev_info(&pdev->dev, "ignoring stuck error report bit\n");
2971                 else
2972                         hwe_mask |= Y2_IS_PCI_EXP;
2973         }
2974
2975         sky2_power_on(hw);
2976         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_OFF);
2977
2978         for (i = 0; i < hw->ports; i++) {
2979                 sky2_write8(hw, SK_REG(i, GMAC_LINK_CTRL), GMLC_RST_SET);
2980                 sky2_write8(hw, SK_REG(i, GMAC_LINK_CTRL), GMLC_RST_CLR);
2981
2982                 if (hw->chip_id == CHIP_ID_YUKON_EX ||
2983                     hw->chip_id == CHIP_ID_YUKON_SUPR)
2984                         sky2_write16(hw, SK_REG(i, GMAC_CTRL),
2985                                      GMC_BYP_MACSECRX_ON | GMC_BYP_MACSECTX_ON
2986                                      | GMC_BYP_RETR_ON);
2987         }
2988
2989         /* Clear I2C IRQ noise */
2990         sky2_write32(hw, B2_I2C_IRQ, 1);
2991
2992         /* turn off hardware timer (unused) */
2993         sky2_write8(hw, B2_TI_CTRL, TIM_STOP);
2994         sky2_write8(hw, B2_TI_CTRL, TIM_CLR_IRQ);
2995
2996         /* Turn off descriptor polling */
2997         sky2_write32(hw, B28_DPT_CTRL, DPT_STOP);
2998
2999         /* Turn off receive timestamp */
3000         sky2_write8(hw, GMAC_TI_ST_CTRL, GMT_ST_STOP);
3001         sky2_write8(hw, GMAC_TI_ST_CTRL, GMT_ST_CLR_IRQ);
3002
3003         /* enable the Tx Arbiters */
3004         for (i = 0; i < hw->ports; i++)
3005                 sky2_write8(hw, SK_REG(i, TXA_CTRL), TXA_ENA_ARB);
3006
3007         /* Initialize ram interface */
3008         for (i = 0; i < hw->ports; i++) {
3009                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_CTRL), RI_RST_CLR);
3010
3011                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_R1), SK_RI_TO_53);
3012                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XA1), SK_RI_TO_53);
3013                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XS1), SK_RI_TO_53);
3014                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_R1), SK_RI_TO_53);
3015                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XA1), SK_RI_TO_53);
3016                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XS1), SK_RI_TO_53);
3017                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_R2), SK_RI_TO_53);
3018                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XA2), SK_RI_TO_53);
3019                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XS2), SK_RI_TO_53);
3020                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_R2), SK_RI_TO_53);
3021                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XA2), SK_RI_TO_53);
3022                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XS2), SK_RI_TO_53);
3023         }
3024
3025         sky2_write32(hw, B0_HWE_IMSK, hwe_mask);
3026
3027         for (i = 0; i < hw->ports; i++)
3028                 sky2_gmac_reset(hw, i);
3029
3030         memset(hw->st_le, 0, STATUS_LE_BYTES);
3031         hw->st_idx = 0;
3032
3033         sky2_write32(hw, STAT_CTRL, SC_STAT_RST_SET);
3034         sky2_write32(hw, STAT_CTRL, SC_STAT_RST_CLR);
3035
3036         sky2_write32(hw, STAT_LIST_ADDR_LO, hw->st_dma);
3037         sky2_write32(hw, STAT_LIST_ADDR_HI, (u64) hw->st_dma >> 32);
3038
3039         /* Set the list last index */
3040         sky2_write16(hw, STAT_LAST_IDX, STATUS_RING_SIZE - 1);
3041
3042         sky2_write16(hw, STAT_TX_IDX_TH, 10);
3043         sky2_write8(hw, STAT_FIFO_WM, 16);
3044
3045         /* set Status-FIFO ISR watermark */
3046         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev == 0)
3047                 sky2_write8(hw, STAT_FIFO_ISR_WM, 4);
3048         else
3049                 sky2_write8(hw, STAT_FIFO_ISR_WM, 16);
3050
3051         sky2_write32(hw, STAT_TX_TIMER_INI, sky2_us2clk(hw, 1000));
3052         sky2_write32(hw, STAT_ISR_TIMER_INI, sky2_us2clk(hw, 20));
3053         sky2_write32(hw, STAT_LEV_TIMER_INI, sky2_us2clk(hw, 100));
3054
3055         /* enable status unit */
3056         sky2_write32(hw, STAT_CTRL, SC_STAT_OP_ON);
3057
3058         sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_START);
3059         sky2_write8(hw, STAT_LEV_TIMER_CTRL, TIM_START);
3060         sky2_write8(hw, STAT_ISR_TIMER_CTRL, TIM_START);
3061 }
3062
3063 /* Take device down (offline).
3064  * Equivalent to doing dev_stop() but this does not
3065  * inform upper layers of the transistion.
3066  */
3067 static void sky2_detach(struct net_device *dev)
3068 {
3069         if (netif_running(dev)) {
3070                 netif_device_detach(dev);       /* stop txq */
3071                 sky2_down(dev);
3072         }
3073 }
3074
3075 /* Bring device back after doing sky2_detach */
3076 static int sky2_reattach(struct net_device *dev)
3077 {
3078         int err = 0;
3079
3080         if (netif_running(dev)) {
3081                 err = sky2_up(dev);
3082                 if (err) {
3083                         printk(KERN_INFO PFX "%s: could not restart %d\n",
3084                                dev->name, err);
3085                         dev_close(dev);
3086                 } else {
3087                         netif_device_attach(dev);
3088                         sky2_set_multicast(dev);
3089                 }
3090         }
3091
3092         return err;
3093 }
3094
3095 static void sky2_restart(struct work_struct *work)
3096 {
3097         struct sky2_hw *hw = container_of(work, struct sky2_hw, restart_work);
3098         int i;
3099
3100         rtnl_lock();
3101         for (i = 0; i < hw->ports; i++)
3102                 sky2_detach(hw->dev[i]);
3103
3104         napi_disable(&hw->napi);
3105         sky2_write32(hw, B0_IMSK, 0);
3106         sky2_reset(hw);
3107         sky2_write32(hw, B0_IMSK, Y2_IS_BASE);
3108         napi_enable(&hw->napi);
3109
3110         for (i = 0; i < hw->ports; i++)
3111                 sky2_reattach(hw->dev[i]);
3112
3113         rtnl_unlock();
3114 }
3115
3116 static inline u8 sky2_wol_supported(const struct sky2_hw *hw)
3117 {
3118         return sky2_is_copper(hw) ? (WAKE_PHY | WAKE_MAGIC) : 0;
3119 }
3120
3121 static void sky2_get_wol(struct net_device *dev, struct ethtool_wolinfo *wol)
3122 {
3123         const struct sky2_port *sky2 = netdev_priv(dev);
3124
3125         wol->supported = sky2_wol_supported(sky2->hw);
3126         wol->wolopts = sky2->wol;
3127 }
3128
3129 static int sky2_set_wol(struct net_device *dev, struct ethtool_wolinfo *wol)
3130 {
3131         struct sky2_port *sky2 = netdev_priv(dev);
3132         struct sky2_hw *hw = sky2->hw;
3133
3134         if ((wol->wolopts & ~sky2_wol_supported(sky2->hw))
3135             || !device_can_wakeup(&hw->pdev->dev))
3136                 return -EOPNOTSUPP;
3137
3138         sky2->wol = wol->wolopts;
3139
3140         if (hw->chip_id == CHIP_ID_YUKON_EC_U ||
3141             hw->chip_id == CHIP_ID_YUKON_EX ||
3142             hw->chip_id == CHIP_ID_YUKON_FE_P)
3143                 sky2_write32(hw, B0_CTST, sky2->wol
3144                              ? Y2_HW_WOL_ON : Y2_HW_WOL_OFF);
3145
3146         device_set_wakeup_enable(&hw->pdev->dev, sky2->wol);
3147
3148         if (!netif_running(dev))
3149                 sky2_wol_init(sky2);
3150         return 0;
3151 }
3152
3153 static u32 sky2_supported_modes(const struct sky2_hw *hw)
3154 {
3155         if (sky2_is_copper(hw)) {
3156                 u32 modes = SUPPORTED_10baseT_Half
3157                         | SUPPORTED_10baseT_Full
3158                         | SUPPORTED_100baseT_Half
3159                         | SUPPORTED_100baseT_Full
3160                         | SUPPORTED_Autoneg | SUPPORTED_TP;
3161
3162                 if (hw->flags & SKY2_HW_GIGABIT)
3163                         modes |= SUPPORTED_1000baseT_Half
3164                                 | SUPPORTED_1000baseT_Full;
3165                 return modes;
3166         } else
3167                 return  SUPPORTED_1000baseT_Half
3168                         | SUPPORTED_1000baseT_Full
3169                         | SUPPORTED_Autoneg
3170                         | SUPPORTED_FIBRE;
3171 }
3172
3173 static int sky2_get_settings(struct net_device *dev, struct ethtool_cmd *ecmd)
3174 {
3175         struct sky2_port *sky2 = netdev_priv(dev);
3176         struct sky2_hw *hw = sky2->hw;
3177
3178         ecmd->transceiver = XCVR_INTERNAL;
3179         ecmd->supported = sky2_supported_modes(hw);
3180         ecmd->phy_address = PHY_ADDR_MARV;
3181         if (sky2_is_copper(hw)) {
3182                 ecmd->port = PORT_TP;
3183                 ecmd->speed = sky2->speed;
3184         } else {
3185                 ecmd->speed = SPEED_1000;
3186                 ecmd->port = PORT_FIBRE;
3187         }
3188
3189         ecmd->advertising = sky2->advertising;
3190         ecmd->autoneg = (sky2->flags & SKY2_FLAG_AUTO_SPEED)
3191                 ? AUTONEG_ENABLE : AUTONEG_DISABLE;
3192         ecmd->duplex = sky2->duplex;
3193         return 0;
3194 }
3195
3196 static int sky2_set_settings(struct net_device *dev, struct ethtool_cmd *ecmd)
3197 {
3198         struct sky2_port *sky2 = netdev_priv(dev);
3199         const struct sky2_hw *hw = sky2->hw;
3200         u32 supported = sky2_supported_modes(hw);
3201
3202         if (ecmd->autoneg == AUTONEG_ENABLE) {
3203                 sky2->flags |= SKY2_FLAG_AUTO_SPEED;
3204                 ecmd->advertising = supported;
3205                 sky2->duplex = -1;
3206                 sky2->speed = -1;
3207         } else {
3208                 u32 setting;
3209
3210                 switch (ecmd->speed) {
3211                 case SPEED_1000:
3212                         if (ecmd->duplex == DUPLEX_FULL)
3213                                 setting = SUPPORTED_1000baseT_Full;
3214                         else if (ecmd->duplex == DUPLEX_HALF)
3215                                 setting = SUPPORTED_1000baseT_Half;
3216                         else
3217                                 return -EINVAL;
3218                         break;
3219                 case SPEED_100:
3220                         if (ecmd->duplex == DUPLEX_FULL)
3221                                 setting = SUPPORTED_100baseT_Full;
3222                         else if (ecmd->duplex == DUPLEX_HALF)
3223                                 setting = SUPPORTED_100baseT_Half;
3224                         else
3225                                 return -EINVAL;
3226                         break;
3227
3228                 case SPEED_10:
3229                         if (ecmd->duplex == DUPLEX_FULL)
3230                                 setting = SUPPORTED_10baseT_Full;
3231                         else if (ecmd->duplex == DUPLEX_HALF)
3232                                 setting = SUPPORTED_10baseT_Half;
3233                         else
3234                                 return -EINVAL;
3235                         break;
3236                 default:
3237                         return -EINVAL;
3238                 }
3239
3240                 if ((setting & supported) == 0)
3241                         return -EINVAL;
3242
3243                 sky2->speed = ecmd->speed;
3244                 sky2->duplex = ecmd->duplex;
3245                 sky2->flags &= ~SKY2_FLAG_AUTO_SPEED;
3246         }
3247
3248         sky2->advertising = ecmd->advertising;
3249
3250         if (netif_running(dev)) {
3251                 sky2_phy_reinit(sky2);
3252                 sky2_set_multicast(dev);
3253         }
3254
3255         return 0;
3256 }
3257
3258 static void sky2_get_drvinfo(struct net_device *dev,
3259                              struct ethtool_drvinfo *info)
3260 {
3261         struct sky2_port *sky2 = netdev_priv(dev);
3262
3263         strcpy(info->driver, DRV_NAME);
3264         strcpy(info->version, DRV_VERSION);
3265         strcpy(info->fw_version, "N/A");
3266         strcpy(info->bus_info, pci_name(sky2->hw->pdev));
3267 }
3268
3269 static const struct sky2_stat {
3270         char name[ETH_GSTRING_LEN];
3271         u16 offset;
3272 } sky2_stats[] = {
3273         { "tx_bytes",      GM_TXO_OK_HI },
3274         { "rx_bytes",      GM_RXO_OK_HI },
3275         { "tx_broadcast",  GM_TXF_BC_OK },
3276         { "rx_broadcast",  GM_RXF_BC_OK },
3277         { "tx_multicast",  GM_TXF_MC_OK },
3278         { "rx_multicast",  GM_RXF_MC_OK },
3279         { "tx_unicast",    GM_TXF_UC_OK },
3280         { "rx_unicast",    GM_RXF_UC_OK },
3281         { "tx_mac_pause",  GM_TXF_MPAUSE },
3282         { "rx_mac_pause",  GM_RXF_MPAUSE },
3283         { "collisions",    GM_TXF_COL },
3284         { "late_collision",GM_TXF_LAT_COL },
3285         { "aborted",       GM_TXF_ABO_COL },
3286         { "single_collisions", GM_TXF_SNG_COL },
3287         { "multi_collisions", GM_TXF_MUL_COL },
3288
3289         { "rx_short",      GM_RXF_SHT },
3290         { "rx_runt",       GM_RXE_FRAG },
3291         { "rx_64_byte_packets", GM_RXF_64B },
3292         { "rx_65_to_127_byte_packets", GM_RXF_127B },
3293         { "rx_128_to_255_byte_packets", GM_RXF_255B },
3294         { "rx_256_to_511_byte_packets", GM_RXF_511B },
3295         { "rx_512_to_1023_byte_packets", GM_RXF_1023B },
3296         { "rx_1024_to_1518_byte_packets", GM_RXF_1518B },
3297         { "rx_1518_to_max_byte_packets", GM_RXF_MAX_SZ },
3298         { "rx_too_long",   GM_RXF_LNG_ERR },
3299         { "rx_fifo_overflow", GM_RXE_FIFO_OV },
3300         { "rx_jabber",     GM_RXF_JAB_PKT },
3301         { "rx_fcs_error",   GM_RXF_FCS_ERR },
3302
3303         { "tx_64_byte_packets", GM_TXF_64B },
3304         { "tx_65_to_127_byte_packets", GM_TXF_127B },
3305         { "tx_128_to_255_byte_packets", GM_TXF_255B },
3306         { "tx_256_to_511_byte_packets", GM_TXF_511B },
3307         { "tx_512_to_1023_byte_packets", GM_TXF_1023B },
3308         { "tx_1024_to_1518_byte_packets", GM_TXF_1518B },
3309         { "tx_1519_to_max_byte_packets", GM_TXF_MAX_SZ },
3310         { "tx_fifo_underrun", GM_TXE_FIFO_UR },
3311 };
3312
3313 static u32 sky2_get_rx_csum(struct net_device *dev)
3314 {
3315         struct sky2_port *sky2 = netdev_priv(dev);
3316
3317         return !!(sky2->flags & SKY2_FLAG_RX_CHECKSUM);
3318 }
3319
3320 static int sky2_set_rx_csum(struct net_device *dev, u32 data)
3321 {
3322         struct sky2_port *sky2 = netdev_priv(dev);
3323
3324         if (data)
3325                 sky2->flags |= SKY2_FLAG_RX_CHECKSUM;
3326         else
3327                 sky2->flags &= ~SKY2_FLAG_RX_CHECKSUM;
3328
3329         sky2_write32(sky2->hw, Q_ADDR(rxqaddr[sky2->port], Q_CSR),
3330                      data ? BMU_ENA_RX_CHKSUM : BMU_DIS_RX_CHKSUM);
3331
3332         return 0;
3333 }
3334
3335 static u32 sky2_get_msglevel(struct net_device *netdev)
3336 {
3337         struct sky2_port *sky2 = netdev_priv(netdev);
3338         return sky2->msg_enable;
3339 }
3340
3341 static int sky2_nway_reset(struct net_device *dev)
3342 {
3343         struct sky2_port *sky2 = netdev_priv(dev);
3344
3345         if (!netif_running(dev) || !(sky2->flags & SKY2_FLAG_AUTO_SPEED))
3346                 return -EINVAL;
3347
3348         sky2_phy_reinit(sky2);
3349         sky2_set_multicast(dev);
3350
3351         return 0;
3352 }
3353
3354 static void sky2_phy_stats(struct sky2_port *sky2, u64 * data, unsigned count)
3355 {
3356         struct sky2_hw *hw = sky2->hw;
3357         unsigned port = sky2->port;
3358         int i;
3359
3360         data[0] = (u64) gma_read32(hw, port, GM_TXO_OK_HI) << 32
3361             | (u64) gma_read32(hw, port, GM_TXO_OK_LO);
3362         data[1] = (u64) gma_read32(hw, port, GM_RXO_OK_HI) << 32
3363             | (u64) gma_read32(hw, port, GM_RXO_OK_LO);
3364
3365         for (i = 2; i < count; i++)
3366                 data[i] = (u64) gma_read32(hw, port, sky2_stats[i].offset);
3367 }
3368
3369 static void sky2_set_msglevel(struct net_device *netdev, u32 value)
3370 {
3371         struct sky2_port *sky2 = netdev_priv(netdev);
3372         sky2->msg_enable = value;
3373 }
3374
3375 static int sky2_get_sset_count(struct net_device *dev, int sset)
3376 {
3377         switch (sset) {
3378         case ETH_SS_STATS:
3379                 return ARRAY_SIZE(sky2_stats);
3380         default:
3381                 return -EOPNOTSUPP;
3382         }
3383 }
3384
3385 static void sky2_get_ethtool_stats(struct net_device *dev,
3386                                    struct ethtool_stats *stats, u64 * data)
3387 {
3388         struct sky2_port *sky2 = netdev_priv(dev);
3389
3390         sky2_phy_stats(sky2, data, ARRAY_SIZE(sky2_stats));
3391 }
3392
3393 static void sky2_get_strings(struct net_device *dev, u32 stringset, u8 * data)
3394 {
3395         int i;
3396
3397         switch (stringset) {
3398         case ETH_SS_STATS:
3399                 for (i = 0; i < ARRAY_SIZE(sky2_stats); i++)
3400                         memcpy(data + i * ETH_GSTRING_LEN,
3401                                sky2_stats[i].name, ETH_GSTRING_LEN);
3402                 break;
3403         }
3404 }
3405
3406 static int sky2_set_mac_address(struct net_device *dev, void *p)
3407 {
3408         struct sky2_port *sky2 = netdev_priv(dev);
3409         struct sky2_hw *hw = sky2->hw;
3410         unsigned port = sky2->port;
3411         const struct sockaddr *addr = p;
3412
3413         if (!is_valid_ether_addr(addr->sa_data))
3414                 return -EADDRNOTAVAIL;
3415
3416         memcpy(dev->dev_addr, addr->sa_data, ETH_ALEN);
3417         memcpy_toio(hw->regs + B2_MAC_1 + port * 8,
3418                     dev->dev_addr, ETH_ALEN);
3419         memcpy_toio(hw->regs + B2_MAC_2 + port * 8,
3420                     dev->dev_addr, ETH_ALEN);
3421
3422         /* virtual address for data */
3423         gma_set_addr(hw, port, GM_SRC_ADDR_2L, dev->dev_addr);
3424
3425         /* physical address: used for pause frames */
3426         gma_set_addr(hw, port, GM_SRC_ADDR_1L, dev->dev_addr);
3427
3428         return 0;
3429 }
3430
3431 static void inline sky2_add_filter(u8 filter[8], const u8 *addr)
3432 {
3433         u32 bit;
3434
3435         bit = ether_crc(ETH_ALEN, addr) & 63;
3436         filter[bit >> 3] |= 1 << (bit & 7);
3437 }
3438
3439 static void sky2_set_multicast(struct net_device *dev)
3440 {
3441         struct sky2_port *sky2 = netdev_priv(dev);
3442         struct sky2_hw *hw = sky2->hw;
3443         unsigned port = sky2->port;
3444         struct dev_mc_list *list = dev->mc_list;
3445         u16 reg;
3446         u8 filter[8];
3447         int rx_pause;
3448         static const u8 pause_mc_addr[ETH_ALEN] = { 0x1, 0x80, 0xc2, 0x0, 0x0, 0x1 };
3449
3450         rx_pause = (sky2->flow_status == FC_RX || sky2->flow_status == FC_BOTH);
3451         memset(filter, 0, sizeof(filter));
3452
3453         reg = gma_read16(hw, port, GM_RX_CTRL);
3454         reg |= GM_RXCR_UCF_ENA;
3455
3456         if (dev->flags & IFF_PROMISC)   /* promiscuous */
3457                 reg &= ~(GM_RXCR_UCF_ENA | GM_RXCR_MCF_ENA);
3458         else if (dev->flags & IFF_ALLMULTI)
3459                 memset(filter, 0xff, sizeof(filter));
3460         else if (dev->mc_count == 0 && !rx_pause)
3461                 reg &= ~GM_RXCR_MCF_ENA;
3462         else {
3463                 int i;
3464                 reg |= GM_RXCR_MCF_ENA;
3465
3466                 if (rx_pause)
3467                         sky2_add_filter(filter, pause_mc_addr);
3468
3469                 for (i = 0; list && i < dev->mc_count; i++, list = list->next)
3470                         sky2_add_filter(filter, list->dmi_addr);
3471         }
3472
3473         gma_write16(hw, port, GM_MC_ADDR_H1,
3474                     (u16) filter[0] | ((u16) filter[1] << 8));
3475         gma_write16(hw, port, GM_MC_ADDR_H2,
3476                     (u16) filter[2] | ((u16) filter[3] << 8));
3477         gma_write16(hw, port, GM_MC_ADDR_H3,
3478                     (u16) filter[4] | ((u16) filter[5] << 8));
3479         gma_write16(hw, port, GM_MC_ADDR_H4,
3480                     (u16) filter[6] | ((u16) filter[7] << 8));
3481
3482         gma_write16(hw, port, GM_RX_CTRL, reg);
3483 }
3484
3485 /* Can have one global because blinking is controlled by
3486  * ethtool and that is always under RTNL mutex
3487  */
3488 static void sky2_led(struct sky2_port *sky2, enum led_mode mode)
3489 {
3490         struct sky2_hw *hw = sky2->hw;
3491         unsigned port = sky2->port;
3492
3493         spin_lock_bh(&sky2->phy_lock);
3494         if (hw->chip_id == CHIP_ID_YUKON_EC_U ||
3495             hw->chip_id == CHIP_ID_YUKON_EX ||
3496             hw->chip_id == CHIP_ID_YUKON_SUPR) {
3497                 u16 pg;
3498                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
3499                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
3500
3501                 switch (mode) {
3502                 case MO_LED_OFF:
3503                         gm_phy_write(hw, port, PHY_MARV_PHY_CTRL,
3504                                      PHY_M_LEDC_LOS_CTRL(8) |
3505                                      PHY_M_LEDC_INIT_CTRL(8) |
3506                                      PHY_M_LEDC_STA1_CTRL(8) |
3507                                      PHY_M_LEDC_STA0_CTRL(8));
3508                         break;
3509                 case MO_LED_ON:
3510                         gm_phy_write(hw, port, PHY_MARV_PHY_CTRL,
3511                                      PHY_M_LEDC_LOS_CTRL(9) |
3512                                      PHY_M_LEDC_INIT_CTRL(9) |
3513                                      PHY_M_LEDC_STA1_CTRL(9) |
3514                                      PHY_M_LEDC_STA0_CTRL(9));
3515                         break;
3516                 case MO_LED_BLINK:
3517                         gm_phy_write(hw, port, PHY_MARV_PHY_CTRL,
3518                                      PHY_M_LEDC_LOS_CTRL(0xa) |
3519                                      PHY_M_LEDC_INIT_CTRL(0xa) |
3520                                      PHY_M_LEDC_STA1_CTRL(0xa) |
3521                                      PHY_M_LEDC_STA0_CTRL(0xa));
3522                         break;
3523                 case MO_LED_NORM:
3524                         gm_phy_write(hw, port, PHY_MARV_PHY_CTRL,
3525                                      PHY_M_LEDC_LOS_CTRL(1) |
3526                                      PHY_M_LEDC_INIT_CTRL(8) |
3527                                      PHY_M_LEDC_STA1_CTRL(7) |
3528                                      PHY_M_LEDC_STA0_CTRL(7));
3529                 }
3530
3531                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
3532         } else
3533                 gm_phy_write(hw, port, PHY_MARV_LED_OVER,
3534                                      PHY_M_LED_MO_DUP(mode) |
3535                                      PHY_M_LED_MO_10(mode) |
3536                                      PHY_M_LED_MO_100(mode) |
3537                                      PHY_M_LED_MO_1000(mode) |
3538                                      PHY_M_LED_MO_RX(mode) |
3539                                      PHY_M_LED_MO_TX(mode));
3540
3541         spin_unlock_bh(&sky2->phy_lock);
3542 }
3543
3544 /* blink LED's for finding board */
3545 static int sky2_phys_id(struct net_device *dev, u32 data)
3546 {
3547         struct sky2_port *sky2 = netdev_priv(dev);
3548         unsigned int i;
3549
3550         if (data == 0)
3551                 data = UINT_MAX;
3552
3553         for (i = 0; i < data; i++) {
3554                 sky2_led(sky2, MO_LED_ON);
3555                 if (msleep_interruptible(500))
3556                         break;
3557                 sky2_led(sky2, MO_LED_OFF);
3558                 if (msleep_interruptible(500))
3559                         break;
3560         }
3561         sky2_led(sky2, MO_LED_NORM);
3562
3563         return 0;
3564 }
3565
3566 static void sky2_get_pauseparam(struct net_device *dev,
3567                                 struct ethtool_pauseparam *ecmd)
3568 {
3569         struct sky2_port *sky2 = netdev_priv(dev);
3570
3571         switch (sky2->flow_mode) {
3572         case FC_NONE:
3573                 ecmd->tx_pause = ecmd->rx_pause = 0;
3574                 break;
3575         case FC_TX:
3576                 ecmd->tx_pause = 1, ecmd->rx_pause = 0;
3577                 break;
3578         case FC_RX:
3579                 ecmd->tx_pause = 0, ecmd->rx_pause = 1;
3580                 break;
3581         case FC_BOTH:
3582                 ecmd->tx_pause = ecmd->rx_pause = 1;
3583         }
3584
3585         ecmd->autoneg = (sky2->flags & SKY2_FLAG_AUTO_PAUSE)
3586                 ? AUTONEG_ENABLE : AUTONEG_DISABLE;
3587 }
3588
3589 static int sky2_set_pauseparam(struct net_device *dev,
3590                                struct ethtool_pauseparam *ecmd)
3591 {
3592         struct sky2_port *sky2 = netdev_priv(dev);
3593
3594         if (ecmd->autoneg == AUTONEG_ENABLE)
3595                 sky2->flags |= SKY2_FLAG_AUTO_PAUSE;
3596         else
3597                 sky2->flags &= ~SKY2_FLAG_AUTO_PAUSE;
3598
3599         sky2->flow_mode = sky2_flow(ecmd->rx_pause, ecmd->tx_pause);
3600
3601         if (netif_running(dev))
3602                 sky2_phy_reinit(sky2);
3603
3604         return 0;
3605 }
3606
3607 static int sky2_get_coalesce(struct net_device *dev,
3608                              struct ethtool_coalesce *ecmd)
3609 {
3610         struct sky2_port *sky2 = netdev_priv(dev);
3611         struct sky2_hw *hw = sky2->hw;
3612
3613         if (sky2_read8(hw, STAT_TX_TIMER_CTRL) == TIM_STOP)
3614                 ecmd->tx_coalesce_usecs = 0;
3615         else {
3616                 u32 clks = sky2_read32(hw, STAT_TX_TIMER_INI);
3617                 ecmd->tx_coalesce_usecs = sky2_clk2us(hw, clks);
3618         }
3619         ecmd->tx_max_coalesced_frames = sky2_read16(hw, STAT_TX_IDX_TH);
3620
3621         if (sky2_read8(hw, STAT_LEV_TIMER_CTRL) == TIM_STOP)
3622                 ecmd->rx_coalesce_usecs = 0;
3623         else {
3624                 u32 clks = sky2_read32(hw, STAT_LEV_TIMER_INI);
3625                 ecmd->rx_coalesce_usecs = sky2_clk2us(hw, clks);
3626         }
3627         ecmd->rx_max_coalesced_frames = sky2_read8(hw, STAT_FIFO_WM);
3628
3629         if (sky2_read8(hw, STAT_ISR_TIMER_CTRL) == TIM_STOP)
3630                 ecmd->rx_coalesce_usecs_irq = 0;
3631         else {
3632                 u32 clks = sky2_read32(hw, STAT_ISR_TIMER_INI);
3633                 ecmd->rx_coalesce_usecs_irq = sky2_clk2us(hw, clks);
3634         }
3635
3636         ecmd->rx_max_coalesced_frames_irq = sky2_read8(hw, STAT_FIFO_ISR_WM);
3637
3638         return 0;
3639 }
3640
3641 /* Note: this affect both ports */
3642 static int sky2_set_coalesce(struct net_device *dev,
3643                              struct ethtool_coalesce *ecmd)
3644 {
3645         struct sky2_port *sky2 = netdev_priv(dev);
3646         struct sky2_hw *hw = sky2->hw;
3647         const u32 tmax = sky2_clk2us(hw, 0x0ffffff);
3648
3649         if (ecmd->tx_coalesce_usecs > tmax ||
3650             ecmd->rx_coalesce_usecs > tmax ||
3651             ecmd->rx_coalesce_usecs_irq > tmax)
3652                 return -EINVAL;
3653
3654         if (ecmd->tx_max_coalesced_frames >= sky2->tx_ring_size-1)
3655                 return -EINVAL;
3656         if (ecmd->rx_max_coalesced_frames > RX_MAX_PENDING)
3657                 return -EINVAL;
3658         if (ecmd->rx_max_coalesced_frames_irq >RX_MAX_PENDING)
3659                 return -EINVAL;
3660
3661         if (ecmd->tx_coalesce_usecs == 0)
3662                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_STOP);
3663         else {
3664                 sky2_write32(hw, STAT_TX_TIMER_INI,
3665                              sky2_us2clk(hw, ecmd->tx_coalesce_usecs));
3666                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_START);
3667         }
3668         sky2_write16(hw, STAT_TX_IDX_TH, ecmd->tx_max_coalesced_frames);
3669
3670         if (ecmd->rx_coalesce_usecs == 0)
3671                 sky2_write8(hw, STAT_LEV_TIMER_CTRL, TIM_STOP);
3672         else {
3673                 sky2_write32(hw, STAT_LEV_TIMER_INI,
3674                              sky2_us2clk(hw, ecmd->rx_coalesce_usecs));
3675                 sky2_write8(hw, STAT_LEV_TIMER_CTRL, TIM_START);
3676         }
3677         sky2_write8(hw, STAT_FIFO_WM, ecmd->rx_max_coalesced_frames);
3678
3679         if (ecmd->rx_coalesce_usecs_irq == 0)
3680                 sky2_write8(hw, STAT_ISR_TIMER_CTRL, TIM_STOP);
3681         else {
3682                 sky2_write32(hw, STAT_ISR_TIMER_INI,
3683                              sky2_us2clk(hw, ecmd->rx_coalesce_usecs_irq));
3684                 sky2_write8(hw, STAT_ISR_TIMER_CTRL, TIM_START);
3685         }
3686         sky2_write8(hw, STAT_FIFO_ISR_WM, ecmd->rx_max_coalesced_frames_irq);
3687         return 0;
3688 }
3689
3690 static void sky2_get_ringparam(struct net_device *dev,
3691                                struct ethtool_ringparam *ering)
3692 {
3693         struct sky2_port *sky2 = netdev_priv(dev);
3694
3695         ering->rx_max_pending = RX_MAX_PENDING;
3696         ering->rx_mini_max_pending = 0;
3697         ering->rx_jumbo_max_pending = 0;
3698         ering->tx_max_pending = TX_MAX_PENDING;
3699
3700         ering->rx_pending = sky2->rx_pending;
3701         ering->rx_mini_pending = 0;
3702         ering->rx_jumbo_pending = 0;
3703         ering->tx_pending = sky2->tx_pending;
3704 }
3705
3706 static int sky2_set_ringparam(struct net_device *dev,
3707                               struct ethtool_ringparam *ering)
3708 {
3709         struct sky2_port *sky2 = netdev_priv(dev);
3710
3711         if (ering->rx_pending > RX_MAX_PENDING ||
3712             ering->rx_pending < 8 ||
3713             ering->tx_pending < TX_MIN_PENDING ||
3714             ering->tx_pending > TX_MAX_PENDING)
3715                 return -EINVAL;
3716
3717         sky2_detach(dev);
3718
3719         sky2->rx_pending = ering->rx_pending;
3720         sky2->tx_pending = ering->tx_pending;
3721         sky2->tx_ring_size = roundup_pow_of_two(sky2->tx_pending+1);
3722
3723         return sky2_reattach(dev);
3724 }
3725
3726 static int sky2_get_regs_len(struct net_device *dev)
3727 {
3728         return 0x4000;
3729 }
3730
3731 /*
3732  * Returns copy of control register region
3733  * Note: ethtool_get_regs always provides full size (16k) buffer
3734  */
3735 static void sky2_get_regs(struct net_device *dev, struct ethtool_regs *regs,
3736                           void *p)
3737 {
3738         const struct sky2_port *sky2 = netdev_priv(dev);
3739         const void __iomem *io = sky2->hw->regs;
3740         unsigned int b;
3741
3742         regs->version = 1;
3743
3744         for (b = 0; b < 128; b++) {
3745                 /* This complicated switch statement is to make sure and
3746                  * only access regions that are unreserved.
3747                  * Some blocks are only valid on dual port cards.
3748                  * and block 3 has some special diagnostic registers that
3749                  * are poison.
3750                  */
3751                 switch (b) {
3752                 case 3:
3753                         /* skip diagnostic ram region */
3754                         memcpy_fromio(p + 0x10, io + 0x10, 128 - 0x10);
3755                         break;
3756
3757                 /* dual port cards only */
3758                 case 5:         /* Tx Arbiter 2 */
3759                 case 9:         /* RX2 */
3760                 case 14 ... 15: /* TX2 */
3761                 case 17: case 19: /* Ram Buffer 2 */
3762                 case 22 ... 23: /* Tx Ram Buffer 2 */
3763                 case 25:        /* Rx MAC Fifo 1 */
3764                 case 27:        /* Tx MAC Fifo 2 */
3765                 case 31:        /* GPHY 2 */
3766                 case 40 ... 47: /* Pattern Ram 2 */
3767                 case 52: case 54: /* TCP Segmentation 2 */
3768                 case 112 ... 116: /* GMAC 2 */
3769                         if (sky2->hw->ports == 1)
3770                                 goto reserved;
3771                         /* fall through */
3772                 case 0:         /* Control */
3773                 case 2:         /* Mac address */
3774                 case 4:         /* Tx Arbiter 1 */
3775                 case 7:         /* PCI express reg */
3776                 case 8:         /* RX1 */
3777                 case 12 ... 13: /* TX1 */
3778                 case 16: case 18:/* Rx Ram Buffer 1 */
3779                 case 20 ... 21: /* Tx Ram Buffer 1 */
3780                 case 24:        /* Rx MAC Fifo 1 */
3781                 case 26:        /* Tx MAC Fifo 1 */
3782                 case 28 ... 29: /* Descriptor and status unit */
3783                 case 30:        /* GPHY 1*/
3784                 case 32 ... 39: /* Pattern Ram 1 */
3785                 case 48: case 50: /* TCP Segmentation 1 */
3786                 case 56 ... 60: /* PCI space */
3787                 case 80 ... 84: /* GMAC 1 */
3788                         memcpy_fromio(p, io, 128);
3789                         break;
3790                 default:
3791 reserved:
3792                         memset(p, 0, 128);
3793                 }
3794
3795                 p += 128;
3796                 io += 128;
3797         }
3798 }
3799
3800 /* In order to do Jumbo packets on these chips, need to turn off the
3801  * transmit store/forward. Therefore checksum offload won't work.
3802  */
3803 static int no_tx_offload(struct net_device *dev)
3804 {
3805         const struct sky2_port *sky2 = netdev_priv(dev);
3806         const struct sky2_hw *hw = sky2->hw;
3807
3808         return dev->mtu > ETH_DATA_LEN && hw->chip_id == CHIP_ID_YUKON_EC_U;
3809 }
3810
3811 static int sky2_set_tx_csum(struct net_device *dev, u32 data)
3812 {
3813         if (data && no_tx_offload(dev))
3814                 return -EINVAL;
3815
3816         return ethtool_op_set_tx_csum(dev, data);
3817 }
3818
3819
3820 static int sky2_set_tso(struct net_device *dev, u32 data)
3821 {
3822         if (data && no_tx_offload(dev))
3823                 return -EINVAL;
3824
3825         return ethtool_op_set_tso(dev, data);
3826 }
3827
3828 static int sky2_get_eeprom_len(struct net_device *dev)
3829 {
3830         struct sky2_port *sky2 = netdev_priv(dev);
3831         struct sky2_hw *hw = sky2->hw;
3832         u16 reg2;
3833
3834         reg2 = sky2_pci_read16(hw, PCI_DEV_REG2);
3835         return 1 << ( ((reg2 & PCI_VPD_ROM_SZ) >> 14) + 8);
3836 }
3837
3838 static int sky2_vpd_wait(const struct sky2_hw *hw, int cap, u16 busy)
3839 {
3840         unsigned long start = jiffies;
3841
3842         while ( (sky2_pci_read16(hw, cap + PCI_VPD_ADDR) & PCI_VPD_ADDR_F) == busy) {
3843                 /* Can take up to 10.6 ms for write */
3844                 if (time_after(jiffies, start + HZ/4)) {
3845                         dev_err(&hw->pdev->dev, PFX "VPD cycle timed out");
3846                         return -ETIMEDOUT;
3847                 }
3848                 mdelay(1);
3849         }
3850
3851         return 0;
3852 }
3853
3854 static int sky2_vpd_read(struct sky2_hw *hw, int cap, void *data,
3855                          u16 offset, size_t length)
3856 {
3857         int rc = 0;
3858
3859         while (length > 0) {
3860                 u32 val;
3861
3862                 sky2_pci_write16(hw, cap + PCI_VPD_ADDR, offset);
3863                 rc = sky2_vpd_wait(hw, cap, 0);
3864                 if (rc)
3865                         break;
3866
3867                 val = sky2_pci_read32(hw, cap + PCI_VPD_DATA);
3868
3869                 memcpy(data, &val, min(sizeof(val), length));
3870                 offset += sizeof(u32);
3871                 data += sizeof(u32);
3872                 length -= sizeof(u32);
3873         }
3874
3875         return rc;
3876 }
3877
3878 static int sky2_vpd_write(struct sky2_hw *hw, int cap, const void *data,
3879                           u16 offset, unsigned int length)
3880 {
3881         unsigned int i;
3882         int rc = 0;
3883
3884         for (i = 0; i < length; i += sizeof(u32)) {
3885                 u32 val = *(u32 *)(data + i);
3886
3887                 sky2_pci_write32(hw, cap + PCI_VPD_DATA, val);
3888                 sky2_pci_write32(hw, cap + PCI_VPD_ADDR, offset | PCI_VPD_ADDR_F);
3889
3890                 rc = sky2_vpd_wait(hw, cap, PCI_VPD_ADDR_F);
3891                 if (rc)
3892                         break;
3893         }
3894         return rc;
3895 }
3896
3897 static int sky2_get_eeprom(struct net_device *dev, struct ethtool_eeprom *eeprom,
3898                            u8 *data)
3899 {
3900         struct sky2_port *sky2 = netdev_priv(dev);
3901         int cap = pci_find_capability(sky2->hw->pdev, PCI_CAP_ID_VPD);
3902
3903         if (!cap)
3904                 return -EINVAL;
3905
3906         eeprom->magic = SKY2_EEPROM_MAGIC;
3907
3908         return sky2_vpd_read(sky2->hw, cap, data, eeprom->offset, eeprom->len);
3909 }
3910
3911 static int sky2_set_eeprom(struct net_device *dev, struct ethtool_eeprom *eeprom,
3912                            u8 *data)
3913 {
3914         struct sky2_port *sky2 = netdev_priv(dev);
3915         int cap = pci_find_capability(sky2->hw->pdev, PCI_CAP_ID_VPD);
3916
3917         if (!cap)
3918                 return -EINVAL;
3919
3920         if (eeprom->magic != SKY2_EEPROM_MAGIC)
3921                 return -EINVAL;
3922
3923         /* Partial writes not supported */
3924         if ((eeprom->offset & 3) || (eeprom->len & 3))
3925                 return -EINVAL;
3926
3927         return sky2_vpd_write(sky2->hw, cap, data, eeprom->offset, eeprom->len);
3928 }
3929
3930
3931 static const struct ethtool_ops sky2_ethtool_ops = {
3932         .get_settings   = sky2_get_settings,
3933         .set_settings   = sky2_set_settings,
3934         .get_drvinfo    = sky2_get_drvinfo,
3935         .get_wol        = sky2_get_wol,
3936         .set_wol        = sky2_set_wol,
3937         .get_msglevel   = sky2_get_msglevel,
3938         .set_msglevel   = sky2_set_msglevel,
3939         .nway_reset     = sky2_nway_reset,
3940         .get_regs_len   = sky2_get_regs_len,
3941         .get_regs       = sky2_get_regs,
3942         .get_link       = ethtool_op_get_link,
3943         .get_eeprom_len = sky2_get_eeprom_len,
3944         .get_eeprom     = sky2_get_eeprom,
3945         .set_eeprom     = sky2_set_eeprom,
3946         .set_sg         = ethtool_op_set_sg,
3947         .set_tx_csum    = sky2_set_tx_csum,
3948         .set_tso        = sky2_set_tso,
3949         .get_rx_csum    = sky2_get_rx_csum,
3950         .set_rx_csum    = sky2_set_rx_csum,
3951         .get_strings    = sky2_get_strings,
3952         .get_coalesce   = sky2_get_coalesce,
3953         .set_coalesce   = sky2_set_coalesce,
3954         .get_ringparam  = sky2_get_ringparam,
3955         .set_ringparam  = sky2_set_ringparam,
3956         .get_pauseparam = sky2_get_pauseparam,
3957         .set_pauseparam = sky2_set_pauseparam,
3958         .phys_id        = sky2_phys_id,
3959         .get_sset_count = sky2_get_sset_count,
3960         .get_ethtool_stats = sky2_get_ethtool_stats,
3961 };
3962
3963 #ifdef CONFIG_SKY2_DEBUG
3964
3965 static struct dentry *sky2_debug;
3966
3967
3968 /*
3969  * Read and parse the first part of Vital Product Data
3970  */
3971 #define VPD_SIZE        128
3972 #define VPD_MAGIC       0x82
3973
3974 static const struct vpd_tag {
3975         char tag[2];
3976         char *label;
3977 } vpd_tags[] = {
3978         { "PN", "Part Number" },
3979         { "EC", "Engineering Level" },
3980         { "MN", "Manufacturer" },
3981         { "SN", "Serial Number" },
3982         { "YA", "Asset Tag" },
3983         { "VL", "First Error Log Message" },
3984         { "VF", "Second Error Log Message" },
3985         { "VB", "Boot Agent ROM Configuration" },
3986         { "VE", "EFI UNDI Configuration" },
3987 };
3988
3989 static void sky2_show_vpd(struct seq_file *seq, struct sky2_hw *hw)
3990 {
3991         size_t vpd_size;
3992         loff_t offs;
3993         u8 len;
3994         unsigned char *buf;
3995         u16 reg2;
3996
3997         reg2 = sky2_pci_read16(hw, PCI_DEV_REG2);
3998         vpd_size = 1 << ( ((reg2 & PCI_VPD_ROM_SZ) >> 14) + 8);
3999
4000         seq_printf(seq, "%s Product Data\n", pci_name(hw->pdev));
4001         buf = kmalloc(vpd_size, GFP_KERNEL);
4002         if (!buf) {
4003                 seq_puts(seq, "no memory!\n");
4004                 return;
4005         }
4006
4007         if (pci_read_vpd(hw->pdev, 0, vpd_size, buf) < 0) {
4008                 seq_puts(seq, "VPD read failed\n");
4009                 goto out;
4010         }
4011
4012         if (buf[0] != VPD_MAGIC) {
4013                 seq_printf(seq, "VPD tag mismatch: %#x\n", buf[0]);
4014                 goto out;
4015         }
4016         len = buf[1];
4017         if (len == 0 || len > vpd_size - 4) {
4018                 seq_printf(seq, "Invalid id length: %d\n", len);
4019                 goto out;
4020         }
4021
4022         seq_printf(seq, "%.*s\n", len, buf + 3);
4023         offs = len + 3;
4024
4025         while (offs < vpd_size - 4) {
4026                 int i;
4027
4028                 if (!memcmp("RW", buf + offs, 2))       /* end marker */
4029                         break;
4030                 len = buf[offs + 2];
4031                 if (offs + len + 3 >= vpd_size)
4032                         break;
4033
4034                 for (i = 0; i < ARRAY_SIZE(vpd_tags); i++) {
4035                         if (!memcmp(vpd_tags[i].tag, buf + offs, 2)) {
4036                                 seq_printf(seq, " %s: %.*s\n",
4037                                            vpd_tags[i].label, len, buf + offs + 3);
4038                                 break;
4039                         }
4040                 }
4041                 offs += len + 3;
4042         }
4043 out:
4044         kfree(buf);
4045 }
4046
4047 static int sky2_debug_show(struct seq_file *seq, void *v)
4048 {
4049         struct net_device *dev = seq->private;
4050         const struct sky2_port *sky2 = netdev_priv(dev);
4051         struct sky2_hw *hw = sky2->hw;
4052         unsigned port = sky2->port;
4053         unsigned idx, last;
4054         int sop;
4055
4056         sky2_show_vpd(seq, hw);
4057
4058         seq_printf(seq, "\nIRQ src=%x mask=%x control=%x\n",
4059                    sky2_read32(hw, B0_ISRC),
4060                    sky2_read32(hw, B0_IMSK),
4061                    sky2_read32(hw, B0_Y2_SP_ICR));
4062
4063         if (!netif_running(dev)) {
4064                 seq_printf(seq, "network not running\n");
4065                 return 0;
4066         }
4067
4068         napi_disable(&hw->napi);
4069         last = sky2_read16(hw, STAT_PUT_IDX);
4070
4071         if (hw->st_idx == last)
4072                 seq_puts(seq, "Status ring (empty)\n");
4073         else {
4074                 seq_puts(seq, "Status ring\n");
4075                 for (idx = hw->st_idx; idx != last && idx < STATUS_RING_SIZE;
4076                      idx = RING_NEXT(idx, STATUS_RING_SIZE)) {
4077                         const struct sky2_status_le *le = hw->st_le + idx;
4078                         seq_printf(seq, "[%d] %#x %d %#x\n",
4079                                    idx, le->opcode, le->length, le->status);
4080                 }
4081                 seq_puts(seq, "\n");
4082         }
4083
4084         seq_printf(seq, "Tx ring pending=%u...%u report=%d done=%d\n",
4085                    sky2->tx_cons, sky2->tx_prod,
4086                    sky2_read16(hw, port == 0 ? STAT_TXA1_RIDX : STAT_TXA2_RIDX),
4087                    sky2_read16(hw, Q_ADDR(txqaddr[port], Q_DONE)));
4088
4089         /* Dump contents of tx ring */
4090         sop = 1;
4091         for (idx = sky2->tx_next; idx != sky2->tx_prod && idx < sky2->tx_ring_size;
4092              idx = RING_NEXT(idx, sky2->tx_ring_size)) {
4093                 const struct sky2_tx_le *le = sky2->tx_le + idx;
4094                 u32 a = le32_to_cpu(le->addr);
4095
4096                 if (sop)
4097                         seq_printf(seq, "%u:", idx);
4098                 sop = 0;
4099
4100                 switch(le->opcode & ~HW_OWNER) {
4101                 case OP_ADDR64:
4102                         seq_printf(seq, " %#x:", a);
4103                         break;
4104                 case OP_LRGLEN:
4105                         seq_printf(seq, " mtu=%d", a);
4106                         break;
4107                 case OP_VLAN:
4108                         seq_printf(seq, " vlan=%d", be16_to_cpu(le->length));
4109                         break;
4110                 case OP_TCPLISW:
4111                         seq_printf(seq, " csum=%#x", a);
4112                         break;
4113                 case OP_LARGESEND:
4114                         seq_printf(seq, " tso=%#x(%d)", a, le16_to_cpu(le->length));
4115                         break;
4116                 case OP_PACKET:
4117                         seq_printf(seq, " %#x(%d)", a, le16_to_cpu(le->length));
4118                         break;
4119                 case OP_BUFFER:
4120                         seq_printf(seq, " frag=%#x(%d)", a, le16_to_cpu(le->length));
4121                         break;
4122                 default:
4123                         seq_printf(seq, " op=%#x,%#x(%d)", le->opcode,
4124                                    a, le16_to_cpu(le->length));
4125                 }
4126
4127                 if (le->ctrl & EOP) {
4128                         seq_putc(seq, '\n');
4129                         sop = 1;
4130                 }
4131         }
4132
4133         seq_printf(seq, "\nRx ring hw get=%d put=%d last=%d\n",
4134                    sky2_read16(hw, Y2_QADDR(rxqaddr[port], PREF_UNIT_GET_IDX)),
4135                    sky2_read16(hw, Y2_QADDR(rxqaddr[port], PREF_UNIT_PUT_IDX)),
4136                    sky2_read16(hw, Y2_QADDR(rxqaddr[port], PREF_UNIT_LAST_IDX)));
4137
4138         sky2_read32(hw, B0_Y2_SP_LISR);
4139         napi_enable(&hw->napi);
4140         return 0;
4141 }
4142
4143 static int sky2_debug_open(struct inode *inode, struct file *file)
4144 {
4145         return single_open(file, sky2_debug_show, inode->i_private);
4146 }
4147
4148 static const struct file_operations sky2_debug_fops = {
4149         .owner          = THIS_MODULE,
4150         .open           = sky2_debug_open,
4151         .read           = seq_read,
4152         .llseek         = seq_lseek,
4153         .release        = single_release,
4154 };
4155
4156 /*
4157  * Use network device events to create/remove/rename
4158  * debugfs file entries
4159  */
4160 static int sky2_device_event(struct notifier_block *unused,
4161                              unsigned long event, void *ptr)
4162 {
4163         struct net_device *dev = ptr;
4164         struct sky2_port *sky2 = netdev_priv(dev);
4165
4166         if (dev->netdev_ops->ndo_open != sky2_up || !sky2_debug)
4167                 return NOTIFY_DONE;
4168
4169         switch(event) {
4170         case NETDEV_CHANGENAME:
4171                 if (sky2->debugfs) {
4172                         sky2->debugfs = debugfs_rename(sky2_debug, sky2->debugfs,
4173                                                        sky2_debug, dev->name);
4174                 }
4175                 break;
4176
4177         case NETDEV_GOING_DOWN:
4178                 if (sky2->debugfs) {
4179                         printk(KERN_DEBUG PFX "%s: remove debugfs\n",
4180                                dev->name);
4181                         debugfs_remove(sky2->debugfs);
4182                         sky2->debugfs = NULL;
4183                 }
4184                 break;
4185
4186         case NETDEV_UP:
4187                 sky2->debugfs = debugfs_create_file(dev->name, S_IRUGO,
4188                                                     sky2_debug, dev,
4189                                                     &sky2_debug_fops);
4190                 if (IS_ERR(sky2->debugfs))
4191                         sky2->debugfs = NULL;
4192         }
4193
4194         return NOTIFY_DONE;
4195 }
4196
4197 static struct notifier_block sky2_notifier = {
4198         .notifier_call = sky2_device_event,
4199 };
4200
4201
4202 static __init void sky2_debug_init(void)
4203 {
4204         struct dentry *ent;
4205
4206         ent = debugfs_create_dir("sky2", NULL);
4207         if (!ent || IS_ERR(ent))
4208                 return;
4209
4210         sky2_debug = ent;
4211         register_netdevice_notifier(&sky2_notifier);
4212 }
4213
4214 static __exit void sky2_debug_cleanup(void)
4215 {
4216         if (sky2_debug) {
4217                 unregister_netdevice_notifier(&sky2_notifier);
4218                 debugfs_remove(sky2_debug);
4219                 sky2_debug = NULL;
4220         }
4221 }
4222
4223 #else
4224 #define sky2_debug_init()
4225 #define sky2_debug_cleanup()
4226 #endif
4227
4228 /* Two copies of network device operations to handle special case of
4229    not allowing netpoll on second port */
4230 static const struct net_device_ops sky2_netdev_ops[2] = {
4231   {
4232         .ndo_open               = sky2_up,
4233         .ndo_stop               = sky2_down,
4234         .ndo_start_xmit         = sky2_xmit_frame,
4235         .ndo_do_ioctl           = sky2_ioctl,
4236         .ndo_validate_addr      = eth_validate_addr,
4237         .ndo_set_mac_address    = sky2_set_mac_address,
4238         .ndo_set_multicast_list = sky2_set_multicast,
4239         .ndo_change_mtu         = sky2_change_mtu,
4240         .ndo_tx_timeout         = sky2_tx_timeout,
4241 #ifdef SKY2_VLAN_TAG_USED
4242         .ndo_vlan_rx_register   = sky2_vlan_rx_register,
4243 #endif
4244 #ifdef CONFIG_NET_POLL_CONTROLLER
4245         .ndo_poll_controller    = sky2_netpoll,
4246 #endif
4247   },
4248   {
4249         .ndo_open               = sky2_up,
4250         .ndo_stop               = sky2_down,
4251         .ndo_start_xmit         = sky2_xmit_frame,
4252         .ndo_do_ioctl           = sky2_ioctl,
4253         .ndo_validate_addr      = eth_validate_addr,
4254         .ndo_set_mac_address    = sky2_set_mac_address,
4255         .ndo_set_multicast_list = sky2_set_multicast,
4256         .ndo_change_mtu         = sky2_change_mtu,
4257         .ndo_tx_timeout         = sky2_tx_timeout,
4258 #ifdef SKY2_VLAN_TAG_USED
4259         .ndo_vlan_rx_register   = sky2_vlan_rx_register,
4260 #endif
4261   },
4262 };
4263
4264 /* Initialize network device */
4265 static __devinit struct net_device *sky2_init_netdev(struct sky2_hw *hw,
4266                                                      unsigned port,
4267                                                      int highmem, int wol)
4268 {
4269         struct sky2_port *sky2;
4270         struct net_device *dev = alloc_etherdev(sizeof(*sky2));
4271
4272         if (!dev) {
4273                 dev_err(&hw->pdev->dev, "etherdev alloc failed\n");
4274                 return NULL;
4275         }
4276
4277         SET_NETDEV_DEV(dev, &hw->pdev->dev);
4278         dev->irq = hw->pdev->irq;
4279         SET_ETHTOOL_OPS(dev, &sky2_ethtool_ops);
4280         dev->watchdog_timeo = TX_WATCHDOG;
4281         dev->netdev_ops = &sky2_netdev_ops[port];
4282
4283         sky2 = netdev_priv(dev);
4284         sky2->netdev = dev;
4285         sky2->hw = hw;
4286         sky2->msg_enable = netif_msg_init(debug, default_msg);
4287
4288         /* Auto speed and flow control */
4289         sky2->flags = SKY2_FLAG_AUTO_SPEED | SKY2_FLAG_AUTO_PAUSE;
4290         if (hw->chip_id != CHIP_ID_YUKON_XL)
4291                 sky2->flags |= SKY2_FLAG_RX_CHECKSUM;
4292
4293         sky2->flow_mode = FC_BOTH;
4294
4295         sky2->duplex = -1;
4296         sky2->speed = -1;
4297         sky2->advertising = sky2_supported_modes(hw);
4298         sky2->wol = wol;
4299
4300         spin_lock_init(&sky2->phy_lock);
4301
4302         sky2->tx_pending = TX_DEF_PENDING;
4303         sky2->tx_ring_size = roundup_pow_of_two(TX_DEF_PENDING+1);
4304         sky2->rx_pending = RX_DEF_PENDING;
4305
4306         hw->dev[port] = dev;
4307
4308         sky2->port = port;
4309
4310         dev->features |= NETIF_F_TSO | NETIF_F_IP_CSUM | NETIF_F_SG;
4311         if (highmem)
4312                 dev->features |= NETIF_F_HIGHDMA;
4313
4314 #ifdef SKY2_VLAN_TAG_USED
4315         /* The workaround for FE+ status conflicts with VLAN tag detection. */
4316         if (!(sky2->hw->chip_id == CHIP_ID_YUKON_FE_P &&
4317               sky2->hw->chip_rev == CHIP_REV_YU_FE2_A0)) {
4318                 dev->features |= NETIF_F_HW_VLAN_TX | NETIF_F_HW_VLAN_RX;
4319         }
4320 #endif
4321
4322         /* read the mac address */
4323         memcpy_fromio(dev->dev_addr, hw->regs + B2_MAC_1 + port * 8, ETH_ALEN);
4324         memcpy(dev->perm_addr, dev->dev_addr, dev->addr_len);
4325
4326         return dev;
4327 }
4328
4329 static void __devinit sky2_show_addr(struct net_device *dev)
4330 {
4331         const struct sky2_port *sky2 = netdev_priv(dev);
4332
4333         if (netif_msg_probe(sky2))
4334                 printk(KERN_INFO PFX "%s: addr %pM\n",
4335                        dev->name, dev->dev_addr);
4336 }
4337
4338 /* Handle software interrupt used during MSI test */
4339 static irqreturn_t __devinit sky2_test_intr(int irq, void *dev_id)
4340 {
4341         struct sky2_hw *hw = dev_id;
4342         u32 status = sky2_read32(hw, B0_Y2_SP_ISRC2);
4343
4344         if (status == 0)
4345                 return IRQ_NONE;
4346
4347         if (status & Y2_IS_IRQ_SW) {
4348                 hw->flags |= SKY2_HW_USE_MSI;
4349                 wake_up(&hw->msi_wait);
4350                 sky2_write8(hw, B0_CTST, CS_CL_SW_IRQ);
4351         }
4352         sky2_write32(hw, B0_Y2_SP_ICR, 2);
4353
4354         return IRQ_HANDLED;
4355 }
4356
4357 /* Test interrupt path by forcing a a software IRQ */
4358 static int __devinit sky2_test_msi(struct sky2_hw *hw)
4359 {
4360         struct pci_dev *pdev = hw->pdev;
4361         int err;
4362
4363         init_waitqueue_head (&hw->msi_wait);
4364
4365         sky2_write32(hw, B0_IMSK, Y2_IS_IRQ_SW);
4366
4367         err = request_irq(pdev->irq, sky2_test_intr, 0, DRV_NAME, hw);
4368         if (err) {
4369                 dev_err(&pdev->dev, "cannot assign irq %d\n", pdev->irq);
4370                 return err;
4371         }
4372
4373         sky2_write8(hw, B0_CTST, CS_ST_SW_IRQ);
4374         sky2_read8(hw, B0_CTST);
4375
4376         wait_event_timeout(hw->msi_wait, (hw->flags & SKY2_HW_USE_MSI), HZ/10);
4377
4378         if (!(hw->flags & SKY2_HW_USE_MSI)) {
4379                 /* MSI test failed, go back to INTx mode */
4380                 dev_info(&pdev->dev, "No interrupt generated using MSI, "
4381                          "switching to INTx mode.\n");
4382
4383                 err = -EOPNOTSUPP;
4384                 sky2_write8(hw, B0_CTST, CS_CL_SW_IRQ);
4385         }
4386
4387         sky2_write32(hw, B0_IMSK, 0);
4388         sky2_read32(hw, B0_IMSK);
4389
4390         free_irq(pdev->irq, hw);
4391
4392         return err;
4393 }
4394
4395 /* This driver supports yukon2 chipset only */
4396 static const char *sky2_name(u8 chipid, char *buf, int sz)
4397 {
4398         const char *name[] = {
4399                 "XL",           /* 0xb3 */
4400                 "EC Ultra",     /* 0xb4 */
4401                 "Extreme",      /* 0xb5 */
4402                 "EC",           /* 0xb6 */
4403                 "FE",           /* 0xb7 */
4404                 "FE+",          /* 0xb8 */
4405                 "Supreme",      /* 0xb9 */
4406                 "UL 2",         /* 0xba */
4407         };
4408
4409         if (chipid >= CHIP_ID_YUKON_XL && chipid < CHIP_ID_YUKON_UL_2)
4410                 strncpy(buf, name[chipid - CHIP_ID_YUKON_XL], sz);
4411         else
4412                 snprintf(buf, sz, "(chip %#x)", chipid);
4413         return buf;
4414 }
4415
4416 static int __devinit sky2_probe(struct pci_dev *pdev,
4417                                 const struct pci_device_id *ent)
4418 {
4419         struct net_device *dev;
4420         struct sky2_hw *hw;
4421         int err, using_dac = 0, wol_default;
4422         u32 reg;
4423         char buf1[16];
4424
4425         err = pci_enable_device(pdev);
4426         if (err) {
4427                 dev_err(&pdev->dev, "cannot enable PCI device\n");
4428                 goto err_out;
4429         }
4430
4431         /* Get configuration information
4432          * Note: only regular PCI config access once to test for HW issues
4433          *       other PCI access through shared memory for speed and to
4434          *       avoid MMCONFIG problems.
4435          */
4436         err = pci_read_config_dword(pdev, PCI_DEV_REG2, &reg);
4437         if (err) {
4438                 dev_err(&pdev->dev, "PCI read config failed\n");
4439                 goto err_out;
4440         }
4441
4442         if (~reg == 0) {
4443                 dev_err(&pdev->dev, "PCI configuration read error\n");
4444                 goto err_out;
4445         }
4446
4447         err = pci_request_regions(pdev, DRV_NAME);
4448         if (err) {
4449                 dev_err(&pdev->dev, "cannot obtain PCI resources\n");
4450                 goto err_out_disable;
4451         }
4452
4453         pci_set_master(pdev);
4454
4455         if (sizeof(dma_addr_t) > sizeof(u32) &&
4456             !(err = pci_set_dma_mask(pdev, DMA_BIT_MASK(64)))) {
4457                 using_dac = 1;
4458                 err = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(64));
4459                 if (err < 0) {
4460                         dev_err(&pdev->dev, "unable to obtain 64 bit DMA "
4461                                 "for consistent allocations\n");
4462                         goto err_out_free_regions;
4463                 }
4464         } else {
4465                 err = pci_set_dma_mask(pdev, DMA_BIT_MASK(32));
4466                 if (err) {
4467                         dev_err(&pdev->dev, "no usable DMA configuration\n");
4468                         goto err_out_free_regions;
4469                 }
4470         }
4471
4472
4473 #ifdef __BIG_ENDIAN
4474         /* The sk98lin vendor driver uses hardware byte swapping but
4475          * this driver uses software swapping.
4476          */
4477         reg &= ~PCI_REV_DESC;
4478         err = pci_write_config_dword(pdev,PCI_DEV_REG2, reg);
4479         if (err) {
4480                 dev_err(&pdev->dev, "PCI write config failed\n");
4481                 goto err_out_free_regions;
4482         }
4483 #endif
4484
4485         wol_default = device_may_wakeup(&pdev->dev) ? WAKE_MAGIC : 0;
4486
4487         err = -ENOMEM;
4488         hw = kzalloc(sizeof(*hw), GFP_KERNEL);
4489         if (!hw) {
4490                 dev_err(&pdev->dev, "cannot allocate hardware struct\n");
4491                 goto err_out_free_regions;
4492         }
4493
4494         hw->pdev = pdev;
4495
4496         hw->regs = ioremap_nocache(pci_resource_start(pdev, 0), 0x4000);
4497         if (!hw->regs) {
4498                 dev_err(&pdev->dev, "cannot map device registers\n");
4499                 goto err_out_free_hw;
4500         }
4501
4502         /* ring for status responses */
4503         hw->st_le = pci_alloc_consistent(pdev, STATUS_LE_BYTES, &hw->st_dma);
4504         if (!hw->st_le)
4505                 goto err_out_iounmap;
4506
4507         err = sky2_init(hw);
4508         if (err)
4509                 goto err_out_iounmap;
4510
4511         dev_info(&pdev->dev, "Yukon-2 %s chip revision %d\n",
4512                  sky2_name(hw->chip_id, buf1, sizeof(buf1)), hw->chip_rev);
4513
4514         sky2_reset(hw);
4515
4516         dev = sky2_init_netdev(hw, 0, using_dac, wol_default);
4517         if (!dev) {
4518                 err = -ENOMEM;
4519                 goto err_out_free_pci;
4520         }
4521
4522         if (!disable_msi && pci_enable_msi(pdev) == 0) {
4523                 err = sky2_test_msi(hw);
4524                 if (err == -EOPNOTSUPP)
4525                         pci_disable_msi(pdev);
4526                 else if (err)
4527                         goto err_out_free_netdev;
4528         }
4529
4530         err = register_netdev(dev);
4531         if (err) {
4532                 dev_err(&pdev->dev, "cannot register net device\n");
4533                 goto err_out_free_netdev;
4534         }
4535
4536         netif_napi_add(dev, &hw->napi, sky2_poll, NAPI_WEIGHT);
4537
4538         err = request_irq(pdev->irq, sky2_intr,
4539                           (hw->flags & SKY2_HW_USE_MSI) ? 0 : IRQF_SHARED,
4540                           dev->name, hw);
4541         if (err) {
4542                 dev_err(&pdev->dev, "cannot assign irq %d\n", pdev->irq);
4543                 goto err_out_unregister;
4544         }
4545         sky2_write32(hw, B0_IMSK, Y2_IS_BASE);
4546         napi_enable(&hw->napi);
4547
4548         sky2_show_addr(dev);
4549
4550         if (hw->ports > 1) {
4551                 struct net_device *dev1;
4552
4553                 err = -ENOMEM;
4554                 dev1 = sky2_init_netdev(hw, 1, using_dac, wol_default);
4555                 if (dev1 && (err = register_netdev(dev1)) == 0)
4556                         sky2_show_addr(dev1);
4557                 else {
4558                         dev_warn(&pdev->dev,
4559                                  "register of second port failed (%d)\n", err);
4560                         hw->dev[1] = NULL;
4561                         hw->ports = 1;
4562                         if (dev1)
4563                                 free_netdev(dev1);
4564                 }
4565         }
4566
4567         setup_timer(&hw->watchdog_timer, sky2_watchdog, (unsigned long) hw);
4568         INIT_WORK(&hw->restart_work, sky2_restart);
4569
4570         pci_set_drvdata(pdev, hw);
4571
4572         return 0;
4573
4574 err_out_unregister:
4575         if (hw->flags & SKY2_HW_USE_MSI)
4576                 pci_disable_msi(pdev);
4577         unregister_netdev(dev);
4578 err_out_free_netdev:
4579         free_netdev(dev);
4580 err_out_free_pci:
4581         sky2_write8(hw, B0_CTST, CS_RST_SET);
4582         pci_free_consistent(pdev, STATUS_LE_BYTES, hw->st_le, hw->st_dma);
4583 err_out_iounmap:
4584         iounmap(hw->regs);
4585 err_out_free_hw:
4586         kfree(hw);
4587 err_out_free_regions:
4588         pci_release_regions(pdev);
4589 err_out_disable:
4590         pci_disable_device(pdev);
4591 err_out:
4592         pci_set_drvdata(pdev, NULL);
4593         return err;
4594 }
4595
4596 static void __devexit sky2_remove(struct pci_dev *pdev)
4597 {
4598         struct sky2_hw *hw = pci_get_drvdata(pdev);
4599         int i;
4600
4601         if (!hw)
4602                 return;
4603
4604         del_timer_sync(&hw->watchdog_timer);
4605         cancel_work_sync(&hw->restart_work);
4606
4607         for (i = hw->ports-1; i >= 0; --i)
4608                 unregister_netdev(hw->dev[i]);
4609
4610         sky2_write32(hw, B0_IMSK, 0);
4611
4612         sky2_power_aux(hw);
4613
4614         sky2_write8(hw, B0_CTST, CS_RST_SET);
4615         sky2_read8(hw, B0_CTST);
4616
4617         free_irq(pdev->irq, hw);
4618         if (hw->flags & SKY2_HW_USE_MSI)
4619                 pci_disable_msi(pdev);
4620         pci_free_consistent(pdev, STATUS_LE_BYTES, hw->st_le, hw->st_dma);
4621         pci_release_regions(pdev);
4622         pci_disable_device(pdev);
4623
4624         for (i = hw->ports-1; i >= 0; --i)
4625                 free_netdev(hw->dev[i]);
4626
4627         iounmap(hw->regs);
4628         kfree(hw);
4629
4630         pci_set_drvdata(pdev, NULL);
4631 }
4632
4633 #ifdef CONFIG_PM
4634 static int sky2_suspend(struct pci_dev *pdev, pm_message_t state)
4635 {
4636         struct sky2_hw *hw = pci_get_drvdata(pdev);
4637         int i, wol = 0;
4638
4639         if (!hw)
4640                 return 0;
4641
4642         del_timer_sync(&hw->watchdog_timer);
4643         cancel_work_sync(&hw->restart_work);
4644
4645         rtnl_lock();
4646         for (i = 0; i < hw->ports; i++) {
4647                 struct net_device *dev = hw->dev[i];
4648                 struct sky2_port *sky2 = netdev_priv(dev);
4649
4650                 sky2_detach(dev);
4651
4652                 if (sky2->wol)
4653                         sky2_wol_init(sky2);
4654
4655                 wol |= sky2->wol;
4656         }
4657
4658         sky2_write32(hw, B0_IMSK, 0);
4659         napi_disable(&hw->napi);
4660         sky2_power_aux(hw);
4661         rtnl_unlock();
4662
4663         pci_save_state(pdev);
4664         pci_enable_wake(pdev, pci_choose_state(pdev, state), wol);
4665         pci_set_power_state(pdev, pci_choose_state(pdev, state));
4666
4667         return 0;
4668 }
4669
4670 static int sky2_resume(struct pci_dev *pdev)
4671 {
4672         struct sky2_hw *hw = pci_get_drvdata(pdev);
4673         int i, err;
4674
4675         if (!hw)
4676                 return 0;
4677
4678         err = pci_set_power_state(pdev, PCI_D0);
4679         if (err)
4680                 goto out;
4681
4682         err = pci_restore_state(pdev);
4683         if (err)
4684                 goto out;
4685
4686         pci_enable_wake(pdev, PCI_D0, 0);
4687
4688         /* Re-enable all clocks */
4689         if (hw->chip_id == CHIP_ID_YUKON_EX ||
4690             hw->chip_id == CHIP_ID_YUKON_EC_U ||
4691             hw->chip_id == CHIP_ID_YUKON_FE_P)
4692                 sky2_pci_write32(hw, PCI_DEV_REG3, 0);
4693
4694         sky2_reset(hw);
4695         sky2_write32(hw, B0_IMSK, Y2_IS_BASE);
4696         napi_enable(&hw->napi);
4697
4698         rtnl_lock();
4699         for (i = 0; i < hw->ports; i++) {
4700                 err = sky2_reattach(hw->dev[i]);
4701                 if (err)
4702                         goto out;
4703         }
4704         rtnl_unlock();
4705
4706         return 0;
4707 out:
4708         rtnl_unlock();
4709
4710         dev_err(&pdev->dev, "resume failed (%d)\n", err);
4711         pci_disable_device(pdev);
4712         return err;
4713 }
4714 #endif
4715
4716 static void sky2_shutdown(struct pci_dev *pdev)
4717 {
4718         struct sky2_hw *hw = pci_get_drvdata(pdev);
4719         int i, wol = 0;
4720
4721         if (!hw)
4722                 return;
4723
4724         rtnl_lock();
4725         del_timer_sync(&hw->watchdog_timer);
4726
4727         for (i = 0; i < hw->ports; i++) {
4728                 struct net_device *dev = hw->dev[i];
4729                 struct sky2_port *sky2 = netdev_priv(dev);
4730
4731                 if (sky2->wol) {
4732                         wol = 1;
4733                         sky2_wol_init(sky2);
4734                 }
4735         }
4736
4737         if (wol)
4738                 sky2_power_aux(hw);
4739         rtnl_unlock();
4740
4741         pci_enable_wake(pdev, PCI_D3hot, wol);
4742         pci_enable_wake(pdev, PCI_D3cold, wol);
4743
4744         pci_disable_device(pdev);
4745         pci_set_power_state(pdev, PCI_D3hot);
4746 }
4747
4748 static struct pci_driver sky2_driver = {
4749         .name = DRV_NAME,
4750         .id_table = sky2_id_table,
4751         .probe = sky2_probe,
4752         .remove = __devexit_p(sky2_remove),
4753 #ifdef CONFIG_PM
4754         .suspend = sky2_suspend,
4755         .resume = sky2_resume,
4756 #endif
4757         .shutdown = sky2_shutdown,
4758 };
4759
4760 static int __init sky2_init_module(void)
4761 {
4762         pr_info(PFX "driver version " DRV_VERSION "\n");
4763
4764         sky2_debug_init();
4765         return pci_register_driver(&sky2_driver);
4766 }
4767
4768 static void __exit sky2_cleanup_module(void)
4769 {
4770         pci_unregister_driver(&sky2_driver);
4771         sky2_debug_cleanup();
4772 }
4773
4774 module_init(sky2_init_module);
4775 module_exit(sky2_cleanup_module);
4776
4777 MODULE_DESCRIPTION("Marvell Yukon 2 Gigabit Ethernet driver");
4778 MODULE_AUTHOR("Stephen Hemminger <shemminger@linux-foundation.org>");
4779 MODULE_LICENSE("GPL");
4780 MODULE_VERSION(DRV_VERSION);