drivers/net/netxen/netxen_nic.h

   1 /*
   2  * Copyright (C) 2003 - 2006 NetXen, Inc.
   3  * All rights reserved.
   4  *
   5  * This program is free software; you can redistribute it and/or
   6  * modify it under the terms of the GNU General Public License
   7  * as published by the Free Software Foundation; either version 2
   8  * of the License, or (at your option) any later version.
   9  *
  10  * This program is distributed in the hope that it will be useful, but
  11  * WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 59 Temple Place - Suite 330, Boston,
  18  * MA  02111-1307, USA.
  19  *
  20  * The full GNU General Public License is included in this distribution
  21  * in the file called LICENSE.
  22  *
  23  * Contact Information:
  24  *    info@netxen.com
  25  * NetXen,
  26  * 3965 Freedom Circle, Fourth floor,
  27  * Santa Clara, CA 95054
  28  */
  29
  30 #ifndef _NETXEN_NIC_H_
  31 #define _NETXEN_NIC_H_
  32
  33 #include <linux/module.h>
  34 #include <linux/kernel.h>
  35 #include <linux/types.h>
  36 #include <linux/compiler.h>
  37 #include <linux/slab.h>
  38 #include <linux/delay.h>
  39 #include <linux/init.h>
  40 #include <linux/ioport.h>
  41 #include <linux/pci.h>
  42 #include <linux/netdevice.h>
  43 #include <linux/etherdevice.h>
  44 #include <linux/ip.h>
  45 #include <linux/in.h>
  46 #include <linux/tcp.h>
  47 #include <linux/skbuff.h>
  48 #include <linux/version.h>
  49
  50 #include <linux/ethtool.h>
  51 #include <linux/mii.h>
  52 #include <linux/interrupt.h>
  53 #include <linux/timer.h>
  54
  55 #include <linux/mm.h>
  56 #include <linux/mman.h>
  57
  58 #include <asm/system.h>
  59 #include <asm/io.h>
  60 #include <asm/byteorder.h>
  61 #include <asm/uaccess.h>
  62 #include <asm/pgtable.h>
  63
  64 #include "netxen_nic_hw.h"
  65
  66 #define NETXEN_NIC_BUILD_NO     "1"
  67 #define _NETXEN_NIC_LINUX_MAJOR 3
  68 #define _NETXEN_NIC_LINUX_MINOR 3
  69 #define _NETXEN_NIC_LINUX_SUBVERSION 2
  70 #define NETXEN_NIC_LINUX_VERSIONID  "3.3.2" "-" NETXEN_NIC_BUILD_NO
  71 #define NETXEN_NIC_FW_VERSIONID "3.3.2"
  72
  73 #define RCV_DESC_RINGSIZE       \
  74         (sizeof(struct rcv_desc) * adapter->max_rx_desc_count)
  75 #define STATUS_DESC_RINGSIZE    \
  76         (sizeof(struct status_desc)* adapter->max_rx_desc_count)
  77 #define LRO_DESC_RINGSIZE       \
  78         (sizeof(rcvDesc_t) * adapter->max_lro_rx_desc_count)
  79 #define TX_RINGSIZE     \
  80         (sizeof(struct netxen_cmd_buffer) * adapter->max_tx_desc_count)
  81 #define RCV_BUFFSIZE    \
  82         (sizeof(struct netxen_rx_buffer) * rcv_desc->max_rx_desc_count)
  83 #define find_diff_among(a,b,range) ((a)<(b)?((b)-(a)):((b)+(range)-(a)))
  84
  85 #define NETXEN_NETDEV_STATUS            0x1
  86 #define NETXEN_RCV_PRODUCER_OFFSET      0
  87 #define NETXEN_RCV_PEG_DB_ID            2
  88 #define NETXEN_HOST_DUMMY_DMA_SIZE 1024
  89
  90 #define ADDR_IN_WINDOW1(off)    \
  91         ((off > NETXEN_CRB_PCIX_HOST2) && (off < NETXEN_CRB_MAX)) ? 1 : 0
  92 /*
  93  * In netxen_nic_down(), we must wait for any pending callback requests into
  94  * netxen_watchdog_task() to complete; eg otherwise the watchdog_timer could be
  95  * reenabled right after it is deleted in netxen_nic_down(). FLUSH_SCHEDULED_WORK()
  96  * does this synchronization.
  97  *
  98  * Normally, schedule_work()/flush_scheduled_work() could have worked, but
  99  * netxen_nic_close() is invoked with kernel rtnl lock held. netif_carrier_off()
 100  * call in netxen_nic_close() triggers a schedule_work(&linkwatch_work), and a
 101  * subsequent call to flush_scheduled_work() in netxen_nic_down() would cause
 102  * linkwatch_event() to be executed which also attempts to acquire the rtnl
 103  * lock thus causing a deadlock.
 104  */
 105
 106 #define SCHEDULE_WORK(tp)       queue_work(netxen_workq, tp)
 107 #define FLUSH_SCHEDULED_WORK()  flush_workqueue(netxen_workq)
 108 extern struct workqueue_struct *netxen_workq;
 109
 110 /*
 111  * normalize a 64MB crb address to 32MB PCI window
 112  * To use NETXEN_CRB_NORMALIZE, window _must_ be set to 1
 113  */
 114 #define NETXEN_CRB_NORMAL(reg)  \
 115         ((reg) - NETXEN_CRB_PCIX_HOST2 + NETXEN_CRB_PCIX_HOST)
 116
 117 #define NETXEN_CRB_NORMALIZE(adapter, reg) \
 118         pci_base_offset(adapter, NETXEN_CRB_NORMAL(reg))
 119
 120 #define DB_NORMALIZE(adapter, off) \
 121         (adapter->ahw.db_base + (off))
 122
 123 #define NX_P2_C0                0x24
 124 #define NX_P2_C1                0x25
 125
 126 #define FIRST_PAGE_GROUP_START  0
 127 #define FIRST_PAGE_GROUP_END    0x100000
 128
 129 #define SECOND_PAGE_GROUP_START 0x4000000
 130 #define SECOND_PAGE_GROUP_END   0x66BC000
 131
 132 #define THIRD_PAGE_GROUP_START  0x70E4000
 133 #define THIRD_PAGE_GROUP_END    0x8000000
 134
 135 #define FIRST_PAGE_GROUP_SIZE  FIRST_PAGE_GROUP_END - FIRST_PAGE_GROUP_START
 136 #define SECOND_PAGE_GROUP_SIZE SECOND_PAGE_GROUP_END - SECOND_PAGE_GROUP_START
 137 #define THIRD_PAGE_GROUP_SIZE  THIRD_PAGE_GROUP_END - THIRD_PAGE_GROUP_START
 138
 139 #define MAX_RX_BUFFER_LENGTH            1760
 140 #define MAX_RX_JUMBO_BUFFER_LENGTH      9046
 141 #define MAX_RX_LRO_BUFFER_LENGTH        ((48*1024)-512)
 142 #define RX_DMA_MAP_LEN                  (MAX_RX_BUFFER_LENGTH - 2)
 143 #define RX_JUMBO_DMA_MAP_LEN    \
 144         (MAX_RX_JUMBO_BUFFER_LENGTH - 2)
 145 #define RX_LRO_DMA_MAP_LEN              (MAX_RX_LRO_BUFFER_LENGTH - 2)
 146 #define NETXEN_ROM_ROUNDUP              0x80000000ULL
 147
 148 /*
 149  * Maximum number of ring contexts
 150  */
 151 #define MAX_RING_CTX 1
 152
 153 /* Opcodes to be used with the commands */
 154 enum {
 155         TX_ETHER_PKT = 0x01,
 156 /* The following opcodes are for IP checksum    */
 157         TX_TCP_PKT,
 158         TX_UDP_PKT,
 159         TX_IP_PKT,
 160         TX_TCP_LSO,
 161         TX_IPSEC,
 162         TX_IPSEC_CMD
 163 };
 164
 165 /* The following opcodes are for internal consumption. */
 166 #define NETXEN_CONTROL_OP       0x10
 167 #define PEGNET_REQUEST          0x11
 168
 169 #define MAX_NUM_CARDS           4
 170
 171 #define MAX_BUFFERS_PER_CMD     32
 172
 173 /*
 174  * Following are the states of the Phantom. Phantom will set them and
 175  * Host will read to check if the fields are correct.
 176  */
 177 #define PHAN_INITIALIZE_START           0xff00
 178 #define PHAN_INITIALIZE_FAILED          0xffff
 179 #define PHAN_INITIALIZE_COMPLETE        0xff01
 180
 181 /* Host writes the following to notify that it has done the init-handshake */
 182 #define PHAN_INITIALIZE_ACK     0xf00f
 183
 184 #define NUM_RCV_DESC_RINGS      3       /* No of Rcv Descriptor contexts */
 185
 186 /* descriptor types */
 187 #define RCV_DESC_NORMAL         0x01
 188 #define RCV_DESC_JUMBO          0x02
 189 #define RCV_DESC_LRO            0x04
 190 #define RCV_DESC_NORMAL_CTXID   0
 191 #define RCV_DESC_JUMBO_CTXID    1
 192 #define RCV_DESC_LRO_CTXID      2
 193
 194 #define RCV_DESC_TYPE(ID) \
 195         ((ID == RCV_DESC_JUMBO_CTXID)   \
 196                 ? RCV_DESC_JUMBO        \
 197                 : ((ID == RCV_DESC_LRO_CTXID)   \
 198                         ? RCV_DESC_LRO :        \
 199                         (RCV_DESC_NORMAL)))
 200
 201 #define MAX_CMD_DESCRIPTORS             1024
 202 #define MAX_RCV_DESCRIPTORS             32768
 203 #define MAX_JUMBO_RCV_DESCRIPTORS       4096
 204 #define MAX_LRO_RCV_DESCRIPTORS         2048
 205 #define MAX_RCVSTATUS_DESCRIPTORS       MAX_RCV_DESCRIPTORS
 206 #define MAX_JUMBO_RCV_DESC      MAX_JUMBO_RCV_DESCRIPTORS
 207 #define MAX_RCV_DESC            MAX_RCV_DESCRIPTORS
 208 #define MAX_RCVSTATUS_DESC      MAX_RCV_DESCRIPTORS
 209 #define MAX_EPG_DESCRIPTORS     (MAX_CMD_DESCRIPTORS * 8)
 210 #define NUM_RCV_DESC            (MAX_RCV_DESC + MAX_JUMBO_RCV_DESCRIPTORS + \
 211                                  MAX_LRO_RCV_DESCRIPTORS)
 212 #define MIN_TX_COUNT    4096
 213 #define MIN_RX_COUNT    4096
 214 #define NETXEN_CTX_SIGNATURE    0xdee0
 215 #define NETXEN_RCV_PRODUCER(ringid)     (ringid)
 216 #define MAX_FRAME_SIZE  0x10000 /* 64K MAX size for LSO */
 217
 218 #define PHAN_PEG_RCV_INITIALIZED        0xff01
 219 #define PHAN_PEG_RCV_START_INITIALIZE   0xff00
 220
 221 #define get_next_index(index, length)   \
 222         (((index) + 1) & ((length) - 1))
 223
 224 #define get_index_range(index,length,count)     \
 225         (((index) + (count)) & ((length) - 1))
 226
 227 #define MPORT_SINGLE_FUNCTION_MODE 0x1111
 228
 229 extern unsigned long long netxen_dma_mask;
 230
 231 /*
 232  * NetXen host-peg signal message structure
 233  *
 234  *      Bit 0-1         : peg_id => 0x2 for tx and 01 for rx
 235  *      Bit 2           : priv_id => must be 1
 236  *      Bit 3-17        : count => for doorbell
 237  *      Bit 18-27       : ctx_id => Context id
 238  *      Bit 28-31       : opcode
 239  */
 240
 241 typedef u32 netxen_ctx_msg;
 242
 243 #define _netxen_set_bits(config_word, start, bits, val) {\
 244         unsigned long long mask = (((1ULL << (bits)) - 1) << (start));  \
 245         unsigned long long value = (val);       \
 246         (config_word) &= ~mask; \
 247         (config_word) |= (((value) << (start)) & mask); \
 248 }
 249
 250 #define netxen_set_msg_peg_id(config_word, val) \
 251         _netxen_set_bits(config_word, 0, 2, val)
 252 #define netxen_set_msg_privid(config_word)      \
 253         set_bit(2, (unsigned long*)&config_word)
 254 #define netxen_set_msg_count(config_word, val)  \
 255         _netxen_set_bits(config_word, 3, 15, val)
 256 #define netxen_set_msg_ctxid(config_word, val)  \
 257         _netxen_set_bits(config_word, 18, 10, val)
 258 #define netxen_set_msg_opcode(config_word, val) \
 259         _netxen_set_bits(config_word, 28, 4, val)
 260
 261 struct netxen_rcv_context {
 262         u32 rcv_ring_addr_lo;
 263         u32 rcv_ring_addr_hi;
 264         u32 rcv_ring_size;
 265         u32 rsrvd;
 266 };
 267
 268 struct netxen_ring_ctx {
 269
 270         /* one command ring */
 271         u64 cmd_consumer_offset;
 272         u32 cmd_ring_addr_lo;
 273         u32 cmd_ring_addr_hi;
 274         u32 cmd_ring_size;
 275         u32 rsrvd;
 276
 277         /* three receive rings */
 278         struct netxen_rcv_context rcv_ctx[3];
 279
 280         /* one status ring */
 281         u32 sts_ring_addr_lo;
 282         u32 sts_ring_addr_hi;
 283         u32 sts_ring_size;
 284
 285         u32 ctx_id;
 286 } __attribute__ ((aligned(64)));
 287
 288 /*
 289  * Following data structures describe the descriptors that will be used.
 290  * Added fileds of tcpHdrSize and ipHdrSize, The driver needs to do it only when
 291  * we are doing LSO (above the 1500 size packet) only.
 292  */
 293
 294 /*
 295  * The size of reference handle been changed to 16 bits to pass the MSS fields
 296  * for the LSO packet
 297  */
 298
 299 #define FLAGS_CHECKSUM_ENABLED  0x01
 300 #define FLAGS_LSO_ENABLED       0x02
 301 #define FLAGS_IPSEC_SA_ADD      0x04
 302 #define FLAGS_IPSEC_SA_DELETE   0x08
 303 #define FLAGS_VLAN_TAGGED       0x10
 304
 305 #define netxen_set_cmd_desc_port(cmd_desc, var) \
 306         ((cmd_desc)->port_ctxid |= ((var) & 0x0F))
 307
 308 #define netxen_set_cmd_desc_flags(cmd_desc, val)        \
 309         _netxen_set_bits((cmd_desc)->flags_opcode, 0, 7, val)
 310 #define netxen_set_cmd_desc_opcode(cmd_desc, val)       \
 311         _netxen_set_bits((cmd_desc)->flags_opcode, 7, 6, val)
 312
 313 #define netxen_set_cmd_desc_num_of_buff(cmd_desc, val)  \
 314         _netxen_set_bits((cmd_desc)->num_of_buffers_total_length, 0, 8, val);
 315 #define netxen_set_cmd_desc_totallength(cmd_desc, val)  \
 316         _netxen_set_bits((cmd_desc)->num_of_buffers_total_length, 8, 24, val);
 317
 318 #define netxen_get_cmd_desc_opcode(cmd_desc)    \
 319         (((cmd_desc)->flags_opcode >> 7) & 0x003F)
 320 #define netxen_get_cmd_desc_totallength(cmd_desc)       \
 321         (((cmd_desc)->num_of_buffers_total_length >> 8) & 0x0FFFFFF)
 322
 323 struct cmd_desc_type0 {
 324         u8 tcp_hdr_offset;      /* For LSO only */
 325         u8 ip_hdr_offset;       /* For LSO only */
 326         /* Bit pattern: 0-6 flags, 7-12 opcode, 13-15 unused */
 327         u16 flags_opcode;
 328         /* Bit pattern: 0-7 total number of segments,
 329            8-31 Total size of the packet */
 330         u32 num_of_buffers_total_length;
 331         union {
 332                 struct {
 333                         u32 addr_low_part2;
 334                         u32 addr_high_part2;
 335                 };
 336                 u64 addr_buffer2;
 337         };
 338
 339         u16 reference_handle;   /* changed to u16 to add mss */
 340         u16 mss;                /* passed by NDIS_PACKET for LSO */
 341         /* Bit pattern 0-3 port, 0-3 ctx id */
 342         u8 port_ctxid;
 343         u8 total_hdr_length;    /* LSO only : MAC+IP+TCP Hdr size */
 344         u16 conn_id;            /* IPSec offoad only */
 345
 346         union {
 347                 struct {
 348                         u32 addr_low_part3;
 349                         u32 addr_high_part3;
 350                 };
 351                 u64 addr_buffer3;
 352         };
 353         union {
 354                 struct {
 355                         u32 addr_low_part1;
 356                         u32 addr_high_part1;
 357                 };
 358                 u64 addr_buffer1;
 359         };
 360
 361         u16 buffer1_length;
 362         u16 buffer2_length;
 363         u16 buffer3_length;
 364         u16 buffer4_length;
 365
 366         union {
 367                 struct {
 368                         u32 addr_low_part4;
 369                         u32 addr_high_part4;
 370                 };
 371                 u64 addr_buffer4;
 372         };
 373
 374         u64 unused;
 375
 376 } __attribute__ ((aligned(64)));
 377
 378 /* Note: sizeof(rcv_desc) should always be a mutliple of 2 */
 379 struct rcv_desc {
 380         u16 reference_handle;
 381         u16 reserved;
 382         u32 buffer_length;      /* allocated buffer length (usually 2K) */
 383         u64 addr_buffer;
 384 };
 385
 386 /* opcode field in status_desc */
 387 #define RCV_NIC_PKT     (0xA)
 388 #define STATUS_NIC_PKT  ((RCV_NIC_PKT) << 12)
 389
 390 /* for status field in status_desc */
 391 #define STATUS_NEED_CKSUM       (1)
 392 #define STATUS_CKSUM_OK         (2)
 393
 394 /* owner bits of status_desc */
 395 #define STATUS_OWNER_HOST       (0x1)
 396 #define STATUS_OWNER_PHANTOM    (0x2)
 397
 398 #define NETXEN_PROT_IP          (1)
 399 #define NETXEN_PROT_UNKNOWN     (0)
 400
 401 /* Note: sizeof(status_desc) should always be a mutliple of 2 */
 402
 403 #define netxen_get_sts_desc_lro_cnt(status_desc)        \
 404         ((status_desc)->lro & 0x7F)
 405 #define netxen_get_sts_desc_lro_last_frag(status_desc)  \
 406         (((status_desc)->lro & 0x80) >> 7)
 407
 408 #define netxen_get_sts_port(status_desc)        \
 409         ((status_desc)->status_desc_data & 0x0F)
 410 #define netxen_get_sts_status(status_desc)      \
 411         (((status_desc)->status_desc_data >> 4) & 0x0F)
 412 #define netxen_get_sts_type(status_desc)        \
 413         (((status_desc)->status_desc_data >> 8) & 0x0F)
 414 #define netxen_get_sts_totallength(status_desc) \
 415         (((status_desc)->status_desc_data >> 12) & 0xFFFF)
 416 #define netxen_get_sts_refhandle(status_desc)   \
 417         (((status_desc)->status_desc_data >> 28) & 0xFFFF)
 418 #define netxen_get_sts_prot(status_desc)        \
 419         (((status_desc)->status_desc_data >> 44) & 0x0F)
 420 #define netxen_get_sts_owner(status_desc)       \
 421         (((status_desc)->status_desc_data >> 56) & 0x03)
 422 #define netxen_get_sts_opcode(status_desc)      \
 423         (((status_desc)->status_desc_data >> 58) & 0x03F)
 424
 425 #define netxen_clear_sts_owner(status_desc)     \
 426         ((status_desc)->status_desc_data &=     \
 427         ~(((unsigned long long)3) << 56 ))
 428 #define netxen_set_sts_owner(status_desc, val)  \
 429         ((status_desc)->status_desc_data |=     \
 430         (((unsigned long long)((val) & 0x3)) << 56 ))
 431
 432 struct status_desc {
 433         /* Bit pattern: 0-3 port, 4-7 status, 8-11 type, 12-27 total_length
 434            28-43 reference_handle, 44-47 protocol, 48-52 unused
 435            53-55 desc_cnt, 56-57 owner, 58-63 opcode
 436          */
 437         u64 status_desc_data;
 438         u32 hash_value;
 439         u8 hash_type;
 440         u8 msg_type;
 441         u8 unused;
 442         /* Bit pattern: 0-6 lro_count indicates frag sequence,
 443            7 last_frag indicates last frag */
 444         u8 lro;
 445 } __attribute__ ((aligned(8)));
 446
 447 enum {
 448         NETXEN_RCV_PEG_0 = 0,
 449         NETXEN_RCV_PEG_1
 450 };
 451 /* The version of the main data structure */
 452 #define NETXEN_BDINFO_VERSION 1
 453
 454 /* Magic number to let user know flash is programmed */
 455 #define NETXEN_BDINFO_MAGIC 0x12345678
 456
 457 /* Max number of Gig ports on a Phantom board */
 458 #define NETXEN_MAX_PORTS 4
 459
 460 typedef enum {
 461         NETXEN_BRDTYPE_P1_BD = 0x0000,
 462         NETXEN_BRDTYPE_P1_SB = 0x0001,
 463         NETXEN_BRDTYPE_P1_SMAX = 0x0002,
 464         NETXEN_BRDTYPE_P1_SOCK = 0x0003,
 465
 466         NETXEN_BRDTYPE_P2_SOCK_31 = 0x0008,
 467         NETXEN_BRDTYPE_P2_SOCK_35 = 0x0009,
 468         NETXEN_BRDTYPE_P2_SB35_4G = 0x000a,
 469         NETXEN_BRDTYPE_P2_SB31_10G = 0x000b,
 470         NETXEN_BRDTYPE_P2_SB31_2G = 0x000c,
 471
 472         NETXEN_BRDTYPE_P2_SB31_10G_IMEZ = 0x000d,
 473         NETXEN_BRDTYPE_P2_SB31_10G_HMEZ = 0x000e,
 474         NETXEN_BRDTYPE_P2_SB31_10G_CX4 = 0x000f
 475 } netxen_brdtype_t;
 476
 477 typedef enum {
 478         NETXEN_BRDMFG_INVENTEC = 1
 479 } netxen_brdmfg;
 480
 481 typedef enum {
 482         MEM_ORG_128Mbx4 = 0x0,  /* DDR1 only */
 483         MEM_ORG_128Mbx8 = 0x1,  /* DDR1 only */
 484         MEM_ORG_128Mbx16 = 0x2, /* DDR1 only */
 485         MEM_ORG_256Mbx4 = 0x3,
 486         MEM_ORG_256Mbx8 = 0x4,
 487         MEM_ORG_256Mbx16 = 0x5,
 488         MEM_ORG_512Mbx4 = 0x6,
 489         MEM_ORG_512Mbx8 = 0x7,
 490         MEM_ORG_512Mbx16 = 0x8,
 491         MEM_ORG_1Gbx4 = 0x9,
 492         MEM_ORG_1Gbx8 = 0xa,
 493         MEM_ORG_1Gbx16 = 0xb,
 494         MEM_ORG_2Gbx4 = 0xc,
 495         MEM_ORG_2Gbx8 = 0xd,
 496         MEM_ORG_2Gbx16 = 0xe,
 497         MEM_ORG_128Mbx32 = 0x10002,     /* GDDR only */
 498         MEM_ORG_256Mbx32 = 0x10005      /* GDDR only */
 499 } netxen_mn_mem_org_t;
 500
 501 typedef enum {
 502         MEM_ORG_512Kx36 = 0x0,
 503         MEM_ORG_1Mx36 = 0x1,
 504         MEM_ORG_2Mx36 = 0x2
 505 } netxen_sn_mem_org_t;
 506
 507 typedef enum {
 508         MEM_DEPTH_4MB = 0x1,
 509         MEM_DEPTH_8MB = 0x2,
 510         MEM_DEPTH_16MB = 0x3,
 511         MEM_DEPTH_32MB = 0x4,
 512         MEM_DEPTH_64MB = 0x5,
 513         MEM_DEPTH_128MB = 0x6,
 514         MEM_DEPTH_256MB = 0x7,
 515         MEM_DEPTH_512MB = 0x8,
 516         MEM_DEPTH_1GB = 0x9,
 517         MEM_DEPTH_2GB = 0xa,
 518         MEM_DEPTH_4GB = 0xb,
 519         MEM_DEPTH_8GB = 0xc,
 520         MEM_DEPTH_16GB = 0xd,
 521         MEM_DEPTH_32GB = 0xe
 522 } netxen_mem_depth_t;
 523
 524 struct netxen_board_info {
 525         u32 header_version;
 526
 527         u32 board_mfg;
 528         u32 board_type;
 529         u32 board_num;
 530         u32 chip_id;
 531         u32 chip_minor;
 532         u32 chip_major;
 533         u32 chip_pkg;
 534         u32 chip_lot;
 535
 536         u32 port_mask;          /* available niu ports */
 537         u32 peg_mask;           /* available pegs */
 538         u32 icache_ok;          /* can we run with icache? */
 539         u32 dcache_ok;          /* can we run with dcache? */
 540         u32 casper_ok;
 541
 542         u32 mac_addr_lo_0;
 543         u32 mac_addr_lo_1;
 544         u32 mac_addr_lo_2;
 545         u32 mac_addr_lo_3;
 546
 547         /* MN-related config */
 548         u32 mn_sync_mode;       /* enable/ sync shift cclk/ sync shift mclk */
 549         u32 mn_sync_shift_cclk;
 550         u32 mn_sync_shift_mclk;
 551         u32 mn_wb_en;
 552         u32 mn_crystal_freq;    /* in MHz */
 553         u32 mn_speed;           /* in MHz */
 554         u32 mn_org;
 555         u32 mn_depth;
 556         u32 mn_ranks_0;         /* ranks per slot */
 557         u32 mn_ranks_1;         /* ranks per slot */
 558         u32 mn_rd_latency_0;
 559         u32 mn_rd_latency_1;
 560         u32 mn_rd_latency_2;
 561         u32 mn_rd_latency_3;
 562         u32 mn_rd_latency_4;
 563         u32 mn_rd_latency_5;
 564         u32 mn_rd_latency_6;
 565         u32 mn_rd_latency_7;
 566         u32 mn_rd_latency_8;
 567         u32 mn_dll_val[18];
 568         u32 mn_mode_reg;        /* MIU DDR Mode Register */
 569         u32 mn_ext_mode_reg;    /* MIU DDR Extended Mode Register */
 570         u32 mn_timing_0;        /* MIU Memory Control Timing Rgister */
 571         u32 mn_timing_1;        /* MIU Extended Memory Ctrl Timing Register */
 572         u32 mn_timing_2;        /* MIU Extended Memory Ctrl Timing2 Register */
 573
 574         /* SN-related config */
 575         u32 sn_sync_mode;       /* enable/ sync shift cclk / sync shift mclk */
 576         u32 sn_pt_mode;         /* pass through mode */
 577         u32 sn_ecc_en;
 578         u32 sn_wb_en;
 579         u32 sn_crystal_freq;
 580         u32 sn_speed;
 581         u32 sn_org;
 582         u32 sn_depth;
 583         u32 sn_dll_tap;
 584         u32 sn_rd_latency;
 585
 586         u32 mac_addr_hi_0;
 587         u32 mac_addr_hi_1;
 588         u32 mac_addr_hi_2;
 589         u32 mac_addr_hi_3;
 590
 591         u32 magic;              /* indicates flash has been initialized */
 592
 593         u32 mn_rdimm;
 594         u32 mn_dll_override;
 595
 596 };
 597
 598 #define FLASH_NUM_PORTS         (4)
 599
 600 struct netxen_flash_mac_addr {
 601         u32 flash_addr[32];
 602 };
 603
 604 struct netxen_user_old_info {
 605         u8 flash_md5[16];
 606         u8 crbinit_md5[16];
 607         u8 brdcfg_md5[16];
 608         /* bootloader */
 609         u32 bootld_version;
 610         u32 bootld_size;
 611         u8 bootld_md5[16];
 612         /* image */
 613         u32 image_version;
 614         u32 image_size;
 615         u8 image_md5[16];
 616         /* primary image status */
 617         u32 primary_status;
 618         u32 secondary_present;
 619
 620         /* MAC address , 4 ports */
 621         struct netxen_flash_mac_addr mac_addr[FLASH_NUM_PORTS];
 622 };
 623 #define FLASH_NUM_MAC_PER_PORT  32
 624 struct netxen_user_info {
 625         u8 flash_md5[16 * 64];
 626         /* bootloader */
 627         u32 bootld_version;
 628         u32 bootld_size;
 629         /* image */
 630         u32 image_version;
 631         u32 image_size;
 632         /* primary image status */
 633         u32 primary_status;
 634         u32 secondary_present;
 635
 636         /* MAC address , 4 ports, 32 address per port */
 637         u64 mac_addr[FLASH_NUM_PORTS * FLASH_NUM_MAC_PER_PORT];
 638         u32 sub_sys_id;
 639         u8 serial_num[32];
 640
 641         /* Any user defined data */
 642 };
 643
 644 /*
 645  * Flash Layout - new format.
 646  */
 647 struct netxen_new_user_info {
 648         u8 flash_md5[16 * 64];
 649         /* bootloader */
 650         u32 bootld_version;
 651         u32 bootld_size;
 652         /* image */
 653         u32 image_version;
 654         u32 image_size;
 655         /* primary image status */
 656         u32 primary_status;
 657         u32 secondary_present;
 658
 659         /* MAC address , 4 ports, 32 address per port */
 660         u64 mac_addr[FLASH_NUM_PORTS * FLASH_NUM_MAC_PER_PORT];
 661         u32 sub_sys_id;
 662         u8 serial_num[32];
 663
 664         /* Any user defined data */
 665 };
 666
 667 #define SECONDARY_IMAGE_PRESENT 0xb3b4b5b6
 668 #define SECONDARY_IMAGE_ABSENT  0xffffffff
 669 #define PRIMARY_IMAGE_GOOD      0x5a5a5a5a
 670 #define PRIMARY_IMAGE_BAD       0xffffffff
 671
 672 /* Flash memory map */
 673 typedef enum {
 674         CRBINIT_START = 0,      /* Crbinit section */
 675         BRDCFG_START = 0x4000,  /* board config */
 676         INITCODE_START = 0x6000,        /* pegtune code */
 677         BOOTLD_START = 0x10000, /* bootld */
 678         IMAGE_START = 0x43000,  /* compressed image */
 679         SECONDARY_START = 0x200000,     /* backup images */
 680         PXE_START = 0x3E0000,   /* user defined region */
 681         USER_START = 0x3E8000,  /* User defined region for new boards */
 682         FIXED_START = 0x3F0000  /* backup of crbinit */
 683 } netxen_flash_map_t;
 684
 685 #define USER_START_OLD PXE_START        /* for backward compatibility */
 686
 687 #define FLASH_START             (CRBINIT_START)
 688 #define INIT_SECTOR             (0)
 689 #define PRIMARY_START           (BOOTLD_START)
 690 #define FLASH_CRBINIT_SIZE      (0x4000)
 691 #define FLASH_BRDCFG_SIZE       (sizeof(struct netxen_board_info))
 692 #define FLASH_USER_SIZE         (sizeof(struct netxen_user_info)/sizeof(u32))
 693 #define FLASH_SECONDARY_SIZE    (USER_START-SECONDARY_START)
 694 #define NUM_PRIMARY_SECTORS     (0x20)
 695 #define NUM_CONFIG_SECTORS      (1)
 696 #define PFX "NetXen: "
 697 extern char netxen_nic_driver_name[];
 698
 699 /* Note: Make sure to not call this before adapter->port is valid */
 700 #if !defined(NETXEN_DEBUG)
 701 #define DPRINTK(klevel, fmt, args...)   do { \
 702         } while (0)
 703 #else
 704 #define DPRINTK(klevel, fmt, args...)   do { \
 705         printk(KERN_##klevel PFX "%s: %s: " fmt, __FUNCTION__,\
 706                 (adapter != NULL && \
 707                 adapter->port[0] != NULL && \
 708                 adapter->port[0]->netdev != NULL) ? \
 709                 adapter->port[0]->netdev->name : NULL, \
 710                 ## args); } while(0)
 711 #endif
 712
 713 /* Number of status descriptors to handle per interrupt */
 714 #define MAX_STATUS_HANDLE       (128)
 715
 716 /*
 717  * netxen_skb_frag{} is to contain mapping info for each SG list. This
 718  * has to be freed when DMA is complete. This is part of netxen_tx_buffer{}.
 719  */
 720 struct netxen_skb_frag {
 721         u64 dma;
 722         u32 length;
 723 };
 724
 725 /*    Following defines are for the state of the buffers    */
 726 #define NETXEN_BUFFER_FREE      0
 727 #define NETXEN_BUFFER_BUSY      1
 728
 729 /*
 730  * There will be one netxen_buffer per skb packet.    These will be
 731  * used to save the dma info for pci_unmap_page()
 732  */
 733 struct netxen_cmd_buffer {
 734         struct sk_buff *skb;
 735         struct netxen_skb_frag frag_array[MAX_BUFFERS_PER_CMD + 1];
 736         u32 total_length;
 737         u32 mss;
 738         u16 port;
 739         u8 cmd;
 740         u8 frag_count;
 741         unsigned long time_stamp;
 742         u32 state;
 743 };
 744
 745 /* In rx_buffer, we do not need multiple fragments as is a single buffer */
 746 struct netxen_rx_buffer {
 747         struct sk_buff *skb;
 748         u64 dma;
 749         u16 ref_handle;
 750         u16 state;
 751         u32 lro_expected_frags;
 752         u32 lro_current_frags;
 753         u32 lro_length;
 754 };
 755
 756 /* Board types */
 757 #define NETXEN_NIC_GBE  0x01
 758 #define NETXEN_NIC_XGBE 0x02
 759
 760 /*
 761  * One hardware_context{} per adapter
 762  * contains interrupt info as well shared hardware info.
 763  */
 764 struct netxen_hardware_context {
 765         struct pci_dev *pdev;
 766         void __iomem *pci_base0;
 767         void __iomem *pci_base1;
 768         void __iomem *pci_base2;
 769         void __iomem *db_base;
 770         unsigned long db_len;
 771
 772         u8 revision_id;
 773         u16 board_type;
 774         u16 max_ports;
 775         struct netxen_board_info boardcfg;
 776         u32 xg_linkup;
 777         u32 qg_linksup;
 778         /* Address of cmd ring in Phantom */
 779         struct cmd_desc_type0 *cmd_desc_head;
 780         struct pci_dev *cmd_desc_pdev;
 781         dma_addr_t cmd_desc_phys_addr;
 782         struct netxen_adapter *adapter;
 783 };
 784
 785 #define RCV_RING_LRO    RCV_DESC_LRO
 786
 787 #define MINIMUM_ETHERNET_FRAME_SIZE     64      /* With FCS */
 788 #define ETHERNET_FCS_SIZE               4
 789
 790 struct netxen_adapter_stats {
 791         u64 ints;
 792         u64 hostints;
 793         u64 otherints;
 794         u64 process_rcv;
 795         u64 process_xmit;
 796         u64 noxmitdone;
 797         u64 xmitcsummed;
 798         u64 post_called;
 799         u64 posted;
 800         u64 lastposted;
 801         u64 goodskbposts;
 802 };
 803
 804 /*
 805  * Rcv Descriptor Context. One such per Rcv Descriptor. There may
 806  * be one Rcv Descriptor for normal packets, one for jumbo and may be others.
 807  */
 808 struct netxen_rcv_desc_ctx {
 809         u32 flags;
 810         u32 producer;
 811         u32 rcv_pending;        /* Num of bufs posted in phantom */
 812         u32 rcv_free;           /* Num of bufs in free list */
 813         dma_addr_t phys_addr;
 814         struct pci_dev *phys_pdev;
 815         struct rcv_desc *desc_head;     /* address of rx ring in Phantom */
 816         u32 max_rx_desc_count;
 817         u32 dma_size;
 818         u32 skb_size;
 819         struct netxen_rx_buffer *rx_buf_arr;    /* rx buffers for receive   */
 820         int begin_alloc;
 821 };
 822
 823 /*
 824  * Receive context. There is one such structure per instance of the
 825  * receive processing. Any state information that is relevant to
 826  * the receive, and is must be in this structure. The global data may be
 827  * present elsewhere.
 828  */
 829 struct netxen_recv_context {
 830         struct netxen_rcv_desc_ctx rcv_desc[NUM_RCV_DESC_RINGS];
 831         u32 status_rx_producer;
 832         u32 status_rx_consumer;
 833         dma_addr_t rcv_status_desc_phys_addr;
 834         struct pci_dev *rcv_status_desc_pdev;
 835         struct status_desc *rcv_status_desc_head;
 836 };
 837
 838 #define NETXEN_NIC_MSI_ENABLED 0x02
 839 #define NETXEN_DMA_MASK 0xfffffffe
 840 #define NETXEN_DB_MAPSIZE_BYTES    0x1000
 841
 842 struct netxen_dummy_dma {
 843         void *addr;
 844         dma_addr_t phys_addr;
 845 };
 846
 847 struct netxen_adapter {
 848         struct netxen_hardware_context ahw;
 849         int port_count;         /* Number of configured ports  */
 850         int active_ports;       /* Number of open ports */
 851         struct netxen_port *port[NETXEN_MAX_PORTS];     /* ptr to each port  */
 852         spinlock_t tx_lock;
 853         spinlock_t lock;
 854         struct work_struct watchdog_task;
 855         struct work_struct tx_timeout_task;
 856         struct net_device *netdev;
 857         struct timer_list watchdog_timer;
 858
 859         u32 curr_window;
 860
 861         u32 cmd_producer;
 862         u32 *cmd_consumer;
 863
 864         u32 last_cmd_consumer;
 865         u32 max_tx_desc_count;
 866         u32 max_rx_desc_count;
 867         u32 max_jumbo_rx_desc_count;
 868         u32 max_lro_rx_desc_count;
 869         /* Num of instances active on cmd buffer ring */
 870         u32 proc_cmd_buf_counter;
 871
 872         u32 num_threads, total_threads; /*Use to keep track of xmit threads */
 873
 874         u32 flags;
 875         u32 irq;
 876         int driver_mismatch;
 877         u32 temp;
 878
 879         struct netxen_adapter_stats stats;
 880
 881         struct netxen_cmd_buffer *cmd_buf_arr;  /* Command buffers for xmit */
 882
 883         /*
 884          * Receive instances. These can be either one per port,
 885          * or one per peg, etc.
 886          */
 887         struct netxen_recv_context recv_ctx[MAX_RCV_CTX];
 888
 889         int is_up;
 890         int number;
 891         struct netxen_dummy_dma dummy_dma;
 892
 893         /* Context interface shared between card and host */
 894         struct netxen_ring_ctx *ctx_desc;
 895         struct pci_dev *ctx_desc_pdev;
 896         dma_addr_t ctx_desc_phys_addr;
 897         int (*enable_phy_interrupts) (struct netxen_adapter *, int);
 898         int (*disable_phy_interrupts) (struct netxen_adapter *, int);
 899         void (*handle_phy_intr) (struct netxen_adapter *);
 900         int (*macaddr_set) (struct netxen_port *, netxen_ethernet_macaddr_t);
 901         int (*set_mtu) (struct netxen_port *, int);
 902         int (*set_promisc) (struct netxen_adapter *, int,
 903                             netxen_niu_prom_mode_t);
 904         int (*unset_promisc) (struct netxen_adapter *, int,
 905                               netxen_niu_prom_mode_t);
 906         int (*phy_read) (struct netxen_adapter *, long phy, long reg, u32 *);
 907         int (*phy_write) (struct netxen_adapter *, long phy, long reg, u32 val);
 908         int (*init_port) (struct netxen_adapter *, int);
 909         void (*init_niu) (struct netxen_adapter *);
 910         int (*stop_port) (struct netxen_adapter *, int);
 911 };                              /* netxen_adapter structure */
 912
 913 /* Max number of xmit producer threads that can run simultaneously */
 914 #define MAX_XMIT_PRODUCERS              16
 915
 916 struct netxen_port_stats {
 917         u64 rcvdbadskb;
 918         u64 xmitcalled;
 919         u64 xmitedframes;
 920         u64 xmitfinished;
 921         u64 badskblen;
 922         u64 nocmddescriptor;
 923         u64 polled;
 924         u64 uphappy;
 925         u64 updropped;
 926         u64 uplcong;
 927         u64 uphcong;
 928         u64 upmcong;
 929         u64 updunno;
 930         u64 skbfreed;
 931         u64 txdropped;
 932         u64 txnullskb;
 933         u64 csummed;
 934         u64 no_rcv;
 935         u64 rxbytes;
 936         u64 txbytes;
 937 };
 938
 939 struct netxen_port {
 940         struct netxen_adapter *adapter;
 941
 942         u16 portnum;            /* GBE port number */
 943         u16 link_speed;
 944         u16 link_duplex;
 945         u16 link_autoneg;
 946
 947         int flags;
 948
 949         struct net_device *netdev;
 950         struct pci_dev *pdev;
 951         struct net_device_stats net_stats;
 952         struct netxen_port_stats stats;
 953 };
 954
 955 #define PCI_OFFSET_FIRST_RANGE(adapter, off)    \
 956         ((adapter)->ahw.pci_base0 + (off))
 957 #define PCI_OFFSET_SECOND_RANGE(adapter, off)   \
 958         ((adapter)->ahw.pci_base1 + (off) - SECOND_PAGE_GROUP_START)
 959 #define PCI_OFFSET_THIRD_RANGE(adapter, off)    \
 960         ((adapter)->ahw.pci_base2 + (off) - THIRD_PAGE_GROUP_START)
 961
 962 static inline void __iomem *pci_base_offset(struct netxen_adapter *adapter,
 963                                             unsigned long off)
 964 {
 965         if ((off < FIRST_PAGE_GROUP_END) && (off >= FIRST_PAGE_GROUP_START)) {
 966                 return (adapter->ahw.pci_base0 + off);
 967         } else if ((off < SECOND_PAGE_GROUP_END) &&
 968                    (off >= SECOND_PAGE_GROUP_START)) {
 969                 return (adapter->ahw.pci_base1 + off - SECOND_PAGE_GROUP_START);
 970         } else if ((off < THIRD_PAGE_GROUP_END) &&
 971                    (off >= THIRD_PAGE_GROUP_START)) {
 972                 return (adapter->ahw.pci_base2 + off - THIRD_PAGE_GROUP_START);
 973         }
 974         return NULL;
 975 }
 976
 977 static inline void __iomem *pci_base(struct netxen_adapter *adapter,
 978                                      unsigned long off)
 979 {
 980         if ((off < FIRST_PAGE_GROUP_END) && (off >= FIRST_PAGE_GROUP_START)) {
 981                 return adapter->ahw.pci_base0;
 982         } else if ((off < SECOND_PAGE_GROUP_END) &&
 983                    (off >= SECOND_PAGE_GROUP_START)) {
 984                 return adapter->ahw.pci_base1;
 985         } else if ((off < THIRD_PAGE_GROUP_END) &&
 986                    (off >= THIRD_PAGE_GROUP_START)) {
 987                 return adapter->ahw.pci_base2;
 988         }
 989         return NULL;
 990 }
 991
 992 int netxen_niu_xgbe_enable_phy_interrupts(struct netxen_adapter *adapter,
 993                                           int port);
 994 int netxen_niu_gbe_enable_phy_interrupts(struct netxen_adapter *adapter,
 995                                          int port);
 996 int netxen_niu_xgbe_disable_phy_interrupts(struct netxen_adapter *adapter,
 997                                            int port);
 998 int netxen_niu_gbe_disable_phy_interrupts(struct netxen_adapter *adapter,
 999                                           int port);
1000 int netxen_niu_xgbe_clear_phy_interrupts(struct netxen_adapter *adapter,
1001                                          int port);
1002 int netxen_niu_gbe_clear_phy_interrupts(struct netxen_adapter *adapter,
1003                                         int port);
1004 void netxen_nic_xgbe_handle_phy_intr(struct netxen_adapter *adapter);
1005 void netxen_nic_gbe_handle_phy_intr(struct netxen_adapter *adapter);
1006 void netxen_niu_gbe_set_mii_mode(struct netxen_adapter *adapter, int port,
1007                                  long enable);
1008 void netxen_niu_gbe_set_gmii_mode(struct netxen_adapter *adapter, int port,
1009                                   long enable);
1010 int netxen_niu_gbe_phy_read(struct netxen_adapter *adapter, long phy, long reg,
1011                             __le32 * readval);
1012 int netxen_niu_gbe_phy_write(struct netxen_adapter *adapter, long phy,
1013                              long reg, __le32 val);
1014
1015 /* Functions available from netxen_nic_hw.c */
1016 int netxen_nic_set_mtu_xgb(struct netxen_port *port, int new_mtu);
1017 int netxen_nic_set_mtu_gb(struct netxen_port *port, int new_mtu);
1018 void netxen_nic_init_niu_gb(struct netxen_adapter *adapter);
1019 void netxen_nic_pci_change_crbwindow(struct netxen_adapter *adapter, u32 wndw);
1020 void netxen_nic_reg_write(struct netxen_adapter *adapter, u64 off, u32 val);
1021 int netxen_nic_reg_read(struct netxen_adapter *adapter, u64 off);
1022 void netxen_nic_write_w0(struct netxen_adapter *adapter, u32 index, u32 value);
1023 void netxen_nic_read_w0(struct netxen_adapter *adapter, u32 index, u32 * value);
1024
1025 int netxen_nic_get_board_info(struct netxen_adapter *adapter);
1026 int netxen_nic_hw_read_wx(struct netxen_adapter *adapter, u64 off, void *data,
1027                           int len);
1028 int netxen_nic_hw_write_wx(struct netxen_adapter *adapter, u64 off, void *data,
1029                            int len);
1030 int netxen_nic_hw_read_ioctl(struct netxen_adapter *adapter, u64 off,
1031                              void *data, int len);
1032 int netxen_nic_hw_write_ioctl(struct netxen_adapter *adapter, u64 off,
1033                               void *data, int len);
1034 int netxen_nic_pci_mem_write_ioctl(struct netxen_adapter *adapter,
1035                                    u64 off, void *data, int size);
1036 int netxen_nic_pci_mem_read_ioctl(struct netxen_adapter *adapter,
1037                                   u64 off, void *data, int size);
1038 void netxen_crb_writelit_adapter(struct netxen_adapter *adapter,
1039                                  unsigned long off, int data);
1040
1041 /* Functions from netxen_nic_init.c */
1042 void netxen_free_adapter_offload(struct netxen_adapter *adapter);
1043 int netxen_initialize_adapter_offload(struct netxen_adapter *adapter);
1044 void netxen_phantom_init(struct netxen_adapter *adapter, int pegtune_val);
1045 void netxen_load_firmware(struct netxen_adapter *adapter);
1046 int netxen_pinit_from_rom(struct netxen_adapter *adapter, int verbose);
1047 int netxen_rom_fast_read(struct netxen_adapter *adapter, int addr, int *valp);
1048 int netxen_rom_fast_write(struct netxen_adapter *adapter, int addr, int data);
1049 int netxen_rom_se(struct netxen_adapter *adapter, int addr);
1050 int netxen_do_rom_se(struct netxen_adapter *adapter, int addr);
1051
1052 /* Functions from netxen_nic_isr.c */
1053 void netxen_nic_isr_other(struct netxen_adapter *adapter);
1054 void netxen_indicate_link_status(struct netxen_adapter *adapter, u32 port,
1055                                  u32 link);
1056 void netxen_handle_port_int(struct netxen_adapter *adapter, u32 port,
1057                             u32 enable);
1058 void netxen_nic_stop_all_ports(struct netxen_adapter *adapter);
1059 void netxen_initialize_adapter_sw(struct netxen_adapter *adapter);
1060 void netxen_initialize_adapter_hw(struct netxen_adapter *adapter);
1061 void *netxen_alloc(struct pci_dev *pdev, size_t sz, dma_addr_t * ptr,
1062                    struct pci_dev **used_dev);
1063 void netxen_initialize_adapter_ops(struct netxen_adapter *adapter);
1064 int netxen_init_firmware(struct netxen_adapter *adapter);
1065 void netxen_free_hw_resources(struct netxen_adapter *adapter);
1066 void netxen_tso_check(struct netxen_adapter *adapter,
1067                       struct cmd_desc_type0 *desc, struct sk_buff *skb);
1068 int netxen_nic_hw_resources(struct netxen_adapter *adapter);
1069 void netxen_nic_clear_stats(struct netxen_adapter *adapter);
1070 int
1071 netxen_nic_do_ioctl(struct netxen_adapter *adapter, void *u_data,
1072                     struct netxen_port *port);
1073 int netxen_nic_rx_has_work(struct netxen_adapter *adapter);
1074 int netxen_nic_tx_has_work(struct netxen_adapter *adapter);
1075 void netxen_watchdog_task(struct work_struct *work);
1076 void netxen_post_rx_buffers(struct netxen_adapter *adapter, u32 ctx,
1077                             u32 ringid);
1078 void netxen_post_rx_buffers_nodb(struct netxen_adapter *adapter, u32 ctx,
1079                                  u32 ringid);
1080 int netxen_process_cmd_ring(unsigned long data);
1081 u32 netxen_process_rcv_ring(struct netxen_adapter *adapter, int ctx, int max);
1082 void netxen_nic_set_multi(struct net_device *netdev);
1083 int netxen_nic_change_mtu(struct net_device *netdev, int new_mtu);
1084 int netxen_nic_set_mac(struct net_device *netdev, void *p);
1085 struct net_device_stats *netxen_nic_get_stats(struct net_device *netdev);
1086
1087 static inline void netxen_nic_disable_int(struct netxen_adapter *adapter)
1088 {
1089         /*
1090          * ISR_INT_MASK: Can be read from window 0 or 1.
1091          */
1092         writel(0x7ff, PCI_OFFSET_SECOND_RANGE(adapter, ISR_INT_MASK));
1093
1094 }
1095
1096 static inline void netxen_nic_enable_int(struct netxen_adapter *adapter)
1097 {
1098         u32 mask;
1099
1100         switch (adapter->ahw.board_type) {
1101         case NETXEN_NIC_GBE:
1102                 mask = 0x77b;
1103                 break;
1104         case NETXEN_NIC_XGBE:
1105                 mask = 0x77f;
1106                 break;
1107         default:
1108                 mask = 0x7ff;
1109                 break;
1110         }
1111
1112         writel(mask, PCI_OFFSET_SECOND_RANGE(adapter, ISR_INT_MASK));
1113
1114         if (!(adapter->flags & NETXEN_NIC_MSI_ENABLED)) {
1115                 mask = 0xbff;
1116                 writel(mask, PCI_OFFSET_SECOND_RANGE(adapter,
1117                                                      ISR_INT_TARGET_MASK));
1118         }
1119 }
1120
1121 /*
1122  * NetXen Board information
1123  */
1124
1125 #define NETXEN_MAX_SHORT_NAME 16
1126 struct netxen_brdinfo {
1127         netxen_brdtype_t brdtype;       /* type of board */
1128         long ports;             /* max no of physical ports */
1129         char short_name[NETXEN_MAX_SHORT_NAME];
1130 };
1131
1132 static const struct netxen_brdinfo netxen_boards[] = {
1133         {NETXEN_BRDTYPE_P2_SB31_10G_CX4, 1, "XGb CX4"},
1134         {NETXEN_BRDTYPE_P2_SB31_10G_HMEZ, 1, "XGb HMEZ"},
1135         {NETXEN_BRDTYPE_P2_SB31_10G_IMEZ, 2, "XGb IMEZ"},
1136         {NETXEN_BRDTYPE_P2_SB31_10G, 1, "XGb XFP"},
1137         {NETXEN_BRDTYPE_P2_SB35_4G, 4, "Quad Gb"},
1138         {NETXEN_BRDTYPE_P2_SB31_2G, 2, "Dual Gb"},
1139 };
1140
1141 #define NUM_SUPPORTED_BOARDS (sizeof(netxen_boards)/sizeof(struct netxen_brdinfo))
1142
1143 static inline void get_brd_port_by_type(u32 type, int *ports)
1144 {
1145         int i, found = 0;
1146         for (i = 0; i < NUM_SUPPORTED_BOARDS; ++i) {
1147                 if (netxen_boards[i].brdtype == type) {
1148                         *ports = netxen_boards[i].ports;
1149                         found = 1;
1150                         break;
1151                 }
1152         }
1153         if (!found)
1154                 *ports = 0;
1155 }
1156
1157 static inline void get_brd_name_by_type(u32 type, char *name)
1158 {
1159         int i, found = 0;
1160         for (i = 0; i < NUM_SUPPORTED_BOARDS; ++i) {
1161                 if (netxen_boards[i].brdtype == type) {
1162                         strcpy(name, netxen_boards[i].short_name);
1163                         found = 1;
1164                         break;
1165                 }
1166
1167         }
1168         if (!found)
1169                 name = "Unknown";
1170 }
1171
1172 int netxen_is_flash_supported(struct netxen_adapter *adapter);
1173 int netxen_get_flash_mac_addr(struct netxen_adapter *adapter, u64 mac[]);
1174 extern void netxen_change_ringparam(struct netxen_adapter *adapter);
1175 extern int netxen_rom_fast_read(struct netxen_adapter *adapter, int addr,
1176                                 int *valp);
1177
1178 extern struct ethtool_ops netxen_nic_ethtool_ops;
1179
1180 #endif                          /* __NETXEN_NIC_H_ */