drivers/net/ixgbe/ixgbe_82598.c

   1 /*******************************************************************************
   2
   3   Intel 10 Gigabit PCI Express Linux driver
   4   Copyright(c) 1999 - 2011 Intel Corporation.
   5
   6   This program is free software; you can redistribute it and/or modify it
   7   under the terms and conditions of the GNU General Public License,
   8   version 2, as published by the Free Software Foundation.
   9
  10   This program is distributed in the hope it will be useful, but WITHOUT
  11   ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
  12   FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
  13   more details.
  14
  15   You should have received a copy of the GNU General Public License along with
  16   this program; if not, write to the Free Software Foundation, Inc.,
  17   51 Franklin St - Fifth Floor, Boston, MA 02110-1301 USA.
  18
  19   The full GNU General Public License is included in this distribution in
  20   the file called "COPYING".
  21
  22   Contact Information:
  23   e1000-devel Mailing List <e1000-devel@lists.sourceforge.net>
  24   Intel Corporation, 5200 N.E. Elam Young Parkway, Hillsboro, OR 97124-6497
  25
  26 *******************************************************************************/
  27
  28 #include <linux/pci.h>
  29 #include <linux/delay.h>
  30 #include <linux/sched.h>
  31
  32 #include "ixgbe.h"
  33 #include "ixgbe_phy.h"
  34
  35 #define IXGBE_82598_MAX_TX_QUEUES 32
  36 #define IXGBE_82598_MAX_RX_QUEUES 64
  37 #define IXGBE_82598_RAR_ENTRIES   16
  38 #define IXGBE_82598_MC_TBL_SIZE  128
  39 #define IXGBE_82598_VFT_TBL_SIZE 128
  40
  41 static s32 ixgbe_setup_copper_link_82598(struct ixgbe_hw *hw,
  42                                          ixgbe_link_speed speed,
  43                                          bool autoneg,
  44                                          bool autoneg_wait_to_complete);
  45 static s32 ixgbe_read_i2c_eeprom_82598(struct ixgbe_hw *hw, u8 byte_offset,
  46                                        u8 *eeprom_data);
  47
  48 /**
  49  *  ixgbe_set_pcie_completion_timeout - set pci-e completion timeout
  50  *  @hw: pointer to the HW structure
  51  *
  52  *  The defaults for 82598 should be in the range of 50us to 50ms,
  53  *  however the hardware default for these parts is 500us to 1ms which is less
  54  *  than the 10ms recommended by the pci-e spec.  To address this we need to
  55  *  increase the value to either 10ms to 250ms for capability version 1 config,
  56  *  or 16ms to 55ms for version 2.
  57  **/
  58 static void ixgbe_set_pcie_completion_timeout(struct ixgbe_hw *hw)
  59 {
  60         struct ixgbe_adapter *adapter = hw->back;
  61         u32 gcr = IXGBE_READ_REG(hw, IXGBE_GCR);
  62         u16 pcie_devctl2;
  63
  64         /* only take action if timeout value is defaulted to 0 */
  65         if (gcr & IXGBE_GCR_CMPL_TMOUT_MASK)
  66                 goto out;
  67
  68         /*
  69          * if capababilities version is type 1 we can write the
  70          * timeout of 10ms to 250ms through the GCR register
  71          */
  72         if (!(gcr & IXGBE_GCR_CAP_VER2)) {
  73                 gcr |= IXGBE_GCR_CMPL_TMOUT_10ms;
  74                 goto out;
  75         }
  76
  77         /*
  78          * for version 2 capabilities we need to write the config space
  79          * directly in order to set the completion timeout value for
  80          * 16ms to 55ms
  81          */
  82         pci_read_config_word(adapter->pdev,
  83                              IXGBE_PCI_DEVICE_CONTROL2, &pcie_devctl2);
  84         pcie_devctl2 |= IXGBE_PCI_DEVICE_CONTROL2_16ms;
  85         pci_write_config_word(adapter->pdev,
  86                               IXGBE_PCI_DEVICE_CONTROL2, pcie_devctl2);
  87 out:
  88         /* disable completion timeout resend */
  89         gcr &= ~IXGBE_GCR_CMPL_TMOUT_RESEND;
  90         IXGBE_WRITE_REG(hw, IXGBE_GCR, gcr);
  91 }
  92
  93 /**
  94  *  ixgbe_get_pcie_msix_count_82598 - Gets MSI-X vector count
  95  *  @hw: pointer to hardware structure
  96  *
  97  *  Read PCIe configuration space, and get the MSI-X vector count from
  98  *  the capabilities table.
  99  **/
 100 static u16 ixgbe_get_pcie_msix_count_82598(struct ixgbe_hw *hw)
 101 {
 102         struct ixgbe_adapter *adapter = hw->back;
 103         u16 msix_count;
 104         pci_read_config_word(adapter->pdev, IXGBE_PCIE_MSIX_82598_CAPS,
 105                              &msix_count);
 106         msix_count &= IXGBE_PCIE_MSIX_TBL_SZ_MASK;
 107
 108         /* MSI-X count is zero-based in HW, so increment to give proper value */
 109         msix_count++;
 110
 111         return msix_count;
 112 }
 113
 114 /**
 115  */
 116 static s32 ixgbe_get_invariants_82598(struct ixgbe_hw *hw)
 117 {
 118         struct ixgbe_mac_info *mac = &hw->mac;
 119
 120         /* Call PHY identify routine to get the phy type */
 121         ixgbe_identify_phy_generic(hw);
 122
 123         mac->mcft_size = IXGBE_82598_MC_TBL_SIZE;
 124         mac->vft_size = IXGBE_82598_VFT_TBL_SIZE;
 125         mac->num_rar_entries = IXGBE_82598_RAR_ENTRIES;
 126         mac->max_rx_queues = IXGBE_82598_MAX_RX_QUEUES;
 127         mac->max_tx_queues = IXGBE_82598_MAX_TX_QUEUES;
 128         mac->max_msix_vectors = ixgbe_get_pcie_msix_count_82598(hw);
 129
 130         return 0;
 131 }
 132
 133 /**
 134  *  ixgbe_init_phy_ops_82598 - PHY/SFP specific init
 135  *  @hw: pointer to hardware structure
 136  *
 137  *  Initialize any function pointers that were not able to be
 138  *  set during get_invariants because the PHY/SFP type was
 139  *  not known.  Perform the SFP init if necessary.
 140  *
 141  **/
 142 static s32 ixgbe_init_phy_ops_82598(struct ixgbe_hw *hw)
 143 {
 144         struct ixgbe_mac_info *mac = &hw->mac;
 145         struct ixgbe_phy_info *phy = &hw->phy;
 146         s32 ret_val = 0;
 147         u16 list_offset, data_offset;
 148
 149         /* Identify the PHY */
 150         phy->ops.identify(hw);
 151
 152         /* Overwrite the link function pointers if copper PHY */
 153         if (mac->ops.get_media_type(hw) == ixgbe_media_type_copper) {
 154                 mac->ops.setup_link = &ixgbe_setup_copper_link_82598;
 155                 mac->ops.get_link_capabilities =
 156                         &ixgbe_get_copper_link_capabilities_generic;
 157         }
 158
 159         switch (hw->phy.type) {
 160         case ixgbe_phy_tn:
 161                 phy->ops.setup_link = &ixgbe_setup_phy_link_tnx;
 162                 phy->ops.check_link = &ixgbe_check_phy_link_tnx;
 163                 phy->ops.get_firmware_version =
 164                              &ixgbe_get_phy_firmware_version_tnx;
 165                 break;
 166         case ixgbe_phy_nl:
 167                 phy->ops.reset = &ixgbe_reset_phy_nl;
 168
 169                 /* Call SFP+ identify routine to get the SFP+ module type */
 170                 ret_val = phy->ops.identify_sfp(hw);
 171                 if (ret_val != 0)
 172                         goto out;
 173                 else if (hw->phy.sfp_type == ixgbe_sfp_type_unknown) {
 174                         ret_val = IXGBE_ERR_SFP_NOT_SUPPORTED;
 175                         goto out;
 176                 }
 177
 178                 /* Check to see if SFP+ module is supported */
 179                 ret_val = ixgbe_get_sfp_init_sequence_offsets(hw,
 180                                                             &list_offset,
 181                                                             &data_offset);
 182                 if (ret_val != 0) {
 183                         ret_val = IXGBE_ERR_SFP_NOT_SUPPORTED;
 184                         goto out;
 185                 }
 186                 break;
 187         default:
 188                 break;
 189         }
 190
 191 out:
 192         return ret_val;
 193 }
 194
 195 /**
 196  *  ixgbe_start_hw_82598 - Prepare hardware for Tx/Rx
 197  *  @hw: pointer to hardware structure
 198  *
 199  *  Starts the hardware using the generic start_hw function.
 200  *  Then set pcie completion timeout
 201  **/
 202 static s32 ixgbe_start_hw_82598(struct ixgbe_hw *hw)
 203 {
 204         s32 ret_val = 0;
 205
 206         ret_val = ixgbe_start_hw_generic(hw);
 207
 208         /* set the completion timeout for interface */
 209         if (ret_val == 0)
 210                 ixgbe_set_pcie_completion_timeout(hw);
 211
 212         return ret_val;
 213 }
 214
 215 /**
 216  *  ixgbe_get_link_capabilities_82598 - Determines link capabilities
 217  *  @hw: pointer to hardware structure
 218  *  @speed: pointer to link speed
 219  *  @autoneg: boolean auto-negotiation value
 220  *
 221  *  Determines the link capabilities by reading the AUTOC register.
 222  **/
 223 static s32 ixgbe_get_link_capabilities_82598(struct ixgbe_hw *hw,
 224                                              ixgbe_link_speed *speed,
 225                                              bool *autoneg)
 226 {
 227         s32 status = 0;
 228         u32 autoc = 0;
 229
 230         /*
 231          * Determine link capabilities based on the stored value of AUTOC,
 232          * which represents EEPROM defaults.  If AUTOC value has not been
 233          * stored, use the current register value.
 234          */
 235         if (hw->mac.orig_link_settings_stored)
 236                 autoc = hw->mac.orig_autoc;
 237         else
 238                 autoc = IXGBE_READ_REG(hw, IXGBE_AUTOC);
 239
 240         switch (autoc & IXGBE_AUTOC_LMS_MASK) {
 241         case IXGBE_AUTOC_LMS_1G_LINK_NO_AN:
 242                 *speed = IXGBE_LINK_SPEED_1GB_FULL;
 243                 *autoneg = false;
 244                 break;
 245
 246         case IXGBE_AUTOC_LMS_10G_LINK_NO_AN:
 247                 *speed = IXGBE_LINK_SPEED_10GB_FULL;
 248                 *autoneg = false;
 249                 break;
 250
 251         case IXGBE_AUTOC_LMS_1G_AN:
 252                 *speed = IXGBE_LINK_SPEED_1GB_FULL;
 253                 *autoneg = true;
 254                 break;
 255
 256         case IXGBE_AUTOC_LMS_KX4_AN:
 257         case IXGBE_AUTOC_LMS_KX4_AN_1G_AN:
 258                 *speed = IXGBE_LINK_SPEED_UNKNOWN;
 259                 if (autoc & IXGBE_AUTOC_KX4_SUPP)
 260                         *speed |= IXGBE_LINK_SPEED_10GB_FULL;
 261                 if (autoc & IXGBE_AUTOC_KX_SUPP)
 262                         *speed |= IXGBE_LINK_SPEED_1GB_FULL;
 263                 *autoneg = true;
 264                 break;
 265
 266         default:
 267                 status = IXGBE_ERR_LINK_SETUP;
 268                 break;
 269         }
 270
 271         return status;
 272 }
 273
 274 /**
 275  *  ixgbe_get_media_type_82598 - Determines media type
 276  *  @hw: pointer to hardware structure
 277  *
 278  *  Returns the media type (fiber, copper, backplane)
 279  **/
 280 static enum ixgbe_media_type ixgbe_get_media_type_82598(struct ixgbe_hw *hw)
 281 {
 282         enum ixgbe_media_type media_type;
 283
 284         /* Detect if there is a copper PHY attached. */
 285         switch (hw->phy.type) {
 286         case ixgbe_phy_cu_unknown:
 287         case ixgbe_phy_tn:
 288         case ixgbe_phy_aq:
 289                 media_type = ixgbe_media_type_copper;
 290                 goto out;
 291         default:
 292                 break;
 293         }
 294
 295         /* Media type for I82598 is based on device ID */
 296         switch (hw->device_id) {
 297         case IXGBE_DEV_ID_82598:
 298         case IXGBE_DEV_ID_82598_BX:
 299                 /* Default device ID is mezzanine card KX/KX4 */
 300                 media_type = ixgbe_media_type_backplane;
 301                 break;
 302         case IXGBE_DEV_ID_82598AF_DUAL_PORT:
 303         case IXGBE_DEV_ID_82598AF_SINGLE_PORT:
 304         case IXGBE_DEV_ID_82598_DA_DUAL_PORT:
 305         case IXGBE_DEV_ID_82598_SR_DUAL_PORT_EM:
 306         case IXGBE_DEV_ID_82598EB_XF_LR:
 307         case IXGBE_DEV_ID_82598EB_SFP_LOM:
 308                 media_type = ixgbe_media_type_fiber;
 309                 break;
 310         case IXGBE_DEV_ID_82598EB_CX4:
 311         case IXGBE_DEV_ID_82598_CX4_DUAL_PORT:
 312                 media_type = ixgbe_media_type_cx4;
 313                 break;
 314         case IXGBE_DEV_ID_82598AT:
 315         case IXGBE_DEV_ID_82598AT2:
 316                 media_type = ixgbe_media_type_copper;
 317                 break;
 318         default:
 319                 media_type = ixgbe_media_type_unknown;
 320                 break;
 321         }
 322 out:
 323         return media_type;
 324 }
 325
 326 /**
 327  *  ixgbe_fc_enable_82598 - Enable flow control
 328  *  @hw: pointer to hardware structure
 329  *  @packetbuf_num: packet buffer number (0-7)
 330  *
 331  *  Enable flow control according to the current settings.
 332  **/
 333 static s32 ixgbe_fc_enable_82598(struct ixgbe_hw *hw, s32 packetbuf_num)
 334 {
 335         s32 ret_val = 0;
 336         u32 fctrl_reg;
 337         u32 rmcs_reg;
 338         u32 reg;
 339         u32 rx_pba_size;
 340         u32 link_speed = 0;
 341         bool link_up;
 342
 343 #ifdef CONFIG_DCB
 344         if (hw->fc.requested_mode == ixgbe_fc_pfc)
 345                 goto out;
 346
 347 #endif /* CONFIG_DCB */
 348         /*
 349          * On 82598 having Rx FC on causes resets while doing 1G
 350          * so if it's on turn it off once we know link_speed. For
 351          * more details see 82598 Specification update.
 352          */
 353         hw->mac.ops.check_link(hw, &link_speed, &link_up, false);
 354         if (link_up && link_speed == IXGBE_LINK_SPEED_1GB_FULL) {
 355                 switch (hw->fc.requested_mode) {
 356                 case ixgbe_fc_full:
 357                         hw->fc.requested_mode = ixgbe_fc_tx_pause;
 358                         break;
 359                 case ixgbe_fc_rx_pause:
 360                         hw->fc.requested_mode = ixgbe_fc_none;
 361                         break;
 362                 default:
 363                         /* no change */
 364                         break;
 365                 }
 366         }
 367
 368         /* Negotiate the fc mode to use */
 369         ret_val = ixgbe_fc_autoneg(hw);
 370         if (ret_val == IXGBE_ERR_FLOW_CONTROL)
 371                 goto out;
 372
 373         /* Disable any previous flow control settings */
 374         fctrl_reg = IXGBE_READ_REG(hw, IXGBE_FCTRL);
 375         fctrl_reg &= ~(IXGBE_FCTRL_RFCE | IXGBE_FCTRL_RPFCE);
 376
 377         rmcs_reg = IXGBE_READ_REG(hw, IXGBE_RMCS);
 378         rmcs_reg &= ~(IXGBE_RMCS_TFCE_PRIORITY | IXGBE_RMCS_TFCE_802_3X);
 379
 380         /*
 381          * The possible values of fc.current_mode are:
 382          * 0: Flow control is completely disabled
 383          * 1: Rx flow control is enabled (we can receive pause frames,
 384          *    but not send pause frames).
 385          * 2: Tx flow control is enabled (we can send pause frames but
 386          *     we do not support receiving pause frames).
 387          * 3: Both Rx and Tx flow control (symmetric) are enabled.
 388 #ifdef CONFIG_DCB
 389          * 4: Priority Flow Control is enabled.
 390 #endif
 391          * other: Invalid.
 392          */
 393         switch (hw->fc.current_mode) {
 394         case ixgbe_fc_none:
 395                 /*
 396                  * Flow control is disabled by software override or autoneg.
 397                  * The code below will actually disable it in the HW.
 398                  */
 399                 break;
 400         case ixgbe_fc_rx_pause:
 401                 /*
 402                  * Rx Flow control is enabled and Tx Flow control is
 403                  * disabled by software override. Since there really
 404                  * isn't a way to advertise that we are capable of RX
 405                  * Pause ONLY, we will advertise that we support both
 406                  * symmetric and asymmetric Rx PAUSE.  Later, we will
 407                  * disable the adapter's ability to send PAUSE frames.
 408                  */
 409                 fctrl_reg |= IXGBE_FCTRL_RFCE;
 410                 break;
 411         case ixgbe_fc_tx_pause:
 412                 /*
 413                  * Tx Flow control is enabled, and Rx Flow control is
 414                  * disabled by software override.
 415                  */
 416                 rmcs_reg |= IXGBE_RMCS_TFCE_802_3X;
 417                 break;
 418         case ixgbe_fc_full:
 419                 /* Flow control (both Rx and Tx) is enabled by SW override. */
 420                 fctrl_reg |= IXGBE_FCTRL_RFCE;
 421                 rmcs_reg |= IXGBE_RMCS_TFCE_802_3X;
 422                 break;
 423 #ifdef CONFIG_DCB
 424         case ixgbe_fc_pfc:
 425                 goto out;
 426                 break;
 427 #endif /* CONFIG_DCB */
 428         default:
 429                 hw_dbg(hw, "Flow control param set incorrectly\n");
 430                 ret_val = IXGBE_ERR_CONFIG;
 431                 goto out;
 432                 break;
 433         }
 434
 435         /* Set 802.3x based flow control settings. */
 436         fctrl_reg |= IXGBE_FCTRL_DPF;
 437         IXGBE_WRITE_REG(hw, IXGBE_FCTRL, fctrl_reg);
 438         IXGBE_WRITE_REG(hw, IXGBE_RMCS, rmcs_reg);
 439
 440         /* Set up and enable Rx high/low water mark thresholds, enable XON. */
 441         if (hw->fc.current_mode & ixgbe_fc_tx_pause) {
 442                 rx_pba_size = IXGBE_READ_REG(hw, IXGBE_RXPBSIZE(packetbuf_num));
 443                 rx_pba_size >>= IXGBE_RXPBSIZE_SHIFT;
 444
 445                 reg = (rx_pba_size - hw->fc.low_water) << 6;
 446                 if (hw->fc.send_xon)
 447                         reg |= IXGBE_FCRTL_XONE;
 448
 449                 IXGBE_WRITE_REG(hw, IXGBE_FCRTL(packetbuf_num), reg);
 450
 451                 reg = (rx_pba_size - hw->fc.high_water) << 6;
 452                 reg |= IXGBE_FCRTH_FCEN;
 453
 454                 IXGBE_WRITE_REG(hw, IXGBE_FCRTH(packetbuf_num), reg);
 455         }
 456
 457         /* Configure pause time (2 TCs per register) */
 458         reg = IXGBE_READ_REG(hw, IXGBE_FCTTV(packetbuf_num / 2));
 459         if ((packetbuf_num & 1) == 0)
 460                 reg = (reg & 0xFFFF0000) | hw->fc.pause_time;
 461         else
 462                 reg = (reg & 0x0000FFFF) | (hw->fc.pause_time << 16);
 463         IXGBE_WRITE_REG(hw, IXGBE_FCTTV(packetbuf_num / 2), reg);
 464
 465         IXGBE_WRITE_REG(hw, IXGBE_FCRTV, (hw->fc.pause_time >> 1));
 466
 467 out:
 468         return ret_val;
 469 }
 470
 471 /**
 472  *  ixgbe_start_mac_link_82598 - Configures MAC link settings
 473  *  @hw: pointer to hardware structure
 474  *
 475  *  Configures link settings based on values in the ixgbe_hw struct.
 476  *  Restarts the link.  Performs autonegotiation if needed.
 477  **/
 478 static s32 ixgbe_start_mac_link_82598(struct ixgbe_hw *hw,
 479                                       bool autoneg_wait_to_complete)
 480 {
 481         u32 autoc_reg;
 482         u32 links_reg;
 483         u32 i;
 484         s32 status = 0;
 485
 486         /* Restart link */
 487         autoc_reg = IXGBE_READ_REG(hw, IXGBE_AUTOC);
 488         autoc_reg |= IXGBE_AUTOC_AN_RESTART;
 489         IXGBE_WRITE_REG(hw, IXGBE_AUTOC, autoc_reg);
 490
 491         /* Only poll for autoneg to complete if specified to do so */
 492         if (autoneg_wait_to_complete) {
 493                 if ((autoc_reg & IXGBE_AUTOC_LMS_MASK) ==
 494                      IXGBE_AUTOC_LMS_KX4_AN ||
 495                     (autoc_reg & IXGBE_AUTOC_LMS_MASK) ==
 496                      IXGBE_AUTOC_LMS_KX4_AN_1G_AN) {
 497                         links_reg = 0; /* Just in case Autoneg time = 0 */
 498                         for (i = 0; i < IXGBE_AUTO_NEG_TIME; i++) {
 499                                 links_reg = IXGBE_READ_REG(hw, IXGBE_LINKS);
 500                                 if (links_reg & IXGBE_LINKS_KX_AN_COMP)
 501                                         break;
 502                                 msleep(100);
 503                         }
 504                         if (!(links_reg & IXGBE_LINKS_KX_AN_COMP)) {
 505                                 status = IXGBE_ERR_AUTONEG_NOT_COMPLETE;
 506                                 hw_dbg(hw, "Autonegotiation did not complete.\n");
 507                         }
 508                 }
 509         }
 510
 511         /* Add delay to filter out noises during initial link setup */
 512         msleep(50);
 513
 514         return status;
 515 }
 516
 517 /**
 518  *  ixgbe_validate_link_ready - Function looks for phy link
 519  *  @hw: pointer to hardware structure
 520  *
 521  *  Function indicates success when phy link is available. If phy is not ready
 522  *  within 5 seconds of MAC indicating link, the function returns error.
 523  **/
 524 static s32 ixgbe_validate_link_ready(struct ixgbe_hw *hw)
 525 {
 526         u32 timeout;
 527         u16 an_reg;
 528
 529         if (hw->device_id != IXGBE_DEV_ID_82598AT2)
 530                 return 0;
 531
 532         for (timeout = 0;
 533              timeout < IXGBE_VALIDATE_LINK_READY_TIMEOUT; timeout++) {
 534                 hw->phy.ops.read_reg(hw, MDIO_STAT1, MDIO_MMD_AN, &an_reg);
 535
 536                 if ((an_reg & MDIO_AN_STAT1_COMPLETE) &&
 537                     (an_reg & MDIO_STAT1_LSTATUS))
 538                         break;
 539
 540                 msleep(100);
 541         }
 542
 543         if (timeout == IXGBE_VALIDATE_LINK_READY_TIMEOUT) {
 544                 hw_dbg(hw, "Link was indicated but link is down\n");
 545                 return IXGBE_ERR_LINK_SETUP;
 546         }
 547
 548         return 0;
 549 }
 550
 551 /**
 552  *  ixgbe_check_mac_link_82598 - Get link/speed status
 553  *  @hw: pointer to hardware structure
 554  *  @speed: pointer to link speed
 555  *  @link_up: true is link is up, false otherwise
 556  *  @link_up_wait_to_complete: bool used to wait for link up or not
 557  *
 558  *  Reads the links register to determine if link is up and the current speed
 559  **/
 560 static s32 ixgbe_check_mac_link_82598(struct ixgbe_hw *hw,
 561                                       ixgbe_link_speed *speed, bool *link_up,
 562                                       bool link_up_wait_to_complete)
 563 {
 564         u32 links_reg;
 565         u32 i;
 566         u16 link_reg, adapt_comp_reg;
 567
 568         /*
 569          * SERDES PHY requires us to read link status from register 0xC79F.
 570          * Bit 0 set indicates link is up/ready; clear indicates link down.
 571          * 0xC00C is read to check that the XAUI lanes are active.  Bit 0
 572          * clear indicates active; set indicates inactive.
 573          */
 574         if (hw->phy.type == ixgbe_phy_nl) {
 575                 hw->phy.ops.read_reg(hw, 0xC79F, MDIO_MMD_PMAPMD, &link_reg);
 576                 hw->phy.ops.read_reg(hw, 0xC79F, MDIO_MMD_PMAPMD, &link_reg);
 577                 hw->phy.ops.read_reg(hw, 0xC00C, MDIO_MMD_PMAPMD,
 578                                      &adapt_comp_reg);
 579                 if (link_up_wait_to_complete) {
 580                         for (i = 0; i < IXGBE_LINK_UP_TIME; i++) {
 581                                 if ((link_reg & 1) &&
 582                                     ((adapt_comp_reg & 1) == 0)) {
 583                                         *link_up = true;
 584                                         break;
 585                                 } else {
 586                                         *link_up = false;
 587                                 }
 588                                 msleep(100);
 589                                 hw->phy.ops.read_reg(hw, 0xC79F,
 590                                                      MDIO_MMD_PMAPMD,
 591                                                      &link_reg);
 592                                 hw->phy.ops.read_reg(hw, 0xC00C,
 593                                                      MDIO_MMD_PMAPMD,
 594                                                      &adapt_comp_reg);
 595                         }
 596                 } else {
 597                         if ((link_reg & 1) && ((adapt_comp_reg & 1) == 0))
 598                                 *link_up = true;
 599                         else
 600                                 *link_up = false;
 601                 }
 602
 603                 if (*link_up == false)
 604                         goto out;
 605         }
 606
 607         links_reg = IXGBE_READ_REG(hw, IXGBE_LINKS);
 608         if (link_up_wait_to_complete) {
 609                 for (i = 0; i < IXGBE_LINK_UP_TIME; i++) {
 610                         if (links_reg & IXGBE_LINKS_UP) {
 611                                 *link_up = true;
 612                                 break;
 613                         } else {
 614                                 *link_up = false;
 615                         }
 616                         msleep(100);
 617                         links_reg = IXGBE_READ_REG(hw, IXGBE_LINKS);
 618                 }
 619         } else {
 620                 if (links_reg & IXGBE_LINKS_UP)
 621                         *link_up = true;
 622                 else
 623                         *link_up = false;
 624         }
 625
 626         if (links_reg & IXGBE_LINKS_SPEED)
 627                 *speed = IXGBE_LINK_SPEED_10GB_FULL;
 628         else
 629                 *speed = IXGBE_LINK_SPEED_1GB_FULL;
 630
 631         if ((hw->device_id == IXGBE_DEV_ID_82598AT2) && (*link_up == true) &&
 632             (ixgbe_validate_link_ready(hw) != 0))
 633                 *link_up = false;
 634
 635         /* if link is down, zero out the current_mode */
 636         if (*link_up == false) {
 637                 hw->fc.current_mode = ixgbe_fc_none;
 638                 hw->fc.fc_was_autonegged = false;
 639         }
 640 out:
 641         return 0;
 642 }
 643
 644 /**
 645  *  ixgbe_setup_mac_link_82598 - Set MAC link speed
 646  *  @hw: pointer to hardware structure
 647  *  @speed: new link speed
 648  *  @autoneg: true if auto-negotiation enabled
 649  *  @autoneg_wait_to_complete: true when waiting for completion is needed
 650  *
 651  *  Set the link speed in the AUTOC register and restarts link.
 652  **/
 653 static s32 ixgbe_setup_mac_link_82598(struct ixgbe_hw *hw,
 654                                            ixgbe_link_speed speed, bool autoneg,
 655                                            bool autoneg_wait_to_complete)
 656 {
 657         s32              status            = 0;
 658         ixgbe_link_speed link_capabilities = IXGBE_LINK_SPEED_UNKNOWN;
 659         u32              curr_autoc        = IXGBE_READ_REG(hw, IXGBE_AUTOC);
 660         u32              autoc             = curr_autoc;
 661         u32              link_mode         = autoc & IXGBE_AUTOC_LMS_MASK;
 662
 663         /* Check to see if speed passed in is supported. */
 664         ixgbe_get_link_capabilities_82598(hw, &link_capabilities, &autoneg);
 665         speed &= link_capabilities;
 666
 667         if (speed == IXGBE_LINK_SPEED_UNKNOWN)
 668                 status = IXGBE_ERR_LINK_SETUP;
 669
 670         /* Set KX4/KX support according to speed requested */
 671         else if (link_mode == IXGBE_AUTOC_LMS_KX4_AN ||
 672                  link_mode == IXGBE_AUTOC_LMS_KX4_AN_1G_AN) {
 673                 autoc &= ~IXGBE_AUTOC_KX4_KX_SUPP_MASK;
 674                 if (speed & IXGBE_LINK_SPEED_10GB_FULL)
 675                         autoc |= IXGBE_AUTOC_KX4_SUPP;
 676                 if (speed & IXGBE_LINK_SPEED_1GB_FULL)
 677                         autoc |= IXGBE_AUTOC_KX_SUPP;
 678                 if (autoc != curr_autoc)
 679                         IXGBE_WRITE_REG(hw, IXGBE_AUTOC, autoc);
 680         }
 681
 682         if (status == 0) {
 683                 /*
 684                  * Setup and restart the link based on the new values in
 685                  * ixgbe_hw This will write the AUTOC register based on the new
 686                  * stored values
 687                  */
 688                 status = ixgbe_start_mac_link_82598(hw,
 689                                                     autoneg_wait_to_complete);
 690         }
 691
 692         return status;
 693 }
 694
 695
 696 /**
 697  *  ixgbe_setup_copper_link_82598 - Set the PHY autoneg advertised field
 698  *  @hw: pointer to hardware structure
 699  *  @speed: new link speed
 700  *  @autoneg: true if autonegotiation enabled
 701  *  @autoneg_wait_to_complete: true if waiting is needed to complete
 702  *
 703  *  Sets the link speed in the AUTOC register in the MAC and restarts link.
 704  **/
 705 static s32 ixgbe_setup_copper_link_82598(struct ixgbe_hw *hw,
 706                                                ixgbe_link_speed speed,
 707                                                bool autoneg,
 708                                                bool autoneg_wait_to_complete)
 709 {
 710         s32 status;
 711
 712         /* Setup the PHY according to input speed */
 713         status = hw->phy.ops.setup_link_speed(hw, speed, autoneg,
 714                                               autoneg_wait_to_complete);
 715         /* Set up MAC */
 716         ixgbe_start_mac_link_82598(hw, autoneg_wait_to_complete);
 717
 718         return status;
 719 }
 720
 721 /**
 722  *  ixgbe_reset_hw_82598 - Performs hardware reset
 723  *  @hw: pointer to hardware structure
 724  *
 725  *  Resets the hardware by resetting the transmit and receive units, masks and
 726  *  clears all interrupts, performing a PHY reset, and performing a link (MAC)
 727  *  reset.
 728  **/
 729 static s32 ixgbe_reset_hw_82598(struct ixgbe_hw *hw)
 730 {
 731         s32 status = 0;
 732         s32 phy_status = 0;
 733         u32 ctrl;
 734         u32 gheccr;
 735         u32 i;
 736         u32 autoc;
 737         u8  analog_val;
 738
 739         /* Call adapter stop to disable tx/rx and clear interrupts */
 740         hw->mac.ops.stop_adapter(hw);
 741
 742         /*
 743          * Power up the Atlas Tx lanes if they are currently powered down.
 744          * Atlas Tx lanes are powered down for MAC loopback tests, but
 745          * they are not automatically restored on reset.
 746          */
 747         hw->mac.ops.read_analog_reg8(hw, IXGBE_ATLAS_PDN_LPBK, &analog_val);
 748         if (analog_val & IXGBE_ATLAS_PDN_TX_REG_EN) {
 749                 /* Enable Tx Atlas so packets can be transmitted again */
 750                 hw->mac.ops.read_analog_reg8(hw, IXGBE_ATLAS_PDN_LPBK,
 751                                              &analog_val);
 752                 analog_val &= ~IXGBE_ATLAS_PDN_TX_REG_EN;
 753                 hw->mac.ops.write_analog_reg8(hw, IXGBE_ATLAS_PDN_LPBK,
 754                                               analog_val);
 755
 756                 hw->mac.ops.read_analog_reg8(hw, IXGBE_ATLAS_PDN_10G,
 757                                              &analog_val);
 758                 analog_val &= ~IXGBE_ATLAS_PDN_TX_10G_QL_ALL;
 759                 hw->mac.ops.write_analog_reg8(hw, IXGBE_ATLAS_PDN_10G,
 760                                               analog_val);
 761
 762                 hw->mac.ops.read_analog_reg8(hw, IXGBE_ATLAS_PDN_1G,
 763                                              &analog_val);
 764                 analog_val &= ~IXGBE_ATLAS_PDN_TX_1G_QL_ALL;
 765                 hw->mac.ops.write_analog_reg8(hw, IXGBE_ATLAS_PDN_1G,
 766                                               analog_val);
 767
 768                 hw->mac.ops.read_analog_reg8(hw, IXGBE_ATLAS_PDN_AN,
 769                                              &analog_val);
 770                 analog_val &= ~IXGBE_ATLAS_PDN_TX_AN_QL_ALL;
 771                 hw->mac.ops.write_analog_reg8(hw, IXGBE_ATLAS_PDN_AN,
 772                                               analog_val);
 773         }
 774
 775         /* Reset PHY */
 776         if (hw->phy.reset_disable == false) {
 777                 /* PHY ops must be identified and initialized prior to reset */
 778
 779                 /* Init PHY and function pointers, perform SFP setup */
 780                 phy_status = hw->phy.ops.init(hw);
 781                 if (phy_status == IXGBE_ERR_SFP_NOT_SUPPORTED)
 782                         goto reset_hw_out;
 783                 else if (phy_status == IXGBE_ERR_SFP_NOT_PRESENT)
 784                         goto no_phy_reset;
 785
 786                 hw->phy.ops.reset(hw);
 787         }
 788
 789 no_phy_reset:
 790         /*
 791          * Prevent the PCI-E bus from from hanging by disabling PCI-E master
 792          * access and verify no pending requests before reset
 793          */
 794         ixgbe_disable_pcie_master(hw);
 795
 796 mac_reset_top:
 797         /*
 798          * Issue global reset to the MAC.  This needs to be a SW reset.
 799          * If link reset is used, it might reset the MAC when mng is using it
 800          */
 801         ctrl = IXGBE_READ_REG(hw, IXGBE_CTRL);
 802         IXGBE_WRITE_REG(hw, IXGBE_CTRL, (ctrl | IXGBE_CTRL_RST));
 803         IXGBE_WRITE_FLUSH(hw);
 804
 805         /* Poll for reset bit to self-clear indicating reset is complete */
 806         for (i = 0; i < 10; i++) {
 807                 udelay(1);
 808                 ctrl = IXGBE_READ_REG(hw, IXGBE_CTRL);
 809                 if (!(ctrl & IXGBE_CTRL_RST))
 810                         break;
 811         }
 812         if (ctrl & IXGBE_CTRL_RST) {
 813                 status = IXGBE_ERR_RESET_FAILED;
 814                 hw_dbg(hw, "Reset polling failed to complete.\n");
 815         }
 816
 817         /*
 818          * Double resets are required for recovery from certain error
 819          * conditions.  Between resets, it is necessary to stall to allow time
 820          * for any pending HW events to complete.  We use 1usec since that is
 821          * what is needed for ixgbe_disable_pcie_master().  The second reset
 822          * then clears out any effects of those events.
 823          */
 824         if (hw->mac.flags & IXGBE_FLAGS_DOUBLE_RESET_REQUIRED) {
 825                 hw->mac.flags &= ~IXGBE_FLAGS_DOUBLE_RESET_REQUIRED;
 826                 udelay(1);
 827                 goto mac_reset_top;
 828         }
 829
 830         msleep(50);
 831
 832         gheccr = IXGBE_READ_REG(hw, IXGBE_GHECCR);
 833         gheccr &= ~((1 << 21) | (1 << 18) | (1 << 9) | (1 << 6));
 834         IXGBE_WRITE_REG(hw, IXGBE_GHECCR, gheccr);
 835
 836         /*
 837          * Store the original AUTOC value if it has not been
 838          * stored off yet.  Otherwise restore the stored original
 839          * AUTOC value since the reset operation sets back to deaults.
 840          */
 841         autoc = IXGBE_READ_REG(hw, IXGBE_AUTOC);
 842         if (hw->mac.orig_link_settings_stored == false) {
 843                 hw->mac.orig_autoc = autoc;
 844                 hw->mac.orig_link_settings_stored = true;
 845         } else if (autoc != hw->mac.orig_autoc) {
 846                 IXGBE_WRITE_REG(hw, IXGBE_AUTOC, hw->mac.orig_autoc);
 847         }
 848
 849         /* Store the permanent mac address */
 850         hw->mac.ops.get_mac_addr(hw, hw->mac.perm_addr);
 851
 852         /*
 853          * Store MAC address from RAR0, clear receive address registers, and
 854          * clear the multicast table
 855          */
 856         hw->mac.ops.init_rx_addrs(hw);
 857
 858 reset_hw_out:
 859         if (phy_status)
 860                 status = phy_status;
 861
 862         return status;
 863 }
 864
 865 /**
 866  *  ixgbe_set_vmdq_82598 - Associate a VMDq set index with a rx address
 867  *  @hw: pointer to hardware struct
 868  *  @rar: receive address register index to associate with a VMDq index
 869  *  @vmdq: VMDq set index
 870  **/
 871 static s32 ixgbe_set_vmdq_82598(struct ixgbe_hw *hw, u32 rar, u32 vmdq)
 872 {
 873         u32 rar_high;
 874         u32 rar_entries = hw->mac.num_rar_entries;
 875
 876         /* Make sure we are using a valid rar index range */
 877         if (rar >= rar_entries) {
 878                 hw_dbg(hw, "RAR index %d is out of range.\n", rar);
 879                 return IXGBE_ERR_INVALID_ARGUMENT;
 880         }
 881
 882         rar_high = IXGBE_READ_REG(hw, IXGBE_RAH(rar));
 883         rar_high &= ~IXGBE_RAH_VIND_MASK;
 884         rar_high |= ((vmdq << IXGBE_RAH_VIND_SHIFT) & IXGBE_RAH_VIND_MASK);
 885         IXGBE_WRITE_REG(hw, IXGBE_RAH(rar), rar_high);
 886         return 0;
 887 }
 888
 889 /**
 890  *  ixgbe_clear_vmdq_82598 - Disassociate a VMDq set index from an rx address
 891  *  @hw: pointer to hardware struct
 892  *  @rar: receive address register index to associate with a VMDq index
 893  *  @vmdq: VMDq clear index (not used in 82598, but elsewhere)
 894  **/
 895 static s32 ixgbe_clear_vmdq_82598(struct ixgbe_hw *hw, u32 rar, u32 vmdq)
 896 {
 897         u32 rar_high;
 898         u32 rar_entries = hw->mac.num_rar_entries;
 899
 900
 901         /* Make sure we are using a valid rar index range */
 902         if (rar >= rar_entries) {
 903                 hw_dbg(hw, "RAR index %d is out of range.\n", rar);
 904                 return IXGBE_ERR_INVALID_ARGUMENT;
 905         }
 906
 907         rar_high = IXGBE_READ_REG(hw, IXGBE_RAH(rar));
 908         if (rar_high & IXGBE_RAH_VIND_MASK) {
 909                 rar_high &= ~IXGBE_RAH_VIND_MASK;
 910                 IXGBE_WRITE_REG(hw, IXGBE_RAH(rar), rar_high);
 911         }
 912
 913         return 0;
 914 }
 915
 916 /**
 917  *  ixgbe_set_vfta_82598 - Set VLAN filter table
 918  *  @hw: pointer to hardware structure
 919  *  @vlan: VLAN id to write to VLAN filter
 920  *  @vind: VMDq output index that maps queue to VLAN id in VFTA
 921  *  @vlan_on: boolean flag to turn on/off VLAN in VFTA
 922  *
 923  *  Turn on/off specified VLAN in the VLAN filter table.
 924  **/
 925 static s32 ixgbe_set_vfta_82598(struct ixgbe_hw *hw, u32 vlan, u32 vind,
 926                                 bool vlan_on)
 927 {
 928         u32 regindex;
 929         u32 bitindex;
 930         u32 bits;
 931         u32 vftabyte;
 932
 933         if (vlan > 4095)
 934                 return IXGBE_ERR_PARAM;
 935
 936         /* Determine 32-bit word position in array */
 937         regindex = (vlan >> 5) & 0x7F;   /* upper seven bits */
 938
 939         /* Determine the location of the (VMD) queue index */
 940         vftabyte =  ((vlan >> 3) & 0x03); /* bits (4:3) indicating byte array */
 941         bitindex = (vlan & 0x7) << 2;    /* lower 3 bits indicate nibble */
 942
 943         /* Set the nibble for VMD queue index */
 944         bits = IXGBE_READ_REG(hw, IXGBE_VFTAVIND(vftabyte, regindex));
 945         bits &= (~(0x0F << bitindex));
 946         bits |= (vind << bitindex);
 947         IXGBE_WRITE_REG(hw, IXGBE_VFTAVIND(vftabyte, regindex), bits);
 948
 949         /* Determine the location of the bit for this VLAN id */
 950         bitindex = vlan & 0x1F;   /* lower five bits */
 951
 952         bits = IXGBE_READ_REG(hw, IXGBE_VFTA(regindex));
 953         if (vlan_on)
 954                 /* Turn on this VLAN id */
 955                 bits |= (1 << bitindex);
 956         else
 957                 /* Turn off this VLAN id */
 958                 bits &= ~(1 << bitindex);
 959         IXGBE_WRITE_REG(hw, IXGBE_VFTA(regindex), bits);
 960
 961         return 0;
 962 }
 963
 964 /**
 965  *  ixgbe_clear_vfta_82598 - Clear VLAN filter table
 966  *  @hw: pointer to hardware structure
 967  *
 968  *  Clears the VLAN filer table, and the VMDq index associated with the filter
 969  **/
 970 static s32 ixgbe_clear_vfta_82598(struct ixgbe_hw *hw)
 971 {
 972         u32 offset;
 973         u32 vlanbyte;
 974
 975         for (offset = 0; offset < hw->mac.vft_size; offset++)
 976                 IXGBE_WRITE_REG(hw, IXGBE_VFTA(offset), 0);
 977
 978         for (vlanbyte = 0; vlanbyte < 4; vlanbyte++)
 979                 for (offset = 0; offset < hw->mac.vft_size; offset++)
 980                         IXGBE_WRITE_REG(hw, IXGBE_VFTAVIND(vlanbyte, offset),
 981                                         0);
 982
 983         return 0;
 984 }
 985
 986 /**
 987  *  ixgbe_read_analog_reg8_82598 - Reads 8 bit Atlas analog register
 988  *  @hw: pointer to hardware structure
 989  *  @reg: analog register to read
 990  *  @val: read value
 991  *
 992  *  Performs read operation to Atlas analog register specified.
 993  **/
 994 static s32 ixgbe_read_analog_reg8_82598(struct ixgbe_hw *hw, u32 reg, u8 *val)
 995 {
 996         u32  atlas_ctl;
 997
 998         IXGBE_WRITE_REG(hw, IXGBE_ATLASCTL,
 999                         IXGBE_ATLASCTL_WRITE_CMD | (reg << 8));
1000         IXGBE_WRITE_FLUSH(hw);
1001         udelay(10);
1002         atlas_ctl = IXGBE_READ_REG(hw, IXGBE_ATLASCTL);
1003         *val = (u8)atlas_ctl;
1004
1005         return 0;
1006 }
1007
1008 /**
1009  *  ixgbe_write_analog_reg8_82598 - Writes 8 bit Atlas analog register
1010  *  @hw: pointer to hardware structure
1011  *  @reg: atlas register to write
1012  *  @val: value to write
1013  *
1014  *  Performs write operation to Atlas analog register specified.
1015  **/
1016 static s32 ixgbe_write_analog_reg8_82598(struct ixgbe_hw *hw, u32 reg, u8 val)
1017 {
1018         u32  atlas_ctl;
1019
1020         atlas_ctl = (reg << 8) | val;
1021         IXGBE_WRITE_REG(hw, IXGBE_ATLASCTL, atlas_ctl);
1022         IXGBE_WRITE_FLUSH(hw);
1023         udelay(10);
1024
1025         return 0;
1026 }
1027
1028 /**
1029  *  ixgbe_read_i2c_eeprom_82598 - Reads 8 bit word over I2C interface.
1030  *  @hw: pointer to hardware structure
1031  *  @byte_offset: EEPROM byte offset to read
1032  *  @eeprom_data: value read
1033  *
1034  *  Performs 8 byte read operation to SFP module's EEPROM over I2C interface.
1035  **/
1036 static s32 ixgbe_read_i2c_eeprom_82598(struct ixgbe_hw *hw, u8 byte_offset,
1037                                        u8 *eeprom_data)
1038 {
1039         s32 status = 0;
1040         u16 sfp_addr = 0;
1041         u16 sfp_data = 0;
1042         u16 sfp_stat = 0;
1043         u32 i;
1044
1045         if (hw->phy.type == ixgbe_phy_nl) {
1046                 /*
1047                  * phy SDA/SCL registers are at addresses 0xC30A to
1048                  * 0xC30D.  These registers are used to talk to the SFP+
1049                  * module's EEPROM through the SDA/SCL (I2C) interface.
1050                  */
1051                 sfp_addr = (IXGBE_I2C_EEPROM_DEV_ADDR << 8) + byte_offset;
1052                 sfp_addr = (sfp_addr | IXGBE_I2C_EEPROM_READ_MASK);
1053                 hw->phy.ops.write_reg(hw,
1054                                       IXGBE_MDIO_PMA_PMD_SDA_SCL_ADDR,
1055                                       MDIO_MMD_PMAPMD,
1056                                       sfp_addr);
1057
1058                 /* Poll status */
1059                 for (i = 0; i < 100; i++) {
1060                         hw->phy.ops.read_reg(hw,
1061                                              IXGBE_MDIO_PMA_PMD_SDA_SCL_STAT,
1062                                              MDIO_MMD_PMAPMD,
1063                                              &sfp_stat);
1064                         sfp_stat = sfp_stat & IXGBE_I2C_EEPROM_STATUS_MASK;
1065                         if (sfp_stat != IXGBE_I2C_EEPROM_STATUS_IN_PROGRESS)
1066                                 break;
1067                         msleep(10);
1068                 }
1069
1070                 if (sfp_stat != IXGBE_I2C_EEPROM_STATUS_PASS) {
1071                         hw_dbg(hw, "EEPROM read did not pass.\n");
1072                         status = IXGBE_ERR_SFP_NOT_PRESENT;
1073                         goto out;
1074                 }
1075
1076                 /* Read data */
1077                 hw->phy.ops.read_reg(hw, IXGBE_MDIO_PMA_PMD_SDA_SCL_DATA,
1078                                      MDIO_MMD_PMAPMD, &sfp_data);
1079
1080                 *eeprom_data = (u8)(sfp_data >> 8);
1081         } else {
1082                 status = IXGBE_ERR_PHY;
1083                 goto out;
1084         }
1085
1086 out:
1087         return status;
1088 }
1089
1090 /**
1091  *  ixgbe_get_supported_physical_layer_82598 - Returns physical layer type
1092  *  @hw: pointer to hardware structure
1093  *
1094  *  Determines physical layer capabilities of the current configuration.
1095  **/
1096 static u32 ixgbe_get_supported_physical_layer_82598(struct ixgbe_hw *hw)
1097 {
1098         u32 physical_layer = IXGBE_PHYSICAL_LAYER_UNKNOWN;
1099         u32 autoc = IXGBE_READ_REG(hw, IXGBE_AUTOC);
1100         u32 pma_pmd_10g = autoc & IXGBE_AUTOC_10G_PMA_PMD_MASK;
1101         u32 pma_pmd_1g = autoc & IXGBE_AUTOC_1G_PMA_PMD_MASK;
1102         u16 ext_ability = 0;
1103
1104         hw->phy.ops.identify(hw);
1105
1106         /* Copper PHY must be checked before AUTOC LMS to determine correct
1107          * physical layer because 10GBase-T PHYs use LMS = KX4/KX */
1108         switch (hw->phy.type) {
1109         case ixgbe_phy_tn:
1110         case ixgbe_phy_aq:
1111         case ixgbe_phy_cu_unknown:
1112                 hw->phy.ops.read_reg(hw, MDIO_PMA_EXTABLE,
1113                 MDIO_MMD_PMAPMD, &ext_ability);
1114                 if (ext_ability & MDIO_PMA_EXTABLE_10GBT)
1115                         physical_layer |= IXGBE_PHYSICAL_LAYER_10GBASE_T;
1116                 if (ext_ability & MDIO_PMA_EXTABLE_1000BT)
1117                         physical_layer |= IXGBE_PHYSICAL_LAYER_1000BASE_T;
1118                 if (ext_ability & MDIO_PMA_EXTABLE_100BTX)
1119                         physical_layer |= IXGBE_PHYSICAL_LAYER_100BASE_TX;
1120                 goto out;
1121         default:
1122                 break;
1123         }
1124
1125         switch (autoc & IXGBE_AUTOC_LMS_MASK) {
1126         case IXGBE_AUTOC_LMS_1G_AN:
1127         case IXGBE_AUTOC_LMS_1G_LINK_NO_AN:
1128                 if (pma_pmd_1g == IXGBE_AUTOC_1G_KX)
1129                         physical_layer = IXGBE_PHYSICAL_LAYER_1000BASE_KX;
1130                 else
1131                         physical_layer = IXGBE_PHYSICAL_LAYER_1000BASE_BX;
1132                 break;
1133         case IXGBE_AUTOC_LMS_10G_LINK_NO_AN:
1134                 if (pma_pmd_10g == IXGBE_AUTOC_10G_CX4)
1135                         physical_layer = IXGBE_PHYSICAL_LAYER_10GBASE_CX4;
1136                 else if (pma_pmd_10g == IXGBE_AUTOC_10G_KX4)
1137                         physical_layer = IXGBE_PHYSICAL_LAYER_10GBASE_KX4;
1138                 else /* XAUI */
1139                         physical_layer = IXGBE_PHYSICAL_LAYER_UNKNOWN;
1140                 break;
1141         case IXGBE_AUTOC_LMS_KX4_AN:
1142         case IXGBE_AUTOC_LMS_KX4_AN_1G_AN:
1143                 if (autoc & IXGBE_AUTOC_KX_SUPP)
1144                         physical_layer |= IXGBE_PHYSICAL_LAYER_1000BASE_KX;
1145                 if (autoc & IXGBE_AUTOC_KX4_SUPP)
1146                         physical_layer |= IXGBE_PHYSICAL_LAYER_10GBASE_KX4;
1147                 break;
1148         default:
1149                 break;
1150         }
1151
1152         if (hw->phy.type == ixgbe_phy_nl) {
1153                 hw->phy.ops.identify_sfp(hw);
1154
1155                 switch (hw->phy.sfp_type) {
1156                 case ixgbe_sfp_type_da_cu:
1157                         physical_layer = IXGBE_PHYSICAL_LAYER_SFP_PLUS_CU;
1158                         break;
1159                 case ixgbe_sfp_type_sr:
1160                         physical_layer = IXGBE_PHYSICAL_LAYER_10GBASE_SR;
1161                         break;
1162                 case ixgbe_sfp_type_lr:
1163                         physical_layer = IXGBE_PHYSICAL_LAYER_10GBASE_LR;
1164                         break;
1165                 default:
1166                         physical_layer = IXGBE_PHYSICAL_LAYER_UNKNOWN;
1167                         break;
1168                 }
1169         }
1170
1171         switch (hw->device_id) {
1172         case IXGBE_DEV_ID_82598_DA_DUAL_PORT:
1173                 physical_layer = IXGBE_PHYSICAL_LAYER_SFP_PLUS_CU;
1174                 break;
1175         case IXGBE_DEV_ID_82598AF_DUAL_PORT:
1176         case IXGBE_DEV_ID_82598AF_SINGLE_PORT:
1177         case IXGBE_DEV_ID_82598_SR_DUAL_PORT_EM:
1178                 physical_layer = IXGBE_PHYSICAL_LAYER_10GBASE_SR;
1179                 break;
1180         case IXGBE_DEV_ID_82598EB_XF_LR:
1181                 physical_layer = IXGBE_PHYSICAL_LAYER_10GBASE_LR;
1182                 break;
1183         default:
1184                 break;
1185         }
1186
1187 out:
1188         return physical_layer;
1189 }
1190
1191 static struct ixgbe_mac_operations mac_ops_82598 = {
1192         .init_hw                = &ixgbe_init_hw_generic,
1193         .reset_hw               = &ixgbe_reset_hw_82598,
1194         .start_hw               = &ixgbe_start_hw_82598,
1195         .clear_hw_cntrs         = &ixgbe_clear_hw_cntrs_generic,
1196         .get_media_type         = &ixgbe_get_media_type_82598,
1197         .get_supported_physical_layer = &ixgbe_get_supported_physical_layer_82598,
1198         .enable_rx_dma          = &ixgbe_enable_rx_dma_generic,
1199         .get_mac_addr           = &ixgbe_get_mac_addr_generic,
1200         .stop_adapter           = &ixgbe_stop_adapter_generic,
1201         .get_bus_info           = &ixgbe_get_bus_info_generic,
1202         .set_lan_id             = &ixgbe_set_lan_id_multi_port_pcie,
1203         .read_analog_reg8       = &ixgbe_read_analog_reg8_82598,
1204         .write_analog_reg8      = &ixgbe_write_analog_reg8_82598,
1205         .setup_link             = &ixgbe_setup_mac_link_82598,
1206         .check_link             = &ixgbe_check_mac_link_82598,
1207         .get_link_capabilities  = &ixgbe_get_link_capabilities_82598,
1208         .led_on                 = &ixgbe_led_on_generic,
1209         .led_off                = &ixgbe_led_off_generic,
1210         .blink_led_start        = &ixgbe_blink_led_start_generic,
1211         .blink_led_stop         = &ixgbe_blink_led_stop_generic,
1212         .set_rar                = &ixgbe_set_rar_generic,
1213         .clear_rar              = &ixgbe_clear_rar_generic,
1214         .set_vmdq               = &ixgbe_set_vmdq_82598,
1215         .clear_vmdq             = &ixgbe_clear_vmdq_82598,
1216         .init_rx_addrs          = &ixgbe_init_rx_addrs_generic,
1217         .update_mc_addr_list    = &ixgbe_update_mc_addr_list_generic,
1218         .enable_mc              = &ixgbe_enable_mc_generic,
1219         .disable_mc             = &ixgbe_disable_mc_generic,
1220         .clear_vfta             = &ixgbe_clear_vfta_82598,
1221         .set_vfta               = &ixgbe_set_vfta_82598,
1222         .fc_enable              = &ixgbe_fc_enable_82598,
1223         .acquire_swfw_sync      = &ixgbe_acquire_swfw_sync,
1224         .release_swfw_sync      = &ixgbe_release_swfw_sync,
1225 };
1226
1227 static struct ixgbe_eeprom_operations eeprom_ops_82598 = {
1228         .init_params            = &ixgbe_init_eeprom_params_generic,
1229         .read                   = &ixgbe_read_eerd_generic,
1230         .calc_checksum          = &ixgbe_calc_eeprom_checksum_generic,
1231         .validate_checksum      = &ixgbe_validate_eeprom_checksum_generic,
1232         .update_checksum        = &ixgbe_update_eeprom_checksum_generic,
1233 };
1234
1235 static struct ixgbe_phy_operations phy_ops_82598 = {
1236         .identify               = &ixgbe_identify_phy_generic,
1237         .identify_sfp           = &ixgbe_identify_sfp_module_generic,
1238         .init                   = &ixgbe_init_phy_ops_82598,
1239         .reset                  = &ixgbe_reset_phy_generic,
1240         .read_reg               = &ixgbe_read_phy_reg_generic,
1241         .write_reg              = &ixgbe_write_phy_reg_generic,
1242         .setup_link             = &ixgbe_setup_phy_link_generic,
1243         .setup_link_speed       = &ixgbe_setup_phy_link_speed_generic,
1244         .read_i2c_eeprom        = &ixgbe_read_i2c_eeprom_82598,
1245         .check_overtemp   = &ixgbe_tn_check_overtemp,
1246 };
1247
1248 struct ixgbe_info ixgbe_82598_info = {
1249         .mac                    = ixgbe_mac_82598EB,
1250         .get_invariants         = &ixgbe_get_invariants_82598,
1251         .mac_ops                = &mac_ops_82598,
1252         .eeprom_ops             = &eeprom_ops_82598,
1253         .phy_ops                = &phy_ops_82598,
1254 };
1255