drivers/net/ethernet/renesas/sh_eth.c

   1 /*
   2  *  SuperH Ethernet device driver
   3  *
   4  *  Copyright (C) 2006-2008 Nobuhiro Iwamatsu
   5  *  Copyright (C) 2008-2009 Renesas Solutions Corp.
   6  *
   7  *  This program is free software; you can redistribute it and/or modify it
   8  *  under the terms and conditions of the GNU General Public License,
   9  *  version 2, as published by the Free Software Foundation.
  10  *
  11  *  This program is distributed in the hope it will be useful, but WITHOUT
  12  *  ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
  13  *  FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
  14  *  more details.
  15  *  You should have received a copy of the GNU General Public License along with
  16  *  this program; if not, write to the Free Software Foundation, Inc.,
  17  *  51 Franklin St - Fifth Floor, Boston, MA 02110-1301 USA.
  18  *
  19  *  The full GNU General Public License is included in this distribution in
  20  *  the file called "COPYING".
  21  */
  22
  23 #include <linux/init.h>
  24 #include <linux/module.h>
  25 #include <linux/kernel.h>
  26 #include <linux/spinlock.h>
  27 #include <linux/interrupt.h>
  28 #include <linux/dma-mapping.h>
  29 #include <linux/etherdevice.h>
  30 #include <linux/delay.h>
  31 #include <linux/platform_device.h>
  32 #include <linux/mdio-bitbang.h>
  33 #include <linux/netdevice.h>
  34 #include <linux/phy.h>
  35 #include <linux/cache.h>
  36 #include <linux/io.h>
  37 #include <linux/interrupt.h>
  38 #include <linux/pm_runtime.h>
  39 #include <linux/slab.h>
  40 #include <linux/ethtool.h>
  41 #include <linux/sh_eth.h>
  42
  43 #include "sh_eth.h"
  44
  45 #define SH_ETH_DEF_MSG_ENABLE \
  46                 (NETIF_MSG_LINK | \
  47                 NETIF_MSG_TIMER | \
  48                 NETIF_MSG_RX_ERR| \
  49                 NETIF_MSG_TX_ERR)
  50
  51 /* There is CPU dependent code */
  52 #if defined(CONFIG_CPU_SUBTYPE_SH7724)
  53 #define SH_ETH_RESET_DEFAULT    1
  54 static void sh_eth_set_duplex(struct net_device *ndev)
  55 {
  56         struct sh_eth_private *mdp = netdev_priv(ndev);
  57
  58         if (mdp->duplex) /* Full */
  59                 sh_eth_write(ndev, sh_eth_read(ndev, ECMR) | ECMR_DM, ECMR);
  60         else            /* Half */
  61                 sh_eth_write(ndev, sh_eth_read(ndev, ECMR) & ~ECMR_DM, ECMR);
  62 }
  63
  64 static void sh_eth_set_rate(struct net_device *ndev)
  65 {
  66         struct sh_eth_private *mdp = netdev_priv(ndev);
  67
  68         switch (mdp->speed) {
  69         case 10: /* 10BASE */
  70                 sh_eth_write(ndev, sh_eth_read(ndev, ECMR) & ~ECMR_RTM, ECMR);
  71                 break;
  72         case 100:/* 100BASE */
  73                 sh_eth_write(ndev, sh_eth_read(ndev, ECMR) | ECMR_RTM, ECMR);
  74                 break;
  75         default:
  76                 break;
  77         }
  78 }
  79
  80 /* SH7724 */
  81 static struct sh_eth_cpu_data sh_eth_my_cpu_data = {
  82         .set_duplex     = sh_eth_set_duplex,
  83         .set_rate       = sh_eth_set_rate,
  84
  85         .ecsr_value     = ECSR_PSRTO | ECSR_LCHNG | ECSR_ICD,
  86         .ecsipr_value   = ECSIPR_PSRTOIP | ECSIPR_LCHNGIP | ECSIPR_ICDIP,
  87         .eesipr_value   = DMAC_M_RFRMER | DMAC_M_ECI | 0x01ff009f,
  88
  89         .tx_check       = EESR_FTC | EESR_CND | EESR_DLC | EESR_CD | EESR_RTO,
  90         .eesr_err_check = EESR_TWB | EESR_TABT | EESR_RABT | EESR_RDE |
  91                           EESR_RFRMER | EESR_TFE | EESR_TDE | EESR_ECI,
  92         .tx_error_check = EESR_TWB | EESR_TABT | EESR_TDE | EESR_TFE,
  93
  94         .apr            = 1,
  95         .mpr            = 1,
  96         .tpauser        = 1,
  97         .hw_swap        = 1,
  98         .rpadir         = 1,
  99         .rpadir_value   = 0x00020000, /* NET_IP_ALIGN assumed to be 2 */
 100 };
 101 #elif defined(CONFIG_CPU_SUBTYPE_SH7757)
 102 #define SH_ETH_HAS_BOTH_MODULES 1
 103 #define SH_ETH_HAS_TSU  1
 104 static void sh_eth_set_duplex(struct net_device *ndev)
 105 {
 106         struct sh_eth_private *mdp = netdev_priv(ndev);
 107
 108         if (mdp->duplex) /* Full */
 109                 sh_eth_write(ndev, sh_eth_read(ndev, ECMR) | ECMR_DM, ECMR);
 110         else            /* Half */
 111                 sh_eth_write(ndev, sh_eth_read(ndev, ECMR) & ~ECMR_DM, ECMR);
 112 }
 113
 114 static void sh_eth_set_rate(struct net_device *ndev)
 115 {
 116         struct sh_eth_private *mdp = netdev_priv(ndev);
 117
 118         switch (mdp->speed) {
 119         case 10: /* 10BASE */
 120                 sh_eth_write(ndev, 0, RTRATE);
 121                 break;
 122         case 100:/* 100BASE */
 123                 sh_eth_write(ndev, 1, RTRATE);
 124                 break;
 125         default:
 126                 break;
 127         }
 128 }
 129
 130 /* SH7757 */
 131 static struct sh_eth_cpu_data sh_eth_my_cpu_data = {
 132         .set_duplex             = sh_eth_set_duplex,
 133         .set_rate               = sh_eth_set_rate,
 134
 135         .eesipr_value   = DMAC_M_RFRMER | DMAC_M_ECI | 0x003fffff,
 136         .rmcr_value     = 0x00000001,
 137
 138         .tx_check       = EESR_FTC | EESR_CND | EESR_DLC | EESR_CD | EESR_RTO,
 139         .eesr_err_check = EESR_TWB | EESR_TABT | EESR_RABT | EESR_RFE |
 140                           EESR_RDE | EESR_RFRMER | EESR_TFE | EESR_TDE |
 141                           EESR_ECI,
 142         .tx_error_check = EESR_TWB | EESR_TABT | EESR_TDE | EESR_TFE,
 143
 144         .apr            = 1,
 145         .mpr            = 1,
 146         .tpauser        = 1,
 147         .hw_swap        = 1,
 148         .no_ade         = 1,
 149         .rpadir         = 1,
 150         .rpadir_value   = 2 << 16,
 151 };
 152
 153 #define SH_GIGA_ETH_BASE        0xfee00000
 154 #define GIGA_MALR(port)         (SH_GIGA_ETH_BASE + 0x800 * (port) + 0x05c8)
 155 #define GIGA_MAHR(port)         (SH_GIGA_ETH_BASE + 0x800 * (port) + 0x05c0)
 156 static void sh_eth_chip_reset_giga(struct net_device *ndev)
 157 {
 158         int i;
 159         unsigned long mahr[2], malr[2];
 160
 161         /* save MAHR and MALR */
 162         for (i = 0; i < 2; i++) {
 163                 malr[i] = ioread32((void *)GIGA_MALR(i));
 164                 mahr[i] = ioread32((void *)GIGA_MAHR(i));
 165         }
 166
 167         /* reset device */
 168         iowrite32(ARSTR_ARSTR, (void *)(SH_GIGA_ETH_BASE + 0x1800));
 169         mdelay(1);
 170
 171         /* restore MAHR and MALR */
 172         for (i = 0; i < 2; i++) {
 173                 iowrite32(malr[i], (void *)GIGA_MALR(i));
 174                 iowrite32(mahr[i], (void *)GIGA_MAHR(i));
 175         }
 176 }
 177
 178 static int sh_eth_is_gether(struct sh_eth_private *mdp);
 179 static void sh_eth_reset(struct net_device *ndev)
 180 {
 181         struct sh_eth_private *mdp = netdev_priv(ndev);
 182         int cnt = 100;
 183
 184         if (sh_eth_is_gether(mdp)) {
 185                 sh_eth_write(ndev, 0x03, EDSR);
 186                 sh_eth_write(ndev, sh_eth_read(ndev, EDMR) | EDMR_SRST_GETHER,
 187                                 EDMR);
 188                 while (cnt > 0) {
 189                         if (!(sh_eth_read(ndev, EDMR) & 0x3))
 190                                 break;
 191                         mdelay(1);
 192                         cnt--;
 193                 }
 194                 if (cnt < 0)
 195                         printk(KERN_ERR "Device reset fail\n");
 196
 197                 /* Table Init */
 198                 sh_eth_write(ndev, 0x0, TDLAR);
 199                 sh_eth_write(ndev, 0x0, TDFAR);
 200                 sh_eth_write(ndev, 0x0, TDFXR);
 201                 sh_eth_write(ndev, 0x0, TDFFR);
 202                 sh_eth_write(ndev, 0x0, RDLAR);
 203                 sh_eth_write(ndev, 0x0, RDFAR);
 204                 sh_eth_write(ndev, 0x0, RDFXR);
 205                 sh_eth_write(ndev, 0x0, RDFFR);
 206         } else {
 207                 sh_eth_write(ndev, sh_eth_read(ndev, EDMR) | EDMR_SRST_ETHER,
 208                                 EDMR);
 209                 mdelay(3);
 210                 sh_eth_write(ndev, sh_eth_read(ndev, EDMR) & ~EDMR_SRST_ETHER,
 211                                 EDMR);
 212         }
 213 }
 214
 215 static void sh_eth_set_duplex_giga(struct net_device *ndev)
 216 {
 217         struct sh_eth_private *mdp = netdev_priv(ndev);
 218
 219         if (mdp->duplex) /* Full */
 220                 sh_eth_write(ndev, sh_eth_read(ndev, ECMR) | ECMR_DM, ECMR);
 221         else            /* Half */
 222                 sh_eth_write(ndev, sh_eth_read(ndev, ECMR) & ~ECMR_DM, ECMR);
 223 }
 224
 225 static void sh_eth_set_rate_giga(struct net_device *ndev)
 226 {
 227         struct sh_eth_private *mdp = netdev_priv(ndev);
 228
 229         switch (mdp->speed) {
 230         case 10: /* 10BASE */
 231                 sh_eth_write(ndev, 0x00000000, GECMR);
 232                 break;
 233         case 100:/* 100BASE */
 234                 sh_eth_write(ndev, 0x00000010, GECMR);
 235                 break;
 236         case 1000: /* 1000BASE */
 237                 sh_eth_write(ndev, 0x00000020, GECMR);
 238                 break;
 239         default:
 240                 break;
 241         }
 242 }
 243
 244 /* SH7757(GETHERC) */
 245 static struct sh_eth_cpu_data sh_eth_my_cpu_data_giga = {
 246         .chip_reset     = sh_eth_chip_reset_giga,
 247         .set_duplex     = sh_eth_set_duplex_giga,
 248         .set_rate       = sh_eth_set_rate_giga,
 249
 250         .ecsr_value     = ECSR_ICD | ECSR_MPD,
 251         .ecsipr_value   = ECSIPR_LCHNGIP | ECSIPR_ICDIP | ECSIPR_MPDIP,
 252         .eesipr_value   = DMAC_M_RFRMER | DMAC_M_ECI | 0x003fffff,
 253
 254         .tx_check       = EESR_TC1 | EESR_FTC,
 255         .eesr_err_check = EESR_TWB1 | EESR_TWB | EESR_TABT | EESR_RABT |
 256                           EESR_RFE | EESR_RDE | EESR_RFRMER | EESR_TFE |
 257                           EESR_TDE | EESR_ECI,
 258         .tx_error_check = EESR_TWB1 | EESR_TWB | EESR_TABT | EESR_TDE | \
 259                           EESR_TFE,
 260         .fdr_value      = 0x0000072f,
 261         .rmcr_value     = 0x00000001,
 262
 263         .apr            = 1,
 264         .mpr            = 1,
 265         .tpauser        = 1,
 266         .bculr          = 1,
 267         .hw_swap        = 1,
 268         .rpadir         = 1,
 269         .rpadir_value   = 2 << 16,
 270         .no_trimd       = 1,
 271         .no_ade         = 1,
 272 };
 273
 274 static struct sh_eth_cpu_data *sh_eth_get_cpu_data(struct sh_eth_private *mdp)
 275 {
 276         if (sh_eth_is_gether(mdp))
 277                 return &sh_eth_my_cpu_data_giga;
 278         else
 279                 return &sh_eth_my_cpu_data;
 280 }
 281
 282 #elif defined(CONFIG_CPU_SUBTYPE_SH7763)
 283 #define SH_ETH_HAS_TSU  1
 284 static void sh_eth_chip_reset(struct net_device *ndev)
 285 {
 286         struct sh_eth_private *mdp = netdev_priv(ndev);
 287
 288         /* reset device */
 289         sh_eth_tsu_write(mdp, ARSTR_ARSTR, ARSTR);
 290         mdelay(1);
 291 }
 292
 293 static void sh_eth_reset(struct net_device *ndev)
 294 {
 295         int cnt = 100;
 296
 297         sh_eth_write(ndev, EDSR_ENALL, EDSR);
 298         sh_eth_write(ndev, sh_eth_read(ndev, EDMR) | EDMR_SRST_GETHER, EDMR);
 299         while (cnt > 0) {
 300                 if (!(sh_eth_read(ndev, EDMR) & 0x3))
 301                         break;
 302                 mdelay(1);
 303                 cnt--;
 304         }
 305         if (cnt == 0)
 306                 printk(KERN_ERR "Device reset fail\n");
 307
 308         /* Table Init */
 309         sh_eth_write(ndev, 0x0, TDLAR);
 310         sh_eth_write(ndev, 0x0, TDFAR);
 311         sh_eth_write(ndev, 0x0, TDFXR);
 312         sh_eth_write(ndev, 0x0, TDFFR);
 313         sh_eth_write(ndev, 0x0, RDLAR);
 314         sh_eth_write(ndev, 0x0, RDFAR);
 315         sh_eth_write(ndev, 0x0, RDFXR);
 316         sh_eth_write(ndev, 0x0, RDFFR);
 317 }
 318
 319 static void sh_eth_set_duplex(struct net_device *ndev)
 320 {
 321         struct sh_eth_private *mdp = netdev_priv(ndev);
 322
 323         if (mdp->duplex) /* Full */
 324                 sh_eth_write(ndev, sh_eth_read(ndev, ECMR) | ECMR_DM, ECMR);
 325         else            /* Half */
 326                 sh_eth_write(ndev, sh_eth_read(ndev, ECMR) & ~ECMR_DM, ECMR);
 327 }
 328
 329 static void sh_eth_set_rate(struct net_device *ndev)
 330 {
 331         struct sh_eth_private *mdp = netdev_priv(ndev);
 332
 333         switch (mdp->speed) {
 334         case 10: /* 10BASE */
 335                 sh_eth_write(ndev, GECMR_10, GECMR);
 336                 break;
 337         case 100:/* 100BASE */
 338                 sh_eth_write(ndev, GECMR_100, GECMR);
 339                 break;
 340         case 1000: /* 1000BASE */
 341                 sh_eth_write(ndev, GECMR_1000, GECMR);
 342                 break;
 343         default:
 344                 break;
 345         }
 346 }
 347
 348 /* sh7763 */
 349 static struct sh_eth_cpu_data sh_eth_my_cpu_data = {
 350         .chip_reset     = sh_eth_chip_reset,
 351         .set_duplex     = sh_eth_set_duplex,
 352         .set_rate       = sh_eth_set_rate,
 353
 354         .ecsr_value     = ECSR_ICD | ECSR_MPD,
 355         .ecsipr_value   = ECSIPR_LCHNGIP | ECSIPR_ICDIP | ECSIPR_MPDIP,
 356         .eesipr_value   = DMAC_M_RFRMER | DMAC_M_ECI | 0x003fffff,
 357
 358         .tx_check       = EESR_TC1 | EESR_FTC,
 359         .eesr_err_check = EESR_TWB1 | EESR_TWB | EESR_TABT | EESR_RABT |
 360                           EESR_RFE | EESR_RDE | EESR_RFRMER | EESR_TFE |
 361                           EESR_TDE | EESR_ECI,
 362         .tx_error_check = EESR_TWB1 | EESR_TWB | EESR_TABT | EESR_TDE | \
 363                           EESR_TFE,
 364
 365         .apr            = 1,
 366         .mpr            = 1,
 367         .tpauser        = 1,
 368         .bculr          = 1,
 369         .hw_swap        = 1,
 370         .no_trimd       = 1,
 371         .no_ade         = 1,
 372         .tsu            = 1,
 373 };
 374
 375 #elif defined(CONFIG_CPU_SUBTYPE_SH7619)
 376 #define SH_ETH_RESET_DEFAULT    1
 377 static struct sh_eth_cpu_data sh_eth_my_cpu_data = {
 378         .eesipr_value   = DMAC_M_RFRMER | DMAC_M_ECI | 0x003fffff,
 379
 380         .apr            = 1,
 381         .mpr            = 1,
 382         .tpauser        = 1,
 383         .hw_swap        = 1,
 384 };
 385 #elif defined(CONFIG_CPU_SUBTYPE_SH7710) || defined(CONFIG_CPU_SUBTYPE_SH7712)
 386 #define SH_ETH_RESET_DEFAULT    1
 387 #define SH_ETH_HAS_TSU  1
 388 static struct sh_eth_cpu_data sh_eth_my_cpu_data = {
 389         .eesipr_value   = DMAC_M_RFRMER | DMAC_M_ECI | 0x003fffff,
 390         .tsu            = 1,
 391 };
 392 #endif
 393
 394 static void sh_eth_set_default_cpu_data(struct sh_eth_cpu_data *cd)
 395 {
 396         if (!cd->ecsr_value)
 397                 cd->ecsr_value = DEFAULT_ECSR_INIT;
 398
 399         if (!cd->ecsipr_value)
 400                 cd->ecsipr_value = DEFAULT_ECSIPR_INIT;
 401
 402         if (!cd->fcftr_value)
 403                 cd->fcftr_value = DEFAULT_FIFO_F_D_RFF | \
 404                                   DEFAULT_FIFO_F_D_RFD;
 405
 406         if (!cd->fdr_value)
 407                 cd->fdr_value = DEFAULT_FDR_INIT;
 408
 409         if (!cd->rmcr_value)
 410                 cd->rmcr_value = DEFAULT_RMCR_VALUE;
 411
 412         if (!cd->tx_check)
 413                 cd->tx_check = DEFAULT_TX_CHECK;
 414
 415         if (!cd->eesr_err_check)
 416                 cd->eesr_err_check = DEFAULT_EESR_ERR_CHECK;
 417
 418         if (!cd->tx_error_check)
 419                 cd->tx_error_check = DEFAULT_TX_ERROR_CHECK;
 420 }
 421
 422 #if defined(SH_ETH_RESET_DEFAULT)
 423 /* Chip Reset */
 424 static void sh_eth_reset(struct net_device *ndev)
 425 {
 426         sh_eth_write(ndev, sh_eth_read(ndev, EDMR) | EDMR_SRST_ETHER, EDMR);
 427         mdelay(3);
 428         sh_eth_write(ndev, sh_eth_read(ndev, EDMR) & ~EDMR_SRST_ETHER, EDMR);
 429 }
 430 #endif
 431
 432 #if defined(CONFIG_CPU_SH4)
 433 static void sh_eth_set_receive_align(struct sk_buff *skb)
 434 {
 435         int reserve;
 436
 437         reserve = SH4_SKB_RX_ALIGN - ((u32)skb->data & (SH4_SKB_RX_ALIGN - 1));
 438         if (reserve)
 439                 skb_reserve(skb, reserve);
 440 }
 441 #else
 442 static void sh_eth_set_receive_align(struct sk_buff *skb)
 443 {
 444         skb_reserve(skb, SH2_SH3_SKB_RX_ALIGN);
 445 }
 446 #endif
 447
 448
 449 /* CPU <-> EDMAC endian convert */
 450 static inline __u32 cpu_to_edmac(struct sh_eth_private *mdp, u32 x)
 451 {
 452         switch (mdp->edmac_endian) {
 453         case EDMAC_LITTLE_ENDIAN:
 454                 return cpu_to_le32(x);
 455         case EDMAC_BIG_ENDIAN:
 456                 return cpu_to_be32(x);
 457         }
 458         return x;
 459 }
 460
 461 static inline __u32 edmac_to_cpu(struct sh_eth_private *mdp, u32 x)
 462 {
 463         switch (mdp->edmac_endian) {
 464         case EDMAC_LITTLE_ENDIAN:
 465                 return le32_to_cpu(x);
 466         case EDMAC_BIG_ENDIAN:
 467                 return be32_to_cpu(x);
 468         }
 469         return x;
 470 }
 471
 472 /*
 473  * Program the hardware MAC address from dev->dev_addr.
 474  */
 475 static void update_mac_address(struct net_device *ndev)
 476 {
 477         sh_eth_write(ndev,
 478                 (ndev->dev_addr[0] << 24) | (ndev->dev_addr[1] << 16) |
 479                 (ndev->dev_addr[2] << 8) | (ndev->dev_addr[3]), MAHR);
 480         sh_eth_write(ndev,
 481                 (ndev->dev_addr[4] << 8) | (ndev->dev_addr[5]), MALR);
 482 }
 483
 484 /*
 485  * Get MAC address from SuperH MAC address register
 486  *
 487  * SuperH's Ethernet device doesn't have 'ROM' to MAC address.
 488  * This driver get MAC address that use by bootloader(U-boot or sh-ipl+g).
 489  * When you want use this device, you must set MAC address in bootloader.
 490  *
 491  */
 492 static void read_mac_address(struct net_device *ndev, unsigned char *mac)
 493 {
 494         if (mac[0] || mac[1] || mac[2] || mac[3] || mac[4] || mac[5]) {
 495                 memcpy(ndev->dev_addr, mac, 6);
 496         } else {
 497                 ndev->dev_addr[0] = (sh_eth_read(ndev, MAHR) >> 24);
 498                 ndev->dev_addr[1] = (sh_eth_read(ndev, MAHR) >> 16) & 0xFF;
 499                 ndev->dev_addr[2] = (sh_eth_read(ndev, MAHR) >> 8) & 0xFF;
 500                 ndev->dev_addr[3] = (sh_eth_read(ndev, MAHR) & 0xFF);
 501                 ndev->dev_addr[4] = (sh_eth_read(ndev, MALR) >> 8) & 0xFF;
 502                 ndev->dev_addr[5] = (sh_eth_read(ndev, MALR) & 0xFF);
 503         }
 504 }
 505
 506 static int sh_eth_is_gether(struct sh_eth_private *mdp)
 507 {
 508         if (mdp->reg_offset == sh_eth_offset_gigabit)
 509                 return 1;
 510         else
 511                 return 0;
 512 }
 513
 514 static unsigned long sh_eth_get_edtrr_trns(struct sh_eth_private *mdp)
 515 {
 516         if (sh_eth_is_gether(mdp))
 517                 return EDTRR_TRNS_GETHER;
 518         else
 519                 return EDTRR_TRNS_ETHER;
 520 }
 521
 522 struct bb_info {
 523         void (*set_gate)(void *addr);
 524         struct mdiobb_ctrl ctrl;
 525         void *addr;
 526         u32 mmd_msk;/* MMD */
 527         u32 mdo_msk;
 528         u32 mdi_msk;
 529         u32 mdc_msk;
 530 };
 531
 532 /* PHY bit set */
 533 static void bb_set(void *addr, u32 msk)
 534 {
 535         iowrite32(ioread32(addr) | msk, addr);
 536 }
 537
 538 /* PHY bit clear */
 539 static void bb_clr(void *addr, u32 msk)
 540 {
 541         iowrite32((ioread32(addr) & ~msk), addr);
 542 }
 543
 544 /* PHY bit read */
 545 static int bb_read(void *addr, u32 msk)
 546 {
 547         return (ioread32(addr) & msk) != 0;
 548 }
 549
 550 /* Data I/O pin control */
 551 static void sh_mmd_ctrl(struct mdiobb_ctrl *ctrl, int bit)
 552 {
 553         struct bb_info *bitbang = container_of(ctrl, struct bb_info, ctrl);
 554
 555         if (bitbang->set_gate)
 556                 bitbang->set_gate(bitbang->addr);
 557
 558         if (bit)
 559                 bb_set(bitbang->addr, bitbang->mmd_msk);
 560         else
 561                 bb_clr(bitbang->addr, bitbang->mmd_msk);
 562 }
 563
 564 /* Set bit data*/
 565 static void sh_set_mdio(struct mdiobb_ctrl *ctrl, int bit)
 566 {
 567         struct bb_info *bitbang = container_of(ctrl, struct bb_info, ctrl);
 568
 569         if (bitbang->set_gate)
 570                 bitbang->set_gate(bitbang->addr);
 571
 572         if (bit)
 573                 bb_set(bitbang->addr, bitbang->mdo_msk);
 574         else
 575                 bb_clr(bitbang->addr, bitbang->mdo_msk);
 576 }
 577
 578 /* Get bit data*/
 579 static int sh_get_mdio(struct mdiobb_ctrl *ctrl)
 580 {
 581         struct bb_info *bitbang = container_of(ctrl, struct bb_info, ctrl);
 582
 583         if (bitbang->set_gate)
 584                 bitbang->set_gate(bitbang->addr);
 585
 586         return bb_read(bitbang->addr, bitbang->mdi_msk);
 587 }
 588
 589 /* MDC pin control */
 590 static void sh_mdc_ctrl(struct mdiobb_ctrl *ctrl, int bit)
 591 {
 592         struct bb_info *bitbang = container_of(ctrl, struct bb_info, ctrl);
 593
 594         if (bitbang->set_gate)
 595                 bitbang->set_gate(bitbang->addr);
 596
 597         if (bit)
 598                 bb_set(bitbang->addr, bitbang->mdc_msk);
 599         else
 600                 bb_clr(bitbang->addr, bitbang->mdc_msk);
 601 }
 602
 603 /* mdio bus control struct */
 604 static struct mdiobb_ops bb_ops = {
 605         .owner = THIS_MODULE,
 606         .set_mdc = sh_mdc_ctrl,
 607         .set_mdio_dir = sh_mmd_ctrl,
 608         .set_mdio_data = sh_set_mdio,
 609         .get_mdio_data = sh_get_mdio,
 610 };
 611
 612 /* free skb and descriptor buffer */
 613 static void sh_eth_ring_free(struct net_device *ndev)
 614 {
 615         struct sh_eth_private *mdp = netdev_priv(ndev);
 616         int i;
 617
 618         /* Free Rx skb ringbuffer */
 619         if (mdp->rx_skbuff) {
 620                 for (i = 0; i < RX_RING_SIZE; i++) {
 621                         if (mdp->rx_skbuff[i])
 622                                 dev_kfree_skb(mdp->rx_skbuff[i]);
 623                 }
 624         }
 625         kfree(mdp->rx_skbuff);
 626
 627         /* Free Tx skb ringbuffer */
 628         if (mdp->tx_skbuff) {
 629                 for (i = 0; i < TX_RING_SIZE; i++) {
 630                         if (mdp->tx_skbuff[i])
 631                                 dev_kfree_skb(mdp->tx_skbuff[i]);
 632                 }
 633         }
 634         kfree(mdp->tx_skbuff);
 635 }
 636
 637 /* format skb and descriptor buffer */
 638 static void sh_eth_ring_format(struct net_device *ndev)
 639 {
 640         struct sh_eth_private *mdp = netdev_priv(ndev);
 641         int i;
 642         struct sk_buff *skb;
 643         struct sh_eth_rxdesc *rxdesc = NULL;
 644         struct sh_eth_txdesc *txdesc = NULL;
 645         int rx_ringsize = sizeof(*rxdesc) * RX_RING_SIZE;
 646         int tx_ringsize = sizeof(*txdesc) * TX_RING_SIZE;
 647
 648         mdp->cur_rx = mdp->cur_tx = 0;
 649         mdp->dirty_rx = mdp->dirty_tx = 0;
 650
 651         memset(mdp->rx_ring, 0, rx_ringsize);
 652
 653         /* build Rx ring buffer */
 654         for (i = 0; i < RX_RING_SIZE; i++) {
 655                 /* skb */
 656                 mdp->rx_skbuff[i] = NULL;
 657                 skb = dev_alloc_skb(mdp->rx_buf_sz);
 658                 mdp->rx_skbuff[i] = skb;
 659                 if (skb == NULL)
 660                         break;
 661                 dma_map_single(&ndev->dev, skb->tail, mdp->rx_buf_sz,
 662                                 DMA_FROM_DEVICE);
 663                 skb->dev = ndev; /* Mark as being used by this device. */
 664                 sh_eth_set_receive_align(skb);
 665
 666                 /* RX descriptor */
 667                 rxdesc = &mdp->rx_ring[i];
 668                 rxdesc->addr = virt_to_phys(PTR_ALIGN(skb->data, 4));
 669                 rxdesc->status = cpu_to_edmac(mdp, RD_RACT | RD_RFP);
 670
 671                 /* The size of the buffer is 16 byte boundary. */
 672                 rxdesc->buffer_length = ALIGN(mdp->rx_buf_sz, 16);
 673                 /* Rx descriptor address set */
 674                 if (i == 0) {
 675                         sh_eth_write(ndev, mdp->rx_desc_dma, RDLAR);
 676                         if (sh_eth_is_gether(mdp))
 677                                 sh_eth_write(ndev, mdp->rx_desc_dma, RDFAR);
 678                 }
 679         }
 680
 681         mdp->dirty_rx = (u32) (i - RX_RING_SIZE);
 682
 683         /* Mark the last entry as wrapping the ring. */
 684         rxdesc->status |= cpu_to_edmac(mdp, RD_RDEL);
 685
 686         memset(mdp->tx_ring, 0, tx_ringsize);
 687
 688         /* build Tx ring buffer */
 689         for (i = 0; i < TX_RING_SIZE; i++) {
 690                 mdp->tx_skbuff[i] = NULL;
 691                 txdesc = &mdp->tx_ring[i];
 692                 txdesc->status = cpu_to_edmac(mdp, TD_TFP);
 693                 txdesc->buffer_length = 0;
 694                 if (i == 0) {
 695                         /* Tx descriptor address set */
 696                         sh_eth_write(ndev, mdp->tx_desc_dma, TDLAR);
 697                         if (sh_eth_is_gether(mdp))
 698                                 sh_eth_write(ndev, mdp->tx_desc_dma, TDFAR);
 699                 }
 700         }
 701
 702         txdesc->status |= cpu_to_edmac(mdp, TD_TDLE);
 703 }
 704
 705 /* Get skb and descriptor buffer */
 706 static int sh_eth_ring_init(struct net_device *ndev)
 707 {
 708         struct sh_eth_private *mdp = netdev_priv(ndev);
 709         int rx_ringsize, tx_ringsize, ret = 0;
 710
 711         /*
 712          * +26 gets the maximum ethernet encapsulation, +7 & ~7 because the
 713          * card needs room to do 8 byte alignment, +2 so we can reserve
 714          * the first 2 bytes, and +16 gets room for the status word from the
 715          * card.
 716          */
 717         mdp->rx_buf_sz = (ndev->mtu <= 1492 ? PKT_BUF_SZ :
 718                           (((ndev->mtu + 26 + 7) & ~7) + 2 + 16));
 719         if (mdp->cd->rpadir)
 720                 mdp->rx_buf_sz += NET_IP_ALIGN;
 721
 722         /* Allocate RX and TX skb rings */
 723         mdp->rx_skbuff = kmalloc(sizeof(*mdp->rx_skbuff) * RX_RING_SIZE,
 724                                 GFP_KERNEL);
 725         if (!mdp->rx_skbuff) {
 726                 dev_err(&ndev->dev, "Cannot allocate Rx skb\n");
 727                 ret = -ENOMEM;
 728                 return ret;
 729         }
 730
 731         mdp->tx_skbuff = kmalloc(sizeof(*mdp->tx_skbuff) * TX_RING_SIZE,
 732                                 GFP_KERNEL);
 733         if (!mdp->tx_skbuff) {
 734                 dev_err(&ndev->dev, "Cannot allocate Tx skb\n");
 735                 ret = -ENOMEM;
 736                 goto skb_ring_free;
 737         }
 738
 739         /* Allocate all Rx descriptors. */
 740         rx_ringsize = sizeof(struct sh_eth_rxdesc) * RX_RING_SIZE;
 741         mdp->rx_ring = dma_alloc_coherent(NULL, rx_ringsize, &mdp->rx_desc_dma,
 742                         GFP_KERNEL);
 743
 744         if (!mdp->rx_ring) {
 745                 dev_err(&ndev->dev, "Cannot allocate Rx Ring (size %d bytes)\n",
 746                         rx_ringsize);
 747                 ret = -ENOMEM;
 748                 goto desc_ring_free;
 749         }
 750
 751         mdp->dirty_rx = 0;
 752
 753         /* Allocate all Tx descriptors. */
 754         tx_ringsize = sizeof(struct sh_eth_txdesc) * TX_RING_SIZE;
 755         mdp->tx_ring = dma_alloc_coherent(NULL, tx_ringsize, &mdp->tx_desc_dma,
 756                         GFP_KERNEL);
 757         if (!mdp->tx_ring) {
 758                 dev_err(&ndev->dev, "Cannot allocate Tx Ring (size %d bytes)\n",
 759                         tx_ringsize);
 760                 ret = -ENOMEM;
 761                 goto desc_ring_free;
 762         }
 763         return ret;
 764
 765 desc_ring_free:
 766         /* free DMA buffer */
 767         dma_free_coherent(NULL, rx_ringsize, mdp->rx_ring, mdp->rx_desc_dma);
 768
 769 skb_ring_free:
 770         /* Free Rx and Tx skb ring buffer */
 771         sh_eth_ring_free(ndev);
 772
 773         return ret;
 774 }
 775
 776 static int sh_eth_dev_init(struct net_device *ndev)
 777 {
 778         int ret = 0;
 779         struct sh_eth_private *mdp = netdev_priv(ndev);
 780         u_int32_t rx_int_var, tx_int_var;
 781         u32 val;
 782
 783         /* Soft Reset */
 784         sh_eth_reset(ndev);
 785
 786         /* Descriptor format */
 787         sh_eth_ring_format(ndev);
 788         if (mdp->cd->rpadir)
 789                 sh_eth_write(ndev, mdp->cd->rpadir_value, RPADIR);
 790
 791         /* all sh_eth int mask */
 792         sh_eth_write(ndev, 0, EESIPR);
 793
 794 #if defined(__LITTLE_ENDIAN__)
 795         if (mdp->cd->hw_swap)
 796                 sh_eth_write(ndev, EDMR_EL, EDMR);
 797         else
 798 #endif
 799                 sh_eth_write(ndev, 0, EDMR);
 800
 801         /* FIFO size set */
 802         sh_eth_write(ndev, mdp->cd->fdr_value, FDR);
 803         sh_eth_write(ndev, 0, TFTR);
 804
 805         /* Frame recv control */
 806         sh_eth_write(ndev, mdp->cd->rmcr_value, RMCR);
 807
 808         rx_int_var = mdp->rx_int_var = DESC_I_RINT8 | DESC_I_RINT5;
 809         tx_int_var = mdp->tx_int_var = DESC_I_TINT2;
 810         sh_eth_write(ndev, rx_int_var | tx_int_var, TRSCER);
 811
 812         if (mdp->cd->bculr)
 813                 sh_eth_write(ndev, 0x800, BCULR);       /* Burst sycle set */
 814
 815         sh_eth_write(ndev, mdp->cd->fcftr_value, FCFTR);
 816
 817         if (!mdp->cd->no_trimd)
 818                 sh_eth_write(ndev, 0, TRIMD);
 819
 820         /* Recv frame limit set register */
 821         sh_eth_write(ndev, RFLR_VALUE, RFLR);
 822
 823         sh_eth_write(ndev, sh_eth_read(ndev, EESR), EESR);
 824         sh_eth_write(ndev, mdp->cd->eesipr_value, EESIPR);
 825
 826         /* PAUSE Prohibition */
 827         val = (sh_eth_read(ndev, ECMR) & ECMR_DM) |
 828                 ECMR_ZPF | (mdp->duplex ? ECMR_DM : 0) | ECMR_TE | ECMR_RE;
 829
 830         sh_eth_write(ndev, val, ECMR);
 831
 832         if (mdp->cd->set_rate)
 833                 mdp->cd->set_rate(ndev);
 834
 835         /* E-MAC Status Register clear */
 836         sh_eth_write(ndev, mdp->cd->ecsr_value, ECSR);
 837
 838         /* E-MAC Interrupt Enable register */
 839         sh_eth_write(ndev, mdp->cd->ecsipr_value, ECSIPR);
 840
 841         /* Set MAC address */
 842         update_mac_address(ndev);
 843
 844         /* mask reset */
 845         if (mdp->cd->apr)
 846                 sh_eth_write(ndev, APR_AP, APR);
 847         if (mdp->cd->mpr)
 848                 sh_eth_write(ndev, MPR_MP, MPR);
 849         if (mdp->cd->tpauser)
 850                 sh_eth_write(ndev, TPAUSER_UNLIMITED, TPAUSER);
 851
 852         /* Setting the Rx mode will start the Rx process. */
 853         sh_eth_write(ndev, EDRRR_R, EDRRR);
 854
 855         netif_start_queue(ndev);
 856
 857         return ret;
 858 }
 859
 860 /* free Tx skb function */
 861 static int sh_eth_txfree(struct net_device *ndev)
 862 {
 863         struct sh_eth_private *mdp = netdev_priv(ndev);
 864         struct sh_eth_txdesc *txdesc;
 865         int freeNum = 0;
 866         int entry = 0;
 867
 868         for (; mdp->cur_tx - mdp->dirty_tx > 0; mdp->dirty_tx++) {
 869                 entry = mdp->dirty_tx % TX_RING_SIZE;
 870                 txdesc = &mdp->tx_ring[entry];
 871                 if (txdesc->status & cpu_to_edmac(mdp, TD_TACT))
 872                         break;
 873                 /* Free the original skb. */
 874                 if (mdp->tx_skbuff[entry]) {
 875                         dma_unmap_single(&ndev->dev, txdesc->addr,
 876                                          txdesc->buffer_length, DMA_TO_DEVICE);
 877                         dev_kfree_skb_irq(mdp->tx_skbuff[entry]);
 878                         mdp->tx_skbuff[entry] = NULL;
 879                         freeNum++;
 880                 }
 881                 txdesc->status = cpu_to_edmac(mdp, TD_TFP);
 882                 if (entry >= TX_RING_SIZE - 1)
 883                         txdesc->status |= cpu_to_edmac(mdp, TD_TDLE);
 884
 885                 mdp->stats.tx_packets++;
 886                 mdp->stats.tx_bytes += txdesc->buffer_length;
 887         }
 888         return freeNum;
 889 }
 890
 891 /* Packet receive function */
 892 static int sh_eth_rx(struct net_device *ndev)
 893 {
 894         struct sh_eth_private *mdp = netdev_priv(ndev);
 895         struct sh_eth_rxdesc *rxdesc;
 896
 897         int entry = mdp->cur_rx % RX_RING_SIZE;
 898         int boguscnt = (mdp->dirty_rx + RX_RING_SIZE) - mdp->cur_rx;
 899         struct sk_buff *skb;
 900         u16 pkt_len = 0;
 901         u32 desc_status;
 902
 903         rxdesc = &mdp->rx_ring[entry];
 904         while (!(rxdesc->status & cpu_to_edmac(mdp, RD_RACT))) {
 905                 desc_status = edmac_to_cpu(mdp, rxdesc->status);
 906                 pkt_len = rxdesc->frame_length;
 907
 908                 if (--boguscnt < 0)
 909                         break;
 910
 911                 if (!(desc_status & RDFEND))
 912                         mdp->stats.rx_length_errors++;
 913
 914                 skb = mdp->rx_skbuff[entry];
 915                 if (desc_status & (RD_RFS1 | RD_RFS2 | RD_RFS3 | RD_RFS4 |
 916                                    RD_RFS5 | RD_RFS6 | RD_RFS10)) {
 917                         mdp->stats.rx_errors++;
 918                         if (desc_status & RD_RFS1)
 919                                 mdp->stats.rx_crc_errors++;
 920                         if (desc_status & RD_RFS2)
 921                                 mdp->stats.rx_frame_errors++;
 922                         if (desc_status & RD_RFS3)
 923                                 mdp->stats.rx_length_errors++;
 924                         if (desc_status & RD_RFS4)
 925                                 mdp->stats.rx_length_errors++;
 926                         if (desc_status & RD_RFS6)
 927                                 mdp->stats.rx_missed_errors++;
 928                         if (desc_status & RD_RFS10)
 929                                 mdp->stats.rx_over_errors++;
 930                 } else  if (skb) {
 931                         if (!mdp->cd->hw_swap)
 932                                 sh_eth_soft_swap(
 933                                         phys_to_virt(ALIGN(rxdesc->addr, 4)),
 934                                         pkt_len + 2);
 935                         mdp->rx_skbuff[entry] = NULL;
 936                         if (mdp->cd->rpadir)
 937                                 skb_reserve(skb, NET_IP_ALIGN);
 938                         skb_put(skb, pkt_len);
 939                         skb->protocol = eth_type_trans(skb, ndev);
 940                         netif_rx(skb);
 941                         mdp->stats.rx_packets++;
 942                         mdp->stats.rx_bytes += pkt_len;
 943                 }
 944                 rxdesc->status |= cpu_to_edmac(mdp, RD_RACT);
 945                 entry = (++mdp->cur_rx) % RX_RING_SIZE;
 946                 rxdesc = &mdp->rx_ring[entry];
 947         }
 948
 949         /* Refill the Rx ring buffers. */
 950         for (; mdp->cur_rx - mdp->dirty_rx > 0; mdp->dirty_rx++) {
 951                 entry = mdp->dirty_rx % RX_RING_SIZE;
 952                 rxdesc = &mdp->rx_ring[entry];
 953                 /* The size of the buffer is 16 byte boundary. */
 954                 rxdesc->buffer_length = ALIGN(mdp->rx_buf_sz, 16);
 955
 956                 if (mdp->rx_skbuff[entry] == NULL) {
 957                         skb = dev_alloc_skb(mdp->rx_buf_sz);
 958                         mdp->rx_skbuff[entry] = skb;
 959                         if (skb == NULL)
 960                                 break;  /* Better luck next round. */
 961                         dma_map_single(&ndev->dev, skb->tail, mdp->rx_buf_sz,
 962                                         DMA_FROM_DEVICE);
 963                         skb->dev = ndev;
 964                         sh_eth_set_receive_align(skb);
 965
 966                         skb_checksum_none_assert(skb);
 967                         rxdesc->addr = virt_to_phys(PTR_ALIGN(skb->data, 4));
 968                 }
 969                 if (entry >= RX_RING_SIZE - 1)
 970                         rxdesc->status |=
 971                                 cpu_to_edmac(mdp, RD_RACT | RD_RFP | RD_RDEL);
 972                 else
 973                         rxdesc->status |=
 974                                 cpu_to_edmac(mdp, RD_RACT | RD_RFP);
 975         }
 976
 977         /* Restart Rx engine if stopped. */
 978         /* If we don't need to check status, don't. -KDU */
 979         if (!(sh_eth_read(ndev, EDRRR) & EDRRR_R))
 980                 sh_eth_write(ndev, EDRRR_R, EDRRR);
 981
 982         return 0;
 983 }
 984
 985 static void sh_eth_rcv_snd_disable(struct net_device *ndev)
 986 {
 987         /* disable tx and rx */
 988         sh_eth_write(ndev, sh_eth_read(ndev, ECMR) &
 989                 ~(ECMR_RE | ECMR_TE), ECMR);
 990 }
 991
 992 static void sh_eth_rcv_snd_enable(struct net_device *ndev)
 993 {
 994         /* enable tx and rx */
 995         sh_eth_write(ndev, sh_eth_read(ndev, ECMR) |
 996                 (ECMR_RE | ECMR_TE), ECMR);
 997 }
 998
 999 /* error control function */
1000 static void sh_eth_error(struct net_device *ndev, int intr_status)
1001 {
1002         struct sh_eth_private *mdp = netdev_priv(ndev);
1003         u32 felic_stat;
1004         u32 link_stat;
1005         u32 mask;
1006
1007         if (intr_status & EESR_ECI) {
1008                 felic_stat = sh_eth_read(ndev, ECSR);
1009                 sh_eth_write(ndev, felic_stat, ECSR);   /* clear int */
1010                 if (felic_stat & ECSR_ICD)
1011                         mdp->stats.tx_carrier_errors++;
1012                 if (felic_stat & ECSR_LCHNG) {
1013                         /* Link Changed */
1014                         if (mdp->cd->no_psr || mdp->no_ether_link) {
1015                                 if (mdp->link == PHY_DOWN)
1016                                         link_stat = 0;
1017                                 else
1018                                         link_stat = PHY_ST_LINK;
1019                         } else {
1020                                 link_stat = (sh_eth_read(ndev, PSR));
1021                                 if (mdp->ether_link_active_low)
1022                                         link_stat = ~link_stat;
1023                         }
1024                         if (!(link_stat & PHY_ST_LINK))
1025                                 sh_eth_rcv_snd_disable(ndev);
1026                         else {
1027                                 /* Link Up */
1028                                 sh_eth_write(ndev, sh_eth_read(ndev, EESIPR) &
1029                                           ~DMAC_M_ECI, EESIPR);
1030                                 /*clear int */
1031                                 sh_eth_write(ndev, sh_eth_read(ndev, ECSR),
1032                                           ECSR);
1033                                 sh_eth_write(ndev, sh_eth_read(ndev, EESIPR) |
1034                                           DMAC_M_ECI, EESIPR);
1035                                 /* enable tx and rx */
1036                                 sh_eth_rcv_snd_enable(ndev);
1037                         }
1038                 }
1039         }
1040
1041         if (intr_status & EESR_TWB) {
1042                 /* Write buck end. unused write back interrupt */
1043                 if (intr_status & EESR_TABT)    /* Transmit Abort int */
1044                         mdp->stats.tx_aborted_errors++;
1045                         if (netif_msg_tx_err(mdp))
1046                                 dev_err(&ndev->dev, "Transmit Abort\n");
1047         }
1048
1049         if (intr_status & EESR_RABT) {
1050                 /* Receive Abort int */
1051                 if (intr_status & EESR_RFRMER) {
1052                         /* Receive Frame Overflow int */
1053                         mdp->stats.rx_frame_errors++;
1054                         if (netif_msg_rx_err(mdp))
1055                                 dev_err(&ndev->dev, "Receive Abort\n");
1056                 }
1057         }
1058
1059         if (intr_status & EESR_TDE) {
1060                 /* Transmit Descriptor Empty int */
1061                 mdp->stats.tx_fifo_errors++;
1062                 if (netif_msg_tx_err(mdp))
1063                         dev_err(&ndev->dev, "Transmit Descriptor Empty\n");
1064         }
1065
1066         if (intr_status & EESR_TFE) {
1067                 /* FIFO under flow */
1068                 mdp->stats.tx_fifo_errors++;
1069                 if (netif_msg_tx_err(mdp))
1070                         dev_err(&ndev->dev, "Transmit FIFO Under flow\n");
1071         }
1072
1073         if (intr_status & EESR_RDE) {
1074                 /* Receive Descriptor Empty int */
1075                 mdp->stats.rx_over_errors++;
1076
1077                 if (sh_eth_read(ndev, EDRRR) ^ EDRRR_R)
1078                         sh_eth_write(ndev, EDRRR_R, EDRRR);
1079                 if (netif_msg_rx_err(mdp))
1080                         dev_err(&ndev->dev, "Receive Descriptor Empty\n");
1081         }
1082
1083         if (intr_status & EESR_RFE) {
1084                 /* Receive FIFO Overflow int */
1085                 mdp->stats.rx_fifo_errors++;
1086                 if (netif_msg_rx_err(mdp))
1087                         dev_err(&ndev->dev, "Receive FIFO Overflow\n");
1088         }
1089
1090         if (!mdp->cd->no_ade && (intr_status & EESR_ADE)) {
1091                 /* Address Error */
1092                 mdp->stats.tx_fifo_errors++;
1093                 if (netif_msg_tx_err(mdp))
1094                         dev_err(&ndev->dev, "Address Error\n");
1095         }
1096
1097         mask = EESR_TWB | EESR_TABT | EESR_ADE | EESR_TDE | EESR_TFE;
1098         if (mdp->cd->no_ade)
1099                 mask &= ~EESR_ADE;
1100         if (intr_status & mask) {
1101                 /* Tx error */
1102                 u32 edtrr = sh_eth_read(ndev, EDTRR);
1103                 /* dmesg */
1104                 dev_err(&ndev->dev, "TX error. status=%8.8x cur_tx=%8.8x ",
1105                                 intr_status, mdp->cur_tx);
1106                 dev_err(&ndev->dev, "dirty_tx=%8.8x state=%8.8x EDTRR=%8.8x.\n",
1107                                 mdp->dirty_tx, (u32) ndev->state, edtrr);
1108                 /* dirty buffer free */
1109                 sh_eth_txfree(ndev);
1110
1111                 /* SH7712 BUG */
1112                 if (edtrr ^ sh_eth_get_edtrr_trns(mdp)) {
1113                         /* tx dma start */
1114                         sh_eth_write(ndev, sh_eth_get_edtrr_trns(mdp), EDTRR);
1115                 }
1116                 /* wakeup */
1117                 netif_wake_queue(ndev);
1118         }
1119 }
1120
1121 static irqreturn_t sh_eth_interrupt(int irq, void *netdev)
1122 {
1123         struct net_device *ndev = netdev;
1124         struct sh_eth_private *mdp = netdev_priv(ndev);
1125         struct sh_eth_cpu_data *cd = mdp->cd;
1126         irqreturn_t ret = IRQ_NONE;
1127         u32 intr_status = 0;
1128
1129         spin_lock(&mdp->lock);
1130
1131         /* Get interrpt stat */
1132         intr_status = sh_eth_read(ndev, EESR);
1133         /* Clear interrupt */
1134         if (intr_status & (EESR_FRC | EESR_RMAF | EESR_RRF |
1135                         EESR_RTLF | EESR_RTSF | EESR_PRE | EESR_CERF |
1136                         cd->tx_check | cd->eesr_err_check)) {
1137                 sh_eth_write(ndev, intr_status, EESR);
1138                 ret = IRQ_HANDLED;
1139         } else
1140                 goto other_irq;
1141
1142         if (intr_status & (EESR_FRC | /* Frame recv*/
1143                         EESR_RMAF | /* Multi cast address recv*/
1144                         EESR_RRF  | /* Bit frame recv */
1145                         EESR_RTLF | /* Long frame recv*/
1146                         EESR_RTSF | /* short frame recv */
1147                         EESR_PRE  | /* PHY-LSI recv error */
1148                         EESR_CERF)){ /* recv frame CRC error */
1149                 sh_eth_rx(ndev);
1150         }
1151
1152         /* Tx Check */
1153         if (intr_status & cd->tx_check) {
1154                 sh_eth_txfree(ndev);
1155                 netif_wake_queue(ndev);
1156         }
1157
1158         if (intr_status & cd->eesr_err_check)
1159                 sh_eth_error(ndev, intr_status);
1160
1161 other_irq:
1162         spin_unlock(&mdp->lock);
1163
1164         return ret;
1165 }
1166
1167 static void sh_eth_timer(unsigned long data)
1168 {
1169         struct net_device *ndev = (struct net_device *)data;
1170         struct sh_eth_private *mdp = netdev_priv(ndev);
1171
1172         mod_timer(&mdp->timer, jiffies + (10 * HZ));
1173 }
1174
1175 /* PHY state control function */
1176 static void sh_eth_adjust_link(struct net_device *ndev)
1177 {
1178         struct sh_eth_private *mdp = netdev_priv(ndev);
1179         struct phy_device *phydev = mdp->phydev;
1180         int new_state = 0;
1181
1182         if (phydev->link != PHY_DOWN) {
1183                 if (phydev->duplex != mdp->duplex) {
1184                         new_state = 1;
1185                         mdp->duplex = phydev->duplex;
1186                         if (mdp->cd->set_duplex)
1187                                 mdp->cd->set_duplex(ndev);
1188                 }
1189
1190                 if (phydev->speed != mdp->speed) {
1191                         new_state = 1;
1192                         mdp->speed = phydev->speed;
1193                         if (mdp->cd->set_rate)
1194                                 mdp->cd->set_rate(ndev);
1195                 }
1196                 if (mdp->link == PHY_DOWN) {
1197                         sh_eth_write(ndev,
1198                                 (sh_eth_read(ndev, ECMR) & ~ECMR_TXF), ECMR);
1199                         new_state = 1;
1200                         mdp->link = phydev->link;
1201                 }
1202         } else if (mdp->link) {
1203                 new_state = 1;
1204                 mdp->link = PHY_DOWN;
1205                 mdp->speed = 0;
1206                 mdp->duplex = -1;
1207         }
1208
1209         if (new_state && netif_msg_link(mdp))
1210                 phy_print_status(phydev);
1211 }
1212
1213 /* PHY init function */
1214 static int sh_eth_phy_init(struct net_device *ndev)
1215 {
1216         struct sh_eth_private *mdp = netdev_priv(ndev);
1217         char phy_id[MII_BUS_ID_SIZE + 3];
1218         struct phy_device *phydev = NULL;
1219
1220         snprintf(phy_id, sizeof(phy_id), PHY_ID_FMT,
1221                 mdp->mii_bus->id , mdp->phy_id);
1222
1223         mdp->link = PHY_DOWN;
1224         mdp->speed = 0;
1225         mdp->duplex = -1;
1226
1227         /* Try connect to PHY */
1228         phydev = phy_connect(ndev, phy_id, sh_eth_adjust_link,
1229                                 0, mdp->phy_interface);
1230         if (IS_ERR(phydev)) {
1231                 dev_err(&ndev->dev, "phy_connect failed\n");
1232                 return PTR_ERR(phydev);
1233         }
1234
1235         dev_info(&ndev->dev, "attached phy %i to driver %s\n",
1236                 phydev->addr, phydev->drv->name);
1237
1238         mdp->phydev = phydev;
1239
1240         return 0;
1241 }
1242
1243 /* PHY control start function */
1244 static int sh_eth_phy_start(struct net_device *ndev)
1245 {
1246         struct sh_eth_private *mdp = netdev_priv(ndev);
1247         int ret;
1248
1249         ret = sh_eth_phy_init(ndev);
1250         if (ret)
1251                 return ret;
1252
1253         /* reset phy - this also wakes it from PDOWN */
1254         phy_write(mdp->phydev, MII_BMCR, BMCR_RESET);
1255         phy_start(mdp->phydev);
1256
1257         return 0;
1258 }
1259
1260 static int sh_eth_get_settings(struct net_device *ndev,
1261                         struct ethtool_cmd *ecmd)
1262 {
1263         struct sh_eth_private *mdp = netdev_priv(ndev);
1264         unsigned long flags;
1265         int ret;
1266
1267         spin_lock_irqsave(&mdp->lock, flags);
1268         ret = phy_ethtool_gset(mdp->phydev, ecmd);
1269         spin_unlock_irqrestore(&mdp->lock, flags);
1270
1271         return ret;
1272 }
1273
1274 static int sh_eth_set_settings(struct net_device *ndev,
1275                 struct ethtool_cmd *ecmd)
1276 {
1277         struct sh_eth_private *mdp = netdev_priv(ndev);
1278         unsigned long flags;
1279         int ret;
1280
1281         spin_lock_irqsave(&mdp->lock, flags);
1282
1283         /* disable tx and rx */
1284         sh_eth_rcv_snd_disable(ndev);
1285
1286         ret = phy_ethtool_sset(mdp->phydev, ecmd);
1287         if (ret)
1288                 goto error_exit;
1289
1290         if (ecmd->duplex == DUPLEX_FULL)
1291                 mdp->duplex = 1;
1292         else
1293                 mdp->duplex = 0;
1294
1295         if (mdp->cd->set_duplex)
1296                 mdp->cd->set_duplex(ndev);
1297
1298 error_exit:
1299         mdelay(1);
1300
1301         /* enable tx and rx */
1302         sh_eth_rcv_snd_enable(ndev);
1303
1304         spin_unlock_irqrestore(&mdp->lock, flags);
1305
1306         return ret;
1307 }
1308
1309 static int sh_eth_nway_reset(struct net_device *ndev)
1310 {
1311         struct sh_eth_private *mdp = netdev_priv(ndev);
1312         unsigned long flags;
1313         int ret;
1314
1315         spin_lock_irqsave(&mdp->lock, flags);
1316         ret = phy_start_aneg(mdp->phydev);
1317         spin_unlock_irqrestore(&mdp->lock, flags);
1318
1319         return ret;
1320 }
1321
1322 static u32 sh_eth_get_msglevel(struct net_device *ndev)
1323 {
1324         struct sh_eth_private *mdp = netdev_priv(ndev);
1325         return mdp->msg_enable;
1326 }
1327
1328 static void sh_eth_set_msglevel(struct net_device *ndev, u32 value)
1329 {
1330         struct sh_eth_private *mdp = netdev_priv(ndev);
1331         mdp->msg_enable = value;
1332 }
1333
1334 static const char sh_eth_gstrings_stats[][ETH_GSTRING_LEN] = {
1335         "rx_current", "tx_current",
1336         "rx_dirty", "tx_dirty",
1337 };
1338 #define SH_ETH_STATS_LEN  ARRAY_SIZE(sh_eth_gstrings_stats)
1339
1340 static int sh_eth_get_sset_count(struct net_device *netdev, int sset)
1341 {
1342         switch (sset) {
1343         case ETH_SS_STATS:
1344                 return SH_ETH_STATS_LEN;
1345         default:
1346                 return -EOPNOTSUPP;
1347         }
1348 }
1349
1350 static void sh_eth_get_ethtool_stats(struct net_device *ndev,
1351                         struct ethtool_stats *stats, u64 *data)
1352 {
1353         struct sh_eth_private *mdp = netdev_priv(ndev);
1354         int i = 0;
1355
1356         /* device-specific stats */
1357         data[i++] = mdp->cur_rx;
1358         data[i++] = mdp->cur_tx;
1359         data[i++] = mdp->dirty_rx;
1360         data[i++] = mdp->dirty_tx;
1361 }
1362
1363 static void sh_eth_get_strings(struct net_device *ndev, u32 stringset, u8 *data)
1364 {
1365         switch (stringset) {
1366         case ETH_SS_STATS:
1367                 memcpy(data, *sh_eth_gstrings_stats,
1368                                         sizeof(sh_eth_gstrings_stats));
1369                 break;
1370         }
1371 }
1372
1373 static struct ethtool_ops sh_eth_ethtool_ops = {
1374         .get_settings   = sh_eth_get_settings,
1375         .set_settings   = sh_eth_set_settings,
1376         .nway_reset             = sh_eth_nway_reset,
1377         .get_msglevel   = sh_eth_get_msglevel,
1378         .set_msglevel   = sh_eth_set_msglevel,
1379         .get_link               = ethtool_op_get_link,
1380         .get_strings    = sh_eth_get_strings,
1381         .get_ethtool_stats  = sh_eth_get_ethtool_stats,
1382         .get_sset_count     = sh_eth_get_sset_count,
1383 };
1384
1385 /* network device open function */
1386 static int sh_eth_open(struct net_device *ndev)
1387 {
1388         int ret = 0;
1389         struct sh_eth_private *mdp = netdev_priv(ndev);
1390
1391         pm_runtime_get_sync(&mdp->pdev->dev);
1392
1393         ret = request_irq(ndev->irq, sh_eth_interrupt,
1394 #if defined(CONFIG_CPU_SUBTYPE_SH7763) || \
1395         defined(CONFIG_CPU_SUBTYPE_SH7764) || \
1396         defined(CONFIG_CPU_SUBTYPE_SH7757)
1397                                 IRQF_SHARED,
1398 #else
1399                                 0,
1400 #endif
1401                                 ndev->name, ndev);
1402         if (ret) {
1403                 dev_err(&ndev->dev, "Can not assign IRQ number\n");
1404                 return ret;
1405         }
1406
1407         /* Descriptor set */
1408         ret = sh_eth_ring_init(ndev);
1409         if (ret)
1410                 goto out_free_irq;
1411
1412         /* device init */
1413         ret = sh_eth_dev_init(ndev);
1414         if (ret)
1415                 goto out_free_irq;
1416
1417         /* PHY control start*/
1418         ret = sh_eth_phy_start(ndev);
1419         if (ret)
1420                 goto out_free_irq;
1421
1422         /* Set the timer to check for link beat. */
1423         init_timer(&mdp->timer);
1424         mdp->timer.expires = (jiffies + (24 * HZ)) / 10;/* 2.4 sec. */
1425         setup_timer(&mdp->timer, sh_eth_timer, (unsigned long)ndev);
1426
1427         return ret;
1428
1429 out_free_irq:
1430         free_irq(ndev->irq, ndev);
1431         pm_runtime_put_sync(&mdp->pdev->dev);
1432         return ret;
1433 }
1434
1435 /* Timeout function */
1436 static void sh_eth_tx_timeout(struct net_device *ndev)
1437 {
1438         struct sh_eth_private *mdp = netdev_priv(ndev);
1439         struct sh_eth_rxdesc *rxdesc;
1440         int i;
1441
1442         netif_stop_queue(ndev);
1443
1444         if (netif_msg_timer(mdp))
1445                 dev_err(&ndev->dev, "%s: transmit timed out, status %8.8x,"
1446                " resetting...\n", ndev->name, (int)sh_eth_read(ndev, EESR));
1447
1448         /* tx_errors count up */
1449         mdp->stats.tx_errors++;
1450
1451         /* timer off */
1452         del_timer_sync(&mdp->timer);
1453
1454         /* Free all the skbuffs in the Rx queue. */
1455         for (i = 0; i < RX_RING_SIZE; i++) {
1456                 rxdesc = &mdp->rx_ring[i];
1457                 rxdesc->status = 0;
1458                 rxdesc->addr = 0xBADF00D0;
1459                 if (mdp->rx_skbuff[i])
1460                         dev_kfree_skb(mdp->rx_skbuff[i]);
1461                 mdp->rx_skbuff[i] = NULL;
1462         }
1463         for (i = 0; i < TX_RING_SIZE; i++) {
1464                 if (mdp->tx_skbuff[i])
1465                         dev_kfree_skb(mdp->tx_skbuff[i]);
1466                 mdp->tx_skbuff[i] = NULL;
1467         }
1468
1469         /* device init */
1470         sh_eth_dev_init(ndev);
1471
1472         /* timer on */
1473         mdp->timer.expires = (jiffies + (24 * HZ)) / 10;/* 2.4 sec. */
1474         add_timer(&mdp->timer);
1475 }
1476
1477 /* Packet transmit function */
1478 static int sh_eth_start_xmit(struct sk_buff *skb, struct net_device *ndev)
1479 {
1480         struct sh_eth_private *mdp = netdev_priv(ndev);
1481         struct sh_eth_txdesc *txdesc;
1482         u32 entry;
1483         unsigned long flags;
1484
1485         spin_lock_irqsave(&mdp->lock, flags);
1486         if ((mdp->cur_tx - mdp->dirty_tx) >= (TX_RING_SIZE - 4)) {
1487                 if (!sh_eth_txfree(ndev)) {
1488                         if (netif_msg_tx_queued(mdp))
1489                                 dev_warn(&ndev->dev, "TxFD exhausted.\n");
1490                         netif_stop_queue(ndev);
1491                         spin_unlock_irqrestore(&mdp->lock, flags);
1492                         return NETDEV_TX_BUSY;
1493                 }
1494         }
1495         spin_unlock_irqrestore(&mdp->lock, flags);
1496
1497         entry = mdp->cur_tx % TX_RING_SIZE;
1498         mdp->tx_skbuff[entry] = skb;
1499         txdesc = &mdp->tx_ring[entry];
1500         /* soft swap. */
1501         if (!mdp->cd->hw_swap)
1502                 sh_eth_soft_swap(PTR_ALIGN(skb->data, 4), skb->len + 2);
1503         txdesc->addr = dma_map_single(&ndev->dev, skb->data, skb->len,
1504                                       DMA_TO_DEVICE);
1505         if (skb->len < ETHERSMALL)
1506                 txdesc->buffer_length = ETHERSMALL;
1507         else
1508                 txdesc->buffer_length = skb->len;
1509
1510         if (entry >= TX_RING_SIZE - 1)
1511                 txdesc->status |= cpu_to_edmac(mdp, TD_TACT | TD_TDLE);
1512         else
1513                 txdesc->status |= cpu_to_edmac(mdp, TD_TACT);
1514
1515         mdp->cur_tx++;
1516
1517         if (!(sh_eth_read(ndev, EDTRR) & sh_eth_get_edtrr_trns(mdp)))
1518                 sh_eth_write(ndev, sh_eth_get_edtrr_trns(mdp), EDTRR);
1519
1520         return NETDEV_TX_OK;
1521 }
1522
1523 /* device close function */
1524 static int sh_eth_close(struct net_device *ndev)
1525 {
1526         struct sh_eth_private *mdp = netdev_priv(ndev);
1527         int ringsize;
1528
1529         netif_stop_queue(ndev);
1530
1531         /* Disable interrupts by clearing the interrupt mask. */
1532         sh_eth_write(ndev, 0x0000, EESIPR);
1533
1534         /* Stop the chip's Tx and Rx processes. */
1535         sh_eth_write(ndev, 0, EDTRR);
1536         sh_eth_write(ndev, 0, EDRRR);
1537
1538         /* PHY Disconnect */
1539         if (mdp->phydev) {
1540                 phy_stop(mdp->phydev);
1541                 phy_disconnect(mdp->phydev);
1542         }
1543
1544         free_irq(ndev->irq, ndev);
1545
1546         del_timer_sync(&mdp->timer);
1547
1548         /* Free all the skbuffs in the Rx queue. */
1549         sh_eth_ring_free(ndev);
1550
1551         /* free DMA buffer */
1552         ringsize = sizeof(struct sh_eth_rxdesc) * RX_RING_SIZE;
1553         dma_free_coherent(NULL, ringsize, mdp->rx_ring, mdp->rx_desc_dma);
1554
1555         /* free DMA buffer */
1556         ringsize = sizeof(struct sh_eth_txdesc) * TX_RING_SIZE;
1557         dma_free_coherent(NULL, ringsize, mdp->tx_ring, mdp->tx_desc_dma);
1558
1559         pm_runtime_put_sync(&mdp->pdev->dev);
1560
1561         return 0;
1562 }
1563
1564 static struct net_device_stats *sh_eth_get_stats(struct net_device *ndev)
1565 {
1566         struct sh_eth_private *mdp = netdev_priv(ndev);
1567
1568         pm_runtime_get_sync(&mdp->pdev->dev);
1569
1570         mdp->stats.tx_dropped += sh_eth_read(ndev, TROCR);
1571         sh_eth_write(ndev, 0, TROCR);   /* (write clear) */
1572         mdp->stats.collisions += sh_eth_read(ndev, CDCR);
1573         sh_eth_write(ndev, 0, CDCR);    /* (write clear) */
1574         mdp->stats.tx_carrier_errors += sh_eth_read(ndev, LCCR);
1575         sh_eth_write(ndev, 0, LCCR);    /* (write clear) */
1576         if (sh_eth_is_gether(mdp)) {
1577                 mdp->stats.tx_carrier_errors += sh_eth_read(ndev, CERCR);
1578                 sh_eth_write(ndev, 0, CERCR);   /* (write clear) */
1579                 mdp->stats.tx_carrier_errors += sh_eth_read(ndev, CEECR);
1580                 sh_eth_write(ndev, 0, CEECR);   /* (write clear) */
1581         } else {
1582                 mdp->stats.tx_carrier_errors += sh_eth_read(ndev, CNDCR);
1583                 sh_eth_write(ndev, 0, CNDCR);   /* (write clear) */
1584         }
1585         pm_runtime_put_sync(&mdp->pdev->dev);
1586
1587         return &mdp->stats;
1588 }
1589
1590 /* ioctl to device funciotn*/
1591 static int sh_eth_do_ioctl(struct net_device *ndev, struct ifreq *rq,
1592                                 int cmd)
1593 {
1594         struct sh_eth_private *mdp = netdev_priv(ndev);
1595         struct phy_device *phydev = mdp->phydev;
1596
1597         if (!netif_running(ndev))
1598                 return -EINVAL;
1599
1600         if (!phydev)
1601                 return -ENODEV;
1602
1603         return phy_mii_ioctl(phydev, rq, cmd);
1604 }
1605
1606 #if defined(SH_ETH_HAS_TSU)
1607 /* Multicast reception directions set */
1608 static void sh_eth_set_multicast_list(struct net_device *ndev)
1609 {
1610         if (ndev->flags & IFF_PROMISC) {
1611                 /* Set promiscuous. */
1612                 sh_eth_write(ndev, (sh_eth_read(ndev, ECMR) & ~ECMR_MCT) |
1613                                 ECMR_PRM, ECMR);
1614         } else {
1615                 /* Normal, unicast/broadcast-only mode. */
1616                 sh_eth_write(ndev, (sh_eth_read(ndev, ECMR) & ~ECMR_PRM) |
1617                                 ECMR_MCT, ECMR);
1618         }
1619 }
1620 #endif /* SH_ETH_HAS_TSU */
1621
1622 /* SuperH's TSU register init function */
1623 static void sh_eth_tsu_init(struct sh_eth_private *mdp)
1624 {
1625         sh_eth_tsu_write(mdp, 0, TSU_FWEN0);    /* Disable forward(0->1) */
1626         sh_eth_tsu_write(mdp, 0, TSU_FWEN1);    /* Disable forward(1->0) */
1627         sh_eth_tsu_write(mdp, 0, TSU_FCM);      /* forward fifo 3k-3k */
1628         sh_eth_tsu_write(mdp, 0xc, TSU_BSYSL0);
1629         sh_eth_tsu_write(mdp, 0xc, TSU_BSYSL1);
1630         sh_eth_tsu_write(mdp, 0, TSU_PRISL0);
1631         sh_eth_tsu_write(mdp, 0, TSU_PRISL1);
1632         sh_eth_tsu_write(mdp, 0, TSU_FWSL0);
1633         sh_eth_tsu_write(mdp, 0, TSU_FWSL1);
1634         sh_eth_tsu_write(mdp, TSU_FWSLC_POSTENU | TSU_FWSLC_POSTENL, TSU_FWSLC);
1635         if (sh_eth_is_gether(mdp)) {
1636                 sh_eth_tsu_write(mdp, 0, TSU_QTAG0);    /* Disable QTAG(0->1) */
1637                 sh_eth_tsu_write(mdp, 0, TSU_QTAG1);    /* Disable QTAG(1->0) */
1638         } else {
1639                 sh_eth_tsu_write(mdp, 0, TSU_QTAGM0);   /* Disable QTAG(0->1) */
1640                 sh_eth_tsu_write(mdp, 0, TSU_QTAGM1);   /* Disable QTAG(1->0) */
1641         }
1642         sh_eth_tsu_write(mdp, 0, TSU_FWSR);     /* all interrupt status clear */
1643         sh_eth_tsu_write(mdp, 0, TSU_FWINMK);   /* Disable all interrupt */
1644         sh_eth_tsu_write(mdp, 0, TSU_TEN);      /* Disable all CAM entry */
1645         sh_eth_tsu_write(mdp, 0, TSU_POST1);    /* Disable CAM entry [ 0- 7] */
1646         sh_eth_tsu_write(mdp, 0, TSU_POST2);    /* Disable CAM entry [ 8-15] */
1647         sh_eth_tsu_write(mdp, 0, TSU_POST3);    /* Disable CAM entry [16-23] */
1648         sh_eth_tsu_write(mdp, 0, TSU_POST4);    /* Disable CAM entry [24-31] */
1649 }
1650
1651 /* MDIO bus release function */
1652 static int sh_mdio_release(struct net_device *ndev)
1653 {
1654         struct mii_bus *bus = dev_get_drvdata(&ndev->dev);
1655
1656         /* unregister mdio bus */
1657         mdiobus_unregister(bus);
1658
1659         /* remove mdio bus info from net_device */
1660         dev_set_drvdata(&ndev->dev, NULL);
1661
1662         /* free interrupts memory */
1663         kfree(bus->irq);
1664
1665         /* free bitbang info */
1666         free_mdio_bitbang(bus);
1667
1668         return 0;
1669 }
1670
1671 /* MDIO bus init function */
1672 static int sh_mdio_init(struct net_device *ndev, int id,
1673                         struct sh_eth_plat_data *pd)
1674 {
1675         int ret, i;
1676         struct bb_info *bitbang;
1677         struct sh_eth_private *mdp = netdev_priv(ndev);
1678
1679         /* create bit control struct for PHY */
1680         bitbang = kzalloc(sizeof(struct bb_info), GFP_KERNEL);
1681         if (!bitbang) {
1682                 ret = -ENOMEM;
1683                 goto out;
1684         }
1685
1686         /* bitbang init */
1687         bitbang->addr = mdp->addr + mdp->reg_offset[PIR];
1688         bitbang->set_gate = pd->set_mdio_gate;
1689         bitbang->mdi_msk = 0x08;
1690         bitbang->mdo_msk = 0x04;
1691         bitbang->mmd_msk = 0x02;/* MMD */
1692         bitbang->mdc_msk = 0x01;
1693         bitbang->ctrl.ops = &bb_ops;
1694
1695         /* MII controller setting */
1696         mdp->mii_bus = alloc_mdio_bitbang(&bitbang->ctrl);
1697         if (!mdp->mii_bus) {
1698                 ret = -ENOMEM;
1699                 goto out_free_bitbang;
1700         }
1701
1702         /* Hook up MII support for ethtool */
1703         mdp->mii_bus->name = "sh_mii";
1704         mdp->mii_bus->parent = &ndev->dev;
1705         snprintf(mdp->mii_bus->id, MII_BUS_ID_SIZE, "%x", id);
1706
1707         /* PHY IRQ */
1708         mdp->mii_bus->irq = kmalloc(sizeof(int)*PHY_MAX_ADDR, GFP_KERNEL);
1709         if (!mdp->mii_bus->irq) {
1710                 ret = -ENOMEM;
1711                 goto out_free_bus;
1712         }
1713
1714         for (i = 0; i < PHY_MAX_ADDR; i++)
1715                 mdp->mii_bus->irq[i] = PHY_POLL;
1716
1717         /* regist mdio bus */
1718         ret = mdiobus_register(mdp->mii_bus);
1719         if (ret)
1720                 goto out_free_irq;
1721
1722         dev_set_drvdata(&ndev->dev, mdp->mii_bus);
1723
1724         return 0;
1725
1726 out_free_irq:
1727         kfree(mdp->mii_bus->irq);
1728
1729 out_free_bus:
1730         free_mdio_bitbang(mdp->mii_bus);
1731
1732 out_free_bitbang:
1733         kfree(bitbang);
1734
1735 out:
1736         return ret;
1737 }
1738
1739 static const u16 *sh_eth_get_register_offset(int register_type)
1740 {
1741         const u16 *reg_offset = NULL;
1742
1743         switch (register_type) {
1744         case SH_ETH_REG_GIGABIT:
1745                 reg_offset = sh_eth_offset_gigabit;
1746                 break;
1747         case SH_ETH_REG_FAST_SH4:
1748                 reg_offset = sh_eth_offset_fast_sh4;
1749                 break;
1750         case SH_ETH_REG_FAST_SH3_SH2:
1751                 reg_offset = sh_eth_offset_fast_sh3_sh2;
1752                 break;
1753         default:
1754                 printk(KERN_ERR "Unknown register type (%d)\n", register_type);
1755                 break;
1756         }
1757
1758         return reg_offset;
1759 }
1760
1761 static const struct net_device_ops sh_eth_netdev_ops = {
1762         .ndo_open               = sh_eth_open,
1763         .ndo_stop               = sh_eth_close,
1764         .ndo_start_xmit         = sh_eth_start_xmit,
1765         .ndo_get_stats          = sh_eth_get_stats,
1766 #if defined(SH_ETH_HAS_TSU)
1767         .ndo_set_rx_mode        = sh_eth_set_multicast_list,
1768 #endif
1769         .ndo_tx_timeout         = sh_eth_tx_timeout,
1770         .ndo_do_ioctl           = sh_eth_do_ioctl,
1771         .ndo_validate_addr      = eth_validate_addr,
1772         .ndo_set_mac_address    = eth_mac_addr,
1773         .ndo_change_mtu         = eth_change_mtu,
1774 };
1775
1776 static int sh_eth_drv_probe(struct platform_device *pdev)
1777 {
1778         int ret, devno = 0;
1779         struct resource *res;
1780         struct net_device *ndev = NULL;
1781         struct sh_eth_private *mdp = NULL;
1782         struct sh_eth_plat_data *pd;
1783
1784         /* get base addr */
1785         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
1786         if (unlikely(res == NULL)) {
1787                 dev_err(&pdev->dev, "invalid resource\n");
1788                 ret = -EINVAL;
1789                 goto out;
1790         }
1791
1792         ndev = alloc_etherdev(sizeof(struct sh_eth_private));
1793         if (!ndev) {
1794                 dev_err(&pdev->dev, "Could not allocate device.\n");
1795                 ret = -ENOMEM;
1796                 goto out;
1797         }
1798
1799         /* The sh Ether-specific entries in the device structure. */
1800         ndev->base_addr = res->start;
1801         devno = pdev->id;
1802         if (devno < 0)
1803                 devno = 0;
1804
1805         ndev->dma = -1;
1806         ret = platform_get_irq(pdev, 0);
1807         if (ret < 0) {
1808                 ret = -ENODEV;
1809                 goto out_release;
1810         }
1811         ndev->irq = ret;
1812
1813         SET_NETDEV_DEV(ndev, &pdev->dev);
1814
1815         /* Fill in the fields of the device structure with ethernet values. */
1816         ether_setup(ndev);
1817
1818         mdp = netdev_priv(ndev);
1819         mdp->addr = ioremap(res->start, resource_size(res));
1820         if (mdp->addr == NULL) {
1821                 ret = -ENOMEM;
1822                 dev_err(&pdev->dev, "ioremap failed.\n");
1823                 goto out_release;
1824         }
1825
1826         spin_lock_init(&mdp->lock);
1827         mdp->pdev = pdev;
1828         pm_runtime_enable(&pdev->dev);
1829         pm_runtime_resume(&pdev->dev);
1830
1831         pd = (struct sh_eth_plat_data *)(pdev->dev.platform_data);
1832         /* get PHY ID */
1833         mdp->phy_id = pd->phy;
1834         mdp->phy_interface = pd->phy_interface;
1835         /* EDMAC endian */
1836         mdp->edmac_endian = pd->edmac_endian;
1837         mdp->no_ether_link = pd->no_ether_link;
1838         mdp->ether_link_active_low = pd->ether_link_active_low;
1839         mdp->reg_offset = sh_eth_get_register_offset(pd->register_type);
1840
1841         /* set cpu data */
1842 #if defined(SH_ETH_HAS_BOTH_MODULES)
1843         mdp->cd = sh_eth_get_cpu_data(mdp);
1844 #else
1845         mdp->cd = &sh_eth_my_cpu_data;
1846 #endif
1847         sh_eth_set_default_cpu_data(mdp->cd);
1848
1849         /* set function */
1850         ndev->netdev_ops = &sh_eth_netdev_ops;
1851         SET_ETHTOOL_OPS(ndev, &sh_eth_ethtool_ops);
1852         ndev->watchdog_timeo = TX_TIMEOUT;
1853
1854         /* debug message level */
1855         mdp->msg_enable = SH_ETH_DEF_MSG_ENABLE;
1856         mdp->post_rx = POST_RX >> (devno << 1);
1857         mdp->post_fw = POST_FW >> (devno << 1);
1858
1859         /* read and set MAC address */
1860         read_mac_address(ndev, pd->mac_addr);
1861
1862         /* First device only init */
1863         if (!devno) {
1864                 if (mdp->cd->tsu) {
1865                         struct resource *rtsu;
1866                         rtsu = platform_get_resource(pdev, IORESOURCE_MEM, 1);
1867                         if (!rtsu) {
1868                                 dev_err(&pdev->dev, "Not found TSU resource\n");
1869                                 goto out_release;
1870                         }
1871                         mdp->tsu_addr = ioremap(rtsu->start,
1872                                                 resource_size(rtsu));
1873                 }
1874                 if (mdp->cd->chip_reset)
1875                         mdp->cd->chip_reset(ndev);
1876
1877                 if (mdp->cd->tsu) {
1878                         /* TSU init (Init only)*/
1879                         sh_eth_tsu_init(mdp);
1880                 }
1881         }
1882
1883         /* network device register */
1884         ret = register_netdev(ndev);
1885         if (ret)
1886                 goto out_release;
1887
1888         /* mdio bus init */
1889         ret = sh_mdio_init(ndev, pdev->id, pd);
1890         if (ret)
1891                 goto out_unregister;
1892
1893         /* print device information */
1894         pr_info("Base address at 0x%x, %pM, IRQ %d.\n",
1895                (u32)ndev->base_addr, ndev->dev_addr, ndev->irq);
1896
1897         platform_set_drvdata(pdev, ndev);
1898
1899         return ret;
1900
1901 out_unregister:
1902         unregister_netdev(ndev);
1903
1904 out_release:
1905         /* net_dev free */
1906         if (mdp && mdp->addr)
1907                 iounmap(mdp->addr);
1908         if (mdp && mdp->tsu_addr)
1909                 iounmap(mdp->tsu_addr);
1910         if (ndev)
1911                 free_netdev(ndev);
1912
1913 out:
1914         return ret;
1915 }
1916
1917 static int sh_eth_drv_remove(struct platform_device *pdev)
1918 {
1919         struct net_device *ndev = platform_get_drvdata(pdev);
1920         struct sh_eth_private *mdp = netdev_priv(ndev);
1921
1922         iounmap(mdp->tsu_addr);
1923         sh_mdio_release(ndev);
1924         unregister_netdev(ndev);
1925         pm_runtime_disable(&pdev->dev);
1926         iounmap(mdp->addr);
1927         free_netdev(ndev);
1928         platform_set_drvdata(pdev, NULL);
1929
1930         return 0;
1931 }
1932
1933 static int sh_eth_runtime_nop(struct device *dev)
1934 {
1935         /*
1936          * Runtime PM callback shared between ->runtime_suspend()
1937          * and ->runtime_resume(). Simply returns success.
1938          *
1939          * This driver re-initializes all registers after
1940          * pm_runtime_get_sync() anyway so there is no need
1941          * to save and restore registers here.
1942          */
1943         return 0;
1944 }
1945
1946 static struct dev_pm_ops sh_eth_dev_pm_ops = {
1947         .runtime_suspend = sh_eth_runtime_nop,
1948         .runtime_resume = sh_eth_runtime_nop,
1949 };
1950
1951 static struct platform_driver sh_eth_driver = {
1952         .probe = sh_eth_drv_probe,
1953         .remove = sh_eth_drv_remove,
1954         .driver = {
1955                    .name = CARDNAME,
1956                    .pm = &sh_eth_dev_pm_ops,
1957         },
1958 };
1959
1960 static int __init sh_eth_init(void)
1961 {
1962         return platform_driver_register(&sh_eth_driver);
1963 }
1964
1965 static void __exit sh_eth_cleanup(void)
1966 {
1967         platform_driver_unregister(&sh_eth_driver);
1968 }
1969
1970 module_init(sh_eth_init);
1971 module_exit(sh_eth_cleanup);
1972
1973 MODULE_AUTHOR("Nobuhiro Iwamatsu, Yoshihiro Shimoda");
1974 MODULE_DESCRIPTION("Renesas SuperH Ethernet driver");
1975 MODULE_LICENSE("GPL v2");