drivers/net/arm/ep93xx_eth.c

   1 /*
   2  * EP93xx ethernet network device driver
   3  * Copyright (C) 2006 Lennert Buytenhek <buytenh@wantstofly.org>
   4  * Dedicated to Marija Kulikova.
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; either version 2 of the License, or
   9  * (at your option) any later version.
  10  */
  11
  12 #define pr_fmt(fmt) KBUILD_MODNAME ":%s: " fmt, __func__
  13
  14 #include <linux/dma-mapping.h>
  15 #include <linux/module.h>
  16 #include <linux/kernel.h>
  17 #include <linux/netdevice.h>
  18 #include <linux/mii.h>
  19 #include <linux/etherdevice.h>
  20 #include <linux/ethtool.h>
  21 #include <linux/init.h>
  22 #include <linux/moduleparam.h>
  23 #include <linux/platform_device.h>
  24 #include <linux/delay.h>
  25 #include <linux/io.h>
  26 #include <linux/slab.h>
  27
  28 #include <mach/hardware.h>
  29
  30 #define DRV_MODULE_NAME         "ep93xx-eth"
  31 #define DRV_MODULE_VERSION      "0.1"
  32
  33 #define RX_QUEUE_ENTRIES        64
  34 #define TX_QUEUE_ENTRIES        8
  35
  36 #define MAX_PKT_SIZE            2044
  37 #define PKT_BUF_SIZE            2048
  38
  39 #define REG_RXCTL               0x0000
  40 #define  REG_RXCTL_DEFAULT      0x00073800
  41 #define REG_TXCTL               0x0004
  42 #define  REG_TXCTL_ENABLE       0x00000001
  43 #define REG_MIICMD              0x0010
  44 #define  REG_MIICMD_READ        0x00008000
  45 #define  REG_MIICMD_WRITE       0x00004000
  46 #define REG_MIIDATA             0x0014
  47 #define REG_MIISTS              0x0018
  48 #define  REG_MIISTS_BUSY        0x00000001
  49 #define REG_SELFCTL             0x0020
  50 #define  REG_SELFCTL_RESET      0x00000001
  51 #define REG_INTEN               0x0024
  52 #define  REG_INTEN_TX           0x00000008
  53 #define  REG_INTEN_RX           0x00000007
  54 #define REG_INTSTSP             0x0028
  55 #define  REG_INTSTS_TX          0x00000008
  56 #define  REG_INTSTS_RX          0x00000004
  57 #define REG_INTSTSC             0x002c
  58 #define REG_AFP                 0x004c
  59 #define REG_INDAD0              0x0050
  60 #define REG_INDAD1              0x0051
  61 #define REG_INDAD2              0x0052
  62 #define REG_INDAD3              0x0053
  63 #define REG_INDAD4              0x0054
  64 #define REG_INDAD5              0x0055
  65 #define REG_GIINTMSK            0x0064
  66 #define  REG_GIINTMSK_ENABLE    0x00008000
  67 #define REG_BMCTL               0x0080
  68 #define  REG_BMCTL_ENABLE_TX    0x00000100
  69 #define  REG_BMCTL_ENABLE_RX    0x00000001
  70 #define REG_BMSTS               0x0084
  71 #define  REG_BMSTS_RX_ACTIVE    0x00000008
  72 #define REG_RXDQBADD            0x0090
  73 #define REG_RXDQBLEN            0x0094
  74 #define REG_RXDCURADD           0x0098
  75 #define REG_RXDENQ              0x009c
  76 #define REG_RXSTSQBADD          0x00a0
  77 #define REG_RXSTSQBLEN          0x00a4
  78 #define REG_RXSTSQCURADD        0x00a8
  79 #define REG_RXSTSENQ            0x00ac
  80 #define REG_TXDQBADD            0x00b0
  81 #define REG_TXDQBLEN            0x00b4
  82 #define REG_TXDQCURADD          0x00b8
  83 #define REG_TXDENQ              0x00bc
  84 #define REG_TXSTSQBADD          0x00c0
  85 #define REG_TXSTSQBLEN          0x00c4
  86 #define REG_TXSTSQCURADD        0x00c8
  87 #define REG_MAXFRMLEN           0x00e8
  88
  89 struct ep93xx_rdesc
  90 {
  91         u32     buf_addr;
  92         u32     rdesc1;
  93 };
  94
  95 #define RDESC1_NSOF             0x80000000
  96 #define RDESC1_BUFFER_INDEX     0x7fff0000
  97 #define RDESC1_BUFFER_LENGTH    0x0000ffff
  98
  99 struct ep93xx_rstat
 100 {
 101         u32     rstat0;
 102         u32     rstat1;
 103 };
 104
 105 #define RSTAT0_RFP              0x80000000
 106 #define RSTAT0_RWE              0x40000000
 107 #define RSTAT0_EOF              0x20000000
 108 #define RSTAT0_EOB              0x10000000
 109 #define RSTAT0_AM               0x00c00000
 110 #define RSTAT0_RX_ERR           0x00200000
 111 #define RSTAT0_OE               0x00100000
 112 #define RSTAT0_FE               0x00080000
 113 #define RSTAT0_RUNT             0x00040000
 114 #define RSTAT0_EDATA            0x00020000
 115 #define RSTAT0_CRCE             0x00010000
 116 #define RSTAT0_CRCI             0x00008000
 117 #define RSTAT0_HTI              0x00003f00
 118 #define RSTAT1_RFP              0x80000000
 119 #define RSTAT1_BUFFER_INDEX     0x7fff0000
 120 #define RSTAT1_FRAME_LENGTH     0x0000ffff
 121
 122 struct ep93xx_tdesc
 123 {
 124         u32     buf_addr;
 125         u32     tdesc1;
 126 };
 127
 128 #define TDESC1_EOF              0x80000000
 129 #define TDESC1_BUFFER_INDEX     0x7fff0000
 130 #define TDESC1_BUFFER_ABORT     0x00008000
 131 #define TDESC1_BUFFER_LENGTH    0x00000fff
 132
 133 struct ep93xx_tstat
 134 {
 135         u32     tstat0;
 136 };
 137
 138 #define TSTAT0_TXFP             0x80000000
 139 #define TSTAT0_TXWE             0x40000000
 140 #define TSTAT0_FA               0x20000000
 141 #define TSTAT0_LCRS             0x10000000
 142 #define TSTAT0_OW               0x04000000
 143 #define TSTAT0_TXU              0x02000000
 144 #define TSTAT0_ECOLL            0x01000000
 145 #define TSTAT0_NCOLL            0x001f0000
 146 #define TSTAT0_BUFFER_INDEX     0x00007fff
 147
 148 struct ep93xx_descs
 149 {
 150         struct ep93xx_rdesc     rdesc[RX_QUEUE_ENTRIES];
 151         struct ep93xx_tdesc     tdesc[TX_QUEUE_ENTRIES];
 152         struct ep93xx_rstat     rstat[RX_QUEUE_ENTRIES];
 153         struct ep93xx_tstat     tstat[TX_QUEUE_ENTRIES];
 154 };
 155
 156 struct ep93xx_priv
 157 {
 158         struct resource         *res;
 159         void __iomem            *base_addr;
 160         int                     irq;
 161
 162         struct ep93xx_descs     *descs;
 163         dma_addr_t              descs_dma_addr;
 164
 165         void                    *rx_buf[RX_QUEUE_ENTRIES];
 166         void                    *tx_buf[TX_QUEUE_ENTRIES];
 167
 168         spinlock_t              rx_lock;
 169         unsigned int            rx_pointer;
 170         unsigned int            tx_clean_pointer;
 171         unsigned int            tx_pointer;
 172         spinlock_t              tx_pending_lock;
 173         unsigned int            tx_pending;
 174
 175         struct net_device       *dev;
 176         struct napi_struct      napi;
 177
 178         struct mii_if_info      mii;
 179         u8                      mdc_divisor;
 180 };
 181
 182 #define rdb(ep, off)            __raw_readb((ep)->base_addr + (off))
 183 #define rdw(ep, off)            __raw_readw((ep)->base_addr + (off))
 184 #define rdl(ep, off)            __raw_readl((ep)->base_addr + (off))
 185 #define wrb(ep, off, val)       __raw_writeb((val), (ep)->base_addr + (off))
 186 #define wrw(ep, off, val)       __raw_writew((val), (ep)->base_addr + (off))
 187 #define wrl(ep, off, val)       __raw_writel((val), (ep)->base_addr + (off))
 188
 189 static int ep93xx_mdio_read(struct net_device *dev, int phy_id, int reg)
 190 {
 191         struct ep93xx_priv *ep = netdev_priv(dev);
 192         int data;
 193         int i;
 194
 195         wrl(ep, REG_MIICMD, REG_MIICMD_READ | (phy_id << 5) | reg);
 196
 197         for (i = 0; i < 10; i++) {
 198                 if ((rdl(ep, REG_MIISTS) & REG_MIISTS_BUSY) == 0)
 199                         break;
 200                 msleep(1);
 201         }
 202
 203         if (i == 10) {
 204                 pr_info("mdio read timed out\n");
 205                 data = 0xffff;
 206         } else {
 207                 data = rdl(ep, REG_MIIDATA);
 208         }
 209
 210         return data;
 211 }
 212
 213 static void ep93xx_mdio_write(struct net_device *dev, int phy_id, int reg, int data)
 214 {
 215         struct ep93xx_priv *ep = netdev_priv(dev);
 216         int i;
 217
 218         wrl(ep, REG_MIIDATA, data);
 219         wrl(ep, REG_MIICMD, REG_MIICMD_WRITE | (phy_id << 5) | reg);
 220
 221         for (i = 0; i < 10; i++) {
 222                 if ((rdl(ep, REG_MIISTS) & REG_MIISTS_BUSY) == 0)
 223                         break;
 224                 msleep(1);
 225         }
 226
 227         if (i == 10)
 228                 pr_info("mdio write timed out\n");
 229 }
 230
 231 static int ep93xx_rx(struct net_device *dev, int processed, int budget)
 232 {
 233         struct ep93xx_priv *ep = netdev_priv(dev);
 234
 235         while (processed < budget) {
 236                 int entry;
 237                 struct ep93xx_rstat *rstat;
 238                 u32 rstat0;
 239                 u32 rstat1;
 240                 int length;
 241                 struct sk_buff *skb;
 242
 243                 entry = ep->rx_pointer;
 244                 rstat = ep->descs->rstat + entry;
 245
 246                 rstat0 = rstat->rstat0;
 247                 rstat1 = rstat->rstat1;
 248                 if (!(rstat0 & RSTAT0_RFP) || !(rstat1 & RSTAT1_RFP))
 249                         break;
 250
 251                 rstat->rstat0 = 0;
 252                 rstat->rstat1 = 0;
 253
 254                 if (!(rstat0 & RSTAT0_EOF))
 255                         pr_crit("not end-of-frame %.8x %.8x\n", rstat0, rstat1);
 256                 if (!(rstat0 & RSTAT0_EOB))
 257                         pr_crit("not end-of-buffer %.8x %.8x\n", rstat0, rstat1);
 258                 if ((rstat1 & RSTAT1_BUFFER_INDEX) >> 16 != entry)
 259                         pr_crit("entry mismatch %.8x %.8x\n", rstat0, rstat1);
 260
 261                 if (!(rstat0 & RSTAT0_RWE)) {
 262                         dev->stats.rx_errors++;
 263                         if (rstat0 & RSTAT0_OE)
 264                                 dev->stats.rx_fifo_errors++;
 265                         if (rstat0 & RSTAT0_FE)
 266                                 dev->stats.rx_frame_errors++;
 267                         if (rstat0 & (RSTAT0_RUNT | RSTAT0_EDATA))
 268                                 dev->stats.rx_length_errors++;
 269                         if (rstat0 & RSTAT0_CRCE)
 270                                 dev->stats.rx_crc_errors++;
 271                         goto err;
 272                 }
 273
 274                 length = rstat1 & RSTAT1_FRAME_LENGTH;
 275                 if (length > MAX_PKT_SIZE) {
 276                         pr_notice("invalid length %.8x %.8x\n", rstat0, rstat1);
 277                         goto err;
 278                 }
 279
 280                 /* Strip FCS.  */
 281                 if (rstat0 & RSTAT0_CRCI)
 282                         length -= 4;
 283
 284                 skb = dev_alloc_skb(length + 2);
 285                 if (likely(skb != NULL)) {
 286                         skb_reserve(skb, 2);
 287                         dma_sync_single_for_cpu(dev->dev.parent, ep->descs->rdesc[entry].buf_addr,
 288                                                 length, DMA_FROM_DEVICE);
 289                         skb_copy_to_linear_data(skb, ep->rx_buf[entry], length);
 290                         skb_put(skb, length);
 291                         skb->protocol = eth_type_trans(skb, dev);
 292
 293                         netif_receive_skb(skb);
 294
 295                         dev->stats.rx_packets++;
 296                         dev->stats.rx_bytes += length;
 297                 } else {
 298                         dev->stats.rx_dropped++;
 299                 }
 300
 301 err:
 302                 ep->rx_pointer = (entry + 1) & (RX_QUEUE_ENTRIES - 1);
 303                 processed++;
 304         }
 305
 306         return processed;
 307 }
 308
 309 static int ep93xx_have_more_rx(struct ep93xx_priv *ep)
 310 {
 311         struct ep93xx_rstat *rstat = ep->descs->rstat + ep->rx_pointer;
 312         return !!((rstat->rstat0 & RSTAT0_RFP) && (rstat->rstat1 & RSTAT1_RFP));
 313 }
 314
 315 static int ep93xx_poll(struct napi_struct *napi, int budget)
 316 {
 317         struct ep93xx_priv *ep = container_of(napi, struct ep93xx_priv, napi);
 318         struct net_device *dev = ep->dev;
 319         int rx = 0;
 320
 321 poll_some_more:
 322         rx = ep93xx_rx(dev, rx, budget);
 323         if (rx < budget) {
 324                 int more = 0;
 325
 326                 spin_lock_irq(&ep->rx_lock);
 327                 __napi_complete(napi);
 328                 wrl(ep, REG_INTEN, REG_INTEN_TX | REG_INTEN_RX);
 329                 if (ep93xx_have_more_rx(ep)) {
 330                         wrl(ep, REG_INTEN, REG_INTEN_TX);
 331                         wrl(ep, REG_INTSTSP, REG_INTSTS_RX);
 332                         more = 1;
 333                 }
 334                 spin_unlock_irq(&ep->rx_lock);
 335
 336                 if (more && napi_reschedule(napi))
 337                         goto poll_some_more;
 338         }
 339
 340         if (rx) {
 341                 wrw(ep, REG_RXDENQ, rx);
 342                 wrw(ep, REG_RXSTSENQ, rx);
 343         }
 344
 345         return rx;
 346 }
 347
 348 static int ep93xx_xmit(struct sk_buff *skb, struct net_device *dev)
 349 {
 350         struct ep93xx_priv *ep = netdev_priv(dev);
 351         int entry;
 352
 353         if (unlikely(skb->len > MAX_PKT_SIZE)) {
 354                 dev->stats.tx_dropped++;
 355                 dev_kfree_skb(skb);
 356                 return NETDEV_TX_OK;
 357         }
 358
 359         entry = ep->tx_pointer;
 360         ep->tx_pointer = (ep->tx_pointer + 1) & (TX_QUEUE_ENTRIES - 1);
 361
 362         ep->descs->tdesc[entry].tdesc1 =
 363                 TDESC1_EOF | (entry << 16) | (skb->len & 0xfff);
 364         skb_copy_and_csum_dev(skb, ep->tx_buf[entry]);
 365         dma_sync_single_for_cpu(dev->dev.parent, ep->descs->tdesc[entry].buf_addr,
 366                                 skb->len, DMA_TO_DEVICE);
 367         dev_kfree_skb(skb);
 368
 369         spin_lock_irq(&ep->tx_pending_lock);
 370         ep->tx_pending++;
 371         if (ep->tx_pending == TX_QUEUE_ENTRIES)
 372                 netif_stop_queue(dev);
 373         spin_unlock_irq(&ep->tx_pending_lock);
 374
 375         wrl(ep, REG_TXDENQ, 1);
 376
 377         return NETDEV_TX_OK;
 378 }
 379
 380 static void ep93xx_tx_complete(struct net_device *dev)
 381 {
 382         struct ep93xx_priv *ep = netdev_priv(dev);
 383         int wake;
 384
 385         wake = 0;
 386
 387         spin_lock(&ep->tx_pending_lock);
 388         while (1) {
 389                 int entry;
 390                 struct ep93xx_tstat *tstat;
 391                 u32 tstat0;
 392
 393                 entry = ep->tx_clean_pointer;
 394                 tstat = ep->descs->tstat + entry;
 395
 396                 tstat0 = tstat->tstat0;
 397                 if (!(tstat0 & TSTAT0_TXFP))
 398                         break;
 399
 400                 tstat->tstat0 = 0;
 401
 402                 if (tstat0 & TSTAT0_FA)
 403                         pr_crit("frame aborted %.8x\n", tstat0);
 404                 if ((tstat0 & TSTAT0_BUFFER_INDEX) != entry)
 405                         pr_crit("entry mismatch %.8x\n", tstat0);
 406
 407                 if (tstat0 & TSTAT0_TXWE) {
 408                         int length = ep->descs->tdesc[entry].tdesc1 & 0xfff;
 409
 410                         dev->stats.tx_packets++;
 411                         dev->stats.tx_bytes += length;
 412                 } else {
 413                         dev->stats.tx_errors++;
 414                 }
 415
 416                 if (tstat0 & TSTAT0_OW)
 417                         dev->stats.tx_window_errors++;
 418                 if (tstat0 & TSTAT0_TXU)
 419                         dev->stats.tx_fifo_errors++;
 420                 dev->stats.collisions += (tstat0 >> 16) & 0x1f;
 421
 422                 ep->tx_clean_pointer = (entry + 1) & (TX_QUEUE_ENTRIES - 1);
 423                 if (ep->tx_pending == TX_QUEUE_ENTRIES)
 424                         wake = 1;
 425                 ep->tx_pending--;
 426         }
 427         spin_unlock(&ep->tx_pending_lock);
 428
 429         if (wake)
 430                 netif_wake_queue(dev);
 431 }
 432
 433 static irqreturn_t ep93xx_irq(int irq, void *dev_id)
 434 {
 435         struct net_device *dev = dev_id;
 436         struct ep93xx_priv *ep = netdev_priv(dev);
 437         u32 status;
 438
 439         status = rdl(ep, REG_INTSTSC);
 440         if (status == 0)
 441                 return IRQ_NONE;
 442
 443         if (status & REG_INTSTS_RX) {
 444                 spin_lock(&ep->rx_lock);
 445                 if (likely(napi_schedule_prep(&ep->napi))) {
 446                         wrl(ep, REG_INTEN, REG_INTEN_TX);
 447                         __napi_schedule(&ep->napi);
 448                 }
 449                 spin_unlock(&ep->rx_lock);
 450         }
 451
 452         if (status & REG_INTSTS_TX)
 453                 ep93xx_tx_complete(dev);
 454
 455         return IRQ_HANDLED;
 456 }
 457
 458 static void ep93xx_free_buffers(struct ep93xx_priv *ep)
 459 {
 460         struct device *dev = ep->dev->dev.parent;
 461         int i;
 462
 463         for (i = 0; i < RX_QUEUE_ENTRIES; i++) {
 464                 dma_addr_t d;
 465
 466                 d = ep->descs->rdesc[i].buf_addr;
 467                 if (d)
 468                         dma_unmap_single(dev, d, PKT_BUF_SIZE, DMA_FROM_DEVICE);
 469
 470                 if (ep->rx_buf[i] != NULL)
 471                         kfree(ep->rx_buf[i]);
 472         }
 473
 474         for (i = 0; i < TX_QUEUE_ENTRIES; i++) {
 475                 dma_addr_t d;
 476
 477                 d = ep->descs->tdesc[i].buf_addr;
 478                 if (d)
 479                         dma_unmap_single(dev, d, PKT_BUF_SIZE, DMA_TO_DEVICE);
 480
 481                 if (ep->tx_buf[i] != NULL)
 482                         kfree(ep->tx_buf[i]);
 483         }
 484
 485         dma_free_coherent(dev, sizeof(struct ep93xx_descs), ep->descs,
 486                                                         ep->descs_dma_addr);
 487 }
 488
 489 static int ep93xx_alloc_buffers(struct ep93xx_priv *ep)
 490 {
 491         struct device *dev = ep->dev->dev.parent;
 492         int i;
 493
 494         ep->descs = dma_alloc_coherent(dev, sizeof(struct ep93xx_descs),
 495                                 &ep->descs_dma_addr, GFP_KERNEL);
 496         if (ep->descs == NULL)
 497                 return 1;
 498
 499         for (i = 0; i < RX_QUEUE_ENTRIES; i++) {
 500                 void *buf;
 501                 dma_addr_t d;
 502
 503                 buf = kmalloc(PKT_BUF_SIZE, GFP_KERNEL);
 504                 if (buf == NULL)
 505                         goto err;
 506
 507                 d = dma_map_single(dev, buf, PKT_BUF_SIZE, DMA_FROM_DEVICE);
 508                 if (dma_mapping_error(dev, d)) {
 509                         kfree(buf);
 510                         goto err;
 511                 }
 512
 513                 ep->rx_buf[i] = buf;
 514                 ep->descs->rdesc[i].buf_addr = d;
 515                 ep->descs->rdesc[i].rdesc1 = (i << 16) | PKT_BUF_SIZE;
 516         }
 517
 518         for (i = 0; i < TX_QUEUE_ENTRIES; i++) {
 519                 void *buf;
 520                 dma_addr_t d;
 521
 522                 buf = kmalloc(PKT_BUF_SIZE, GFP_KERNEL);
 523                 if (buf == NULL)
 524                         goto err;
 525
 526                 d = dma_map_single(dev, buf, PKT_BUF_SIZE, DMA_TO_DEVICE);
 527                 if (dma_mapping_error(dev, d)) {
 528                         kfree(buf);
 529                         goto err;
 530                 }
 531
 532                 ep->tx_buf[i] = buf;
 533                 ep->descs->tdesc[i].buf_addr = d;
 534         }
 535
 536         return 0;
 537
 538 err:
 539         ep93xx_free_buffers(ep);
 540         return 1;
 541 }
 542
 543 static int ep93xx_start_hw(struct net_device *dev)
 544 {
 545         struct ep93xx_priv *ep = netdev_priv(dev);
 546         unsigned long addr;
 547         int i;
 548
 549         wrl(ep, REG_SELFCTL, REG_SELFCTL_RESET);
 550         for (i = 0; i < 10; i++) {
 551                 if ((rdl(ep, REG_SELFCTL) & REG_SELFCTL_RESET) == 0)
 552                         break;
 553                 msleep(1);
 554         }
 555
 556         if (i == 10) {
 557                 pr_crit("hw failed to reset\n");
 558                 return 1;
 559         }
 560
 561         wrl(ep, REG_SELFCTL, ((ep->mdc_divisor - 1) << 9));
 562
 563         /* Does the PHY support preamble suppress?  */
 564         if ((ep93xx_mdio_read(dev, ep->mii.phy_id, MII_BMSR) & 0x0040) != 0)
 565                 wrl(ep, REG_SELFCTL, ((ep->mdc_divisor - 1) << 9) | (1 << 8));
 566
 567         /* Receive descriptor ring.  */
 568         addr = ep->descs_dma_addr + offsetof(struct ep93xx_descs, rdesc);
 569         wrl(ep, REG_RXDQBADD, addr);
 570         wrl(ep, REG_RXDCURADD, addr);
 571         wrw(ep, REG_RXDQBLEN, RX_QUEUE_ENTRIES * sizeof(struct ep93xx_rdesc));
 572
 573         /* Receive status ring.  */
 574         addr = ep->descs_dma_addr + offsetof(struct ep93xx_descs, rstat);
 575         wrl(ep, REG_RXSTSQBADD, addr);
 576         wrl(ep, REG_RXSTSQCURADD, addr);
 577         wrw(ep, REG_RXSTSQBLEN, RX_QUEUE_ENTRIES * sizeof(struct ep93xx_rstat));
 578
 579         /* Transmit descriptor ring.  */
 580         addr = ep->descs_dma_addr + offsetof(struct ep93xx_descs, tdesc);
 581         wrl(ep, REG_TXDQBADD, addr);
 582         wrl(ep, REG_TXDQCURADD, addr);
 583         wrw(ep, REG_TXDQBLEN, TX_QUEUE_ENTRIES * sizeof(struct ep93xx_tdesc));
 584
 585         /* Transmit status ring.  */
 586         addr = ep->descs_dma_addr + offsetof(struct ep93xx_descs, tstat);
 587         wrl(ep, REG_TXSTSQBADD, addr);
 588         wrl(ep, REG_TXSTSQCURADD, addr);
 589         wrw(ep, REG_TXSTSQBLEN, TX_QUEUE_ENTRIES * sizeof(struct ep93xx_tstat));
 590
 591         wrl(ep, REG_BMCTL, REG_BMCTL_ENABLE_TX | REG_BMCTL_ENABLE_RX);
 592         wrl(ep, REG_INTEN, REG_INTEN_TX | REG_INTEN_RX);
 593         wrl(ep, REG_GIINTMSK, 0);
 594
 595         for (i = 0; i < 10; i++) {
 596                 if ((rdl(ep, REG_BMSTS) & REG_BMSTS_RX_ACTIVE) != 0)
 597                         break;
 598                 msleep(1);
 599         }
 600
 601         if (i == 10) {
 602                 pr_crit("hw failed to start\n");
 603                 return 1;
 604         }
 605
 606         wrl(ep, REG_RXDENQ, RX_QUEUE_ENTRIES);
 607         wrl(ep, REG_RXSTSENQ, RX_QUEUE_ENTRIES);
 608
 609         wrb(ep, REG_INDAD0, dev->dev_addr[0]);
 610         wrb(ep, REG_INDAD1, dev->dev_addr[1]);
 611         wrb(ep, REG_INDAD2, dev->dev_addr[2]);
 612         wrb(ep, REG_INDAD3, dev->dev_addr[3]);
 613         wrb(ep, REG_INDAD4, dev->dev_addr[4]);
 614         wrb(ep, REG_INDAD5, dev->dev_addr[5]);
 615         wrl(ep, REG_AFP, 0);
 616
 617         wrl(ep, REG_MAXFRMLEN, (MAX_PKT_SIZE << 16) | MAX_PKT_SIZE);
 618
 619         wrl(ep, REG_RXCTL, REG_RXCTL_DEFAULT);
 620         wrl(ep, REG_TXCTL, REG_TXCTL_ENABLE);
 621
 622         return 0;
 623 }
 624
 625 static void ep93xx_stop_hw(struct net_device *dev)
 626 {
 627         struct ep93xx_priv *ep = netdev_priv(dev);
 628         int i;
 629
 630         wrl(ep, REG_SELFCTL, REG_SELFCTL_RESET);
 631         for (i = 0; i < 10; i++) {
 632                 if ((rdl(ep, REG_SELFCTL) & REG_SELFCTL_RESET) == 0)
 633                         break;
 634                 msleep(1);
 635         }
 636
 637         if (i == 10)
 638                 pr_crit("hw failed to reset\n");
 639 }
 640
 641 static int ep93xx_open(struct net_device *dev)
 642 {
 643         struct ep93xx_priv *ep = netdev_priv(dev);
 644         int err;
 645
 646         if (ep93xx_alloc_buffers(ep))
 647                 return -ENOMEM;
 648
 649         napi_enable(&ep->napi);
 650
 651         if (ep93xx_start_hw(dev)) {
 652                 napi_disable(&ep->napi);
 653                 ep93xx_free_buffers(ep);
 654                 return -EIO;
 655         }
 656
 657         spin_lock_init(&ep->rx_lock);
 658         ep->rx_pointer = 0;
 659         ep->tx_clean_pointer = 0;
 660         ep->tx_pointer = 0;
 661         spin_lock_init(&ep->tx_pending_lock);
 662         ep->tx_pending = 0;
 663
 664         err = request_irq(ep->irq, ep93xx_irq, IRQF_SHARED, dev->name, dev);
 665         if (err) {
 666                 napi_disable(&ep->napi);
 667                 ep93xx_stop_hw(dev);
 668                 ep93xx_free_buffers(ep);
 669                 return err;
 670         }
 671
 672         wrl(ep, REG_GIINTMSK, REG_GIINTMSK_ENABLE);
 673
 674         netif_start_queue(dev);
 675
 676         return 0;
 677 }
 678
 679 static int ep93xx_close(struct net_device *dev)
 680 {
 681         struct ep93xx_priv *ep = netdev_priv(dev);
 682
 683         napi_disable(&ep->napi);
 684         netif_stop_queue(dev);
 685
 686         wrl(ep, REG_GIINTMSK, 0);
 687         free_irq(ep->irq, dev);
 688         ep93xx_stop_hw(dev);
 689         ep93xx_free_buffers(ep);
 690
 691         return 0;
 692 }
 693
 694 static int ep93xx_ioctl(struct net_device *dev, struct ifreq *ifr, int cmd)
 695 {
 696         struct ep93xx_priv *ep = netdev_priv(dev);
 697         struct mii_ioctl_data *data = if_mii(ifr);
 698
 699         return generic_mii_ioctl(&ep->mii, data, cmd, NULL);
 700 }
 701
 702 static void ep93xx_get_drvinfo(struct net_device *dev, struct ethtool_drvinfo *info)
 703 {
 704         strcpy(info->driver, DRV_MODULE_NAME);
 705         strcpy(info->version, DRV_MODULE_VERSION);
 706 }
 707
 708 static int ep93xx_get_settings(struct net_device *dev, struct ethtool_cmd *cmd)
 709 {
 710         struct ep93xx_priv *ep = netdev_priv(dev);
 711         return mii_ethtool_gset(&ep->mii, cmd);
 712 }
 713
 714 static int ep93xx_set_settings(struct net_device *dev, struct ethtool_cmd *cmd)
 715 {
 716         struct ep93xx_priv *ep = netdev_priv(dev);
 717         return mii_ethtool_sset(&ep->mii, cmd);
 718 }
 719
 720 static int ep93xx_nway_reset(struct net_device *dev)
 721 {
 722         struct ep93xx_priv *ep = netdev_priv(dev);
 723         return mii_nway_restart(&ep->mii);
 724 }
 725
 726 static u32 ep93xx_get_link(struct net_device *dev)
 727 {
 728         struct ep93xx_priv *ep = netdev_priv(dev);
 729         return mii_link_ok(&ep->mii);
 730 }
 731
 732 static const struct ethtool_ops ep93xx_ethtool_ops = {
 733         .get_drvinfo            = ep93xx_get_drvinfo,
 734         .get_settings           = ep93xx_get_settings,
 735         .set_settings           = ep93xx_set_settings,
 736         .nway_reset             = ep93xx_nway_reset,
 737         .get_link               = ep93xx_get_link,
 738 };
 739
 740 static const struct net_device_ops ep93xx_netdev_ops = {
 741         .ndo_open               = ep93xx_open,
 742         .ndo_stop               = ep93xx_close,
 743         .ndo_start_xmit         = ep93xx_xmit,
 744         .ndo_do_ioctl           = ep93xx_ioctl,
 745         .ndo_validate_addr      = eth_validate_addr,
 746         .ndo_change_mtu         = eth_change_mtu,
 747         .ndo_set_mac_address    = eth_mac_addr,
 748 };
 749
 750 static struct net_device *ep93xx_dev_alloc(struct ep93xx_eth_data *data)
 751 {
 752         struct net_device *dev;
 753
 754         dev = alloc_etherdev(sizeof(struct ep93xx_priv));
 755         if (dev == NULL)
 756                 return NULL;
 757
 758         memcpy(dev->dev_addr, data->dev_addr, ETH_ALEN);
 759
 760         dev->ethtool_ops = &ep93xx_ethtool_ops;
 761         dev->netdev_ops = &ep93xx_netdev_ops;
 762
 763         dev->features |= NETIF_F_SG | NETIF_F_HW_CSUM;
 764
 765         return dev;
 766 }
 767
 768
 769 static int ep93xx_eth_remove(struct platform_device *pdev)
 770 {
 771         struct net_device *dev;
 772         struct ep93xx_priv *ep;
 773
 774         dev = platform_get_drvdata(pdev);
 775         if (dev == NULL)
 776                 return 0;
 777         platform_set_drvdata(pdev, NULL);
 778
 779         ep = netdev_priv(dev);
 780
 781         /* @@@ Force down.  */
 782         unregister_netdev(dev);
 783         ep93xx_free_buffers(ep);
 784
 785         if (ep->base_addr != NULL)
 786                 iounmap(ep->base_addr);
 787
 788         if (ep->res != NULL) {
 789                 release_resource(ep->res);
 790                 kfree(ep->res);
 791         }
 792
 793         free_netdev(dev);
 794
 795         return 0;
 796 }
 797
 798 static int ep93xx_eth_probe(struct platform_device *pdev)
 799 {
 800         struct ep93xx_eth_data *data;
 801         struct net_device *dev;
 802         struct ep93xx_priv *ep;
 803         struct resource *mem;
 804         int irq;
 805         int err;
 806
 807         if (pdev == NULL)
 808                 return -ENODEV;
 809         data = pdev->dev.platform_data;
 810
 811         mem = platform_get_resource(pdev, IORESOURCE_MEM, 0);
 812         irq = platform_get_irq(pdev, 0);
 813         if (!mem || irq < 0)
 814                 return -ENXIO;
 815
 816         dev = ep93xx_dev_alloc(data);
 817         if (dev == NULL) {
 818                 err = -ENOMEM;
 819                 goto err_out;
 820         }
 821         ep = netdev_priv(dev);
 822         ep->dev = dev;
 823         SET_NETDEV_DEV(dev, &pdev->dev);
 824         netif_napi_add(dev, &ep->napi, ep93xx_poll, 64);
 825
 826         platform_set_drvdata(pdev, dev);
 827
 828         ep->res = request_mem_region(mem->start, resource_size(mem),
 829                                      dev_name(&pdev->dev));
 830         if (ep->res == NULL) {
 831                 dev_err(&pdev->dev, "Could not reserve memory region\n");
 832                 err = -ENOMEM;
 833                 goto err_out;
 834         }
 835
 836         ep->base_addr = ioremap(mem->start, resource_size(mem));
 837         if (ep->base_addr == NULL) {
 838                 dev_err(&pdev->dev, "Failed to ioremap ethernet registers\n");
 839                 err = -EIO;
 840                 goto err_out;
 841         }
 842         ep->irq = irq;
 843
 844         ep->mii.phy_id = data->phy_id;
 845         ep->mii.phy_id_mask = 0x1f;
 846         ep->mii.reg_num_mask = 0x1f;
 847         ep->mii.dev = dev;
 848         ep->mii.mdio_read = ep93xx_mdio_read;
 849         ep->mii.mdio_write = ep93xx_mdio_write;
 850         ep->mdc_divisor = 40;   /* Max HCLK 100 MHz, min MDIO clk 2.5 MHz.  */
 851
 852         if (is_zero_ether_addr(dev->dev_addr))
 853                 random_ether_addr(dev->dev_addr);
 854
 855         err = register_netdev(dev);
 856         if (err) {
 857                 dev_err(&pdev->dev, "Failed to register netdev\n");
 858                 goto err_out;
 859         }
 860
 861         printk(KERN_INFO "%s: ep93xx on-chip ethernet, IRQ %d, %pM\n",
 862                         dev->name, ep->irq, dev->dev_addr);
 863
 864         return 0;
 865
 866 err_out:
 867         ep93xx_eth_remove(pdev);
 868         return err;
 869 }
 870
 871
 872 static struct platform_driver ep93xx_eth_driver = {
 873         .probe          = ep93xx_eth_probe,
 874         .remove         = ep93xx_eth_remove,
 875         .driver         = {
 876                 .name   = "ep93xx-eth",
 877                 .owner  = THIS_MODULE,
 878         },
 879 };
 880
 881 static int __init ep93xx_eth_init_module(void)
 882 {
 883         printk(KERN_INFO DRV_MODULE_NAME " version " DRV_MODULE_VERSION " loading\n");
 884         return platform_driver_register(&ep93xx_eth_driver);
 885 }
 886
 887 static void __exit ep93xx_eth_cleanup_module(void)
 888 {
 889         platform_driver_unregister(&ep93xx_eth_driver);
 890 }
 891
 892 module_init(ep93xx_eth_init_module);
 893 module_exit(ep93xx_eth_cleanup_module);
 894 MODULE_LICENSE("GPL");
 895 MODULE_ALIAS("platform:ep93xx-eth");