drivers/mfd/mc13783-core.c

   1 /*
   2  * Copyright 2009 Pengutronix
   3  * Uwe Kleine-Koenig <u.kleine-koenig@pengutronix.de>
   4  *
   5  * loosely based on an earlier driver that has
   6  * Copyright 2009 Pengutronix, Sascha Hauer <s.hauer@pengutronix.de>
   7  *
   8  * This program is free software; you can redistribute it and/or modify it under
   9  * the terms of the GNU General Public License version 2 as published by the
  10  * Free Software Foundation.
  11  */
  12 #include <linux/slab.h>
  13 #include <linux/module.h>
  14 #include <linux/spi/spi.h>
  15 #include <linux/mfd/core.h>
  16 #include <linux/mfd/mc13783-private.h>
  17
  18 #define MC13783_IRQSTAT0        0
  19 #define MC13783_IRQSTAT0_ADCDONEI       (1 << 0)
  20 #define MC13783_IRQSTAT0_ADCBISDONEI    (1 << 1)
  21 #define MC13783_IRQSTAT0_TSI            (1 << 2)
  22 #define MC13783_IRQSTAT0_WHIGHI         (1 << 3)
  23 #define MC13783_IRQSTAT0_WLOWI          (1 << 4)
  24 #define MC13783_IRQSTAT0_CHGDETI        (1 << 6)
  25 #define MC13783_IRQSTAT0_CHGOVI         (1 << 7)
  26 #define MC13783_IRQSTAT0_CHGREVI        (1 << 8)
  27 #define MC13783_IRQSTAT0_CHGSHORTI      (1 << 9)
  28 #define MC13783_IRQSTAT0_CCCVI          (1 << 10)
  29 #define MC13783_IRQSTAT0_CHGCURRI       (1 << 11)
  30 #define MC13783_IRQSTAT0_BPONI          (1 << 12)
  31 #define MC13783_IRQSTAT0_LOBATLI        (1 << 13)
  32 #define MC13783_IRQSTAT0_LOBATHI        (1 << 14)
  33 #define MC13783_IRQSTAT0_UDPI           (1 << 15)
  34 #define MC13783_IRQSTAT0_USBI           (1 << 16)
  35 #define MC13783_IRQSTAT0_IDI            (1 << 19)
  36 #define MC13783_IRQSTAT0_SE1I           (1 << 21)
  37 #define MC13783_IRQSTAT0_CKDETI         (1 << 22)
  38 #define MC13783_IRQSTAT0_UDMI           (1 << 23)
  39
  40 #define MC13783_IRQMASK0        1
  41 #define MC13783_IRQMASK0_ADCDONEM       MC13783_IRQSTAT0_ADCDONEI
  42 #define MC13783_IRQMASK0_ADCBISDONEM    MC13783_IRQSTAT0_ADCBISDONEI
  43 #define MC13783_IRQMASK0_TSM            MC13783_IRQSTAT0_TSI
  44 #define MC13783_IRQMASK0_WHIGHM         MC13783_IRQSTAT0_WHIGHI
  45 #define MC13783_IRQMASK0_WLOWM          MC13783_IRQSTAT0_WLOWI
  46 #define MC13783_IRQMASK0_CHGDETM        MC13783_IRQSTAT0_CHGDETI
  47 #define MC13783_IRQMASK0_CHGOVM         MC13783_IRQSTAT0_CHGOVI
  48 #define MC13783_IRQMASK0_CHGREVM        MC13783_IRQSTAT0_CHGREVI
  49 #define MC13783_IRQMASK0_CHGSHORTM      MC13783_IRQSTAT0_CHGSHORTI
  50 #define MC13783_IRQMASK0_CCCVM          MC13783_IRQSTAT0_CCCVI
  51 #define MC13783_IRQMASK0_CHGCURRM       MC13783_IRQSTAT0_CHGCURRI
  52 #define MC13783_IRQMASK0_BPONM          MC13783_IRQSTAT0_BPONI
  53 #define MC13783_IRQMASK0_LOBATLM        MC13783_IRQSTAT0_LOBATLI
  54 #define MC13783_IRQMASK0_LOBATHM        MC13783_IRQSTAT0_LOBATHI
  55 #define MC13783_IRQMASK0_UDPM           MC13783_IRQSTAT0_UDPI
  56 #define MC13783_IRQMASK0_USBM           MC13783_IRQSTAT0_USBI
  57 #define MC13783_IRQMASK0_IDM            MC13783_IRQSTAT0_IDI
  58 #define MC13783_IRQMASK0_SE1M           MC13783_IRQSTAT0_SE1I
  59 #define MC13783_IRQMASK0_CKDETM         MC13783_IRQSTAT0_CKDETI
  60 #define MC13783_IRQMASK0_UDMM           MC13783_IRQSTAT0_UDMI
  61
  62 #define MC13783_IRQSTAT1        3
  63 #define MC13783_IRQSTAT1_1HZI           (1 << 0)
  64 #define MC13783_IRQSTAT1_TODAI          (1 << 1)
  65 #define MC13783_IRQSTAT1_ONOFD1I        (1 << 3)
  66 #define MC13783_IRQSTAT1_ONOFD2I        (1 << 4)
  67 #define MC13783_IRQSTAT1_ONOFD3I        (1 << 5)
  68 #define MC13783_IRQSTAT1_SYSRSTI        (1 << 6)
  69 #define MC13783_IRQSTAT1_RTCRSTI        (1 << 7)
  70 #define MC13783_IRQSTAT1_PCI            (1 << 8)
  71 #define MC13783_IRQSTAT1_WARMI          (1 << 9)
  72 #define MC13783_IRQSTAT1_MEMHLDI        (1 << 10)
  73 #define MC13783_IRQSTAT1_PWRRDYI        (1 << 11)
  74 #define MC13783_IRQSTAT1_THWARNLI       (1 << 12)
  75 #define MC13783_IRQSTAT1_THWARNHI       (1 << 13)
  76 #define MC13783_IRQSTAT1_CLKI           (1 << 14)
  77 #define MC13783_IRQSTAT1_SEMAFI         (1 << 15)
  78 #define MC13783_IRQSTAT1_MC2BI          (1 << 17)
  79 #define MC13783_IRQSTAT1_HSDETI         (1 << 18)
  80 #define MC13783_IRQSTAT1_HSLI           (1 << 19)
  81 #define MC13783_IRQSTAT1_ALSPTHI        (1 << 20)
  82 #define MC13783_IRQSTAT1_AHSSHORTI      (1 << 21)
  83
  84 #define MC13783_IRQMASK1        4
  85 #define MC13783_IRQMASK1_1HZM           MC13783_IRQSTAT1_1HZI
  86 #define MC13783_IRQMASK1_TODAM          MC13783_IRQSTAT1_TODAI
  87 #define MC13783_IRQMASK1_ONOFD1M        MC13783_IRQSTAT1_ONOFD1I
  88 #define MC13783_IRQMASK1_ONOFD2M        MC13783_IRQSTAT1_ONOFD2I
  89 #define MC13783_IRQMASK1_ONOFD3M        MC13783_IRQSTAT1_ONOFD3I
  90 #define MC13783_IRQMASK1_SYSRSTM        MC13783_IRQSTAT1_SYSRSTI
  91 #define MC13783_IRQMASK1_RTCRSTM        MC13783_IRQSTAT1_RTCRSTI
  92 #define MC13783_IRQMASK1_PCM            MC13783_IRQSTAT1_PCI
  93 #define MC13783_IRQMASK1_WARMM          MC13783_IRQSTAT1_WARMI
  94 #define MC13783_IRQMASK1_MEMHLDM        MC13783_IRQSTAT1_MEMHLDI
  95 #define MC13783_IRQMASK1_PWRRDYM        MC13783_IRQSTAT1_PWRRDYI
  96 #define MC13783_IRQMASK1_THWARNLM       MC13783_IRQSTAT1_THWARNLI
  97 #define MC13783_IRQMASK1_THWARNHM       MC13783_IRQSTAT1_THWARNHI
  98 #define MC13783_IRQMASK1_CLKM           MC13783_IRQSTAT1_CLKI
  99 #define MC13783_IRQMASK1_SEMAFM         MC13783_IRQSTAT1_SEMAFI
 100 #define MC13783_IRQMASK1_MC2BM          MC13783_IRQSTAT1_MC2BI
 101 #define MC13783_IRQMASK1_HSDETM         MC13783_IRQSTAT1_HSDETI
 102 #define MC13783_IRQMASK1_HSLM           MC13783_IRQSTAT1_HSLI
 103 #define MC13783_IRQMASK1_ALSPTHM        MC13783_IRQSTAT1_ALSPTHI
 104 #define MC13783_IRQMASK1_AHSSHORTM      MC13783_IRQSTAT1_AHSSHORTI
 105
 106 #define MC13783_ADC1            44
 107 #define MC13783_ADC1_ADEN               (1 << 0)
 108 #define MC13783_ADC1_RAND               (1 << 1)
 109 #define MC13783_ADC1_ADSEL              (1 << 3)
 110 #define MC13783_ADC1_ASC                (1 << 20)
 111 #define MC13783_ADC1_ADTRIGIGN          (1 << 21)
 112
 113 #define MC13783_NUMREGS 0x3f
 114
 115 void mc13783_lock(struct mc13783 *mc13783)
 116 {
 117         if (!mutex_trylock(&mc13783->lock)) {
 118                 dev_dbg(&mc13783->spidev->dev, "wait for %s from %pf\n",
 119                                 __func__, __builtin_return_address(0));
 120
 121                 mutex_lock(&mc13783->lock);
 122         }
 123         dev_dbg(&mc13783->spidev->dev, "%s from %pf\n",
 124                         __func__, __builtin_return_address(0));
 125 }
 126 EXPORT_SYMBOL(mc13783_lock);
 127
 128 void mc13783_unlock(struct mc13783 *mc13783)
 129 {
 130         dev_dbg(&mc13783->spidev->dev, "%s from %pf\n",
 131                         __func__, __builtin_return_address(0));
 132         mutex_unlock(&mc13783->lock);
 133 }
 134 EXPORT_SYMBOL(mc13783_unlock);
 135
 136 #define MC13783_REGOFFSET_SHIFT 25
 137 int mc13783_reg_read(struct mc13783 *mc13783, unsigned int offset, u32 *val)
 138 {
 139         struct spi_transfer t;
 140         struct spi_message m;
 141         int ret;
 142
 143         BUG_ON(!mutex_is_locked(&mc13783->lock));
 144
 145         if (offset > MC13783_NUMREGS)
 146                 return -EINVAL;
 147
 148         *val = offset << MC13783_REGOFFSET_SHIFT;
 149
 150         memset(&t, 0, sizeof(t));
 151
 152         t.tx_buf = val;
 153         t.rx_buf = val;
 154         t.len = sizeof(u32);
 155
 156         spi_message_init(&m);
 157         spi_message_add_tail(&t, &m);
 158
 159         ret = spi_sync(mc13783->spidev, &m);
 160
 161         /* error in message.status implies error return from spi_sync */
 162         BUG_ON(!ret && m.status);
 163
 164         if (ret)
 165                 return ret;
 166
 167         *val &= 0xffffff;
 168
 169         dev_vdbg(&mc13783->spidev->dev, "[0x%02x] -> 0x%06x\n", offset, *val);
 170
 171         return 0;
 172 }
 173 EXPORT_SYMBOL(mc13783_reg_read);
 174
 175 int mc13783_reg_write(struct mc13783 *mc13783, unsigned int offset, u32 val)
 176 {
 177         u32 buf;
 178         struct spi_transfer t;
 179         struct spi_message m;
 180         int ret;
 181
 182         BUG_ON(!mutex_is_locked(&mc13783->lock));
 183
 184         dev_vdbg(&mc13783->spidev->dev, "[0x%02x] <- 0x%06x\n", offset, val);
 185
 186         if (offset > MC13783_NUMREGS || val > 0xffffff)
 187                 return -EINVAL;
 188
 189         buf = 1 << 31 | offset << MC13783_REGOFFSET_SHIFT | val;
 190
 191         memset(&t, 0, sizeof(t));
 192
 193         t.tx_buf = &buf;
 194         t.rx_buf = &buf;
 195         t.len = sizeof(u32);
 196
 197         spi_message_init(&m);
 198         spi_message_add_tail(&t, &m);
 199
 200         ret = spi_sync(mc13783->spidev, &m);
 201
 202         BUG_ON(!ret && m.status);
 203
 204         if (ret)
 205                 return ret;
 206
 207         return 0;
 208 }
 209 EXPORT_SYMBOL(mc13783_reg_write);
 210
 211 int mc13783_reg_rmw(struct mc13783 *mc13783, unsigned int offset,
 212                 u32 mask, u32 val)
 213 {
 214         int ret;
 215         u32 valread;
 216
 217         BUG_ON(val & ~mask);
 218
 219         ret = mc13783_reg_read(mc13783, offset, &valread);
 220         if (ret)
 221                 return ret;
 222
 223         valread = (valread & ~mask) | val;
 224
 225         return mc13783_reg_write(mc13783, offset, valread);
 226 }
 227 EXPORT_SYMBOL(mc13783_reg_rmw);
 228
 229 int mc13783_get_flags(struct mc13783 *mc13783)
 230 {
 231         return mc13783->flags;
 232 }
 233 EXPORT_SYMBOL(mc13783_get_flags);
 234
 235 int mc13783_irq_mask(struct mc13783 *mc13783, int irq)
 236 {
 237         int ret;
 238         unsigned int offmask = irq < 24 ? MC13783_IRQMASK0 : MC13783_IRQMASK1;
 239         u32 irqbit = 1 << (irq < 24 ? irq : irq - 24);
 240         u32 mask;
 241
 242         if (irq < 0 || irq >= MC13783_NUM_IRQ)
 243                 return -EINVAL;
 244
 245         ret = mc13783_reg_read(mc13783, offmask, &mask);
 246         if (ret)
 247                 return ret;
 248
 249         if (mask & irqbit)
 250                 /* already masked */
 251                 return 0;
 252
 253         return mc13783_reg_write(mc13783, offmask, mask | irqbit);
 254 }
 255 EXPORT_SYMBOL(mc13783_irq_mask);
 256
 257 int mc13783_irq_unmask(struct mc13783 *mc13783, int irq)
 258 {
 259         int ret;
 260         unsigned int offmask = irq < 24 ? MC13783_IRQMASK0 : MC13783_IRQMASK1;
 261         u32 irqbit = 1 << (irq < 24 ? irq : irq - 24);
 262         u32 mask;
 263
 264         if (irq < 0 || irq >= MC13783_NUM_IRQ)
 265                 return -EINVAL;
 266
 267         ret = mc13783_reg_read(mc13783, offmask, &mask);
 268         if (ret)
 269                 return ret;
 270
 271         if (!(mask & irqbit))
 272                 /* already unmasked */
 273                 return 0;
 274
 275         return mc13783_reg_write(mc13783, offmask, mask & ~irqbit);
 276 }
 277 EXPORT_SYMBOL(mc13783_irq_unmask);
 278
 279 int mc13783_irq_status(struct mc13783 *mc13783, int irq,
 280                 int *enabled, int *pending)
 281 {
 282         int ret;
 283         unsigned int offmask = irq < 24 ? MC13783_IRQMASK0 : MC13783_IRQMASK1;
 284         unsigned int offstat = irq < 24 ? MC13783_IRQSTAT0 : MC13783_IRQSTAT1;
 285         u32 irqbit = 1 << (irq < 24 ? irq : irq - 24);
 286
 287         if (irq < 0 || irq >= MC13783_NUM_IRQ)
 288                 return -EINVAL;
 289
 290         if (enabled) {
 291                 u32 mask;
 292
 293                 ret = mc13783_reg_read(mc13783, offmask, &mask);
 294                 if (ret)
 295                         return ret;
 296
 297                 *enabled = mask & irqbit;
 298         }
 299
 300         if (pending) {
 301                 u32 stat;
 302
 303                 ret = mc13783_reg_read(mc13783, offstat, &stat);
 304                 if (ret)
 305                         return ret;
 306
 307                 *pending = stat & irqbit;
 308         }
 309
 310         return 0;
 311 }
 312 EXPORT_SYMBOL(mc13783_irq_status);
 313
 314 int mc13783_irq_ack(struct mc13783 *mc13783, int irq)
 315 {
 316         unsigned int offstat = irq < 24 ? MC13783_IRQSTAT0 : MC13783_IRQSTAT1;
 317         unsigned int val = 1 << (irq < 24 ? irq : irq - 24);
 318
 319         BUG_ON(irq < 0 || irq >= MC13783_NUM_IRQ);
 320
 321         return mc13783_reg_write(mc13783, offstat, val);
 322 }
 323 EXPORT_SYMBOL(mc13783_irq_ack);
 324
 325 int mc13783_irq_request_nounmask(struct mc13783 *mc13783, int irq,
 326                 irq_handler_t handler, const char *name, void *dev)
 327 {
 328         BUG_ON(!mutex_is_locked(&mc13783->lock));
 329         BUG_ON(!handler);
 330
 331         if (irq < 0 || irq >= MC13783_NUM_IRQ)
 332                 return -EINVAL;
 333
 334         if (mc13783->irqhandler[irq])
 335                 return -EBUSY;
 336
 337         mc13783->irqhandler[irq] = handler;
 338         mc13783->irqdata[irq] = dev;
 339
 340         return 0;
 341 }
 342 EXPORT_SYMBOL(mc13783_irq_request_nounmask);
 343
 344 int mc13783_irq_request(struct mc13783 *mc13783, int irq,
 345                 irq_handler_t handler, const char *name, void *dev)
 346 {
 347         int ret;
 348
 349         ret = mc13783_irq_request_nounmask(mc13783, irq, handler, name, dev);
 350         if (ret)
 351                 return ret;
 352
 353         ret = mc13783_irq_unmask(mc13783, irq);
 354         if (ret) {
 355                 mc13783->irqhandler[irq] = NULL;
 356                 mc13783->irqdata[irq] = NULL;
 357                 return ret;
 358         }
 359
 360         return 0;
 361 }
 362 EXPORT_SYMBOL(mc13783_irq_request);
 363
 364 int mc13783_irq_free(struct mc13783 *mc13783, int irq, void *dev)
 365 {
 366         int ret;
 367         BUG_ON(!mutex_is_locked(&mc13783->lock));
 368
 369         if (irq < 0 || irq >= MC13783_NUM_IRQ || !mc13783->irqhandler[irq] ||
 370                         mc13783->irqdata[irq] != dev)
 371                 return -EINVAL;
 372
 373         ret = mc13783_irq_mask(mc13783, irq);
 374         if (ret)
 375                 return ret;
 376
 377         mc13783->irqhandler[irq] = NULL;
 378         mc13783->irqdata[irq] = NULL;
 379
 380         return 0;
 381 }
 382 EXPORT_SYMBOL(mc13783_irq_free);
 383
 384 static inline irqreturn_t mc13783_irqhandler(struct mc13783 *mc13783, int irq)
 385 {
 386         return mc13783->irqhandler[irq](irq, mc13783->irqdata[irq]);
 387 }
 388
 389 /*
 390  * returns: number of handled irqs or negative error
 391  * locking: holds mc13783->lock
 392  */
 393 static int mc13783_irq_handle(struct mc13783 *mc13783,
 394                 unsigned int offstat, unsigned int offmask, int baseirq)
 395 {
 396         u32 stat, mask;
 397         int ret = mc13783_reg_read(mc13783, offstat, &stat);
 398         int num_handled = 0;
 399
 400         if (ret)
 401                 return ret;
 402
 403         ret = mc13783_reg_read(mc13783, offmask, &mask);
 404         if (ret)
 405                 return ret;
 406
 407         while (stat & ~mask) {
 408                 int irq = __ffs(stat & ~mask);
 409
 410                 stat &= ~(1 << irq);
 411
 412                 if (likely(mc13783->irqhandler[baseirq + irq])) {
 413                         irqreturn_t handled;
 414
 415                         handled = mc13783_irqhandler(mc13783, baseirq + irq);
 416                         if (handled == IRQ_HANDLED)
 417                                 num_handled++;
 418                 } else {
 419                         dev_err(&mc13783->spidev->dev,
 420                                         "BUG: irq %u but no handler\n",
 421                                         baseirq + irq);
 422
 423                         mask |= 1 << irq;
 424
 425                         ret = mc13783_reg_write(mc13783, offmask, mask);
 426                 }
 427         }
 428
 429         return num_handled;
 430 }
 431
 432 static irqreturn_t mc13783_irq_thread(int irq, void *data)
 433 {
 434         struct mc13783 *mc13783 = data;
 435         irqreturn_t ret;
 436         int handled = 0;
 437
 438         mc13783_lock(mc13783);
 439
 440         ret = mc13783_irq_handle(mc13783, MC13783_IRQSTAT0,
 441                         MC13783_IRQMASK0, MC13783_IRQ_ADCDONE);
 442         if (ret > 0)
 443                 handled = 1;
 444
 445         ret = mc13783_irq_handle(mc13783, MC13783_IRQSTAT1,
 446                         MC13783_IRQMASK1, MC13783_IRQ_1HZ);
 447         if (ret > 0)
 448                 handled = 1;
 449
 450         mc13783_unlock(mc13783);
 451
 452         return IRQ_RETVAL(handled);
 453 }
 454
 455 #define MC13783_ADC1_CHAN0_SHIFT        5
 456 #define MC13783_ADC1_CHAN1_SHIFT        8
 457
 458 struct mc13783_adcdone_data {
 459         struct mc13783 *mc13783;
 460         struct completion done;
 461 };
 462
 463 static irqreturn_t mc13783_handler_adcdone(int irq, void *data)
 464 {
 465         struct mc13783_adcdone_data *adcdone_data = data;
 466
 467         mc13783_irq_ack(adcdone_data->mc13783, irq);
 468
 469         complete_all(&adcdone_data->done);
 470
 471         return IRQ_HANDLED;
 472 }
 473
 474 #define MC13783_ADC_WORKING (1 << 16)
 475
 476 int mc13783_adc_do_conversion(struct mc13783 *mc13783, unsigned int mode,
 477                 unsigned int channel, unsigned int *sample)
 478 {
 479         u32 adc0, adc1, old_adc0;
 480         int i, ret;
 481         struct mc13783_adcdone_data adcdone_data = {
 482                 .mc13783 = mc13783,
 483         };
 484         init_completion(&adcdone_data.done);
 485
 486         dev_dbg(&mc13783->spidev->dev, "%s\n", __func__);
 487
 488         mc13783_lock(mc13783);
 489
 490         if (mc13783->flags & MC13783_ADC_WORKING) {
 491                 ret = -EBUSY;
 492                 goto out;
 493         }
 494
 495         mc13783->flags |= MC13783_ADC_WORKING;
 496
 497         mc13783_reg_read(mc13783, MC13783_ADC0, &old_adc0);
 498
 499         adc0 = MC13783_ADC0_ADINC1 | MC13783_ADC0_ADINC2;
 500         adc1 = MC13783_ADC1_ADEN | MC13783_ADC1_ADTRIGIGN | MC13783_ADC1_ASC;
 501
 502         if (channel > 7)
 503                 adc1 |= MC13783_ADC1_ADSEL;
 504
 505         switch (mode) {
 506         case MC13783_ADC_MODE_TS:
 507                 adc0 |= MC13783_ADC0_ADREFEN | MC13783_ADC0_TSMOD0 |
 508                         MC13783_ADC0_TSMOD1;
 509                 adc1 |= 4 << MC13783_ADC1_CHAN1_SHIFT;
 510                 break;
 511
 512         case MC13783_ADC_MODE_SINGLE_CHAN:
 513                 adc0 |= old_adc0 & MC13783_ADC0_TSMOD_MASK;
 514                 adc1 |= (channel & 0x7) << MC13783_ADC1_CHAN0_SHIFT;
 515                 adc1 |= MC13783_ADC1_RAND;
 516                 break;
 517
 518         case MC13783_ADC_MODE_MULT_CHAN:
 519                 adc0 |= old_adc0 & MC13783_ADC0_TSMOD_MASK;
 520                 adc1 |= 4 << MC13783_ADC1_CHAN1_SHIFT;
 521                 break;
 522
 523         default:
 524                 mc13783_unlock(mc13783);
 525                 return -EINVAL;
 526         }
 527
 528         dev_dbg(&mc13783->spidev->dev, "%s: request irq\n", __func__);
 529         mc13783_irq_request(mc13783, MC13783_IRQ_ADCDONE,
 530                         mc13783_handler_adcdone, __func__, &adcdone_data);
 531         mc13783_irq_ack(mc13783, MC13783_IRQ_ADCDONE);
 532
 533         mc13783_reg_write(mc13783, MC13783_REG_ADC_0, adc0);
 534         mc13783_reg_write(mc13783, MC13783_REG_ADC_1, adc1);
 535
 536         mc13783_unlock(mc13783);
 537
 538         ret = wait_for_completion_interruptible_timeout(&adcdone_data.done, HZ);
 539
 540         if (!ret)
 541                 ret = -ETIMEDOUT;
 542
 543         mc13783_lock(mc13783);
 544
 545         mc13783_irq_free(mc13783, MC13783_IRQ_ADCDONE, &adcdone_data);
 546
 547         if (ret > 0)
 548                 for (i = 0; i < 4; ++i) {
 549                         ret = mc13783_reg_read(mc13783,
 550                                         MC13783_REG_ADC_2, &sample[i]);
 551                         if (ret)
 552                                 break;
 553                 }
 554
 555         if (mode == MC13783_ADC_MODE_TS)
 556                 /* restore TSMOD */
 557                 mc13783_reg_write(mc13783, MC13783_REG_ADC_0, old_adc0);
 558
 559         mc13783->flags &= ~MC13783_ADC_WORKING;
 560 out:
 561         mc13783_unlock(mc13783);
 562
 563         return ret;
 564 }
 565 EXPORT_SYMBOL_GPL(mc13783_adc_do_conversion);
 566
 567 static int mc13783_add_subdevice_pdata(struct mc13783 *mc13783,
 568                 const char *name, void *pdata, size_t pdata_size)
 569 {
 570         struct mfd_cell cell = {
 571                 .name = name,
 572                 .platform_data = pdata,
 573                 .data_size = pdata_size,
 574         };
 575
 576         return mfd_add_devices(&mc13783->spidev->dev, -1, &cell, 1, NULL, 0);
 577 }
 578
 579 static int mc13783_add_subdevice(struct mc13783 *mc13783, const char *name)
 580 {
 581         return mc13783_add_subdevice_pdata(mc13783, name, NULL, 0);
 582 }
 583
 584 static int mc13783_check_revision(struct mc13783 *mc13783)
 585 {
 586         u32 rev_id, rev1, rev2, finid, icid;
 587
 588         mc13783_reg_read(mc13783, MC13783_REG_REVISION, &rev_id);
 589
 590         rev1 = (rev_id & 0x018) >> 3;
 591         rev2 = (rev_id & 0x007);
 592         icid = (rev_id & 0x01C0) >> 6;
 593         finid = (rev_id & 0x01E00) >> 9;
 594
 595         /* Ver 0.2 is actually 3.2a.  Report as 3.2 */
 596         if ((rev1 == 0) && (rev2 == 2))
 597                 rev1 = 3;
 598
 599         if (rev1 == 0 || icid != 2) {
 600                 dev_err(&mc13783->spidev->dev, "No MC13783 detected.\n");
 601                 return -ENODEV;
 602         }
 603
 604         dev_info(&mc13783->spidev->dev,
 605                         "MC13783 Rev %d.%d FinVer %x detected\n",
 606                         rev1, rev2, finid);
 607
 608         return 0;
 609 }
 610
 611 static int mc13783_probe(struct spi_device *spi)
 612 {
 613         struct mc13783 *mc13783;
 614         struct mc13783_platform_data *pdata = dev_get_platdata(&spi->dev);
 615         int ret;
 616
 617         mc13783 = kzalloc(sizeof(*mc13783), GFP_KERNEL);
 618         if (!mc13783)
 619                 return -ENOMEM;
 620
 621         dev_set_drvdata(&spi->dev, mc13783);
 622         spi->mode = SPI_MODE_0 | SPI_CS_HIGH;
 623         spi->bits_per_word = 32;
 624         spi_setup(spi);
 625
 626         mc13783->spidev = spi;
 627
 628         mutex_init(&mc13783->lock);
 629         mc13783_lock(mc13783);
 630
 631         ret = mc13783_check_revision(mc13783);
 632         if (ret)
 633                 goto err_revision;
 634
 635         /* mask all irqs */
 636         ret = mc13783_reg_write(mc13783, MC13783_IRQMASK0, 0x00ffffff);
 637         if (ret)
 638                 goto err_mask;
 639
 640         ret = mc13783_reg_write(mc13783, MC13783_IRQMASK1, 0x00ffffff);
 641         if (ret)
 642                 goto err_mask;
 643
 644         ret = request_threaded_irq(spi->irq, NULL, mc13783_irq_thread,
 645                         IRQF_ONESHOT | IRQF_TRIGGER_HIGH, "mc13783", mc13783);
 646
 647         if (ret) {
 648 err_mask:
 649 err_revision:
 650                 mutex_unlock(&mc13783->lock);
 651                 dev_set_drvdata(&spi->dev, NULL);
 652                 kfree(mc13783);
 653                 return ret;
 654         }
 655
 656         /* This should go away (BEGIN) */
 657         if (pdata) {
 658                 mc13783->flags = pdata->flags;
 659                 mc13783->regulators = pdata->regulators;
 660                 mc13783->num_regulators = pdata->num_regulators;
 661         }
 662         /* This should go away (END) */
 663
 664         mc13783_unlock(mc13783);
 665
 666         if (pdata->flags & MC13783_USE_ADC)
 667                 mc13783_add_subdevice(mc13783, "mc13783-adc");
 668
 669         if (pdata->flags & MC13783_USE_CODEC)
 670                 mc13783_add_subdevice(mc13783, "mc13783-codec");
 671
 672         if (pdata->flags & MC13783_USE_REGULATOR) {
 673                 struct mc13783_regulator_platform_data regulator_pdata = {
 674                         .num_regulators = pdata->num_regulators,
 675                         .regulators = pdata->regulators,
 676                 };
 677
 678                 mc13783_add_subdevice_pdata(mc13783, "mc13783-regulator",
 679                                 &regulator_pdata, sizeof(regulator_pdata));
 680         }
 681
 682         if (pdata->flags & MC13783_USE_RTC)
 683                 mc13783_add_subdevice(mc13783, "mc13783-rtc");
 684
 685         if (pdata->flags & MC13783_USE_TOUCHSCREEN)
 686                 mc13783_add_subdevice(mc13783, "mc13783-ts");
 687
 688         if (pdata->flags & MC13783_USE_LED)
 689                 mc13783_add_subdevice_pdata(mc13783, "mc13783-led",
 690                                         pdata->leds, sizeof(*pdata->leds));
 691
 692         return 0;
 693 }
 694
 695 static int __devexit mc13783_remove(struct spi_device *spi)
 696 {
 697         struct mc13783 *mc13783 = dev_get_drvdata(&spi->dev);
 698
 699         free_irq(mc13783->spidev->irq, mc13783);
 700
 701         mfd_remove_devices(&spi->dev);
 702
 703         return 0;
 704 }
 705
 706 static struct spi_driver mc13783_driver = {
 707         .driver = {
 708                 .name = "mc13783",
 709                 .bus = &spi_bus_type,
 710                 .owner = THIS_MODULE,
 711         },
 712         .probe = mc13783_probe,
 713         .remove = __devexit_p(mc13783_remove),
 714 };
 715
 716 static int __init mc13783_init(void)
 717 {
 718         return spi_register_driver(&mc13783_driver);
 719 }
 720 subsys_initcall(mc13783_init);
 721
 722 static void __exit mc13783_exit(void)
 723 {
 724         spi_unregister_driver(&mc13783_driver);
 725 }
 726 module_exit(mc13783_exit);
 727
 728 MODULE_DESCRIPTION("Core driver for Freescale MC13783 PMIC");
 729 MODULE_AUTHOR("Uwe Kleine-Koenig <u.kleine-koenig@pengutronix.de>");
 730 MODULE_LICENSE("GPL v2");