drivers/media/video/ov7670.c

   1 /*
   2  * A V4L2 driver for OmniVision OV7670 cameras.
   3  *
   4  * Copyright 2006 One Laptop Per Child Association, Inc.  Written
   5  * by Jonathan Corbet with substantial inspiration from Mark
   6  * McClelland's ovcamchip code.
   7  *
   8  * Copyright 2006-7 Jonathan Corbet <corbet@lwn.net>
   9  *
  10  * This file may be distributed under the terms of the GNU General
  11  * Public License, version 2.
  12  */
  13 #include <linux/init.h>
  14 #include <linux/module.h>
  15 #include <linux/slab.h>
  16 #include <linux/i2c.h>
  17 #include <linux/delay.h>
  18 #include <linux/videodev2.h>
  19 #include <media/v4l2-device.h>
  20 #include <media/v4l2-chip-ident.h>
  21 #include <media/v4l2-i2c-drv.h>
  22
  23
  24 MODULE_AUTHOR("Jonathan Corbet <corbet@lwn.net>");
  25 MODULE_DESCRIPTION("A low-level driver for OmniVision ov7670 sensors");
  26 MODULE_LICENSE("GPL");
  27
  28 static int debug;
  29 module_param(debug, bool, 0644);
  30 MODULE_PARM_DESC(debug, "Debug level (0-1)");
  31
  32 /*
  33  * Basic window sizes.  These probably belong somewhere more globally
  34  * useful.
  35  */
  36 #define VGA_WIDTH       640
  37 #define VGA_HEIGHT      480
  38 #define QVGA_WIDTH      320
  39 #define QVGA_HEIGHT     240
  40 #define CIF_WIDTH       352
  41 #define CIF_HEIGHT      288
  42 #define QCIF_WIDTH      176
  43 #define QCIF_HEIGHT     144
  44
  45 /*
  46  * Our nominal (default) frame rate.
  47  */
  48 #define OV7670_FRAME_RATE 30
  49
  50 /*
  51  * The 7670 sits on i2c with ID 0x42
  52  */
  53 #define OV7670_I2C_ADDR 0x42
  54
  55 /* Registers */
  56 #define REG_GAIN        0x00    /* Gain lower 8 bits (rest in vref) */
  57 #define REG_BLUE        0x01    /* blue gain */
  58 #define REG_RED         0x02    /* red gain */
  59 #define REG_VREF        0x03    /* Pieces of GAIN, VSTART, VSTOP */
  60 #define REG_COM1        0x04    /* Control 1 */
  61 #define  COM1_CCIR656     0x40  /* CCIR656 enable */
  62 #define REG_BAVE        0x05    /* U/B Average level */
  63 #define REG_GbAVE       0x06    /* Y/Gb Average level */
  64 #define REG_AECHH       0x07    /* AEC MS 5 bits */
  65 #define REG_RAVE        0x08    /* V/R Average level */
  66 #define REG_COM2        0x09    /* Control 2 */
  67 #define  COM2_SSLEEP      0x10  /* Soft sleep mode */
  68 #define REG_PID         0x0a    /* Product ID MSB */
  69 #define REG_VER         0x0b    /* Product ID LSB */
  70 #define REG_COM3        0x0c    /* Control 3 */
  71 #define  COM3_SWAP        0x40    /* Byte swap */
  72 #define  COM3_SCALEEN     0x08    /* Enable scaling */
  73 #define  COM3_DCWEN       0x04    /* Enable downsamp/crop/window */
  74 #define REG_COM4        0x0d    /* Control 4 */
  75 #define REG_COM5        0x0e    /* All "reserved" */
  76 #define REG_COM6        0x0f    /* Control 6 */
  77 #define REG_AECH        0x10    /* More bits of AEC value */
  78 #define REG_CLKRC       0x11    /* Clocl control */
  79 #define   CLK_EXT         0x40    /* Use external clock directly */
  80 #define   CLK_SCALE       0x3f    /* Mask for internal clock scale */
  81 #define REG_COM7        0x12    /* Control 7 */
  82 #define   COM7_RESET      0x80    /* Register reset */
  83 #define   COM7_FMT_MASK   0x38
  84 #define   COM7_FMT_VGA    0x00
  85 #define   COM7_FMT_CIF    0x20    /* CIF format */
  86 #define   COM7_FMT_QVGA   0x10    /* QVGA format */
  87 #define   COM7_FMT_QCIF   0x08    /* QCIF format */
  88 #define   COM7_RGB        0x04    /* bits 0 and 2 - RGB format */
  89 #define   COM7_YUV        0x00    /* YUV */
  90 #define   COM7_BAYER      0x01    /* Bayer format */
  91 #define   COM7_PBAYER     0x05    /* "Processed bayer" */
  92 #define REG_COM8        0x13    /* Control 8 */
  93 #define   COM8_FASTAEC    0x80    /* Enable fast AGC/AEC */
  94 #define   COM8_AECSTEP    0x40    /* Unlimited AEC step size */
  95 #define   COM8_BFILT      0x20    /* Band filter enable */
  96 #define   COM8_AGC        0x04    /* Auto gain enable */
  97 #define   COM8_AWB        0x02    /* White balance enable */
  98 #define   COM8_AEC        0x01    /* Auto exposure enable */
  99 #define REG_COM9        0x14    /* Control 9  - gain ceiling */
 100 #define REG_COM10       0x15    /* Control 10 */
 101 #define   COM10_HSYNC     0x40    /* HSYNC instead of HREF */
 102 #define   COM10_PCLK_HB   0x20    /* Suppress PCLK on horiz blank */
 103 #define   COM10_HREF_REV  0x08    /* Reverse HREF */
 104 #define   COM10_VS_LEAD   0x04    /* VSYNC on clock leading edge */
 105 #define   COM10_VS_NEG    0x02    /* VSYNC negative */
 106 #define   COM10_HS_NEG    0x01    /* HSYNC negative */
 107 #define REG_HSTART      0x17    /* Horiz start high bits */
 108 #define REG_HSTOP       0x18    /* Horiz stop high bits */
 109 #define REG_VSTART      0x19    /* Vert start high bits */
 110 #define REG_VSTOP       0x1a    /* Vert stop high bits */
 111 #define REG_PSHFT       0x1b    /* Pixel delay after HREF */
 112 #define REG_MIDH        0x1c    /* Manuf. ID high */
 113 #define REG_MIDL        0x1d    /* Manuf. ID low */
 114 #define REG_MVFP        0x1e    /* Mirror / vflip */
 115 #define   MVFP_MIRROR     0x20    /* Mirror image */
 116 #define   MVFP_FLIP       0x10    /* Vertical flip */
 117
 118 #define REG_AEW         0x24    /* AGC upper limit */
 119 #define REG_AEB         0x25    /* AGC lower limit */
 120 #define REG_VPT         0x26    /* AGC/AEC fast mode op region */
 121 #define REG_HSYST       0x30    /* HSYNC rising edge delay */
 122 #define REG_HSYEN       0x31    /* HSYNC falling edge delay */
 123 #define REG_HREF        0x32    /* HREF pieces */
 124 #define REG_TSLB        0x3a    /* lots of stuff */
 125 #define   TSLB_YLAST      0x04    /* UYVY or VYUY - see com13 */
 126 #define REG_COM11       0x3b    /* Control 11 */
 127 #define   COM11_NIGHT     0x80    /* NIght mode enable */
 128 #define   COM11_NMFR      0x60    /* Two bit NM frame rate */
 129 #define   COM11_HZAUTO    0x10    /* Auto detect 50/60 Hz */
 130 #define   COM11_50HZ      0x08    /* Manual 50Hz select */
 131 #define   COM11_EXP       0x02
 132 #define REG_COM12       0x3c    /* Control 12 */
 133 #define   COM12_HREF      0x80    /* HREF always */
 134 #define REG_COM13       0x3d    /* Control 13 */
 135 #define   COM13_GAMMA     0x80    /* Gamma enable */
 136 #define   COM13_UVSAT     0x40    /* UV saturation auto adjustment */
 137 #define   COM13_UVSWAP    0x01    /* V before U - w/TSLB */
 138 #define REG_COM14       0x3e    /* Control 14 */
 139 #define   COM14_DCWEN     0x10    /* DCW/PCLK-scale enable */
 140 #define REG_EDGE        0x3f    /* Edge enhancement factor */
 141 #define REG_COM15       0x40    /* Control 15 */
 142 #define   COM15_R10F0     0x00    /* Data range 10 to F0 */
 143 #define   COM15_R01FE     0x80    /*            01 to FE */
 144 #define   COM15_R00FF     0xc0    /*            00 to FF */
 145 #define   COM15_RGB565    0x10    /* RGB565 output */
 146 #define   COM15_RGB555    0x30    /* RGB555 output */
 147 #define REG_COM16       0x41    /* Control 16 */
 148 #define   COM16_AWBGAIN   0x08    /* AWB gain enable */
 149 #define REG_COM17       0x42    /* Control 17 */
 150 #define   COM17_AECWIN    0xc0    /* AEC window - must match COM4 */
 151 #define   COM17_CBAR      0x08    /* DSP Color bar */
 152
 153 /*
 154  * This matrix defines how the colors are generated, must be
 155  * tweaked to adjust hue and saturation.
 156  *
 157  * Order: v-red, v-green, v-blue, u-red, u-green, u-blue
 158  *
 159  * They are nine-bit signed quantities, with the sign bit
 160  * stored in 0x58.  Sign for v-red is bit 0, and up from there.
 161  */
 162 #define REG_CMATRIX_BASE 0x4f
 163 #define   CMATRIX_LEN 6
 164 #define REG_CMATRIX_SIGN 0x58
 165
 166
 167 #define REG_BRIGHT      0x55    /* Brightness */
 168 #define REG_CONTRAS     0x56    /* Contrast control */
 169
 170 #define REG_GFIX        0x69    /* Fix gain control */
 171
 172 #define REG_REG76       0x76    /* OV's name */
 173 #define   R76_BLKPCOR     0x80    /* Black pixel correction enable */
 174 #define   R76_WHTPCOR     0x40    /* White pixel correction enable */
 175
 176 #define REG_RGB444      0x8c    /* RGB 444 control */
 177 #define   R444_ENABLE     0x02    /* Turn on RGB444, overrides 5x5 */
 178 #define   R444_RGBX       0x01    /* Empty nibble at end */
 179
 180 #define REG_HAECC1      0x9f    /* Hist AEC/AGC control 1 */
 181 #define REG_HAECC2      0xa0    /* Hist AEC/AGC control 2 */
 182
 183 #define REG_BD50MAX     0xa5    /* 50hz banding step limit */
 184 #define REG_HAECC3      0xa6    /* Hist AEC/AGC control 3 */
 185 #define REG_HAECC4      0xa7    /* Hist AEC/AGC control 4 */
 186 #define REG_HAECC5      0xa8    /* Hist AEC/AGC control 5 */
 187 #define REG_HAECC6      0xa9    /* Hist AEC/AGC control 6 */
 188 #define REG_HAECC7      0xaa    /* Hist AEC/AGC control 7 */
 189 #define REG_BD60MAX     0xab    /* 60hz banding step limit */
 190
 191
 192 /*
 193  * Information we maintain about a known sensor.
 194  */
 195 struct ov7670_format_struct;  /* coming later */
 196 struct ov7670_info {
 197         struct v4l2_subdev sd;
 198         struct ov7670_format_struct *fmt;  /* Current format */
 199         unsigned char sat;              /* Saturation value */
 200         int hue;                        /* Hue value */
 201         u8 clkrc;                       /* Clock divider value */
 202 };
 203
 204 static inline struct ov7670_info *to_state(struct v4l2_subdev *sd)
 205 {
 206         return container_of(sd, struct ov7670_info, sd);
 207 }
 208
 209
 210
 211 /*
 212  * The default register settings, as obtained from OmniVision.  There
 213  * is really no making sense of most of these - lots of "reserved" values
 214  * and such.
 215  *
 216  * These settings give VGA YUYV.
 217  */
 218
 219 struct regval_list {
 220         unsigned char reg_num;
 221         unsigned char value;
 222 };
 223
 224 static struct regval_list ov7670_default_regs[] = {
 225         { REG_COM7, COM7_RESET },
 226 /*
 227  * Clock scale: 3 = 15fps
 228  *              2 = 20fps
 229  *              1 = 30fps
 230  */
 231         { REG_CLKRC, 0x1 },     /* OV: clock scale (30 fps) */
 232         { REG_TSLB,  0x04 },    /* OV */
 233         { REG_COM7, 0 },        /* VGA */
 234         /*
 235          * Set the hardware window.  These values from OV don't entirely
 236          * make sense - hstop is less than hstart.  But they work...
 237          */
 238         { REG_HSTART, 0x13 },   { REG_HSTOP, 0x01 },
 239         { REG_HREF, 0xb6 },     { REG_VSTART, 0x02 },
 240         { REG_VSTOP, 0x7a },    { REG_VREF, 0x0a },
 241
 242         { REG_COM3, 0 },        { REG_COM14, 0 },
 243         /* Mystery scaling numbers */
 244         { 0x70, 0x3a },         { 0x71, 0x35 },
 245         { 0x72, 0x11 },         { 0x73, 0xf0 },
 246         { 0xa2, 0x02 },         { REG_COM10, 0x0 },
 247
 248         /* Gamma curve values */
 249         { 0x7a, 0x20 },         { 0x7b, 0x10 },
 250         { 0x7c, 0x1e },         { 0x7d, 0x35 },
 251         { 0x7e, 0x5a },         { 0x7f, 0x69 },
 252         { 0x80, 0x76 },         { 0x81, 0x80 },
 253         { 0x82, 0x88 },         { 0x83, 0x8f },
 254         { 0x84, 0x96 },         { 0x85, 0xa3 },
 255         { 0x86, 0xaf },         { 0x87, 0xc4 },
 256         { 0x88, 0xd7 },         { 0x89, 0xe8 },
 257
 258         /* AGC and AEC parameters.  Note we start by disabling those features,
 259            then turn them only after tweaking the values. */
 260         { REG_COM8, COM8_FASTAEC | COM8_AECSTEP | COM8_BFILT },
 261         { REG_GAIN, 0 },        { REG_AECH, 0 },
 262         { REG_COM4, 0x40 }, /* magic reserved bit */
 263         { REG_COM9, 0x18 }, /* 4x gain + magic rsvd bit */
 264         { REG_BD50MAX, 0x05 },  { REG_BD60MAX, 0x07 },
 265         { REG_AEW, 0x95 },      { REG_AEB, 0x33 },
 266         { REG_VPT, 0xe3 },      { REG_HAECC1, 0x78 },
 267         { REG_HAECC2, 0x68 },   { 0xa1, 0x03 }, /* magic */
 268         { REG_HAECC3, 0xd8 },   { REG_HAECC4, 0xd8 },
 269         { REG_HAECC5, 0xf0 },   { REG_HAECC6, 0x90 },
 270         { REG_HAECC7, 0x94 },
 271         { REG_COM8, COM8_FASTAEC|COM8_AECSTEP|COM8_BFILT|COM8_AGC|COM8_AEC },
 272
 273         /* Almost all of these are magic "reserved" values.  */
 274         { REG_COM5, 0x61 },     { REG_COM6, 0x4b },
 275         { 0x16, 0x02 },         { REG_MVFP, 0x07 },
 276         { 0x21, 0x02 },         { 0x22, 0x91 },
 277         { 0x29, 0x07 },         { 0x33, 0x0b },
 278         { 0x35, 0x0b },         { 0x37, 0x1d },
 279         { 0x38, 0x71 },         { 0x39, 0x2a },
 280         { REG_COM12, 0x78 },    { 0x4d, 0x40 },
 281         { 0x4e, 0x20 },         { REG_GFIX, 0 },
 282         { 0x6b, 0x4a },         { 0x74, 0x10 },
 283         { 0x8d, 0x4f },         { 0x8e, 0 },
 284         { 0x8f, 0 },            { 0x90, 0 },
 285         { 0x91, 0 },            { 0x96, 0 },
 286         { 0x9a, 0 },            { 0xb0, 0x84 },
 287         { 0xb1, 0x0c },         { 0xb2, 0x0e },
 288         { 0xb3, 0x82 },         { 0xb8, 0x0a },
 289
 290         /* More reserved magic, some of which tweaks white balance */
 291         { 0x43, 0x0a },         { 0x44, 0xf0 },
 292         { 0x45, 0x34 },         { 0x46, 0x58 },
 293         { 0x47, 0x28 },         { 0x48, 0x3a },
 294         { 0x59, 0x88 },         { 0x5a, 0x88 },
 295         { 0x5b, 0x44 },         { 0x5c, 0x67 },
 296         { 0x5d, 0x49 },         { 0x5e, 0x0e },
 297         { 0x6c, 0x0a },         { 0x6d, 0x55 },
 298         { 0x6e, 0x11 },         { 0x6f, 0x9f }, /* "9e for advance AWB" */
 299         { 0x6a, 0x40 },         { REG_BLUE, 0x40 },
 300         { REG_RED, 0x60 },
 301         { REG_COM8, COM8_FASTAEC|COM8_AECSTEP|COM8_BFILT|COM8_AGC|COM8_AEC|COM8_AWB },
 302
 303         /* Matrix coefficients */
 304         { 0x4f, 0x80 },         { 0x50, 0x80 },
 305         { 0x51, 0 },            { 0x52, 0x22 },
 306         { 0x53, 0x5e },         { 0x54, 0x80 },
 307         { 0x58, 0x9e },
 308
 309         { REG_COM16, COM16_AWBGAIN },   { REG_EDGE, 0 },
 310         { 0x75, 0x05 },         { 0x76, 0xe1 },
 311         { 0x4c, 0 },            { 0x77, 0x01 },
 312         { REG_COM13, 0xc3 },    { 0x4b, 0x09 },
 313         { 0xc9, 0x60 },         { REG_COM16, 0x38 },
 314         { 0x56, 0x40 },
 315
 316         { 0x34, 0x11 },         { REG_COM11, COM11_EXP|COM11_HZAUTO },
 317         { 0xa4, 0x88 },         { 0x96, 0 },
 318         { 0x97, 0x30 },         { 0x98, 0x20 },
 319         { 0x99, 0x30 },         { 0x9a, 0x84 },
 320         { 0x9b, 0x29 },         { 0x9c, 0x03 },
 321         { 0x9d, 0x4c },         { 0x9e, 0x3f },
 322         { 0x78, 0x04 },
 323
 324         /* Extra-weird stuff.  Some sort of multiplexor register */
 325         { 0x79, 0x01 },         { 0xc8, 0xf0 },
 326         { 0x79, 0x0f },         { 0xc8, 0x00 },
 327         { 0x79, 0x10 },         { 0xc8, 0x7e },
 328         { 0x79, 0x0a },         { 0xc8, 0x80 },
 329         { 0x79, 0x0b },         { 0xc8, 0x01 },
 330         { 0x79, 0x0c },         { 0xc8, 0x0f },
 331         { 0x79, 0x0d },         { 0xc8, 0x20 },
 332         { 0x79, 0x09 },         { 0xc8, 0x80 },
 333         { 0x79, 0x02 },         { 0xc8, 0xc0 },
 334         { 0x79, 0x03 },         { 0xc8, 0x40 },
 335         { 0x79, 0x05 },         { 0xc8, 0x30 },
 336         { 0x79, 0x26 },
 337
 338         { 0xff, 0xff }, /* END MARKER */
 339 };
 340
 341
 342 /*
 343  * Here we'll try to encapsulate the changes for just the output
 344  * video format.
 345  *
 346  * RGB656 and YUV422 come from OV; RGB444 is homebrewed.
 347  *
 348  * IMPORTANT RULE: the first entry must be for COM7, see ov7670_s_fmt for why.
 349  */
 350
 351
 352 static struct regval_list ov7670_fmt_yuv422[] = {
 353         { REG_COM7, 0x0 },  /* Selects YUV mode */
 354         { REG_RGB444, 0 },      /* No RGB444 please */
 355         { REG_COM1, 0 },        /* CCIR601 */
 356         { REG_COM15, COM15_R00FF },
 357         { REG_COM9, 0x18 }, /* 4x gain ceiling; 0x8 is reserved bit */
 358         { 0x4f, 0x80 },         /* "matrix coefficient 1" */
 359         { 0x50, 0x80 },         /* "matrix coefficient 2" */
 360         { 0x51, 0    },         /* vb */
 361         { 0x52, 0x22 },         /* "matrix coefficient 4" */
 362         { 0x53, 0x5e },         /* "matrix coefficient 5" */
 363         { 0x54, 0x80 },         /* "matrix coefficient 6" */
 364         { REG_COM13, COM13_GAMMA|COM13_UVSAT },
 365         { 0xff, 0xff },
 366 };
 367
 368 static struct regval_list ov7670_fmt_rgb565[] = {
 369         { REG_COM7, COM7_RGB }, /* Selects RGB mode */
 370         { REG_RGB444, 0 },      /* No RGB444 please */
 371         { REG_COM1, 0x0 },      /* CCIR601 */
 372         { REG_COM15, COM15_RGB565 },
 373         { REG_COM9, 0x38 },     /* 16x gain ceiling; 0x8 is reserved bit */
 374         { 0x4f, 0xb3 },         /* "matrix coefficient 1" */
 375         { 0x50, 0xb3 },         /* "matrix coefficient 2" */
 376         { 0x51, 0    },         /* vb */
 377         { 0x52, 0x3d },         /* "matrix coefficient 4" */
 378         { 0x53, 0xa7 },         /* "matrix coefficient 5" */
 379         { 0x54, 0xe4 },         /* "matrix coefficient 6" */
 380         { REG_COM13, COM13_GAMMA|COM13_UVSAT },
 381         { 0xff, 0xff },
 382 };
 383
 384 static struct regval_list ov7670_fmt_rgb444[] = {
 385         { REG_COM7, COM7_RGB }, /* Selects RGB mode */
 386         { REG_RGB444, R444_ENABLE },    /* Enable xxxxrrrr ggggbbbb */
 387         { REG_COM1, 0x0 },      /* CCIR601 */
 388         { REG_COM15, COM15_R01FE|COM15_RGB565 }, /* Data range needed? */
 389         { REG_COM9, 0x38 },     /* 16x gain ceiling; 0x8 is reserved bit */
 390         { 0x4f, 0xb3 },         /* "matrix coefficient 1" */
 391         { 0x50, 0xb3 },         /* "matrix coefficient 2" */
 392         { 0x51, 0    },         /* vb */
 393         { 0x52, 0x3d },         /* "matrix coefficient 4" */
 394         { 0x53, 0xa7 },         /* "matrix coefficient 5" */
 395         { 0x54, 0xe4 },         /* "matrix coefficient 6" */
 396         { REG_COM13, COM13_GAMMA|COM13_UVSAT|0x2 },  /* Magic rsvd bit */
 397         { 0xff, 0xff },
 398 };
 399
 400 static struct regval_list ov7670_fmt_raw[] = {
 401         { REG_COM7, COM7_BAYER },
 402         { REG_COM13, 0x08 }, /* No gamma, magic rsvd bit */
 403         { REG_COM16, 0x3d }, /* Edge enhancement, denoise */
 404         { REG_REG76, 0xe1 }, /* Pix correction, magic rsvd */
 405         { 0xff, 0xff },
 406 };
 407
 408
 409
 410 /*
 411  * Low-level register I/O.
 412  *
 413  * Note that there are two versions of these.  On the XO 1, the
 414  * i2c controller only does SMBUS, so that's what we use.  The
 415  * ov7670 is not really an SMBUS device, though, so the communication
 416  * is not always entirely reliable.
 417  */
 418 #ifdef CONFIG_OLPC_XO_1
 419 static int ov7670_read(struct v4l2_subdev *sd, unsigned char reg,
 420                 unsigned char *value)
 421 {
 422         struct i2c_client *client = v4l2_get_subdevdata(sd);
 423         int ret;
 424
 425         ret = i2c_smbus_read_byte_data(client, reg);
 426         if (ret >= 0) {
 427                 *value = (unsigned char)ret;
 428                 ret = 0;
 429         }
 430         return ret;
 431 }
 432
 433
 434 static int ov7670_write(struct v4l2_subdev *sd, unsigned char reg,
 435                 unsigned char value)
 436 {
 437         struct i2c_client *client = v4l2_get_subdevdata(sd);
 438         int ret = i2c_smbus_write_byte_data(client, reg, value);
 439
 440         if (reg == REG_COM7 && (value & COM7_RESET))
 441                 msleep(5);  /* Wait for reset to run */
 442         return ret;
 443 }
 444
 445 #else /* ! CONFIG_OLPC_XO_1 */
 446 /*
 447  * On most platforms, we'd rather do straight i2c I/O.
 448  */
 449 static int ov7670_read(struct v4l2_subdev *sd, unsigned char reg,
 450                 unsigned char *value)
 451 {
 452         struct i2c_client *client = v4l2_get_subdevdata(sd);
 453         u8 data = reg;
 454         struct i2c_msg msg;
 455         int ret;
 456
 457         /*
 458          * Send out the register address...
 459          */
 460         msg.addr = client->addr;
 461         msg.flags = 0;
 462         msg.len = 1;
 463         msg.buf = &data;
 464         ret = i2c_transfer(client->adapter, &msg, 1);
 465         if (ret < 0) {
 466                 printk(KERN_ERR "Error %d on register write\n", ret);
 467                 return ret;
 468         }
 469         /*
 470          * ...then read back the result.
 471          */
 472         msg.flags = I2C_M_RD;
 473         ret = i2c_transfer(client->adapter, &msg, 1);
 474         if (ret >= 0) {
 475                 *value = data;
 476                 ret = 0;
 477         }
 478         return ret;
 479 }
 480
 481
 482 static int ov7670_write(struct v4l2_subdev *sd, unsigned char reg,
 483                 unsigned char value)
 484 {
 485         struct i2c_client *client = v4l2_get_subdevdata(sd);
 486         struct i2c_msg msg;
 487         unsigned char data[2] = { reg, value };
 488         int ret;
 489
 490         msg.addr = client->addr;
 491         msg.flags = 0;
 492         msg.len = 2;
 493         msg.buf = data;
 494         ret = i2c_transfer(client->adapter, &msg, 1);
 495         if (ret > 0)
 496                 ret = 0;
 497         if (reg == REG_COM7 && (value & COM7_RESET))
 498                 msleep(5);  /* Wait for reset to run */
 499         return ret;
 500 }
 501 #endif /* CONFIG_OLPC_XO_1 */
 502
 503
 504 /*
 505  * Write a list of register settings; ff/ff stops the process.
 506  */
 507 static int ov7670_write_array(struct v4l2_subdev *sd, struct regval_list *vals)
 508 {
 509         while (vals->reg_num != 0xff || vals->value != 0xff) {
 510                 int ret = ov7670_write(sd, vals->reg_num, vals->value);
 511                 if (ret < 0)
 512                         return ret;
 513                 vals++;
 514         }
 515         return 0;
 516 }
 517
 518
 519 /*
 520  * Stuff that knows about the sensor.
 521  */
 522 static int ov7670_reset(struct v4l2_subdev *sd, u32 val)
 523 {
 524         ov7670_write(sd, REG_COM7, COM7_RESET);
 525         msleep(1);
 526         return 0;
 527 }
 528
 529
 530 static int ov7670_init(struct v4l2_subdev *sd, u32 val)
 531 {
 532         return ov7670_write_array(sd, ov7670_default_regs);
 533 }
 534
 535
 536
 537 static int ov7670_detect(struct v4l2_subdev *sd)
 538 {
 539         unsigned char v;
 540         int ret;
 541
 542         ret = ov7670_init(sd, 0);
 543         if (ret < 0)
 544                 return ret;
 545         ret = ov7670_read(sd, REG_MIDH, &v);
 546         if (ret < 0)
 547                 return ret;
 548         if (v != 0x7f) /* OV manuf. id. */
 549                 return -ENODEV;
 550         ret = ov7670_read(sd, REG_MIDL, &v);
 551         if (ret < 0)
 552                 return ret;
 553         if (v != 0xa2)
 554                 return -ENODEV;
 555         /*
 556          * OK, we know we have an OmniVision chip...but which one?
 557          */
 558         ret = ov7670_read(sd, REG_PID, &v);
 559         if (ret < 0)
 560                 return ret;
 561         if (v != 0x76)  /* PID + VER = 0x76 / 0x73 */
 562                 return -ENODEV;
 563         ret = ov7670_read(sd, REG_VER, &v);
 564         if (ret < 0)
 565                 return ret;
 566         if (v != 0x73)  /* PID + VER = 0x76 / 0x73 */
 567                 return -ENODEV;
 568         return 0;
 569 }
 570
 571
 572 /*
 573  * Store information about the video data format.  The color matrix
 574  * is deeply tied into the format, so keep the relevant values here.
 575  * The magic matrix nubmers come from OmniVision.
 576  */
 577 static struct ov7670_format_struct {
 578         __u8 *desc;
 579         __u32 pixelformat;
 580         struct regval_list *regs;
 581         int cmatrix[CMATRIX_LEN];
 582         int bpp;   /* Bytes per pixel */
 583 } ov7670_formats[] = {
 584         {
 585                 .desc           = "YUYV 4:2:2",
 586                 .pixelformat    = V4L2_PIX_FMT_YUYV,
 587                 .regs           = ov7670_fmt_yuv422,
 588                 .cmatrix        = { 128, -128, 0, -34, -94, 128 },
 589                 .bpp            = 2,
 590         },
 591         {
 592                 .desc           = "RGB 444",
 593                 .pixelformat    = V4L2_PIX_FMT_RGB444,
 594                 .regs           = ov7670_fmt_rgb444,
 595                 .cmatrix        = { 179, -179, 0, -61, -176, 228 },
 596                 .bpp            = 2,
 597         },
 598         {
 599                 .desc           = "RGB 565",
 600                 .pixelformat    = V4L2_PIX_FMT_RGB565,
 601                 .regs           = ov7670_fmt_rgb565,
 602                 .cmatrix        = { 179, -179, 0, -61, -176, 228 },
 603                 .bpp            = 2,
 604         },
 605         {
 606                 .desc           = "Raw RGB Bayer",
 607                 .pixelformat    = V4L2_PIX_FMT_SBGGR8,
 608                 .regs           = ov7670_fmt_raw,
 609                 .cmatrix        = { 0, 0, 0, 0, 0, 0 },
 610                 .bpp            = 1
 611         },
 612 };
 613 #define N_OV7670_FMTS ARRAY_SIZE(ov7670_formats)
 614
 615
 616 /*
 617  * Then there is the issue of window sizes.  Try to capture the info here.
 618  */
 619
 620 /*
 621  * QCIF mode is done (by OV) in a very strange way - it actually looks like
 622  * VGA with weird scaling options - they do *not* use the canned QCIF mode
 623  * which is allegedly provided by the sensor.  So here's the weird register
 624  * settings.
 625  */
 626 static struct regval_list ov7670_qcif_regs[] = {
 627         { REG_COM3, COM3_SCALEEN|COM3_DCWEN },
 628         { REG_COM3, COM3_DCWEN },
 629         { REG_COM14, COM14_DCWEN | 0x01},
 630         { 0x73, 0xf1 },
 631         { 0xa2, 0x52 },
 632         { 0x7b, 0x1c },
 633         { 0x7c, 0x28 },
 634         { 0x7d, 0x3c },
 635         { 0x7f, 0x69 },
 636         { REG_COM9, 0x38 },
 637         { 0xa1, 0x0b },
 638         { 0x74, 0x19 },
 639         { 0x9a, 0x80 },
 640         { 0x43, 0x14 },
 641         { REG_COM13, 0xc0 },
 642         { 0xff, 0xff },
 643 };
 644
 645 static struct ov7670_win_size {
 646         int     width;
 647         int     height;
 648         unsigned char com7_bit;
 649         int     hstart;         /* Start/stop values for the camera.  Note */
 650         int     hstop;          /* that they do not always make complete */
 651         int     vstart;         /* sense to humans, but evidently the sensor */
 652         int     vstop;          /* will do the right thing... */
 653         struct regval_list *regs; /* Regs to tweak */
 654 /* h/vref stuff */
 655 } ov7670_win_sizes[] = {
 656         /* VGA */
 657         {
 658                 .width          = VGA_WIDTH,
 659                 .height         = VGA_HEIGHT,
 660                 .com7_bit       = COM7_FMT_VGA,
 661                 .hstart         = 158,          /* These values from */
 662                 .hstop          =  14,          /* Omnivision */
 663                 .vstart         =  10,
 664                 .vstop          = 490,
 665                 .regs           = NULL,
 666         },
 667         /* CIF */
 668         {
 669                 .width          = CIF_WIDTH,
 670                 .height         = CIF_HEIGHT,
 671                 .com7_bit       = COM7_FMT_CIF,
 672                 .hstart         = 170,          /* Empirically determined */
 673                 .hstop          =  90,
 674                 .vstart         =  14,
 675                 .vstop          = 494,
 676                 .regs           = NULL,
 677         },
 678         /* QVGA */
 679         {
 680                 .width          = QVGA_WIDTH,
 681                 .height         = QVGA_HEIGHT,
 682                 .com7_bit       = COM7_FMT_QVGA,
 683                 .hstart         = 164,          /* Empirically determined */
 684                 .hstop          =  20,
 685                 .vstart         =  14,
 686                 .vstop          = 494,
 687                 .regs           = NULL,
 688         },
 689         /* QCIF */
 690         {
 691                 .width          = QCIF_WIDTH,
 692                 .height         = QCIF_HEIGHT,
 693                 .com7_bit       = COM7_FMT_VGA, /* see comment above */
 694                 .hstart         = 456,          /* Empirically determined */
 695                 .hstop          =  24,
 696                 .vstart         =  14,
 697                 .vstop          = 494,
 698                 .regs           = ov7670_qcif_regs,
 699         },
 700 };
 701
 702 #define N_WIN_SIZES (ARRAY_SIZE(ov7670_win_sizes))
 703
 704
 705 /*
 706  * Store a set of start/stop values into the camera.
 707  */
 708 static int ov7670_set_hw(struct v4l2_subdev *sd, int hstart, int hstop,
 709                 int vstart, int vstop)
 710 {
 711         int ret;
 712         unsigned char v;
 713 /*
 714  * Horizontal: 11 bits, top 8 live in hstart and hstop.  Bottom 3 of
 715  * hstart are in href[2:0], bottom 3 of hstop in href[5:3].  There is
 716  * a mystery "edge offset" value in the top two bits of href.
 717  */
 718         ret =  ov7670_write(sd, REG_HSTART, (hstart >> 3) & 0xff);
 719         ret += ov7670_write(sd, REG_HSTOP, (hstop >> 3) & 0xff);
 720         ret += ov7670_read(sd, REG_HREF, &v);
 721         v = (v & 0xc0) | ((hstop & 0x7) << 3) | (hstart & 0x7);
 722         msleep(10);
 723         ret += ov7670_write(sd, REG_HREF, v);
 724 /*
 725  * Vertical: similar arrangement, but only 10 bits.
 726  */
 727         ret += ov7670_write(sd, REG_VSTART, (vstart >> 2) & 0xff);
 728         ret += ov7670_write(sd, REG_VSTOP, (vstop >> 2) & 0xff);
 729         ret += ov7670_read(sd, REG_VREF, &v);
 730         v = (v & 0xf0) | ((vstop & 0x3) << 2) | (vstart & 0x3);
 731         msleep(10);
 732         ret += ov7670_write(sd, REG_VREF, v);
 733         return ret;
 734 }
 735
 736
 737 static int ov7670_enum_fmt(struct v4l2_subdev *sd, struct v4l2_fmtdesc *fmt)
 738 {
 739         struct ov7670_format_struct *ofmt;
 740
 741         if (fmt->index >= N_OV7670_FMTS)
 742                 return -EINVAL;
 743
 744         ofmt = ov7670_formats + fmt->index;
 745         fmt->flags = 0;
 746         strcpy(fmt->description, ofmt->desc);
 747         fmt->pixelformat = ofmt->pixelformat;
 748         return 0;
 749 }
 750
 751
 752 static int ov7670_try_fmt_internal(struct v4l2_subdev *sd,
 753                 struct v4l2_format *fmt,
 754                 struct ov7670_format_struct **ret_fmt,
 755                 struct ov7670_win_size **ret_wsize)
 756 {
 757         int index;
 758         struct ov7670_win_size *wsize;
 759         struct v4l2_pix_format *pix = &fmt->fmt.pix;
 760
 761         for (index = 0; index < N_OV7670_FMTS; index++)
 762                 if (ov7670_formats[index].pixelformat == pix->pixelformat)
 763                         break;
 764         if (index >= N_OV7670_FMTS) {
 765                 /* default to first format */
 766                 index = 0;
 767                 pix->pixelformat = ov7670_formats[0].pixelformat;
 768         }
 769         if (ret_fmt != NULL)
 770                 *ret_fmt = ov7670_formats + index;
 771         /*
 772          * Fields: the OV devices claim to be progressive.
 773          */
 774         pix->field = V4L2_FIELD_NONE;
 775         /*
 776          * Round requested image size down to the nearest
 777          * we support, but not below the smallest.
 778          */
 779         for (wsize = ov7670_win_sizes; wsize < ov7670_win_sizes + N_WIN_SIZES;
 780              wsize++)
 781                 if (pix->width >= wsize->width && pix->height >= wsize->height)
 782                         break;
 783         if (wsize >= ov7670_win_sizes + N_WIN_SIZES)
 784                 wsize--;   /* Take the smallest one */
 785         if (ret_wsize != NULL)
 786                 *ret_wsize = wsize;
 787         /*
 788          * Note the size we'll actually handle.
 789          */
 790         pix->width = wsize->width;
 791         pix->height = wsize->height;
 792         pix->bytesperline = pix->width*ov7670_formats[index].bpp;
 793         pix->sizeimage = pix->height*pix->bytesperline;
 794         return 0;
 795 }
 796
 797 static int ov7670_try_fmt(struct v4l2_subdev *sd, struct v4l2_format *fmt)
 798 {
 799         return ov7670_try_fmt_internal(sd, fmt, NULL, NULL);
 800 }
 801
 802 /*
 803  * Set a format.
 804  */
 805 static int ov7670_s_fmt(struct v4l2_subdev *sd, struct v4l2_format *fmt)
 806 {
 807         int ret;
 808         struct ov7670_format_struct *ovfmt;
 809         struct ov7670_win_size *wsize;
 810         struct ov7670_info *info = to_state(sd);
 811         unsigned char com7;
 812
 813         ret = ov7670_try_fmt_internal(sd, fmt, &ovfmt, &wsize);
 814         if (ret)
 815                 return ret;
 816         /*
 817          * COM7 is a pain in the ass, it doesn't like to be read then
 818          * quickly written afterward.  But we have everything we need
 819          * to set it absolutely here, as long as the format-specific
 820          * register sets list it first.
 821          */
 822         com7 = ovfmt->regs[0].value;
 823         com7 |= wsize->com7_bit;
 824         ov7670_write(sd, REG_COM7, com7);
 825         /*
 826          * Now write the rest of the array.  Also store start/stops
 827          */
 828         ov7670_write_array(sd, ovfmt->regs + 1);
 829         ov7670_set_hw(sd, wsize->hstart, wsize->hstop, wsize->vstart,
 830                         wsize->vstop);
 831         ret = 0;
 832         if (wsize->regs)
 833                 ret = ov7670_write_array(sd, wsize->regs);
 834         info->fmt = ovfmt;
 835
 836         /*
 837          * If we're running RGB565, we must rewrite clkrc after setting
 838          * the other parameters or the image looks poor.  If we're *not*
 839          * doing RGB565, we must not rewrite clkrc or the image looks
 840          * *really* poor.
 841          *
 842          * (Update) Now that we retain clkrc state, we should be able
 843          * to write it unconditionally, and that will make the frame
 844          * rate persistent too.
 845          */
 846         if (ret == 0)
 847                 ret = ov7670_write(sd, REG_CLKRC, info->clkrc);
 848         return ret;
 849 }
 850
 851 /*
 852  * Implement G/S_PARM.  There is a "high quality" mode we could try
 853  * to do someday; for now, we just do the frame rate tweak.
 854  */
 855 static int ov7670_g_parm(struct v4l2_subdev *sd, struct v4l2_streamparm *parms)
 856 {
 857         struct v4l2_captureparm *cp = &parms->parm.capture;
 858         struct ov7670_info *info = to_state(sd);
 859
 860         if (parms->type != V4L2_BUF_TYPE_VIDEO_CAPTURE)
 861                 return -EINVAL;
 862
 863         memset(cp, 0, sizeof(struct v4l2_captureparm));
 864         cp->capability = V4L2_CAP_TIMEPERFRAME;
 865         cp->timeperframe.numerator = 1;
 866         cp->timeperframe.denominator = OV7670_FRAME_RATE;
 867         if ((info->clkrc & CLK_EXT) == 0 && (info->clkrc & CLK_SCALE) > 1)
 868                 cp->timeperframe.denominator /= (info->clkrc & CLK_SCALE);
 869         return 0;
 870 }
 871
 872 static int ov7670_s_parm(struct v4l2_subdev *sd, struct v4l2_streamparm *parms)
 873 {
 874         struct v4l2_captureparm *cp = &parms->parm.capture;
 875         struct v4l2_fract *tpf = &cp->timeperframe;
 876         struct ov7670_info *info = to_state(sd);
 877         unsigned char clkrc;
 878         int ret, div;
 879
 880         if (parms->type != V4L2_BUF_TYPE_VIDEO_CAPTURE)
 881                 return -EINVAL;
 882         if (cp->extendedmode != 0)
 883                 return -EINVAL;
 884
 885         if (tpf->numerator == 0 || tpf->denominator == 0)
 886                 div = 1;  /* Reset to full rate */
 887         else
 888                 div = (tpf->numerator*OV7670_FRAME_RATE)/tpf->denominator;
 889         if (div == 0)
 890                 div = 1;
 891         else if (div > CLK_SCALE)
 892                 div = CLK_SCALE;
 893         info->clkrc = (info->clkrc & 0x80) | div;
 894         tpf->numerator = 1;
 895         tpf->denominator = OV7670_FRAME_RATE/div;
 896         return ov7670_write(sd, REG_CLKRC, info->clkrc);
 897 }
 898
 899
 900
 901 /*
 902  * Code for dealing with controls.
 903  */
 904
 905
 906
 907
 908
 909 static int ov7670_store_cmatrix(struct v4l2_subdev *sd,
 910                 int matrix[CMATRIX_LEN])
 911 {
 912         int i, ret;
 913         unsigned char signbits = 0;
 914
 915         /*
 916          * Weird crap seems to exist in the upper part of
 917          * the sign bits register, so let's preserve it.
 918          */
 919         ret = ov7670_read(sd, REG_CMATRIX_SIGN, &signbits);
 920         signbits &= 0xc0;
 921
 922         for (i = 0; i < CMATRIX_LEN; i++) {
 923                 unsigned char raw;
 924
 925                 if (matrix[i] < 0) {
 926                         signbits |= (1 << i);
 927                         if (matrix[i] < -255)
 928                                 raw = 0xff;
 929                         else
 930                                 raw = (-1 * matrix[i]) & 0xff;
 931                 }
 932                 else {
 933                         if (matrix[i] > 255)
 934                                 raw = 0xff;
 935                         else
 936                                 raw = matrix[i] & 0xff;
 937                 }
 938                 ret += ov7670_write(sd, REG_CMATRIX_BASE + i, raw);
 939         }
 940         ret += ov7670_write(sd, REG_CMATRIX_SIGN, signbits);
 941         return ret;
 942 }
 943
 944
 945 /*
 946  * Hue also requires messing with the color matrix.  It also requires
 947  * trig functions, which tend not to be well supported in the kernel.
 948  * So here is a simple table of sine values, 0-90 degrees, in steps
 949  * of five degrees.  Values are multiplied by 1000.
 950  *
 951  * The following naive approximate trig functions require an argument
 952  * carefully limited to -180 <= theta <= 180.
 953  */
 954 #define SIN_STEP 5
 955 static const int ov7670_sin_table[] = {
 956            0,    87,   173,   258,   342,   422,
 957          499,   573,   642,   707,   766,   819,
 958          866,   906,   939,   965,   984,   996,
 959         1000
 960 };
 961
 962 static int ov7670_sine(int theta)
 963 {
 964         int chs = 1;
 965         int sine;
 966
 967         if (theta < 0) {
 968                 theta = -theta;
 969                 chs = -1;
 970         }
 971         if (theta <= 90)
 972                 sine = ov7670_sin_table[theta/SIN_STEP];
 973         else {
 974                 theta -= 90;
 975                 sine = 1000 - ov7670_sin_table[theta/SIN_STEP];
 976         }
 977         return sine*chs;
 978 }
 979
 980 static int ov7670_cosine(int theta)
 981 {
 982         theta = 90 - theta;
 983         if (theta > 180)
 984                 theta -= 360;
 985         else if (theta < -180)
 986                 theta += 360;
 987         return ov7670_sine(theta);
 988 }
 989
 990
 991
 992
 993 static void ov7670_calc_cmatrix(struct ov7670_info *info,
 994                 int matrix[CMATRIX_LEN])
 995 {
 996         int i;
 997         /*
 998          * Apply the current saturation setting first.
 999          */
1000         for (i = 0; i < CMATRIX_LEN; i++)
1001                 matrix[i] = (info->fmt->cmatrix[i]*info->sat) >> 7;
1002         /*
1003          * Then, if need be, rotate the hue value.
1004          */
1005         if (info->hue != 0) {
1006                 int sinth, costh, tmpmatrix[CMATRIX_LEN];
1007
1008                 memcpy(tmpmatrix, matrix, CMATRIX_LEN*sizeof(int));
1009                 sinth = ov7670_sine(info->hue);
1010                 costh = ov7670_cosine(info->hue);
1011
1012                 matrix[0] = (matrix[3]*sinth + matrix[0]*costh)/1000;
1013                 matrix[1] = (matrix[4]*sinth + matrix[1]*costh)/1000;
1014                 matrix[2] = (matrix[5]*sinth + matrix[2]*costh)/1000;
1015                 matrix[3] = (matrix[3]*costh - matrix[0]*sinth)/1000;
1016                 matrix[4] = (matrix[4]*costh - matrix[1]*sinth)/1000;
1017                 matrix[5] = (matrix[5]*costh - matrix[2]*sinth)/1000;
1018         }
1019 }
1020
1021
1022
1023 static int ov7670_s_sat(struct v4l2_subdev *sd, int value)
1024 {
1025         struct ov7670_info *info = to_state(sd);
1026         int matrix[CMATRIX_LEN];
1027         int ret;
1028
1029         info->sat = value;
1030         ov7670_calc_cmatrix(info, matrix);
1031         ret = ov7670_store_cmatrix(sd, matrix);
1032         return ret;
1033 }
1034
1035 static int ov7670_g_sat(struct v4l2_subdev *sd, __s32 *value)
1036 {
1037         struct ov7670_info *info = to_state(sd);
1038
1039         *value = info->sat;
1040         return 0;
1041 }
1042
1043 static int ov7670_s_hue(struct v4l2_subdev *sd, int value)
1044 {
1045         struct ov7670_info *info = to_state(sd);
1046         int matrix[CMATRIX_LEN];
1047         int ret;
1048
1049         if (value < -180 || value > 180)
1050                 return -EINVAL;
1051         info->hue = value;
1052         ov7670_calc_cmatrix(info, matrix);
1053         ret = ov7670_store_cmatrix(sd, matrix);
1054         return ret;
1055 }
1056
1057
1058 static int ov7670_g_hue(struct v4l2_subdev *sd, __s32 *value)
1059 {
1060         struct ov7670_info *info = to_state(sd);
1061
1062         *value = info->hue;
1063         return 0;
1064 }
1065
1066
1067 /*
1068  * Some weird registers seem to store values in a sign/magnitude format!
1069  */
1070 static unsigned char ov7670_sm_to_abs(unsigned char v)
1071 {
1072         if ((v & 0x80) == 0)
1073                 return v + 128;
1074         return 128 - (v & 0x7f);
1075 }
1076
1077
1078 static unsigned char ov7670_abs_to_sm(unsigned char v)
1079 {
1080         if (v > 127)
1081                 return v & 0x7f;
1082         return (128 - v) | 0x80;
1083 }
1084
1085 static int ov7670_s_brightness(struct v4l2_subdev *sd, int value)
1086 {
1087         unsigned char com8 = 0, v;
1088         int ret;
1089
1090         ov7670_read(sd, REG_COM8, &com8);
1091         com8 &= ~COM8_AEC;
1092         ov7670_write(sd, REG_COM8, com8);
1093         v = ov7670_abs_to_sm(value);
1094         ret = ov7670_write(sd, REG_BRIGHT, v);
1095         return ret;
1096 }
1097
1098 static int ov7670_g_brightness(struct v4l2_subdev *sd, __s32 *value)
1099 {
1100         unsigned char v = 0;
1101         int ret = ov7670_read(sd, REG_BRIGHT, &v);
1102
1103         *value = ov7670_sm_to_abs(v);
1104         return ret;
1105 }
1106
1107 static int ov7670_s_contrast(struct v4l2_subdev *sd, int value)
1108 {
1109         return ov7670_write(sd, REG_CONTRAS, (unsigned char) value);
1110 }
1111
1112 static int ov7670_g_contrast(struct v4l2_subdev *sd, __s32 *value)
1113 {
1114         unsigned char v = 0;
1115         int ret = ov7670_read(sd, REG_CONTRAS, &v);
1116
1117         *value = v;
1118         return ret;
1119 }
1120
1121 static int ov7670_g_hflip(struct v4l2_subdev *sd, __s32 *value)
1122 {
1123         int ret;
1124         unsigned char v = 0;
1125
1126         ret = ov7670_read(sd, REG_MVFP, &v);
1127         *value = (v & MVFP_MIRROR) == MVFP_MIRROR;
1128         return ret;
1129 }
1130
1131
1132 static int ov7670_s_hflip(struct v4l2_subdev *sd, int value)
1133 {
1134         unsigned char v = 0;
1135         int ret;
1136
1137         ret = ov7670_read(sd, REG_MVFP, &v);
1138         if (value)
1139                 v |= MVFP_MIRROR;
1140         else
1141                 v &= ~MVFP_MIRROR;
1142         msleep(10);  /* FIXME */
1143         ret += ov7670_write(sd, REG_MVFP, v);
1144         return ret;
1145 }
1146
1147
1148
1149 static int ov7670_g_vflip(struct v4l2_subdev *sd, __s32 *value)
1150 {
1151         int ret;
1152         unsigned char v = 0;
1153
1154         ret = ov7670_read(sd, REG_MVFP, &v);
1155         *value = (v & MVFP_FLIP) == MVFP_FLIP;
1156         return ret;
1157 }
1158
1159
1160 static int ov7670_s_vflip(struct v4l2_subdev *sd, int value)
1161 {
1162         unsigned char v = 0;
1163         int ret;
1164
1165         ret = ov7670_read(sd, REG_MVFP, &v);
1166         if (value)
1167                 v |= MVFP_FLIP;
1168         else
1169                 v &= ~MVFP_FLIP;
1170         msleep(10);  /* FIXME */
1171         ret += ov7670_write(sd, REG_MVFP, v);
1172         return ret;
1173 }
1174
1175 /*
1176  * GAIN is split between REG_GAIN and REG_VREF[7:6].  If one believes
1177  * the data sheet, the VREF parts should be the most significant, but
1178  * experience shows otherwise.  There seems to be little value in
1179  * messing with the VREF bits, so we leave them alone.
1180  */
1181 static int ov7670_g_gain(struct v4l2_subdev *sd, __s32 *value)
1182 {
1183         int ret;
1184         unsigned char gain;
1185
1186         ret = ov7670_read(sd, REG_GAIN, &gain);
1187         *value = gain;
1188         return ret;
1189 }
1190
1191 static int ov7670_s_gain(struct v4l2_subdev *sd, int value)
1192 {
1193         int ret;
1194         unsigned char com8;
1195
1196         ret = ov7670_write(sd, REG_GAIN, value & 0xff);
1197         /* Have to turn off AGC as well */
1198         if (ret == 0) {
1199                 ret = ov7670_read(sd, REG_COM8, &com8);
1200                 ret = ov7670_write(sd, REG_COM8, com8 & ~COM8_AGC);
1201         }
1202         return ret;
1203 }
1204
1205 /*
1206  * Tweak autogain.
1207  */
1208 static int ov7670_g_autogain(struct v4l2_subdev *sd, __s32 *value)
1209 {
1210         int ret;
1211         unsigned char com8;
1212
1213         ret = ov7670_read(sd, REG_COM8, &com8);
1214         *value = (com8 & COM8_AGC) != 0;
1215         return ret;
1216 }
1217
1218 static int ov7670_s_autogain(struct v4l2_subdev *sd, int value)
1219 {
1220         int ret;
1221         unsigned char com8;
1222
1223         ret = ov7670_read(sd, REG_COM8, &com8);
1224         if (ret == 0) {
1225                 if (value)
1226                         com8 |= COM8_AGC;
1227                 else
1228                         com8 &= ~COM8_AGC;
1229                 ret = ov7670_write(sd, REG_COM8, com8);
1230         }
1231         return ret;
1232 }
1233
1234 /*
1235  * Exposure is spread all over the place: top 6 bits in AECHH, middle
1236  * 8 in AECH, and two stashed in COM1 just for the hell of it.
1237  */
1238 static int ov7670_g_exp(struct v4l2_subdev *sd, __s32 *value)
1239 {
1240         int ret;
1241         unsigned char com1, aech, aechh;
1242
1243         ret = ov7670_read(sd, REG_COM1, &com1) +
1244                 ov7670_read(sd, REG_AECH, &aech) +
1245                 ov7670_read(sd, REG_AECHH, &aechh);
1246         *value = ((aechh & 0x3f) << 10) | (aech << 2) | (com1 & 0x03);
1247         return ret;
1248 }
1249
1250 static int ov7670_s_exp(struct v4l2_subdev *sd, int value)
1251 {
1252         int ret;
1253         unsigned char com1, com8, aech, aechh;
1254
1255         ret = ov7670_read(sd, REG_COM1, &com1) +
1256                 ov7670_read(sd, REG_COM8, &com8);
1257                 ov7670_read(sd, REG_AECHH, &aechh);
1258         if (ret)
1259                 return ret;
1260
1261         com1 = (com1 & 0xfc) | (value & 0x03);
1262         aech = (value >> 2) & 0xff;
1263         aechh = (aechh & 0xc0) | ((value >> 10) & 0x3f);
1264         ret = ov7670_write(sd, REG_COM1, com1) +
1265                 ov7670_write(sd, REG_AECH, aech) +
1266                 ov7670_write(sd, REG_AECHH, aechh);
1267         /* Have to turn off AEC as well */
1268         if (ret == 0)
1269                 ret = ov7670_write(sd, REG_COM8, com8 & ~COM8_AEC);
1270         return ret;
1271 }
1272
1273 /*
1274  * Tweak autoexposure.
1275  */
1276 static int ov7670_g_autoexp(struct v4l2_subdev *sd, __s32 *value)
1277 {
1278         int ret;
1279         unsigned char com8;
1280         enum v4l2_exposure_auto_type *atype = (enum v4l2_exposure_auto_type *) value;
1281
1282         ret = ov7670_read(sd, REG_COM8, &com8);
1283         if (com8 & COM8_AEC)
1284                 *value = V4L2_EXPOSURE_AUTO;
1285         else
1286                 *value = V4L2_EXPOSURE_MANUAL;
1287         return ret;
1288 }
1289
1290 static int ov7670_s_autoexp(struct v4l2_subdev *sd,
1291                 enum v4l2_exposure_auto_type value)
1292 {
1293         int ret;
1294         unsigned char com8;
1295
1296         ret = ov7670_read(sd, REG_COM8, &com8);
1297         if (ret == 0) {
1298                 if (value == V4L2_EXPOSURE_AUTO)
1299                         com8 |= COM8_AEC;
1300                 else
1301                         com8 &= ~COM8_AEC;
1302                 ret = ov7670_write(sd, REG_COM8, com8);
1303         }
1304         return ret;
1305 }
1306
1307
1308
1309 static int ov7670_queryctrl(struct v4l2_subdev *sd,
1310                 struct v4l2_queryctrl *qc)
1311 {
1312         /* Fill in min, max, step and default value for these controls. */
1313         switch (qc->id) {
1314         case V4L2_CID_BRIGHTNESS:
1315                 return v4l2_ctrl_query_fill(qc, 0, 255, 1, 128);
1316         case V4L2_CID_CONTRAST:
1317                 return v4l2_ctrl_query_fill(qc, 0, 127, 1, 64);
1318         case V4L2_CID_VFLIP:
1319         case V4L2_CID_HFLIP:
1320                 return v4l2_ctrl_query_fill(qc, 0, 1, 1, 0);
1321         case V4L2_CID_SATURATION:
1322                 return v4l2_ctrl_query_fill(qc, 0, 256, 1, 128);
1323         case V4L2_CID_HUE:
1324                 return v4l2_ctrl_query_fill(qc, -180, 180, 5, 0);
1325         case V4L2_CID_GAIN:
1326                 return v4l2_ctrl_query_fill(qc, 0, 255, 1, 128);
1327         case V4L2_CID_AUTOGAIN:
1328                 return v4l2_ctrl_query_fill(qc, 0, 1, 1, 1);
1329         case V4L2_CID_EXPOSURE:
1330                 return v4l2_ctrl_query_fill(qc, 0, 65535, 1, 500);
1331         case V4L2_CID_EXPOSURE_AUTO:
1332                 return v4l2_ctrl_query_fill(qc, 0, 1, 1, 0);
1333         }
1334         return -EINVAL;
1335 }
1336
1337 static int ov7670_g_ctrl(struct v4l2_subdev *sd, struct v4l2_control *ctrl)
1338 {
1339         switch (ctrl->id) {
1340         case V4L2_CID_BRIGHTNESS:
1341                 return ov7670_g_brightness(sd, &ctrl->value);
1342         case V4L2_CID_CONTRAST:
1343                 return ov7670_g_contrast(sd, &ctrl->value);
1344         case V4L2_CID_SATURATION:
1345                 return ov7670_g_sat(sd, &ctrl->value);
1346         case V4L2_CID_HUE:
1347                 return ov7670_g_hue(sd, &ctrl->value);
1348         case V4L2_CID_VFLIP:
1349                 return ov7670_g_vflip(sd, &ctrl->value);
1350         case V4L2_CID_HFLIP:
1351                 return ov7670_g_hflip(sd, &ctrl->value);
1352         case V4L2_CID_GAIN:
1353                 return ov7670_g_gain(sd, &ctrl->value);
1354         case V4L2_CID_AUTOGAIN:
1355                 return ov7670_g_autogain(sd, &ctrl->value);
1356         case V4L2_CID_EXPOSURE:
1357                 return ov7670_g_exp(sd, &ctrl->value);
1358         case V4L2_CID_EXPOSURE_AUTO:
1359                 return ov7670_g_autoexp(sd, &ctrl->value);
1360         }
1361         return -EINVAL;
1362 }
1363
1364 static int ov7670_s_ctrl(struct v4l2_subdev *sd, struct v4l2_control *ctrl)
1365 {
1366         switch (ctrl->id) {
1367         case V4L2_CID_BRIGHTNESS:
1368                 return ov7670_s_brightness(sd, ctrl->value);
1369         case V4L2_CID_CONTRAST:
1370                 return ov7670_s_contrast(sd, ctrl->value);
1371         case V4L2_CID_SATURATION:
1372                 return ov7670_s_sat(sd, ctrl->value);
1373         case V4L2_CID_HUE:
1374                 return ov7670_s_hue(sd, ctrl->value);
1375         case V4L2_CID_VFLIP:
1376                 return ov7670_s_vflip(sd, ctrl->value);
1377         case V4L2_CID_HFLIP:
1378                 return ov7670_s_hflip(sd, ctrl->value);
1379         case V4L2_CID_GAIN:
1380                 return ov7670_s_gain(sd, ctrl->value);
1381         case V4L2_CID_AUTOGAIN:
1382                 return ov7670_s_autogain(sd, ctrl->value);
1383         case V4L2_CID_EXPOSURE:
1384                 return ov7670_s_exp(sd, ctrl->value);
1385         case V4L2_CID_EXPOSURE_AUTO:
1386                 return ov7670_s_autoexp(sd,
1387                                 (enum v4l2_exposure_auto_type) ctrl->value);
1388         }
1389         return -EINVAL;
1390 }
1391
1392 static int ov7670_g_chip_ident(struct v4l2_subdev *sd,
1393                 struct v4l2_dbg_chip_ident *chip)
1394 {
1395         struct i2c_client *client = v4l2_get_subdevdata(sd);
1396
1397         return v4l2_chip_ident_i2c_client(client, chip, V4L2_IDENT_OV7670, 0);
1398 }
1399
1400 #ifdef CONFIG_VIDEO_ADV_DEBUG
1401 static int ov7670_g_register(struct v4l2_subdev *sd, struct v4l2_dbg_register *reg)
1402 {
1403         struct i2c_client *client = v4l2_get_subdevdata(sd);
1404         unsigned char val = 0;
1405         int ret;
1406
1407         if (!v4l2_chip_match_i2c_client(client, &reg->match))
1408                 return -EINVAL;
1409         if (!capable(CAP_SYS_ADMIN))
1410                 return -EPERM;
1411         ret = ov7670_read(sd, reg->reg & 0xff, &val);
1412         reg->val = val;
1413         reg->size = 1;
1414         return ret;
1415 }
1416
1417 static int ov7670_s_register(struct v4l2_subdev *sd, struct v4l2_dbg_register *reg)
1418 {
1419         struct i2c_client *client = v4l2_get_subdevdata(sd);
1420
1421         if (!v4l2_chip_match_i2c_client(client, &reg->match))
1422                 return -EINVAL;
1423         if (!capable(CAP_SYS_ADMIN))
1424                 return -EPERM;
1425         ov7670_write(sd, reg->reg & 0xff, reg->val & 0xff);
1426         return 0;
1427 }
1428 #endif
1429
1430 /* ----------------------------------------------------------------------- */
1431
1432 static const struct v4l2_subdev_core_ops ov7670_core_ops = {
1433         .g_chip_ident = ov7670_g_chip_ident,
1434         .g_ctrl = ov7670_g_ctrl,
1435         .s_ctrl = ov7670_s_ctrl,
1436         .queryctrl = ov7670_queryctrl,
1437         .reset = ov7670_reset,
1438         .init = ov7670_init,
1439 #ifdef CONFIG_VIDEO_ADV_DEBUG
1440         .g_register = ov7670_g_register,
1441         .s_register = ov7670_s_register,
1442 #endif
1443 };
1444
1445 static const struct v4l2_subdev_video_ops ov7670_video_ops = {
1446         .enum_fmt = ov7670_enum_fmt,
1447         .try_fmt = ov7670_try_fmt,
1448         .s_fmt = ov7670_s_fmt,
1449         .s_parm = ov7670_s_parm,
1450         .g_parm = ov7670_g_parm,
1451 };
1452
1453 static const struct v4l2_subdev_ops ov7670_ops = {
1454         .core = &ov7670_core_ops,
1455         .video = &ov7670_video_ops,
1456 };
1457
1458 /* ----------------------------------------------------------------------- */
1459
1460 static int ov7670_probe(struct i2c_client *client,
1461                         const struct i2c_device_id *id)
1462 {
1463         struct v4l2_subdev *sd;
1464         struct ov7670_info *info;
1465         int ret;
1466
1467         info = kzalloc(sizeof(struct ov7670_info), GFP_KERNEL);
1468         if (info == NULL)
1469                 return -ENOMEM;
1470         sd = &info->sd;
1471         v4l2_i2c_subdev_init(sd, client, &ov7670_ops);
1472
1473         /* Make sure it's an ov7670 */
1474         ret = ov7670_detect(sd);
1475         if (ret) {
1476                 v4l_dbg(1, debug, client,
1477                         "chip found @ 0x%x (%s) is not an ov7670 chip.\n",
1478                         client->addr << 1, client->adapter->name);
1479                 kfree(info);
1480                 return ret;
1481         }
1482         v4l_info(client, "chip found @ 0x%02x (%s)\n",
1483                         client->addr << 1, client->adapter->name);
1484
1485         info->fmt = &ov7670_formats[0];
1486         info->sat = 128;        /* Review this */
1487         info->clkrc = 1;        /* 30fps */
1488
1489         return 0;
1490 }
1491
1492
1493 static int ov7670_remove(struct i2c_client *client)
1494 {
1495         struct v4l2_subdev *sd = i2c_get_clientdata(client);
1496
1497         v4l2_device_unregister_subdev(sd);
1498         kfree(to_state(sd));
1499         return 0;
1500 }
1501
1502 static const struct i2c_device_id ov7670_id[] = {
1503         { "ov7670", 0 },
1504         { }
1505 };
1506 MODULE_DEVICE_TABLE(i2c, ov7670_id);
1507
1508 static struct v4l2_i2c_driver_data v4l2_i2c_data = {
1509         .name = "ov7670",
1510         .probe = ov7670_probe,
1511         .remove = ov7670_remove,
1512         .id_table = ov7670_id,
1513 };