drivers/media/video/mx2_camera.c

   1 /*
   2  * V4L2 Driver for i.MX27/i.MX25 camera host
   3  *
   4  * Copyright (C) 2008, Sascha Hauer, Pengutronix
   5  * Copyright (C) 2010, Baruch Siach, Orex Computed Radiography
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License as published by
   9  * the Free Software Foundation; either version 2 of the License, or
  10  * (at your option) any later version.
  11  */
  12
  13 #include <linux/init.h>
  14 #include <linux/module.h>
  15 #include <linux/io.h>
  16 #include <linux/delay.h>
  17 #include <linux/slab.h>
  18 #include <linux/dma-mapping.h>
  19 #include <linux/errno.h>
  20 #include <linux/fs.h>
  21 #include <linux/interrupt.h>
  22 #include <linux/kernel.h>
  23 #include <linux/mm.h>
  24 #include <linux/moduleparam.h>
  25 #include <linux/time.h>
  26 #include <linux/version.h>
  27 #include <linux/device.h>
  28 #include <linux/platform_device.h>
  29 #include <linux/mutex.h>
  30 #include <linux/clk.h>
  31
  32 #include <media/v4l2-common.h>
  33 #include <media/v4l2-dev.h>
  34 #include <media/videobuf-dma-contig.h>
  35 #include <media/soc_camera.h>
  36 #include <media/soc_mediabus.h>
  37
  38 #include <linux/videodev2.h>
  39
  40 #include <mach/mx2_cam.h>
  41 #ifdef CONFIG_MACH_MX27
  42 #include <mach/dma-mx1-mx2.h>
  43 #endif
  44 #include <mach/hardware.h>
  45
  46 #include <asm/dma.h>
  47
  48 #define MX2_CAM_DRV_NAME "mx2-camera"
  49 #define MX2_CAM_VERSION_CODE KERNEL_VERSION(0, 0, 5)
  50 #define MX2_CAM_DRIVER_DESCRIPTION "i.MX2x_Camera"
  51
  52 /* reset values */
  53 #define CSICR1_RESET_VAL        0x40000800
  54 #define CSICR2_RESET_VAL        0x0
  55 #define CSICR3_RESET_VAL        0x0
  56
  57 /* csi control reg 1 */
  58 #define CSICR1_SWAP16_EN        (1 << 31)
  59 #define CSICR1_EXT_VSYNC        (1 << 30)
  60 #define CSICR1_EOF_INTEN        (1 << 29)
  61 #define CSICR1_PRP_IF_EN        (1 << 28)
  62 #define CSICR1_CCIR_MODE        (1 << 27)
  63 #define CSICR1_COF_INTEN        (1 << 26)
  64 #define CSICR1_SF_OR_INTEN      (1 << 25)
  65 #define CSICR1_RF_OR_INTEN      (1 << 24)
  66 #define CSICR1_STATFF_LEVEL     (3 << 22)
  67 #define CSICR1_STATFF_INTEN     (1 << 21)
  68 #define CSICR1_RXFF_LEVEL(l)    (((l) & 3) << 19)       /* MX27 */
  69 #define CSICR1_FB2_DMA_INTEN    (1 << 20)               /* MX25 */
  70 #define CSICR1_FB1_DMA_INTEN    (1 << 19)               /* MX25 */
  71 #define CSICR1_RXFF_INTEN       (1 << 18)
  72 #define CSICR1_SOF_POL          (1 << 17)
  73 #define CSICR1_SOF_INTEN        (1 << 16)
  74 #define CSICR1_MCLKDIV(d)       (((d) & 0xF) << 12)
  75 #define CSICR1_HSYNC_POL        (1 << 11)
  76 #define CSICR1_CCIR_EN          (1 << 10)
  77 #define CSICR1_MCLKEN           (1 << 9)
  78 #define CSICR1_FCC              (1 << 8)
  79 #define CSICR1_PACK_DIR         (1 << 7)
  80 #define CSICR1_CLR_STATFIFO     (1 << 6)
  81 #define CSICR1_CLR_RXFIFO       (1 << 5)
  82 #define CSICR1_GCLK_MODE        (1 << 4)
  83 #define CSICR1_INV_DATA         (1 << 3)
  84 #define CSICR1_INV_PCLK         (1 << 2)
  85 #define CSICR1_REDGE            (1 << 1)
  86
  87 #define SHIFT_STATFF_LEVEL      22
  88 #define SHIFT_RXFF_LEVEL        19
  89 #define SHIFT_MCLKDIV           12
  90
  91 /* control reg 3 */
  92 #define CSICR3_FRMCNT           (0xFFFF << 16)
  93 #define CSICR3_FRMCNT_RST       (1 << 15)
  94 #define CSICR3_DMA_REFLASH_RFF  (1 << 14)
  95 #define CSICR3_DMA_REFLASH_SFF  (1 << 13)
  96 #define CSICR3_DMA_REQ_EN_RFF   (1 << 12)
  97 #define CSICR3_DMA_REQ_EN_SFF   (1 << 11)
  98 #define CSICR3_RXFF_LEVEL(l)    (((l) & 7) << 4)        /* MX25 */
  99 #define CSICR3_CSI_SUP          (1 << 3)
 100 #define CSICR3_ZERO_PACK_EN     (1 << 2)
 101 #define CSICR3_ECC_INT_EN       (1 << 1)
 102 #define CSICR3_ECC_AUTO_EN      (1 << 0)
 103
 104 #define SHIFT_FRMCNT            16
 105
 106 /* csi status reg */
 107 #define CSISR_SFF_OR_INT        (1 << 25)
 108 #define CSISR_RFF_OR_INT        (1 << 24)
 109 #define CSISR_STATFF_INT        (1 << 21)
 110 #define CSISR_DMA_TSF_FB2_INT   (1 << 20)       /* MX25 */
 111 #define CSISR_DMA_TSF_FB1_INT   (1 << 19)       /* MX25 */
 112 #define CSISR_RXFF_INT          (1 << 18)
 113 #define CSISR_EOF_INT           (1 << 17)
 114 #define CSISR_SOF_INT           (1 << 16)
 115 #define CSISR_F2_INT            (1 << 15)
 116 #define CSISR_F1_INT            (1 << 14)
 117 #define CSISR_COF_INT           (1 << 13)
 118 #define CSISR_ECC_INT           (1 << 1)
 119 #define CSISR_DRDY              (1 << 0)
 120
 121 #define CSICR1                  0x00
 122 #define CSICR2                  0x04
 123 #define CSISR                   (cpu_is_mx27() ? 0x08 : 0x18)
 124 #define CSISTATFIFO             0x0c
 125 #define CSIRFIFO                0x10
 126 #define CSIRXCNT                0x14
 127 #define CSICR3                  (cpu_is_mx27() ? 0x1C : 0x08)
 128 #define CSIDMASA_STATFIFO       0x20
 129 #define CSIDMATA_STATFIFO       0x24
 130 #define CSIDMASA_FB1            0x28
 131 #define CSIDMASA_FB2            0x2c
 132 #define CSIFBUF_PARA            0x30
 133 #define CSIIMAG_PARA            0x34
 134
 135 /* EMMA PrP */
 136 #define PRP_CNTL                        0x00
 137 #define PRP_INTR_CNTL                   0x04
 138 #define PRP_INTRSTATUS                  0x08
 139 #define PRP_SOURCE_Y_PTR                0x0c
 140 #define PRP_SOURCE_CB_PTR               0x10
 141 #define PRP_SOURCE_CR_PTR               0x14
 142 #define PRP_DEST_RGB1_PTR               0x18
 143 #define PRP_DEST_RGB2_PTR               0x1c
 144 #define PRP_DEST_Y_PTR                  0x20
 145 #define PRP_DEST_CB_PTR                 0x24
 146 #define PRP_DEST_CR_PTR                 0x28
 147 #define PRP_SRC_FRAME_SIZE              0x2c
 148 #define PRP_DEST_CH1_LINE_STRIDE        0x30
 149 #define PRP_SRC_PIXEL_FORMAT_CNTL       0x34
 150 #define PRP_CH1_PIXEL_FORMAT_CNTL       0x38
 151 #define PRP_CH1_OUT_IMAGE_SIZE          0x3c
 152 #define PRP_CH2_OUT_IMAGE_SIZE          0x40
 153 #define PRP_SRC_LINE_STRIDE             0x44
 154 #define PRP_CSC_COEF_012                0x48
 155 #define PRP_CSC_COEF_345                0x4c
 156 #define PRP_CSC_COEF_678                0x50
 157 #define PRP_CH1_RZ_HORI_COEF1           0x54
 158 #define PRP_CH1_RZ_HORI_COEF2           0x58
 159 #define PRP_CH1_RZ_HORI_VALID           0x5c
 160 #define PRP_CH1_RZ_VERT_COEF1           0x60
 161 #define PRP_CH1_RZ_VERT_COEF2           0x64
 162 #define PRP_CH1_RZ_VERT_VALID           0x68
 163 #define PRP_CH2_RZ_HORI_COEF1           0x6c
 164 #define PRP_CH2_RZ_HORI_COEF2           0x70
 165 #define PRP_CH2_RZ_HORI_VALID           0x74
 166 #define PRP_CH2_RZ_VERT_COEF1           0x78
 167 #define PRP_CH2_RZ_VERT_COEF2           0x7c
 168 #define PRP_CH2_RZ_VERT_VALID           0x80
 169
 170 #define PRP_CNTL_CH1EN          (1 << 0)
 171 #define PRP_CNTL_CH2EN          (1 << 1)
 172 #define PRP_CNTL_CSIEN          (1 << 2)
 173 #define PRP_CNTL_DATA_IN_YUV420 (0 << 3)
 174 #define PRP_CNTL_DATA_IN_YUV422 (1 << 3)
 175 #define PRP_CNTL_DATA_IN_RGB16  (2 << 3)
 176 #define PRP_CNTL_DATA_IN_RGB32  (3 << 3)
 177 #define PRP_CNTL_CH1_OUT_RGB8   (0 << 5)
 178 #define PRP_CNTL_CH1_OUT_RGB16  (1 << 5)
 179 #define PRP_CNTL_CH1_OUT_RGB32  (2 << 5)
 180 #define PRP_CNTL_CH1_OUT_YUV422 (3 << 5)
 181 #define PRP_CNTL_CH2_OUT_YUV420 (0 << 7)
 182 #define PRP_CNTL_CH2_OUT_YUV422 (1 << 7)
 183 #define PRP_CNTL_CH2_OUT_YUV444 (2 << 7)
 184 #define PRP_CNTL_CH1_LEN        (1 << 9)
 185 #define PRP_CNTL_CH2_LEN        (1 << 10)
 186 #define PRP_CNTL_SKIP_FRAME     (1 << 11)
 187 #define PRP_CNTL_SWRST          (1 << 12)
 188 #define PRP_CNTL_CLKEN          (1 << 13)
 189 #define PRP_CNTL_WEN            (1 << 14)
 190 #define PRP_CNTL_CH1BYP         (1 << 15)
 191 #define PRP_CNTL_IN_TSKIP(x)    ((x) << 16)
 192 #define PRP_CNTL_CH1_TSKIP(x)   ((x) << 19)
 193 #define PRP_CNTL_CH2_TSKIP(x)   ((x) << 22)
 194 #define PRP_CNTL_INPUT_FIFO_LEVEL(x)    ((x) << 25)
 195 #define PRP_CNTL_RZ_FIFO_LEVEL(x)       ((x) << 27)
 196 #define PRP_CNTL_CH2B1EN        (1 << 29)
 197 #define PRP_CNTL_CH2B2EN        (1 << 30)
 198 #define PRP_CNTL_CH2FEN         (1 << 31)
 199
 200 /* IRQ Enable and status register */
 201 #define PRP_INTR_RDERR          (1 << 0)
 202 #define PRP_INTR_CH1WERR        (1 << 1)
 203 #define PRP_INTR_CH2WERR        (1 << 2)
 204 #define PRP_INTR_CH1FC          (1 << 3)
 205 #define PRP_INTR_CH2FC          (1 << 5)
 206 #define PRP_INTR_LBOVF          (1 << 7)
 207 #define PRP_INTR_CH2OVF         (1 << 8)
 208
 209 #define mx27_camera_emma(pcdev) (cpu_is_mx27() && pcdev->use_emma)
 210
 211 #define MAX_VIDEO_MEM   16
 212
 213 struct mx2_camera_dev {
 214         struct device           *dev;
 215         struct soc_camera_host  soc_host;
 216         struct soc_camera_device *icd;
 217         struct clk              *clk_csi, *clk_emma;
 218
 219         unsigned int            irq_csi, irq_emma;
 220         void __iomem            *base_csi, *base_emma;
 221         unsigned long           base_dma;
 222
 223         struct mx2_camera_platform_data *pdata;
 224         struct resource         *res_csi, *res_emma;
 225         unsigned long           platform_flags;
 226
 227         struct list_head        capture;
 228         struct list_head        active_bufs;
 229
 230         spinlock_t              lock;
 231
 232         int                     dma;
 233         struct mx2_buffer       *active;
 234         struct mx2_buffer       *fb1_active;
 235         struct mx2_buffer       *fb2_active;
 236
 237         int                     use_emma;
 238
 239         u32                     csicr1;
 240
 241         void                    *discard_buffer;
 242         dma_addr_t              discard_buffer_dma;
 243         size_t                  discard_size;
 244 };
 245
 246 /* buffer for one video frame */
 247 struct mx2_buffer {
 248         /* common v4l buffer stuff -- must be first */
 249         struct videobuf_buffer          vb;
 250
 251         enum v4l2_mbus_pixelcode        code;
 252
 253         int bufnum;
 254 };
 255
 256 static void mx2_camera_deactivate(struct mx2_camera_dev *pcdev)
 257 {
 258         unsigned long flags;
 259
 260         clk_disable(pcdev->clk_csi);
 261         writel(0, pcdev->base_csi + CSICR1);
 262         if (mx27_camera_emma(pcdev)) {
 263                 writel(0, pcdev->base_emma + PRP_CNTL);
 264         } else if (cpu_is_mx25()) {
 265                 spin_lock_irqsave(&pcdev->lock, flags);
 266                 pcdev->fb1_active = NULL;
 267                 pcdev->fb2_active = NULL;
 268                 writel(0, pcdev->base_csi + CSIDMASA_FB1);
 269                 writel(0, pcdev->base_csi + CSIDMASA_FB2);
 270                 spin_unlock_irqrestore(&pcdev->lock, flags);
 271         }
 272 }
 273
 274 /*
 275  * The following two functions absolutely depend on the fact, that
 276  * there can be only one camera on mx2 camera sensor interface
 277  */
 278 static int mx2_camera_add_device(struct soc_camera_device *icd)
 279 {
 280         struct soc_camera_host *ici = to_soc_camera_host(icd->dev.parent);
 281         struct mx2_camera_dev *pcdev = ici->priv;
 282         int ret;
 283         u32 csicr1;
 284
 285         if (pcdev->icd)
 286                 return -EBUSY;
 287
 288         ret = clk_enable(pcdev->clk_csi);
 289         if (ret < 0)
 290                 return ret;
 291
 292         csicr1 = CSICR1_MCLKEN;
 293
 294         if (mx27_camera_emma(pcdev)) {
 295                 csicr1 |= CSICR1_PRP_IF_EN | CSICR1_FCC |
 296                         CSICR1_RXFF_LEVEL(0);
 297         } else if (cpu_is_mx27())
 298                 csicr1 |= CSICR1_SOF_INTEN | CSICR1_RXFF_LEVEL(2);
 299
 300         pcdev->csicr1 = csicr1;
 301         writel(pcdev->csicr1, pcdev->base_csi + CSICR1);
 302
 303         pcdev->icd = icd;
 304
 305         dev_info(icd->dev.parent, "Camera driver attached to camera %d\n",
 306                  icd->devnum);
 307
 308         return 0;
 309 }
 310
 311 static void mx2_camera_remove_device(struct soc_camera_device *icd)
 312 {
 313         struct soc_camera_host *ici = to_soc_camera_host(icd->dev.parent);
 314         struct mx2_camera_dev *pcdev = ici->priv;
 315
 316         BUG_ON(icd != pcdev->icd);
 317
 318         dev_info(icd->dev.parent, "Camera driver detached from camera %d\n",
 319                  icd->devnum);
 320
 321         mx2_camera_deactivate(pcdev);
 322
 323         if (pcdev->discard_buffer) {
 324                 dma_free_coherent(ici->v4l2_dev.dev, pcdev->discard_size,
 325                                 pcdev->discard_buffer,
 326                                 pcdev->discard_buffer_dma);
 327                 pcdev->discard_buffer = NULL;
 328         }
 329
 330         pcdev->icd = NULL;
 331 }
 332
 333 #ifdef CONFIG_MACH_MX27
 334 static void mx27_camera_dma_enable(struct mx2_camera_dev *pcdev)
 335 {
 336         u32 tmp;
 337
 338         imx_dma_enable(pcdev->dma);
 339
 340         tmp = readl(pcdev->base_csi + CSICR1);
 341         tmp |= CSICR1_RF_OR_INTEN;
 342         writel(tmp, pcdev->base_csi + CSICR1);
 343 }
 344
 345 static irqreturn_t mx27_camera_irq(int irq_csi, void *data)
 346 {
 347         struct mx2_camera_dev *pcdev = data;
 348         u32 status = readl(pcdev->base_csi + CSISR);
 349
 350         if (status & CSISR_SOF_INT && pcdev->active) {
 351                 u32 tmp;
 352
 353                 tmp = readl(pcdev->base_csi + CSICR1);
 354                 writel(tmp | CSICR1_CLR_RXFIFO, pcdev->base_csi + CSICR1);
 355                 mx27_camera_dma_enable(pcdev);
 356         }
 357
 358         writel(CSISR_SOF_INT | CSISR_RFF_OR_INT, pcdev->base_csi + CSISR);
 359
 360         return IRQ_HANDLED;
 361 }
 362 #else
 363 static irqreturn_t mx27_camera_irq(int irq_csi, void *data)
 364 {
 365         return IRQ_NONE;
 366 }
 367 #endif /* CONFIG_MACH_MX27 */
 368
 369 static void mx25_camera_frame_done(struct mx2_camera_dev *pcdev, int fb,
 370                 int state)
 371 {
 372         struct videobuf_buffer *vb;
 373         struct mx2_buffer *buf;
 374         struct mx2_buffer **fb_active = fb == 1 ? &pcdev->fb1_active :
 375                 &pcdev->fb2_active;
 376         u32 fb_reg = fb == 1 ? CSIDMASA_FB1 : CSIDMASA_FB2;
 377         unsigned long flags;
 378
 379         spin_lock_irqsave(&pcdev->lock, flags);
 380
 381         if (*fb_active == NULL)
 382                 goto out;
 383
 384         vb = &(*fb_active)->vb;
 385         dev_dbg(pcdev->dev, "%s (vb=0x%p) 0x%08lx %d\n", __func__,
 386                 vb, vb->baddr, vb->bsize);
 387
 388         vb->state = state;
 389         do_gettimeofday(&vb->ts);
 390         vb->field_count++;
 391
 392         wake_up(&vb->done);
 393
 394         if (list_empty(&pcdev->capture)) {
 395                 buf = NULL;
 396                 writel(0, pcdev->base_csi + fb_reg);
 397         } else {
 398                 buf = list_entry(pcdev->capture.next, struct mx2_buffer,
 399                                 vb.queue);
 400                 vb = &buf->vb;
 401                 list_del(&vb->queue);
 402                 vb->state = VIDEOBUF_ACTIVE;
 403                 writel(videobuf_to_dma_contig(vb), pcdev->base_csi + fb_reg);
 404         }
 405
 406         *fb_active = buf;
 407
 408 out:
 409         spin_unlock_irqrestore(&pcdev->lock, flags);
 410 }
 411
 412 static irqreturn_t mx25_camera_irq(int irq_csi, void *data)
 413 {
 414         struct mx2_camera_dev *pcdev = data;
 415         u32 status = readl(pcdev->base_csi + CSISR);
 416
 417         if (status & CSISR_DMA_TSF_FB1_INT)
 418                 mx25_camera_frame_done(pcdev, 1, VIDEOBUF_DONE);
 419         else if (status & CSISR_DMA_TSF_FB2_INT)
 420                 mx25_camera_frame_done(pcdev, 2, VIDEOBUF_DONE);
 421
 422         /* FIXME: handle CSISR_RFF_OR_INT */
 423
 424         writel(status, pcdev->base_csi + CSISR);
 425
 426         return IRQ_HANDLED;
 427 }
 428
 429 /*
 430  *  Videobuf operations
 431  */
 432 static int mx2_videobuf_setup(struct videobuf_queue *vq, unsigned int *count,
 433                               unsigned int *size)
 434 {
 435         struct soc_camera_device *icd = vq->priv_data;
 436         int bytes_per_line = soc_mbus_bytes_per_line(icd->user_width,
 437                         icd->current_fmt->host_fmt);
 438
 439         dev_dbg(&icd->dev, "count=%d, size=%d\n", *count, *size);
 440
 441         if (bytes_per_line < 0)
 442                 return bytes_per_line;
 443
 444         *size = bytes_per_line * icd->user_height;
 445
 446         if (0 == *count)
 447                 *count = 32;
 448         if (*size * *count > MAX_VIDEO_MEM * 1024 * 1024)
 449                 *count = (MAX_VIDEO_MEM * 1024 * 1024) / *size;
 450
 451         return 0;
 452 }
 453
 454 static void free_buffer(struct videobuf_queue *vq, struct mx2_buffer *buf)
 455 {
 456         struct soc_camera_device *icd = vq->priv_data;
 457         struct videobuf_buffer *vb = &buf->vb;
 458
 459         dev_dbg(&icd->dev, "%s (vb=0x%p) 0x%08lx %d\n", __func__,
 460                 vb, vb->baddr, vb->bsize);
 461
 462         /*
 463          * This waits until this buffer is out of danger, i.e., until it is no
 464          * longer in state VIDEOBUF_QUEUED or VIDEOBUF_ACTIVE
 465          */
 466         videobuf_waiton(vq, vb, 0, 0);
 467
 468         videobuf_dma_contig_free(vq, vb);
 469         dev_dbg(&icd->dev, "%s freed\n", __func__);
 470
 471         vb->state = VIDEOBUF_NEEDS_INIT;
 472 }
 473
 474 static int mx2_videobuf_prepare(struct videobuf_queue *vq,
 475                 struct videobuf_buffer *vb, enum v4l2_field field)
 476 {
 477         struct soc_camera_device *icd = vq->priv_data;
 478         struct mx2_buffer *buf = container_of(vb, struct mx2_buffer, vb);
 479         int bytes_per_line = soc_mbus_bytes_per_line(icd->user_width,
 480                         icd->current_fmt->host_fmt);
 481         int ret = 0;
 482
 483         dev_dbg(&icd->dev, "%s (vb=0x%p) 0x%08lx %d\n", __func__,
 484                 vb, vb->baddr, vb->bsize);
 485
 486         if (bytes_per_line < 0)
 487                 return bytes_per_line;
 488
 489 #ifdef DEBUG
 490         /*
 491          * This can be useful if you want to see if we actually fill
 492          * the buffer with something
 493          */
 494         memset((void *)vb->baddr, 0xaa, vb->bsize);
 495 #endif
 496
 497         if (buf->code   != icd->current_fmt->code ||
 498             vb->width   != icd->user_width ||
 499             vb->height  != icd->user_height ||
 500             vb->field   != field) {
 501                 buf->code       = icd->current_fmt->code;
 502                 vb->width       = icd->user_width;
 503                 vb->height      = icd->user_height;
 504                 vb->field       = field;
 505                 vb->state       = VIDEOBUF_NEEDS_INIT;
 506         }
 507
 508         vb->size = bytes_per_line * vb->height;
 509         if (vb->baddr && vb->bsize < vb->size) {
 510                 ret = -EINVAL;
 511                 goto out;
 512         }
 513
 514         if (vb->state == VIDEOBUF_NEEDS_INIT) {
 515                 ret = videobuf_iolock(vq, vb, NULL);
 516                 if (ret)
 517                         goto fail;
 518
 519                 vb->state = VIDEOBUF_PREPARED;
 520         }
 521
 522         return 0;
 523
 524 fail:
 525         free_buffer(vq, buf);
 526 out:
 527         return ret;
 528 }
 529
 530 static void mx2_videobuf_queue(struct videobuf_queue *vq,
 531                                struct videobuf_buffer *vb)
 532 {
 533         struct soc_camera_device *icd = vq->priv_data;
 534         struct soc_camera_host *ici =
 535                 to_soc_camera_host(icd->dev.parent);
 536         struct mx2_camera_dev *pcdev = ici->priv;
 537         struct mx2_buffer *buf = container_of(vb, struct mx2_buffer, vb);
 538         unsigned long flags;
 539
 540         dev_dbg(&icd->dev, "%s (vb=0x%p) 0x%08lx %d\n", __func__,
 541                 vb, vb->baddr, vb->bsize);
 542
 543         spin_lock_irqsave(&pcdev->lock, flags);
 544
 545         vb->state = VIDEOBUF_QUEUED;
 546         list_add_tail(&vb->queue, &pcdev->capture);
 547
 548         if (mx27_camera_emma(pcdev)) {
 549                 goto out;
 550 #ifdef CONFIG_MACH_MX27
 551         } else if (cpu_is_mx27()) {
 552                 int ret;
 553
 554                 if (pcdev->active == NULL) {
 555                         ret = imx_dma_setup_single(pcdev->dma,
 556                                         videobuf_to_dma_contig(vb), vb->size,
 557                                         (u32)pcdev->base_dma + 0x10,
 558                                         DMA_MODE_READ);
 559                         if (ret) {
 560                                 vb->state = VIDEOBUF_ERROR;
 561                                 wake_up(&vb->done);
 562                                 goto out;
 563                         }
 564
 565                         vb->state = VIDEOBUF_ACTIVE;
 566                         pcdev->active = buf;
 567                 }
 568 #endif
 569         } else { /* cpu_is_mx25() */
 570                 u32 csicr3, dma_inten = 0;
 571
 572                 if (pcdev->fb1_active == NULL) {
 573                         writel(videobuf_to_dma_contig(vb),
 574                                         pcdev->base_csi + CSIDMASA_FB1);
 575                         pcdev->fb1_active = buf;
 576                         dma_inten = CSICR1_FB1_DMA_INTEN;
 577                 } else if (pcdev->fb2_active == NULL) {
 578                         writel(videobuf_to_dma_contig(vb),
 579                                         pcdev->base_csi + CSIDMASA_FB2);
 580                         pcdev->fb2_active = buf;
 581                         dma_inten = CSICR1_FB2_DMA_INTEN;
 582                 }
 583
 584                 if (dma_inten) {
 585                         list_del(&vb->queue);
 586                         vb->state = VIDEOBUF_ACTIVE;
 587
 588                         csicr3 = readl(pcdev->base_csi + CSICR3);
 589
 590                         /* Reflash DMA */
 591                         writel(csicr3 | CSICR3_DMA_REFLASH_RFF,
 592                                         pcdev->base_csi + CSICR3);
 593
 594                         /* clear & enable interrupts */
 595                         writel(dma_inten, pcdev->base_csi + CSISR);
 596                         pcdev->csicr1 |= dma_inten;
 597                         writel(pcdev->csicr1, pcdev->base_csi + CSICR1);
 598
 599                         /* enable DMA */
 600                         csicr3 |= CSICR3_DMA_REQ_EN_RFF | CSICR3_RXFF_LEVEL(1);
 601                         writel(csicr3, pcdev->base_csi + CSICR3);
 602                 }
 603         }
 604
 605 out:
 606         spin_unlock_irqrestore(&pcdev->lock, flags);
 607 }
 608
 609 static void mx2_videobuf_release(struct videobuf_queue *vq,
 610                                  struct videobuf_buffer *vb)
 611 {
 612         struct soc_camera_device *icd = vq->priv_data;
 613         struct soc_camera_host *ici = to_soc_camera_host(icd->dev.parent);
 614         struct mx2_camera_dev *pcdev = ici->priv;
 615         struct mx2_buffer *buf = container_of(vb, struct mx2_buffer, vb);
 616         unsigned long flags;
 617
 618 #ifdef DEBUG
 619         dev_dbg(&icd->dev, "%s (vb=0x%p) 0x%08lx %d\n", __func__,
 620                 vb, vb->baddr, vb->bsize);
 621
 622         switch (vb->state) {
 623         case VIDEOBUF_ACTIVE:
 624                 dev_info(&icd->dev, "%s (active)\n", __func__);
 625                 break;
 626         case VIDEOBUF_QUEUED:
 627                 dev_info(&icd->dev, "%s (queued)\n", __func__);
 628                 break;
 629         case VIDEOBUF_PREPARED:
 630                 dev_info(&icd->dev, "%s (prepared)\n", __func__);
 631                 break;
 632         default:
 633                 dev_info(&icd->dev, "%s (unknown) %d\n", __func__,
 634                                 vb->state);
 635                 break;
 636         }
 637 #endif
 638
 639         /*
 640          * Terminate only queued but inactive buffers. Active buffers are
 641          * released when they become inactive after videobuf_waiton().
 642          *
 643          * FIXME: implement forced termination of active buffers, so that the
 644          * user won't get stuck in an uninterruptible state. This requires a
 645          * specific handling for each of the three DMA types that this driver
 646          * supports.
 647          */
 648         spin_lock_irqsave(&pcdev->lock, flags);
 649         if (vb->state == VIDEOBUF_QUEUED) {
 650                 list_del(&vb->queue);
 651                 vb->state = VIDEOBUF_ERROR;
 652         }
 653         spin_unlock_irqrestore(&pcdev->lock, flags);
 654
 655         free_buffer(vq, buf);
 656 }
 657
 658 static struct videobuf_queue_ops mx2_videobuf_ops = {
 659         .buf_setup      = mx2_videobuf_setup,
 660         .buf_prepare    = mx2_videobuf_prepare,
 661         .buf_queue      = mx2_videobuf_queue,
 662         .buf_release    = mx2_videobuf_release,
 663 };
 664
 665 static void mx2_camera_init_videobuf(struct videobuf_queue *q,
 666                               struct soc_camera_device *icd)
 667 {
 668         struct soc_camera_host *ici = to_soc_camera_host(icd->dev.parent);
 669         struct mx2_camera_dev *pcdev = ici->priv;
 670
 671         videobuf_queue_dma_contig_init(q, &mx2_videobuf_ops, pcdev->dev,
 672                         &pcdev->lock, V4L2_BUF_TYPE_VIDEO_CAPTURE,
 673                         V4L2_FIELD_NONE, sizeof(struct mx2_buffer), icd);
 674 }
 675
 676 #define MX2_BUS_FLAGS   (SOCAM_DATAWIDTH_8 | \
 677                         SOCAM_MASTER | \
 678                         SOCAM_VSYNC_ACTIVE_HIGH | \
 679                         SOCAM_VSYNC_ACTIVE_LOW | \
 680                         SOCAM_HSYNC_ACTIVE_HIGH | \
 681                         SOCAM_HSYNC_ACTIVE_LOW | \
 682                         SOCAM_PCLK_SAMPLE_RISING | \
 683                         SOCAM_PCLK_SAMPLE_FALLING | \
 684                         SOCAM_DATA_ACTIVE_HIGH | \
 685                         SOCAM_DATA_ACTIVE_LOW)
 686
 687 static int mx27_camera_emma_prp_reset(struct mx2_camera_dev *pcdev)
 688 {
 689         u32 cntl;
 690         int count = 0;
 691
 692         cntl = readl(pcdev->base_emma + PRP_CNTL);
 693         writel(PRP_CNTL_SWRST, pcdev->base_emma + PRP_CNTL);
 694         while (count++ < 100) {
 695                 if (!(readl(pcdev->base_emma + PRP_CNTL) & PRP_CNTL_SWRST))
 696                         return 0;
 697                 barrier();
 698                 udelay(1);
 699         }
 700
 701         return -ETIMEDOUT;
 702 }
 703
 704 static void mx27_camera_emma_buf_init(struct soc_camera_device *icd,
 705                 int bytesperline)
 706 {
 707         struct soc_camera_host *ici =
 708                 to_soc_camera_host(icd->dev.parent);
 709         struct mx2_camera_dev *pcdev = ici->priv;
 710
 711         writel(pcdev->discard_buffer_dma,
 712                         pcdev->base_emma + PRP_DEST_RGB1_PTR);
 713         writel(pcdev->discard_buffer_dma,
 714                         pcdev->base_emma + PRP_DEST_RGB2_PTR);
 715
 716         /*
 717          * We only use the EMMA engine to get rid of the broken
 718          * DMA Engine. No color space consversion at the moment.
 719          * We set the incomming and outgoing pixelformat to an
 720          * 16 Bit wide format and adjust the bytesperline
 721          * accordingly. With this configuration the inputdata
 722          * will not be changed by the emma and could be any type
 723          * of 16 Bit Pixelformat.
 724          */
 725         writel(PRP_CNTL_CH1EN |
 726                         PRP_CNTL_CSIEN |
 727                         PRP_CNTL_DATA_IN_RGB16 |
 728                         PRP_CNTL_CH1_OUT_RGB16 |
 729                         PRP_CNTL_CH1_LEN |
 730                         PRP_CNTL_CH1BYP |
 731                         PRP_CNTL_CH1_TSKIP(0) |
 732                         PRP_CNTL_IN_TSKIP(0),
 733                         pcdev->base_emma + PRP_CNTL);
 734
 735         writel(((bytesperline >> 1) << 16) | icd->user_height,
 736                         pcdev->base_emma + PRP_SRC_FRAME_SIZE);
 737         writel(((bytesperline >> 1) << 16) | icd->user_height,
 738                         pcdev->base_emma + PRP_CH1_OUT_IMAGE_SIZE);
 739         writel(bytesperline,
 740                         pcdev->base_emma + PRP_DEST_CH1_LINE_STRIDE);
 741         writel(0x2ca00565, /* RGB565 */
 742                         pcdev->base_emma + PRP_SRC_PIXEL_FORMAT_CNTL);
 743         writel(0x2ca00565, /* RGB565 */
 744                         pcdev->base_emma + PRP_CH1_PIXEL_FORMAT_CNTL);
 745
 746         /* Enable interrupts */
 747         writel(PRP_INTR_RDERR |
 748                         PRP_INTR_CH1WERR |
 749                         PRP_INTR_CH2WERR |
 750                         PRP_INTR_CH1FC |
 751                         PRP_INTR_CH2FC |
 752                         PRP_INTR_LBOVF |
 753                         PRP_INTR_CH2OVF,
 754                         pcdev->base_emma + PRP_INTR_CNTL);
 755 }
 756
 757 static int mx2_camera_set_bus_param(struct soc_camera_device *icd,
 758                 __u32 pixfmt)
 759 {
 760         struct soc_camera_host *ici =
 761                 to_soc_camera_host(icd->dev.parent);
 762         struct mx2_camera_dev *pcdev = ici->priv;
 763         unsigned long camera_flags, common_flags;
 764         int ret = 0;
 765         int bytesperline;
 766         u32 csicr1 = pcdev->csicr1;
 767
 768         camera_flags = icd->ops->query_bus_param(icd);
 769
 770         common_flags = soc_camera_bus_param_compatible(camera_flags,
 771                                 MX2_BUS_FLAGS);
 772         if (!common_flags)
 773                 return -EINVAL;
 774
 775         if ((common_flags & SOCAM_HSYNC_ACTIVE_HIGH) &&
 776             (common_flags & SOCAM_HSYNC_ACTIVE_LOW)) {
 777                 if (pcdev->platform_flags & MX2_CAMERA_HSYNC_HIGH)
 778                         common_flags &= ~SOCAM_HSYNC_ACTIVE_LOW;
 779                 else
 780                         common_flags &= ~SOCAM_HSYNC_ACTIVE_HIGH;
 781         }
 782
 783         if ((common_flags & SOCAM_PCLK_SAMPLE_RISING) &&
 784             (common_flags & SOCAM_PCLK_SAMPLE_FALLING)) {
 785                 if (pcdev->platform_flags & MX2_CAMERA_PCLK_SAMPLE_RISING)
 786                         common_flags &= ~SOCAM_PCLK_SAMPLE_FALLING;
 787                 else
 788                         common_flags &= ~SOCAM_PCLK_SAMPLE_RISING;
 789         }
 790
 791         ret = icd->ops->set_bus_param(icd, common_flags);
 792         if (ret < 0)
 793                 return ret;
 794
 795         if (common_flags & SOCAM_PCLK_SAMPLE_RISING)
 796                 csicr1 |= CSICR1_REDGE;
 797         if (common_flags & SOCAM_PCLK_SAMPLE_FALLING)
 798                 csicr1 |= CSICR1_INV_PCLK;
 799         if (common_flags & SOCAM_VSYNC_ACTIVE_HIGH)
 800                 csicr1 |= CSICR1_SOF_POL;
 801         if (common_flags & SOCAM_HSYNC_ACTIVE_HIGH)
 802                 csicr1 |= CSICR1_HSYNC_POL;
 803         if (pcdev->platform_flags & MX2_CAMERA_SWAP16)
 804                 csicr1 |= CSICR1_SWAP16_EN;
 805         if (pcdev->platform_flags & MX2_CAMERA_EXT_VSYNC)
 806                 csicr1 |= CSICR1_EXT_VSYNC;
 807         if (pcdev->platform_flags & MX2_CAMERA_CCIR)
 808                 csicr1 |= CSICR1_CCIR_EN;
 809         if (pcdev->platform_flags & MX2_CAMERA_CCIR_INTERLACE)
 810                 csicr1 |= CSICR1_CCIR_MODE;
 811         if (pcdev->platform_flags & MX2_CAMERA_GATED_CLOCK)
 812                 csicr1 |= CSICR1_GCLK_MODE;
 813         if (pcdev->platform_flags & MX2_CAMERA_INV_DATA)
 814                 csicr1 |= CSICR1_INV_DATA;
 815         if (pcdev->platform_flags & MX2_CAMERA_PACK_DIR_MSB)
 816                 csicr1 |= CSICR1_PACK_DIR;
 817
 818         pcdev->csicr1 = csicr1;
 819
 820         bytesperline = soc_mbus_bytes_per_line(icd->user_width,
 821                         icd->current_fmt->host_fmt);
 822         if (bytesperline < 0)
 823                 return bytesperline;
 824
 825         if (mx27_camera_emma(pcdev)) {
 826                 ret = mx27_camera_emma_prp_reset(pcdev);
 827                 if (ret)
 828                         return ret;
 829
 830                 if (pcdev->discard_buffer)
 831                         dma_free_coherent(ici->v4l2_dev.dev,
 832                                 pcdev->discard_size, pcdev->discard_buffer,
 833                                 pcdev->discard_buffer_dma);
 834
 835                 /*
 836                  * I didn't manage to properly enable/disable the prp
 837                  * on a per frame basis during running transfers,
 838                  * thus we allocate a buffer here and use it to
 839                  * discard frames when no buffer is available.
 840                  * Feel free to work on this ;)
 841                  */
 842                 pcdev->discard_size = icd->user_height * bytesperline;
 843                 pcdev->discard_buffer = dma_alloc_coherent(ici->v4l2_dev.dev,
 844                                 pcdev->discard_size, &pcdev->discard_buffer_dma,
 845                                 GFP_KERNEL);
 846                 if (!pcdev->discard_buffer)
 847                         return -ENOMEM;
 848
 849                 mx27_camera_emma_buf_init(icd, bytesperline);
 850         } else if (cpu_is_mx25()) {
 851                 writel((bytesperline * icd->user_height) >> 2,
 852                                 pcdev->base_csi + CSIRXCNT);
 853                 writel((bytesperline << 16) | icd->user_height,
 854                                 pcdev->base_csi + CSIIMAG_PARA);
 855         }
 856
 857         writel(pcdev->csicr1, pcdev->base_csi + CSICR1);
 858
 859         return 0;
 860 }
 861
 862 static int mx2_camera_set_crop(struct soc_camera_device *icd,
 863                                 struct v4l2_crop *a)
 864 {
 865         struct v4l2_rect *rect = &a->c;
 866         struct v4l2_subdev *sd = soc_camera_to_subdev(icd);
 867         struct v4l2_mbus_framefmt mf;
 868         int ret;
 869
 870         soc_camera_limit_side(&rect->left, &rect->width, 0, 2, 4096);
 871         soc_camera_limit_side(&rect->top, &rect->height, 0, 2, 4096);
 872
 873         ret = v4l2_subdev_call(sd, video, s_crop, a);
 874         if (ret < 0)
 875                 return ret;
 876
 877         /* The capture device might have changed its output  */
 878         ret = v4l2_subdev_call(sd, video, g_mbus_fmt, &mf);
 879         if (ret < 0)
 880                 return ret;
 881
 882         dev_dbg(icd->dev.parent, "Sensor cropped %dx%d\n",
 883                 mf.width, mf.height);
 884
 885         icd->user_width         = mf.width;
 886         icd->user_height        = mf.height;
 887
 888         return ret;
 889 }
 890
 891 static int mx2_camera_set_fmt(struct soc_camera_device *icd,
 892                                struct v4l2_format *f)
 893 {
 894         struct soc_camera_host *ici = to_soc_camera_host(icd->dev.parent);
 895         struct mx2_camera_dev *pcdev = ici->priv;
 896         struct v4l2_subdev *sd = soc_camera_to_subdev(icd);
 897         const struct soc_camera_format_xlate *xlate;
 898         struct v4l2_pix_format *pix = &f->fmt.pix;
 899         struct v4l2_mbus_framefmt mf;
 900         int ret;
 901
 902         xlate = soc_camera_xlate_by_fourcc(icd, pix->pixelformat);
 903         if (!xlate) {
 904                 dev_warn(icd->dev.parent, "Format %x not found\n",
 905                                 pix->pixelformat);
 906                 return -EINVAL;
 907         }
 908
 909         mf.width        = pix->width;
 910         mf.height       = pix->height;
 911         mf.field        = pix->field;
 912         mf.colorspace   = pix->colorspace;
 913         mf.code         = xlate->code;
 914
 915         ret = v4l2_subdev_call(sd, video, s_mbus_fmt, &mf);
 916         if (ret < 0 && ret != -ENOIOCTLCMD)
 917                 return ret;
 918
 919         if (mf.code != xlate->code)
 920                 return -EINVAL;
 921
 922         pix->width              = mf.width;
 923         pix->height             = mf.height;
 924         pix->field              = mf.field;
 925         pix->colorspace         = mf.colorspace;
 926         icd->current_fmt        = xlate;
 927
 928         return 0;
 929 }
 930
 931 static int mx2_camera_try_fmt(struct soc_camera_device *icd,
 932                                   struct v4l2_format *f)
 933 {
 934         struct soc_camera_host *ici = to_soc_camera_host(icd->dev.parent);
 935         struct mx2_camera_dev *pcdev = ici->priv;
 936         struct v4l2_subdev *sd = soc_camera_to_subdev(icd);
 937         const struct soc_camera_format_xlate *xlate;
 938         struct v4l2_pix_format *pix = &f->fmt.pix;
 939         struct v4l2_mbus_framefmt mf;
 940         __u32 pixfmt = pix->pixelformat;
 941         unsigned int width_limit;
 942         int ret;
 943
 944         xlate = soc_camera_xlate_by_fourcc(icd, pixfmt);
 945         if (pixfmt && !xlate) {
 946                 dev_warn(icd->dev.parent, "Format %x not found\n", pixfmt);
 947                 return -EINVAL;
 948         }
 949
 950         /* FIXME: implement MX27 limits */
 951
 952         /* limit to MX25 hardware capabilities */
 953         if (cpu_is_mx25()) {
 954                 if (xlate->host_fmt->bits_per_sample <= 8)
 955                         width_limit = 0xffff * 4;
 956                 else
 957                         width_limit = 0xffff * 2;
 958                 /* CSIIMAG_PARA limit */
 959                 if (pix->width > width_limit)
 960                         pix->width = width_limit;
 961                 if (pix->height > 0xffff)
 962                         pix->height = 0xffff;
 963
 964                 pix->bytesperline = soc_mbus_bytes_per_line(pix->width,
 965                                 xlate->host_fmt);
 966                 if (pix->bytesperline < 0)
 967                         return pix->bytesperline;
 968                 pix->sizeimage = pix->height * pix->bytesperline;
 969                 if (pix->sizeimage > (4 * 0x3ffff)) { /* CSIRXCNT limit */
 970                         dev_warn(icd->dev.parent,
 971                                         "Image size (%u) above limit\n",
 972                                         pix->sizeimage);
 973                         return -EINVAL;
 974                 }
 975         }
 976
 977         /* limit to sensor capabilities */
 978         mf.width        = pix->width;
 979         mf.height       = pix->height;
 980         mf.field        = pix->field;
 981         mf.colorspace   = pix->colorspace;
 982         mf.code         = xlate->code;
 983
 984         ret = v4l2_subdev_call(sd, video, try_mbus_fmt, &mf);
 985         if (ret < 0)
 986                 return ret;
 987
 988         if (mf.field == V4L2_FIELD_ANY)
 989                 mf.field = V4L2_FIELD_NONE;
 990         if (mf.field != V4L2_FIELD_NONE) {
 991                 dev_err(icd->dev.parent, "Field type %d unsupported.\n",
 992                                 mf.field);
 993                 return -EINVAL;
 994         }
 995
 996         pix->width      = mf.width;
 997         pix->height     = mf.height;
 998         pix->field      = mf.field;
 999         pix->colorspace = mf.colorspace;
1000
1001         return 0;
1002 }
1003
1004 static int mx2_camera_querycap(struct soc_camera_host *ici,
1005                                struct v4l2_capability *cap)
1006 {
1007         /* cap->name is set by the friendly caller:-> */
1008         strlcpy(cap->card, MX2_CAM_DRIVER_DESCRIPTION, sizeof(cap->card));
1009         cap->version = MX2_CAM_VERSION_CODE;
1010         cap->capabilities = V4L2_CAP_VIDEO_CAPTURE | V4L2_CAP_STREAMING;
1011
1012         return 0;
1013 }
1014
1015 static int mx2_camera_reqbufs(struct soc_camera_file *icf,
1016                               struct v4l2_requestbuffers *p)
1017 {
1018         int i;
1019
1020         for (i = 0; i < p->count; i++) {
1021                 struct mx2_buffer *buf = container_of(icf->vb_vidq.bufs[i],
1022                                                       struct mx2_buffer, vb);
1023                 INIT_LIST_HEAD(&buf->vb.queue);
1024         }
1025
1026         return 0;
1027 }
1028
1029 #ifdef CONFIG_MACH_MX27
1030 static void mx27_camera_frame_done(struct mx2_camera_dev *pcdev, int state)
1031 {
1032         struct videobuf_buffer *vb;
1033         struct mx2_buffer *buf;
1034         unsigned long flags;
1035         int ret;
1036
1037         spin_lock_irqsave(&pcdev->lock, flags);
1038
1039         if (!pcdev->active) {
1040                 dev_err(pcdev->dev, "%s called with no active buffer!\n",
1041                                 __func__);
1042                 goto out;
1043         }
1044
1045         vb = &pcdev->active->vb;
1046         buf = container_of(vb, struct mx2_buffer, vb);
1047         WARN_ON(list_empty(&vb->queue));
1048         dev_dbg(pcdev->dev, "%s (vb=0x%p) 0x%08lx %d\n", __func__,
1049                 vb, vb->baddr, vb->bsize);
1050
1051         /* _init is used to debug races, see comment in pxa_camera_reqbufs() */
1052         list_del_init(&vb->queue);
1053         vb->state = state;
1054         do_gettimeofday(&vb->ts);
1055         vb->field_count++;
1056
1057         wake_up(&vb->done);
1058
1059         if (list_empty(&pcdev->capture)) {
1060                 pcdev->active = NULL;
1061                 goto out;
1062         }
1063
1064         pcdev->active = list_entry(pcdev->capture.next,
1065                         struct mx2_buffer, vb.queue);
1066
1067         vb = &pcdev->active->vb;
1068         vb->state = VIDEOBUF_ACTIVE;
1069
1070         ret = imx_dma_setup_single(pcdev->dma, videobuf_to_dma_contig(vb),
1071                         vb->size, (u32)pcdev->base_dma + 0x10, DMA_MODE_READ);
1072
1073         if (ret) {
1074                 vb->state = VIDEOBUF_ERROR;
1075                 pcdev->active = NULL;
1076                 wake_up(&vb->done);
1077         }
1078
1079 out:
1080         spin_unlock_irqrestore(&pcdev->lock, flags);
1081 }
1082
1083 static void mx27_camera_dma_err_callback(int channel, void *data, int err)
1084 {
1085         struct mx2_camera_dev *pcdev = data;
1086
1087         mx27_camera_frame_done(pcdev, VIDEOBUF_ERROR);
1088 }
1089
1090 static void mx27_camera_dma_callback(int channel, void *data)
1091 {
1092         struct mx2_camera_dev *pcdev = data;
1093
1094         mx27_camera_frame_done(pcdev, VIDEOBUF_DONE);
1095 }
1096
1097 #define DMA_REQ_CSI_RX          31 /* FIXME: Add this to a resource */
1098
1099 static int __devinit mx27_camera_dma_init(struct platform_device *pdev,
1100                 struct mx2_camera_dev *pcdev)
1101 {
1102         int err;
1103
1104         pcdev->dma = imx_dma_request_by_prio("CSI RX DMA", DMA_PRIO_HIGH);
1105         if (pcdev->dma < 0) {
1106                 dev_err(&pdev->dev, "%s failed to request DMA channel\n",
1107                                 __func__);
1108                 return pcdev->dma;
1109         }
1110
1111         err = imx_dma_setup_handlers(pcdev->dma, mx27_camera_dma_callback,
1112                                         mx27_camera_dma_err_callback, pcdev);
1113         if (err) {
1114                 dev_err(&pdev->dev, "%s failed to set DMA callback\n",
1115                                 __func__);
1116                 goto err_out;
1117         }
1118
1119         err = imx_dma_config_channel(pcdev->dma,
1120                         IMX_DMA_MEMSIZE_32 | IMX_DMA_TYPE_FIFO,
1121                         IMX_DMA_MEMSIZE_32 | IMX_DMA_TYPE_LINEAR,
1122                         DMA_REQ_CSI_RX, 1);
1123         if (err) {
1124                 dev_err(&pdev->dev, "%s failed to config DMA channel\n",
1125                                 __func__);
1126                 goto err_out;
1127         }
1128
1129         imx_dma_config_burstlen(pcdev->dma, 64);
1130
1131         return 0;
1132
1133 err_out:
1134         imx_dma_free(pcdev->dma);
1135
1136         return err;
1137 }
1138 #endif /* CONFIG_MACH_MX27 */
1139
1140 static unsigned int mx2_camera_poll(struct file *file, poll_table *pt)
1141 {
1142         struct soc_camera_file *icf = file->private_data;
1143
1144         return videobuf_poll_stream(file, &icf->vb_vidq, pt);
1145 }
1146
1147 static struct soc_camera_host_ops mx2_soc_camera_host_ops = {
1148         .owner          = THIS_MODULE,
1149         .add            = mx2_camera_add_device,
1150         .remove         = mx2_camera_remove_device,
1151         .set_fmt        = mx2_camera_set_fmt,
1152         .set_crop       = mx2_camera_set_crop,
1153         .try_fmt        = mx2_camera_try_fmt,
1154         .init_videobuf  = mx2_camera_init_videobuf,
1155         .reqbufs        = mx2_camera_reqbufs,
1156         .poll           = mx2_camera_poll,
1157         .querycap       = mx2_camera_querycap,
1158         .set_bus_param  = mx2_camera_set_bus_param,
1159 };
1160
1161 static void mx27_camera_frame_done_emma(struct mx2_camera_dev *pcdev,
1162                 int bufnum, int state)
1163 {
1164         struct mx2_buffer *buf;
1165         struct videobuf_buffer *vb;
1166         unsigned long phys;
1167
1168         if (!list_empty(&pcdev->active_bufs)) {
1169                 buf = list_entry(pcdev->active_bufs.next,
1170                         struct mx2_buffer, vb.queue);
1171
1172                 BUG_ON(buf->bufnum != bufnum);
1173
1174                 vb = &buf->vb;
1175 #ifdef DEBUG
1176                 phys = videobuf_to_dma_contig(vb);
1177                 if (readl(pcdev->base_emma + PRP_DEST_RGB1_PTR + 4 * bufnum)
1178                                 != phys) {
1179                         dev_err(pcdev->dev, "%p != %p\n", phys,
1180                                         readl(pcdev->base_emma +
1181                                                 PRP_DEST_RGB1_PTR +
1182                                                 4 * bufnum));
1183                 }
1184 #endif
1185                 dev_dbg(pcdev->dev, "%s (vb=0x%p) 0x%08lx %d\n", __func__, vb,
1186                                 vb->baddr, vb->bsize);
1187
1188                 list_del(&vb->queue);
1189                 vb->state = state;
1190                 do_gettimeofday(&vb->ts);
1191                 vb->field_count++;
1192
1193                 wake_up(&vb->done);
1194         }
1195
1196         if (list_empty(&pcdev->capture)) {
1197                 writel(pcdev->discard_buffer_dma, pcdev->base_emma +
1198                                 PRP_DEST_RGB1_PTR + 4 * bufnum);
1199                 return;
1200         }
1201
1202         buf = list_entry(pcdev->capture.next,
1203                         struct mx2_buffer, vb.queue);
1204
1205         buf->bufnum = !bufnum;
1206
1207         list_move_tail(pcdev->capture.next, &pcdev->active_bufs);
1208
1209         vb = &buf->vb;
1210         vb->state = VIDEOBUF_ACTIVE;
1211
1212         phys = videobuf_to_dma_contig(vb);
1213         writel(phys, pcdev->base_emma + PRP_DEST_RGB1_PTR + 4 * bufnum);
1214 }
1215
1216 static irqreturn_t mx27_camera_emma_irq(int irq_emma, void *data)
1217 {
1218         struct mx2_camera_dev *pcdev = data;
1219         unsigned int status = readl(pcdev->base_emma + PRP_INTRSTATUS);
1220         struct mx2_buffer *buf;
1221
1222         if (status & (1 << 7)) { /* overflow */
1223                 u32 cntl;
1224                 /*
1225                  * We only disable channel 1 here since this is the only
1226                  * enabled channel
1227                  *
1228                  * FIXME: the correct DMA overflow handling should be resetting
1229                  * the buffer, returning an error frame, and continuing with
1230                  * the next one.
1231                  */
1232                 cntl = readl(pcdev->base_emma + PRP_CNTL);
1233                 writel(cntl & ~PRP_CNTL_CH1EN, pcdev->base_emma + PRP_CNTL);
1234                 writel(cntl, pcdev->base_emma + PRP_CNTL);
1235         }
1236         if ((status & (3 << 5)) == (3 << 5)
1237                         && !list_empty(&pcdev->active_bufs)) {
1238                 /*
1239                  * Both buffers have triggered, process the one we're expecting
1240                  * to first
1241                  */
1242                 buf = list_entry(pcdev->active_bufs.next,
1243                         struct mx2_buffer, vb.queue);
1244                 mx27_camera_frame_done_emma(pcdev, buf->bufnum, VIDEOBUF_DONE);
1245                 status &= ~(1 << (6 - buf->bufnum)); /* mark processed */
1246         }
1247         if (status & (1 << 6))
1248                 mx27_camera_frame_done_emma(pcdev, 0, VIDEOBUF_DONE);
1249         if (status & (1 << 5))
1250                 mx27_camera_frame_done_emma(pcdev, 1, VIDEOBUF_DONE);
1251
1252         writel(status, pcdev->base_emma + PRP_INTRSTATUS);
1253
1254         return IRQ_HANDLED;
1255 }
1256
1257 static int __devinit mx27_camera_emma_init(struct mx2_camera_dev *pcdev)
1258 {
1259         struct resource *res_emma = pcdev->res_emma;
1260         int err = 0;
1261
1262         if (!request_mem_region(res_emma->start, resource_size(res_emma),
1263                                 MX2_CAM_DRV_NAME)) {
1264                 err = -EBUSY;
1265                 goto out;
1266         }
1267
1268         pcdev->base_emma = ioremap(res_emma->start, resource_size(res_emma));
1269         if (!pcdev->base_emma) {
1270                 err = -ENOMEM;
1271                 goto exit_release;
1272         }
1273
1274         err = request_irq(pcdev->irq_emma, mx27_camera_emma_irq, 0,
1275                         MX2_CAM_DRV_NAME, pcdev);
1276         if (err) {
1277                 dev_err(pcdev->dev, "Camera EMMA interrupt register failed \n");
1278                 goto exit_iounmap;
1279         }
1280
1281         pcdev->clk_emma = clk_get(NULL, "emma");
1282         if (IS_ERR(pcdev->clk_emma)) {
1283                 err = PTR_ERR(pcdev->clk_emma);
1284                 goto exit_free_irq;
1285         }
1286
1287         clk_enable(pcdev->clk_emma);
1288
1289         err = mx27_camera_emma_prp_reset(pcdev);
1290         if (err)
1291                 goto exit_clk_emma_put;
1292
1293         return err;
1294
1295 exit_clk_emma_put:
1296         clk_disable(pcdev->clk_emma);
1297         clk_put(pcdev->clk_emma);
1298 exit_free_irq:
1299         free_irq(pcdev->irq_emma, pcdev);
1300 exit_iounmap:
1301         iounmap(pcdev->base_emma);
1302 exit_release:
1303         release_mem_region(res_emma->start, resource_size(res_emma));
1304 out:
1305         return err;
1306 }
1307
1308 static int __devinit mx2_camera_probe(struct platform_device *pdev)
1309 {
1310         struct mx2_camera_dev *pcdev;
1311         struct resource *res_csi, *res_emma;
1312         void __iomem *base_csi;
1313         int irq_csi, irq_emma;
1314         irq_handler_t mx2_cam_irq_handler = cpu_is_mx25() ? mx25_camera_irq
1315                 : mx27_camera_irq;
1316         int err = 0;
1317
1318         dev_dbg(&pdev->dev, "initialising\n");
1319
1320         res_csi = platform_get_resource(pdev, IORESOURCE_MEM, 0);
1321         irq_csi = platform_get_irq(pdev, 0);
1322         if (res_csi == NULL || irq_csi < 0) {
1323                 dev_err(&pdev->dev, "Missing platform resources data\n");
1324                 err = -ENODEV;
1325                 goto exit;
1326         }
1327
1328         pcdev = kzalloc(sizeof(*pcdev), GFP_KERNEL);
1329         if (!pcdev) {
1330                 dev_err(&pdev->dev, "Could not allocate pcdev\n");
1331                 err = -ENOMEM;
1332                 goto exit;
1333         }
1334
1335         pcdev->clk_csi = clk_get(&pdev->dev, NULL);
1336         if (IS_ERR(pcdev->clk_csi)) {
1337                 err = PTR_ERR(pcdev->clk_csi);
1338                 goto exit_kfree;
1339         }
1340
1341         dev_dbg(&pdev->dev, "Camera clock frequency: %ld\n",
1342                         clk_get_rate(pcdev->clk_csi));
1343
1344         /* Initialize DMA */
1345 #ifdef CONFIG_MACH_MX27
1346         if (cpu_is_mx27()) {
1347                 err = mx27_camera_dma_init(pdev, pcdev);
1348                 if (err)
1349                         goto exit_clk_put;
1350         }
1351 #endif /* CONFIG_MACH_MX27 */
1352
1353         pcdev->res_csi = res_csi;
1354         pcdev->pdata = pdev->dev.platform_data;
1355         if (pcdev->pdata) {
1356                 long rate;
1357
1358                 pcdev->platform_flags = pcdev->pdata->flags;
1359
1360                 rate = clk_round_rate(pcdev->clk_csi, pcdev->pdata->clk * 2);
1361                 if (rate <= 0) {
1362                         err = -ENODEV;
1363                         goto exit_dma_free;
1364                 }
1365                 err = clk_set_rate(pcdev->clk_csi, rate);
1366                 if (err < 0)
1367                         goto exit_dma_free;
1368         }
1369
1370         INIT_LIST_HEAD(&pcdev->capture);
1371         INIT_LIST_HEAD(&pcdev->active_bufs);
1372         spin_lock_init(&pcdev->lock);
1373
1374         /*
1375          * Request the regions.
1376          */
1377         if (!request_mem_region(res_csi->start, resource_size(res_csi),
1378                                 MX2_CAM_DRV_NAME)) {
1379                 err = -EBUSY;
1380                 goto exit_dma_free;
1381         }
1382
1383         base_csi = ioremap(res_csi->start, resource_size(res_csi));
1384         if (!base_csi) {
1385                 err = -ENOMEM;
1386                 goto exit_release;
1387         }
1388         pcdev->irq_csi = irq_csi;
1389         pcdev->base_csi = base_csi;
1390         pcdev->base_dma = res_csi->start;
1391         pcdev->dev = &pdev->dev;
1392
1393         err = request_irq(pcdev->irq_csi, mx2_cam_irq_handler, 0,
1394                         MX2_CAM_DRV_NAME, pcdev);
1395         if (err) {
1396                 dev_err(pcdev->dev, "Camera interrupt register failed \n");
1397                 goto exit_iounmap;
1398         }
1399
1400         if (cpu_is_mx27()) {
1401                 /* EMMA support */
1402                 res_emma = platform_get_resource(pdev, IORESOURCE_MEM, 1);
1403                 irq_emma = platform_get_irq(pdev, 1);
1404
1405                 if (res_emma && irq_emma >= 0) {
1406                         dev_info(&pdev->dev, "Using EMMA\n");
1407                         pcdev->use_emma = 1;
1408                         pcdev->res_emma = res_emma;
1409                         pcdev->irq_emma = irq_emma;
1410                         if (mx27_camera_emma_init(pcdev))
1411                                 goto exit_free_irq;
1412                 }
1413         }
1414
1415         pcdev->soc_host.drv_name        = MX2_CAM_DRV_NAME,
1416         pcdev->soc_host.ops             = &mx2_soc_camera_host_ops,
1417         pcdev->soc_host.priv            = pcdev;
1418         pcdev->soc_host.v4l2_dev.dev    = &pdev->dev;
1419         pcdev->soc_host.nr              = pdev->id;
1420         err = soc_camera_host_register(&pcdev->soc_host);
1421         if (err)
1422                 goto exit_free_emma;
1423
1424         return 0;
1425
1426 exit_free_emma:
1427         if (mx27_camera_emma(pcdev)) {
1428                 free_irq(pcdev->irq_emma, pcdev);
1429                 clk_disable(pcdev->clk_emma);
1430                 clk_put(pcdev->clk_emma);
1431                 iounmap(pcdev->base_emma);
1432                 release_mem_region(res_emma->start, resource_size(res_emma));
1433         }
1434 exit_free_irq:
1435         free_irq(pcdev->irq_csi, pcdev);
1436 exit_iounmap:
1437         iounmap(base_csi);
1438 exit_release:
1439         release_mem_region(res_csi->start, resource_size(res_csi));
1440 exit_dma_free:
1441 #ifdef CONFIG_MACH_MX27
1442         if (cpu_is_mx27())
1443                 imx_dma_free(pcdev->dma);
1444 exit_clk_put:
1445         clk_put(pcdev->clk_csi);
1446 #endif /* CONFIG_MACH_MX27 */
1447 exit_kfree:
1448         kfree(pcdev);
1449 exit:
1450         return err;
1451 }
1452
1453 static int __devexit mx2_camera_remove(struct platform_device *pdev)
1454 {
1455         struct soc_camera_host *soc_host = to_soc_camera_host(&pdev->dev);
1456         struct mx2_camera_dev *pcdev = container_of(soc_host,
1457                         struct mx2_camera_dev, soc_host);
1458         struct resource *res;
1459
1460         clk_put(pcdev->clk_csi);
1461 #ifdef CONFIG_MACH_MX27
1462         if (cpu_is_mx27())
1463                 imx_dma_free(pcdev->dma);
1464 #endif /* CONFIG_MACH_MX27 */
1465         free_irq(pcdev->irq_csi, pcdev);
1466         if (mx27_camera_emma(pcdev))
1467                 free_irq(pcdev->irq_emma, pcdev);
1468
1469         soc_camera_host_unregister(&pcdev->soc_host);
1470
1471         iounmap(pcdev->base_csi);
1472
1473         if (mx27_camera_emma(pcdev)) {
1474                 clk_disable(pcdev->clk_emma);
1475                 clk_put(pcdev->clk_emma);
1476                 iounmap(pcdev->base_emma);
1477                 res = pcdev->res_emma;
1478                 release_mem_region(res->start, resource_size(res));
1479         }
1480
1481         res = pcdev->res_csi;
1482         release_mem_region(res->start, resource_size(res));
1483
1484         kfree(pcdev);
1485
1486         dev_info(&pdev->dev, "MX2 Camera driver unloaded\n");
1487
1488         return 0;
1489 }
1490
1491 static struct platform_driver mx2_camera_driver = {
1492         .driver         = {
1493                 .name   = MX2_CAM_DRV_NAME,
1494         },
1495         .remove         = __devexit_p(mx2_camera_remove),
1496 };
1497
1498
1499 static int __init mx2_camera_init(void)
1500 {
1501         return platform_driver_probe(&mx2_camera_driver, &mx2_camera_probe);
1502 }
1503
1504 static void __exit mx2_camera_exit(void)
1505 {
1506         return platform_driver_unregister(&mx2_camera_driver);
1507 }
1508
1509 module_init(mx2_camera_init);
1510 module_exit(mx2_camera_exit);
1511
1512 MODULE_DESCRIPTION("i.MX27/i.MX25 SoC Camera Host driver");
1513 MODULE_AUTHOR("Sascha Hauer <sha@pengutronix.de>");
1514 MODULE_LICENSE("GPL");