drivers/i2c/busses/i2c-amd8111.c

   1 /*
   2  * SMBus 2.0 driver for AMD-8111 IO-Hub.
   3  *
   4  * Copyright (c) 2002 Vojtech Pavlik
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation version 2.
   9  */
  10
  11 #include <linux/module.h>
  12 #include <linux/pci.h>
  13 #include <linux/kernel.h>
  14 #include <linux/stddef.h>
  15 #include <linux/sched.h>
  16 #include <linux/ioport.h>
  17 #include <linux/init.h>
  18 #include <linux/i2c.h>
  19 #include <linux/delay.h>
  20 #include <asm/io.h>
  21
  22 MODULE_LICENSE("GPL");
  23 MODULE_AUTHOR ("Vojtech Pavlik <vojtech@suse.cz>");
  24 MODULE_DESCRIPTION("AMD8111 SMBus 2.0 driver");
  25
  26 struct amd_smbus {
  27         struct pci_dev *dev;
  28         struct i2c_adapter adapter;
  29         int base;
  30         int size;
  31 };
  32
  33 static struct pci_driver amd8111_driver;
  34
  35 /*
  36  * AMD PCI control registers definitions.
  37  */
  38
  39 #define AMD_PCI_MISC    0x48
  40
  41 #define AMD_PCI_MISC_SCI        0x04    /* deliver SCI */
  42 #define AMD_PCI_MISC_INT        0x02    /* deliver PCI IRQ */
  43 #define AMD_PCI_MISC_SPEEDUP    0x01    /* 16x clock speedup */
  44
  45 /*
  46  * ACPI 2.0 chapter 13 PCI interface definitions.
  47  */
  48
  49 #define AMD_EC_DATA     0x00    /* data register */
  50 #define AMD_EC_SC       0x04    /* status of controller */
  51 #define AMD_EC_CMD      0x04    /* command register */
  52 #define AMD_EC_ICR      0x08    /* interrupt control register */
  53
  54 #define AMD_EC_SC_SMI   0x04    /* smi event pending */
  55 #define AMD_EC_SC_SCI   0x02    /* sci event pending */
  56 #define AMD_EC_SC_BURST 0x01    /* burst mode enabled */
  57 #define AMD_EC_SC_CMD   0x08    /* byte in data reg is command */
  58 #define AMD_EC_SC_IBF   0x02    /* data ready for embedded controller */
  59 #define AMD_EC_SC_OBF   0x01    /* data ready for host */
  60
  61 #define AMD_EC_CMD_RD   0x80    /* read EC */
  62 #define AMD_EC_CMD_WR   0x81    /* write EC */
  63 #define AMD_EC_CMD_BE   0x82    /* enable burst mode */
  64 #define AMD_EC_CMD_BD   0x83    /* disable burst mode */
  65 #define AMD_EC_CMD_QR   0x84    /* query EC */
  66
  67 /*
  68  * ACPI 2.0 chapter 13 access of registers of the EC
  69  */
  70
  71 static unsigned int amd_ec_wait_write(struct amd_smbus *smbus)
  72 {
  73         int timeout = 500;
  74
  75         while (timeout-- && (inb(smbus->base + AMD_EC_SC) & AMD_EC_SC_IBF))
  76                 udelay(1);
  77
  78         if (!timeout) {
  79                 dev_warn(&smbus->dev->dev,
  80                          "Timeout while waiting for IBF to clear\n");
  81                 return -1;
  82         }
  83
  84         return 0;
  85 }
  86
  87 static unsigned int amd_ec_wait_read(struct amd_smbus *smbus)
  88 {
  89         int timeout = 500;
  90
  91         while (timeout-- && (~inb(smbus->base + AMD_EC_SC) & AMD_EC_SC_OBF))
  92                 udelay(1);
  93
  94         if (!timeout) {
  95                 dev_warn(&smbus->dev->dev,
  96                          "Timeout while waiting for OBF to set\n");
  97                 return -1;
  98         }
  99
 100         return 0;
 101 }
 102
 103 static unsigned int amd_ec_read(struct amd_smbus *smbus, unsigned char address,
 104                 unsigned char *data)
 105 {
 106         if (amd_ec_wait_write(smbus))
 107                 return -1;
 108         outb(AMD_EC_CMD_RD, smbus->base + AMD_EC_CMD);
 109
 110         if (amd_ec_wait_write(smbus))
 111                 return -1;
 112         outb(address, smbus->base + AMD_EC_DATA);
 113
 114         if (amd_ec_wait_read(smbus))
 115                 return -1;
 116         *data = inb(smbus->base + AMD_EC_DATA);
 117
 118         return 0;
 119 }
 120
 121 static unsigned int amd_ec_write(struct amd_smbus *smbus, unsigned char address,
 122                 unsigned char data)
 123 {
 124         if (amd_ec_wait_write(smbus))
 125                 return -1;
 126         outb(AMD_EC_CMD_WR, smbus->base + AMD_EC_CMD);
 127
 128         if (amd_ec_wait_write(smbus))
 129                 return -1;
 130         outb(address, smbus->base + AMD_EC_DATA);
 131
 132         if (amd_ec_wait_write(smbus))
 133                 return -1;
 134         outb(data, smbus->base + AMD_EC_DATA);
 135
 136         return 0;
 137 }
 138
 139 /*
 140  * ACPI 2.0 chapter 13 SMBus 2.0 EC register model
 141  */
 142
 143 #define AMD_SMB_PRTCL   0x00    /* protocol, PEC */
 144 #define AMD_SMB_STS     0x01    /* status */
 145 #define AMD_SMB_ADDR    0x02    /* address */
 146 #define AMD_SMB_CMD     0x03    /* command */
 147 #define AMD_SMB_DATA    0x04    /* 32 data registers */
 148 #define AMD_SMB_BCNT    0x24    /* number of data bytes */
 149 #define AMD_SMB_ALRM_A  0x25    /* alarm address */
 150 #define AMD_SMB_ALRM_D  0x26    /* 2 bytes alarm data */
 151
 152 #define AMD_SMB_STS_DONE        0x80
 153 #define AMD_SMB_STS_ALRM        0x40
 154 #define AMD_SMB_STS_RES         0x20
 155 #define AMD_SMB_STS_STATUS      0x1f
 156
 157 #define AMD_SMB_STATUS_OK       0x00
 158 #define AMD_SMB_STATUS_FAIL     0x07
 159 #define AMD_SMB_STATUS_DNAK     0x10
 160 #define AMD_SMB_STATUS_DERR     0x11
 161 #define AMD_SMB_STATUS_CMD_DENY 0x12
 162 #define AMD_SMB_STATUS_UNKNOWN  0x13
 163 #define AMD_SMB_STATUS_ACC_DENY 0x17
 164 #define AMD_SMB_STATUS_TIMEOUT  0x18
 165 #define AMD_SMB_STATUS_NOTSUP   0x19
 166 #define AMD_SMB_STATUS_BUSY     0x1A
 167 #define AMD_SMB_STATUS_PEC      0x1F
 168
 169 #define AMD_SMB_PRTCL_WRITE             0x00
 170 #define AMD_SMB_PRTCL_READ              0x01
 171 #define AMD_SMB_PRTCL_QUICK             0x02
 172 #define AMD_SMB_PRTCL_BYTE              0x04
 173 #define AMD_SMB_PRTCL_BYTE_DATA         0x06
 174 #define AMD_SMB_PRTCL_WORD_DATA         0x08
 175 #define AMD_SMB_PRTCL_BLOCK_DATA        0x0a
 176 #define AMD_SMB_PRTCL_PROC_CALL         0x0c
 177 #define AMD_SMB_PRTCL_BLOCK_PROC_CALL   0x0d
 178 #define AMD_SMB_PRTCL_I2C_BLOCK_DATA    0x4a
 179 #define AMD_SMB_PRTCL_PEC               0x80
 180
 181
 182 static s32 amd8111_access(struct i2c_adapter * adap, u16 addr,
 183                 unsigned short flags, char read_write, u8 command, int size,
 184                 union i2c_smbus_data * data)
 185 {
 186         struct amd_smbus *smbus = adap->algo_data;
 187         unsigned char protocol, len, pec, temp[2];
 188         int i;
 189
 190         protocol = (read_write == I2C_SMBUS_READ) ? AMD_SMB_PRTCL_READ
 191                                                   : AMD_SMB_PRTCL_WRITE;
 192         pec = (flags & I2C_CLIENT_PEC) ? AMD_SMB_PRTCL_PEC : 0;
 193
 194         switch (size) {
 195                 case I2C_SMBUS_QUICK:
 196                         protocol |= AMD_SMB_PRTCL_QUICK;
 197                         read_write = I2C_SMBUS_WRITE;
 198                         break;
 199
 200                 case I2C_SMBUS_BYTE:
 201                         if (read_write == I2C_SMBUS_WRITE)
 202                                 amd_ec_write(smbus, AMD_SMB_CMD, command);
 203                         protocol |= AMD_SMB_PRTCL_BYTE;
 204                         break;
 205
 206                 case I2C_SMBUS_BYTE_DATA:
 207                         amd_ec_write(smbus, AMD_SMB_CMD, command);
 208                         if (read_write == I2C_SMBUS_WRITE)
 209                                 amd_ec_write(smbus, AMD_SMB_DATA, data->byte);
 210                         protocol |= AMD_SMB_PRTCL_BYTE_DATA;
 211                         break;
 212
 213                 case I2C_SMBUS_WORD_DATA:
 214                         amd_ec_write(smbus, AMD_SMB_CMD, command);
 215                         if (read_write == I2C_SMBUS_WRITE) {
 216                                 amd_ec_write(smbus, AMD_SMB_DATA,
 217                                              data->word & 0xff);
 218                                 amd_ec_write(smbus, AMD_SMB_DATA + 1,
 219                                              data->word >> 8);
 220                         }
 221                         protocol |= AMD_SMB_PRTCL_WORD_DATA | pec;
 222                         break;
 223
 224                 case I2C_SMBUS_BLOCK_DATA:
 225                         amd_ec_write(smbus, AMD_SMB_CMD, command);
 226                         if (read_write == I2C_SMBUS_WRITE) {
 227                                 len = min_t(u8, data->block[0],
 228                                             I2C_SMBUS_BLOCK_MAX);
 229                                 amd_ec_write(smbus, AMD_SMB_BCNT, len);
 230                                 for (i = 0; i < len; i++)
 231                                         amd_ec_write(smbus, AMD_SMB_DATA + i,
 232                                                      data->block[i + 1]);
 233                         }
 234                         protocol |= AMD_SMB_PRTCL_BLOCK_DATA | pec;
 235                         break;
 236
 237                 case I2C_SMBUS_I2C_BLOCK_DATA:
 238                         len = min_t(u8, data->block[0],
 239                                     I2C_SMBUS_BLOCK_MAX);
 240                         amd_ec_write(smbus, AMD_SMB_CMD, command);
 241                         amd_ec_write(smbus, AMD_SMB_BCNT, len);
 242                         if (read_write == I2C_SMBUS_WRITE)
 243                                 for (i = 0; i < len; i++)
 244                                         amd_ec_write(smbus, AMD_SMB_DATA + i,
 245                                                      data->block[i + 1]);
 246                         protocol |= AMD_SMB_PRTCL_I2C_BLOCK_DATA;
 247                         break;
 248
 249                 case I2C_SMBUS_PROC_CALL:
 250                         amd_ec_write(smbus, AMD_SMB_CMD, command);
 251                         amd_ec_write(smbus, AMD_SMB_DATA, data->word & 0xff);
 252                         amd_ec_write(smbus, AMD_SMB_DATA + 1, data->word >> 8);
 253                         protocol = AMD_SMB_PRTCL_PROC_CALL | pec;
 254                         read_write = I2C_SMBUS_READ;
 255                         break;
 256
 257                 case I2C_SMBUS_BLOCK_PROC_CALL:
 258                         len = min_t(u8, data->block[0], 31);
 259                         amd_ec_write(smbus, AMD_SMB_CMD, command);
 260                         amd_ec_write(smbus, AMD_SMB_BCNT, len);
 261                         for (i = 0; i < len; i++)
 262                                 amd_ec_write(smbus, AMD_SMB_DATA + i,
 263                                              data->block[i + 1]);
 264                         protocol = AMD_SMB_PRTCL_BLOCK_PROC_CALL | pec;
 265                         read_write = I2C_SMBUS_READ;
 266                         break;
 267
 268                 default:
 269                         dev_warn(&adap->dev, "Unsupported transaction %d\n", size);
 270                         return -1;
 271         }
 272
 273         amd_ec_write(smbus, AMD_SMB_ADDR, addr << 1);
 274         amd_ec_write(smbus, AMD_SMB_PRTCL, protocol);
 275
 276         amd_ec_read(smbus, AMD_SMB_STS, temp + 0);
 277
 278         if (~temp[0] & AMD_SMB_STS_DONE) {
 279                 udelay(500);
 280                 amd_ec_read(smbus, AMD_SMB_STS, temp + 0);
 281         }
 282
 283         if (~temp[0] & AMD_SMB_STS_DONE) {
 284                 msleep(1);
 285                 amd_ec_read(smbus, AMD_SMB_STS, temp + 0);
 286         }
 287
 288         if ((~temp[0] & AMD_SMB_STS_DONE) || (temp[0] & AMD_SMB_STS_STATUS))
 289                 return -1;
 290
 291         if (read_write == I2C_SMBUS_WRITE)
 292                 return 0;
 293
 294         switch (size) {
 295                 case I2C_SMBUS_BYTE:
 296                 case I2C_SMBUS_BYTE_DATA:
 297                         amd_ec_read(smbus, AMD_SMB_DATA, &data->byte);
 298                         break;
 299
 300                 case I2C_SMBUS_WORD_DATA:
 301                 case I2C_SMBUS_PROC_CALL:
 302                         amd_ec_read(smbus, AMD_SMB_DATA, temp + 0);
 303                         amd_ec_read(smbus, AMD_SMB_DATA + 1, temp + 1);
 304                         data->word = (temp[1] << 8) | temp[0];
 305                         break;
 306
 307                 case I2C_SMBUS_BLOCK_DATA:
 308                 case I2C_SMBUS_BLOCK_PROC_CALL:
 309                         amd_ec_read(smbus, AMD_SMB_BCNT, &len);
 310                         len = min_t(u8, len, I2C_SMBUS_BLOCK_MAX);
 311                 case I2C_SMBUS_I2C_BLOCK_DATA:
 312                         for (i = 0; i < len; i++)
 313                                 amd_ec_read(smbus, AMD_SMB_DATA + i,
 314                                             data->block + i + 1);
 315                         data->block[0] = len;
 316                         break;
 317         }
 318
 319         return 0;
 320 }
 321
 322
 323 static u32 amd8111_func(struct i2c_adapter *adapter)
 324 {
 325         return  I2C_FUNC_SMBUS_QUICK | I2C_FUNC_SMBUS_BYTE |
 326                 I2C_FUNC_SMBUS_BYTE_DATA |
 327                 I2C_FUNC_SMBUS_WORD_DATA | I2C_FUNC_SMBUS_BLOCK_DATA |
 328                 I2C_FUNC_SMBUS_PROC_CALL | I2C_FUNC_SMBUS_BLOCK_PROC_CALL |
 329                 I2C_FUNC_SMBUS_I2C_BLOCK | I2C_FUNC_SMBUS_HWPEC_CALC;
 330 }
 331
 332 static const struct i2c_algorithm smbus_algorithm = {
 333         .smbus_xfer = amd8111_access,
 334         .functionality = amd8111_func,
 335 };
 336
 337
 338 static struct pci_device_id amd8111_ids[] = {
 339         { PCI_DEVICE(PCI_VENDOR_ID_AMD, PCI_DEVICE_ID_AMD_8111_SMBUS2) },
 340         { 0, }
 341 };
 342
 343 MODULE_DEVICE_TABLE (pci, amd8111_ids);
 344
 345 static int __devinit amd8111_probe(struct pci_dev *dev,
 346                 const struct pci_device_id *id)
 347 {
 348         struct amd_smbus *smbus;
 349         int error;
 350
 351         if (!(pci_resource_flags(dev, 0) & IORESOURCE_IO))
 352                 return -ENODEV;
 353
 354         smbus = kzalloc(sizeof(struct amd_smbus), GFP_KERNEL);
 355         if (!smbus)
 356                 return -ENOMEM;
 357
 358         smbus->dev = dev;
 359         smbus->base = pci_resource_start(dev, 0);
 360         smbus->size = pci_resource_len(dev, 0);
 361
 362         if (!request_region(smbus->base, smbus->size, amd8111_driver.name)) {
 363                 error = -EBUSY;
 364                 goto out_kfree;
 365         }
 366
 367         smbus->adapter.owner = THIS_MODULE;
 368         snprintf(smbus->adapter.name, I2C_NAME_SIZE,
 369                 "SMBus2 AMD8111 adapter at %04x", smbus->base);
 370         smbus->adapter.id = I2C_HW_SMBUS_AMD8111;
 371         smbus->adapter.class = I2C_CLASS_HWMON;
 372         smbus->adapter.algo = &smbus_algorithm;
 373         smbus->adapter.algo_data = smbus;
 374
 375         /* set up the driverfs linkage to our parent device */
 376         smbus->adapter.dev.parent = &dev->dev;
 377
 378         pci_write_config_dword(smbus->dev, AMD_PCI_MISC, 0);
 379         error = i2c_add_adapter(&smbus->adapter);
 380         if (error)
 381                 goto out_release_region;
 382
 383         pci_set_drvdata(dev, smbus);
 384         return 0;
 385
 386  out_release_region:
 387         release_region(smbus->base, smbus->size);
 388  out_kfree:
 389         kfree(smbus);
 390         return error;
 391 }
 392
 393 static void __devexit amd8111_remove(struct pci_dev *dev)
 394 {
 395         struct amd_smbus *smbus = pci_get_drvdata(dev);
 396
 397         i2c_del_adapter(&smbus->adapter);
 398         release_region(smbus->base, smbus->size);
 399         kfree(smbus);
 400 }
 401
 402 static struct pci_driver amd8111_driver = {
 403         .name           = "amd8111_smbus2",
 404         .id_table       = amd8111_ids,
 405         .probe          = amd8111_probe,
 406         .remove         = __devexit_p(amd8111_remove),
 407 };
 408
 409 static int __init i2c_amd8111_init(void)
 410 {
 411         return pci_register_driver(&amd8111_driver);
 412 }
 413
 414 static void __exit i2c_amd8111_exit(void)
 415 {
 416         pci_unregister_driver(&amd8111_driver);
 417 }
 418
 419 module_init(i2c_amd8111_init);
 420 module_exit(i2c_amd8111_exit);