drivers/gpu/drm/nouveau/nv50_crtc.c

   1 /*
   2  * Copyright (C) 2008 Maarten Maathuis.
   3  * All Rights Reserved.
   4  *
   5  * Permission is hereby granted, free of charge, to any person obtaining
   6  * a copy of this software and associated documentation files (the
   7  * "Software"), to deal in the Software without restriction, including
   8  * without limitation the rights to use, copy, modify, merge, publish,
   9  * distribute, sublicense, and/or sell copies of the Software, and to
  10  * permit persons to whom the Software is furnished to do so, subject to
  11  * the following conditions:
  12  *
  13  * The above copyright notice and this permission notice (including the
  14  * next paragraph) shall be included in all copies or substantial
  15  * portions of the Software.
  16  *
  17  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  18  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  19  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.
  20  * IN NO EVENT SHALL THE COPYRIGHT OWNER(S) AND/OR ITS SUPPLIERS BE
  21  * LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION
  22  * OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION
  23  * WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.
  24  *
  25  */
  26
  27 #include "drmP.h"
  28 #include "drm_mode.h"
  29 #include "drm_crtc_helper.h"
  30
  31 #define NOUVEAU_DMA_DEBUG (nouveau_reg_debug & NOUVEAU_REG_DEBUG_EVO)
  32 #include "nouveau_reg.h"
  33 #include "nouveau_drv.h"
  34 #include "nouveau_hw.h"
  35 #include "nouveau_encoder.h"
  36 #include "nouveau_crtc.h"
  37 #include "nouveau_fb.h"
  38 #include "nouveau_connector.h"
  39 #include "nv50_display.h"
  40
  41 static void
  42 nv50_crtc_lut_load(struct drm_crtc *crtc)
  43 {
  44         struct nouveau_crtc *nv_crtc = nouveau_crtc(crtc);
  45         void __iomem *lut = nvbo_kmap_obj_iovirtual(nv_crtc->lut.nvbo);
  46         int i;
  47
  48         NV_DEBUG_KMS(crtc->dev, "\n");
  49
  50         for (i = 0; i < 256; i++) {
  51                 writew(nv_crtc->lut.r[i] >> 2, lut + 8*i + 0);
  52                 writew(nv_crtc->lut.g[i] >> 2, lut + 8*i + 2);
  53                 writew(nv_crtc->lut.b[i] >> 2, lut + 8*i + 4);
  54         }
  55
  56         if (nv_crtc->lut.depth == 30) {
  57                 writew(nv_crtc->lut.r[i - 1] >> 2, lut + 8*i + 0);
  58                 writew(nv_crtc->lut.g[i - 1] >> 2, lut + 8*i + 2);
  59                 writew(nv_crtc->lut.b[i - 1] >> 2, lut + 8*i + 4);
  60         }
  61 }
  62
  63 int
  64 nv50_crtc_blank(struct nouveau_crtc *nv_crtc, bool blanked)
  65 {
  66         struct drm_device *dev = nv_crtc->base.dev;
  67         struct drm_nouveau_private *dev_priv = dev->dev_private;
  68         struct nouveau_channel *evo = dev_priv->evo;
  69         int index = nv_crtc->index, ret;
  70
  71         NV_DEBUG_KMS(dev, "index %d\n", nv_crtc->index);
  72         NV_DEBUG_KMS(dev, "%s\n", blanked ? "blanked" : "unblanked");
  73
  74         if (blanked) {
  75                 nv_crtc->cursor.hide(nv_crtc, false);
  76
  77                 ret = RING_SPACE(evo, dev_priv->chipset != 0x50 ? 7 : 5);
  78                 if (ret) {
  79                         NV_ERROR(dev, "no space while blanking crtc\n");
  80                         return ret;
  81                 }
  82                 BEGIN_RING(evo, 0, NV50_EVO_CRTC(index, CLUT_MODE), 2);
  83                 OUT_RING(evo, NV50_EVO_CRTC_CLUT_MODE_BLANK);
  84                 OUT_RING(evo, 0);
  85                 if (dev_priv->chipset != 0x50) {
  86                         BEGIN_RING(evo, 0, NV84_EVO_CRTC(index, CLUT_DMA), 1);
  87                         OUT_RING(evo, NV84_EVO_CRTC_CLUT_DMA_HANDLE_NONE);
  88                 }
  89
  90                 BEGIN_RING(evo, 0, NV50_EVO_CRTC(index, FB_DMA), 1);
  91                 OUT_RING(evo, NV50_EVO_CRTC_FB_DMA_HANDLE_NONE);
  92         } else {
  93                 if (nv_crtc->cursor.visible)
  94                         nv_crtc->cursor.show(nv_crtc, false);
  95                 else
  96                         nv_crtc->cursor.hide(nv_crtc, false);
  97
  98                 ret = RING_SPACE(evo, dev_priv->chipset != 0x50 ? 10 : 8);
  99                 if (ret) {
 100                         NV_ERROR(dev, "no space while unblanking crtc\n");
 101                         return ret;
 102                 }
 103                 BEGIN_RING(evo, 0, NV50_EVO_CRTC(index, CLUT_MODE), 2);
 104                 OUT_RING(evo, nv_crtc->lut.depth == 8 ?
 105                                 NV50_EVO_CRTC_CLUT_MODE_OFF :
 106                                 NV50_EVO_CRTC_CLUT_MODE_ON);
 107                 OUT_RING(evo, (nv_crtc->lut.nvbo->bo.mem.start << PAGE_SHIFT) >> 8);
 108                 if (dev_priv->chipset != 0x50) {
 109                         BEGIN_RING(evo, 0, NV84_EVO_CRTC(index, CLUT_DMA), 1);
 110                         OUT_RING(evo, NvEvoVRAM);
 111                 }
 112
 113                 BEGIN_RING(evo, 0, NV50_EVO_CRTC(index, FB_OFFSET), 2);
 114                 OUT_RING(evo, nv_crtc->fb.offset >> 8);
 115                 OUT_RING(evo, 0);
 116                 BEGIN_RING(evo, 0, NV50_EVO_CRTC(index, FB_DMA), 1);
 117                 if (dev_priv->chipset != 0x50)
 118                         if (nv_crtc->fb.tile_flags == 0x7a00 ||
 119                             nv_crtc->fb.tile_flags == 0xfe00)
 120                                 OUT_RING(evo, NvEvoFB32);
 121                         else
 122                         if (nv_crtc->fb.tile_flags == 0x7000)
 123                                 OUT_RING(evo, NvEvoFB16);
 124                         else
 125                                 OUT_RING(evo, NvEvoVRAM_LP);
 126                 else
 127                         OUT_RING(evo, NvEvoVRAM_LP);
 128         }
 129
 130         nv_crtc->fb.blanked = blanked;
 131         return 0;
 132 }
 133
 134 static int
 135 nv50_crtc_set_dither(struct nouveau_crtc *nv_crtc, bool on, bool update)
 136 {
 137         struct drm_device *dev = nv_crtc->base.dev;
 138         struct drm_nouveau_private *dev_priv = dev->dev_private;
 139         struct nouveau_channel *evo = dev_priv->evo;
 140         int ret;
 141
 142         NV_DEBUG_KMS(dev, "\n");
 143
 144         ret = RING_SPACE(evo, 2 + (update ? 2 : 0));
 145         if (ret) {
 146                 NV_ERROR(dev, "no space while setting dither\n");
 147                 return ret;
 148         }
 149
 150         BEGIN_RING(evo, 0, NV50_EVO_CRTC(nv_crtc->index, DITHER_CTRL), 1);
 151         if (on)
 152                 OUT_RING(evo, NV50_EVO_CRTC_DITHER_CTRL_ON);
 153         else
 154                 OUT_RING(evo, NV50_EVO_CRTC_DITHER_CTRL_OFF);
 155
 156         if (update) {
 157                 BEGIN_RING(evo, 0, NV50_EVO_UPDATE, 1);
 158                 OUT_RING(evo, 0);
 159                 FIRE_RING(evo);
 160         }
 161
 162         return 0;
 163 }
 164
 165 struct nouveau_connector *
 166 nouveau_crtc_connector_get(struct nouveau_crtc *nv_crtc)
 167 {
 168         struct drm_device *dev = nv_crtc->base.dev;
 169         struct drm_connector *connector;
 170         struct drm_crtc *crtc = to_drm_crtc(nv_crtc);
 171
 172         /* The safest approach is to find an encoder with the right crtc, that
 173          * is also linked to a connector. */
 174         list_for_each_entry(connector, &dev->mode_config.connector_list, head) {
 175                 if (connector->encoder)
 176                         if (connector->encoder->crtc == crtc)
 177                                 return nouveau_connector(connector);
 178         }
 179
 180         return NULL;
 181 }
 182
 183 static int
 184 nv50_crtc_set_scale(struct nouveau_crtc *nv_crtc, int scaling_mode, bool update)
 185 {
 186         struct nouveau_connector *nv_connector =
 187                 nouveau_crtc_connector_get(nv_crtc);
 188         struct drm_device *dev = nv_crtc->base.dev;
 189         struct drm_nouveau_private *dev_priv = dev->dev_private;
 190         struct nouveau_channel *evo = dev_priv->evo;
 191         struct drm_display_mode *native_mode = NULL;
 192         struct drm_display_mode *mode = &nv_crtc->base.mode;
 193         uint32_t outX, outY, horiz, vert;
 194         int ret;
 195
 196         NV_DEBUG_KMS(dev, "\n");
 197
 198         switch (scaling_mode) {
 199         case DRM_MODE_SCALE_NONE:
 200                 break;
 201         default:
 202                 if (!nv_connector || !nv_connector->native_mode) {
 203                         NV_ERROR(dev, "No native mode, forcing panel scaling\n");
 204                         scaling_mode = DRM_MODE_SCALE_NONE;
 205                 } else {
 206                         native_mode = nv_connector->native_mode;
 207                 }
 208                 break;
 209         }
 210
 211         switch (scaling_mode) {
 212         case DRM_MODE_SCALE_ASPECT:
 213                 horiz = (native_mode->hdisplay << 19) / mode->hdisplay;
 214                 vert = (native_mode->vdisplay << 19) / mode->vdisplay;
 215
 216                 if (vert > horiz) {
 217                         outX = (mode->hdisplay * horiz) >> 19;
 218                         outY = (mode->vdisplay * horiz) >> 19;
 219                 } else {
 220                         outX = (mode->hdisplay * vert) >> 19;
 221                         outY = (mode->vdisplay * vert) >> 19;
 222                 }
 223                 break;
 224         case DRM_MODE_SCALE_FULLSCREEN:
 225                 outX = native_mode->hdisplay;
 226                 outY = native_mode->vdisplay;
 227                 break;
 228         case DRM_MODE_SCALE_CENTER:
 229         case DRM_MODE_SCALE_NONE:
 230         default:
 231                 outX = mode->hdisplay;
 232                 outY = mode->vdisplay;
 233                 break;
 234         }
 235
 236         ret = RING_SPACE(evo, update ? 7 : 5);
 237         if (ret)
 238                 return ret;
 239
 240         /* Got a better name for SCALER_ACTIVE? */
 241         /* One day i've got to really figure out why this is needed. */
 242         BEGIN_RING(evo, 0, NV50_EVO_CRTC(nv_crtc->index, SCALE_CTRL), 1);
 243         if ((mode->flags & DRM_MODE_FLAG_DBLSCAN) ||
 244             (mode->flags & DRM_MODE_FLAG_INTERLACE) ||
 245             mode->hdisplay != outX || mode->vdisplay != outY) {
 246                 OUT_RING(evo, NV50_EVO_CRTC_SCALE_CTRL_ACTIVE);
 247         } else {
 248                 OUT_RING(evo, NV50_EVO_CRTC_SCALE_CTRL_INACTIVE);
 249         }
 250
 251         BEGIN_RING(evo, 0, NV50_EVO_CRTC(nv_crtc->index, SCALE_RES1), 2);
 252         OUT_RING(evo, outY << 16 | outX);
 253         OUT_RING(evo, outY << 16 | outX);
 254
 255         if (update) {
 256                 BEGIN_RING(evo, 0, NV50_EVO_UPDATE, 1);
 257                 OUT_RING(evo, 0);
 258                 FIRE_RING(evo);
 259         }
 260
 261         return 0;
 262 }
 263
 264 int
 265 nv50_crtc_set_clock(struct drm_device *dev, int head, int pclk)
 266 {
 267         struct drm_nouveau_private *dev_priv = dev->dev_private;
 268         struct pll_lims pll;
 269         uint32_t reg1, reg2;
 270         int ret, N1, M1, N2, M2, P;
 271
 272         ret = get_pll_limits(dev, PLL_VPLL0 + head, &pll);
 273         if (ret)
 274                 return ret;
 275
 276         if (pll.vco2.maxfreq) {
 277                 ret = nv50_calc_pll(dev, &pll, pclk, &N1, &M1, &N2, &M2, &P);
 278                 if (ret <= 0)
 279                         return 0;
 280
 281                 NV_DEBUG(dev, "pclk %d out %d NM1 %d %d NM2 %d %d P %d\n",
 282                          pclk, ret, N1, M1, N2, M2, P);
 283
 284                 reg1 = nv_rd32(dev, pll.reg + 4) & 0xff00ff00;
 285                 reg2 = nv_rd32(dev, pll.reg + 8) & 0x8000ff00;
 286                 nv_wr32(dev, pll.reg + 0, 0x10000611);
 287                 nv_wr32(dev, pll.reg + 4, reg1 | (M1 << 16) | N1);
 288                 nv_wr32(dev, pll.reg + 8, reg2 | (P << 28) | (M2 << 16) | N2);
 289         } else
 290         if (dev_priv->chipset < NV_C0) {
 291                 ret = nv50_calc_pll2(dev, &pll, pclk, &N1, &N2, &M1, &P);
 292                 if (ret <= 0)
 293                         return 0;
 294
 295                 NV_DEBUG(dev, "pclk %d out %d N %d fN 0x%04x M %d P %d\n",
 296                          pclk, ret, N1, N2, M1, P);
 297
 298                 reg1 = nv_rd32(dev, pll.reg + 4) & 0xffc00000;
 299                 nv_wr32(dev, pll.reg + 0, 0x50000610);
 300                 nv_wr32(dev, pll.reg + 4, reg1 | (P << 16) | (M1 << 8) | N1);
 301                 nv_wr32(dev, pll.reg + 8, N2);
 302         } else {
 303                 ret = nv50_calc_pll2(dev, &pll, pclk, &N1, &N2, &M1, &P);
 304                 if (ret <= 0)
 305                         return 0;
 306
 307                 NV_DEBUG(dev, "pclk %d out %d N %d fN 0x%04x M %d P %d\n",
 308                          pclk, ret, N1, N2, M1, P);
 309
 310                 nv_mask(dev, pll.reg + 0x0c, 0x00000000, 0x00000100);
 311                 nv_wr32(dev, pll.reg + 0x04, (P << 16) | (N1 << 8) | M1);
 312                 nv_wr32(dev, pll.reg + 0x10, N2 << 16);
 313         }
 314
 315         return 0;
 316 }
 317
 318 static void
 319 nv50_crtc_destroy(struct drm_crtc *crtc)
 320 {
 321         struct drm_device *dev;
 322         struct nouveau_crtc *nv_crtc;
 323
 324         if (!crtc)
 325                 return;
 326
 327         dev = crtc->dev;
 328         nv_crtc = nouveau_crtc(crtc);
 329
 330         NV_DEBUG_KMS(dev, "\n");
 331
 332         drm_crtc_cleanup(&nv_crtc->base);
 333
 334         nv50_cursor_fini(nv_crtc);
 335
 336         nouveau_bo_unmap(nv_crtc->lut.nvbo);
 337         nouveau_bo_ref(NULL, &nv_crtc->lut.nvbo);
 338         nouveau_bo_unmap(nv_crtc->cursor.nvbo);
 339         nouveau_bo_ref(NULL, &nv_crtc->cursor.nvbo);
 340         kfree(nv_crtc->mode);
 341         kfree(nv_crtc);
 342 }
 343
 344 int
 345 nv50_crtc_cursor_set(struct drm_crtc *crtc, struct drm_file *file_priv,
 346                      uint32_t buffer_handle, uint32_t width, uint32_t height)
 347 {
 348         struct drm_device *dev = crtc->dev;
 349         struct nouveau_crtc *nv_crtc = nouveau_crtc(crtc);
 350         struct nouveau_bo *cursor = NULL;
 351         struct drm_gem_object *gem;
 352         int ret = 0, i;
 353
 354         if (width != 64 || height != 64)
 355                 return -EINVAL;
 356
 357         if (!buffer_handle) {
 358                 nv_crtc->cursor.hide(nv_crtc, true);
 359                 return 0;
 360         }
 361
 362         gem = drm_gem_object_lookup(dev, file_priv, buffer_handle);
 363         if (!gem)
 364                 return -ENOENT;
 365         cursor = nouveau_gem_object(gem);
 366
 367         ret = nouveau_bo_map(cursor);
 368         if (ret)
 369                 goto out;
 370
 371         /* The simple will do for now. */
 372         for (i = 0; i < 64 * 64; i++)
 373                 nouveau_bo_wr32(nv_crtc->cursor.nvbo, i, nouveau_bo_rd32(cursor, i));
 374
 375         nouveau_bo_unmap(cursor);
 376
 377         nv_crtc->cursor.set_offset(nv_crtc, nv_crtc->cursor.nvbo->bo.mem.start << PAGE_SHIFT);
 378         nv_crtc->cursor.show(nv_crtc, true);
 379
 380 out:
 381         drm_gem_object_unreference_unlocked(gem);
 382         return ret;
 383 }
 384
 385 int
 386 nv50_crtc_cursor_move(struct drm_crtc *crtc, int x, int y)
 387 {
 388         struct nouveau_crtc *nv_crtc = nouveau_crtc(crtc);
 389
 390         nv_crtc->cursor.set_pos(nv_crtc, x, y);
 391         return 0;
 392 }
 393
 394 static void
 395 nv50_crtc_gamma_set(struct drm_crtc *crtc, u16 *r, u16 *g, u16 *b,
 396                     uint32_t start, uint32_t size)
 397 {
 398         int end = (start + size > 256) ? 256 : start + size, i;
 399         struct nouveau_crtc *nv_crtc = nouveau_crtc(crtc);
 400
 401         for (i = start; i < end; i++) {
 402                 nv_crtc->lut.r[i] = r[i];
 403                 nv_crtc->lut.g[i] = g[i];
 404                 nv_crtc->lut.b[i] = b[i];
 405         }
 406
 407         /* We need to know the depth before we upload, but it's possible to
 408          * get called before a framebuffer is bound.  If this is the case,
 409          * mark the lut values as dirty by setting depth==0, and it'll be
 410          * uploaded on the first mode_set_base()
 411          */
 412         if (!nv_crtc->base.fb) {
 413                 nv_crtc->lut.depth = 0;
 414                 return;
 415         }
 416
 417         nv50_crtc_lut_load(crtc);
 418 }
 419
 420 static void
 421 nv50_crtc_save(struct drm_crtc *crtc)
 422 {
 423         NV_ERROR(crtc->dev, "!!\n");
 424 }
 425
 426 static void
 427 nv50_crtc_restore(struct drm_crtc *crtc)
 428 {
 429         NV_ERROR(crtc->dev, "!!\n");
 430 }
 431
 432 static const struct drm_crtc_funcs nv50_crtc_funcs = {
 433         .save = nv50_crtc_save,
 434         .restore = nv50_crtc_restore,
 435         .cursor_set = nv50_crtc_cursor_set,
 436         .cursor_move = nv50_crtc_cursor_move,
 437         .gamma_set = nv50_crtc_gamma_set,
 438         .set_config = drm_crtc_helper_set_config,
 439         .page_flip = nouveau_crtc_page_flip,
 440         .destroy = nv50_crtc_destroy,
 441 };
 442
 443 static void
 444 nv50_crtc_dpms(struct drm_crtc *crtc, int mode)
 445 {
 446 }
 447
 448 static void
 449 nv50_crtc_prepare(struct drm_crtc *crtc)
 450 {
 451         struct nouveau_crtc *nv_crtc = nouveau_crtc(crtc);
 452         struct drm_device *dev = crtc->dev;
 453
 454         NV_DEBUG_KMS(dev, "index %d\n", nv_crtc->index);
 455
 456         drm_vblank_pre_modeset(dev, nv_crtc->index);
 457         nv50_crtc_blank(nv_crtc, true);
 458 }
 459
 460 static void
 461 nv50_crtc_commit(struct drm_crtc *crtc)
 462 {
 463         struct drm_device *dev = crtc->dev;
 464         struct drm_nouveau_private *dev_priv = dev->dev_private;
 465         struct nouveau_channel *evo = dev_priv->evo;
 466         struct nouveau_crtc *nv_crtc = nouveau_crtc(crtc);
 467         int ret;
 468
 469         NV_DEBUG_KMS(dev, "index %d\n", nv_crtc->index);
 470
 471         nv50_crtc_blank(nv_crtc, false);
 472         drm_vblank_post_modeset(dev, nv_crtc->index);
 473
 474         ret = RING_SPACE(evo, 2);
 475         if (ret) {
 476                 NV_ERROR(dev, "no space while committing crtc\n");
 477                 return;
 478         }
 479         BEGIN_RING(evo, 0, NV50_EVO_UPDATE, 1);
 480         OUT_RING  (evo, 0);
 481         FIRE_RING (evo);
 482 }
 483
 484 static bool
 485 nv50_crtc_mode_fixup(struct drm_crtc *crtc, struct drm_display_mode *mode,
 486                      struct drm_display_mode *adjusted_mode)
 487 {
 488         return true;
 489 }
 490
 491 static int
 492 nv50_crtc_do_mode_set_base(struct drm_crtc *crtc,
 493                            struct drm_framebuffer *passed_fb,
 494                            int x, int y, bool update, bool atomic)
 495 {
 496         struct nouveau_crtc *nv_crtc = nouveau_crtc(crtc);
 497         struct drm_device *dev = nv_crtc->base.dev;
 498         struct drm_nouveau_private *dev_priv = dev->dev_private;
 499         struct nouveau_channel *evo = dev_priv->evo;
 500         struct drm_framebuffer *drm_fb = nv_crtc->base.fb;
 501         struct nouveau_framebuffer *fb = nouveau_framebuffer(drm_fb);
 502         int ret, format;
 503
 504         NV_DEBUG_KMS(dev, "index %d\n", nv_crtc->index);
 505
 506         /* If atomic, we want to switch to the fb we were passed, so
 507          * now we update pointers to do that.  (We don't pin; just
 508          * assume we're already pinned and update the base address.)
 509          */
 510         if (atomic) {
 511                 drm_fb = passed_fb;
 512                 fb = nouveau_framebuffer(passed_fb);
 513         }
 514         else {
 515                 /* If not atomic, we can go ahead and pin, and unpin the
 516                  * old fb we were passed.
 517                  */
 518                 ret = nouveau_bo_pin(fb->nvbo, TTM_PL_FLAG_VRAM);
 519                 if (ret)
 520                         return ret;
 521
 522                 if (passed_fb) {
 523                         struct nouveau_framebuffer *ofb = nouveau_framebuffer(passed_fb);
 524                         nouveau_bo_unpin(ofb->nvbo);
 525                 }
 526         }
 527
 528         switch (drm_fb->depth) {
 529         case  8:
 530                 format = NV50_EVO_CRTC_FB_DEPTH_8;
 531                 break;
 532         case 15:
 533                 format = NV50_EVO_CRTC_FB_DEPTH_15;
 534                 break;
 535         case 16:
 536                 format = NV50_EVO_CRTC_FB_DEPTH_16;
 537                 break;
 538         case 24:
 539         case 32:
 540                 format = NV50_EVO_CRTC_FB_DEPTH_24;
 541                 break;
 542         case 30:
 543                 format = NV50_EVO_CRTC_FB_DEPTH_30;
 544                 break;
 545         default:
 546                  NV_ERROR(dev, "unknown depth %d\n", drm_fb->depth);
 547                  return -EINVAL;
 548         }
 549
 550         nv_crtc->fb.offset = fb->nvbo->bo.mem.start << PAGE_SHIFT;
 551         nv_crtc->fb.tile_flags = nouveau_bo_tile_layout(fb->nvbo);
 552         nv_crtc->fb.cpp = drm_fb->bits_per_pixel / 8;
 553         if (!nv_crtc->fb.blanked && dev_priv->chipset != 0x50) {
 554                 ret = RING_SPACE(evo, 2);
 555                 if (ret)
 556                         return ret;
 557
 558                 BEGIN_RING(evo, 0, NV50_EVO_CRTC(nv_crtc->index, FB_DMA), 1);
 559                 if (nv_crtc->fb.tile_flags == 0x7a00 ||
 560                     nv_crtc->fb.tile_flags == 0xfe00)
 561                         OUT_RING(evo, NvEvoFB32);
 562                 else
 563                 if (nv_crtc->fb.tile_flags == 0x7000)
 564                         OUT_RING(evo, NvEvoFB16);
 565                 else
 566                         OUT_RING(evo, NvEvoVRAM_LP);
 567         }
 568
 569         ret = RING_SPACE(evo, 12);
 570         if (ret)
 571                 return ret;
 572
 573         BEGIN_RING(evo, 0, NV50_EVO_CRTC(nv_crtc->index, FB_OFFSET), 5);
 574         OUT_RING(evo, nv_crtc->fb.offset >> 8);
 575         OUT_RING(evo, 0);
 576         OUT_RING(evo, (drm_fb->height << 16) | drm_fb->width);
 577         if (!nv_crtc->fb.tile_flags) {
 578                 OUT_RING(evo, drm_fb->pitch | (1 << 20));
 579         } else {
 580                 u32 tile_mode = fb->nvbo->tile_mode;
 581                 if (dev_priv->card_type >= NV_C0)
 582                         tile_mode >>= 4;
 583                 OUT_RING(evo, ((drm_fb->pitch / 4) << 4) | tile_mode);
 584         }
 585         if (dev_priv->chipset == 0x50)
 586                 OUT_RING(evo, (nv_crtc->fb.tile_flags << 8) | format);
 587         else
 588                 OUT_RING(evo, format);
 589
 590         BEGIN_RING(evo, 0, NV50_EVO_CRTC(nv_crtc->index, CLUT_MODE), 1);
 591         OUT_RING(evo, fb->base.depth == 8 ?
 592                  NV50_EVO_CRTC_CLUT_MODE_OFF : NV50_EVO_CRTC_CLUT_MODE_ON);
 593
 594         BEGIN_RING(evo, 0, NV50_EVO_CRTC(nv_crtc->index, COLOR_CTRL), 1);
 595         OUT_RING(evo, NV50_EVO_CRTC_COLOR_CTRL_COLOR);
 596         BEGIN_RING(evo, 0, NV50_EVO_CRTC(nv_crtc->index, FB_POS), 1);
 597         OUT_RING(evo, (y << 16) | x);
 598
 599         if (nv_crtc->lut.depth != fb->base.depth) {
 600                 nv_crtc->lut.depth = fb->base.depth;
 601                 nv50_crtc_lut_load(crtc);
 602         }
 603
 604         if (update) {
 605                 ret = RING_SPACE(evo, 2);
 606                 if (ret)
 607                         return ret;
 608                 BEGIN_RING(evo, 0, NV50_EVO_UPDATE, 1);
 609                 OUT_RING(evo, 0);
 610                 FIRE_RING(evo);
 611         }
 612
 613         return 0;
 614 }
 615
 616 static int
 617 nv50_crtc_mode_set(struct drm_crtc *crtc, struct drm_display_mode *mode,
 618                    struct drm_display_mode *adjusted_mode, int x, int y,
 619                    struct drm_framebuffer *old_fb)
 620 {
 621         struct drm_device *dev = crtc->dev;
 622         struct drm_nouveau_private *dev_priv = dev->dev_private;
 623         struct nouveau_channel *evo = dev_priv->evo;
 624         struct nouveau_crtc *nv_crtc = nouveau_crtc(crtc);
 625         struct nouveau_connector *nv_connector = NULL;
 626         uint32_t hsync_dur,  vsync_dur, hsync_start_to_end, vsync_start_to_end;
 627         uint32_t hunk1, vunk1, vunk2a, vunk2b;
 628         int ret;
 629
 630         /* Find the connector attached to this CRTC */
 631         nv_connector = nouveau_crtc_connector_get(nv_crtc);
 632
 633         *nv_crtc->mode = *adjusted_mode;
 634
 635         NV_DEBUG_KMS(dev, "index %d\n", nv_crtc->index);
 636
 637         hsync_dur = adjusted_mode->hsync_end - adjusted_mode->hsync_start;
 638         vsync_dur = adjusted_mode->vsync_end - adjusted_mode->vsync_start;
 639         hsync_start_to_end = adjusted_mode->htotal - adjusted_mode->hsync_start;
 640         vsync_start_to_end = adjusted_mode->vtotal - adjusted_mode->vsync_start;
 641         /* I can't give this a proper name, anyone else can? */
 642         hunk1 = adjusted_mode->htotal -
 643                 adjusted_mode->hsync_start + adjusted_mode->hdisplay;
 644         vunk1 = adjusted_mode->vtotal -
 645                 adjusted_mode->vsync_start + adjusted_mode->vdisplay;
 646         /* Another strange value, this time only for interlaced adjusted_modes. */
 647         vunk2a = 2 * adjusted_mode->vtotal -
 648                  adjusted_mode->vsync_start + adjusted_mode->vdisplay;
 649         vunk2b = adjusted_mode->vtotal -
 650                  adjusted_mode->vsync_start + adjusted_mode->vtotal;
 651
 652         if (adjusted_mode->flags & DRM_MODE_FLAG_INTERLACE) {
 653                 vsync_dur /= 2;
 654                 vsync_start_to_end  /= 2;
 655                 vunk1 /= 2;
 656                 vunk2a /= 2;
 657                 vunk2b /= 2;
 658                 /* magic */
 659                 if (adjusted_mode->flags & DRM_MODE_FLAG_DBLSCAN) {
 660                         vsync_start_to_end -= 1;
 661                         vunk1 -= 1;
 662                         vunk2a -= 1;
 663                         vunk2b -= 1;
 664                 }
 665         }
 666
 667         ret = RING_SPACE(evo, 17);
 668         if (ret)
 669                 return ret;
 670
 671         BEGIN_RING(evo, 0, NV50_EVO_CRTC(nv_crtc->index, CLOCK), 2);
 672         OUT_RING(evo, adjusted_mode->clock | 0x800000);
 673         OUT_RING(evo, (adjusted_mode->flags & DRM_MODE_FLAG_INTERLACE) ? 2 : 0);
 674
 675         BEGIN_RING(evo, 0, NV50_EVO_CRTC(nv_crtc->index, DISPLAY_START), 5);
 676         OUT_RING(evo, 0);
 677         OUT_RING(evo, (adjusted_mode->vtotal << 16) | adjusted_mode->htotal);
 678         OUT_RING(evo, (vsync_dur - 1) << 16 | (hsync_dur - 1));
 679         OUT_RING(evo, (vsync_start_to_end - 1) << 16 |
 680                         (hsync_start_to_end - 1));
 681         OUT_RING(evo, (vunk1 - 1) << 16 | (hunk1 - 1));
 682
 683         if (adjusted_mode->flags & DRM_MODE_FLAG_INTERLACE) {
 684                 BEGIN_RING(evo, 0, NV50_EVO_CRTC(nv_crtc->index, UNK0824), 1);
 685                 OUT_RING(evo, (vunk2b - 1) << 16 | (vunk2a - 1));
 686         } else {
 687                 OUT_RING(evo, 0);
 688                 OUT_RING(evo, 0);
 689         }
 690
 691         BEGIN_RING(evo, 0, NV50_EVO_CRTC(nv_crtc->index, UNK082C), 1);
 692         OUT_RING(evo, 0);
 693
 694         /* This is the actual resolution of the mode. */
 695         BEGIN_RING(evo, 0, NV50_EVO_CRTC(nv_crtc->index, REAL_RES), 1);
 696         OUT_RING(evo, (mode->vdisplay << 16) | mode->hdisplay);
 697         BEGIN_RING(evo, 0, NV50_EVO_CRTC(nv_crtc->index, SCALE_CENTER_OFFSET), 1);
 698         OUT_RING(evo, NV50_EVO_CRTC_SCALE_CENTER_OFFSET_VAL(0, 0));
 699
 700         nv_crtc->set_dither(nv_crtc, nv_connector->use_dithering, false);
 701         nv_crtc->set_scale(nv_crtc, nv_connector->scaling_mode, false);
 702
 703         return nv50_crtc_do_mode_set_base(crtc, old_fb, x, y, false, false);
 704 }
 705
 706 static int
 707 nv50_crtc_mode_set_base(struct drm_crtc *crtc, int x, int y,
 708                         struct drm_framebuffer *old_fb)
 709 {
 710         return nv50_crtc_do_mode_set_base(crtc, old_fb, x, y, true, false);
 711 }
 712
 713 static int
 714 nv50_crtc_mode_set_base_atomic(struct drm_crtc *crtc,
 715                                struct drm_framebuffer *fb,
 716                                int x, int y, enum mode_set_atomic state)
 717 {
 718         return nv50_crtc_do_mode_set_base(crtc, fb, x, y, true, true);
 719 }
 720
 721 static const struct drm_crtc_helper_funcs nv50_crtc_helper_funcs = {
 722         .dpms = nv50_crtc_dpms,
 723         .prepare = nv50_crtc_prepare,
 724         .commit = nv50_crtc_commit,
 725         .mode_fixup = nv50_crtc_mode_fixup,
 726         .mode_set = nv50_crtc_mode_set,
 727         .mode_set_base = nv50_crtc_mode_set_base,
 728         .mode_set_base_atomic = nv50_crtc_mode_set_base_atomic,
 729         .load_lut = nv50_crtc_lut_load,
 730 };
 731
 732 int
 733 nv50_crtc_create(struct drm_device *dev, int index)
 734 {
 735         struct nouveau_crtc *nv_crtc = NULL;
 736         int ret, i;
 737
 738         NV_DEBUG_KMS(dev, "\n");
 739
 740         nv_crtc = kzalloc(sizeof(*nv_crtc), GFP_KERNEL);
 741         if (!nv_crtc)
 742                 return -ENOMEM;
 743
 744         nv_crtc->mode = kzalloc(sizeof(*nv_crtc->mode), GFP_KERNEL);
 745         if (!nv_crtc->mode) {
 746                 kfree(nv_crtc);
 747                 return -ENOMEM;
 748         }
 749
 750         /* Default CLUT parameters, will be activated on the hw upon
 751          * first mode set.
 752          */
 753         for (i = 0; i < 256; i++) {
 754                 nv_crtc->lut.r[i] = i << 8;
 755                 nv_crtc->lut.g[i] = i << 8;
 756                 nv_crtc->lut.b[i] = i << 8;
 757         }
 758         nv_crtc->lut.depth = 0;
 759
 760         ret = nouveau_bo_new(dev, NULL, 4096, 0x100, TTM_PL_FLAG_VRAM,
 761                              0, 0x0000, false, true, &nv_crtc->lut.nvbo);
 762         if (!ret) {
 763                 ret = nouveau_bo_pin(nv_crtc->lut.nvbo, TTM_PL_FLAG_VRAM);
 764                 if (!ret)
 765                         ret = nouveau_bo_map(nv_crtc->lut.nvbo);
 766                 if (ret)
 767                         nouveau_bo_ref(NULL, &nv_crtc->lut.nvbo);
 768         }
 769
 770         if (ret) {
 771                 kfree(nv_crtc->mode);
 772                 kfree(nv_crtc);
 773                 return ret;
 774         }
 775
 776         nv_crtc->index = index;
 777
 778         /* set function pointers */
 779         nv_crtc->set_dither = nv50_crtc_set_dither;
 780         nv_crtc->set_scale = nv50_crtc_set_scale;
 781
 782         drm_crtc_init(dev, &nv_crtc->base, &nv50_crtc_funcs);
 783         drm_crtc_helper_add(&nv_crtc->base, &nv50_crtc_helper_funcs);
 784         drm_mode_crtc_set_gamma_size(&nv_crtc->base, 256);
 785
 786         ret = nouveau_bo_new(dev, NULL, 64*64*4, 0x100, TTM_PL_FLAG_VRAM,
 787                              0, 0x0000, false, true, &nv_crtc->cursor.nvbo);
 788         if (!ret) {
 789                 ret = nouveau_bo_pin(nv_crtc->cursor.nvbo, TTM_PL_FLAG_VRAM);
 790                 if (!ret)
 791                         ret = nouveau_bo_map(nv_crtc->cursor.nvbo);
 792                 if (ret)
 793                         nouveau_bo_ref(NULL, &nv_crtc->cursor.nvbo);
 794         }
 795
 796         nv50_cursor_init(nv_crtc);
 797         return 0;
 798 }