drivers/gpu/drm/nouveau/nouveau_drv.h

   1 /*
   2  * Copyright 2005 Stephane Marchesin.
   3  * All Rights Reserved.
   4  *
   5  * Permission is hereby granted, free of charge, to any person obtaining a
   6  * copy of this software and associated documentation files (the "Software"),
   7  * to deal in the Software without restriction, including without limitation
   8  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
   9  * and/or sell copies of the Software, and to permit persons to whom the
  10  * Software is furnished to do so, subject to the following conditions:
  11  *
  12  * The above copyright notice and this permission notice (including the next
  13  * paragraph) shall be included in all copies or substantial portions of the
  14  * Software.
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  19  * VA LINUX SYSTEMS AND/OR ITS SUPPLIERS BE LIABLE FOR ANY CLAIM, DAMAGES OR
  20  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  21  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  22  * OTHER DEALINGS IN THE SOFTWARE.
  23  */
  24
  25 #ifndef __NOUVEAU_DRV_H__
  26 #define __NOUVEAU_DRV_H__
  27
  28 #define DRIVER_AUTHOR           "Stephane Marchesin"
  29 #define DRIVER_EMAIL            "dri-devel@lists.sourceforge.net"
  30
  31 #define DRIVER_NAME             "nouveau"
  32 #define DRIVER_DESC             "nVidia Riva/TNT/GeForce"
  33 #define DRIVER_DATE             "20090420"
  34
  35 #define DRIVER_MAJOR            0
  36 #define DRIVER_MINOR            0
  37 #define DRIVER_PATCHLEVEL       16
  38
  39 #define NOUVEAU_FAMILY   0x0000FFFF
  40 #define NOUVEAU_FLAGS    0xFFFF0000
  41
  42 #include "ttm/ttm_bo_api.h"
  43 #include "ttm/ttm_bo_driver.h"
  44 #include "ttm/ttm_placement.h"
  45 #include "ttm/ttm_memory.h"
  46 #include "ttm/ttm_module.h"
  47
  48 struct nouveau_fpriv {
  49         struct ttm_object_file *tfile;
  50 };
  51
  52 #define DRM_FILE_PAGE_OFFSET (0x100000000ULL >> PAGE_SHIFT)
  53
  54 #include "nouveau_drm.h"
  55 #include "nouveau_reg.h"
  56 #include "nouveau_bios.h"
  57 struct nouveau_grctx;
  58
  59 #define MAX_NUM_DCB_ENTRIES 16
  60
  61 #define NOUVEAU_MAX_CHANNEL_NR 128
  62 #define NOUVEAU_MAX_TILE_NR 15
  63
  64 #define NV50_VM_MAX_VRAM (2*1024*1024*1024ULL)
  65 #define NV50_VM_BLOCK    (512*1024*1024ULL)
  66 #define NV50_VM_VRAM_NR  (NV50_VM_MAX_VRAM / NV50_VM_BLOCK)
  67
  68 struct nouveau_tile_reg {
  69         struct nouveau_fence *fence;
  70         uint32_t addr;
  71         uint32_t size;
  72         bool used;
  73 };
  74
  75 struct nouveau_bo {
  76         struct ttm_buffer_object bo;
  77         struct ttm_placement placement;
  78         u32 placements[3];
  79         u32 busy_placements[3];
  80         struct ttm_bo_kmap_obj kmap;
  81         struct list_head head;
  82
  83         /* protected by ttm_bo_reserve() */
  84         struct drm_file *reserved_by;
  85         struct list_head entry;
  86         int pbbo_index;
  87         bool validate_mapped;
  88
  89         struct nouveau_channel *channel;
  90
  91         bool mappable;
  92         bool no_vm;
  93
  94         uint32_t tile_mode;
  95         uint32_t tile_flags;
  96         struct nouveau_tile_reg *tile;
  97
  98         struct drm_gem_object *gem;
  99         struct drm_file *cpu_filp;
 100         int pin_refcnt;
 101 };
 102
 103 static inline struct nouveau_bo *
 104 nouveau_bo(struct ttm_buffer_object *bo)
 105 {
 106         return container_of(bo, struct nouveau_bo, bo);
 107 }
 108
 109 static inline struct nouveau_bo *
 110 nouveau_gem_object(struct drm_gem_object *gem)
 111 {
 112         return gem ? gem->driver_private : NULL;
 113 }
 114
 115 /* TODO: submit equivalent to TTM generic API upstream? */
 116 static inline void __iomem *
 117 nvbo_kmap_obj_iovirtual(struct nouveau_bo *nvbo)
 118 {
 119         bool is_iomem;
 120         void __iomem *ioptr = (void __force __iomem *)ttm_kmap_obj_virtual(
 121                                                 &nvbo->kmap, &is_iomem);
 122         WARN_ON_ONCE(ioptr && !is_iomem);
 123         return ioptr;
 124 }
 125
 126 struct mem_block {
 127         struct mem_block *next;
 128         struct mem_block *prev;
 129         uint64_t start;
 130         uint64_t size;
 131         struct drm_file *file_priv; /* NULL: free, -1: heap, other: real files */
 132 };
 133
 134 enum nouveau_flags {
 135         NV_NFORCE   = 0x10000000,
 136         NV_NFORCE2  = 0x20000000
 137 };
 138
 139 #define NVOBJ_ENGINE_SW         0
 140 #define NVOBJ_ENGINE_GR         1
 141 #define NVOBJ_ENGINE_DISPLAY    2
 142 #define NVOBJ_ENGINE_INT        0xdeadbeef
 143
 144 #define NVOBJ_FLAG_ALLOW_NO_REFS        (1 << 0)
 145 #define NVOBJ_FLAG_ZERO_ALLOC           (1 << 1)
 146 #define NVOBJ_FLAG_ZERO_FREE            (1 << 2)
 147 #define NVOBJ_FLAG_FAKE                 (1 << 3)
 148 struct nouveau_gpuobj {
 149         struct list_head list;
 150
 151         struct nouveau_channel *im_channel;
 152         struct mem_block *im_pramin;
 153         struct nouveau_bo *im_backing;
 154         uint32_t im_backing_start;
 155         uint32_t *im_backing_suspend;
 156         int im_bound;
 157
 158         uint32_t flags;
 159         int refcount;
 160
 161         uint32_t engine;
 162         uint32_t class;
 163
 164         void (*dtor)(struct drm_device *, struct nouveau_gpuobj *);
 165         void *priv;
 166 };
 167
 168 struct nouveau_gpuobj_ref {
 169         struct list_head list;
 170
 171         struct nouveau_gpuobj *gpuobj;
 172         uint32_t instance;
 173
 174         struct nouveau_channel *channel;
 175         int handle;
 176 };
 177
 178 struct nouveau_channel {
 179         struct drm_device *dev;
 180         int id;
 181
 182         /* owner of this fifo */
 183         struct drm_file *file_priv;
 184         /* mapping of the fifo itself */
 185         struct drm_local_map *map;
 186
 187         /* mapping of the regs controling the fifo */
 188         void __iomem *user;
 189         uint32_t user_get;
 190         uint32_t user_put;
 191
 192         /* Fencing */
 193         struct {
 194                 /* lock protects the pending list only */
 195                 spinlock_t lock;
 196                 struct list_head pending;
 197                 uint32_t sequence;
 198                 uint32_t sequence_ack;
 199                 uint32_t last_sequence_irq;
 200         } fence;
 201
 202         /* DMA push buffer */
 203         struct nouveau_gpuobj_ref *pushbuf;
 204         struct nouveau_bo         *pushbuf_bo;
 205         uint32_t                   pushbuf_base;
 206
 207         /* Notifier memory */
 208         struct nouveau_bo *notifier_bo;
 209         struct mem_block *notifier_heap;
 210
 211         /* PFIFO context */
 212         struct nouveau_gpuobj_ref *ramfc;
 213         struct nouveau_gpuobj_ref *cache;
 214
 215         /* PGRAPH context */
 216         /* XXX may be merge 2 pointers as private data ??? */
 217         struct nouveau_gpuobj_ref *ramin_grctx;
 218         void *pgraph_ctx;
 219
 220         /* NV50 VM */
 221         struct nouveau_gpuobj     *vm_pd;
 222         struct nouveau_gpuobj_ref *vm_gart_pt;
 223         struct nouveau_gpuobj_ref *vm_vram_pt[NV50_VM_VRAM_NR];
 224
 225         /* Objects */
 226         struct nouveau_gpuobj_ref *ramin; /* Private instmem */
 227         struct mem_block          *ramin_heap; /* Private PRAMIN heap */
 228         struct nouveau_gpuobj_ref *ramht; /* Hash table */
 229         struct list_head           ramht_refs; /* Objects referenced by RAMHT */
 230
 231         /* GPU object info for stuff used in-kernel (mm_enabled) */
 232         uint32_t m2mf_ntfy;
 233         uint32_t vram_handle;
 234         uint32_t gart_handle;
 235         bool accel_done;
 236
 237         /* Push buffer state (only for drm's channel on !mm_enabled) */
 238         struct {
 239                 int max;
 240                 int free;
 241                 int cur;
 242                 int put;
 243                 /* access via pushbuf_bo */
 244
 245                 int ib_base;
 246                 int ib_max;
 247                 int ib_free;
 248                 int ib_put;
 249         } dma;
 250
 251         uint32_t sw_subchannel[8];
 252
 253         struct {
 254                 struct nouveau_gpuobj *vblsem;
 255                 uint32_t vblsem_offset;
 256                 uint32_t vblsem_rval;
 257                 struct list_head vbl_wait;
 258         } nvsw;
 259
 260         struct {
 261                 bool active;
 262                 char name[32];
 263                 struct drm_info_list info;
 264         } debugfs;
 265 };
 266
 267 struct nouveau_instmem_engine {
 268         void    *priv;
 269
 270         int     (*init)(struct drm_device *dev);
 271         void    (*takedown)(struct drm_device *dev);
 272         int     (*suspend)(struct drm_device *dev);
 273         void    (*resume)(struct drm_device *dev);
 274
 275         int     (*populate)(struct drm_device *, struct nouveau_gpuobj *,
 276                             uint32_t *size);
 277         void    (*clear)(struct drm_device *, struct nouveau_gpuobj *);
 278         int     (*bind)(struct drm_device *, struct nouveau_gpuobj *);
 279         int     (*unbind)(struct drm_device *, struct nouveau_gpuobj *);
 280         void    (*prepare_access)(struct drm_device *, bool write);
 281         void    (*finish_access)(struct drm_device *);
 282 };
 283
 284 struct nouveau_mc_engine {
 285         int  (*init)(struct drm_device *dev);
 286         void (*takedown)(struct drm_device *dev);
 287 };
 288
 289 struct nouveau_timer_engine {
 290         int      (*init)(struct drm_device *dev);
 291         void     (*takedown)(struct drm_device *dev);
 292         uint64_t (*read)(struct drm_device *dev);
 293 };
 294
 295 struct nouveau_fb_engine {
 296         int num_tiles;
 297
 298         int  (*init)(struct drm_device *dev);
 299         void (*takedown)(struct drm_device *dev);
 300
 301         void (*set_region_tiling)(struct drm_device *dev, int i, uint32_t addr,
 302                                  uint32_t size, uint32_t pitch);
 303 };
 304
 305 struct nouveau_fifo_engine {
 306         void *priv;
 307
 308         int  channels;
 309
 310         int  (*init)(struct drm_device *);
 311         void (*takedown)(struct drm_device *);
 312
 313         void (*disable)(struct drm_device *);
 314         void (*enable)(struct drm_device *);
 315         bool (*reassign)(struct drm_device *, bool enable);
 316         bool (*cache_flush)(struct drm_device *dev);
 317         bool (*cache_pull)(struct drm_device *dev, bool enable);
 318
 319         int  (*channel_id)(struct drm_device *);
 320
 321         int  (*create_context)(struct nouveau_channel *);
 322         void (*destroy_context)(struct nouveau_channel *);
 323         int  (*load_context)(struct nouveau_channel *);
 324         int  (*unload_context)(struct drm_device *);
 325 };
 326
 327 struct nouveau_pgraph_object_method {
 328         int id;
 329         int (*exec)(struct nouveau_channel *chan, int grclass, int mthd,
 330                       uint32_t data);
 331 };
 332
 333 struct nouveau_pgraph_object_class {
 334         int id;
 335         bool software;
 336         struct nouveau_pgraph_object_method *methods;
 337 };
 338
 339 struct nouveau_pgraph_engine {
 340         struct nouveau_pgraph_object_class *grclass;
 341         bool accel_blocked;
 342         void *ctxprog;
 343         void *ctxvals;
 344         int grctx_size;
 345
 346         int  (*init)(struct drm_device *);
 347         void (*takedown)(struct drm_device *);
 348
 349         void (*fifo_access)(struct drm_device *, bool);
 350
 351         struct nouveau_channel *(*channel)(struct drm_device *);
 352         int  (*create_context)(struct nouveau_channel *);
 353         void (*destroy_context)(struct nouveau_channel *);
 354         int  (*load_context)(struct nouveau_channel *);
 355         int  (*unload_context)(struct drm_device *);
 356
 357         void (*set_region_tiling)(struct drm_device *dev, int i, uint32_t addr,
 358                                   uint32_t size, uint32_t pitch);
 359 };
 360
 361 struct nouveau_engine {
 362         struct nouveau_instmem_engine instmem;
 363         struct nouveau_mc_engine      mc;
 364         struct nouveau_timer_engine   timer;
 365         struct nouveau_fb_engine      fb;
 366         struct nouveau_pgraph_engine  graph;
 367         struct nouveau_fifo_engine    fifo;
 368 };
 369
 370 struct nouveau_pll_vals {
 371         union {
 372                 struct {
 373 #ifdef __BIG_ENDIAN
 374                         uint8_t N1, M1, N2, M2;
 375 #else
 376                         uint8_t M1, N1, M2, N2;
 377 #endif
 378                 };
 379                 struct {
 380                         uint16_t NM1, NM2;
 381                 } __attribute__((packed));
 382         };
 383         int log2P;
 384
 385         int refclk;
 386 };
 387
 388 enum nv04_fp_display_regs {
 389         FP_DISPLAY_END,
 390         FP_TOTAL,
 391         FP_CRTC,
 392         FP_SYNC_START,
 393         FP_SYNC_END,
 394         FP_VALID_START,
 395         FP_VALID_END
 396 };
 397
 398 struct nv04_crtc_reg {
 399         unsigned char MiscOutReg;     /* */
 400         uint8_t CRTC[0x9f];
 401         uint8_t CR58[0x10];
 402         uint8_t Sequencer[5];
 403         uint8_t Graphics[9];
 404         uint8_t Attribute[21];
 405         unsigned char DAC[768];       /* Internal Colorlookuptable */
 406
 407         /* PCRTC regs */
 408         uint32_t fb_start;
 409         uint32_t crtc_cfg;
 410         uint32_t cursor_cfg;
 411         uint32_t gpio_ext;
 412         uint32_t crtc_830;
 413         uint32_t crtc_834;
 414         uint32_t crtc_850;
 415         uint32_t crtc_eng_ctrl;
 416
 417         /* PRAMDAC regs */
 418         uint32_t nv10_cursync;
 419         struct nouveau_pll_vals pllvals;
 420         uint32_t ramdac_gen_ctrl;
 421         uint32_t ramdac_630;
 422         uint32_t ramdac_634;
 423         uint32_t tv_setup;
 424         uint32_t tv_vtotal;
 425         uint32_t tv_vskew;
 426         uint32_t tv_vsync_delay;
 427         uint32_t tv_htotal;
 428         uint32_t tv_hskew;
 429         uint32_t tv_hsync_delay;
 430         uint32_t tv_hsync_delay2;
 431         uint32_t fp_horiz_regs[7];
 432         uint32_t fp_vert_regs[7];
 433         uint32_t dither;
 434         uint32_t fp_control;
 435         uint32_t dither_regs[6];
 436         uint32_t fp_debug_0;
 437         uint32_t fp_debug_1;
 438         uint32_t fp_debug_2;
 439         uint32_t fp_margin_color;
 440         uint32_t ramdac_8c0;
 441         uint32_t ramdac_a20;
 442         uint32_t ramdac_a24;
 443         uint32_t ramdac_a34;
 444         uint32_t ctv_regs[38];
 445 };
 446
 447 struct nv04_output_reg {
 448         uint32_t output;
 449         int head;
 450 };
 451
 452 struct nv04_mode_state {
 453         uint32_t bpp;
 454         uint32_t width;
 455         uint32_t height;
 456         uint32_t interlace;
 457         uint32_t repaint0;
 458         uint32_t repaint1;
 459         uint32_t screen;
 460         uint32_t scale;
 461         uint32_t dither;
 462         uint32_t extra;
 463         uint32_t fifo;
 464         uint32_t pixel;
 465         uint32_t horiz;
 466         int arbitration0;
 467         int arbitration1;
 468         uint32_t pll;
 469         uint32_t pllB;
 470         uint32_t vpll;
 471         uint32_t vpll2;
 472         uint32_t vpllB;
 473         uint32_t vpll2B;
 474         uint32_t pllsel;
 475         uint32_t sel_clk;
 476         uint32_t general;
 477         uint32_t crtcOwner;
 478         uint32_t head;
 479         uint32_t head2;
 480         uint32_t cursorConfig;
 481         uint32_t cursor0;
 482         uint32_t cursor1;
 483         uint32_t cursor2;
 484         uint32_t timingH;
 485         uint32_t timingV;
 486         uint32_t displayV;
 487         uint32_t crtcSync;
 488
 489         struct nv04_crtc_reg crtc_reg[2];
 490 };
 491
 492 enum nouveau_card_type {
 493         NV_04      = 0x00,
 494         NV_10      = 0x10,
 495         NV_20      = 0x20,
 496         NV_30      = 0x30,
 497         NV_40      = 0x40,
 498         NV_50      = 0x50,
 499 };
 500
 501 struct drm_nouveau_private {
 502         struct drm_device *dev;
 503         enum {
 504                 NOUVEAU_CARD_INIT_DOWN,
 505                 NOUVEAU_CARD_INIT_DONE,
 506                 NOUVEAU_CARD_INIT_FAILED
 507         } init_state;
 508
 509         /* the card type, takes NV_* as values */
 510         enum nouveau_card_type card_type;
 511         /* exact chipset, derived from NV_PMC_BOOT_0 */
 512         int chipset;
 513         int flags;
 514
 515         void __iomem *mmio;
 516         void __iomem *ramin;
 517         uint32_t ramin_size;
 518
 519         struct nouveau_bo *vga_ram;
 520
 521         struct workqueue_struct *wq;
 522         struct work_struct irq_work;
 523
 524         struct list_head vbl_waiting;
 525
 526         struct {
 527                 struct ttm_global_reference mem_global_ref;
 528                 struct ttm_bo_global_ref bo_global_ref;
 529                 struct ttm_bo_device bdev;
 530                 spinlock_t bo_list_lock;
 531                 struct list_head bo_list;
 532                 atomic_t validate_sequence;
 533         } ttm;
 534
 535         struct fb_info *fbdev_info;
 536
 537         int fifo_alloc_count;
 538         struct nouveau_channel *fifos[NOUVEAU_MAX_CHANNEL_NR];
 539
 540         struct nouveau_engine engine;
 541         struct nouveau_channel *channel;
 542
 543         /* For PFIFO and PGRAPH. */
 544         spinlock_t context_switch_lock;
 545
 546         /* RAMIN configuration, RAMFC, RAMHT and RAMRO offsets */
 547         struct nouveau_gpuobj *ramht;
 548         uint32_t ramin_rsvd_vram;
 549         uint32_t ramht_offset;
 550         uint32_t ramht_size;
 551         uint32_t ramht_bits;
 552         uint32_t ramfc_offset;
 553         uint32_t ramfc_size;
 554         uint32_t ramro_offset;
 555         uint32_t ramro_size;
 556
 557         /* base physical addresses */
 558         uint64_t fb_phys;
 559         uint64_t fb_available_size;
 560         uint64_t fb_mappable_pages;
 561         uint64_t fb_aper_free;
 562
 563         struct {
 564                 enum {
 565                         NOUVEAU_GART_NONE = 0,
 566                         NOUVEAU_GART_AGP,
 567                         NOUVEAU_GART_SGDMA
 568                 } type;
 569                 uint64_t aper_base;
 570                 uint64_t aper_size;
 571                 uint64_t aper_free;
 572
 573                 struct nouveau_gpuobj *sg_ctxdma;
 574                 struct page *sg_dummy_page;
 575                 dma_addr_t sg_dummy_bus;
 576
 577                 /* nottm hack */
 578                 struct drm_ttm_backend *sg_be;
 579                 unsigned long sg_handle;
 580         } gart_info;
 581
 582         /* nv10-nv40 tiling regions */
 583         struct {
 584                 struct nouveau_tile_reg reg[NOUVEAU_MAX_TILE_NR];
 585                 spinlock_t lock;
 586         } tile;
 587
 588         /* G8x/G9x virtual address space */
 589         uint64_t vm_gart_base;
 590         uint64_t vm_gart_size;
 591         uint64_t vm_vram_base;
 592         uint64_t vm_vram_size;
 593         uint64_t vm_end;
 594         struct nouveau_gpuobj *vm_vram_pt[NV50_VM_VRAM_NR];
 595         int vm_vram_pt_nr;
 596         uint64_t vram_sys_base;
 597
 598         /* the mtrr covering the FB */
 599         int fb_mtrr;
 600
 601         struct mem_block *ramin_heap;
 602
 603         /* context table pointed to be NV_PGRAPH_CHANNEL_CTX_TABLE (0x400780) */
 604         uint32_t ctx_table_size;
 605         struct nouveau_gpuobj_ref *ctx_table;
 606
 607         struct list_head gpuobj_list;
 608
 609         struct nvbios vbios;
 610
 611         struct nv04_mode_state mode_reg;
 612         struct nv04_mode_state saved_reg;
 613         uint32_t saved_vga_font[4][16384];
 614         uint32_t crtc_owner;
 615         uint32_t dac_users[4];
 616
 617         struct nouveau_suspend_resume {
 618                 uint32_t fifo_mode;
 619                 uint32_t graph_ctx_control;
 620                 uint32_t graph_state;
 621                 uint32_t *ramin_copy;
 622                 uint64_t ramin_size;
 623         } susres;
 624
 625         struct backlight_device *backlight;
 626
 627         struct nouveau_channel *evo;
 628
 629         struct {
 630                 struct dentry *channel_root;
 631         } debugfs;
 632 };
 633
 634 static inline struct drm_nouveau_private *
 635 nouveau_bdev(struct ttm_bo_device *bd)
 636 {
 637         return container_of(bd, struct drm_nouveau_private, ttm.bdev);
 638 }
 639
 640 static inline int
 641 nouveau_bo_ref(struct nouveau_bo *ref, struct nouveau_bo **pnvbo)
 642 {
 643         struct nouveau_bo *prev;
 644
 645         if (!pnvbo)
 646                 return -EINVAL;
 647         prev = *pnvbo;
 648
 649         *pnvbo = ref ? nouveau_bo(ttm_bo_reference(&ref->bo)) : NULL;
 650         if (prev) {
 651                 struct ttm_buffer_object *bo = &prev->bo;
 652
 653                 ttm_bo_unref(&bo);
 654         }
 655
 656         return 0;
 657 }
 658
 659 #define NOUVEAU_CHECK_INITIALISED_WITH_RETURN do {            \
 660         struct drm_nouveau_private *nv = dev->dev_private;    \
 661         if (nv->init_state != NOUVEAU_CARD_INIT_DONE) {       \
 662                 NV_ERROR(dev, "called without init\n");       \
 663                 return -EINVAL;                               \
 664         }                                                     \
 665 } while (0)
 666
 667 #define NOUVEAU_GET_USER_CHANNEL_WITH_RETURN(id, cl, ch) do {    \
 668         struct drm_nouveau_private *nv = dev->dev_private;       \
 669         if (!nouveau_channel_owner(dev, (cl), (id))) {           \
 670                 NV_ERROR(dev, "pid %d doesn't own channel %d\n", \
 671                          DRM_CURRENTPID, (id));                  \
 672                 return -EPERM;                                   \
 673         }                                                        \
 674         (ch) = nv->fifos[(id)];                                  \
 675 } while (0)
 676
 677 /* nouveau_drv.c */
 678 extern int nouveau_noagp;
 679 extern int nouveau_duallink;
 680 extern int nouveau_uscript_lvds;
 681 extern int nouveau_uscript_tmds;
 682 extern int nouveau_vram_pushbuf;
 683 extern int nouveau_vram_notify;
 684 extern int nouveau_fbpercrtc;
 685 extern int nouveau_tv_disable;
 686 extern char *nouveau_tv_norm;
 687 extern int nouveau_reg_debug;
 688 extern char *nouveau_vbios;
 689 extern int nouveau_ctxfw;
 690 extern int nouveau_ignorelid;
 691 extern int nouveau_nofbaccel;
 692 extern int nouveau_noaccel;
 693 extern int nouveau_override_conntype;
 694
 695 extern int nouveau_pci_suspend(struct pci_dev *pdev, pm_message_t pm_state);
 696 extern int nouveau_pci_resume(struct pci_dev *pdev);
 697
 698 /* nouveau_state.c */
 699 extern void nouveau_preclose(struct drm_device *dev, struct drm_file *);
 700 extern int  nouveau_load(struct drm_device *, unsigned long flags);
 701 extern int  nouveau_firstopen(struct drm_device *);
 702 extern void nouveau_lastclose(struct drm_device *);
 703 extern int  nouveau_unload(struct drm_device *);
 704 extern int  nouveau_ioctl_getparam(struct drm_device *, void *data,
 705                                    struct drm_file *);
 706 extern int  nouveau_ioctl_setparam(struct drm_device *, void *data,
 707                                    struct drm_file *);
 708 extern bool nouveau_wait_until(struct drm_device *, uint64_t timeout,
 709                                uint32_t reg, uint32_t mask, uint32_t val);
 710 extern bool nouveau_wait_for_idle(struct drm_device *);
 711 extern int  nouveau_card_init(struct drm_device *);
 712
 713 /* nouveau_mem.c */
 714 extern int  nouveau_mem_init_heap(struct mem_block **, uint64_t start,
 715                                  uint64_t size);
 716 extern struct mem_block *nouveau_mem_alloc_block(struct mem_block *,
 717                                                  uint64_t size, int align2,
 718                                                  struct drm_file *, int tail);
 719 extern void nouveau_mem_takedown(struct mem_block **heap);
 720 extern void nouveau_mem_free_block(struct mem_block *);
 721 extern uint64_t nouveau_mem_fb_amount(struct drm_device *);
 722 extern void nouveau_mem_release(struct drm_file *, struct mem_block *heap);
 723 extern int  nouveau_mem_init(struct drm_device *);
 724 extern int  nouveau_mem_init_agp(struct drm_device *);
 725 extern void nouveau_mem_close(struct drm_device *);
 726 extern struct nouveau_tile_reg *nv10_mem_set_tiling(struct drm_device *dev,
 727                                                     uint32_t addr,
 728                                                     uint32_t size,
 729                                                     uint32_t pitch);
 730 extern void nv10_mem_expire_tiling(struct drm_device *dev,
 731                                    struct nouveau_tile_reg *tile,
 732                                    struct nouveau_fence *fence);
 733 extern int  nv50_mem_vm_bind_linear(struct drm_device *, uint64_t virt,
 734                                     uint32_t size, uint32_t flags,
 735                                     uint64_t phys);
 736 extern void nv50_mem_vm_unbind(struct drm_device *, uint64_t virt,
 737                                uint32_t size);
 738
 739 /* nouveau_notifier.c */
 740 extern int  nouveau_notifier_init_channel(struct nouveau_channel *);
 741 extern void nouveau_notifier_takedown_channel(struct nouveau_channel *);
 742 extern int  nouveau_notifier_alloc(struct nouveau_channel *, uint32_t handle,
 743                                    int cout, uint32_t *offset);
 744 extern int  nouveau_notifier_offset(struct nouveau_gpuobj *, uint32_t *);
 745 extern int  nouveau_ioctl_notifier_alloc(struct drm_device *, void *data,
 746                                          struct drm_file *);
 747 extern int  nouveau_ioctl_notifier_free(struct drm_device *, void *data,
 748                                         struct drm_file *);
 749
 750 /* nouveau_channel.c */
 751 extern struct drm_ioctl_desc nouveau_ioctls[];
 752 extern int nouveau_max_ioctl;
 753 extern void nouveau_channel_cleanup(struct drm_device *, struct drm_file *);
 754 extern int  nouveau_channel_owner(struct drm_device *, struct drm_file *,
 755                                   int channel);
 756 extern int  nouveau_channel_alloc(struct drm_device *dev,
 757                                   struct nouveau_channel **chan,
 758                                   struct drm_file *file_priv,
 759                                   uint32_t fb_ctxdma, uint32_t tt_ctxdma);
 760 extern void nouveau_channel_free(struct nouveau_channel *);
 761
 762 /* nouveau_object.c */
 763 extern int  nouveau_gpuobj_early_init(struct drm_device *);
 764 extern int  nouveau_gpuobj_init(struct drm_device *);
 765 extern void nouveau_gpuobj_takedown(struct drm_device *);
 766 extern void nouveau_gpuobj_late_takedown(struct drm_device *);
 767 extern int  nouveau_gpuobj_suspend(struct drm_device *dev);
 768 extern void nouveau_gpuobj_suspend_cleanup(struct drm_device *dev);
 769 extern void nouveau_gpuobj_resume(struct drm_device *dev);
 770 extern int nouveau_gpuobj_channel_init(struct nouveau_channel *,
 771                                        uint32_t vram_h, uint32_t tt_h);
 772 extern void nouveau_gpuobj_channel_takedown(struct nouveau_channel *);
 773 extern int nouveau_gpuobj_new(struct drm_device *, struct nouveau_channel *,
 774                               uint32_t size, int align, uint32_t flags,
 775                               struct nouveau_gpuobj **);
 776 extern int nouveau_gpuobj_del(struct drm_device *, struct nouveau_gpuobj **);
 777 extern int nouveau_gpuobj_ref_add(struct drm_device *, struct nouveau_channel *,
 778                                   uint32_t handle, struct nouveau_gpuobj *,
 779                                   struct nouveau_gpuobj_ref **);
 780 extern int nouveau_gpuobj_ref_del(struct drm_device *,
 781                                   struct nouveau_gpuobj_ref **);
 782 extern int nouveau_gpuobj_ref_find(struct nouveau_channel *, uint32_t handle,
 783                                    struct nouveau_gpuobj_ref **ref_ret);
 784 extern int nouveau_gpuobj_new_ref(struct drm_device *,
 785                                   struct nouveau_channel *alloc_chan,
 786                                   struct nouveau_channel *ref_chan,
 787                                   uint32_t handle, uint32_t size, int align,
 788                                   uint32_t flags, struct nouveau_gpuobj_ref **);
 789 extern int nouveau_gpuobj_new_fake(struct drm_device *,
 790                                    uint32_t p_offset, uint32_t b_offset,
 791                                    uint32_t size, uint32_t flags,
 792                                    struct nouveau_gpuobj **,
 793                                    struct nouveau_gpuobj_ref**);
 794 extern int nouveau_gpuobj_dma_new(struct nouveau_channel *, int class,
 795                                   uint64_t offset, uint64_t size, int access,
 796                                   int target, struct nouveau_gpuobj **);
 797 extern int nouveau_gpuobj_gart_dma_new(struct nouveau_channel *,
 798                                        uint64_t offset, uint64_t size,
 799                                        int access, struct nouveau_gpuobj **,
 800                                        uint32_t *o_ret);
 801 extern int nouveau_gpuobj_gr_new(struct nouveau_channel *, int class,
 802                                  struct nouveau_gpuobj **);
 803 extern int nouveau_gpuobj_sw_new(struct nouveau_channel *, int class,
 804                                  struct nouveau_gpuobj **);
 805 extern int nouveau_ioctl_grobj_alloc(struct drm_device *, void *data,
 806                                      struct drm_file *);
 807 extern int nouveau_ioctl_gpuobj_free(struct drm_device *, void *data,
 808                                      struct drm_file *);
 809
 810 /* nouveau_irq.c */
 811 extern irqreturn_t nouveau_irq_handler(DRM_IRQ_ARGS);
 812 extern void        nouveau_irq_preinstall(struct drm_device *);
 813 extern int         nouveau_irq_postinstall(struct drm_device *);
 814 extern void        nouveau_irq_uninstall(struct drm_device *);
 815
 816 /* nouveau_sgdma.c */
 817 extern int nouveau_sgdma_init(struct drm_device *);
 818 extern void nouveau_sgdma_takedown(struct drm_device *);
 819 extern int nouveau_sgdma_get_page(struct drm_device *, uint32_t offset,
 820                                   uint32_t *page);
 821 extern struct ttm_backend *nouveau_sgdma_init_ttm(struct drm_device *);
 822
 823 /* nouveau_debugfs.c */
 824 #if defined(CONFIG_DRM_NOUVEAU_DEBUG)
 825 extern int  nouveau_debugfs_init(struct drm_minor *);
 826 extern void nouveau_debugfs_takedown(struct drm_minor *);
 827 extern int  nouveau_debugfs_channel_init(struct nouveau_channel *);
 828 extern void nouveau_debugfs_channel_fini(struct nouveau_channel *);
 829 #else
 830 static inline int
 831 nouveau_debugfs_init(struct drm_minor *minor)
 832 {
 833         return 0;
 834 }
 835
 836 static inline void nouveau_debugfs_takedown(struct drm_minor *minor)
 837 {
 838 }
 839
 840 static inline int
 841 nouveau_debugfs_channel_init(struct nouveau_channel *chan)
 842 {
 843         return 0;
 844 }
 845
 846 static inline void
 847 nouveau_debugfs_channel_fini(struct nouveau_channel *chan)
 848 {
 849 }
 850 #endif
 851
 852 /* nouveau_dma.c */
 853 extern void nouveau_dma_pre_init(struct nouveau_channel *);
 854 extern int  nouveau_dma_init(struct nouveau_channel *);
 855 extern int  nouveau_dma_wait(struct nouveau_channel *, int slots, int size);
 856
 857 /* nouveau_acpi.c */
 858 #if defined(CONFIG_ACPI)
 859 void nouveau_register_dsm_handler(void);
 860 void nouveau_unregister_dsm_handler(void);
 861 #else
 862 static inline void nouveau_register_dsm_handler(void) {}
 863 static inline void nouveau_unregister_dsm_handler(void) {}
 864 #endif
 865
 866 /* nouveau_backlight.c */
 867 #ifdef CONFIG_DRM_NOUVEAU_BACKLIGHT
 868 extern int nouveau_backlight_init(struct drm_device *);
 869 extern void nouveau_backlight_exit(struct drm_device *);
 870 #else
 871 static inline int nouveau_backlight_init(struct drm_device *dev)
 872 {
 873         return 0;
 874 }
 875
 876 static inline void nouveau_backlight_exit(struct drm_device *dev) { }
 877 #endif
 878
 879 /* nouveau_bios.c */
 880 extern int nouveau_bios_init(struct drm_device *);
 881 extern void nouveau_bios_takedown(struct drm_device *dev);
 882 extern int nouveau_run_vbios_init(struct drm_device *);
 883 extern void nouveau_bios_run_init_table(struct drm_device *, uint16_t table,
 884                                         struct dcb_entry *);
 885 extern struct dcb_gpio_entry *nouveau_bios_gpio_entry(struct drm_device *,
 886                                                       enum dcb_gpio_tag);
 887 extern struct dcb_connector_table_entry *
 888 nouveau_bios_connector_entry(struct drm_device *, int index);
 889 extern int get_pll_limits(struct drm_device *, uint32_t limit_match,
 890                           struct pll_lims *);
 891 extern int nouveau_bios_run_display_table(struct drm_device *,
 892                                           struct dcb_entry *,
 893                                           uint32_t script, int pxclk);
 894 extern void *nouveau_bios_dp_table(struct drm_device *, struct dcb_entry *,
 895                                    int *length);
 896 extern bool nouveau_bios_fp_mode(struct drm_device *, struct drm_display_mode *);
 897 extern uint8_t *nouveau_bios_embedded_edid(struct drm_device *);
 898 extern int nouveau_bios_parse_lvds_table(struct drm_device *, int pxclk,
 899                                          bool *dl, bool *if_is_24bit);
 900 extern int run_tmds_table(struct drm_device *, struct dcb_entry *,
 901                           int head, int pxclk);
 902 extern int call_lvds_script(struct drm_device *, struct dcb_entry *, int head,
 903                             enum LVDS_script, int pxclk);
 904
 905 /* nouveau_ttm.c */
 906 int nouveau_ttm_global_init(struct drm_nouveau_private *);
 907 void nouveau_ttm_global_release(struct drm_nouveau_private *);
 908 int nouveau_ttm_mmap(struct file *, struct vm_area_struct *);
 909
 910 /* nouveau_dp.c */
 911 int nouveau_dp_auxch(struct nouveau_i2c_chan *auxch, int cmd, int addr,
 912                      uint8_t *data, int data_nr);
 913 bool nouveau_dp_detect(struct drm_encoder *);
 914 bool nouveau_dp_link_train(struct drm_encoder *);
 915
 916 /* nv04_fb.c */
 917 extern int  nv04_fb_init(struct drm_device *);
 918 extern void nv04_fb_takedown(struct drm_device *);
 919
 920 /* nv10_fb.c */
 921 extern int  nv10_fb_init(struct drm_device *);
 922 extern void nv10_fb_takedown(struct drm_device *);
 923 extern void nv10_fb_set_region_tiling(struct drm_device *, int, uint32_t,
 924                                       uint32_t, uint32_t);
 925
 926 /* nv40_fb.c */
 927 extern int  nv40_fb_init(struct drm_device *);
 928 extern void nv40_fb_takedown(struct drm_device *);
 929 extern void nv40_fb_set_region_tiling(struct drm_device *, int, uint32_t,
 930                                       uint32_t, uint32_t);
 931
 932 /* nv50_fb.c */
 933 extern int  nv50_fb_init(struct drm_device *);
 934 extern void nv50_fb_takedown(struct drm_device *);
 935
 936 /* nv04_fifo.c */
 937 extern int  nv04_fifo_init(struct drm_device *);
 938 extern void nv04_fifo_disable(struct drm_device *);
 939 extern void nv04_fifo_enable(struct drm_device *);
 940 extern bool nv04_fifo_reassign(struct drm_device *, bool);
 941 extern bool nv04_fifo_cache_flush(struct drm_device *);
 942 extern bool nv04_fifo_cache_pull(struct drm_device *, bool);
 943 extern int  nv04_fifo_channel_id(struct drm_device *);
 944 extern int  nv04_fifo_create_context(struct nouveau_channel *);
 945 extern void nv04_fifo_destroy_context(struct nouveau_channel *);
 946 extern int  nv04_fifo_load_context(struct nouveau_channel *);
 947 extern int  nv04_fifo_unload_context(struct drm_device *);
 948
 949 /* nv10_fifo.c */
 950 extern int  nv10_fifo_init(struct drm_device *);
 951 extern int  nv10_fifo_channel_id(struct drm_device *);
 952 extern int  nv10_fifo_create_context(struct nouveau_channel *);
 953 extern void nv10_fifo_destroy_context(struct nouveau_channel *);
 954 extern int  nv10_fifo_load_context(struct nouveau_channel *);
 955 extern int  nv10_fifo_unload_context(struct drm_device *);
 956
 957 /* nv40_fifo.c */
 958 extern int  nv40_fifo_init(struct drm_device *);
 959 extern int  nv40_fifo_create_context(struct nouveau_channel *);
 960 extern void nv40_fifo_destroy_context(struct nouveau_channel *);
 961 extern int  nv40_fifo_load_context(struct nouveau_channel *);
 962 extern int  nv40_fifo_unload_context(struct drm_device *);
 963
 964 /* nv50_fifo.c */
 965 extern int  nv50_fifo_init(struct drm_device *);
 966 extern void nv50_fifo_takedown(struct drm_device *);
 967 extern int  nv50_fifo_channel_id(struct drm_device *);
 968 extern int  nv50_fifo_create_context(struct nouveau_channel *);
 969 extern void nv50_fifo_destroy_context(struct nouveau_channel *);
 970 extern int  nv50_fifo_load_context(struct nouveau_channel *);
 971 extern int  nv50_fifo_unload_context(struct drm_device *);
 972
 973 /* nv04_graph.c */
 974 extern struct nouveau_pgraph_object_class nv04_graph_grclass[];
 975 extern int  nv04_graph_init(struct drm_device *);
 976 extern void nv04_graph_takedown(struct drm_device *);
 977 extern void nv04_graph_fifo_access(struct drm_device *, bool);
 978 extern struct nouveau_channel *nv04_graph_channel(struct drm_device *);
 979 extern int  nv04_graph_create_context(struct nouveau_channel *);
 980 extern void nv04_graph_destroy_context(struct nouveau_channel *);
 981 extern int  nv04_graph_load_context(struct nouveau_channel *);
 982 extern int  nv04_graph_unload_context(struct drm_device *);
 983 extern void nv04_graph_context_switch(struct drm_device *);
 984
 985 /* nv10_graph.c */
 986 extern struct nouveau_pgraph_object_class nv10_graph_grclass[];
 987 extern int  nv10_graph_init(struct drm_device *);
 988 extern void nv10_graph_takedown(struct drm_device *);
 989 extern struct nouveau_channel *nv10_graph_channel(struct drm_device *);
 990 extern int  nv10_graph_create_context(struct nouveau_channel *);
 991 extern void nv10_graph_destroy_context(struct nouveau_channel *);
 992 extern int  nv10_graph_load_context(struct nouveau_channel *);
 993 extern int  nv10_graph_unload_context(struct drm_device *);
 994 extern void nv10_graph_context_switch(struct drm_device *);
 995 extern void nv10_graph_set_region_tiling(struct drm_device *, int, uint32_t,
 996                                          uint32_t, uint32_t);
 997
 998 /* nv20_graph.c */
 999 extern struct nouveau_pgraph_object_class nv20_graph_grclass[];
1000 extern struct nouveau_pgraph_object_class nv30_graph_grclass[];
1001 extern int  nv20_graph_create_context(struct nouveau_channel *);
1002 extern void nv20_graph_destroy_context(struct nouveau_channel *);
1003 extern int  nv20_graph_load_context(struct nouveau_channel *);
1004 extern int  nv20_graph_unload_context(struct drm_device *);
1005 extern int  nv20_graph_init(struct drm_device *);
1006 extern void nv20_graph_takedown(struct drm_device *);
1007 extern int  nv30_graph_init(struct drm_device *);
1008 extern void nv20_graph_set_region_tiling(struct drm_device *, int, uint32_t,
1009                                          uint32_t, uint32_t);
1010
1011 /* nv40_graph.c */
1012 extern struct nouveau_pgraph_object_class nv40_graph_grclass[];
1013 extern int  nv40_graph_init(struct drm_device *);
1014 extern void nv40_graph_takedown(struct drm_device *);
1015 extern struct nouveau_channel *nv40_graph_channel(struct drm_device *);
1016 extern int  nv40_graph_create_context(struct nouveau_channel *);
1017 extern void nv40_graph_destroy_context(struct nouveau_channel *);
1018 extern int  nv40_graph_load_context(struct nouveau_channel *);
1019 extern int  nv40_graph_unload_context(struct drm_device *);
1020 extern void nv40_grctx_init(struct nouveau_grctx *);
1021 extern void nv40_graph_set_region_tiling(struct drm_device *, int, uint32_t,
1022                                          uint32_t, uint32_t);
1023
1024 /* nv50_graph.c */
1025 extern struct nouveau_pgraph_object_class nv50_graph_grclass[];
1026 extern int  nv50_graph_init(struct drm_device *);
1027 extern void nv50_graph_takedown(struct drm_device *);
1028 extern void nv50_graph_fifo_access(struct drm_device *, bool);
1029 extern struct nouveau_channel *nv50_graph_channel(struct drm_device *);
1030 extern int  nv50_graph_create_context(struct nouveau_channel *);
1031 extern void nv50_graph_destroy_context(struct nouveau_channel *);
1032 extern int  nv50_graph_load_context(struct nouveau_channel *);
1033 extern int  nv50_graph_unload_context(struct drm_device *);
1034 extern void nv50_graph_context_switch(struct drm_device *);
1035 extern int  nv50_grctx_init(struct nouveau_grctx *);
1036
1037 /* nouveau_grctx.c */
1038 extern int  nouveau_grctx_prog_load(struct drm_device *);
1039 extern void nouveau_grctx_vals_load(struct drm_device *,
1040                                     struct nouveau_gpuobj *);
1041 extern void nouveau_grctx_fini(struct drm_device *);
1042
1043 /* nv04_instmem.c */
1044 extern int  nv04_instmem_init(struct drm_device *);
1045 extern void nv04_instmem_takedown(struct drm_device *);
1046 extern int  nv04_instmem_suspend(struct drm_device *);
1047 extern void nv04_instmem_resume(struct drm_device *);
1048 extern int  nv04_instmem_populate(struct drm_device *, struct nouveau_gpuobj *,
1049                                   uint32_t *size);
1050 extern void nv04_instmem_clear(struct drm_device *, struct nouveau_gpuobj *);
1051 extern int  nv04_instmem_bind(struct drm_device *, struct nouveau_gpuobj *);
1052 extern int  nv04_instmem_unbind(struct drm_device *, struct nouveau_gpuobj *);
1053 extern void nv04_instmem_prepare_access(struct drm_device *, bool write);
1054 extern void nv04_instmem_finish_access(struct drm_device *);
1055
1056 /* nv50_instmem.c */
1057 extern int  nv50_instmem_init(struct drm_device *);
1058 extern void nv50_instmem_takedown(struct drm_device *);
1059 extern int  nv50_instmem_suspend(struct drm_device *);
1060 extern void nv50_instmem_resume(struct drm_device *);
1061 extern int  nv50_instmem_populate(struct drm_device *, struct nouveau_gpuobj *,
1062                                   uint32_t *size);
1063 extern void nv50_instmem_clear(struct drm_device *, struct nouveau_gpuobj *);
1064 extern int  nv50_instmem_bind(struct drm_device *, struct nouveau_gpuobj *);
1065 extern int  nv50_instmem_unbind(struct drm_device *, struct nouveau_gpuobj *);
1066 extern void nv50_instmem_prepare_access(struct drm_device *, bool write);
1067 extern void nv50_instmem_finish_access(struct drm_device *);
1068
1069 /* nv04_mc.c */
1070 extern int  nv04_mc_init(struct drm_device *);
1071 extern void nv04_mc_takedown(struct drm_device *);
1072
1073 /* nv40_mc.c */
1074 extern int  nv40_mc_init(struct drm_device *);
1075 extern void nv40_mc_takedown(struct drm_device *);
1076
1077 /* nv50_mc.c */
1078 extern int  nv50_mc_init(struct drm_device *);
1079 extern void nv50_mc_takedown(struct drm_device *);
1080
1081 /* nv04_timer.c */
1082 extern int  nv04_timer_init(struct drm_device *);
1083 extern uint64_t nv04_timer_read(struct drm_device *);
1084 extern void nv04_timer_takedown(struct drm_device *);
1085
1086 extern long nouveau_compat_ioctl(struct file *file, unsigned int cmd,
1087                                  unsigned long arg);
1088
1089 /* nv04_dac.c */
1090 extern int nv04_dac_create(struct drm_device *dev, struct dcb_entry *entry);
1091 extern uint32_t nv17_dac_sample_load(struct drm_encoder *encoder);
1092 extern int nv04_dac_output_offset(struct drm_encoder *encoder);
1093 extern void nv04_dac_update_dacclk(struct drm_encoder *encoder, bool enable);
1094
1095 /* nv04_dfp.c */
1096 extern int nv04_dfp_create(struct drm_device *dev, struct dcb_entry *entry);
1097 extern int nv04_dfp_get_bound_head(struct drm_device *dev, struct dcb_entry *dcbent);
1098 extern void nv04_dfp_bind_head(struct drm_device *dev, struct dcb_entry *dcbent,
1099                                int head, bool dl);
1100 extern void nv04_dfp_disable(struct drm_device *dev, int head);
1101 extern void nv04_dfp_update_fp_control(struct drm_encoder *encoder, int mode);
1102
1103 /* nv04_tv.c */
1104 extern int nv04_tv_identify(struct drm_device *dev, int i2c_index);
1105 extern int nv04_tv_create(struct drm_device *dev, struct dcb_entry *entry);
1106
1107 /* nv17_tv.c */
1108 extern int nv17_tv_create(struct drm_device *dev, struct dcb_entry *entry);
1109
1110 /* nv04_display.c */
1111 extern int nv04_display_create(struct drm_device *);
1112 extern void nv04_display_destroy(struct drm_device *);
1113 extern void nv04_display_restore(struct drm_device *);
1114
1115 /* nv04_crtc.c */
1116 extern int nv04_crtc_create(struct drm_device *, int index);
1117
1118 /* nouveau_bo.c */
1119 extern struct ttm_bo_driver nouveau_bo_driver;
1120 extern int nouveau_bo_new(struct drm_device *, struct nouveau_channel *,
1121                           int size, int align, uint32_t flags,
1122                           uint32_t tile_mode, uint32_t tile_flags,
1123                           bool no_vm, bool mappable, struct nouveau_bo **);
1124 extern int nouveau_bo_pin(struct nouveau_bo *, uint32_t flags);
1125 extern int nouveau_bo_unpin(struct nouveau_bo *);
1126 extern int nouveau_bo_map(struct nouveau_bo *);
1127 extern void nouveau_bo_unmap(struct nouveau_bo *);
1128 extern void nouveau_bo_placement_set(struct nouveau_bo *, uint32_t type,
1129                                      uint32_t busy);
1130 extern u16 nouveau_bo_rd16(struct nouveau_bo *nvbo, unsigned index);
1131 extern void nouveau_bo_wr16(struct nouveau_bo *nvbo, unsigned index, u16 val);
1132 extern u32 nouveau_bo_rd32(struct nouveau_bo *nvbo, unsigned index);
1133 extern void nouveau_bo_wr32(struct nouveau_bo *nvbo, unsigned index, u32 val);
1134
1135 /* nouveau_fence.c */
1136 struct nouveau_fence;
1137 extern int nouveau_fence_init(struct nouveau_channel *);
1138 extern void nouveau_fence_fini(struct nouveau_channel *);
1139 extern void nouveau_fence_update(struct nouveau_channel *);
1140 extern int nouveau_fence_new(struct nouveau_channel *, struct nouveau_fence **,
1141                              bool emit);
1142 extern int nouveau_fence_emit(struct nouveau_fence *);
1143 struct nouveau_channel *nouveau_fence_channel(struct nouveau_fence *);
1144 extern bool nouveau_fence_signalled(void *obj, void *arg);
1145 extern int nouveau_fence_wait(void *obj, void *arg, bool lazy, bool intr);
1146 extern int nouveau_fence_flush(void *obj, void *arg);
1147 extern void nouveau_fence_unref(void **obj);
1148 extern void *nouveau_fence_ref(void *obj);
1149 extern void nouveau_fence_handler(struct drm_device *dev, int channel);
1150
1151 /* nouveau_gem.c */
1152 extern int nouveau_gem_new(struct drm_device *, struct nouveau_channel *,
1153                            int size, int align, uint32_t flags,
1154                            uint32_t tile_mode, uint32_t tile_flags,
1155                            bool no_vm, bool mappable, struct nouveau_bo **);
1156 extern int nouveau_gem_object_new(struct drm_gem_object *);
1157 extern void nouveau_gem_object_del(struct drm_gem_object *);
1158 extern int nouveau_gem_ioctl_new(struct drm_device *, void *,
1159                                  struct drm_file *);
1160 extern int nouveau_gem_ioctl_pushbuf(struct drm_device *, void *,
1161                                      struct drm_file *);
1162 extern int nouveau_gem_ioctl_cpu_prep(struct drm_device *, void *,
1163                                       struct drm_file *);
1164 extern int nouveau_gem_ioctl_cpu_fini(struct drm_device *, void *,
1165                                       struct drm_file *);
1166 extern int nouveau_gem_ioctl_info(struct drm_device *, void *,
1167                                   struct drm_file *);
1168
1169 /* nv17_gpio.c */
1170 int nv17_gpio_get(struct drm_device *dev, enum dcb_gpio_tag tag);
1171 int nv17_gpio_set(struct drm_device *dev, enum dcb_gpio_tag tag, int state);
1172
1173 #ifndef ioread32_native
1174 #ifdef __BIG_ENDIAN
1175 #define ioread16_native ioread16be
1176 #define iowrite16_native iowrite16be
1177 #define ioread32_native  ioread32be
1178 #define iowrite32_native iowrite32be
1179 #else /* def __BIG_ENDIAN */
1180 #define ioread16_native ioread16
1181 #define iowrite16_native iowrite16
1182 #define ioread32_native  ioread32
1183 #define iowrite32_native iowrite32
1184 #endif /* def __BIG_ENDIAN else */
1185 #endif /* !ioread32_native */
1186
1187 /* channel control reg access */
1188 static inline u32 nvchan_rd32(struct nouveau_channel *chan, unsigned reg)
1189 {
1190         return ioread32_native(chan->user + reg);
1191 }
1192
1193 static inline void nvchan_wr32(struct nouveau_channel *chan,
1194                                                         unsigned reg, u32 val)
1195 {
1196         iowrite32_native(val, chan->user + reg);
1197 }
1198
1199 /* register access */
1200 static inline u32 nv_rd32(struct drm_device *dev, unsigned reg)
1201 {
1202         struct drm_nouveau_private *dev_priv = dev->dev_private;
1203         return ioread32_native(dev_priv->mmio + reg);
1204 }
1205
1206 static inline void nv_wr32(struct drm_device *dev, unsigned reg, u32 val)
1207 {
1208         struct drm_nouveau_private *dev_priv = dev->dev_private;
1209         iowrite32_native(val, dev_priv->mmio + reg);
1210 }
1211
1212 static inline u8 nv_rd08(struct drm_device *dev, unsigned reg)
1213 {
1214         struct drm_nouveau_private *dev_priv = dev->dev_private;
1215         return ioread8(dev_priv->mmio + reg);
1216 }
1217
1218 static inline void nv_wr08(struct drm_device *dev, unsigned reg, u8 val)
1219 {
1220         struct drm_nouveau_private *dev_priv = dev->dev_private;
1221         iowrite8(val, dev_priv->mmio + reg);
1222 }
1223
1224 #define nv_wait(reg, mask, val) \
1225         nouveau_wait_until(dev, 2000000000ULL, (reg), (mask), (val))
1226
1227 /* PRAMIN access */
1228 static inline u32 nv_ri32(struct drm_device *dev, unsigned offset)
1229 {
1230         struct drm_nouveau_private *dev_priv = dev->dev_private;
1231         return ioread32_native(dev_priv->ramin + offset);
1232 }
1233
1234 static inline void nv_wi32(struct drm_device *dev, unsigned offset, u32 val)
1235 {
1236         struct drm_nouveau_private *dev_priv = dev->dev_private;
1237         iowrite32_native(val, dev_priv->ramin + offset);
1238 }
1239
1240 /* object access */
1241 static inline u32 nv_ro32(struct drm_device *dev, struct nouveau_gpuobj *obj,
1242                                 unsigned index)
1243 {
1244         return nv_ri32(dev, obj->im_pramin->start + index * 4);
1245 }
1246
1247 static inline void nv_wo32(struct drm_device *dev, struct nouveau_gpuobj *obj,
1248                                 unsigned index, u32 val)
1249 {
1250         nv_wi32(dev, obj->im_pramin->start + index * 4, val);
1251 }
1252
1253 /*
1254  * Logging
1255  * Argument d is (struct drm_device *).
1256  */
1257 #define NV_PRINTK(level, d, fmt, arg...) \
1258         printk(level "[" DRM_NAME "] " DRIVER_NAME " %s: " fmt, \
1259                                         pci_name(d->pdev), ##arg)
1260 #ifndef NV_DEBUG_NOTRACE
1261 #define NV_DEBUG(d, fmt, arg...) do {                                          \
1262         if (drm_debug & DRM_UT_DRIVER) {                                       \
1263                 NV_PRINTK(KERN_DEBUG, d, "%s:%d - " fmt, __func__,             \
1264                           __LINE__, ##arg);                                    \
1265         }                                                                      \
1266 } while (0)
1267 #define NV_DEBUG_KMS(d, fmt, arg...) do {                                      \
1268         if (drm_debug & DRM_UT_KMS) {                                          \
1269                 NV_PRINTK(KERN_DEBUG, d, "%s:%d - " fmt, __func__,             \
1270                           __LINE__, ##arg);                                    \
1271         }                                                                      \
1272 } while (0)
1273 #else
1274 #define NV_DEBUG(d, fmt, arg...) do {                                          \
1275         if (drm_debug & DRM_UT_DRIVER)                                         \
1276                 NV_PRINTK(KERN_DEBUG, d, fmt, ##arg);                          \
1277 } while (0)
1278 #define NV_DEBUG_KMS(d, fmt, arg...) do {                                      \
1279         if (drm_debug & DRM_UT_KMS)                                            \
1280                 NV_PRINTK(KERN_DEBUG, d, fmt, ##arg);                          \
1281 } while (0)
1282 #endif
1283 #define NV_ERROR(d, fmt, arg...) NV_PRINTK(KERN_ERR, d, fmt, ##arg)
1284 #define NV_INFO(d, fmt, arg...) NV_PRINTK(KERN_INFO, d, fmt, ##arg)
1285 #define NV_TRACEWARN(d, fmt, arg...) NV_PRINTK(KERN_NOTICE, d, fmt, ##arg)
1286 #define NV_TRACE(d, fmt, arg...) NV_PRINTK(KERN_INFO, d, fmt, ##arg)
1287 #define NV_WARN(d, fmt, arg...) NV_PRINTK(KERN_WARNING, d, fmt, ##arg)
1288
1289 /* nouveau_reg_debug bitmask */
1290 enum {
1291         NOUVEAU_REG_DEBUG_MC             = 0x1,
1292         NOUVEAU_REG_DEBUG_VIDEO          = 0x2,
1293         NOUVEAU_REG_DEBUG_FB             = 0x4,
1294         NOUVEAU_REG_DEBUG_EXTDEV         = 0x8,
1295         NOUVEAU_REG_DEBUG_CRTC           = 0x10,
1296         NOUVEAU_REG_DEBUG_RAMDAC         = 0x20,
1297         NOUVEAU_REG_DEBUG_VGACRTC        = 0x40,
1298         NOUVEAU_REG_DEBUG_RMVIO          = 0x80,
1299         NOUVEAU_REG_DEBUG_VGAATTR        = 0x100,
1300         NOUVEAU_REG_DEBUG_EVO            = 0x200,
1301 };
1302
1303 #define NV_REG_DEBUG(type, dev, fmt, arg...) do { \
1304         if (nouveau_reg_debug & NOUVEAU_REG_DEBUG_##type) \
1305                 NV_PRINTK(KERN_DEBUG, dev, "%s: " fmt, __func__, ##arg); \
1306 } while (0)
1307
1308 static inline bool
1309 nv_two_heads(struct drm_device *dev)
1310 {
1311         struct drm_nouveau_private *dev_priv = dev->dev_private;
1312         const int impl = dev->pci_device & 0x0ff0;
1313
1314         if (dev_priv->card_type >= NV_10 && impl != 0x0100 &&
1315             impl != 0x0150 && impl != 0x01a0 && impl != 0x0200)
1316                 return true;
1317
1318         return false;
1319 }
1320
1321 static inline bool
1322 nv_gf4_disp_arch(struct drm_device *dev)
1323 {
1324         return nv_two_heads(dev) && (dev->pci_device & 0x0ff0) != 0x0110;
1325 }
1326
1327 static inline bool
1328 nv_two_reg_pll(struct drm_device *dev)
1329 {
1330         struct drm_nouveau_private *dev_priv = dev->dev_private;
1331         const int impl = dev->pci_device & 0x0ff0;
1332
1333         if (impl == 0x0310 || impl == 0x0340 || dev_priv->card_type >= NV_40)
1334                 return true;
1335         return false;
1336 }
1337
1338 #define NV_SW                                                        0x0000506e
1339 #define NV_SW_DMA_SEMAPHORE                                          0x00000060
1340 #define NV_SW_SEMAPHORE_OFFSET                                       0x00000064
1341 #define NV_SW_SEMAPHORE_ACQUIRE                                      0x00000068
1342 #define NV_SW_SEMAPHORE_RELEASE                                      0x0000006c
1343 #define NV_SW_DMA_VBLSEM                                             0x0000018c
1344 #define NV_SW_VBLSEM_OFFSET                                          0x00000400
1345 #define NV_SW_VBLSEM_RELEASE_VALUE                                   0x00000404
1346 #define NV_SW_VBLSEM_RELEASE                                         0x00000408
1347
1348 #endif /* __NOUVEAU_DRV_H__ */