drivers/gpu/drm/nouveau/nouveau_bios.c

   1 /*
   2  * Copyright 2005-2006 Erik Waling
   3  * Copyright 2006 Stephane Marchesin
   4  * Copyright 2007-2009 Stuart Bennett
   5  *
   6  * Permission is hereby granted, free of charge, to any person obtaining a
   7  * copy of this software and associated documentation files (the "Software"),
   8  * to deal in the Software without restriction, including without limitation
   9  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
  10  * and/or sell copies of the Software, and to permit persons to whom the
  11  * Software is furnished to do so, subject to the following conditions:
  12  *
  13  * The above copyright notice and this permission notice shall be included in
  14  * all copies or substantial portions of the Software.
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  19  * THE AUTHORS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY,
  20  * WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF
  21  * OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  22  * SOFTWARE.
  23  */
  24
  25 #include "drmP.h"
  26 #define NV_DEBUG_NOTRACE
  27 #include "nouveau_drv.h"
  28 #include "nouveau_hw.h"
  29 #include "nouveau_encoder.h"
  30
  31 /* these defines are made up */
  32 #define NV_CIO_CRE_44_HEADA 0x0
  33 #define NV_CIO_CRE_44_HEADB 0x3
  34 #define FEATURE_MOBILE 0x10     /* also FEATURE_QUADRO for BMP */
  35 #define LEGACY_I2C_CRT 0x80
  36 #define LEGACY_I2C_PANEL 0x81
  37 #define LEGACY_I2C_TV 0x82
  38
  39 #define EDID1_LEN 128
  40
  41 #define BIOSLOG(sip, fmt, arg...) NV_DEBUG(sip->dev, fmt, ##arg)
  42 #define LOG_OLD_VALUE(x)
  43
  44 #define ROM16(x) le16_to_cpu(*(uint16_t *)&(x))
  45 #define ROM32(x) le32_to_cpu(*(uint32_t *)&(x))
  46
  47 struct init_exec {
  48         bool execute;
  49         bool repeat;
  50 };
  51
  52 static bool nv_cksum(const uint8_t *data, unsigned int length)
  53 {
  54         /*
  55          * There's a few checksums in the BIOS, so here's a generic checking
  56          * function.
  57          */
  58         int i;
  59         uint8_t sum = 0;
  60
  61         for (i = 0; i < length; i++)
  62                 sum += data[i];
  63
  64         if (sum)
  65                 return true;
  66
  67         return false;
  68 }
  69
  70 static int
  71 score_vbios(struct drm_device *dev, const uint8_t *data, const bool writeable)
  72 {
  73         if (!(data[0] == 0x55 && data[1] == 0xAA)) {
  74                 NV_TRACEWARN(dev, "... BIOS signature not found\n");
  75                 return 0;
  76         }
  77
  78         if (nv_cksum(data, data[2] * 512)) {
  79                 NV_TRACEWARN(dev, "... BIOS checksum invalid\n");
  80                 /* if a ro image is somewhat bad, it's probably all rubbish */
  81                 return writeable ? 2 : 1;
  82         } else
  83                 NV_TRACE(dev, "... appears to be valid\n");
  84
  85         return 3;
  86 }
  87
  88 static void load_vbios_prom(struct drm_device *dev, uint8_t *data)
  89 {
  90         struct drm_nouveau_private *dev_priv = dev->dev_private;
  91         uint32_t pci_nv_20, save_pci_nv_20;
  92         int pcir_ptr;
  93         int i;
  94
  95         if (dev_priv->card_type >= NV_50)
  96                 pci_nv_20 = 0x88050;
  97         else
  98                 pci_nv_20 = NV_PBUS_PCI_NV_20;
  99
 100         /* enable ROM access */
 101         save_pci_nv_20 = nvReadMC(dev, pci_nv_20);
 102         nvWriteMC(dev, pci_nv_20,
 103                   save_pci_nv_20 & ~NV_PBUS_PCI_NV_20_ROM_SHADOW_ENABLED);
 104
 105         /* bail if no rom signature */
 106         if (nv_rd08(dev, NV_PROM_OFFSET) != 0x55 ||
 107             nv_rd08(dev, NV_PROM_OFFSET + 1) != 0xaa)
 108                 goto out;
 109
 110         /* additional check (see note below) - read PCI record header */
 111         pcir_ptr = nv_rd08(dev, NV_PROM_OFFSET + 0x18) |
 112                    nv_rd08(dev, NV_PROM_OFFSET + 0x19) << 8;
 113         if (nv_rd08(dev, NV_PROM_OFFSET + pcir_ptr) != 'P' ||
 114             nv_rd08(dev, NV_PROM_OFFSET + pcir_ptr + 1) != 'C' ||
 115             nv_rd08(dev, NV_PROM_OFFSET + pcir_ptr + 2) != 'I' ||
 116             nv_rd08(dev, NV_PROM_OFFSET + pcir_ptr + 3) != 'R')
 117                 goto out;
 118
 119         /* on some 6600GT/6800LE prom reads are messed up.  nvclock alleges a
 120          * a good read may be obtained by waiting or re-reading (cargocult: 5x)
 121          * each byte.  we'll hope pramin has something usable instead
 122          */
 123         for (i = 0; i < NV_PROM_SIZE; i++)
 124                 data[i] = nv_rd08(dev, NV_PROM_OFFSET + i);
 125
 126 out:
 127         /* disable ROM access */
 128         nvWriteMC(dev, pci_nv_20,
 129                   save_pci_nv_20 | NV_PBUS_PCI_NV_20_ROM_SHADOW_ENABLED);
 130 }
 131
 132 static void load_vbios_pramin(struct drm_device *dev, uint8_t *data)
 133 {
 134         struct drm_nouveau_private *dev_priv = dev->dev_private;
 135         uint32_t old_bar0_pramin = 0;
 136         int i;
 137
 138         if (dev_priv->card_type >= NV_50) {
 139                 uint32_t vbios_vram = (nv_rd32(dev, 0x619f04) & ~0xff) << 8;
 140
 141                 if (!vbios_vram)
 142                         vbios_vram = (nv_rd32(dev, 0x1700) << 16) + 0xf0000;
 143
 144                 old_bar0_pramin = nv_rd32(dev, 0x1700);
 145                 nv_wr32(dev, 0x1700, vbios_vram >> 16);
 146         }
 147
 148         /* bail if no rom signature */
 149         if (nv_rd08(dev, NV_PRAMIN_OFFSET) != 0x55 ||
 150             nv_rd08(dev, NV_PRAMIN_OFFSET + 1) != 0xaa)
 151                 goto out;
 152
 153         for (i = 0; i < NV_PROM_SIZE; i++)
 154                 data[i] = nv_rd08(dev, NV_PRAMIN_OFFSET + i);
 155
 156 out:
 157         if (dev_priv->card_type >= NV_50)
 158                 nv_wr32(dev, 0x1700, old_bar0_pramin);
 159 }
 160
 161 static void load_vbios_pci(struct drm_device *dev, uint8_t *data)
 162 {
 163         void __iomem *rom = NULL;
 164         size_t rom_len;
 165         int ret;
 166
 167         ret = pci_enable_rom(dev->pdev);
 168         if (ret)
 169                 return;
 170
 171         rom = pci_map_rom(dev->pdev, &rom_len);
 172         if (!rom)
 173                 goto out;
 174         memcpy_fromio(data, rom, rom_len);
 175         pci_unmap_rom(dev->pdev, rom);
 176
 177 out:
 178         pci_disable_rom(dev->pdev);
 179 }
 180
 181 struct methods {
 182         const char desc[8];
 183         void (*loadbios)(struct drm_device *, uint8_t *);
 184         const bool rw;
 185 };
 186
 187 static struct methods nv04_methods[] = {
 188         { "PROM", load_vbios_prom, false },
 189         { "PRAMIN", load_vbios_pramin, true },
 190         { "PCIROM", load_vbios_pci, true },
 191 };
 192
 193 static struct methods nv50_methods[] = {
 194         { "PRAMIN", load_vbios_pramin, true },
 195         { "PROM", load_vbios_prom, false },
 196         { "PCIROM", load_vbios_pci, true },
 197 };
 198
 199 #define METHODCNT 3
 200
 201 static bool NVShadowVBIOS(struct drm_device *dev, uint8_t *data)
 202 {
 203         struct drm_nouveau_private *dev_priv = dev->dev_private;
 204         struct methods *methods;
 205         int i;
 206         int testscore = 3;
 207         int scores[METHODCNT];
 208
 209         if (nouveau_vbios) {
 210                 methods = nv04_methods;
 211                 for (i = 0; i < METHODCNT; i++)
 212                         if (!strcasecmp(nouveau_vbios, methods[i].desc))
 213                                 break;
 214
 215                 if (i < METHODCNT) {
 216                         NV_INFO(dev, "Attempting to use BIOS image from %s\n",
 217                                 methods[i].desc);
 218
 219                         methods[i].loadbios(dev, data);
 220                         if (score_vbios(dev, data, methods[i].rw))
 221                                 return true;
 222                 }
 223
 224                 NV_ERROR(dev, "VBIOS source \'%s\' invalid\n", nouveau_vbios);
 225         }
 226
 227         if (dev_priv->card_type < NV_50)
 228                 methods = nv04_methods;
 229         else
 230                 methods = nv50_methods;
 231
 232         for (i = 0; i < METHODCNT; i++) {
 233                 NV_TRACE(dev, "Attempting to load BIOS image from %s\n",
 234                          methods[i].desc);
 235                 data[0] = data[1] = 0;  /* avoid reuse of previous image */
 236                 methods[i].loadbios(dev, data);
 237                 scores[i] = score_vbios(dev, data, methods[i].rw);
 238                 if (scores[i] == testscore)
 239                         return true;
 240         }
 241
 242         while (--testscore > 0) {
 243                 for (i = 0; i < METHODCNT; i++) {
 244                         if (scores[i] == testscore) {
 245                                 NV_TRACE(dev, "Using BIOS image from %s\n",
 246                                          methods[i].desc);
 247                                 methods[i].loadbios(dev, data);
 248                                 return true;
 249                         }
 250                 }
 251         }
 252
 253         NV_ERROR(dev, "No valid BIOS image found\n");
 254         return false;
 255 }
 256
 257 struct init_tbl_entry {
 258         char *name;
 259         uint8_t id;
 260         /* Return:
 261          *  > 0: success, length of opcode
 262          *    0: success, but abort further parsing of table (INIT_DONE etc)
 263          *  < 0: failure, table parsing will be aborted
 264          */
 265         int (*handler)(struct nvbios *, uint16_t, struct init_exec *);
 266 };
 267
 268 struct bit_entry {
 269         uint8_t id[2];
 270         uint16_t length;
 271         uint16_t offset;
 272 };
 273
 274 static int parse_init_table(struct nvbios *, unsigned int, struct init_exec *);
 275
 276 #define MACRO_INDEX_SIZE        2
 277 #define MACRO_SIZE              8
 278 #define CONDITION_SIZE          12
 279 #define IO_FLAG_CONDITION_SIZE  9
 280 #define IO_CONDITION_SIZE       5
 281 #define MEM_INIT_SIZE           66
 282
 283 static void still_alive(void)
 284 {
 285 #if 0
 286         sync();
 287         msleep(2);
 288 #endif
 289 }
 290
 291 static uint32_t
 292 munge_reg(struct nvbios *bios, uint32_t reg)
 293 {
 294         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
 295         struct dcb_entry *dcbent = bios->display.output;
 296
 297         if (dev_priv->card_type < NV_50)
 298                 return reg;
 299
 300         if (reg & 0x40000000) {
 301                 BUG_ON(!dcbent);
 302
 303                 reg += (ffs(dcbent->or) - 1) * 0x800;
 304                 if ((reg & 0x20000000) && !(dcbent->sorconf.link & 1))
 305                         reg += 0x00000080;
 306         }
 307
 308         reg &= ~0x60000000;
 309         return reg;
 310 }
 311
 312 static int
 313 valid_reg(struct nvbios *bios, uint32_t reg)
 314 {
 315         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
 316         struct drm_device *dev = bios->dev;
 317
 318         /* C51 has misaligned regs on purpose. Marvellous */
 319         if (reg & 0x2 ||
 320             (reg & 0x1 && dev_priv->vbios.chip_version != 0x51))
 321                 NV_ERROR(dev, "======= misaligned reg 0x%08X =======\n", reg);
 322
 323         /* warn on C51 regs that haven't been verified accessible in tracing */
 324         if (reg & 0x1 && dev_priv->vbios.chip_version == 0x51 &&
 325             reg != 0x130d && reg != 0x1311 && reg != 0x60081d)
 326                 NV_WARN(dev, "=== C51 misaligned reg 0x%08X not verified ===\n",
 327                         reg);
 328
 329         if (reg >= (8*1024*1024)) {
 330                 NV_ERROR(dev, "=== reg 0x%08x out of mapped bounds ===\n", reg);
 331                 return 0;
 332         }
 333
 334         return 1;
 335 }
 336
 337 static bool
 338 valid_idx_port(struct nvbios *bios, uint16_t port)
 339 {
 340         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
 341         struct drm_device *dev = bios->dev;
 342
 343         /*
 344          * If adding more ports here, the read/write functions below will need
 345          * updating so that the correct mmio range (PRMCIO, PRMDIO, PRMVIO) is
 346          * used for the port in question
 347          */
 348         if (dev_priv->card_type < NV_50) {
 349                 if (port == NV_CIO_CRX__COLOR)
 350                         return true;
 351                 if (port == NV_VIO_SRX)
 352                         return true;
 353         } else {
 354                 if (port == NV_CIO_CRX__COLOR)
 355                         return true;
 356         }
 357
 358         NV_ERROR(dev, "========== unknown indexed io port 0x%04X ==========\n",
 359                  port);
 360
 361         return false;
 362 }
 363
 364 static bool
 365 valid_port(struct nvbios *bios, uint16_t port)
 366 {
 367         struct drm_device *dev = bios->dev;
 368
 369         /*
 370          * If adding more ports here, the read/write functions below will need
 371          * updating so that the correct mmio range (PRMCIO, PRMDIO, PRMVIO) is
 372          * used for the port in question
 373          */
 374         if (port == NV_VIO_VSE2)
 375                 return true;
 376
 377         NV_ERROR(dev, "========== unknown io port 0x%04X ==========\n", port);
 378
 379         return false;
 380 }
 381
 382 static uint32_t
 383 bios_rd32(struct nvbios *bios, uint32_t reg)
 384 {
 385         uint32_t data;
 386
 387         reg = munge_reg(bios, reg);
 388         if (!valid_reg(bios, reg))
 389                 return 0;
 390
 391         /*
 392          * C51 sometimes uses regs with bit0 set in the address. For these
 393          * cases there should exist a translation in a BIOS table to an IO
 394          * port address which the BIOS uses for accessing the reg
 395          *
 396          * These only seem to appear for the power control regs to a flat panel,
 397          * and the GPIO regs at 0x60081*.  In C51 mmio traces the normal regs
 398          * for 0x1308 and 0x1310 are used - hence the mask below.  An S3
 399          * suspend-resume mmio trace from a C51 will be required to see if this
 400          * is true for the power microcode in 0x14.., or whether the direct IO
 401          * port access method is needed
 402          */
 403         if (reg & 0x1)
 404                 reg &= ~0x1;
 405
 406         data = nv_rd32(bios->dev, reg);
 407
 408         BIOSLOG(bios, " Read:  Reg: 0x%08X, Data: 0x%08X\n", reg, data);
 409
 410         return data;
 411 }
 412
 413 static void
 414 bios_wr32(struct nvbios *bios, uint32_t reg, uint32_t data)
 415 {
 416         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
 417
 418         reg = munge_reg(bios, reg);
 419         if (!valid_reg(bios, reg))
 420                 return;
 421
 422         /* see note in bios_rd32 */
 423         if (reg & 0x1)
 424                 reg &= 0xfffffffe;
 425
 426         LOG_OLD_VALUE(bios_rd32(bios, reg));
 427         BIOSLOG(bios, " Write: Reg: 0x%08X, Data: 0x%08X\n", reg, data);
 428
 429         if (dev_priv->vbios.execute) {
 430                 still_alive();
 431                 nv_wr32(bios->dev, reg, data);
 432         }
 433 }
 434
 435 static uint8_t
 436 bios_idxprt_rd(struct nvbios *bios, uint16_t port, uint8_t index)
 437 {
 438         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
 439         struct drm_device *dev = bios->dev;
 440         uint8_t data;
 441
 442         if (!valid_idx_port(bios, port))
 443                 return 0;
 444
 445         if (dev_priv->card_type < NV_50) {
 446                 if (port == NV_VIO_SRX)
 447                         data = NVReadVgaSeq(dev, bios->state.crtchead, index);
 448                 else    /* assume NV_CIO_CRX__COLOR */
 449                         data = NVReadVgaCrtc(dev, bios->state.crtchead, index);
 450         } else {
 451                 uint32_t data32;
 452
 453                 data32 = bios_rd32(bios, NV50_PDISPLAY_VGACRTC(index & ~3));
 454                 data = (data32 >> ((index & 3) << 3)) & 0xff;
 455         }
 456
 457         BIOSLOG(bios, " Indexed IO read:  Port: 0x%04X, Index: 0x%02X, "
 458                       "Head: 0x%02X, Data: 0x%02X\n",
 459                 port, index, bios->state.crtchead, data);
 460         return data;
 461 }
 462
 463 static void
 464 bios_idxprt_wr(struct nvbios *bios, uint16_t port, uint8_t index, uint8_t data)
 465 {
 466         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
 467         struct drm_device *dev = bios->dev;
 468
 469         if (!valid_idx_port(bios, port))
 470                 return;
 471
 472         /*
 473          * The current head is maintained in the nvbios member  state.crtchead.
 474          * We trap changes to CR44 and update the head variable and hence the
 475          * register set written.
 476          * As CR44 only exists on CRTC0, we update crtchead to head0 in advance
 477          * of the write, and to head1 after the write
 478          */
 479         if (port == NV_CIO_CRX__COLOR && index == NV_CIO_CRE_44 &&
 480             data != NV_CIO_CRE_44_HEADB)
 481                 bios->state.crtchead = 0;
 482
 483         LOG_OLD_VALUE(bios_idxprt_rd(bios, port, index));
 484         BIOSLOG(bios, " Indexed IO write: Port: 0x%04X, Index: 0x%02X, "
 485                       "Head: 0x%02X, Data: 0x%02X\n",
 486                 port, index, bios->state.crtchead, data);
 487
 488         if (bios->execute && dev_priv->card_type < NV_50) {
 489                 still_alive();
 490                 if (port == NV_VIO_SRX)
 491                         NVWriteVgaSeq(dev, bios->state.crtchead, index, data);
 492                 else    /* assume NV_CIO_CRX__COLOR */
 493                         NVWriteVgaCrtc(dev, bios->state.crtchead, index, data);
 494         } else
 495         if (bios->execute) {
 496                 uint32_t data32, shift = (index & 3) << 3;
 497
 498                 still_alive();
 499
 500                 data32  = bios_rd32(bios, NV50_PDISPLAY_VGACRTC(index & ~3));
 501                 data32 &= ~(0xff << shift);
 502                 data32 |= (data << shift);
 503                 bios_wr32(bios, NV50_PDISPLAY_VGACRTC(index & ~3), data32);
 504         }
 505
 506         if (port == NV_CIO_CRX__COLOR &&
 507             index == NV_CIO_CRE_44 && data == NV_CIO_CRE_44_HEADB)
 508                 bios->state.crtchead = 1;
 509 }
 510
 511 static uint8_t
 512 bios_port_rd(struct nvbios *bios, uint16_t port)
 513 {
 514         uint8_t data, head = bios->state.crtchead;
 515
 516         if (!valid_port(bios, port))
 517                 return 0;
 518
 519         data = NVReadPRMVIO(bios->dev, head, NV_PRMVIO0_OFFSET + port);
 520
 521         BIOSLOG(bios, " IO read:  Port: 0x%04X, Head: 0x%02X, Data: 0x%02X\n",
 522                 port, head, data);
 523
 524         return data;
 525 }
 526
 527 static void
 528 bios_port_wr(struct nvbios *bios, uint16_t port, uint8_t data)
 529 {
 530         int head = bios->state.crtchead;
 531
 532         if (!valid_port(bios, port))
 533                 return;
 534
 535         LOG_OLD_VALUE(bios_port_rd(bios, port));
 536         BIOSLOG(bios, " IO write: Port: 0x%04X, Head: 0x%02X, Data: 0x%02X\n",
 537                 port, head, data);
 538
 539         if (!bios->execute)
 540                 return;
 541
 542         still_alive();
 543         NVWritePRMVIO(bios->dev, head, NV_PRMVIO0_OFFSET + port, data);
 544 }
 545
 546 static bool
 547 io_flag_condition_met(struct nvbios *bios, uint16_t offset, uint8_t cond)
 548 {
 549         /*
 550          * The IO flag condition entry has 2 bytes for the CRTC port; 1 byte
 551          * for the CRTC index; 1 byte for the mask to apply to the value
 552          * retrieved from the CRTC; 1 byte for the shift right to apply to the
 553          * masked CRTC value; 2 bytes for the offset to the flag array, to
 554          * which the shifted value is added; 1 byte for the mask applied to the
 555          * value read from the flag array; and 1 byte for the value to compare
 556          * against the masked byte from the flag table.
 557          */
 558
 559         uint16_t condptr = bios->io_flag_condition_tbl_ptr + cond * IO_FLAG_CONDITION_SIZE;
 560         uint16_t crtcport = ROM16(bios->data[condptr]);
 561         uint8_t crtcindex = bios->data[condptr + 2];
 562         uint8_t mask = bios->data[condptr + 3];
 563         uint8_t shift = bios->data[condptr + 4];
 564         uint16_t flagarray = ROM16(bios->data[condptr + 5]);
 565         uint8_t flagarraymask = bios->data[condptr + 7];
 566         uint8_t cmpval = bios->data[condptr + 8];
 567         uint8_t data;
 568
 569         BIOSLOG(bios, "0x%04X: Port: 0x%04X, Index: 0x%02X, Mask: 0x%02X, "
 570                       "Shift: 0x%02X, FlagArray: 0x%04X, FAMask: 0x%02X, "
 571                       "Cmpval: 0x%02X\n",
 572                 offset, crtcport, crtcindex, mask, shift, flagarray, flagarraymask, cmpval);
 573
 574         data = bios_idxprt_rd(bios, crtcport, crtcindex);
 575
 576         data = bios->data[flagarray + ((data & mask) >> shift)];
 577         data &= flagarraymask;
 578
 579         BIOSLOG(bios, "0x%04X: Checking if 0x%02X equals 0x%02X\n",
 580                 offset, data, cmpval);
 581
 582         return (data == cmpval);
 583 }
 584
 585 static bool
 586 bios_condition_met(struct nvbios *bios, uint16_t offset, uint8_t cond)
 587 {
 588         /*
 589          * The condition table entry has 4 bytes for the address of the
 590          * register to check, 4 bytes for a mask to apply to the register and
 591          * 4 for a test comparison value
 592          */
 593
 594         uint16_t condptr = bios->condition_tbl_ptr + cond * CONDITION_SIZE;
 595         uint32_t reg = ROM32(bios->data[condptr]);
 596         uint32_t mask = ROM32(bios->data[condptr + 4]);
 597         uint32_t cmpval = ROM32(bios->data[condptr + 8]);
 598         uint32_t data;
 599
 600         BIOSLOG(bios, "0x%04X: Cond: 0x%02X, Reg: 0x%08X, Mask: 0x%08X\n",
 601                 offset, cond, reg, mask);
 602
 603         data = bios_rd32(bios, reg) & mask;
 604
 605         BIOSLOG(bios, "0x%04X: Checking if 0x%08X equals 0x%08X\n",
 606                 offset, data, cmpval);
 607
 608         return (data == cmpval);
 609 }
 610
 611 static bool
 612 io_condition_met(struct nvbios *bios, uint16_t offset, uint8_t cond)
 613 {
 614         /*
 615          * The IO condition entry has 2 bytes for the IO port address; 1 byte
 616          * for the index to write to io_port; 1 byte for the mask to apply to
 617          * the byte read from io_port+1; and 1 byte for the value to compare
 618          * against the masked byte.
 619          */
 620
 621         uint16_t condptr = bios->io_condition_tbl_ptr + cond * IO_CONDITION_SIZE;
 622         uint16_t io_port = ROM16(bios->data[condptr]);
 623         uint8_t port_index = bios->data[condptr + 2];
 624         uint8_t mask = bios->data[condptr + 3];
 625         uint8_t cmpval = bios->data[condptr + 4];
 626
 627         uint8_t data = bios_idxprt_rd(bios, io_port, port_index) & mask;
 628
 629         BIOSLOG(bios, "0x%04X: Checking if 0x%02X equals 0x%02X\n",
 630                 offset, data, cmpval);
 631
 632         return (data == cmpval);
 633 }
 634
 635 static int
 636 nv50_pll_set(struct drm_device *dev, uint32_t reg, uint32_t clk)
 637 {
 638         struct drm_nouveau_private *dev_priv = dev->dev_private;
 639         uint32_t reg0 = nv_rd32(dev, reg + 0);
 640         uint32_t reg1 = nv_rd32(dev, reg + 4);
 641         struct nouveau_pll_vals pll;
 642         struct pll_lims pll_limits;
 643         int ret;
 644
 645         ret = get_pll_limits(dev, reg, &pll_limits);
 646         if (ret)
 647                 return ret;
 648
 649         clk = nouveau_calc_pll_mnp(dev, &pll_limits, clk, &pll);
 650         if (!clk)
 651                 return -ERANGE;
 652
 653         reg0 = (reg0 & 0xfff8ffff) | (pll.log2P << 16);
 654         reg1 = (reg1 & 0xffff0000) | (pll.N1 << 8) | pll.M1;
 655
 656         if (dev_priv->vbios.execute) {
 657                 still_alive();
 658                 nv_wr32(dev, reg + 4, reg1);
 659                 nv_wr32(dev, reg + 0, reg0);
 660         }
 661
 662         return 0;
 663 }
 664
 665 static int
 666 setPLL(struct nvbios *bios, uint32_t reg, uint32_t clk)
 667 {
 668         struct drm_device *dev = bios->dev;
 669         struct drm_nouveau_private *dev_priv = dev->dev_private;
 670         /* clk in kHz */
 671         struct pll_lims pll_lim;
 672         struct nouveau_pll_vals pllvals;
 673         int ret;
 674
 675         if (dev_priv->card_type >= NV_50)
 676                 return nv50_pll_set(dev, reg, clk);
 677
 678         /* high regs (such as in the mac g5 table) are not -= 4 */
 679         ret = get_pll_limits(dev, reg > 0x405c ? reg : reg - 4, &pll_lim);
 680         if (ret)
 681                 return ret;
 682
 683         clk = nouveau_calc_pll_mnp(dev, &pll_lim, clk, &pllvals);
 684         if (!clk)
 685                 return -ERANGE;
 686
 687         if (bios->execute) {
 688                 still_alive();
 689                 nouveau_hw_setpll(dev, reg, &pllvals);
 690         }
 691
 692         return 0;
 693 }
 694
 695 static int dcb_entry_idx_from_crtchead(struct drm_device *dev)
 696 {
 697         struct drm_nouveau_private *dev_priv = dev->dev_private;
 698         struct nvbios *bios = &dev_priv->vbios;
 699
 700         /*
 701          * For the results of this function to be correct, CR44 must have been
 702          * set (using bios_idxprt_wr to set crtchead), CR58 set for CR57 = 0,
 703          * and the DCB table parsed, before the script calling the function is
 704          * run.  run_digital_op_script is example of how to do such setup
 705          */
 706
 707         uint8_t dcb_entry = NVReadVgaCrtc5758(dev, bios->state.crtchead, 0);
 708
 709         if (dcb_entry > bios->dcb.entries) {
 710                 NV_ERROR(dev, "CR58 doesn't have a valid DCB entry currently "
 711                                 "(%02X)\n", dcb_entry);
 712                 dcb_entry = 0x7f;       /* unused / invalid marker */
 713         }
 714
 715         return dcb_entry;
 716 }
 717
 718 static struct nouveau_i2c_chan *
 719 init_i2c_device_find(struct drm_device *dev, int i2c_index)
 720 {
 721         struct drm_nouveau_private *dev_priv = dev->dev_private;
 722         struct dcb_table *dcb = &dev_priv->vbios.dcb;
 723
 724         if (i2c_index == 0xff) {
 725                 /* note: dcb_entry_idx_from_crtchead needs pre-script set-up */
 726                 int idx = dcb_entry_idx_from_crtchead(dev), shift = 0;
 727                 int default_indices = dcb->i2c_default_indices;
 728
 729                 if (idx != 0x7f && dcb->entry[idx].i2c_upper_default)
 730                         shift = 4;
 731
 732                 i2c_index = (default_indices >> shift) & 0xf;
 733         }
 734         if (i2c_index == 0x80)  /* g80+ */
 735                 i2c_index = dcb->i2c_default_indices & 0xf;
 736
 737         return nouveau_i2c_find(dev, i2c_index);
 738 }
 739
 740 static uint32_t
 741 get_tmds_index_reg(struct drm_device *dev, uint8_t mlv)
 742 {
 743         /*
 744          * For mlv < 0x80, it is an index into a table of TMDS base addresses.
 745          * For mlv == 0x80 use the "or" value of the dcb_entry indexed by
 746          * CR58 for CR57 = 0 to index a table of offsets to the basic
 747          * 0x6808b0 address.
 748          * For mlv == 0x81 use the "or" value of the dcb_entry indexed by
 749          * CR58 for CR57 = 0 to index a table of offsets to the basic
 750          * 0x6808b0 address, and then flip the offset by 8.
 751          */
 752
 753         struct drm_nouveau_private *dev_priv = dev->dev_private;
 754         struct nvbios *bios = &dev_priv->vbios;
 755         const int pramdac_offset[13] = {
 756                 0, 0, 0x8, 0, 0x2000, 0, 0, 0, 0x2008, 0, 0, 0, 0x2000 };
 757         const uint32_t pramdac_table[4] = {
 758                 0x6808b0, 0x6808b8, 0x6828b0, 0x6828b8 };
 759
 760         if (mlv >= 0x80) {
 761                 int dcb_entry, dacoffset;
 762
 763                 /* note: dcb_entry_idx_from_crtchead needs pre-script set-up */
 764                 dcb_entry = dcb_entry_idx_from_crtchead(dev);
 765                 if (dcb_entry == 0x7f)
 766                         return 0;
 767                 dacoffset = pramdac_offset[bios->dcb.entry[dcb_entry].or];
 768                 if (mlv == 0x81)
 769                         dacoffset ^= 8;
 770                 return 0x6808b0 + dacoffset;
 771         } else {
 772                 if (mlv >= ARRAY_SIZE(pramdac_table)) {
 773                         NV_ERROR(dev, "Magic Lookup Value too big (%02X)\n",
 774                                                                         mlv);
 775                         return 0;
 776                 }
 777                 return pramdac_table[mlv];
 778         }
 779 }
 780
 781 static int
 782 init_io_restrict_prog(struct nvbios *bios, uint16_t offset,
 783                       struct init_exec *iexec)
 784 {
 785         /*
 786          * INIT_IO_RESTRICT_PROG   opcode: 0x32 ('2')
 787          *
 788          * offset      (8  bit): opcode
 789          * offset + 1  (16 bit): CRTC port
 790          * offset + 3  (8  bit): CRTC index
 791          * offset + 4  (8  bit): mask
 792          * offset + 5  (8  bit): shift
 793          * offset + 6  (8  bit): count
 794          * offset + 7  (32 bit): register
 795          * offset + 11 (32 bit): configuration 1
 796          * ...
 797          *
 798          * Starting at offset + 11 there are "count" 32 bit values.
 799          * To find out which value to use read index "CRTC index" on "CRTC
 800          * port", AND this value with "mask" and then bit shift right "shift"
 801          * bits.  Read the appropriate value using this index and write to
 802          * "register"
 803          */
 804
 805         uint16_t crtcport = ROM16(bios->data[offset + 1]);
 806         uint8_t crtcindex = bios->data[offset + 3];
 807         uint8_t mask = bios->data[offset + 4];
 808         uint8_t shift = bios->data[offset + 5];
 809         uint8_t count = bios->data[offset + 6];
 810         uint32_t reg = ROM32(bios->data[offset + 7]);
 811         uint8_t config;
 812         uint32_t configval;
 813         int len = 11 + count * 4;
 814
 815         if (!iexec->execute)
 816                 return len;
 817
 818         BIOSLOG(bios, "0x%04X: Port: 0x%04X, Index: 0x%02X, Mask: 0x%02X, "
 819                       "Shift: 0x%02X, Count: 0x%02X, Reg: 0x%08X\n",
 820                 offset, crtcport, crtcindex, mask, shift, count, reg);
 821
 822         config = (bios_idxprt_rd(bios, crtcport, crtcindex) & mask) >> shift;
 823         if (config > count) {
 824                 NV_ERROR(bios->dev,
 825                          "0x%04X: Config 0x%02X exceeds maximal bound 0x%02X\n",
 826                          offset, config, count);
 827                 return -EINVAL;
 828         }
 829
 830         configval = ROM32(bios->data[offset + 11 + config * 4]);
 831
 832         BIOSLOG(bios, "0x%04X: Writing config %02X\n", offset, config);
 833
 834         bios_wr32(bios, reg, configval);
 835
 836         return len;
 837 }
 838
 839 static int
 840 init_repeat(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
 841 {
 842         /*
 843          * INIT_REPEAT   opcode: 0x33 ('3')
 844          *
 845          * offset      (8 bit): opcode
 846          * offset + 1  (8 bit): count
 847          *
 848          * Execute script following this opcode up to INIT_REPEAT_END
 849          * "count" times
 850          */
 851
 852         uint8_t count = bios->data[offset + 1];
 853         uint8_t i;
 854
 855         /* no iexec->execute check by design */
 856
 857         BIOSLOG(bios, "0x%04X: Repeating following segment %d times\n",
 858                 offset, count);
 859
 860         iexec->repeat = true;
 861
 862         /*
 863          * count - 1, as the script block will execute once when we leave this
 864          * opcode -- this is compatible with bios behaviour as:
 865          * a) the block is always executed at least once, even if count == 0
 866          * b) the bios interpreter skips to the op following INIT_END_REPEAT,
 867          * while we don't
 868          */
 869         for (i = 0; i < count - 1; i++)
 870                 parse_init_table(bios, offset + 2, iexec);
 871
 872         iexec->repeat = false;
 873
 874         return 2;
 875 }
 876
 877 static int
 878 init_io_restrict_pll(struct nvbios *bios, uint16_t offset,
 879                      struct init_exec *iexec)
 880 {
 881         /*
 882          * INIT_IO_RESTRICT_PLL   opcode: 0x34 ('4')
 883          *
 884          * offset      (8  bit): opcode
 885          * offset + 1  (16 bit): CRTC port
 886          * offset + 3  (8  bit): CRTC index
 887          * offset + 4  (8  bit): mask
 888          * offset + 5  (8  bit): shift
 889          * offset + 6  (8  bit): IO flag condition index
 890          * offset + 7  (8  bit): count
 891          * offset + 8  (32 bit): register
 892          * offset + 12 (16 bit): frequency 1
 893          * ...
 894          *
 895          * Starting at offset + 12 there are "count" 16 bit frequencies (10kHz).
 896          * Set PLL register "register" to coefficients for frequency n,
 897          * selected by reading index "CRTC index" of "CRTC port" ANDed with
 898          * "mask" and shifted right by "shift".
 899          *
 900          * If "IO flag condition index" > 0, and condition met, double
 901          * frequency before setting it.
 902          */
 903
 904         uint16_t crtcport = ROM16(bios->data[offset + 1]);
 905         uint8_t crtcindex = bios->data[offset + 3];
 906         uint8_t mask = bios->data[offset + 4];
 907         uint8_t shift = bios->data[offset + 5];
 908         int8_t io_flag_condition_idx = bios->data[offset + 6];
 909         uint8_t count = bios->data[offset + 7];
 910         uint32_t reg = ROM32(bios->data[offset + 8]);
 911         uint8_t config;
 912         uint16_t freq;
 913         int len = 12 + count * 2;
 914
 915         if (!iexec->execute)
 916                 return len;
 917
 918         BIOSLOG(bios, "0x%04X: Port: 0x%04X, Index: 0x%02X, Mask: 0x%02X, "
 919                       "Shift: 0x%02X, IO Flag Condition: 0x%02X, "
 920                       "Count: 0x%02X, Reg: 0x%08X\n",
 921                 offset, crtcport, crtcindex, mask, shift,
 922                 io_flag_condition_idx, count, reg);
 923
 924         config = (bios_idxprt_rd(bios, crtcport, crtcindex) & mask) >> shift;
 925         if (config > count) {
 926                 NV_ERROR(bios->dev,
 927                          "0x%04X: Config 0x%02X exceeds maximal bound 0x%02X\n",
 928                          offset, config, count);
 929                 return -EINVAL;
 930         }
 931
 932         freq = ROM16(bios->data[offset + 12 + config * 2]);
 933
 934         if (io_flag_condition_idx > 0) {
 935                 if (io_flag_condition_met(bios, offset, io_flag_condition_idx)) {
 936                         BIOSLOG(bios, "0x%04X: Condition fulfilled -- "
 937                                       "frequency doubled\n", offset);
 938                         freq *= 2;
 939                 } else
 940                         BIOSLOG(bios, "0x%04X: Condition not fulfilled -- "
 941                                       "frequency unchanged\n", offset);
 942         }
 943
 944         BIOSLOG(bios, "0x%04X: Reg: 0x%08X, Config: 0x%02X, Freq: %d0kHz\n",
 945                 offset, reg, config, freq);
 946
 947         setPLL(bios, reg, freq * 10);
 948
 949         return len;
 950 }
 951
 952 static int
 953 init_end_repeat(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
 954 {
 955         /*
 956          * INIT_END_REPEAT   opcode: 0x36 ('6')
 957          *
 958          * offset      (8 bit): opcode
 959          *
 960          * Marks the end of the block for INIT_REPEAT to repeat
 961          */
 962
 963         /* no iexec->execute check by design */
 964
 965         /*
 966          * iexec->repeat flag necessary to go past INIT_END_REPEAT opcode when
 967          * we're not in repeat mode
 968          */
 969         if (iexec->repeat)
 970                 return 0;
 971
 972         return 1;
 973 }
 974
 975 static int
 976 init_copy(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
 977 {
 978         /*
 979          * INIT_COPY   opcode: 0x37 ('7')
 980          *
 981          * offset      (8  bit): opcode
 982          * offset + 1  (32 bit): register
 983          * offset + 5  (8  bit): shift
 984          * offset + 6  (8  bit): srcmask
 985          * offset + 7  (16 bit): CRTC port
 986          * offset + 9  (8 bit): CRTC index
 987          * offset + 10  (8 bit): mask
 988          *
 989          * Read index "CRTC index" on "CRTC port", AND with "mask", OR with
 990          * (REGVAL("register") >> "shift" & "srcmask") and write-back to CRTC
 991          * port
 992          */
 993
 994         uint32_t reg = ROM32(bios->data[offset + 1]);
 995         uint8_t shift = bios->data[offset + 5];
 996         uint8_t srcmask = bios->data[offset + 6];
 997         uint16_t crtcport = ROM16(bios->data[offset + 7]);
 998         uint8_t crtcindex = bios->data[offset + 9];
 999         uint8_t mask = bios->data[offset + 10];
1000         uint32_t data;
1001         uint8_t crtcdata;
1002
1003         if (!iexec->execute)
1004                 return 11;
1005
1006         BIOSLOG(bios, "0x%04X: Reg: 0x%08X, Shift: 0x%02X, SrcMask: 0x%02X, "
1007                       "Port: 0x%04X, Index: 0x%02X, Mask: 0x%02X\n",
1008                 offset, reg, shift, srcmask, crtcport, crtcindex, mask);
1009
1010         data = bios_rd32(bios, reg);
1011
1012         if (shift < 0x80)
1013                 data >>= shift;
1014         else
1015                 data <<= (0x100 - shift);
1016
1017         data &= srcmask;
1018
1019         crtcdata  = bios_idxprt_rd(bios, crtcport, crtcindex) & mask;
1020         crtcdata |= (uint8_t)data;
1021         bios_idxprt_wr(bios, crtcport, crtcindex, crtcdata);
1022
1023         return 11;
1024 }
1025
1026 static int
1027 init_not(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1028 {
1029         /*
1030          * INIT_NOT   opcode: 0x38 ('8')
1031          *
1032          * offset      (8  bit): opcode
1033          *
1034          * Invert the current execute / no-execute condition (i.e. "else")
1035          */
1036         if (iexec->execute)
1037                 BIOSLOG(bios, "0x%04X: ------ Skipping following commands  ------\n", offset);
1038         else
1039                 BIOSLOG(bios, "0x%04X: ------ Executing following commands ------\n", offset);
1040
1041         iexec->execute = !iexec->execute;
1042         return 1;
1043 }
1044
1045 static int
1046 init_io_flag_condition(struct nvbios *bios, uint16_t offset,
1047                        struct init_exec *iexec)
1048 {
1049         /*
1050          * INIT_IO_FLAG_CONDITION   opcode: 0x39 ('9')
1051          *
1052          * offset      (8 bit): opcode
1053          * offset + 1  (8 bit): condition number
1054          *
1055          * Check condition "condition number" in the IO flag condition table.
1056          * If condition not met skip subsequent opcodes until condition is
1057          * inverted (INIT_NOT), or we hit INIT_RESUME
1058          */
1059
1060         uint8_t cond = bios->data[offset + 1];
1061
1062         if (!iexec->execute)
1063                 return 2;
1064
1065         if (io_flag_condition_met(bios, offset, cond))
1066                 BIOSLOG(bios, "0x%04X: Condition fulfilled -- continuing to execute\n", offset);
1067         else {
1068                 BIOSLOG(bios, "0x%04X: Condition not fulfilled -- skipping following commands\n", offset);
1069                 iexec->execute = false;
1070         }
1071
1072         return 2;
1073 }
1074
1075 static int
1076 init_dp_condition(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1077 {
1078         /*
1079          * INIT_DP_CONDITION   opcode: 0x3A ('')
1080          *
1081          * offset      (8 bit): opcode
1082          * offset + 1  (8 bit): "sub" opcode
1083          * offset + 2  (8 bit): unknown
1084          *
1085          */
1086
1087         struct bit_displayport_encoder_table *dpe = NULL;
1088         struct dcb_entry *dcb = bios->display.output;
1089         struct drm_device *dev = bios->dev;
1090         uint8_t cond = bios->data[offset + 1];
1091         int dummy;
1092
1093         BIOSLOG(bios, "0x%04X: subop 0x%02X\n", offset, cond);
1094
1095         if (!iexec->execute)
1096                 return 3;
1097
1098         dpe = nouveau_bios_dp_table(dev, dcb, &dummy);
1099         if (!dpe) {
1100                 NV_ERROR(dev, "0x%04X: INIT_3A: no encoder table!!\n", offset);
1101                 return -EINVAL;
1102         }
1103
1104         switch (cond) {
1105         case 0:
1106         {
1107                 struct dcb_connector_table_entry *ent =
1108                         &bios->dcb.connector.entry[dcb->connector];
1109
1110                 if (ent->type != DCB_CONNECTOR_eDP)
1111                         iexec->execute = false;
1112         }
1113                 break;
1114         case 1:
1115         case 2:
1116                 if (!(dpe->unknown & cond))
1117                         iexec->execute = false;
1118                 break;
1119         case 5:
1120         {
1121                 struct nouveau_i2c_chan *auxch;
1122                 int ret;
1123
1124                 auxch = nouveau_i2c_find(dev, bios->display.output->i2c_index);
1125                 if (!auxch)
1126                         return -ENODEV;
1127
1128                 ret = nouveau_dp_auxch(auxch, 9, 0xd, &cond, 1);
1129                 if (ret)
1130                         return ret;
1131
1132                 if (cond & 1)
1133                         iexec->execute = false;
1134         }
1135                 break;
1136         default:
1137                 NV_WARN(dev, "0x%04X: unknown INIT_3A op: %d\n", offset, cond);
1138                 break;
1139         }
1140
1141         if (iexec->execute)
1142                 BIOSLOG(bios, "0x%04X: continuing to execute\n", offset);
1143         else
1144                 BIOSLOG(bios, "0x%04X: skipping following commands\n", offset);
1145
1146         return 3;
1147 }
1148
1149 static int
1150 init_op_3b(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1151 {
1152         /*
1153          * INIT_3B   opcode: 0x3B ('')
1154          *
1155          * offset      (8 bit): opcode
1156          * offset + 1  (8 bit): crtc index
1157          *
1158          */
1159
1160         uint8_t or = ffs(bios->display.output->or) - 1;
1161         uint8_t index = bios->data[offset + 1];
1162         uint8_t data;
1163
1164         if (!iexec->execute)
1165                 return 2;
1166
1167         data = bios_idxprt_rd(bios, 0x3d4, index);
1168         bios_idxprt_wr(bios, 0x3d4, index, data & ~(1 << or));
1169         return 2;
1170 }
1171
1172 static int
1173 init_op_3c(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1174 {
1175         /*
1176          * INIT_3C   opcode: 0x3C ('')
1177          *
1178          * offset      (8 bit): opcode
1179          * offset + 1  (8 bit): crtc index
1180          *
1181          */
1182
1183         uint8_t or = ffs(bios->display.output->or) - 1;
1184         uint8_t index = bios->data[offset + 1];
1185         uint8_t data;
1186
1187         if (!iexec->execute)
1188                 return 2;
1189
1190         data = bios_idxprt_rd(bios, 0x3d4, index);
1191         bios_idxprt_wr(bios, 0x3d4, index, data | (1 << or));
1192         return 2;
1193 }
1194
1195 static int
1196 init_idx_addr_latched(struct nvbios *bios, uint16_t offset,
1197                       struct init_exec *iexec)
1198 {
1199         /*
1200          * INIT_INDEX_ADDRESS_LATCHED   opcode: 0x49 ('I')
1201          *
1202          * offset      (8  bit): opcode
1203          * offset + 1  (32 bit): control register
1204          * offset + 5  (32 bit): data register
1205          * offset + 9  (32 bit): mask
1206          * offset + 13 (32 bit): data
1207          * offset + 17 (8  bit): count
1208          * offset + 18 (8  bit): address 1
1209          * offset + 19 (8  bit): data 1
1210          * ...
1211          *
1212          * For each of "count" address and data pairs, write "data n" to
1213          * "data register", read the current value of "control register",
1214          * and write it back once ANDed with "mask", ORed with "data",
1215          * and ORed with "address n"
1216          */
1217
1218         uint32_t controlreg = ROM32(bios->data[offset + 1]);
1219         uint32_t datareg = ROM32(bios->data[offset + 5]);
1220         uint32_t mask = ROM32(bios->data[offset + 9]);
1221         uint32_t data = ROM32(bios->data[offset + 13]);
1222         uint8_t count = bios->data[offset + 17];
1223         int len = 18 + count * 2;
1224         uint32_t value;
1225         int i;
1226
1227         if (!iexec->execute)
1228                 return len;
1229
1230         BIOSLOG(bios, "0x%04X: ControlReg: 0x%08X, DataReg: 0x%08X, "
1231                       "Mask: 0x%08X, Data: 0x%08X, Count: 0x%02X\n",
1232                 offset, controlreg, datareg, mask, data, count);
1233
1234         for (i = 0; i < count; i++) {
1235                 uint8_t instaddress = bios->data[offset + 18 + i * 2];
1236                 uint8_t instdata = bios->data[offset + 19 + i * 2];
1237
1238                 BIOSLOG(bios, "0x%04X: Address: 0x%02X, Data: 0x%02X\n",
1239                         offset, instaddress, instdata);
1240
1241                 bios_wr32(bios, datareg, instdata);
1242                 value  = bios_rd32(bios, controlreg) & mask;
1243                 value |= data;
1244                 value |= instaddress;
1245                 bios_wr32(bios, controlreg, value);
1246         }
1247
1248         return len;
1249 }
1250
1251 static int
1252 init_io_restrict_pll2(struct nvbios *bios, uint16_t offset,
1253                       struct init_exec *iexec)
1254 {
1255         /*
1256          * INIT_IO_RESTRICT_PLL2   opcode: 0x4A ('J')
1257          *
1258          * offset      (8  bit): opcode
1259          * offset + 1  (16 bit): CRTC port
1260          * offset + 3  (8  bit): CRTC index
1261          * offset + 4  (8  bit): mask
1262          * offset + 5  (8  bit): shift
1263          * offset + 6  (8  bit): count
1264          * offset + 7  (32 bit): register
1265          * offset + 11 (32 bit): frequency 1
1266          * ...
1267          *
1268          * Starting at offset + 11 there are "count" 32 bit frequencies (kHz).
1269          * Set PLL register "register" to coefficients for frequency n,
1270          * selected by reading index "CRTC index" of "CRTC port" ANDed with
1271          * "mask" and shifted right by "shift".
1272          */
1273
1274         uint16_t crtcport = ROM16(bios->data[offset + 1]);
1275         uint8_t crtcindex = bios->data[offset + 3];
1276         uint8_t mask = bios->data[offset + 4];
1277         uint8_t shift = bios->data[offset + 5];
1278         uint8_t count = bios->data[offset + 6];
1279         uint32_t reg = ROM32(bios->data[offset + 7]);
1280         int len = 11 + count * 4;
1281         uint8_t config;
1282         uint32_t freq;
1283
1284         if (!iexec->execute)
1285                 return len;
1286
1287         BIOSLOG(bios, "0x%04X: Port: 0x%04X, Index: 0x%02X, Mask: 0x%02X, "
1288                       "Shift: 0x%02X, Count: 0x%02X, Reg: 0x%08X\n",
1289                 offset, crtcport, crtcindex, mask, shift, count, reg);
1290
1291         if (!reg)
1292                 return len;
1293
1294         config = (bios_idxprt_rd(bios, crtcport, crtcindex) & mask) >> shift;
1295         if (config > count) {
1296                 NV_ERROR(bios->dev,
1297                          "0x%04X: Config 0x%02X exceeds maximal bound 0x%02X\n",
1298                          offset, config, count);
1299                 return -EINVAL;
1300         }
1301
1302         freq = ROM32(bios->data[offset + 11 + config * 4]);
1303
1304         BIOSLOG(bios, "0x%04X: Reg: 0x%08X, Config: 0x%02X, Freq: %dkHz\n",
1305                 offset, reg, config, freq);
1306
1307         setPLL(bios, reg, freq);
1308
1309         return len;
1310 }
1311
1312 static int
1313 init_pll2(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1314 {
1315         /*
1316          * INIT_PLL2   opcode: 0x4B ('K')
1317          *
1318          * offset      (8  bit): opcode
1319          * offset + 1  (32 bit): register
1320          * offset + 5  (32 bit): freq
1321          *
1322          * Set PLL register "register" to coefficients for frequency "freq"
1323          */
1324
1325         uint32_t reg = ROM32(bios->data[offset + 1]);
1326         uint32_t freq = ROM32(bios->data[offset + 5]);
1327
1328         if (!iexec->execute)
1329                 return 9;
1330
1331         BIOSLOG(bios, "0x%04X: Reg: 0x%04X, Freq: %dkHz\n",
1332                 offset, reg, freq);
1333
1334         setPLL(bios, reg, freq);
1335         return 9;
1336 }
1337
1338 static int
1339 init_i2c_byte(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1340 {
1341         /*
1342          * INIT_I2C_BYTE   opcode: 0x4C ('L')
1343          *
1344          * offset      (8 bit): opcode
1345          * offset + 1  (8 bit): DCB I2C table entry index
1346          * offset + 2  (8 bit): I2C slave address
1347          * offset + 3  (8 bit): count
1348          * offset + 4  (8 bit): I2C register 1
1349          * offset + 5  (8 bit): mask 1
1350          * offset + 6  (8 bit): data 1
1351          * ...
1352          *
1353          * For each of "count" registers given by "I2C register n" on the device
1354          * addressed by "I2C slave address" on the I2C bus given by
1355          * "DCB I2C table entry index", read the register, AND the result with
1356          * "mask n" and OR it with "data n" before writing it back to the device
1357          */
1358
1359         uint8_t i2c_index = bios->data[offset + 1];
1360         uint8_t i2c_address = bios->data[offset + 2];
1361         uint8_t count = bios->data[offset + 3];
1362         int len = 4 + count * 3;
1363         struct nouveau_i2c_chan *chan;
1364         struct i2c_msg msg;
1365         int i;
1366
1367         if (!iexec->execute)
1368                 return len;
1369
1370         BIOSLOG(bios, "0x%04X: DCBI2CIndex: 0x%02X, I2CAddress: 0x%02X, "
1371                       "Count: 0x%02X\n",
1372                 offset, i2c_index, i2c_address, count);
1373
1374         chan = init_i2c_device_find(bios->dev, i2c_index);
1375         if (!chan)
1376                 return -ENODEV;
1377
1378         for (i = 0; i < count; i++) {
1379                 uint8_t i2c_reg = bios->data[offset + 4 + i * 3];
1380                 uint8_t mask = bios->data[offset + 5 + i * 3];
1381                 uint8_t data = bios->data[offset + 6 + i * 3];
1382                 uint8_t value;
1383
1384                 msg.addr = i2c_address;
1385                 msg.flags = I2C_M_RD;
1386                 msg.len = 1;
1387                 msg.buf = &value;
1388                 if (i2c_transfer(&chan->adapter, &msg, 1) != 1)
1389                         return -EIO;
1390
1391                 BIOSLOG(bios, "0x%04X: I2CReg: 0x%02X, Value: 0x%02X, "
1392                               "Mask: 0x%02X, Data: 0x%02X\n",
1393                         offset, i2c_reg, value, mask, data);
1394
1395                 value = (value & mask) | data;
1396
1397                 if (bios->execute) {
1398                         msg.addr = i2c_address;
1399                         msg.flags = 0;
1400                         msg.len = 1;
1401                         msg.buf = &value;
1402                         if (i2c_transfer(&chan->adapter, &msg, 1) != 1)
1403                                 return -EIO;
1404                 }
1405         }
1406
1407         return len;
1408 }
1409
1410 static int
1411 init_zm_i2c_byte(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1412 {
1413         /*
1414          * INIT_ZM_I2C_BYTE   opcode: 0x4D ('M')
1415          *
1416          * offset      (8 bit): opcode
1417          * offset + 1  (8 bit): DCB I2C table entry index
1418          * offset + 2  (8 bit): I2C slave address
1419          * offset + 3  (8 bit): count
1420          * offset + 4  (8 bit): I2C register 1
1421          * offset + 5  (8 bit): data 1
1422          * ...
1423          *
1424          * For each of "count" registers given by "I2C register n" on the device
1425          * addressed by "I2C slave address" on the I2C bus given by
1426          * "DCB I2C table entry index", set the register to "data n"
1427          */
1428
1429         uint8_t i2c_index = bios->data[offset + 1];
1430         uint8_t i2c_address = bios->data[offset + 2];
1431         uint8_t count = bios->data[offset + 3];
1432         int len = 4 + count * 2;
1433         struct nouveau_i2c_chan *chan;
1434         struct i2c_msg msg;
1435         int i;
1436
1437         if (!iexec->execute)
1438                 return len;
1439
1440         BIOSLOG(bios, "0x%04X: DCBI2CIndex: 0x%02X, I2CAddress: 0x%02X, "
1441                       "Count: 0x%02X\n",
1442                 offset, i2c_index, i2c_address, count);
1443
1444         chan = init_i2c_device_find(bios->dev, i2c_index);
1445         if (!chan)
1446                 return -ENODEV;
1447
1448         for (i = 0; i < count; i++) {
1449                 uint8_t i2c_reg = bios->data[offset + 4 + i * 2];
1450                 uint8_t data = bios->data[offset + 5 + i * 2];
1451
1452                 BIOSLOG(bios, "0x%04X: I2CReg: 0x%02X, Data: 0x%02X\n",
1453                         offset, i2c_reg, data);
1454
1455                 if (bios->execute) {
1456                         msg.addr = i2c_address;
1457                         msg.flags = 0;
1458                         msg.len = 1;
1459                         msg.buf = &data;
1460                         if (i2c_transfer(&chan->adapter, &msg, 1) != 1)
1461                                 return -EIO;
1462                 }
1463         }
1464
1465         return len;
1466 }
1467
1468 static int
1469 init_zm_i2c(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1470 {
1471         /*
1472          * INIT_ZM_I2C   opcode: 0x4E ('N')
1473          *
1474          * offset      (8 bit): opcode
1475          * offset + 1  (8 bit): DCB I2C table entry index
1476          * offset + 2  (8 bit): I2C slave address
1477          * offset + 3  (8 bit): count
1478          * offset + 4  (8 bit): data 1
1479          * ...
1480          *
1481          * Send "count" bytes ("data n") to the device addressed by "I2C slave
1482          * address" on the I2C bus given by "DCB I2C table entry index"
1483          */
1484
1485         uint8_t i2c_index = bios->data[offset + 1];
1486         uint8_t i2c_address = bios->data[offset + 2];
1487         uint8_t count = bios->data[offset + 3];
1488         int len = 4 + count;
1489         struct nouveau_i2c_chan *chan;
1490         struct i2c_msg msg;
1491         uint8_t data[256];
1492         int i;
1493
1494         if (!iexec->execute)
1495                 return len;
1496
1497         BIOSLOG(bios, "0x%04X: DCBI2CIndex: 0x%02X, I2CAddress: 0x%02X, "
1498                       "Count: 0x%02X\n",
1499                 offset, i2c_index, i2c_address, count);
1500
1501         chan = init_i2c_device_find(bios->dev, i2c_index);
1502         if (!chan)
1503                 return -ENODEV;
1504
1505         for (i = 0; i < count; i++) {
1506                 data[i] = bios->data[offset + 4 + i];
1507
1508                 BIOSLOG(bios, "0x%04X: Data: 0x%02X\n", offset, data[i]);
1509         }
1510
1511         if (bios->execute) {
1512                 msg.addr = i2c_address;
1513                 msg.flags = 0;
1514                 msg.len = count;
1515                 msg.buf = data;
1516                 if (i2c_transfer(&chan->adapter, &msg, 1) != 1)
1517                         return -EIO;
1518         }
1519
1520         return len;
1521 }
1522
1523 static int
1524 init_tmds(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1525 {
1526         /*
1527          * INIT_TMDS   opcode: 0x4F ('O')       (non-canon name)
1528          *
1529          * offset      (8 bit): opcode
1530          * offset + 1  (8 bit): magic lookup value
1531          * offset + 2  (8 bit): TMDS address
1532          * offset + 3  (8 bit): mask
1533          * offset + 4  (8 bit): data
1534          *
1535          * Read the data reg for TMDS address "TMDS address", AND it with mask
1536          * and OR it with data, then write it back
1537          * "magic lookup value" determines which TMDS base address register is
1538          * used -- see get_tmds_index_reg()
1539          */
1540
1541         uint8_t mlv = bios->data[offset + 1];
1542         uint32_t tmdsaddr = bios->data[offset + 2];
1543         uint8_t mask = bios->data[offset + 3];
1544         uint8_t data = bios->data[offset + 4];
1545         uint32_t reg, value;
1546
1547         if (!iexec->execute)
1548                 return 5;
1549
1550         BIOSLOG(bios, "0x%04X: MagicLookupValue: 0x%02X, TMDSAddr: 0x%02X, "
1551                       "Mask: 0x%02X, Data: 0x%02X\n",
1552                 offset, mlv, tmdsaddr, mask, data);
1553
1554         reg = get_tmds_index_reg(bios->dev, mlv);
1555         if (!reg)
1556                 return -EINVAL;
1557
1558         bios_wr32(bios, reg,
1559                   tmdsaddr | NV_PRAMDAC_FP_TMDS_CONTROL_WRITE_DISABLE);
1560         value = (bios_rd32(bios, reg + 4) & mask) | data;
1561         bios_wr32(bios, reg + 4, value);
1562         bios_wr32(bios, reg, tmdsaddr);
1563
1564         return 5;
1565 }
1566
1567 static int
1568 init_zm_tmds_group(struct nvbios *bios, uint16_t offset,
1569                    struct init_exec *iexec)
1570 {
1571         /*
1572          * INIT_ZM_TMDS_GROUP   opcode: 0x50 ('P')      (non-canon name)
1573          *
1574          * offset      (8 bit): opcode
1575          * offset + 1  (8 bit): magic lookup value
1576          * offset + 2  (8 bit): count
1577          * offset + 3  (8 bit): addr 1
1578          * offset + 4  (8 bit): data 1
1579          * ...
1580          *
1581          * For each of "count" TMDS address and data pairs write "data n" to
1582          * "addr n".  "magic lookup value" determines which TMDS base address
1583          * register is used -- see get_tmds_index_reg()
1584          */
1585
1586         uint8_t mlv = bios->data[offset + 1];
1587         uint8_t count = bios->data[offset + 2];
1588         int len = 3 + count * 2;
1589         uint32_t reg;
1590         int i;
1591
1592         if (!iexec->execute)
1593                 return len;
1594
1595         BIOSLOG(bios, "0x%04X: MagicLookupValue: 0x%02X, Count: 0x%02X\n",
1596                 offset, mlv, count);
1597
1598         reg = get_tmds_index_reg(bios->dev, mlv);
1599         if (!reg)
1600                 return -EINVAL;
1601
1602         for (i = 0; i < count; i++) {
1603                 uint8_t tmdsaddr = bios->data[offset + 3 + i * 2];
1604                 uint8_t tmdsdata = bios->data[offset + 4 + i * 2];
1605
1606                 bios_wr32(bios, reg + 4, tmdsdata);
1607                 bios_wr32(bios, reg, tmdsaddr);
1608         }
1609
1610         return len;
1611 }
1612
1613 static int
1614 init_cr_idx_adr_latch(struct nvbios *bios, uint16_t offset,
1615                       struct init_exec *iexec)
1616 {
1617         /*
1618          * INIT_CR_INDEX_ADDRESS_LATCHED   opcode: 0x51 ('Q')
1619          *
1620          * offset      (8 bit): opcode
1621          * offset + 1  (8 bit): CRTC index1
1622          * offset + 2  (8 bit): CRTC index2
1623          * offset + 3  (8 bit): baseaddr
1624          * offset + 4  (8 bit): count
1625          * offset + 5  (8 bit): data 1
1626          * ...
1627          *
1628          * For each of "count" address and data pairs, write "baseaddr + n" to
1629          * "CRTC index1" and "data n" to "CRTC index2"
1630          * Once complete, restore initial value read from "CRTC index1"
1631          */
1632         uint8_t crtcindex1 = bios->data[offset + 1];
1633         uint8_t crtcindex2 = bios->data[offset + 2];
1634         uint8_t baseaddr = bios->data[offset + 3];
1635         uint8_t count = bios->data[offset + 4];
1636         int len = 5 + count;
1637         uint8_t oldaddr, data;
1638         int i;
1639
1640         if (!iexec->execute)
1641                 return len;
1642
1643         BIOSLOG(bios, "0x%04X: Index1: 0x%02X, Index2: 0x%02X, "
1644                       "BaseAddr: 0x%02X, Count: 0x%02X\n",
1645                 offset, crtcindex1, crtcindex2, baseaddr, count);
1646
1647         oldaddr = bios_idxprt_rd(bios, NV_CIO_CRX__COLOR, crtcindex1);
1648
1649         for (i = 0; i < count; i++) {
1650                 bios_idxprt_wr(bios, NV_CIO_CRX__COLOR, crtcindex1,
1651                                      baseaddr + i);
1652                 data = bios->data[offset + 5 + i];
1653                 bios_idxprt_wr(bios, NV_CIO_CRX__COLOR, crtcindex2, data);
1654         }
1655
1656         bios_idxprt_wr(bios, NV_CIO_CRX__COLOR, crtcindex1, oldaddr);
1657
1658         return len;
1659 }
1660
1661 static int
1662 init_cr(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1663 {
1664         /*
1665          * INIT_CR   opcode: 0x52 ('R')
1666          *
1667          * offset      (8  bit): opcode
1668          * offset + 1  (8  bit): CRTC index
1669          * offset + 2  (8  bit): mask
1670          * offset + 3  (8  bit): data
1671          *
1672          * Assign the value of at "CRTC index" ANDed with mask and ORed with
1673          * data back to "CRTC index"
1674          */
1675
1676         uint8_t crtcindex = bios->data[offset + 1];
1677         uint8_t mask = bios->data[offset + 2];
1678         uint8_t data = bios->data[offset + 3];
1679         uint8_t value;
1680
1681         if (!iexec->execute)
1682                 return 4;
1683
1684         BIOSLOG(bios, "0x%04X: Index: 0x%02X, Mask: 0x%02X, Data: 0x%02X\n",
1685                 offset, crtcindex, mask, data);
1686
1687         value  = bios_idxprt_rd(bios, NV_CIO_CRX__COLOR, crtcindex) & mask;
1688         value |= data;
1689         bios_idxprt_wr(bios, NV_CIO_CRX__COLOR, crtcindex, value);
1690
1691         return 4;
1692 }
1693
1694 static int
1695 init_zm_cr(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1696 {
1697         /*
1698          * INIT_ZM_CR   opcode: 0x53 ('S')
1699          *
1700          * offset      (8 bit): opcode
1701          * offset + 1  (8 bit): CRTC index
1702          * offset + 2  (8 bit): value
1703          *
1704          * Assign "value" to CRTC register with index "CRTC index".
1705          */
1706
1707         uint8_t crtcindex = ROM32(bios->data[offset + 1]);
1708         uint8_t data = bios->data[offset + 2];
1709
1710         if (!iexec->execute)
1711                 return 3;
1712
1713         bios_idxprt_wr(bios, NV_CIO_CRX__COLOR, crtcindex, data);
1714
1715         return 3;
1716 }
1717
1718 static int
1719 init_zm_cr_group(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1720 {
1721         /*
1722          * INIT_ZM_CR_GROUP   opcode: 0x54 ('T')
1723          *
1724          * offset      (8 bit): opcode
1725          * offset + 1  (8 bit): count
1726          * offset + 2  (8 bit): CRTC index 1
1727          * offset + 3  (8 bit): value 1
1728          * ...
1729          *
1730          * For "count", assign "value n" to CRTC register with index
1731          * "CRTC index n".
1732          */
1733
1734         uint8_t count = bios->data[offset + 1];
1735         int len = 2 + count * 2;
1736         int i;
1737
1738         if (!iexec->execute)
1739                 return len;
1740
1741         for (i = 0; i < count; i++)
1742                 init_zm_cr(bios, offset + 2 + 2 * i - 1, iexec);
1743
1744         return len;
1745 }
1746
1747 static int
1748 init_condition_time(struct nvbios *bios, uint16_t offset,
1749                     struct init_exec *iexec)
1750 {
1751         /*
1752          * INIT_CONDITION_TIME   opcode: 0x56 ('V')
1753          *
1754          * offset      (8 bit): opcode
1755          * offset + 1  (8 bit): condition number
1756          * offset + 2  (8 bit): retries / 50
1757          *
1758          * Check condition "condition number" in the condition table.
1759          * Bios code then sleeps for 2ms if the condition is not met, and
1760          * repeats up to "retries" times, but on one C51 this has proved
1761          * insufficient.  In mmiotraces the driver sleeps for 20ms, so we do
1762          * this, and bail after "retries" times, or 2s, whichever is less.
1763          * If still not met after retries, clear execution flag for this table.
1764          */
1765
1766         uint8_t cond = bios->data[offset + 1];
1767         uint16_t retries = bios->data[offset + 2] * 50;
1768         unsigned cnt;
1769
1770         if (!iexec->execute)
1771                 return 3;
1772
1773         if (retries > 100)
1774                 retries = 100;
1775
1776         BIOSLOG(bios, "0x%04X: Condition: 0x%02X, Retries: 0x%02X\n",
1777                 offset, cond, retries);
1778
1779         if (!bios->execute) /* avoid 2s delays when "faking" execution */
1780                 retries = 1;
1781
1782         for (cnt = 0; cnt < retries; cnt++) {
1783                 if (bios_condition_met(bios, offset, cond)) {
1784                         BIOSLOG(bios, "0x%04X: Condition met, continuing\n",
1785                                                                 offset);
1786                         break;
1787                 } else {
1788                         BIOSLOG(bios, "0x%04X: "
1789                                 "Condition not met, sleeping for 20ms\n",
1790                                                                 offset);
1791                         msleep(20);
1792                 }
1793         }
1794
1795         if (!bios_condition_met(bios, offset, cond)) {
1796                 NV_WARN(bios->dev,
1797                         "0x%04X: Condition still not met after %dms, "
1798                         "skipping following opcodes\n", offset, 20 * retries);
1799                 iexec->execute = false;
1800         }
1801
1802         return 3;
1803 }
1804
1805 static int
1806 init_zm_reg_sequence(struct nvbios *bios, uint16_t offset,
1807                      struct init_exec *iexec)
1808 {
1809         /*
1810          * INIT_ZM_REG_SEQUENCE   opcode: 0x58 ('X')
1811          *
1812          * offset      (8  bit): opcode
1813          * offset + 1  (32 bit): base register
1814          * offset + 5  (8  bit): count
1815          * offset + 6  (32 bit): value 1
1816          * ...
1817          *
1818          * Starting at offset + 6 there are "count" 32 bit values.
1819          * For "count" iterations set "base register" + 4 * current_iteration
1820          * to "value current_iteration"
1821          */
1822
1823         uint32_t basereg = ROM32(bios->data[offset + 1]);
1824         uint32_t count = bios->data[offset + 5];
1825         int len = 6 + count * 4;
1826         int i;
1827
1828         if (!iexec->execute)
1829                 return len;
1830
1831         BIOSLOG(bios, "0x%04X: BaseReg: 0x%08X, Count: 0x%02X\n",
1832                 offset, basereg, count);
1833
1834         for (i = 0; i < count; i++) {
1835                 uint32_t reg = basereg + i * 4;
1836                 uint32_t data = ROM32(bios->data[offset + 6 + i * 4]);
1837
1838                 bios_wr32(bios, reg, data);
1839         }
1840
1841         return len;
1842 }
1843
1844 static int
1845 init_sub_direct(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1846 {
1847         /*
1848          * INIT_SUB_DIRECT   opcode: 0x5B ('[')
1849          *
1850          * offset      (8  bit): opcode
1851          * offset + 1  (16 bit): subroutine offset (in bios)
1852          *
1853          * Calls a subroutine that will execute commands until INIT_DONE
1854          * is found.
1855          */
1856
1857         uint16_t sub_offset = ROM16(bios->data[offset + 1]);
1858
1859         if (!iexec->execute)
1860                 return 3;
1861
1862         BIOSLOG(bios, "0x%04X: Executing subroutine at 0x%04X\n",
1863                 offset, sub_offset);
1864
1865         parse_init_table(bios, sub_offset, iexec);
1866
1867         BIOSLOG(bios, "0x%04X: End of 0x%04X subroutine\n", offset, sub_offset);
1868
1869         return 3;
1870 }
1871
1872 static int
1873 init_copy_nv_reg(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1874 {
1875         /*
1876          * INIT_COPY_NV_REG   opcode: 0x5F ('_')
1877          *
1878          * offset      (8  bit): opcode
1879          * offset + 1  (32 bit): src reg
1880          * offset + 5  (8  bit): shift
1881          * offset + 6  (32 bit): src mask
1882          * offset + 10 (32 bit): xor
1883          * offset + 14 (32 bit): dst reg
1884          * offset + 18 (32 bit): dst mask
1885          *
1886          * Shift REGVAL("src reg") right by (signed) "shift", AND result with
1887          * "src mask", then XOR with "xor". Write this OR'd with
1888          * (REGVAL("dst reg") AND'd with "dst mask") to "dst reg"
1889          */
1890
1891         uint32_t srcreg = *((uint32_t *)(&bios->data[offset + 1]));
1892         uint8_t shift = bios->data[offset + 5];
1893         uint32_t srcmask = *((uint32_t *)(&bios->data[offset + 6]));
1894         uint32_t xor = *((uint32_t *)(&bios->data[offset + 10]));
1895         uint32_t dstreg = *((uint32_t *)(&bios->data[offset + 14]));
1896         uint32_t dstmask = *((uint32_t *)(&bios->data[offset + 18]));
1897         uint32_t srcvalue, dstvalue;
1898
1899         if (!iexec->execute)
1900                 return 22;
1901
1902         BIOSLOG(bios, "0x%04X: SrcReg: 0x%08X, Shift: 0x%02X, SrcMask: 0x%08X, "
1903                       "Xor: 0x%08X, DstReg: 0x%08X, DstMask: 0x%08X\n",
1904                 offset, srcreg, shift, srcmask, xor, dstreg, dstmask);
1905
1906         srcvalue = bios_rd32(bios, srcreg);
1907
1908         if (shift < 0x80)
1909                 srcvalue >>= shift;
1910         else
1911                 srcvalue <<= (0x100 - shift);
1912
1913         srcvalue = (srcvalue & srcmask) ^ xor;
1914
1915         dstvalue = bios_rd32(bios, dstreg) & dstmask;
1916
1917         bios_wr32(bios, dstreg, dstvalue | srcvalue);
1918
1919         return 22;
1920 }
1921
1922 static int
1923 init_zm_index_io(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1924 {
1925         /*
1926          * INIT_ZM_INDEX_IO   opcode: 0x62 ('b')
1927          *
1928          * offset      (8  bit): opcode
1929          * offset + 1  (16 bit): CRTC port
1930          * offset + 3  (8  bit): CRTC index
1931          * offset + 4  (8  bit): data
1932          *
1933          * Write "data" to index "CRTC index" of "CRTC port"
1934          */
1935         uint16_t crtcport = ROM16(bios->data[offset + 1]);
1936         uint8_t crtcindex = bios->data[offset + 3];
1937         uint8_t data = bios->data[offset + 4];
1938
1939         if (!iexec->execute)
1940                 return 5;
1941
1942         bios_idxprt_wr(bios, crtcport, crtcindex, data);
1943
1944         return 5;
1945 }
1946
1947 static int
1948 init_compute_mem(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1949 {
1950         /*
1951          * INIT_COMPUTE_MEM   opcode: 0x63 ('c')
1952          *
1953          * offset      (8 bit): opcode
1954          *
1955          * This opcode is meant to set NV_PFB_CFG0 (0x100200) appropriately so
1956          * that the hardware can correctly calculate how much VRAM it has
1957          * (and subsequently report that value in NV_PFB_CSTATUS (0x10020C))
1958          *
1959          * The implementation of this opcode in general consists of two parts:
1960          * 1) determination of the memory bus width
1961          * 2) determination of how many of the card's RAM pads have ICs attached
1962          *
1963          * 1) is done by a cunning combination of writes to offsets 0x1c and
1964          * 0x3c in the framebuffer, and seeing whether the written values are
1965          * read back correctly. This then affects bits 4-7 of NV_PFB_CFG0
1966          *
1967          * 2) is done by a cunning combination of writes to an offset slightly
1968          * less than the maximum memory reported by NV_PFB_CSTATUS, then seeing
1969          * if the test pattern can be read back. This then affects bits 12-15 of
1970          * NV_PFB_CFG0
1971          *
1972          * In this context a "cunning combination" may include multiple reads
1973          * and writes to varying locations, often alternating the test pattern
1974          * and 0, doubtless to make sure buffers are filled, residual charges
1975          * on tracks are removed etc.
1976          *
1977          * Unfortunately, the "cunning combination"s mentioned above, and the
1978          * changes to the bits in NV_PFB_CFG0 differ with nearly every bios
1979          * trace I have.
1980          *
1981          * Therefore, we cheat and assume the value of NV_PFB_CFG0 with which
1982          * we started was correct, and use that instead
1983          */
1984
1985         /* no iexec->execute check by design */
1986
1987         /*
1988          * This appears to be a NOP on G8x chipsets, both io logs of the VBIOS
1989          * and kmmio traces of the binary driver POSTing the card show nothing
1990          * being done for this opcode.  why is it still listed in the table?!
1991          */
1992
1993         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
1994
1995         if (dev_priv->card_type >= NV_40)
1996                 return 1;
1997
1998         /*
1999          * On every card I've seen, this step gets done for us earlier in
2000          * the init scripts
2001         uint8_t crdata = bios_idxprt_rd(dev, NV_VIO_SRX, 0x01);
2002         bios_idxprt_wr(dev, NV_VIO_SRX, 0x01, crdata | 0x20);
2003          */
2004
2005         /*
2006          * This also has probably been done in the scripts, but an mmio trace of
2007          * s3 resume shows nvidia doing it anyway (unlike the NV_VIO_SRX write)
2008          */
2009         bios_wr32(bios, NV_PFB_REFCTRL, NV_PFB_REFCTRL_VALID_1);
2010
2011         /* write back the saved configuration value */
2012         bios_wr32(bios, NV_PFB_CFG0, bios->state.saved_nv_pfb_cfg0);
2013
2014         return 1;
2015 }
2016
2017 static int
2018 init_reset(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2019 {
2020         /*
2021          * INIT_RESET   opcode: 0x65 ('e')
2022          *
2023          * offset      (8  bit): opcode
2024          * offset + 1  (32 bit): register
2025          * offset + 5  (32 bit): value1
2026          * offset + 9  (32 bit): value2
2027          *
2028          * Assign "value1" to "register", then assign "value2" to "register"
2029          */
2030
2031         uint32_t reg = ROM32(bios->data[offset + 1]);
2032         uint32_t value1 = ROM32(bios->data[offset + 5]);
2033         uint32_t value2 = ROM32(bios->data[offset + 9]);
2034         uint32_t pci_nv_19, pci_nv_20;
2035
2036         /* no iexec->execute check by design */
2037
2038         pci_nv_19 = bios_rd32(bios, NV_PBUS_PCI_NV_19);
2039         bios_wr32(bios, NV_PBUS_PCI_NV_19, 0);
2040         bios_wr32(bios, reg, value1);
2041
2042         udelay(10);
2043
2044         bios_wr32(bios, reg, value2);
2045         bios_wr32(bios, NV_PBUS_PCI_NV_19, pci_nv_19);
2046
2047         pci_nv_20 = bios_rd32(bios, NV_PBUS_PCI_NV_20);
2048         pci_nv_20 &= ~NV_PBUS_PCI_NV_20_ROM_SHADOW_ENABLED;     /* 0xfffffffe */
2049         bios_wr32(bios, NV_PBUS_PCI_NV_20, pci_nv_20);
2050
2051         return 13;
2052 }
2053
2054 static int
2055 init_configure_mem(struct nvbios *bios, uint16_t offset,
2056                    struct init_exec *iexec)
2057 {
2058         /*
2059          * INIT_CONFIGURE_MEM   opcode: 0x66 ('f')
2060          *
2061          * offset      (8 bit): opcode
2062          *
2063          * Equivalent to INIT_DONE on bios version 3 or greater.
2064          * For early bios versions, sets up the memory registers, using values
2065          * taken from the memory init table
2066          */
2067
2068         /* no iexec->execute check by design */
2069
2070         uint16_t meminitoffs = bios->legacy.mem_init_tbl_ptr + MEM_INIT_SIZE * (bios_idxprt_rd(bios, NV_CIO_CRX__COLOR, NV_CIO_CRE_SCRATCH4__INDEX) >> 4);
2071         uint16_t seqtbloffs = bios->legacy.sdr_seq_tbl_ptr, meminitdata = meminitoffs + 6;
2072         uint32_t reg, data;
2073
2074         if (bios->major_version > 2)
2075                 return -ENODEV;
2076
2077         bios_idxprt_wr(bios, NV_VIO_SRX, NV_VIO_SR_CLOCK_INDEX, bios_idxprt_rd(
2078                        bios, NV_VIO_SRX, NV_VIO_SR_CLOCK_INDEX) | 0x20);
2079
2080         if (bios->data[meminitoffs] & 1)
2081                 seqtbloffs = bios->legacy.ddr_seq_tbl_ptr;
2082
2083         for (reg = ROM32(bios->data[seqtbloffs]);
2084              reg != 0xffffffff;
2085              reg = ROM32(bios->data[seqtbloffs += 4])) {
2086
2087                 switch (reg) {
2088                 case NV_PFB_PRE:
2089                         data = NV_PFB_PRE_CMD_PRECHARGE;
2090                         break;
2091                 case NV_PFB_PAD:
2092                         data = NV_PFB_PAD_CKE_NORMAL;
2093                         break;
2094                 case NV_PFB_REF:
2095                         data = NV_PFB_REF_CMD_REFRESH;
2096                         break;
2097                 default:
2098                         data = ROM32(bios->data[meminitdata]);
2099                         meminitdata += 4;
2100                         if (data == 0xffffffff)
2101                                 continue;
2102                 }
2103
2104                 bios_wr32(bios, reg, data);
2105         }
2106
2107         return 1;
2108 }
2109
2110 static int
2111 init_configure_clk(struct nvbios *bios, uint16_t offset,
2112                    struct init_exec *iexec)
2113 {
2114         /*
2115          * INIT_CONFIGURE_CLK   opcode: 0x67 ('g')
2116          *
2117          * offset      (8 bit): opcode
2118          *
2119          * Equivalent to INIT_DONE on bios version 3 or greater.
2120          * For early bios versions, sets up the NVClk and MClk PLLs, using
2121          * values taken from the memory init table
2122          */
2123
2124         /* no iexec->execute check by design */
2125
2126         uint16_t meminitoffs = bios->legacy.mem_init_tbl_ptr + MEM_INIT_SIZE * (bios_idxprt_rd(bios, NV_CIO_CRX__COLOR, NV_CIO_CRE_SCRATCH4__INDEX) >> 4);
2127         int clock;
2128
2129         if (bios->major_version > 2)
2130                 return -ENODEV;
2131
2132         clock = ROM16(bios->data[meminitoffs + 4]) * 10;
2133         setPLL(bios, NV_PRAMDAC_NVPLL_COEFF, clock);
2134
2135         clock = ROM16(bios->data[meminitoffs + 2]) * 10;
2136         if (bios->data[meminitoffs] & 1) /* DDR */
2137                 clock *= 2;
2138         setPLL(bios, NV_PRAMDAC_MPLL_COEFF, clock);
2139
2140         return 1;
2141 }
2142
2143 static int
2144 init_configure_preinit(struct nvbios *bios, uint16_t offset,
2145                        struct init_exec *iexec)
2146 {
2147         /*
2148          * INIT_CONFIGURE_PREINIT   opcode: 0x68 ('h')
2149          *
2150          * offset      (8 bit): opcode
2151          *
2152          * Equivalent to INIT_DONE on bios version 3 or greater.
2153          * For early bios versions, does early init, loading ram and crystal
2154          * configuration from straps into CR3C
2155          */
2156
2157         /* no iexec->execute check by design */
2158
2159         uint32_t straps = bios_rd32(bios, NV_PEXTDEV_BOOT_0);
2160         uint8_t cr3c = ((straps << 2) & 0xf0) | (straps & (1 << 6));
2161
2162         if (bios->major_version > 2)
2163                 return -ENODEV;
2164
2165         bios_idxprt_wr(bios, NV_CIO_CRX__COLOR,
2166                              NV_CIO_CRE_SCRATCH4__INDEX, cr3c);
2167
2168         return 1;
2169 }
2170
2171 static int
2172 init_io(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2173 {
2174         /*
2175          * INIT_IO   opcode: 0x69 ('i')
2176          *
2177          * offset      (8  bit): opcode
2178          * offset + 1  (16 bit): CRTC port
2179          * offset + 3  (8  bit): mask
2180          * offset + 4  (8  bit): data
2181          *
2182          * Assign ((IOVAL("crtc port") & "mask") | "data") to "crtc port"
2183          */
2184
2185         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
2186         uint16_t crtcport = ROM16(bios->data[offset + 1]);
2187         uint8_t mask = bios->data[offset + 3];
2188         uint8_t data = bios->data[offset + 4];
2189
2190         if (!iexec->execute)
2191                 return 5;
2192
2193         BIOSLOG(bios, "0x%04X: Port: 0x%04X, Mask: 0x%02X, Data: 0x%02X\n",
2194                 offset, crtcport, mask, data);
2195
2196         /*
2197          * I have no idea what this does, but NVIDIA do this magic sequence
2198          * in the places where this INIT_IO happens..
2199          */
2200         if (dev_priv->card_type >= NV_50 && crtcport == 0x3c3 && data == 1) {
2201                 int i;
2202
2203                 bios_wr32(bios, 0x614100, (bios_rd32(
2204                           bios, 0x614100) & 0x0fffffff) | 0x00800000);
2205
2206                 bios_wr32(bios, 0x00e18c, bios_rd32(
2207                           bios, 0x00e18c) | 0x00020000);
2208
2209                 bios_wr32(bios, 0x614900, (bios_rd32(
2210                           bios, 0x614900) & 0x0fffffff) | 0x00800000);
2211
2212                 bios_wr32(bios, 0x000200, bios_rd32(
2213                           bios, 0x000200) & ~0x40000000);
2214
2215                 mdelay(10);
2216
2217                 bios_wr32(bios, 0x00e18c, bios_rd32(
2218                           bios, 0x00e18c) & ~0x00020000);
2219
2220                 bios_wr32(bios, 0x000200, bios_rd32(
2221                           bios, 0x000200) | 0x40000000);
2222
2223                 bios_wr32(bios, 0x614100, 0x00800018);
2224                 bios_wr32(bios, 0x614900, 0x00800018);
2225
2226                 mdelay(10);
2227
2228                 bios_wr32(bios, 0x614100, 0x10000018);
2229                 bios_wr32(bios, 0x614900, 0x10000018);
2230
2231                 for (i = 0; i < 3; i++)
2232                         bios_wr32(bios, 0x614280 + (i*0x800), bios_rd32(
2233                                   bios, 0x614280 + (i*0x800)) & 0xf0f0f0f0);
2234
2235                 for (i = 0; i < 2; i++)
2236                         bios_wr32(bios, 0x614300 + (i*0x800), bios_rd32(
2237                                   bios, 0x614300 + (i*0x800)) & 0xfffff0f0);
2238
2239                 for (i = 0; i < 3; i++)
2240                         bios_wr32(bios, 0x614380 + (i*0x800), bios_rd32(
2241                                   bios, 0x614380 + (i*0x800)) & 0xfffff0f0);
2242
2243                 for (i = 0; i < 2; i++)
2244                         bios_wr32(bios, 0x614200 + (i*0x800), bios_rd32(
2245                                   bios, 0x614200 + (i*0x800)) & 0xfffffff0);
2246
2247                 for (i = 0; i < 2; i++)
2248                         bios_wr32(bios, 0x614108 + (i*0x800), bios_rd32(
2249                                   bios, 0x614108 + (i*0x800)) & 0x0fffffff);
2250                 return 5;
2251         }
2252
2253         bios_port_wr(bios, crtcport, (bios_port_rd(bios, crtcport) & mask) |
2254                                                                         data);
2255         return 5;
2256 }
2257
2258 static int
2259 init_sub(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2260 {
2261         /*
2262          * INIT_SUB   opcode: 0x6B ('k')
2263          *
2264          * offset      (8 bit): opcode
2265          * offset + 1  (8 bit): script number
2266          *
2267          * Execute script number "script number", as a subroutine
2268          */
2269
2270         uint8_t sub = bios->data[offset + 1];
2271
2272         if (!iexec->execute)
2273                 return 2;
2274
2275         BIOSLOG(bios, "0x%04X: Calling script %d\n", offset, sub);
2276
2277         parse_init_table(bios,
2278                          ROM16(bios->data[bios->init_script_tbls_ptr + sub * 2]),
2279                          iexec);
2280
2281         BIOSLOG(bios, "0x%04X: End of script %d\n", offset, sub);
2282
2283         return 2;
2284 }
2285
2286 static int
2287 init_ram_condition(struct nvbios *bios, uint16_t offset,
2288                    struct init_exec *iexec)
2289 {
2290         /*
2291          * INIT_RAM_CONDITION   opcode: 0x6D ('m')
2292          *
2293          * offset      (8 bit): opcode
2294          * offset + 1  (8 bit): mask
2295          * offset + 2  (8 bit): cmpval
2296          *
2297          * Test if (NV_PFB_BOOT_0 & "mask") equals "cmpval".
2298          * If condition not met skip subsequent opcodes until condition is
2299          * inverted (INIT_NOT), or we hit INIT_RESUME
2300          */
2301
2302         uint8_t mask = bios->data[offset + 1];
2303         uint8_t cmpval = bios->data[offset + 2];
2304         uint8_t data;
2305
2306         if (!iexec->execute)
2307                 return 3;
2308
2309         data = bios_rd32(bios, NV_PFB_BOOT_0) & mask;
2310
2311         BIOSLOG(bios, "0x%04X: Checking if 0x%08X equals 0x%08X\n",
2312                 offset, data, cmpval);
2313
2314         if (data == cmpval)
2315                 BIOSLOG(bios, "0x%04X: Condition fulfilled -- continuing to execute\n", offset);
2316         else {
2317                 BIOSLOG(bios, "0x%04X: Condition not fulfilled -- skipping following commands\n", offset);
2318                 iexec->execute = false;
2319         }
2320
2321         return 3;
2322 }
2323
2324 static int
2325 init_nv_reg(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2326 {
2327         /*
2328          * INIT_NV_REG   opcode: 0x6E ('n')
2329          *
2330          * offset      (8  bit): opcode
2331          * offset + 1  (32 bit): register
2332          * offset + 5  (32 bit): mask
2333          * offset + 9  (32 bit): data
2334          *
2335          * Assign ((REGVAL("register") & "mask") | "data") to "register"
2336          */
2337
2338         uint32_t reg = ROM32(bios->data[offset + 1]);
2339         uint32_t mask = ROM32(bios->data[offset + 5]);
2340         uint32_t data = ROM32(bios->data[offset + 9]);
2341
2342         if (!iexec->execute)
2343                 return 13;
2344
2345         BIOSLOG(bios, "0x%04X: Reg: 0x%08X, Mask: 0x%08X, Data: 0x%08X\n",
2346                 offset, reg, mask, data);
2347
2348         bios_wr32(bios, reg, (bios_rd32(bios, reg) & mask) | data);
2349
2350         return 13;
2351 }
2352
2353 static int
2354 init_macro(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2355 {
2356         /*
2357          * INIT_MACRO   opcode: 0x6F ('o')
2358          *
2359          * offset      (8 bit): opcode
2360          * offset + 1  (8 bit): macro number
2361          *
2362          * Look up macro index "macro number" in the macro index table.
2363          * The macro index table entry has 1 byte for the index in the macro
2364          * table, and 1 byte for the number of times to repeat the macro.
2365          * The macro table entry has 4 bytes for the register address and
2366          * 4 bytes for the value to write to that register
2367          */
2368
2369         uint8_t macro_index_tbl_idx = bios->data[offset + 1];
2370         uint16_t tmp = bios->macro_index_tbl_ptr + (macro_index_tbl_idx * MACRO_INDEX_SIZE);
2371         uint8_t macro_tbl_idx = bios->data[tmp];
2372         uint8_t count = bios->data[tmp + 1];
2373         uint32_t reg, data;
2374         int i;
2375
2376         if (!iexec->execute)
2377                 return 2;
2378
2379         BIOSLOG(bios, "0x%04X: Macro: 0x%02X, MacroTableIndex: 0x%02X, "
2380                       "Count: 0x%02X\n",
2381                 offset, macro_index_tbl_idx, macro_tbl_idx, count);
2382
2383         for (i = 0; i < count; i++) {
2384                 uint16_t macroentryptr = bios->macro_tbl_ptr + (macro_tbl_idx + i) * MACRO_SIZE;
2385
2386                 reg = ROM32(bios->data[macroentryptr]);
2387                 data = ROM32(bios->data[macroentryptr + 4]);
2388
2389                 bios_wr32(bios, reg, data);
2390         }
2391
2392         return 2;
2393 }
2394
2395 static int
2396 init_done(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2397 {
2398         /*
2399          * INIT_DONE   opcode: 0x71 ('q')
2400          *
2401          * offset      (8  bit): opcode
2402          *
2403          * End the current script
2404          */
2405
2406         /* mild retval abuse to stop parsing this table */
2407         return 0;
2408 }
2409
2410 static int
2411 init_resume(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2412 {
2413         /*
2414          * INIT_RESUME   opcode: 0x72 ('r')
2415          *
2416          * offset      (8  bit): opcode
2417          *
2418          * End the current execute / no-execute condition
2419          */
2420
2421         if (iexec->execute)
2422                 return 1;
2423
2424         iexec->execute = true;
2425         BIOSLOG(bios, "0x%04X: ---- Executing following commands ----\n", offset);
2426
2427         return 1;
2428 }
2429
2430 static int
2431 init_time(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2432 {
2433         /*
2434          * INIT_TIME   opcode: 0x74 ('t')
2435          *
2436          * offset      (8  bit): opcode
2437          * offset + 1  (16 bit): time
2438          *
2439          * Sleep for "time" microseconds.
2440          */
2441
2442         unsigned time = ROM16(bios->data[offset + 1]);
2443
2444         if (!iexec->execute)
2445                 return 3;
2446
2447         BIOSLOG(bios, "0x%04X: Sleeping for 0x%04X microseconds\n",
2448                 offset, time);
2449
2450         if (time < 1000)
2451                 udelay(time);
2452         else
2453                 msleep((time + 900) / 1000);
2454
2455         return 3;
2456 }
2457
2458 static int
2459 init_condition(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2460 {
2461         /*
2462          * INIT_CONDITION   opcode: 0x75 ('u')
2463          *
2464          * offset      (8 bit): opcode
2465          * offset + 1  (8 bit): condition number
2466          *
2467          * Check condition "condition number" in the condition table.
2468          * If condition not met skip subsequent opcodes until condition is
2469          * inverted (INIT_NOT), or we hit INIT_RESUME
2470          */
2471
2472         uint8_t cond = bios->data[offset + 1];
2473
2474         if (!iexec->execute)
2475                 return 2;
2476
2477         BIOSLOG(bios, "0x%04X: Condition: 0x%02X\n", offset, cond);
2478
2479         if (bios_condition_met(bios, offset, cond))
2480                 BIOSLOG(bios, "0x%04X: Condition fulfilled -- continuing to execute\n", offset);
2481         else {
2482                 BIOSLOG(bios, "0x%04X: Condition not fulfilled -- skipping following commands\n", offset);
2483                 iexec->execute = false;
2484         }
2485
2486         return 2;
2487 }
2488
2489 static int
2490 init_io_condition(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2491 {
2492         /*
2493          * INIT_IO_CONDITION  opcode: 0x76
2494          *
2495          * offset      (8 bit): opcode
2496          * offset + 1  (8 bit): condition number
2497          *
2498          * Check condition "condition number" in the io condition table.
2499          * If condition not met skip subsequent opcodes until condition is
2500          * inverted (INIT_NOT), or we hit INIT_RESUME
2501          */
2502
2503         uint8_t cond = bios->data[offset + 1];
2504
2505         if (!iexec->execute)
2506                 return 2;
2507
2508         BIOSLOG(bios, "0x%04X: IO condition: 0x%02X\n", offset, cond);
2509
2510         if (io_condition_met(bios, offset, cond))
2511                 BIOSLOG(bios, "0x%04X: Condition fulfilled -- continuing to execute\n", offset);
2512         else {
2513                 BIOSLOG(bios, "0x%04X: Condition not fulfilled -- skipping following commands\n", offset);
2514                 iexec->execute = false;
2515         }
2516
2517         return 2;
2518 }
2519
2520 static int
2521 init_index_io(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2522 {
2523         /*
2524          * INIT_INDEX_IO   opcode: 0x78 ('x')
2525          *
2526          * offset      (8  bit): opcode
2527          * offset + 1  (16 bit): CRTC port
2528          * offset + 3  (8  bit): CRTC index
2529          * offset + 4  (8  bit): mask
2530          * offset + 5  (8  bit): data
2531          *
2532          * Read value at index "CRTC index" on "CRTC port", AND with "mask",
2533          * OR with "data", write-back
2534          */
2535
2536         uint16_t crtcport = ROM16(bios->data[offset + 1]);
2537         uint8_t crtcindex = bios->data[offset + 3];
2538         uint8_t mask = bios->data[offset + 4];
2539         uint8_t data = bios->data[offset + 5];
2540         uint8_t value;
2541
2542         if (!iexec->execute)
2543                 return 6;
2544
2545         BIOSLOG(bios, "0x%04X: Port: 0x%04X, Index: 0x%02X, Mask: 0x%02X, "
2546                       "Data: 0x%02X\n",
2547                 offset, crtcport, crtcindex, mask, data);
2548
2549         value = (bios_idxprt_rd(bios, crtcport, crtcindex) & mask) | data;
2550         bios_idxprt_wr(bios, crtcport, crtcindex, value);
2551
2552         return 6;
2553 }
2554
2555 static int
2556 init_pll(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2557 {
2558         /*
2559          * INIT_PLL   opcode: 0x79 ('y')
2560          *
2561          * offset      (8  bit): opcode
2562          * offset + 1  (32 bit): register
2563          * offset + 5  (16 bit): freq
2564          *
2565          * Set PLL register "register" to coefficients for frequency (10kHz)
2566          * "freq"
2567          */
2568
2569         uint32_t reg = ROM32(bios->data[offset + 1]);
2570         uint16_t freq = ROM16(bios->data[offset + 5]);
2571
2572         if (!iexec->execute)
2573                 return 7;
2574
2575         BIOSLOG(bios, "0x%04X: Reg: 0x%08X, Freq: %d0kHz\n", offset, reg, freq);
2576
2577         setPLL(bios, reg, freq * 10);
2578
2579         return 7;
2580 }
2581
2582 static int
2583 init_zm_reg(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2584 {
2585         /*
2586          * INIT_ZM_REG   opcode: 0x7A ('z')
2587          *
2588          * offset      (8  bit): opcode
2589          * offset + 1  (32 bit): register
2590          * offset + 5  (32 bit): value
2591          *
2592          * Assign "value" to "register"
2593          */
2594
2595         uint32_t reg = ROM32(bios->data[offset + 1]);
2596         uint32_t value = ROM32(bios->data[offset + 5]);
2597
2598         if (!iexec->execute)
2599                 return 9;
2600
2601         if (reg == 0x000200)
2602                 value |= 1;
2603
2604         bios_wr32(bios, reg, value);
2605
2606         return 9;
2607 }
2608
2609 static int
2610 init_ram_restrict_pll(struct nvbios *bios, uint16_t offset,
2611                       struct init_exec *iexec)
2612 {
2613         /*
2614          * INIT_RAM_RESTRICT_PLL   opcode: 0x87 ('')
2615          *
2616          * offset      (8 bit): opcode
2617          * offset + 1  (8 bit): PLL type
2618          * offset + 2 (32 bit): frequency 0
2619          *
2620          * Uses the RAMCFG strap of PEXTDEV_BOOT as an index into the table at
2621          * ram_restrict_table_ptr.  The value read from there is used to select
2622          * a frequency from the table starting at 'frequency 0' to be
2623          * programmed into the PLL corresponding to 'type'.
2624          *
2625          * The PLL limits table on cards using this opcode has a mapping of
2626          * 'type' to the relevant registers.
2627          */
2628
2629         struct drm_device *dev = bios->dev;
2630         uint32_t strap = (bios_rd32(bios, NV_PEXTDEV_BOOT_0) & 0x0000003c) >> 2;
2631         uint8_t index = bios->data[bios->ram_restrict_tbl_ptr + strap];
2632         uint8_t type = bios->data[offset + 1];
2633         uint32_t freq = ROM32(bios->data[offset + 2 + (index * 4)]);
2634         uint8_t *pll_limits = &bios->data[bios->pll_limit_tbl_ptr], *entry;
2635         int len = 2 + bios->ram_restrict_group_count * 4;
2636         int i;
2637
2638         if (!iexec->execute)
2639                 return len;
2640
2641         if (!bios->pll_limit_tbl_ptr || (pll_limits[0] & 0xf0) != 0x30) {
2642                 NV_ERROR(dev, "PLL limits table not version 3.x\n");
2643                 return len; /* deliberate, allow default clocks to remain */
2644         }
2645
2646         entry = pll_limits + pll_limits[1];
2647         for (i = 0; i < pll_limits[3]; i++, entry += pll_limits[2]) {
2648                 if (entry[0] == type) {
2649                         uint32_t reg = ROM32(entry[3]);
2650
2651                         BIOSLOG(bios, "0x%04X: "
2652                                       "Type %02x Reg 0x%08x Freq %dKHz\n",
2653                                 offset, type, reg, freq);
2654
2655                         setPLL(bios, reg, freq);
2656                         return len;
2657                 }
2658         }
2659
2660         NV_ERROR(dev, "PLL type 0x%02x not found in PLL limits table", type);
2661         return len;
2662 }
2663
2664 static int
2665 init_8c(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2666 {
2667         /*
2668          * INIT_8C   opcode: 0x8C ('')
2669          *
2670          * NOP so far....
2671          *
2672          */
2673
2674         return 1;
2675 }
2676
2677 static int
2678 init_8d(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2679 {
2680         /*
2681          * INIT_8D   opcode: 0x8D ('')
2682          *
2683          * NOP so far....
2684          *
2685          */
2686
2687         return 1;
2688 }
2689
2690 static int
2691 init_gpio(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2692 {
2693         /*
2694          * INIT_GPIO   opcode: 0x8E ('')
2695          *
2696          * offset      (8 bit): opcode
2697          *
2698          * Loop over all entries in the DCB GPIO table, and initialise
2699          * each GPIO according to various values listed in each entry
2700          */
2701
2702         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
2703         const uint32_t nv50_gpio_ctl[2] = { 0xe100, 0xe28c };
2704         int i;
2705
2706         if (dev_priv->card_type != NV_50) {
2707                 NV_ERROR(bios->dev, "INIT_GPIO on unsupported chipset\n");
2708                 return -ENODEV;
2709         }
2710
2711         if (!iexec->execute)
2712                 return 1;
2713
2714         for (i = 0; i < bios->dcb.gpio.entries; i++) {
2715                 struct dcb_gpio_entry *gpio = &bios->dcb.gpio.entry[i];
2716                 uint32_t r, s, v;
2717
2718                 BIOSLOG(bios, "0x%04X: Entry: 0x%08X\n", offset, gpio->entry);
2719
2720                 nv50_gpio_set(bios->dev, gpio->tag, gpio->state_default);
2721
2722                 /* The NVIDIA binary driver doesn't appear to actually do
2723                  * any of this, my VBIOS does however.
2724                  */
2725                 /* Not a clue, needs de-magicing */
2726                 r = nv50_gpio_ctl[gpio->line >> 4];
2727                 s = (gpio->line & 0x0f);
2728                 v = bios_rd32(bios, r) & ~(0x00010001 << s);
2729                 switch ((gpio->entry & 0x06000000) >> 25) {
2730                 case 1:
2731                         v |= (0x00000001 << s);
2732                         break;
2733                 case 2:
2734                         v |= (0x00010000 << s);
2735                         break;
2736                 default:
2737                         break;
2738                 }
2739                 bios_wr32(bios, r, v);
2740         }
2741
2742         return 1;
2743 }
2744
2745 static int
2746 init_ram_restrict_zm_reg_group(struct nvbios *bios, uint16_t offset,
2747                                struct init_exec *iexec)
2748 {
2749         /*
2750          * INIT_RAM_RESTRICT_ZM_REG_GROUP   opcode: 0x8F ('')
2751          *
2752          * offset      (8  bit): opcode
2753          * offset + 1  (32 bit): reg
2754          * offset + 5  (8  bit): regincrement
2755          * offset + 6  (8  bit): count
2756          * offset + 7  (32 bit): value 1,1
2757          * ...
2758          *
2759          * Use the RAMCFG strap of PEXTDEV_BOOT as an index into the table at
2760          * ram_restrict_table_ptr. The value read from here is 'n', and
2761          * "value 1,n" gets written to "reg". This repeats "count" times and on
2762          * each iteration 'm', "reg" increases by "regincrement" and
2763          * "value m,n" is used. The extent of n is limited by a number read
2764          * from the 'M' BIT table, herein called "blocklen"
2765          */
2766
2767         uint32_t reg = ROM32(bios->data[offset + 1]);
2768         uint8_t regincrement = bios->data[offset + 5];
2769         uint8_t count = bios->data[offset + 6];
2770         uint32_t strap_ramcfg, data;
2771         /* previously set by 'M' BIT table */
2772         uint16_t blocklen = bios->ram_restrict_group_count * 4;
2773         int len = 7 + count * blocklen;
2774         uint8_t index;
2775         int i;
2776
2777
2778         if (!iexec->execute)
2779                 return len;
2780
2781         if (!blocklen) {
2782                 NV_ERROR(bios->dev,
2783                          "0x%04X: Zero block length - has the M table "
2784                          "been parsed?\n", offset);
2785                 return -EINVAL;
2786         }
2787
2788         strap_ramcfg = (bios_rd32(bios, NV_PEXTDEV_BOOT_0) >> 2) & 0xf;
2789         index = bios->data[bios->ram_restrict_tbl_ptr + strap_ramcfg];
2790
2791         BIOSLOG(bios, "0x%04X: Reg: 0x%08X, RegIncrement: 0x%02X, "
2792                       "Count: 0x%02X, StrapRamCfg: 0x%02X, Index: 0x%02X\n",
2793                 offset, reg, regincrement, count, strap_ramcfg, index);
2794
2795         for (i = 0; i < count; i++) {
2796                 data = ROM32(bios->data[offset + 7 + index * 4 + blocklen * i]);
2797
2798                 bios_wr32(bios, reg, data);
2799
2800                 reg += regincrement;
2801         }
2802
2803         return len;
2804 }
2805
2806 static int
2807 init_copy_zm_reg(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2808 {
2809         /*
2810          * INIT_COPY_ZM_REG   opcode: 0x90 ('')
2811          *
2812          * offset      (8  bit): opcode
2813          * offset + 1  (32 bit): src reg
2814          * offset + 5  (32 bit): dst reg
2815          *
2816          * Put contents of "src reg" into "dst reg"
2817          */
2818
2819         uint32_t srcreg = ROM32(bios->data[offset + 1]);
2820         uint32_t dstreg = ROM32(bios->data[offset + 5]);
2821
2822         if (!iexec->execute)
2823                 return 9;
2824
2825         bios_wr32(bios, dstreg, bios_rd32(bios, srcreg));
2826
2827         return 9;
2828 }
2829
2830 static int
2831 init_zm_reg_group_addr_latched(struct nvbios *bios, uint16_t offset,
2832                                struct init_exec *iexec)
2833 {
2834         /*
2835          * INIT_ZM_REG_GROUP_ADDRESS_LATCHED   opcode: 0x91 ('')
2836          *
2837          * offset      (8  bit): opcode
2838          * offset + 1  (32 bit): dst reg
2839          * offset + 5  (8  bit): count
2840          * offset + 6  (32 bit): data 1
2841          * ...
2842          *
2843          * For each of "count" values write "data n" to "dst reg"
2844          */
2845
2846         uint32_t reg = ROM32(bios->data[offset + 1]);
2847         uint8_t count = bios->data[offset + 5];
2848         int len = 6 + count * 4;
2849         int i;
2850
2851         if (!iexec->execute)
2852                 return len;
2853
2854         for (i = 0; i < count; i++) {
2855                 uint32_t data = ROM32(bios->data[offset + 6 + 4 * i]);
2856                 bios_wr32(bios, reg, data);
2857         }
2858
2859         return len;
2860 }
2861
2862 static int
2863 init_reserved(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2864 {
2865         /*
2866          * INIT_RESERVED   opcode: 0x92 ('')
2867          *
2868          * offset      (8 bit): opcode
2869          *
2870          * Seemingly does nothing
2871          */
2872
2873         return 1;
2874 }
2875
2876 static int
2877 init_96(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2878 {
2879         /*
2880          * INIT_96   opcode: 0x96 ('')
2881          *
2882          * offset      (8  bit): opcode
2883          * offset + 1  (32 bit): sreg
2884          * offset + 5  (8  bit): sshift
2885          * offset + 6  (8  bit): smask
2886          * offset + 7  (8  bit): index
2887          * offset + 8  (32 bit): reg
2888          * offset + 12 (32 bit): mask
2889          * offset + 16 (8  bit): shift
2890          *
2891          */
2892
2893         uint16_t xlatptr = bios->init96_tbl_ptr + (bios->data[offset + 7] * 2);
2894         uint32_t reg = ROM32(bios->data[offset + 8]);
2895         uint32_t mask = ROM32(bios->data[offset + 12]);
2896         uint32_t val;
2897
2898         val = bios_rd32(bios, ROM32(bios->data[offset + 1]));
2899         if (bios->data[offset + 5] < 0x80)
2900                 val >>= bios->data[offset + 5];
2901         else
2902                 val <<= (0x100 - bios->data[offset + 5]);
2903         val &= bios->data[offset + 6];
2904
2905         val   = bios->data[ROM16(bios->data[xlatptr]) + val];
2906         val <<= bios->data[offset + 16];
2907
2908         if (!iexec->execute)
2909                 return 17;
2910
2911         bios_wr32(bios, reg, (bios_rd32(bios, reg) & mask) | val);
2912         return 17;
2913 }
2914
2915 static int
2916 init_97(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2917 {
2918         /*
2919          * INIT_97   opcode: 0x97 ('')
2920          *
2921          * offset      (8  bit): opcode
2922          * offset + 1  (32 bit): register
2923          * offset + 5  (32 bit): mask
2924          * offset + 9  (32 bit): value
2925          *
2926          * Adds "value" to "register" preserving the fields specified
2927          * by "mask"
2928          */
2929
2930         uint32_t reg = ROM32(bios->data[offset + 1]);
2931         uint32_t mask = ROM32(bios->data[offset + 5]);
2932         uint32_t add = ROM32(bios->data[offset + 9]);
2933         uint32_t val;
2934
2935         val = bios_rd32(bios, reg);
2936         val = (val & mask) | ((val + add) & ~mask);
2937
2938         if (!iexec->execute)
2939                 return 13;
2940
2941         bios_wr32(bios, reg, val);
2942         return 13;
2943 }
2944
2945 static int
2946 init_auxch(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2947 {
2948         /*
2949          * INIT_AUXCH   opcode: 0x98 ('')
2950          *
2951          * offset      (8  bit): opcode
2952          * offset + 1  (32 bit): address
2953          * offset + 5  (8  bit): count
2954          * offset + 6  (8  bit): mask 0
2955          * offset + 7  (8  bit): data 0
2956          *  ...
2957          *
2958          */
2959
2960         struct drm_device *dev = bios->dev;
2961         struct nouveau_i2c_chan *auxch;
2962         uint32_t addr = ROM32(bios->data[offset + 1]);
2963         uint8_t count = bios->data[offset + 5];
2964         int len = 6 + count * 2;
2965         int ret, i;
2966
2967         if (!bios->display.output) {
2968                 NV_ERROR(dev, "INIT_AUXCH: no active output\n");
2969                 return -EINVAL;
2970         }
2971
2972         auxch = init_i2c_device_find(dev, bios->display.output->i2c_index);
2973         if (!auxch) {
2974                 NV_ERROR(dev, "INIT_AUXCH: couldn't get auxch %d\n",
2975                          bios->display.output->i2c_index);
2976                 return -ENODEV;
2977         }
2978
2979         if (!iexec->execute)
2980                 return len;
2981
2982         offset += 6;
2983         for (i = 0; i < count; i++, offset += 2) {
2984                 uint8_t data;
2985
2986                 ret = nouveau_dp_auxch(auxch, 9, addr, &data, 1);
2987                 if (ret) {
2988                         NV_ERROR(dev, "INIT_AUXCH: rd auxch fail %d\n", ret);
2989                         return ret;
2990                 }
2991
2992                 data &= bios->data[offset + 0];
2993                 data |= bios->data[offset + 1];
2994
2995                 ret = nouveau_dp_auxch(auxch, 8, addr, &data, 1);
2996                 if (ret) {
2997                         NV_ERROR(dev, "INIT_AUXCH: wr auxch fail %d\n", ret);
2998                         return ret;
2999                 }
3000         }
3001
3002         return len;
3003 }
3004
3005 static int
3006 init_zm_auxch(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
3007 {
3008         /*
3009          * INIT_ZM_AUXCH   opcode: 0x99 ('')
3010          *
3011          * offset      (8  bit): opcode
3012          * offset + 1  (32 bit): address
3013          * offset + 5  (8  bit): count
3014          * offset + 6  (8  bit): data 0
3015          *  ...
3016          *
3017          */
3018
3019         struct drm_device *dev = bios->dev;
3020         struct nouveau_i2c_chan *auxch;
3021         uint32_t addr = ROM32(bios->data[offset + 1]);
3022         uint8_t count = bios->data[offset + 5];
3023         int len = 6 + count;
3024         int ret, i;
3025
3026         if (!bios->display.output) {
3027                 NV_ERROR(dev, "INIT_ZM_AUXCH: no active output\n");
3028                 return -EINVAL;
3029         }
3030
3031         auxch = init_i2c_device_find(dev, bios->display.output->i2c_index);
3032         if (!auxch) {
3033                 NV_ERROR(dev, "INIT_ZM_AUXCH: couldn't get auxch %d\n",
3034                          bios->display.output->i2c_index);
3035                 return -ENODEV;
3036         }
3037
3038         if (!iexec->execute)
3039                 return len;
3040
3041         offset += 6;
3042         for (i = 0; i < count; i++, offset++) {
3043                 ret = nouveau_dp_auxch(auxch, 8, addr, &bios->data[offset], 1);
3044                 if (ret) {
3045                         NV_ERROR(dev, "INIT_ZM_AUXCH: wr auxch fail %d\n", ret);
3046                         return ret;
3047                 }
3048         }
3049
3050         return len;
3051 }
3052
3053 static struct init_tbl_entry itbl_entry[] = {
3054         /* command name                       , id  , length  , offset  , mult    , command handler                 */
3055         /* INIT_PROG (0x31, 15, 10, 4) removed due to no example of use */
3056         { "INIT_IO_RESTRICT_PROG"             , 0x32, init_io_restrict_prog           },
3057         { "INIT_REPEAT"                       , 0x33, init_repeat                     },
3058         { "INIT_IO_RESTRICT_PLL"              , 0x34, init_io_restrict_pll            },
3059         { "INIT_END_REPEAT"                   , 0x36, init_end_repeat                 },
3060         { "INIT_COPY"                         , 0x37, init_copy                       },
3061         { "INIT_NOT"                          , 0x38, init_not                        },
3062         { "INIT_IO_FLAG_CONDITION"            , 0x39, init_io_flag_condition          },
3063         { "INIT_DP_CONDITION"                 , 0x3A, init_dp_condition               },
3064         { "INIT_OP_3B"                        , 0x3B, init_op_3b                      },
3065         { "INIT_OP_3C"                        , 0x3C, init_op_3c                      },
3066         { "INIT_INDEX_ADDRESS_LATCHED"        , 0x49, init_idx_addr_latched           },
3067         { "INIT_IO_RESTRICT_PLL2"             , 0x4A, init_io_restrict_pll2           },
3068         { "INIT_PLL2"                         , 0x4B, init_pll2                       },
3069         { "INIT_I2C_BYTE"                     , 0x4C, init_i2c_byte                   },
3070         { "INIT_ZM_I2C_BYTE"                  , 0x4D, init_zm_i2c_byte                },
3071         { "INIT_ZM_I2C"                       , 0x4E, init_zm_i2c                     },
3072         { "INIT_TMDS"                         , 0x4F, init_tmds                       },
3073         { "INIT_ZM_TMDS_GROUP"                , 0x50, init_zm_tmds_group              },
3074         { "INIT_CR_INDEX_ADDRESS_LATCHED"     , 0x51, init_cr_idx_adr_latch           },
3075         { "INIT_CR"                           , 0x52, init_cr                         },
3076         { "INIT_ZM_CR"                        , 0x53, init_zm_cr                      },
3077         { "INIT_ZM_CR_GROUP"                  , 0x54, init_zm_cr_group                },
3078         { "INIT_CONDITION_TIME"               , 0x56, init_condition_time             },
3079         { "INIT_ZM_REG_SEQUENCE"              , 0x58, init_zm_reg_sequence            },
3080         /* INIT_INDIRECT_REG (0x5A, 7, 0, 0) removed due to no example of use */
3081         { "INIT_SUB_DIRECT"                   , 0x5B, init_sub_direct                 },
3082         { "INIT_COPY_NV_REG"                  , 0x5F, init_copy_nv_reg                },
3083         { "INIT_ZM_INDEX_IO"                  , 0x62, init_zm_index_io                },
3084         { "INIT_COMPUTE_MEM"                  , 0x63, init_compute_mem                },
3085         { "INIT_RESET"                        , 0x65, init_reset                      },
3086         { "INIT_CONFIGURE_MEM"                , 0x66, init_configure_mem              },
3087         { "INIT_CONFIGURE_CLK"                , 0x67, init_configure_clk              },
3088         { "INIT_CONFIGURE_PREINIT"            , 0x68, init_configure_preinit          },
3089         { "INIT_IO"                           , 0x69, init_io                         },
3090         { "INIT_SUB"                          , 0x6B, init_sub                        },
3091         { "INIT_RAM_CONDITION"                , 0x6D, init_ram_condition              },
3092         { "INIT_NV_REG"                       , 0x6E, init_nv_reg                     },
3093         { "INIT_MACRO"                        , 0x6F, init_macro                      },
3094         { "INIT_DONE"                         , 0x71, init_done                       },
3095         { "INIT_RESUME"                       , 0x72, init_resume                     },
3096         /* INIT_RAM_CONDITION2 (0x73, 9, 0, 0) removed due to no example of use */
3097         { "INIT_TIME"                         , 0x74, init_time                       },
3098         { "INIT_CONDITION"                    , 0x75, init_condition                  },
3099         { "INIT_IO_CONDITION"                 , 0x76, init_io_condition               },
3100         { "INIT_INDEX_IO"                     , 0x78, init_index_io                   },
3101         { "INIT_PLL"                          , 0x79, init_pll                        },
3102         { "INIT_ZM_REG"                       , 0x7A, init_zm_reg                     },
3103         { "INIT_RAM_RESTRICT_PLL"             , 0x87, init_ram_restrict_pll           },
3104         { "INIT_8C"                           , 0x8C, init_8c                         },
3105         { "INIT_8D"                           , 0x8D, init_8d                         },
3106         { "INIT_GPIO"                         , 0x8E, init_gpio                       },
3107         { "INIT_RAM_RESTRICT_ZM_REG_GROUP"    , 0x8F, init_ram_restrict_zm_reg_group  },
3108         { "INIT_COPY_ZM_REG"                  , 0x90, init_copy_zm_reg                },
3109         { "INIT_ZM_REG_GROUP_ADDRESS_LATCHED" , 0x91, init_zm_reg_group_addr_latched  },
3110         { "INIT_RESERVED"                     , 0x92, init_reserved                   },
3111         { "INIT_96"                           , 0x96, init_96                         },
3112         { "INIT_97"                           , 0x97, init_97                         },
3113         { "INIT_AUXCH"                        , 0x98, init_auxch                      },
3114         { "INIT_ZM_AUXCH"                     , 0x99, init_zm_auxch                   },
3115         { NULL                                , 0   , NULL                            }
3116 };
3117
3118 #define MAX_TABLE_OPS 1000
3119
3120 static int
3121 parse_init_table(struct nvbios *bios, unsigned int offset,
3122                  struct init_exec *iexec)
3123 {
3124         /*
3125          * Parses all commands in an init table.
3126          *
3127          * We start out executing all commands found in the init table. Some
3128          * opcodes may change the status of iexec->execute to SKIP, which will
3129          * cause the following opcodes to perform no operation until the value
3130          * is changed back to EXECUTE.
3131          */
3132
3133         int count = 0, i, res;
3134         uint8_t id;
3135
3136         /*
3137          * Loop until INIT_DONE causes us to break out of the loop
3138          * (or until offset > bios length just in case... )
3139          * (and no more than MAX_TABLE_OPS iterations, just in case... )
3140          */
3141         while ((offset < bios->length) && (count++ < MAX_TABLE_OPS)) {
3142                 id = bios->data[offset];
3143
3144                 /* Find matching id in itbl_entry */
3145                 for (i = 0; itbl_entry[i].name && (itbl_entry[i].id != id); i++)
3146                         ;
3147
3148                 if (itbl_entry[i].name) {
3149                         BIOSLOG(bios, "0x%04X: [ (0x%02X) - %s ]\n",
3150                                 offset, itbl_entry[i].id, itbl_entry[i].name);
3151
3152                         /* execute eventual command handler */
3153                         res = (*itbl_entry[i].handler)(bios, offset, iexec);
3154                         if (!res)
3155                                 break;
3156                         /*
3157                          * Add the offset of the current command including all data
3158                          * of that command. The offset will then be pointing on the
3159                          * next op code.
3160                          */
3161                         offset += res;
3162                 } else {
3163                         NV_ERROR(bios->dev,
3164                                  "0x%04X: Init table command not found: "
3165                                  "0x%02X\n", offset, id);
3166                         return -ENOENT;
3167                 }
3168         }
3169
3170         if (offset >= bios->length)
3171                 NV_WARN(bios->dev,
3172                         "Offset 0x%04X greater than known bios image length.  "
3173                         "Corrupt image?\n", offset);
3174         if (count >= MAX_TABLE_OPS)
3175                 NV_WARN(bios->dev,
3176                         "More than %d opcodes to a table is unlikely, "
3177                         "is the bios image corrupt?\n", MAX_TABLE_OPS);
3178
3179         return 0;
3180 }
3181
3182 static void
3183 parse_init_tables(struct nvbios *bios)
3184 {
3185         /* Loops and calls parse_init_table() for each present table. */
3186
3187         int i = 0;
3188         uint16_t table;
3189         struct init_exec iexec = {true, false};
3190
3191         if (bios->old_style_init) {
3192                 if (bios->init_script_tbls_ptr)
3193                         parse_init_table(bios, bios->init_script_tbls_ptr, &iexec);
3194                 if (bios->extra_init_script_tbl_ptr)
3195                         parse_init_table(bios, bios->extra_init_script_tbl_ptr, &iexec);
3196
3197                 return;
3198         }
3199
3200         while ((table = ROM16(bios->data[bios->init_script_tbls_ptr + i]))) {
3201                 NV_INFO(bios->dev,
3202                         "Parsing VBIOS init table %d at offset 0x%04X\n",
3203                         i / 2, table);
3204                 BIOSLOG(bios, "0x%04X: ------ Executing following commands ------\n", table);
3205
3206                 parse_init_table(bios, table, &iexec);
3207                 i += 2;
3208         }
3209 }
3210
3211 static uint16_t clkcmptable(struct nvbios *bios, uint16_t clktable, int pxclk)
3212 {
3213         int compare_record_len, i = 0;
3214         uint16_t compareclk, scriptptr = 0;
3215
3216         if (bios->major_version < 5) /* pre BIT */
3217                 compare_record_len = 3;
3218         else
3219                 compare_record_len = 4;
3220
3221         do {
3222                 compareclk = ROM16(bios->data[clktable + compare_record_len * i]);
3223                 if (pxclk >= compareclk * 10) {
3224                         if (bios->major_version < 5) {
3225                                 uint8_t tmdssub = bios->data[clktable + 2 + compare_record_len * i];
3226                                 scriptptr = ROM16(bios->data[bios->init_script_tbls_ptr + tmdssub * 2]);
3227                         } else
3228                                 scriptptr = ROM16(bios->data[clktable + 2 + compare_record_len * i]);
3229                         break;
3230                 }
3231                 i++;
3232         } while (compareclk);
3233
3234         return scriptptr;
3235 }
3236
3237 static void
3238 run_digital_op_script(struct drm_device *dev, uint16_t scriptptr,
3239                       struct dcb_entry *dcbent, int head, bool dl)
3240 {
3241         struct drm_nouveau_private *dev_priv = dev->dev_private;
3242         struct nvbios *bios = &dev_priv->vbios;
3243         struct init_exec iexec = {true, false};
3244
3245         NV_TRACE(dev, "0x%04X: Parsing digital output script table\n",
3246                  scriptptr);
3247         bios_idxprt_wr(bios, NV_CIO_CRX__COLOR, NV_CIO_CRE_44,
3248                        head ? NV_CIO_CRE_44_HEADB : NV_CIO_CRE_44_HEADA);
3249         /* note: if dcb entries have been merged, index may be misleading */
3250         NVWriteVgaCrtc5758(dev, head, 0, dcbent->index);
3251         parse_init_table(bios, scriptptr, &iexec);
3252
3253         nv04_dfp_bind_head(dev, dcbent, head, dl);
3254 }
3255
3256 static int call_lvds_manufacturer_script(struct drm_device *dev, struct dcb_entry *dcbent, int head, enum LVDS_script script)
3257 {
3258         struct drm_nouveau_private *dev_priv = dev->dev_private;
3259         struct nvbios *bios = &dev_priv->vbios;
3260         uint8_t sub = bios->data[bios->fp.xlated_entry + script] + (bios->fp.link_c_increment && dcbent->or & OUTPUT_C ? 1 : 0);
3261         uint16_t scriptofs = ROM16(bios->data[bios->init_script_tbls_ptr + sub * 2]);
3262
3263         if (!bios->fp.xlated_entry || !sub || !scriptofs)
3264                 return -EINVAL;
3265
3266         run_digital_op_script(dev, scriptofs, dcbent, head, bios->fp.dual_link);
3267
3268         if (script == LVDS_PANEL_OFF) {
3269                 /* off-on delay in ms */
3270                 msleep(ROM16(bios->data[bios->fp.xlated_entry + 7]));
3271         }
3272 #ifdef __powerpc__
3273         /* Powerbook specific quirks */
3274         if ((dev->pci_device & 0xffff) == 0x0179 ||
3275             (dev->pci_device & 0xffff) == 0x0189 ||
3276             (dev->pci_device & 0xffff) == 0x0329) {
3277                 if (script == LVDS_RESET) {
3278                         nv_write_tmds(dev, dcbent->or, 0, 0x02, 0x72);
3279
3280                 } else if (script == LVDS_PANEL_ON) {
3281                         bios_wr32(bios, NV_PBUS_DEBUG_DUALHEAD_CTL,
3282                                   bios_rd32(bios, NV_PBUS_DEBUG_DUALHEAD_CTL)
3283                                   | (1 << 31));
3284                         bios_wr32(bios, NV_PCRTC_GPIO_EXT,
3285                                   bios_rd32(bios, NV_PCRTC_GPIO_EXT) | 1);
3286
3287                 } else if (script == LVDS_PANEL_OFF) {
3288                         bios_wr32(bios, NV_PBUS_DEBUG_DUALHEAD_CTL,
3289                                   bios_rd32(bios, NV_PBUS_DEBUG_DUALHEAD_CTL)
3290                                   & ~(1 << 31));
3291                         bios_wr32(bios, NV_PCRTC_GPIO_EXT,
3292                                   bios_rd32(bios, NV_PCRTC_GPIO_EXT) & ~3);
3293                 }
3294         }
3295 #endif
3296
3297         return 0;
3298 }
3299
3300 static int run_lvds_table(struct drm_device *dev, struct dcb_entry *dcbent, int head, enum LVDS_script script, int pxclk)
3301 {
3302         /*
3303          * The BIT LVDS table's header has the information to setup the
3304          * necessary registers. Following the standard 4 byte header are:
3305          * A bitmask byte and a dual-link transition pxclk value for use in
3306          * selecting the init script when not using straps; 4 script pointers
3307          * for panel power, selected by output and on/off; and 8 table pointers
3308          * for panel init, the needed one determined by output, and bits in the
3309          * conf byte. These tables are similar to the TMDS tables, consisting
3310          * of a list of pxclks and script pointers.
3311          */
3312         struct drm_nouveau_private *dev_priv = dev->dev_private;
3313         struct nvbios *bios = &dev_priv->vbios;
3314         unsigned int outputset = (dcbent->or == 4) ? 1 : 0;
3315         uint16_t scriptptr = 0, clktable;
3316
3317         /*
3318          * For now we assume version 3.0 table - g80 support will need some
3319          * changes
3320          */
3321
3322         switch (script) {
3323         case LVDS_INIT:
3324                 return -ENOSYS;
3325         case LVDS_BACKLIGHT_ON:
3326         case LVDS_PANEL_ON:
3327                 scriptptr = ROM16(bios->data[bios->fp.lvdsmanufacturerpointer + 7 + outputset * 2]);
3328                 break;
3329         case LVDS_BACKLIGHT_OFF:
3330         case LVDS_PANEL_OFF:
3331                 scriptptr = ROM16(bios->data[bios->fp.lvdsmanufacturerpointer + 11 + outputset * 2]);
3332                 break;
3333         case LVDS_RESET:
3334                 clktable = bios->fp.lvdsmanufacturerpointer + 15;
3335                 if (dcbent->or == 4)
3336                         clktable += 8;
3337
3338                 if (dcbent->lvdsconf.use_straps_for_mode) {
3339                         if (bios->fp.dual_link)
3340                                 clktable += 4;
3341                         if (bios->fp.if_is_24bit)
3342                                 clktable += 2;
3343                 } else {
3344                         /* using EDID */
3345                         int cmpval_24bit = (dcbent->or == 4) ? 4 : 1;
3346
3347                         if (bios->fp.dual_link) {
3348                                 clktable += 4;
3349                                 cmpval_24bit <<= 1;
3350                         }
3351
3352                         if (bios->fp.strapless_is_24bit & cmpval_24bit)
3353                                 clktable += 2;
3354                 }
3355
3356                 clktable = ROM16(bios->data[clktable]);
3357                 if (!clktable) {
3358                         NV_ERROR(dev, "Pixel clock comparison table not found\n");
3359                         return -ENOENT;
3360                 }
3361                 scriptptr = clkcmptable(bios, clktable, pxclk);
3362         }
3363
3364         if (!scriptptr) {
3365                 NV_ERROR(dev, "LVDS output init script not found\n");
3366                 return -ENOENT;
3367         }
3368         run_digital_op_script(dev, scriptptr, dcbent, head, bios->fp.dual_link);
3369
3370         return 0;
3371 }
3372
3373 int call_lvds_script(struct drm_device *dev, struct dcb_entry *dcbent, int head, enum LVDS_script script, int pxclk)
3374 {
3375         /*
3376          * LVDS operations are multiplexed in an effort to present a single API
3377          * which works with two vastly differing underlying structures.
3378          * This acts as the demux
3379          */
3380
3381         struct drm_nouveau_private *dev_priv = dev->dev_private;
3382         struct nvbios *bios = &dev_priv->vbios;
3383         uint8_t lvds_ver = bios->data[bios->fp.lvdsmanufacturerpointer];
3384         uint32_t sel_clk_binding, sel_clk;
3385         int ret;
3386
3387         if (bios->fp.last_script_invoc == (script << 1 | head) || !lvds_ver ||
3388             (lvds_ver >= 0x30 && script == LVDS_INIT))
3389                 return 0;
3390
3391         if (!bios->fp.lvds_init_run) {
3392                 bios->fp.lvds_init_run = true;
3393                 call_lvds_script(dev, dcbent, head, LVDS_INIT, pxclk);
3394         }
3395
3396         if (script == LVDS_PANEL_ON && bios->fp.reset_after_pclk_change)
3397                 call_lvds_script(dev, dcbent, head, LVDS_RESET, pxclk);
3398         if (script == LVDS_RESET && bios->fp.power_off_for_reset)
3399                 call_lvds_script(dev, dcbent, head, LVDS_PANEL_OFF, pxclk);
3400
3401         NV_TRACE(dev, "Calling LVDS script %d:\n", script);
3402
3403         /* don't let script change pll->head binding */
3404         sel_clk_binding = bios_rd32(bios, NV_PRAMDAC_SEL_CLK) & 0x50000;
3405
3406         if (lvds_ver < 0x30)
3407                 ret = call_lvds_manufacturer_script(dev, dcbent, head, script);
3408         else
3409                 ret = run_lvds_table(dev, dcbent, head, script, pxclk);
3410
3411         bios->fp.last_script_invoc = (script << 1 | head);
3412
3413         sel_clk = NVReadRAMDAC(dev, 0, NV_PRAMDAC_SEL_CLK) & ~0x50000;
3414         NVWriteRAMDAC(dev, 0, NV_PRAMDAC_SEL_CLK, sel_clk | sel_clk_binding);
3415         /* some scripts set a value in NV_PBUS_POWERCTRL_2 and break video overlay */
3416         nvWriteMC(dev, NV_PBUS_POWERCTRL_2, 0);
3417
3418         return ret;
3419 }
3420
3421 struct lvdstableheader {
3422         uint8_t lvds_ver, headerlen, recordlen;
3423 };
3424
3425 static int parse_lvds_manufacturer_table_header(struct drm_device *dev, struct nvbios *bios, struct lvdstableheader *lth)
3426 {
3427         /*
3428          * BMP version (0xa) LVDS table has a simple header of version and
3429          * record length. The BIT LVDS table has the typical BIT table header:
3430          * version byte, header length byte, record length byte, and a byte for
3431          * the maximum number of records that can be held in the table.
3432          */
3433
3434         uint8_t lvds_ver, headerlen, recordlen;
3435
3436         memset(lth, 0, sizeof(struct lvdstableheader));
3437
3438         if (bios->fp.lvdsmanufacturerpointer == 0x0) {
3439                 NV_ERROR(dev, "Pointer to LVDS manufacturer table invalid\n");
3440                 return -EINVAL;
3441         }
3442
3443         lvds_ver = bios->data[bios->fp.lvdsmanufacturerpointer];
3444
3445         switch (lvds_ver) {
3446         case 0x0a:      /* pre NV40 */
3447                 headerlen = 2;
3448                 recordlen = bios->data[bios->fp.lvdsmanufacturerpointer + 1];
3449                 break;
3450         case 0x30:      /* NV4x */
3451                 headerlen = bios->data[bios->fp.lvdsmanufacturerpointer + 1];
3452                 if (headerlen < 0x1f) {
3453                         NV_ERROR(dev, "LVDS table header not understood\n");
3454                         return -EINVAL;
3455                 }
3456                 recordlen = bios->data[bios->fp.lvdsmanufacturerpointer + 2];
3457                 break;
3458         case 0x40:      /* G80/G90 */
3459                 headerlen = bios->data[bios->fp.lvdsmanufacturerpointer + 1];
3460                 if (headerlen < 0x7) {
3461                         NV_ERROR(dev, "LVDS table header not understood\n");
3462                         return -EINVAL;
3463                 }
3464                 recordlen = bios->data[bios->fp.lvdsmanufacturerpointer + 2];
3465                 break;
3466         default:
3467                 NV_ERROR(dev,
3468                          "LVDS table revision %d.%d not currently supported\n",
3469                          lvds_ver >> 4, lvds_ver & 0xf);
3470                 return -ENOSYS;
3471         }
3472
3473         lth->lvds_ver = lvds_ver;
3474         lth->headerlen = headerlen;
3475         lth->recordlen = recordlen;
3476
3477         return 0;
3478 }
3479
3480 static int
3481 get_fp_strap(struct drm_device *dev, struct nvbios *bios)
3482 {
3483         struct drm_nouveau_private *dev_priv = dev->dev_private;
3484
3485         /*
3486          * The fp strap is normally dictated by the "User Strap" in
3487          * PEXTDEV_BOOT_0[20:16], but on BMP cards when bit 2 of the
3488          * Internal_Flags struct at 0x48 is set, the user strap gets overriden
3489          * by the PCI subsystem ID during POST, but not before the previous user
3490          * strap has been committed to CR58 for CR57=0xf on head A, which may be
3491          * read and used instead
3492          */
3493
3494         if (bios->major_version < 5 && bios->data[0x48] & 0x4)
3495                 return NVReadVgaCrtc5758(dev, 0, 0xf) & 0xf;
3496
3497         if (dev_priv->card_type >= NV_50)
3498                 return (bios_rd32(bios, NV_PEXTDEV_BOOT_0) >> 24) & 0xf;
3499         else
3500                 return (bios_rd32(bios, NV_PEXTDEV_BOOT_0) >> 16) & 0xf;
3501 }
3502
3503 static int parse_fp_mode_table(struct drm_device *dev, struct nvbios *bios)
3504 {
3505         uint8_t *fptable;
3506         uint8_t fptable_ver, headerlen = 0, recordlen, fpentries = 0xf, fpindex;
3507         int ret, ofs, fpstrapping;
3508         struct lvdstableheader lth;
3509
3510         if (bios->fp.fptablepointer == 0x0) {
3511                 /* Apple cards don't have the fp table; the laptops use DDC */
3512                 /* The table is also missing on some x86 IGPs */
3513 #ifndef __powerpc__
3514                 NV_ERROR(dev, "Pointer to flat panel table invalid\n");
3515 #endif
3516                 bios->digital_min_front_porch = 0x4b;
3517                 return 0;
3518         }
3519
3520         fptable = &bios->data[bios->fp.fptablepointer];
3521         fptable_ver = fptable[0];
3522
3523         switch (fptable_ver) {
3524         /*
3525          * BMP version 0x5.0x11 BIOSen have version 1 like tables, but no
3526          * version field, and miss one of the spread spectrum/PWM bytes.
3527          * This could affect early GF2Go parts (not seen any appropriate ROMs
3528          * though). Here we assume that a version of 0x05 matches this case
3529          * (combining with a BMP version check would be better), as the
3530          * common case for the panel type field is 0x0005, and that is in
3531          * fact what we are reading the first byte of.
3532          */
3533         case 0x05:      /* some NV10, 11, 15, 16 */
3534                 recordlen = 42;
3535                 ofs = -1;
3536                 break;
3537         case 0x10:      /* some NV15/16, and NV11+ */
3538                 recordlen = 44;
3539                 ofs = 0;
3540                 break;
3541         case 0x20:      /* NV40+ */
3542                 headerlen = fptable[1];
3543                 recordlen = fptable[2];
3544                 fpentries = fptable[3];
3545                 /*
3546                  * fptable[4] is the minimum
3547                  * RAMDAC_FP_HCRTC -> RAMDAC_FP_HSYNC_START gap
3548                  */
3549                 bios->digital_min_front_porch = fptable[4];
3550                 ofs = -7;
3551                 break;
3552         default:
3553                 NV_ERROR(dev,
3554                          "FP table revision %d.%d not currently supported\n",
3555                          fptable_ver >> 4, fptable_ver & 0xf);
3556                 return -ENOSYS;
3557         }
3558
3559         if (!bios->is_mobile) /* !mobile only needs digital_min_front_porch */
3560                 return 0;
3561
3562         ret = parse_lvds_manufacturer_table_header(dev, bios, &lth);
3563         if (ret)
3564                 return ret;
3565
3566         if (lth.lvds_ver == 0x30 || lth.lvds_ver == 0x40) {
3567                 bios->fp.fpxlatetableptr = bios->fp.lvdsmanufacturerpointer +
3568                                                         lth.headerlen + 1;
3569                 bios->fp.xlatwidth = lth.recordlen;
3570         }
3571         if (bios->fp.fpxlatetableptr == 0x0) {
3572                 NV_ERROR(dev, "Pointer to flat panel xlat table invalid\n");
3573                 return -EINVAL;
3574         }
3575
3576         fpstrapping = get_fp_strap(dev, bios);
3577
3578         fpindex = bios->data[bios->fp.fpxlatetableptr +
3579                                         fpstrapping * bios->fp.xlatwidth];
3580
3581         if (fpindex > fpentries) {
3582                 NV_ERROR(dev, "Bad flat panel table index\n");
3583                 return -ENOENT;
3584         }
3585
3586         /* nv4x cards need both a strap value and fpindex of 0xf to use DDC */
3587         if (lth.lvds_ver > 0x10)
3588                 bios->fp_no_ddc = fpstrapping != 0xf || fpindex != 0xf;
3589
3590         /*
3591          * If either the strap or xlated fpindex value are 0xf there is no
3592          * panel using a strap-derived bios mode present.  this condition
3593          * includes, but is different from, the DDC panel indicator above
3594          */
3595         if (fpstrapping == 0xf || fpindex == 0xf)
3596                 return 0;
3597
3598         bios->fp.mode_ptr = bios->fp.fptablepointer + headerlen +
3599                             recordlen * fpindex + ofs;
3600
3601         NV_TRACE(dev, "BIOS FP mode: %dx%d (%dkHz pixel clock)\n",
3602                  ROM16(bios->data[bios->fp.mode_ptr + 11]) + 1,
3603                  ROM16(bios->data[bios->fp.mode_ptr + 25]) + 1,
3604                  ROM16(bios->data[bios->fp.mode_ptr + 7]) * 10);
3605
3606         return 0;
3607 }
3608
3609 bool nouveau_bios_fp_mode(struct drm_device *dev, struct drm_display_mode *mode)
3610 {
3611         struct drm_nouveau_private *dev_priv = dev->dev_private;
3612         struct nvbios *bios = &dev_priv->vbios;
3613         uint8_t *mode_entry = &bios->data[bios->fp.mode_ptr];
3614
3615         if (!mode)      /* just checking whether we can produce a mode */
3616                 return bios->fp.mode_ptr;
3617
3618         memset(mode, 0, sizeof(struct drm_display_mode));
3619         /*
3620          * For version 1.0 (version in byte 0):
3621          * bytes 1-2 are "panel type", including bits on whether Colour/mono,
3622          * single/dual link, and type (TFT etc.)
3623          * bytes 3-6 are bits per colour in RGBX
3624          */
3625         mode->clock = ROM16(mode_entry[7]) * 10;
3626         /* bytes 9-10 is HActive */
3627         mode->hdisplay = ROM16(mode_entry[11]) + 1;
3628         /*
3629          * bytes 13-14 is HValid Start
3630          * bytes 15-16 is HValid End
3631          */
3632         mode->hsync_start = ROM16(mode_entry[17]) + 1;
3633         mode->hsync_end = ROM16(mode_entry[19]) + 1;
3634         mode->htotal = ROM16(mode_entry[21]) + 1;
3635         /* bytes 23-24, 27-30 similarly, but vertical */
3636         mode->vdisplay = ROM16(mode_entry[25]) + 1;
3637         mode->vsync_start = ROM16(mode_entry[31]) + 1;
3638         mode->vsync_end = ROM16(mode_entry[33]) + 1;
3639         mode->vtotal = ROM16(mode_entry[35]) + 1;
3640         mode->flags |= (mode_entry[37] & 0x10) ?
3641                         DRM_MODE_FLAG_PHSYNC : DRM_MODE_FLAG_NHSYNC;
3642         mode->flags |= (mode_entry[37] & 0x1) ?
3643                         DRM_MODE_FLAG_PVSYNC : DRM_MODE_FLAG_NVSYNC;
3644         /*
3645          * bytes 38-39 relate to spread spectrum settings
3646          * bytes 40-43 are something to do with PWM
3647          */
3648
3649         mode->status = MODE_OK;
3650         mode->type = DRM_MODE_TYPE_DRIVER | DRM_MODE_TYPE_PREFERRED;
3651         drm_mode_set_name(mode);
3652         return bios->fp.mode_ptr;
3653 }
3654
3655 int nouveau_bios_parse_lvds_table(struct drm_device *dev, int pxclk, bool *dl, bool *if_is_24bit)
3656 {
3657         /*
3658          * The LVDS table header is (mostly) described in
3659          * parse_lvds_manufacturer_table_header(): the BIT header additionally
3660          * contains the dual-link transition pxclk (in 10s kHz), at byte 5 - if
3661          * straps are not being used for the panel, this specifies the frequency
3662          * at which modes should be set up in the dual link style.
3663          *
3664          * Following the header, the BMP (ver 0xa) table has several records,
3665          * indexed by a separate xlat table, indexed in turn by the fp strap in
3666          * EXTDEV_BOOT. Each record had a config byte, followed by 6 script
3667          * numbers for use by INIT_SUB which controlled panel init and power,
3668          * and finally a dword of ms to sleep between power off and on
3669          * operations.
3670          *
3671          * In the BIT versions, the table following the header serves as an
3672          * integrated config and xlat table: the records in the table are
3673          * indexed by the FP strap nibble in EXTDEV_BOOT, and each record has
3674          * two bytes - the first as a config byte, the second for indexing the
3675          * fp mode table pointed to by the BIT 'D' table
3676          *
3677          * DDC is not used until after card init, so selecting the correct table
3678          * entry and setting the dual link flag for EDID equipped panels,
3679          * requiring tests against the native-mode pixel clock, cannot be done
3680          * until later, when this function should be called with non-zero pxclk
3681          */
3682         struct drm_nouveau_private *dev_priv = dev->dev_private;
3683         struct nvbios *bios = &dev_priv->vbios;
3684         int fpstrapping = get_fp_strap(dev, bios), lvdsmanufacturerindex = 0;
3685         struct lvdstableheader lth;
3686         uint16_t lvdsofs;
3687         int ret, chip_version = bios->chip_version;
3688
3689         ret = parse_lvds_manufacturer_table_header(dev, bios, &lth);
3690         if (ret)
3691                 return ret;
3692
3693         switch (lth.lvds_ver) {
3694         case 0x0a:      /* pre NV40 */
3695                 lvdsmanufacturerindex = bios->data[
3696                                         bios->fp.fpxlatemanufacturertableptr +
3697                                         fpstrapping];
3698
3699                 /* we're done if this isn't the EDID panel case */
3700                 if (!pxclk)
3701                         break;
3702
3703                 if (chip_version < 0x25) {
3704                         /* nv17 behaviour
3705                          *
3706                          * It seems the old style lvds script pointer is reused
3707                          * to select 18/24 bit colour depth for EDID panels.
3708                          */
3709                         lvdsmanufacturerindex =
3710                                 (bios->legacy.lvds_single_a_script_ptr & 1) ?
3711                                                                         2 : 0;
3712                         if (pxclk >= bios->fp.duallink_transition_clk)
3713                                 lvdsmanufacturerindex++;
3714                 } else if (chip_version < 0x30) {
3715                         /* nv28 behaviour (off-chip encoder)
3716                          *
3717                          * nv28 does a complex dance of first using byte 121 of
3718                          * the EDID to choose the lvdsmanufacturerindex, then
3719                          * later attempting to match the EDID manufacturer and
3720                          * product IDs in a table (signature 'pidt' (panel id
3721                          * table?)), setting an lvdsmanufacturerindex of 0 and
3722                          * an fp strap of the match index (or 0xf if none)
3723                          */
3724                         lvdsmanufacturerindex = 0;
3725                 } else {
3726                         /* nv31, nv34 behaviour */
3727                         lvdsmanufacturerindex = 0;
3728                         if (pxclk >= bios->fp.duallink_transition_clk)
3729                                 lvdsmanufacturerindex = 2;
3730                         if (pxclk >= 140000)
3731                                 lvdsmanufacturerindex = 3;
3732                 }
3733
3734                 /*
3735                  * nvidia set the high nibble of (cr57=f, cr58) to
3736                  * lvdsmanufacturerindex in this case; we don't
3737                  */
3738                 break;
3739         case 0x30:      /* NV4x */
3740         case 0x40:      /* G80/G90 */
3741                 lvdsmanufacturerindex = fpstrapping;
3742                 break;
3743         default:
3744                 NV_ERROR(dev, "LVDS table revision not currently supported\n");
3745                 return -ENOSYS;
3746         }
3747
3748         lvdsofs = bios->fp.xlated_entry = bios->fp.lvdsmanufacturerpointer + lth.headerlen + lth.recordlen * lvdsmanufacturerindex;
3749         switch (lth.lvds_ver) {
3750         case 0x0a:
3751                 bios->fp.power_off_for_reset = bios->data[lvdsofs] & 1;
3752                 bios->fp.reset_after_pclk_change = bios->data[lvdsofs] & 2;
3753                 bios->fp.dual_link = bios->data[lvdsofs] & 4;
3754                 bios->fp.link_c_increment = bios->data[lvdsofs] & 8;
3755                 *if_is_24bit = bios->data[lvdsofs] & 16;
3756                 break;
3757         case 0x30:
3758         case 0x40:
3759                 /*
3760                  * No sign of the "power off for reset" or "reset for panel
3761                  * on" bits, but it's safer to assume we should
3762                  */
3763                 bios->fp.power_off_for_reset = true;
3764                 bios->fp.reset_after_pclk_change = true;
3765
3766                 /*
3767                  * It's ok lvdsofs is wrong for nv4x edid case; dual_link is
3768                  * over-written, and if_is_24bit isn't used
3769                  */
3770                 bios->fp.dual_link = bios->data[lvdsofs] & 1;
3771                 bios->fp.if_is_24bit = bios->data[lvdsofs] & 2;
3772                 bios->fp.strapless_is_24bit = bios->data[bios->fp.lvdsmanufacturerpointer + 4];
3773                 bios->fp.duallink_transition_clk = ROM16(bios->data[bios->fp.lvdsmanufacturerpointer + 5]) * 10;
3774                 break;
3775         }
3776
3777         /* Dell Latitude D620 reports a too-high value for the dual-link
3778          * transition freq, causing us to program the panel incorrectly.
3779          *
3780          * It doesn't appear the VBIOS actually uses its transition freq
3781          * (90000kHz), instead it uses the "Number of LVDS channels" field
3782          * out of the panel ID structure (http://www.spwg.org/).
3783          *
3784          * For the moment, a quirk will do :)
3785          */
3786         if ((dev->pdev->device == 0x01d7) &&
3787             (dev->pdev->subsystem_vendor == 0x1028) &&
3788             (dev->pdev->subsystem_device == 0x01c2)) {
3789                 bios->fp.duallink_transition_clk = 80000;
3790         }
3791
3792         /* set dual_link flag for EDID case */
3793         if (pxclk && (chip_version < 0x25 || chip_version > 0x28))
3794                 bios->fp.dual_link = (pxclk >= bios->fp.duallink_transition_clk);
3795
3796         *dl = bios->fp.dual_link;
3797
3798         return 0;
3799 }
3800
3801 static uint8_t *
3802 bios_output_config_match(struct drm_device *dev, struct dcb_entry *dcbent,
3803                          uint16_t record, int record_len, int record_nr)
3804 {
3805         struct drm_nouveau_private *dev_priv = dev->dev_private;
3806         struct nvbios *bios = &dev_priv->vbios;
3807         uint32_t entry;
3808         uint16_t table;
3809         int i, v;
3810
3811         for (i = 0; i < record_nr; i++, record += record_len) {
3812                 table = ROM16(bios->data[record]);
3813                 if (!table)
3814                         continue;
3815                 entry = ROM32(bios->data[table]);
3816
3817                 v = (entry & 0x000f0000) >> 16;
3818                 if (!(v & dcbent->or))
3819                         continue;
3820
3821                 v = (entry & 0x000000f0) >> 4;
3822                 if (v != dcbent->location)
3823                         continue;
3824
3825                 v = (entry & 0x0000000f);
3826                 if (v != dcbent->type)
3827                         continue;
3828
3829                 return &bios->data[table];
3830         }
3831
3832         return NULL;
3833 }
3834
3835 void *
3836 nouveau_bios_dp_table(struct drm_device *dev, struct dcb_entry *dcbent,
3837                       int *length)
3838 {
3839         struct drm_nouveau_private *dev_priv = dev->dev_private;
3840         struct nvbios *bios = &dev_priv->vbios;
3841         uint8_t *table;
3842
3843         if (!bios->display.dp_table_ptr) {
3844                 NV_ERROR(dev, "No pointer to DisplayPort table\n");
3845                 return NULL;
3846         }
3847         table = &bios->data[bios->display.dp_table_ptr];
3848
3849         if (table[0] != 0x20 && table[0] != 0x21) {
3850                 NV_ERROR(dev, "DisplayPort table version 0x%02x unknown\n",
3851                          table[0]);
3852                 return NULL;
3853         }
3854
3855         *length = table[4];
3856         return bios_output_config_match(dev, dcbent,
3857                                         bios->display.dp_table_ptr + table[1],
3858                                         table[2], table[3]);
3859 }
3860
3861 int
3862 nouveau_bios_run_display_table(struct drm_device *dev, struct dcb_entry *dcbent,
3863                                uint32_t sub, int pxclk)
3864 {
3865         /*
3866          * The display script table is located by the BIT 'U' table.
3867          *
3868          * It contains an array of pointers to various tables describing
3869          * a particular output type.  The first 32-bits of the output
3870          * tables contains similar information to a DCB entry, and is
3871          * used to decide whether that particular table is suitable for
3872          * the output you want to access.
3873          *
3874          * The "record header length" field here seems to indicate the
3875          * offset of the first configuration entry in the output tables.
3876          * This is 10 on most cards I've seen, but 12 has been witnessed
3877          * on DP cards, and there's another script pointer within the
3878          * header.
3879          *
3880          * offset + 0   ( 8 bits): version
3881          * offset + 1   ( 8 bits): header length
3882          * offset + 2   ( 8 bits): record length
3883          * offset + 3   ( 8 bits): number of records
3884          * offset + 4   ( 8 bits): record header length
3885          * offset + 5   (16 bits): pointer to first output script table
3886          */
3887
3888         struct drm_nouveau_private *dev_priv = dev->dev_private;
3889         struct nvbios *bios = &dev_priv->vbios;
3890         uint8_t *table = &bios->data[bios->display.script_table_ptr];
3891         uint8_t *otable = NULL;
3892         uint16_t script;
3893         int i = 0;
3894
3895         if (!bios->display.script_table_ptr) {
3896                 NV_ERROR(dev, "No pointer to output script table\n");
3897                 return 1;
3898         }
3899
3900         /*
3901          * Nothing useful has been in any of the pre-2.0 tables I've seen,
3902          * so until they are, we really don't need to care.
3903          */
3904         if (table[0] < 0x20)
3905                 return 1;
3906
3907         if (table[0] != 0x20 && table[0] != 0x21) {
3908                 NV_ERROR(dev, "Output script table version 0x%02x unknown\n",
3909                          table[0]);
3910                 return 1;
3911         }
3912
3913         /*
3914          * The output script tables describing a particular output type
3915          * look as follows:
3916          *
3917          * offset + 0   (32 bits): output this table matches (hash of DCB)
3918          * offset + 4   ( 8 bits): unknown
3919          * offset + 5   ( 8 bits): number of configurations
3920          * offset + 6   (16 bits): pointer to some script
3921          * offset + 8   (16 bits): pointer to some script
3922          *
3923          * headerlen == 10
3924          * offset + 10           : configuration 0
3925          *
3926          * headerlen == 12
3927          * offset + 10           : pointer to some script
3928          * offset + 12           : configuration 0
3929          *
3930          * Each config entry is as follows:
3931          *
3932          * offset + 0   (16 bits): unknown, assumed to be a match value
3933          * offset + 2   (16 bits): pointer to script table (clock set?)
3934          * offset + 4   (16 bits): pointer to script table (reset?)
3935          *
3936          * There doesn't appear to be a count value to say how many
3937          * entries exist in each script table, instead, a 0 value in
3938          * the first 16-bit word seems to indicate both the end of the
3939          * list and the default entry.  The second 16-bit word in the
3940          * script tables is a pointer to the script to execute.
3941          */
3942
3943         NV_DEBUG_KMS(dev, "Searching for output entry for %d %d %d\n",
3944                         dcbent->type, dcbent->location, dcbent->or);
3945         otable = bios_output_config_match(dev, dcbent, table[1] +
3946                                           bios->display.script_table_ptr,
3947                                           table[2], table[3]);
3948         if (!otable) {
3949                 NV_ERROR(dev, "Couldn't find matching output script table\n");
3950                 return 1;
3951         }
3952
3953         if (pxclk < -2 || pxclk > 0) {
3954                 /* Try to find matching script table entry */
3955                 for (i = 0; i < otable[5]; i++) {
3956                         if (ROM16(otable[table[4] + i*6]) == sub)
3957                                 break;
3958                 }
3959
3960                 if (i == otable[5]) {
3961                         NV_ERROR(dev, "Table 0x%04x not found for %d/%d, "
3962                                       "using first\n",
3963                                  sub, dcbent->type, dcbent->or);
3964                         i = 0;
3965                 }
3966         }
3967
3968         if (pxclk == 0) {
3969                 script = ROM16(otable[6]);
3970                 if (!script) {
3971                         NV_DEBUG_KMS(dev, "output script 0 not found\n");
3972                         return 1;
3973                 }
3974
3975                 NV_TRACE(dev, "0x%04X: parsing output script 0\n", script);
3976                 nouveau_bios_run_init_table(dev, script, dcbent);
3977         } else
3978         if (pxclk == -1) {
3979                 script = ROM16(otable[8]);
3980                 if (!script) {
3981                         NV_DEBUG_KMS(dev, "output script 1 not found\n");
3982                         return 1;
3983                 }
3984
3985                 NV_TRACE(dev, "0x%04X: parsing output script 1\n", script);
3986                 nouveau_bios_run_init_table(dev, script, dcbent);
3987         } else
3988         if (pxclk == -2) {
3989                 if (table[4] >= 12)
3990                         script = ROM16(otable[10]);
3991                 else
3992                         script = 0;
3993                 if (!script) {
3994                         NV_DEBUG_KMS(dev, "output script 2 not found\n");
3995                         return 1;
3996                 }
3997
3998                 NV_TRACE(dev, "0x%04X: parsing output script 2\n", script);
3999                 nouveau_bios_run_init_table(dev, script, dcbent);
4000         } else
4001         if (pxclk > 0) {
4002                 script = ROM16(otable[table[4] + i*6 + 2]);
4003                 if (script)
4004                         script = clkcmptable(bios, script, pxclk);
4005                 if (!script) {
4006                         NV_ERROR(dev, "clock script 0 not found\n");
4007                         return 1;
4008                 }
4009
4010                 NV_TRACE(dev, "0x%04X: parsing clock script 0\n", script);
4011                 nouveau_bios_run_init_table(dev, script, dcbent);
4012         } else
4013         if (pxclk < 0) {
4014                 script = ROM16(otable[table[4] + i*6 + 4]);
4015                 if (script)
4016                         script = clkcmptable(bios, script, -pxclk);
4017                 if (!script) {
4018                         NV_DEBUG_KMS(dev, "clock script 1 not found\n");
4019                         return 1;
4020                 }
4021
4022                 NV_TRACE(dev, "0x%04X: parsing clock script 1\n", script);
4023                 nouveau_bios_run_init_table(dev, script, dcbent);
4024         }
4025
4026         return 0;
4027 }
4028
4029
4030 int run_tmds_table(struct drm_device *dev, struct dcb_entry *dcbent, int head, int pxclk)
4031 {
4032         /*
4033          * the pxclk parameter is in kHz
4034          *
4035          * This runs the TMDS regs setting code found on BIT bios cards
4036          *
4037          * For ffs(or) == 1 use the first table, for ffs(or) == 2 and
4038          * ffs(or) == 3, use the second.
4039          */
4040
4041         struct drm_nouveau_private *dev_priv = dev->dev_private;
4042         struct nvbios *bios = &dev_priv->vbios;
4043         int cv = bios->chip_version;
4044         uint16_t clktable = 0, scriptptr;
4045         uint32_t sel_clk_binding, sel_clk;
4046
4047         /* pre-nv17 off-chip tmds uses scripts, post nv17 doesn't */
4048         if (cv >= 0x17 && cv != 0x1a && cv != 0x20 &&
4049             dcbent->location != DCB_LOC_ON_CHIP)
4050                 return 0;
4051
4052         switch (ffs(dcbent->or)) {
4053         case 1:
4054                 clktable = bios->tmds.output0_script_ptr;
4055                 break;
4056         case 2:
4057         case 3:
4058                 clktable = bios->tmds.output1_script_ptr;
4059                 break;
4060         }
4061
4062         if (!clktable) {
4063                 NV_ERROR(dev, "Pixel clock comparison table not found\n");
4064                 return -EINVAL;
4065         }
4066
4067         scriptptr = clkcmptable(bios, clktable, pxclk);
4068
4069         if (!scriptptr) {
4070                 NV_ERROR(dev, "TMDS output init script not found\n");
4071                 return -ENOENT;
4072         }
4073
4074         /* don't let script change pll->head binding */
4075         sel_clk_binding = bios_rd32(bios, NV_PRAMDAC_SEL_CLK) & 0x50000;
4076         run_digital_op_script(dev, scriptptr, dcbent, head, pxclk >= 165000);
4077         sel_clk = NVReadRAMDAC(dev, 0, NV_PRAMDAC_SEL_CLK) & ~0x50000;
4078         NVWriteRAMDAC(dev, 0, NV_PRAMDAC_SEL_CLK, sel_clk | sel_clk_binding);
4079
4080         return 0;
4081 }
4082
4083 int get_pll_limits(struct drm_device *dev, uint32_t limit_match, struct pll_lims *pll_lim)
4084 {
4085         /*
4086          * PLL limits table
4087          *
4088          * Version 0x10: NV30, NV31
4089          * One byte header (version), one record of 24 bytes
4090          * Version 0x11: NV36 - Not implemented
4091          * Seems to have same record style as 0x10, but 3 records rather than 1
4092          * Version 0x20: Found on Geforce 6 cards
4093          * Trivial 4 byte BIT header. 31 (0x1f) byte record length
4094          * Version 0x21: Found on Geforce 7, 8 and some Geforce 6 cards
4095          * 5 byte header, fifth byte of unknown purpose. 35 (0x23) byte record
4096          * length in general, some (integrated) have an extra configuration byte
4097          * Version 0x30: Found on Geforce 8, separates the register mapping
4098          * from the limits tables.
4099          */
4100
4101         struct drm_nouveau_private *dev_priv = dev->dev_private;
4102         struct nvbios *bios = &dev_priv->vbios;
4103         int cv = bios->chip_version, pllindex = 0;
4104         uint8_t pll_lim_ver = 0, headerlen = 0, recordlen = 0, entries = 0;
4105         uint32_t crystal_strap_mask, crystal_straps;
4106
4107         if (!bios->pll_limit_tbl_ptr) {
4108                 if (cv == 0x30 || cv == 0x31 || cv == 0x35 || cv == 0x36 ||
4109                     cv >= 0x40) {
4110                         NV_ERROR(dev, "Pointer to PLL limits table invalid\n");
4111                         return -EINVAL;
4112                 }
4113         } else
4114                 pll_lim_ver = bios->data[bios->pll_limit_tbl_ptr];
4115
4116         crystal_strap_mask = 1 << 6;
4117         /* open coded dev->twoHeads test */
4118         if (cv > 0x10 && cv != 0x15 && cv != 0x1a && cv != 0x20)
4119                 crystal_strap_mask |= 1 << 22;
4120         crystal_straps = nvReadEXTDEV(dev, NV_PEXTDEV_BOOT_0) &
4121                                                         crystal_strap_mask;
4122
4123         switch (pll_lim_ver) {
4124         /*
4125          * We use version 0 to indicate a pre limit table bios (single stage
4126          * pll) and load the hard coded limits instead.
4127          */
4128         case 0:
4129                 break;
4130         case 0x10:
4131         case 0x11:
4132                 /*
4133                  * Strictly v0x11 has 3 entries, but the last two don't seem
4134                  * to get used.
4135                  */
4136                 headerlen = 1;
4137                 recordlen = 0x18;
4138                 entries = 1;
4139                 pllindex = 0;
4140                 break;
4141         case 0x20:
4142         case 0x21:
4143         case 0x30:
4144         case 0x40:
4145                 headerlen = bios->data[bios->pll_limit_tbl_ptr + 1];
4146                 recordlen = bios->data[bios->pll_limit_tbl_ptr + 2];
4147                 entries = bios->data[bios->pll_limit_tbl_ptr + 3];
4148                 break;
4149         default:
4150                 NV_ERROR(dev, "PLL limits table revision 0x%X not currently "
4151                                 "supported\n", pll_lim_ver);
4152                 return -ENOSYS;
4153         }
4154
4155         /* initialize all members to zero */
4156         memset(pll_lim, 0, sizeof(struct pll_lims));
4157
4158         if (pll_lim_ver == 0x10 || pll_lim_ver == 0x11) {
4159                 uint8_t *pll_rec = &bios->data[bios->pll_limit_tbl_ptr + headerlen + recordlen * pllindex];
4160
4161                 pll_lim->vco1.minfreq = ROM32(pll_rec[0]);
4162                 pll_lim->vco1.maxfreq = ROM32(pll_rec[4]);
4163                 pll_lim->vco2.minfreq = ROM32(pll_rec[8]);
4164                 pll_lim->vco2.maxfreq = ROM32(pll_rec[12]);
4165                 pll_lim->vco1.min_inputfreq = ROM32(pll_rec[16]);
4166                 pll_lim->vco2.min_inputfreq = ROM32(pll_rec[20]);
4167                 pll_lim->vco1.max_inputfreq = pll_lim->vco2.max_inputfreq = INT_MAX;
4168
4169                 /* these values taken from nv30/31/36 */
4170                 pll_lim->vco1.min_n = 0x1;
4171                 if (cv == 0x36)
4172                         pll_lim->vco1.min_n = 0x5;
4173                 pll_lim->vco1.max_n = 0xff;
4174                 pll_lim->vco1.min_m = 0x1;
4175                 pll_lim->vco1.max_m = 0xd;
4176                 pll_lim->vco2.min_n = 0x4;
4177                 /*
4178                  * On nv30, 31, 36 (i.e. all cards with two stage PLLs with this
4179                  * table version (apart from nv35)), N2 is compared to
4180                  * maxN2 (0x46) and 10 * maxM2 (0x4), so set maxN2 to 0x28 and
4181                  * save a comparison
4182                  */
4183                 pll_lim->vco2.max_n = 0x28;
4184                 if (cv == 0x30 || cv == 0x35)
4185                         /* only 5 bits available for N2 on nv30/35 */
4186                         pll_lim->vco2.max_n = 0x1f;
4187                 pll_lim->vco2.min_m = 0x1;
4188                 pll_lim->vco2.max_m = 0x4;
4189                 pll_lim->max_log2p = 0x7;
4190                 pll_lim->max_usable_log2p = 0x6;
4191         } else if (pll_lim_ver == 0x20 || pll_lim_ver == 0x21) {
4192                 uint16_t plloffs = bios->pll_limit_tbl_ptr + headerlen;
4193                 uint32_t reg = 0; /* default match */
4194                 uint8_t *pll_rec;
4195                 int i;
4196
4197                 /*
4198                  * First entry is default match, if nothing better. warn if
4199                  * reg field nonzero
4200                  */
4201                 if (ROM32(bios->data[plloffs]))
4202                         NV_WARN(dev, "Default PLL limit entry has non-zero "
4203                                        "register field\n");
4204
4205                 if (limit_match > MAX_PLL_TYPES)
4206                         /* we've been passed a reg as the match */
4207                         reg = limit_match;
4208                 else /* limit match is a pll type */
4209                         for (i = 1; i < entries && !reg; i++) {
4210                                 uint32_t cmpreg = ROM32(bios->data[plloffs + recordlen * i]);
4211
4212                                 if (limit_match == NVPLL &&
4213                                     (cmpreg == NV_PRAMDAC_NVPLL_COEFF || cmpreg == 0x4000))
4214                                         reg = cmpreg;
4215                                 if (limit_match == MPLL &&
4216                                     (cmpreg == NV_PRAMDAC_MPLL_COEFF || cmpreg == 0x4020))
4217                                         reg = cmpreg;
4218                                 if (limit_match == VPLL1 &&
4219                                     (cmpreg == NV_PRAMDAC_VPLL_COEFF || cmpreg == 0x4010))
4220                                         reg = cmpreg;
4221                                 if (limit_match == VPLL2 &&
4222                                     (cmpreg == NV_RAMDAC_VPLL2 || cmpreg == 0x4018))
4223                                         reg = cmpreg;
4224                         }
4225
4226                 for (i = 1; i < entries; i++)
4227                         if (ROM32(bios->data[plloffs + recordlen * i]) == reg) {
4228                                 pllindex = i;
4229                                 break;
4230                         }
4231
4232                 pll_rec = &bios->data[plloffs + recordlen * pllindex];
4233
4234                 BIOSLOG(bios, "Loading PLL limits for reg 0x%08x\n",
4235                         pllindex ? reg : 0);
4236
4237                 /*
4238                  * Frequencies are stored in tables in MHz, kHz are more
4239                  * useful, so we convert.
4240                  */
4241
4242                 /* What output frequencies can each VCO generate? */
4243                 pll_lim->vco1.minfreq = ROM16(pll_rec[4]) * 1000;
4244                 pll_lim->vco1.maxfreq = ROM16(pll_rec[6]) * 1000;
4245                 pll_lim->vco2.minfreq = ROM16(pll_rec[8]) * 1000;
4246                 pll_lim->vco2.maxfreq = ROM16(pll_rec[10]) * 1000;
4247
4248                 /* What input frequencies they accept (past the m-divider)? */
4249                 pll_lim->vco1.min_inputfreq = ROM16(pll_rec[12]) * 1000;
4250                 pll_lim->vco2.min_inputfreq = ROM16(pll_rec[14]) * 1000;
4251                 pll_lim->vco1.max_inputfreq = ROM16(pll_rec[16]) * 1000;
4252                 pll_lim->vco2.max_inputfreq = ROM16(pll_rec[18]) * 1000;
4253
4254                 /* What values are accepted as multiplier and divider? */
4255                 pll_lim->vco1.min_n = pll_rec[20];
4256                 pll_lim->vco1.max_n = pll_rec[21];
4257                 pll_lim->vco1.min_m = pll_rec[22];
4258                 pll_lim->vco1.max_m = pll_rec[23];
4259                 pll_lim->vco2.min_n = pll_rec[24];
4260                 pll_lim->vco2.max_n = pll_rec[25];
4261                 pll_lim->vco2.min_m = pll_rec[26];
4262                 pll_lim->vco2.max_m = pll_rec[27];
4263
4264                 pll_lim->max_usable_log2p = pll_lim->max_log2p = pll_rec[29];
4265                 if (pll_lim->max_log2p > 0x7)
4266                         /* pll decoding in nv_hw.c assumes never > 7 */
4267                         NV_WARN(dev, "Max log2 P value greater than 7 (%d)\n",
4268                                 pll_lim->max_log2p);
4269                 if (cv < 0x60)
4270                         pll_lim->max_usable_log2p = 0x6;
4271                 pll_lim->log2p_bias = pll_rec[30];
4272
4273                 if (recordlen > 0x22)
4274                         pll_lim->refclk = ROM32(pll_rec[31]);
4275
4276                 if (recordlen > 0x23 && pll_rec[35])
4277                         NV_WARN(dev,
4278                                 "Bits set in PLL configuration byte (%x)\n",
4279                                 pll_rec[35]);
4280
4281                 /* C51 special not seen elsewhere */
4282                 if (cv == 0x51 && !pll_lim->refclk) {
4283                         uint32_t sel_clk = bios_rd32(bios, NV_PRAMDAC_SEL_CLK);
4284
4285                         if (((limit_match == NV_PRAMDAC_VPLL_COEFF || limit_match == VPLL1) && sel_clk & 0x20) ||
4286                             ((limit_match == NV_RAMDAC_VPLL2 || limit_match == VPLL2) && sel_clk & 0x80)) {
4287                                 if (bios_idxprt_rd(bios, NV_CIO_CRX__COLOR, NV_CIO_CRE_CHIP_ID_INDEX) < 0xa3)
4288                                         pll_lim->refclk = 200000;
4289                                 else
4290                                         pll_lim->refclk = 25000;
4291                         }
4292                 }
4293         } else if (pll_lim_ver == 0x30) { /* ver 0x30 */
4294                 uint8_t *entry = &bios->data[bios->pll_limit_tbl_ptr + headerlen];
4295                 uint8_t *record = NULL;
4296                 int i;
4297
4298                 BIOSLOG(bios, "Loading PLL limits for register 0x%08x\n",
4299                         limit_match);
4300
4301                 for (i = 0; i < entries; i++, entry += recordlen) {
4302                         if (ROM32(entry[3]) == limit_match) {
4303                                 record = &bios->data[ROM16(entry[1])];
4304                                 break;
4305                         }
4306                 }
4307
4308                 if (!record) {
4309                         NV_ERROR(dev, "Register 0x%08x not found in PLL "
4310                                  "limits table", limit_match);
4311                         return -ENOENT;
4312                 }
4313
4314                 pll_lim->vco1.minfreq = ROM16(record[0]) * 1000;
4315                 pll_lim->vco1.maxfreq = ROM16(record[2]) * 1000;
4316                 pll_lim->vco2.minfreq = ROM16(record[4]) * 1000;
4317                 pll_lim->vco2.maxfreq = ROM16(record[6]) * 1000;
4318                 pll_lim->vco1.min_inputfreq = ROM16(record[8]) * 1000;
4319                 pll_lim->vco2.min_inputfreq = ROM16(record[10]) * 1000;
4320                 pll_lim->vco1.max_inputfreq = ROM16(record[12]) * 1000;
4321                 pll_lim->vco2.max_inputfreq = ROM16(record[14]) * 1000;
4322                 pll_lim->vco1.min_n = record[16];
4323                 pll_lim->vco1.max_n = record[17];
4324                 pll_lim->vco1.min_m = record[18];
4325                 pll_lim->vco1.max_m = record[19];
4326                 pll_lim->vco2.min_n = record[20];
4327                 pll_lim->vco2.max_n = record[21];
4328                 pll_lim->vco2.min_m = record[22];
4329                 pll_lim->vco2.max_m = record[23];
4330                 pll_lim->max_usable_log2p = pll_lim->max_log2p = record[25];
4331                 pll_lim->log2p_bias = record[27];
4332                 pll_lim->refclk = ROM32(record[28]);
4333         } else if (pll_lim_ver) { /* ver 0x40 */
4334                 uint8_t *entry = &bios->data[bios->pll_limit_tbl_ptr + headerlen];
4335                 uint8_t *record = NULL;
4336                 int i;
4337
4338                 BIOSLOG(bios, "Loading PLL limits for register 0x%08x\n",
4339                         limit_match);
4340
4341                 for (i = 0; i < entries; i++, entry += recordlen) {
4342                         if (ROM32(entry[3]) == limit_match) {
4343                                 record = &bios->data[ROM16(entry[1])];
4344                                 break;
4345                         }
4346                 }
4347
4348                 if (!record) {
4349                         NV_ERROR(dev, "Register 0x%08x not found in PLL "
4350                                  "limits table", limit_match);
4351                         return -ENOENT;
4352                 }
4353
4354                 pll_lim->vco1.minfreq = ROM16(record[0]) * 1000;
4355                 pll_lim->vco1.maxfreq = ROM16(record[2]) * 1000;
4356                 pll_lim->vco1.min_inputfreq = ROM16(record[4]) * 1000;
4357                 pll_lim->vco1.max_inputfreq = ROM16(record[6]) * 1000;
4358                 pll_lim->vco1.min_m = record[8];
4359                 pll_lim->vco1.max_m = record[9];
4360                 pll_lim->vco1.min_n = record[10];
4361                 pll_lim->vco1.max_n = record[11];
4362                 pll_lim->min_p = record[12];
4363                 pll_lim->max_p = record[13];
4364                 /* where did this go to?? */
4365                 if (limit_match == 0x00614100 || limit_match == 0x00614900)
4366                         pll_lim->refclk = 27000;
4367                 else
4368                         pll_lim->refclk = 100000;
4369         }
4370
4371         /*
4372          * By now any valid limit table ought to have set a max frequency for
4373          * vco1, so if it's zero it's either a pre limit table bios, or one
4374          * with an empty limit table (seen on nv18)
4375          */
4376         if (!pll_lim->vco1.maxfreq) {
4377                 pll_lim->vco1.minfreq = bios->fminvco;
4378                 pll_lim->vco1.maxfreq = bios->fmaxvco;
4379                 pll_lim->vco1.min_inputfreq = 0;
4380                 pll_lim->vco1.max_inputfreq = INT_MAX;
4381                 pll_lim->vco1.min_n = 0x1;
4382                 pll_lim->vco1.max_n = 0xff;
4383                 pll_lim->vco1.min_m = 0x1;
4384                 if (crystal_straps == 0) {
4385                         /* nv05 does this, nv11 doesn't, nv10 unknown */
4386                         if (cv < 0x11)
4387                                 pll_lim->vco1.min_m = 0x7;
4388                         pll_lim->vco1.max_m = 0xd;
4389                 } else {
4390                         if (cv < 0x11)
4391                                 pll_lim->vco1.min_m = 0x8;
4392                         pll_lim->vco1.max_m = 0xe;
4393                 }
4394                 if (cv < 0x17 || cv == 0x1a || cv == 0x20)
4395                         pll_lim->max_log2p = 4;
4396                 else
4397                         pll_lim->max_log2p = 5;
4398                 pll_lim->max_usable_log2p = pll_lim->max_log2p;
4399         }
4400
4401         if (!pll_lim->refclk)
4402                 switch (crystal_straps) {
4403                 case 0:
4404                         pll_lim->refclk = 13500;
4405                         break;
4406                 case (1 << 6):
4407                         pll_lim->refclk = 14318;
4408                         break;
4409                 case (1 << 22):
4410                         pll_lim->refclk = 27000;
4411                         break;
4412                 case (1 << 22 | 1 << 6):
4413                         pll_lim->refclk = 25000;
4414                         break;
4415                 }
4416
4417         NV_DEBUG(dev, "pll.vco1.minfreq: %d\n", pll_lim->vco1.minfreq);
4418         NV_DEBUG(dev, "pll.vco1.maxfreq: %d\n", pll_lim->vco1.maxfreq);
4419         NV_DEBUG(dev, "pll.vco1.min_inputfreq: %d\n", pll_lim->vco1.min_inputfreq);
4420         NV_DEBUG(dev, "pll.vco1.max_inputfreq: %d\n", pll_lim->vco1.max_inputfreq);
4421         NV_DEBUG(dev, "pll.vco1.min_n: %d\n", pll_lim->vco1.min_n);
4422         NV_DEBUG(dev, "pll.vco1.max_n: %d\n", pll_lim->vco1.max_n);
4423         NV_DEBUG(dev, "pll.vco1.min_m: %d\n", pll_lim->vco1.min_m);
4424         NV_DEBUG(dev, "pll.vco1.max_m: %d\n", pll_lim->vco1.max_m);
4425         if (pll_lim->vco2.maxfreq) {
4426                 NV_DEBUG(dev, "pll.vco2.minfreq: %d\n", pll_lim->vco2.minfreq);
4427                 NV_DEBUG(dev, "pll.vco2.maxfreq: %d\n", pll_lim->vco2.maxfreq);
4428                 NV_DEBUG(dev, "pll.vco2.min_inputfreq: %d\n", pll_lim->vco2.min_inputfreq);
4429                 NV_DEBUG(dev, "pll.vco2.max_inputfreq: %d\n", pll_lim->vco2.max_inputfreq);
4430                 NV_DEBUG(dev, "pll.vco2.min_n: %d\n", pll_lim->vco2.min_n);
4431                 NV_DEBUG(dev, "pll.vco2.max_n: %d\n", pll_lim->vco2.max_n);
4432                 NV_DEBUG(dev, "pll.vco2.min_m: %d\n", pll_lim->vco2.min_m);
4433                 NV_DEBUG(dev, "pll.vco2.max_m: %d\n", pll_lim->vco2.max_m);
4434         }
4435         if (!pll_lim->max_p) {
4436                 NV_DEBUG(dev, "pll.max_log2p: %d\n", pll_lim->max_log2p);
4437                 NV_DEBUG(dev, "pll.log2p_bias: %d\n", pll_lim->log2p_bias);
4438         } else {
4439                 NV_DEBUG(dev, "pll.min_p: %d\n", pll_lim->min_p);
4440                 NV_DEBUG(dev, "pll.max_p: %d\n", pll_lim->max_p);
4441         }
4442         NV_DEBUG(dev, "pll.refclk: %d\n", pll_lim->refclk);
4443
4444         return 0;
4445 }
4446
4447 static void parse_bios_version(struct drm_device *dev, struct nvbios *bios, uint16_t offset)
4448 {
4449         /*
4450          * offset + 0  (8 bits): Micro version
4451          * offset + 1  (8 bits): Minor version
4452          * offset + 2  (8 bits): Chip version
4453          * offset + 3  (8 bits): Major version
4454          */
4455
4456         bios->major_version = bios->data[offset + 3];
4457         bios->chip_version = bios->data[offset + 2];
4458         NV_TRACE(dev, "Bios version %02x.%02x.%02x.%02x\n",
4459                  bios->data[offset + 3], bios->data[offset + 2],
4460                  bios->data[offset + 1], bios->data[offset]);
4461 }
4462
4463 static void parse_script_table_pointers(struct nvbios *bios, uint16_t offset)
4464 {
4465         /*
4466          * Parses the init table segment for pointers used in script execution.
4467          *
4468          * offset + 0  (16 bits): init script tables pointer
4469          * offset + 2  (16 bits): macro index table pointer
4470          * offset + 4  (16 bits): macro table pointer
4471          * offset + 6  (16 bits): condition table pointer
4472          * offset + 8  (16 bits): io condition table pointer
4473          * offset + 10 (16 bits): io flag condition table pointer
4474          * offset + 12 (16 bits): init function table pointer
4475          */
4476
4477         bios->init_script_tbls_ptr = ROM16(bios->data[offset]);
4478         bios->macro_index_tbl_ptr = ROM16(bios->data[offset + 2]);
4479         bios->macro_tbl_ptr = ROM16(bios->data[offset + 4]);
4480         bios->condition_tbl_ptr = ROM16(bios->data[offset + 6]);
4481         bios->io_condition_tbl_ptr = ROM16(bios->data[offset + 8]);
4482         bios->io_flag_condition_tbl_ptr = ROM16(bios->data[offset + 10]);
4483         bios->init_function_tbl_ptr = ROM16(bios->data[offset + 12]);
4484 }
4485
4486 static int parse_bit_A_tbl_entry(struct drm_device *dev, struct nvbios *bios, struct bit_entry *bitentry)
4487 {
4488         /*
4489          * Parses the load detect values for g80 cards.
4490          *
4491          * offset + 0 (16 bits): loadval table pointer
4492          */
4493
4494         uint16_t load_table_ptr;
4495         uint8_t version, headerlen, entrylen, num_entries;
4496
4497         if (bitentry->length != 3) {
4498                 NV_ERROR(dev, "Do not understand BIT A table\n");
4499                 return -EINVAL;
4500         }
4501
4502         load_table_ptr = ROM16(bios->data[bitentry->offset]);
4503
4504         if (load_table_ptr == 0x0) {
4505                 NV_ERROR(dev, "Pointer to BIT loadval table invalid\n");
4506                 return -EINVAL;
4507         }
4508
4509         version = bios->data[load_table_ptr];
4510
4511         if (version != 0x10) {
4512                 NV_ERROR(dev, "BIT loadval table version %d.%d not supported\n",
4513                          version >> 4, version & 0xF);
4514                 return -ENOSYS;
4515         }
4516
4517         headerlen = bios->data[load_table_ptr + 1];
4518         entrylen = bios->data[load_table_ptr + 2];
4519         num_entries = bios->data[load_table_ptr + 3];
4520
4521         if (headerlen != 4 || entrylen != 4 || num_entries != 2) {
4522                 NV_ERROR(dev, "Do not understand BIT loadval table\n");
4523                 return -EINVAL;
4524         }
4525
4526         /* First entry is normal dac, 2nd tv-out perhaps? */
4527         bios->dactestval = ROM32(bios->data[load_table_ptr + headerlen]) & 0x3ff;
4528
4529         return 0;
4530 }
4531
4532 static int parse_bit_C_tbl_entry(struct drm_device *dev, struct nvbios *bios, struct bit_entry *bitentry)
4533 {
4534         /*
4535          * offset + 8  (16 bits): PLL limits table pointer
4536          *
4537          * There's more in here, but that's unknown.
4538          */
4539
4540         if (bitentry->length < 10) {
4541                 NV_ERROR(dev, "Do not understand BIT C table\n");
4542                 return -EINVAL;
4543         }
4544
4545         bios->pll_limit_tbl_ptr = ROM16(bios->data[bitentry->offset + 8]);
4546
4547         return 0;
4548 }
4549
4550 static int parse_bit_display_tbl_entry(struct drm_device *dev, struct nvbios *bios, struct bit_entry *bitentry)
4551 {
4552         /*
4553          * Parses the flat panel table segment that the bit entry points to.
4554          * Starting at bitentry->offset:
4555          *
4556          * offset + 0  (16 bits): ??? table pointer - seems to have 18 byte
4557          * records beginning with a freq.
4558          * offset + 2  (16 bits): mode table pointer
4559          */
4560
4561         if (bitentry->length != 4) {
4562                 NV_ERROR(dev, "Do not understand BIT display table\n");
4563                 return -EINVAL;
4564         }
4565
4566         bios->fp.fptablepointer = ROM16(bios->data[bitentry->offset + 2]);
4567
4568         return 0;
4569 }
4570
4571 static int parse_bit_init_tbl_entry(struct drm_device *dev, struct nvbios *bios, struct bit_entry *bitentry)
4572 {
4573         /*
4574          * Parses the init table segment that the bit entry points to.
4575          *
4576          * See parse_script_table_pointers for layout
4577          */
4578
4579         if (bitentry->length < 14) {
4580                 NV_ERROR(dev, "Do not understand init table\n");
4581                 return -EINVAL;
4582         }
4583
4584         parse_script_table_pointers(bios, bitentry->offset);
4585
4586         if (bitentry->length >= 16)
4587                 bios->some_script_ptr = ROM16(bios->data[bitentry->offset + 14]);
4588         if (bitentry->length >= 18)
4589                 bios->init96_tbl_ptr = ROM16(bios->data[bitentry->offset + 16]);
4590
4591         return 0;
4592 }
4593
4594 static int parse_bit_i_tbl_entry(struct drm_device *dev, struct nvbios *bios, struct bit_entry *bitentry)
4595 {
4596         /*
4597          * BIT 'i' (info?) table
4598          *
4599          * offset + 0  (32 bits): BIOS version dword (as in B table)
4600          * offset + 5  (8  bits): BIOS feature byte (same as for BMP?)
4601          * offset + 13 (16 bits): pointer to table containing DAC load
4602          * detection comparison values
4603          *
4604          * There's other things in the table, purpose unknown
4605          */
4606
4607         uint16_t daccmpoffset;
4608         uint8_t dacver, dacheaderlen;
4609
4610         if (bitentry->length < 6) {
4611                 NV_ERROR(dev, "BIT i table too short for needed information\n");
4612                 return -EINVAL;
4613         }
4614
4615         parse_bios_version(dev, bios, bitentry->offset);
4616
4617         /*
4618          * bit 4 seems to indicate a mobile bios (doesn't suffer from BMP's
4619          * Quadro identity crisis), other bits possibly as for BMP feature byte
4620          */
4621         bios->feature_byte = bios->data[bitentry->offset + 5];
4622         bios->is_mobile = bios->feature_byte & FEATURE_MOBILE;
4623
4624         if (bitentry->length < 15) {
4625                 NV_WARN(dev, "BIT i table not long enough for DAC load "
4626                                "detection comparison table\n");
4627                 return -EINVAL;
4628         }
4629
4630         daccmpoffset = ROM16(bios->data[bitentry->offset + 13]);
4631
4632         /* doesn't exist on g80 */
4633         if (!daccmpoffset)
4634                 return 0;
4635
4636         /*
4637          * The first value in the table, following the header, is the
4638          * comparison value, the second entry is a comparison value for
4639          * TV load detection.
4640          */
4641
4642         dacver = bios->data[daccmpoffset];
4643         dacheaderlen = bios->data[daccmpoffset + 1];
4644
4645         if (dacver != 0x00 && dacver != 0x10) {
4646                 NV_WARN(dev, "DAC load detection comparison table version "
4647                                "%d.%d not known\n", dacver >> 4, dacver & 0xf);
4648                 return -ENOSYS;
4649         }
4650
4651         bios->dactestval = ROM32(bios->data[daccmpoffset + dacheaderlen]);
4652         bios->tvdactestval = ROM32(bios->data[daccmpoffset + dacheaderlen + 4]);
4653
4654         return 0;
4655 }
4656
4657 static int parse_bit_lvds_tbl_entry(struct drm_device *dev, struct nvbios *bios, struct bit_entry *bitentry)
4658 {
4659         /*
4660          * Parses the LVDS table segment that the bit entry points to.
4661          * Starting at bitentry->offset:
4662          *
4663          * offset + 0  (16 bits): LVDS strap xlate table pointer
4664          */
4665
4666         if (bitentry->length != 2) {
4667                 NV_ERROR(dev, "Do not understand BIT LVDS table\n");
4668                 return -EINVAL;
4669         }
4670
4671         /*
4672          * No idea if it's still called the LVDS manufacturer table, but
4673          * the concept's close enough.
4674          */
4675         bios->fp.lvdsmanufacturerpointer = ROM16(bios->data[bitentry->offset]);
4676
4677         return 0;
4678 }
4679
4680 static int
4681 parse_bit_M_tbl_entry(struct drm_device *dev, struct nvbios *bios,
4682                       struct bit_entry *bitentry)
4683 {
4684         /*
4685          * offset + 2  (8  bits): number of options in an
4686          *      INIT_RAM_RESTRICT_ZM_REG_GROUP opcode option set
4687          * offset + 3  (16 bits): pointer to strap xlate table for RAM
4688          *      restrict option selection
4689          *
4690          * There's a bunch of bits in this table other than the RAM restrict
4691          * stuff that we don't use - their use currently unknown
4692          */
4693
4694         /*
4695          * Older bios versions don't have a sufficiently long table for
4696          * what we want
4697          */
4698         if (bitentry->length < 0x5)
4699                 return 0;
4700
4701         if (bitentry->id[1] < 2) {
4702                 bios->ram_restrict_group_count = bios->data[bitentry->offset + 2];
4703                 bios->ram_restrict_tbl_ptr = ROM16(bios->data[bitentry->offset + 3]);
4704         } else {
4705                 bios->ram_restrict_group_count = bios->data[bitentry->offset + 0];
4706                 bios->ram_restrict_tbl_ptr = ROM16(bios->data[bitentry->offset + 1]);
4707         }
4708
4709         return 0;
4710 }
4711
4712 static int parse_bit_tmds_tbl_entry(struct drm_device *dev, struct nvbios *bios, struct bit_entry *bitentry)
4713 {
4714         /*
4715          * Parses the pointer to the TMDS table
4716          *
4717          * Starting at bitentry->offset:
4718          *
4719          * offset + 0  (16 bits): TMDS table pointer
4720          *
4721          * The TMDS table is typically found just before the DCB table, with a
4722          * characteristic signature of 0x11,0x13 (1.1 being version, 0x13 being
4723          * length?)
4724          *
4725          * At offset +7 is a pointer to a script, which I don't know how to
4726          * run yet.
4727          * At offset +9 is a pointer to another script, likewise
4728          * Offset +11 has a pointer to a table where the first word is a pxclk
4729          * frequency and the second word a pointer to a script, which should be
4730          * run if the comparison pxclk frequency is less than the pxclk desired.
4731          * This repeats for decreasing comparison frequencies
4732          * Offset +13 has a pointer to a similar table
4733          * The selection of table (and possibly +7/+9 script) is dictated by
4734          * "or" from the DCB.
4735          */
4736
4737         uint16_t tmdstableptr, script1, script2;
4738
4739         if (bitentry->length != 2) {
4740                 NV_ERROR(dev, "Do not understand BIT TMDS table\n");
4741                 return -EINVAL;
4742         }
4743
4744         tmdstableptr = ROM16(bios->data[bitentry->offset]);
4745
4746         if (tmdstableptr == 0x0) {
4747                 NV_ERROR(dev, "Pointer to TMDS table invalid\n");
4748                 return -EINVAL;
4749         }
4750
4751         /* nv50+ has v2.0, but we don't parse it atm */
4752         if (bios->data[tmdstableptr] != 0x11) {
4753                 NV_WARN(dev,
4754                         "TMDS table revision %d.%d not currently supported\n",
4755                         bios->data[tmdstableptr] >> 4, bios->data[tmdstableptr] & 0xf);
4756                 return -ENOSYS;
4757         }
4758
4759         /*
4760          * These two scripts are odd: they don't seem to get run even when
4761          * they are not stubbed.
4762          */
4763         script1 = ROM16(bios->data[tmdstableptr + 7]);
4764         script2 = ROM16(bios->data[tmdstableptr + 9]);
4765         if (bios->data[script1] != 'q' || bios->data[script2] != 'q')
4766                 NV_WARN(dev, "TMDS table script pointers not stubbed\n");
4767
4768         bios->tmds.output0_script_ptr = ROM16(bios->data[tmdstableptr + 11]);
4769         bios->tmds.output1_script_ptr = ROM16(bios->data[tmdstableptr + 13]);
4770
4771         return 0;
4772 }
4773
4774 static int
4775 parse_bit_U_tbl_entry(struct drm_device *dev, struct nvbios *bios,
4776                       struct bit_entry *bitentry)
4777 {
4778         /*
4779          * Parses the pointer to the G80 output script tables
4780          *
4781          * Starting at bitentry->offset:
4782          *
4783          * offset + 0  (16 bits): output script table pointer
4784          */
4785
4786         uint16_t outputscripttableptr;
4787
4788         if (bitentry->length != 3) {
4789                 NV_ERROR(dev, "Do not understand BIT U table\n");
4790                 return -EINVAL;
4791         }
4792
4793         outputscripttableptr = ROM16(bios->data[bitentry->offset]);
4794         bios->display.script_table_ptr = outputscripttableptr;
4795         return 0;
4796 }
4797
4798 static int
4799 parse_bit_displayport_tbl_entry(struct drm_device *dev, struct nvbios *bios,
4800                                 struct bit_entry *bitentry)
4801 {
4802         bios->display.dp_table_ptr = ROM16(bios->data[bitentry->offset]);
4803         return 0;
4804 }
4805
4806 struct bit_table {
4807         const char id;
4808         int (* const parse_fn)(struct drm_device *, struct nvbios *, struct bit_entry *);
4809 };
4810
4811 #define BIT_TABLE(id, funcid) ((struct bit_table){ id, parse_bit_##funcid##_tbl_entry })
4812
4813 static int
4814 parse_bit_table(struct nvbios *bios, const uint16_t bitoffset,
4815                 struct bit_table *table)
4816 {
4817         struct drm_device *dev = bios->dev;
4818         uint8_t maxentries = bios->data[bitoffset + 4];
4819         int i, offset;
4820         struct bit_entry bitentry;
4821
4822         for (i = 0, offset = bitoffset + 6; i < maxentries; i++, offset += 6) {
4823                 bitentry.id[0] = bios->data[offset];
4824
4825                 if (bitentry.id[0] != table->id)
4826                         continue;
4827
4828                 bitentry.id[1] = bios->data[offset + 1];
4829                 bitentry.length = ROM16(bios->data[offset + 2]);
4830                 bitentry.offset = ROM16(bios->data[offset + 4]);
4831
4832                 return table->parse_fn(dev, bios, &bitentry);
4833         }
4834
4835         NV_INFO(dev, "BIT table '%c' not found\n", table->id);
4836         return -ENOSYS;
4837 }
4838
4839 static int
4840 parse_bit_structure(struct nvbios *bios, const uint16_t bitoffset)
4841 {
4842         int ret;
4843
4844         /*
4845          * The only restriction on parsing order currently is having 'i' first
4846          * for use of bios->*_version or bios->feature_byte while parsing;
4847          * functions shouldn't be actually *doing* anything apart from pulling
4848          * data from the image into the bios struct, thus no interdependencies
4849          */
4850         ret = parse_bit_table(bios, bitoffset, &BIT_TABLE('i', i));
4851         if (ret) /* info? */
4852                 return ret;
4853         if (bios->major_version >= 0x60) /* g80+ */
4854                 parse_bit_table(bios, bitoffset, &BIT_TABLE('A', A));
4855         ret = parse_bit_table(bios, bitoffset, &BIT_TABLE('C', C));
4856         if (ret)
4857                 return ret;
4858         parse_bit_table(bios, bitoffset, &BIT_TABLE('D', display));
4859         ret = parse_bit_table(bios, bitoffset, &BIT_TABLE('I', init));
4860         if (ret)
4861                 return ret;
4862         parse_bit_table(bios, bitoffset, &BIT_TABLE('M', M)); /* memory? */
4863         parse_bit_table(bios, bitoffset, &BIT_TABLE('L', lvds));
4864         parse_bit_table(bios, bitoffset, &BIT_TABLE('T', tmds));
4865         parse_bit_table(bios, bitoffset, &BIT_TABLE('U', U));
4866         parse_bit_table(bios, bitoffset, &BIT_TABLE('d', displayport));
4867
4868         return 0;
4869 }
4870
4871 static int parse_bmp_structure(struct drm_device *dev, struct nvbios *bios, unsigned int offset)
4872 {
4873         /*
4874          * Parses the BMP structure for useful things, but does not act on them
4875          *
4876          * offset +   5: BMP major version
4877          * offset +   6: BMP minor version
4878          * offset +   9: BMP feature byte
4879          * offset +  10: BCD encoded BIOS version
4880          *
4881          * offset +  18: init script table pointer (for bios versions < 5.10h)
4882          * offset +  20: extra init script table pointer (for bios
4883          * versions < 5.10h)
4884          *
4885          * offset +  24: memory init table pointer (used on early bios versions)
4886          * offset +  26: SDR memory sequencing setup data table
4887          * offset +  28: DDR memory sequencing setup data table
4888          *
4889          * offset +  54: index of I2C CRTC pair to use for CRT output
4890          * offset +  55: index of I2C CRTC pair to use for TV output
4891          * offset +  56: index of I2C CRTC pair to use for flat panel output
4892          * offset +  58: write CRTC index for I2C pair 0
4893          * offset +  59: read CRTC index for I2C pair 0
4894          * offset +  60: write CRTC index for I2C pair 1
4895          * offset +  61: read CRTC index for I2C pair 1
4896          *
4897          * offset +  67: maximum internal PLL frequency (single stage PLL)
4898          * offset +  71: minimum internal PLL frequency (single stage PLL)
4899          *
4900          * offset +  75: script table pointers, as described in
4901          * parse_script_table_pointers
4902          *
4903          * offset +  89: TMDS single link output A table pointer
4904          * offset +  91: TMDS single link output B table pointer
4905          * offset +  95: LVDS single link output A table pointer
4906          * offset + 105: flat panel timings table pointer
4907          * offset + 107: flat panel strapping translation table pointer
4908          * offset + 117: LVDS manufacturer panel config table pointer
4909          * offset + 119: LVDS manufacturer strapping translation table pointer
4910          *
4911          * offset + 142: PLL limits table pointer
4912          *
4913          * offset + 156: minimum pixel clock for LVDS dual link
4914          */
4915
4916         uint8_t *bmp = &bios->data[offset], bmp_version_major, bmp_version_minor;
4917         uint16_t bmplength;
4918         uint16_t legacy_scripts_offset, legacy_i2c_offset;
4919
4920         /* load needed defaults in case we can't parse this info */
4921         bios->dcb.i2c[0].write = NV_CIO_CRE_DDC_WR__INDEX;
4922         bios->dcb.i2c[0].read = NV_CIO_CRE_DDC_STATUS__INDEX;
4923         bios->dcb.i2c[1].write = NV_CIO_CRE_DDC0_WR__INDEX;
4924         bios->dcb.i2c[1].read = NV_CIO_CRE_DDC0_STATUS__INDEX;
4925         bios->digital_min_front_porch = 0x4b;
4926         bios->fmaxvco = 256000;
4927         bios->fminvco = 128000;
4928         bios->fp.duallink_transition_clk = 90000;
4929
4930         bmp_version_major = bmp[5];
4931         bmp_version_minor = bmp[6];
4932
4933         NV_TRACE(dev, "BMP version %d.%d\n",
4934                  bmp_version_major, bmp_version_minor);
4935
4936         /*
4937          * Make sure that 0x36 is blank and can't be mistaken for a DCB
4938          * pointer on early versions
4939          */
4940         if (bmp_version_major < 5)
4941                 *(uint16_t *)&bios->data[0x36] = 0;
4942
4943         /*
4944          * Seems that the minor version was 1 for all major versions prior
4945          * to 5. Version 6 could theoretically exist, but I suspect BIT
4946          * happened instead.
4947          */
4948         if ((bmp_version_major < 5 && bmp_version_minor != 1) || bmp_version_major > 5) {
4949                 NV_ERROR(dev, "You have an unsupported BMP version. "
4950                                 "Please send in your bios\n");
4951                 return -ENOSYS;
4952         }
4953
4954         if (bmp_version_major == 0)
4955                 /* nothing that's currently useful in this version */
4956                 return 0;
4957         else if (bmp_version_major == 1)
4958                 bmplength = 44; /* exact for 1.01 */
4959         else if (bmp_version_major == 2)
4960                 bmplength = 48; /* exact for 2.01 */
4961         else if (bmp_version_major == 3)
4962                 bmplength = 54;
4963                 /* guessed - mem init tables added in this version */
4964         else if (bmp_version_major == 4 || bmp_version_minor < 0x1)
4965                 /* don't know if 5.0 exists... */
4966                 bmplength = 62;
4967                 /* guessed - BMP I2C indices added in version 4*/
4968         else if (bmp_version_minor < 0x6)
4969                 bmplength = 67; /* exact for 5.01 */
4970         else if (bmp_version_minor < 0x10)
4971                 bmplength = 75; /* exact for 5.06 */
4972         else if (bmp_version_minor == 0x10)
4973                 bmplength = 89; /* exact for 5.10h */
4974         else if (bmp_version_minor < 0x14)
4975                 bmplength = 118; /* exact for 5.11h */
4976         else if (bmp_version_minor < 0x24)
4977                 /*
4978                  * Not sure of version where pll limits came in;
4979                  * certainly exist by 0x24 though.
4980                  */
4981                 /* length not exact: this is long enough to get lvds members */
4982                 bmplength = 123;
4983         else if (bmp_version_minor < 0x27)
4984                 /*
4985                  * Length not exact: this is long enough to get pll limit
4986                  * member
4987                  */
4988                 bmplength = 144;
4989         else
4990                 /*
4991                  * Length not exact: this is long enough to get dual link
4992                  * transition clock.
4993                  */
4994                 bmplength = 158;
4995
4996         /* checksum */
4997         if (nv_cksum(bmp, 8)) {
4998                 NV_ERROR(dev, "Bad BMP checksum\n");
4999                 return -EINVAL;
5000         }
5001
5002         /*
5003          * Bit 4 seems to indicate either a mobile bios or a quadro card --
5004          * mobile behaviour consistent (nv11+), quadro only seen nv18gl-nv36gl
5005          * (not nv10gl), bit 5 that the flat panel tables are present, and
5006          * bit 6 a tv bios.
5007          */
5008         bios->feature_byte = bmp[9];
5009
5010         parse_bios_version(dev, bios, offset + 10);
5011
5012         if (bmp_version_major < 5 || bmp_version_minor < 0x10)
5013                 bios->old_style_init = true;
5014         legacy_scripts_offset = 18;
5015         if (bmp_version_major < 2)
5016                 legacy_scripts_offset -= 4;
5017         bios->init_script_tbls_ptr = ROM16(bmp[legacy_scripts_offset]);
5018         bios->extra_init_script_tbl_ptr = ROM16(bmp[legacy_scripts_offset + 2]);
5019
5020         if (bmp_version_major > 2) {    /* appears in BMP 3 */
5021                 bios->legacy.mem_init_tbl_ptr = ROM16(bmp[24]);
5022                 bios->legacy.sdr_seq_tbl_ptr = ROM16(bmp[26]);
5023                 bios->legacy.ddr_seq_tbl_ptr = ROM16(bmp[28]);
5024         }
5025
5026         legacy_i2c_offset = 0x48;       /* BMP version 2 & 3 */
5027         if (bmplength > 61)
5028                 legacy_i2c_offset = offset + 54;
5029         bios->legacy.i2c_indices.crt = bios->data[legacy_i2c_offset];
5030         bios->legacy.i2c_indices.tv = bios->data[legacy_i2c_offset + 1];
5031         bios->legacy.i2c_indices.panel = bios->data[legacy_i2c_offset + 2];
5032         bios->dcb.i2c[0].write = bios->data[legacy_i2c_offset + 4];
5033         bios->dcb.i2c[0].read = bios->data[legacy_i2c_offset + 5];
5034         bios->dcb.i2c[1].write = bios->data[legacy_i2c_offset + 6];
5035         bios->dcb.i2c[1].read = bios->data[legacy_i2c_offset + 7];
5036
5037         if (bmplength > 74) {
5038                 bios->fmaxvco = ROM32(bmp[67]);
5039                 bios->fminvco = ROM32(bmp[71]);
5040         }
5041         if (bmplength > 88)
5042                 parse_script_table_pointers(bios, offset + 75);
5043         if (bmplength > 94) {
5044                 bios->tmds.output0_script_ptr = ROM16(bmp[89]);
5045                 bios->tmds.output1_script_ptr = ROM16(bmp[91]);
5046                 /*
5047                  * Never observed in use with lvds scripts, but is reused for
5048                  * 18/24 bit panel interface default for EDID equipped panels
5049                  * (if_is_24bit not set directly to avoid any oscillation).
5050                  */
5051                 bios->legacy.lvds_single_a_script_ptr = ROM16(bmp[95]);
5052         }
5053         if (bmplength > 108) {
5054                 bios->fp.fptablepointer = ROM16(bmp[105]);
5055                 bios->fp.fpxlatetableptr = ROM16(bmp[107]);
5056                 bios->fp.xlatwidth = 1;
5057         }
5058         if (bmplength > 120) {
5059                 bios->fp.lvdsmanufacturerpointer = ROM16(bmp[117]);
5060                 bios->fp.fpxlatemanufacturertableptr = ROM16(bmp[119]);
5061         }
5062         if (bmplength > 143)
5063                 bios->pll_limit_tbl_ptr = ROM16(bmp[142]);
5064
5065         if (bmplength > 157)
5066                 bios->fp.duallink_transition_clk = ROM16(bmp[156]) * 10;
5067
5068         return 0;
5069 }
5070
5071 static uint16_t findstr(uint8_t *data, int n, const uint8_t *str, int len)
5072 {
5073         int i, j;
5074
5075         for (i = 0; i <= (n - len); i++) {
5076                 for (j = 0; j < len; j++)
5077                         if (data[i + j] != str[j])
5078                                 break;
5079                 if (j == len)
5080                         return i;
5081         }
5082
5083         return 0;
5084 }
5085
5086 static int
5087 read_dcb_i2c_entry(struct drm_device *dev, int dcb_version, uint8_t *i2ctable, int index, struct dcb_i2c_entry *i2c)
5088 {
5089         uint8_t dcb_i2c_ver = dcb_version, headerlen = 0, entry_len = 4;
5090         int i2c_entries = DCB_MAX_NUM_I2C_ENTRIES;
5091         int recordoffset = 0, rdofs = 1, wrofs = 0;
5092         uint8_t port_type = 0;
5093
5094         if (!i2ctable)
5095                 return -EINVAL;
5096
5097         if (dcb_version >= 0x30) {
5098                 if (i2ctable[0] != dcb_version) /* necessary? */
5099                         NV_WARN(dev,
5100                                 "DCB I2C table version mismatch (%02X vs %02X)\n",
5101                                 i2ctable[0], dcb_version);
5102                 dcb_i2c_ver = i2ctable[0];
5103                 headerlen = i2ctable[1];
5104                 if (i2ctable[2] <= DCB_MAX_NUM_I2C_ENTRIES)
5105                         i2c_entries = i2ctable[2];
5106                 else
5107                         NV_WARN(dev,
5108                                 "DCB I2C table has more entries than indexable "
5109                                 "(%d entries, max %d)\n", i2ctable[2],
5110                                 DCB_MAX_NUM_I2C_ENTRIES);
5111                 entry_len = i2ctable[3];
5112                 /* [4] is i2c_default_indices, read in parse_dcb_table() */
5113         }
5114         /*
5115          * It's your own fault if you call this function on a DCB 1.1 BIOS --
5116          * the test below is for DCB 1.2
5117          */
5118         if (dcb_version < 0x14) {
5119                 recordoffset = 2;
5120                 rdofs = 0;
5121                 wrofs = 1;
5122         }
5123
5124         if (index == 0xf)
5125                 return 0;
5126         if (index >= i2c_entries) {
5127                 NV_ERROR(dev, "DCB I2C index too big (%d >= %d)\n",
5128                          index, i2ctable[2]);
5129                 return -ENOENT;
5130         }
5131         if (i2ctable[headerlen + entry_len * index + 3] == 0xff) {
5132                 NV_ERROR(dev, "DCB I2C entry invalid\n");
5133                 return -EINVAL;
5134         }
5135
5136         if (dcb_i2c_ver >= 0x30) {
5137                 port_type = i2ctable[headerlen + recordoffset + 3 + entry_len * index];
5138
5139                 /*
5140                  * Fixup for chips using same address offset for read and
5141                  * write.
5142                  */
5143                 if (port_type == 4)     /* seen on C51 */
5144                         rdofs = wrofs = 1;
5145                 if (port_type >= 5)     /* G80+ */
5146                         rdofs = wrofs = 0;
5147         }
5148
5149         if (dcb_i2c_ver >= 0x40) {
5150                 if (port_type != 5 && port_type != 6)
5151                         NV_WARN(dev, "DCB I2C table has port type %d\n", port_type);
5152
5153                 i2c->entry = ROM32(i2ctable[headerlen + recordoffset + entry_len * index]);
5154         }
5155
5156         i2c->port_type = port_type;
5157         i2c->read = i2ctable[headerlen + recordoffset + rdofs + entry_len * index];
5158         i2c->write = i2ctable[headerlen + recordoffset + wrofs + entry_len * index];
5159
5160         return 0;
5161 }
5162
5163 static struct dcb_gpio_entry *
5164 new_gpio_entry(struct nvbios *bios)
5165 {
5166         struct dcb_gpio_table *gpio = &bios->dcb.gpio;
5167
5168         return &gpio->entry[gpio->entries++];
5169 }
5170
5171 struct dcb_gpio_entry *
5172 nouveau_bios_gpio_entry(struct drm_device *dev, enum dcb_gpio_tag tag)
5173 {
5174         struct drm_nouveau_private *dev_priv = dev->dev_private;
5175         struct nvbios *bios = &dev_priv->vbios;
5176         int i;
5177
5178         for (i = 0; i < bios->dcb.gpio.entries; i++) {
5179                 if (bios->dcb.gpio.entry[i].tag != tag)
5180                         continue;
5181
5182                 return &bios->dcb.gpio.entry[i];
5183         }
5184
5185         return NULL;
5186 }
5187
5188 static void
5189 parse_dcb30_gpio_entry(struct nvbios *bios, uint16_t offset)
5190 {
5191         struct dcb_gpio_entry *gpio;
5192         uint16_t ent = ROM16(bios->data[offset]);
5193         uint8_t line = ent & 0x1f,
5194                 tag = ent >> 5 & 0x3f,
5195                 flags = ent >> 11 & 0x1f;
5196
5197         if (tag == 0x3f)
5198                 return;
5199
5200         gpio = new_gpio_entry(bios);
5201
5202         gpio->tag = tag;
5203         gpio->line = line;
5204         gpio->invert = flags != 4;
5205         gpio->entry = ent;
5206 }
5207
5208 static void
5209 parse_dcb40_gpio_entry(struct nvbios *bios, uint16_t offset)
5210 {
5211         uint32_t entry = ROM32(bios->data[offset]);
5212         struct dcb_gpio_entry *gpio;
5213
5214         if ((entry & 0x0000ff00) == 0x0000ff00)
5215                 return;
5216
5217         gpio = new_gpio_entry(bios);
5218         gpio->tag = (entry & 0x0000ff00) >> 8;
5219         gpio->line = (entry & 0x0000001f) >> 0;
5220         gpio->state_default = (entry & 0x01000000) >> 24;
5221         gpio->state[0] = (entry & 0x18000000) >> 27;
5222         gpio->state[1] = (entry & 0x60000000) >> 29;
5223         gpio->entry = entry;
5224 }
5225
5226 static void
5227 parse_dcb_gpio_table(struct nvbios *bios)
5228 {
5229         struct drm_device *dev = bios->dev;
5230         uint16_t gpio_table_ptr = bios->dcb.gpio_table_ptr;
5231         uint8_t *gpio_table = &bios->data[gpio_table_ptr];
5232         int header_len = gpio_table[1],
5233             entries = gpio_table[2],
5234             entry_len = gpio_table[3];
5235         void (*parse_entry)(struct nvbios *, uint16_t) = NULL;
5236         int i;
5237
5238         if (bios->dcb.version >= 0x40) {
5239                 if (gpio_table_ptr && entry_len != 4) {
5240                         NV_WARN(dev, "Invalid DCB GPIO table entry length.\n");
5241                         return;
5242                 }
5243
5244                 parse_entry = parse_dcb40_gpio_entry;
5245
5246         } else if (bios->dcb.version >= 0x30) {
5247                 if (gpio_table_ptr && entry_len != 2) {
5248                         NV_WARN(dev, "Invalid DCB GPIO table entry length.\n");
5249                         return;
5250                 }
5251
5252                 parse_entry = parse_dcb30_gpio_entry;
5253
5254         } else if (bios->dcb.version >= 0x22) {
5255                 /*
5256                  * DCBs older than v3.0 don't really have a GPIO
5257                  * table, instead they keep some GPIO info at fixed
5258                  * locations.
5259                  */
5260                 uint16_t dcbptr = ROM16(bios->data[0x36]);
5261                 uint8_t *tvdac_gpio = &bios->data[dcbptr - 5];
5262
5263                 if (tvdac_gpio[0] & 1) {
5264                         struct dcb_gpio_entry *gpio = new_gpio_entry(bios);
5265
5266                         gpio->tag = DCB_GPIO_TVDAC0;
5267                         gpio->line = tvdac_gpio[1] >> 4;
5268                         gpio->invert = tvdac_gpio[0] & 2;
5269                 }
5270         }
5271
5272         if (!gpio_table_ptr)
5273                 return;
5274
5275         if (entries > DCB_MAX_NUM_GPIO_ENTRIES) {
5276                 NV_WARN(dev, "Too many entries in the DCB GPIO table.\n");
5277                 entries = DCB_MAX_NUM_GPIO_ENTRIES;
5278         }
5279
5280         for (i = 0; i < entries; i++)
5281                 parse_entry(bios, gpio_table_ptr + header_len + entry_len * i);
5282 }
5283
5284 struct dcb_connector_table_entry *
5285 nouveau_bios_connector_entry(struct drm_device *dev, int index)
5286 {
5287         struct drm_nouveau_private *dev_priv = dev->dev_private;
5288         struct nvbios *bios = &dev_priv->vbios;
5289         struct dcb_connector_table_entry *cte;
5290
5291         if (index >= bios->dcb.connector.entries)
5292                 return NULL;
5293
5294         cte = &bios->dcb.connector.entry[index];
5295         if (cte->type == 0xff)
5296                 return NULL;
5297
5298         return cte;
5299 }
5300
5301 static enum dcb_connector_type
5302 divine_connector_type(struct nvbios *bios, int index)
5303 {
5304         struct dcb_table *dcb = &bios->dcb;
5305         unsigned encoders = 0, type = DCB_CONNECTOR_NONE;
5306         int i;
5307
5308         for (i = 0; i < dcb->entries; i++) {
5309                 if (dcb->entry[i].connector == index)
5310                         encoders |= (1 << dcb->entry[i].type);
5311         }
5312
5313         if (encoders & (1 << OUTPUT_DP)) {
5314                 if (encoders & (1 << OUTPUT_TMDS))
5315                         type = DCB_CONNECTOR_DP;
5316                 else
5317                         type = DCB_CONNECTOR_eDP;
5318         } else
5319         if (encoders & (1 << OUTPUT_TMDS)) {
5320                 if (encoders & (1 << OUTPUT_ANALOG))
5321                         type = DCB_CONNECTOR_DVI_I;
5322                 else
5323                         type = DCB_CONNECTOR_DVI_D;
5324         } else
5325         if (encoders & (1 << OUTPUT_ANALOG)) {
5326                 type = DCB_CONNECTOR_VGA;
5327         } else
5328         if (encoders & (1 << OUTPUT_LVDS)) {
5329                 type = DCB_CONNECTOR_LVDS;
5330         } else
5331         if (encoders & (1 << OUTPUT_TV)) {
5332                 type = DCB_CONNECTOR_TV_0;
5333         }
5334
5335         return type;
5336 }
5337
5338 static void
5339 apply_dcb_connector_quirks(struct nvbios *bios, int idx)
5340 {
5341         struct dcb_connector_table_entry *cte = &bios->dcb.connector.entry[idx];
5342         struct drm_device *dev = bios->dev;
5343
5344         /* Gigabyte NX85T */
5345         if ((dev->pdev->device == 0x0421) &&
5346             (dev->pdev->subsystem_vendor == 0x1458) &&
5347             (dev->pdev->subsystem_device == 0x344c)) {
5348                 if (cte->type == DCB_CONNECTOR_HDMI_1)
5349                         cte->type = DCB_CONNECTOR_DVI_I;
5350         }
5351 }
5352
5353 static void
5354 parse_dcb_connector_table(struct nvbios *bios)
5355 {
5356         struct drm_device *dev = bios->dev;
5357         struct dcb_connector_table *ct = &bios->dcb.connector;
5358         struct dcb_connector_table_entry *cte;
5359         uint8_t *conntab = &bios->data[bios->dcb.connector_table_ptr];
5360         uint8_t *entry;
5361         int i;
5362
5363         if (!bios->dcb.connector_table_ptr) {
5364                 NV_DEBUG_KMS(dev, "No DCB connector table present\n");
5365                 return;
5366         }
5367
5368         NV_INFO(dev, "DCB connector table: VHER 0x%02x %d %d %d\n",
5369                 conntab[0], conntab[1], conntab[2], conntab[3]);
5370         if ((conntab[0] != 0x30 && conntab[0] != 0x40) ||
5371             (conntab[3] != 2 && conntab[3] != 4)) {
5372                 NV_ERROR(dev, "  Unknown!  Please report.\n");
5373                 return;
5374         }
5375
5376         ct->entries = conntab[2];
5377
5378         entry = conntab + conntab[1];
5379         cte = &ct->entry[0];
5380         for (i = 0; i < conntab[2]; i++, entry += conntab[3], cte++) {
5381                 cte->index = i;
5382                 if (conntab[3] == 2)
5383                         cte->entry = ROM16(entry[0]);
5384                 else
5385                         cte->entry = ROM32(entry[0]);
5386
5387                 cte->type  = (cte->entry & 0x000000ff) >> 0;
5388                 cte->index2 = (cte->entry & 0x00000f00) >> 8;
5389                 switch (cte->entry & 0x00033000) {
5390                 case 0x00001000:
5391                         cte->gpio_tag = 0x07;
5392                         break;
5393                 case 0x00002000:
5394                         cte->gpio_tag = 0x08;
5395                         break;
5396                 case 0x00010000:
5397                         cte->gpio_tag = 0x51;
5398                         break;
5399                 case 0x00020000:
5400                         cte->gpio_tag = 0x52;
5401                         break;
5402                 default:
5403                         cte->gpio_tag = 0xff;
5404                         break;
5405                 }
5406
5407                 if (cte->type == 0xff)
5408                         continue;
5409
5410                 apply_dcb_connector_quirks(bios, i);
5411
5412                 NV_INFO(dev, "  %d: 0x%08x: type 0x%02x idx %d tag 0x%02x\n",
5413                         i, cte->entry, cte->type, cte->index, cte->gpio_tag);
5414
5415                 /* check for known types, fallback to guessing the type
5416                  * from attached encoders if we hit an unknown.
5417                  */
5418                 switch (cte->type) {
5419                 case DCB_CONNECTOR_VGA:
5420                 case DCB_CONNECTOR_TV_0:
5421                 case DCB_CONNECTOR_TV_1:
5422                 case DCB_CONNECTOR_TV_3:
5423                 case DCB_CONNECTOR_DVI_I:
5424                 case DCB_CONNECTOR_DVI_D:
5425                 case DCB_CONNECTOR_LVDS:
5426                 case DCB_CONNECTOR_DP:
5427                 case DCB_CONNECTOR_eDP:
5428                 case DCB_CONNECTOR_HDMI_0:
5429                 case DCB_CONNECTOR_HDMI_1:
5430                         break;
5431                 default:
5432                         cte->type = divine_connector_type(bios, cte->index);
5433                         NV_WARN(dev, "unknown type, using 0x%02x\n", cte->type);
5434                         break;
5435                 }
5436
5437                 if (nouveau_override_conntype) {
5438                         int type = divine_connector_type(bios, cte->index);
5439                         if (type != cte->type)
5440                                 NV_WARN(dev, " -> type 0x%02x\n", cte->type);
5441                 }
5442
5443         }
5444 }
5445
5446 static struct dcb_entry *new_dcb_entry(struct dcb_table *dcb)
5447 {
5448         struct dcb_entry *entry = &dcb->entry[dcb->entries];
5449
5450         memset(entry, 0, sizeof(struct dcb_entry));
5451         entry->index = dcb->entries++;
5452
5453         return entry;
5454 }
5455
5456 static void fabricate_vga_output(struct dcb_table *dcb, int i2c, int heads)
5457 {
5458         struct dcb_entry *entry = new_dcb_entry(dcb);
5459
5460         entry->type = 0;
5461         entry->i2c_index = i2c;
5462         entry->heads = heads;
5463         entry->location = DCB_LOC_ON_CHIP;
5464         /* "or" mostly unused in early gen crt modesetting, 0 is fine */
5465 }
5466
5467 static void fabricate_dvi_i_output(struct dcb_table *dcb, bool twoHeads)
5468 {
5469         struct dcb_entry *entry = new_dcb_entry(dcb);
5470
5471         entry->type = 2;
5472         entry->i2c_index = LEGACY_I2C_PANEL;
5473         entry->heads = twoHeads ? 3 : 1;
5474         entry->location = !DCB_LOC_ON_CHIP;     /* ie OFF CHIP */
5475         entry->or = 1;  /* means |0x10 gets set on CRE_LCD__INDEX */
5476         entry->duallink_possible = false; /* SiI164 and co. are single link */
5477
5478 #if 0
5479         /*
5480          * For dvi-a either crtc probably works, but my card appears to only
5481          * support dvi-d.  "nvidia" still attempts to program it for dvi-a,
5482          * doing the full fp output setup (program 0x6808.. fp dimension regs,
5483          * setting 0x680848 to 0x10000111 to enable, maybe setting 0x680880);
5484          * the monitor picks up the mode res ok and lights up, but no pixel
5485          * data appears, so the board manufacturer probably connected up the
5486          * sync lines, but missed the video traces / components
5487          *
5488          * with this introduction, dvi-a left as an exercise for the reader.
5489          */
5490         fabricate_vga_output(dcb, LEGACY_I2C_PANEL, entry->heads);
5491 #endif
5492 }
5493
5494 static void fabricate_tv_output(struct dcb_table *dcb, bool twoHeads)
5495 {
5496         struct dcb_entry *entry = new_dcb_entry(dcb);
5497
5498         entry->type = 1;
5499         entry->i2c_index = LEGACY_I2C_TV;
5500         entry->heads = twoHeads ? 3 : 1;
5501         entry->location = !DCB_LOC_ON_CHIP;     /* ie OFF CHIP */
5502 }
5503
5504 static bool
5505 parse_dcb20_entry(struct drm_device *dev, struct dcb_table *dcb,
5506                   uint32_t conn, uint32_t conf, struct dcb_entry *entry)
5507 {
5508         entry->type = conn & 0xf;
5509         entry->i2c_index = (conn >> 4) & 0xf;
5510         entry->heads = (conn >> 8) & 0xf;
5511         if (dcb->version >= 0x40)
5512                 entry->connector = (conn >> 12) & 0xf;
5513         entry->bus = (conn >> 16) & 0xf;
5514         entry->location = (conn >> 20) & 0x3;
5515         entry->or = (conn >> 24) & 0xf;
5516         /*
5517          * Normal entries consist of a single bit, but dual link has the
5518          * next most significant bit set too
5519          */
5520         entry->duallink_possible =
5521                         ((1 << (ffs(entry->or) - 1)) * 3 == entry->or);
5522
5523         switch (entry->type) {
5524         case OUTPUT_ANALOG:
5525                 /*
5526                  * Although the rest of a CRT conf dword is usually
5527                  * zeros, mac biosen have stuff there so we must mask
5528                  */
5529                 entry->crtconf.maxfreq = (dcb->version < 0x30) ?
5530                                          (conf & 0xffff) * 10 :
5531                                          (conf & 0xff) * 10000;
5532                 break;
5533         case OUTPUT_LVDS:
5534                 {
5535                 uint32_t mask;
5536                 if (conf & 0x1)
5537                         entry->lvdsconf.use_straps_for_mode = true;
5538                 if (dcb->version < 0x22) {
5539                         mask = ~0xd;
5540                         /*
5541                          * The laptop in bug 14567 lies and claims to not use
5542                          * straps when it does, so assume all DCB 2.0 laptops
5543                          * use straps, until a broken EDID using one is produced
5544                          */
5545                         entry->lvdsconf.use_straps_for_mode = true;
5546                         /*
5547                          * Both 0x4 and 0x8 show up in v2.0 tables; assume they
5548                          * mean the same thing (probably wrong, but might work)
5549                          */
5550                         if (conf & 0x4 || conf & 0x8)
5551                                 entry->lvdsconf.use_power_scripts = true;
5552                 } else {
5553                         mask = ~0x5;
5554                         if (conf & 0x4)
5555                                 entry->lvdsconf.use_power_scripts = true;
5556                 }
5557                 if (conf & mask) {
5558                         /*
5559                          * Until we even try to use these on G8x, it's
5560                          * useless reporting unknown bits.  They all are.
5561                          */
5562                         if (dcb->version >= 0x40)
5563                                 break;
5564
5565                         NV_ERROR(dev, "Unknown LVDS configuration bits, "
5566                                       "please report\n");
5567                 }
5568                 break;
5569                 }
5570         case OUTPUT_TV:
5571         {
5572                 if (dcb->version >= 0x30)
5573                         entry->tvconf.has_component_output = conf & (0x8 << 4);
5574                 else
5575                         entry->tvconf.has_component_output = false;
5576
5577                 break;
5578         }
5579         case OUTPUT_DP:
5580                 entry->dpconf.sor.link = (conf & 0x00000030) >> 4;
5581                 entry->dpconf.link_bw = (conf & 0x00e00000) >> 21;
5582                 switch ((conf & 0x0f000000) >> 24) {
5583                 case 0xf:
5584                         entry->dpconf.link_nr = 4;
5585                         break;
5586                 case 0x3:
5587                         entry->dpconf.link_nr = 2;
5588                         break;
5589                 default:
5590                         entry->dpconf.link_nr = 1;
5591                         break;
5592                 }
5593                 break;
5594         case OUTPUT_TMDS:
5595                 entry->tmdsconf.sor.link = (conf & 0x00000030) >> 4;
5596                 break;
5597         case 0xe:
5598                 /* weird g80 mobile type that "nv" treats as a terminator */
5599                 dcb->entries--;
5600                 return false;
5601         default:
5602                 break;
5603         }
5604
5605         /* unsure what DCB version introduces this, 3.0? */
5606         if (conf & 0x100000)
5607                 entry->i2c_upper_default = true;
5608
5609         return true;
5610 }
5611
5612 static bool
5613 parse_dcb15_entry(struct drm_device *dev, struct dcb_table *dcb,
5614                   uint32_t conn, uint32_t conf, struct dcb_entry *entry)
5615 {
5616         switch (conn & 0x0000000f) {
5617         case 0:
5618                 entry->type = OUTPUT_ANALOG;
5619                 break;
5620         case 1:
5621                 entry->type = OUTPUT_TV;
5622                 break;
5623         case 2:
5624         case 3:
5625                 entry->type = OUTPUT_LVDS;
5626                 break;
5627         case 4:
5628                 switch ((conn & 0x000000f0) >> 4) {
5629                 case 0:
5630                         entry->type = OUTPUT_TMDS;
5631                         break;
5632                 case 1:
5633                         entry->type = OUTPUT_LVDS;
5634                         break;
5635                 default:
5636                         NV_ERROR(dev, "Unknown DCB subtype 4/%d\n",
5637                                  (conn & 0x000000f0) >> 4);
5638                         return false;
5639                 }
5640                 break;
5641         default:
5642                 NV_ERROR(dev, "Unknown DCB type %d\n", conn & 0x0000000f);
5643                 return false;
5644         }
5645
5646         entry->i2c_index = (conn & 0x0003c000) >> 14;
5647         entry->heads = ((conn & 0x001c0000) >> 18) + 1;
5648         entry->or = entry->heads; /* same as heads, hopefully safe enough */
5649         entry->location = (conn & 0x01e00000) >> 21;
5650         entry->bus = (conn & 0x0e000000) >> 25;
5651         entry->duallink_possible = false;
5652
5653         switch (entry->type) {
5654         case OUTPUT_ANALOG:
5655                 entry->crtconf.maxfreq = (conf & 0xffff) * 10;
5656                 break;
5657         case OUTPUT_TV:
5658                 entry->tvconf.has_component_output = false;
5659                 break;
5660         case OUTPUT_TMDS:
5661                 /*
5662                  * Invent a DVI-A output, by copying the fields of the DVI-D
5663                  * output; reported to work by math_b on an NV20(!).
5664                  */
5665                 fabricate_vga_output(dcb, entry->i2c_index, entry->heads);
5666                 break;
5667         case OUTPUT_LVDS:
5668                 if ((conn & 0x00003f00) != 0x10)
5669                         entry->lvdsconf.use_straps_for_mode = true;
5670                 entry->lvdsconf.use_power_scripts = true;
5671                 break;
5672         default:
5673                 break;
5674         }
5675
5676         return true;
5677 }
5678
5679 static bool parse_dcb_entry(struct drm_device *dev, struct dcb_table *dcb,
5680                             uint32_t conn, uint32_t conf)
5681 {
5682         struct dcb_entry *entry = new_dcb_entry(dcb);
5683         bool ret;
5684
5685         if (dcb->version >= 0x20)
5686                 ret = parse_dcb20_entry(dev, dcb, conn, conf, entry);
5687         else
5688                 ret = parse_dcb15_entry(dev, dcb, conn, conf, entry);
5689         if (!ret)
5690                 return ret;
5691
5692         read_dcb_i2c_entry(dev, dcb->version, dcb->i2c_table,
5693                            entry->i2c_index, &dcb->i2c[entry->i2c_index]);
5694
5695         return true;
5696 }
5697
5698 static
5699 void merge_like_dcb_entries(struct drm_device *dev, struct dcb_table *dcb)
5700 {
5701         /*
5702          * DCB v2.0 lists each output combination separately.
5703          * Here we merge compatible entries to have fewer outputs, with
5704          * more options
5705          */
5706
5707         int i, newentries = 0;
5708
5709         for (i = 0; i < dcb->entries; i++) {
5710                 struct dcb_entry *ient = &dcb->entry[i];
5711                 int j;
5712
5713                 for (j = i + 1; j < dcb->entries; j++) {
5714                         struct dcb_entry *jent = &dcb->entry[j];
5715
5716                         if (jent->type == 100) /* already merged entry */
5717                                 continue;
5718
5719                         /* merge heads field when all other fields the same */
5720                         if (jent->i2c_index == ient->i2c_index &&
5721                             jent->type == ient->type &&
5722                             jent->location == ient->location &&
5723                             jent->or == ient->or) {
5724                                 NV_TRACE(dev, "Merging DCB entries %d and %d\n",
5725                                          i, j);
5726                                 ient->heads |= jent->heads;
5727                                 jent->type = 100; /* dummy value */
5728                         }
5729                 }
5730         }
5731
5732         /* Compact entries merged into others out of dcb */
5733         for (i = 0; i < dcb->entries; i++) {
5734                 if (dcb->entry[i].type == 100)
5735                         continue;
5736
5737                 if (newentries != i) {
5738                         dcb->entry[newentries] = dcb->entry[i];
5739                         dcb->entry[newentries].index = newentries;
5740                 }
5741                 newentries++;
5742         }
5743
5744         dcb->entries = newentries;
5745 }
5746
5747 static int
5748 parse_dcb_table(struct drm_device *dev, struct nvbios *bios, bool twoHeads)
5749 {
5750         struct drm_nouveau_private *dev_priv = dev->dev_private;
5751         struct dcb_table *dcb = &bios->dcb;
5752         uint16_t dcbptr = 0, i2ctabptr = 0;
5753         uint8_t *dcbtable;
5754         uint8_t headerlen = 0x4, entries = DCB_MAX_NUM_ENTRIES;
5755         bool configblock = true;
5756         int recordlength = 8, confofs = 4;
5757         int i;
5758
5759         /* get the offset from 0x36 */
5760         if (dev_priv->card_type > NV_04) {
5761                 dcbptr = ROM16(bios->data[0x36]);
5762                 if (dcbptr == 0x0000)
5763                         NV_WARN(dev, "No output data (DCB) found in BIOS\n");
5764         }
5765
5766         /* this situation likely means a really old card, pre DCB */
5767         if (dcbptr == 0x0) {
5768                 NV_INFO(dev, "Assuming a CRT output exists\n");
5769                 fabricate_vga_output(dcb, LEGACY_I2C_CRT, 1);
5770
5771                 if (nv04_tv_identify(dev, bios->legacy.i2c_indices.tv) >= 0)
5772                         fabricate_tv_output(dcb, twoHeads);
5773
5774                 return 0;
5775         }
5776
5777         dcbtable = &bios->data[dcbptr];
5778
5779         /* get DCB version */
5780         dcb->version = dcbtable[0];
5781         NV_TRACE(dev, "Found Display Configuration Block version %d.%d\n",
5782                  dcb->version >> 4, dcb->version & 0xf);
5783
5784         if (dcb->version >= 0x20) { /* NV17+ */
5785                 uint32_t sig;
5786
5787                 if (dcb->version >= 0x30) { /* NV40+ */
5788                         headerlen = dcbtable[1];
5789                         entries = dcbtable[2];
5790                         recordlength = dcbtable[3];
5791                         i2ctabptr = ROM16(dcbtable[4]);
5792                         sig = ROM32(dcbtable[6]);
5793                         dcb->gpio_table_ptr = ROM16(dcbtable[10]);
5794                         dcb->connector_table_ptr = ROM16(dcbtable[20]);
5795                 } else {
5796                         i2ctabptr = ROM16(dcbtable[2]);
5797                         sig = ROM32(dcbtable[4]);
5798                         headerlen = 8;
5799                 }
5800
5801                 if (sig != 0x4edcbdcb) {
5802                         NV_ERROR(dev, "Bad Display Configuration Block "
5803                                         "signature (%08X)\n", sig);
5804                         return -EINVAL;
5805                 }
5806         } else if (dcb->version >= 0x15) { /* some NV11 and NV20 */
5807                 char sig[8] = { 0 };
5808
5809                 strncpy(sig, (char *)&dcbtable[-7], 7);
5810                 i2ctabptr = ROM16(dcbtable[2]);
5811                 recordlength = 10;
5812                 confofs = 6;
5813
5814                 if (strcmp(sig, "DEV_REC")) {
5815                         NV_ERROR(dev, "Bad Display Configuration Block "
5816                                         "signature (%s)\n", sig);
5817                         return -EINVAL;
5818                 }
5819         } else {
5820                 /*
5821                  * v1.4 (some NV15/16, NV11+) seems the same as v1.5, but always
5822                  * has the same single (crt) entry, even when tv-out present, so
5823                  * the conclusion is this version cannot really be used.
5824                  * v1.2 tables (some NV6/10, and NV15+) normally have the same
5825                  * 5 entries, which are not specific to the card and so no use.
5826                  * v1.2 does have an I2C table that read_dcb_i2c_table can
5827                  * handle, but cards exist (nv11 in #14821) with a bad i2c table
5828                  * pointer, so use the indices parsed in parse_bmp_structure.
5829                  * v1.1 (NV5+, maybe some NV4) is entirely unhelpful
5830                  */
5831                 NV_TRACEWARN(dev, "No useful information in BIOS output table; "
5832                                   "adding all possible outputs\n");
5833                 fabricate_vga_output(dcb, LEGACY_I2C_CRT, 1);
5834
5835                 /*
5836                  * Attempt to detect TV before DVI because the test
5837                  * for the former is more accurate and it rules the
5838                  * latter out.
5839                  */
5840                 if (nv04_tv_identify(dev,
5841                                      bios->legacy.i2c_indices.tv) >= 0)
5842                         fabricate_tv_output(dcb, twoHeads);
5843
5844                 else if (bios->tmds.output0_script_ptr ||
5845                          bios->tmds.output1_script_ptr)
5846                         fabricate_dvi_i_output(dcb, twoHeads);
5847
5848                 return 0;
5849         }
5850
5851         if (!i2ctabptr)
5852                 NV_WARN(dev, "No pointer to DCB I2C port table\n");
5853         else {
5854                 dcb->i2c_table = &bios->data[i2ctabptr];
5855                 if (dcb->version >= 0x30)
5856                         dcb->i2c_default_indices = dcb->i2c_table[4];
5857         }
5858
5859         if (entries > DCB_MAX_NUM_ENTRIES)
5860                 entries = DCB_MAX_NUM_ENTRIES;
5861
5862         for (i = 0; i < entries; i++) {
5863                 uint32_t connection, config = 0;
5864
5865                 connection = ROM32(dcbtable[headerlen + recordlength * i]);
5866                 if (configblock)
5867                         config = ROM32(dcbtable[headerlen + confofs + recordlength * i]);
5868
5869                 /* seen on an NV11 with DCB v1.5 */
5870                 if (connection == 0x00000000)
5871                         break;
5872
5873                 /* seen on an NV17 with DCB v2.0 */
5874                 if (connection == 0xffffffff)
5875                         break;
5876
5877                 if ((connection & 0x0000000f) == 0x0000000f)
5878                         continue;
5879
5880                 NV_TRACEWARN(dev, "Raw DCB entry %d: %08x %08x\n",
5881                              dcb->entries, connection, config);
5882
5883                 if (!parse_dcb_entry(dev, dcb, connection, config))
5884                         break;
5885         }
5886
5887         /*
5888          * apart for v2.1+ not being known for requiring merging, this
5889          * guarantees dcbent->index is the index of the entry in the rom image
5890          */
5891         if (dcb->version < 0x21)
5892                 merge_like_dcb_entries(dev, dcb);
5893
5894         if (!dcb->entries)
5895                 return -ENXIO;
5896
5897         parse_dcb_gpio_table(bios);
5898         parse_dcb_connector_table(bios);
5899         return 0;
5900 }
5901
5902 static void
5903 fixup_legacy_connector(struct nvbios *bios)
5904 {
5905         struct dcb_table *dcb = &bios->dcb;
5906         int i, i2c, i2c_conn[DCB_MAX_NUM_I2C_ENTRIES] = { };
5907
5908         /*
5909          * DCB 3.0 also has the table in most cases, but there are some cards
5910          * where the table is filled with stub entries, and the DCB entriy
5911          * indices are all 0.  We don't need the connector indices on pre-G80
5912          * chips (yet?) so limit the use to DCB 4.0 and above.
5913          */
5914         if (dcb->version >= 0x40)
5915                 return;
5916
5917         dcb->connector.entries = 0;
5918
5919         /*
5920          * No known connector info before v3.0, so make it up.  the rule here
5921          * is: anything on the same i2c bus is considered to be on the same
5922          * connector.  any output without an associated i2c bus is assigned
5923          * its own unique connector index.
5924          */
5925         for (i = 0; i < dcb->entries; i++) {
5926                 /*
5927                  * Ignore the I2C index for on-chip TV-out, as there
5928                  * are cards with bogus values (nv31m in bug 23212),
5929                  * and it's otherwise useless.
5930                  */
5931                 if (dcb->entry[i].type == OUTPUT_TV &&
5932                     dcb->entry[i].location == DCB_LOC_ON_CHIP)
5933                         dcb->entry[i].i2c_index = 0xf;
5934                 i2c = dcb->entry[i].i2c_index;
5935
5936                 if (i2c_conn[i2c]) {
5937                         dcb->entry[i].connector = i2c_conn[i2c] - 1;
5938                         continue;
5939                 }
5940
5941                 dcb->entry[i].connector = dcb->connector.entries++;
5942                 if (i2c != 0xf)
5943                         i2c_conn[i2c] = dcb->connector.entries;
5944         }
5945
5946         /* Fake the connector table as well as just connector indices */
5947         for (i = 0; i < dcb->connector.entries; i++) {
5948                 dcb->connector.entry[i].index = i;
5949                 dcb->connector.entry[i].type = divine_connector_type(bios, i);
5950                 dcb->connector.entry[i].gpio_tag = 0xff;
5951         }
5952 }
5953
5954 static void
5955 fixup_legacy_i2c(struct nvbios *bios)
5956 {
5957         struct dcb_table *dcb = &bios->dcb;
5958         int i;
5959
5960         for (i = 0; i < dcb->entries; i++) {
5961                 if (dcb->entry[i].i2c_index == LEGACY_I2C_CRT)
5962                         dcb->entry[i].i2c_index = bios->legacy.i2c_indices.crt;
5963                 if (dcb->entry[i].i2c_index == LEGACY_I2C_PANEL)
5964                         dcb->entry[i].i2c_index = bios->legacy.i2c_indices.panel;
5965                 if (dcb->entry[i].i2c_index == LEGACY_I2C_TV)
5966                         dcb->entry[i].i2c_index = bios->legacy.i2c_indices.tv;
5967         }
5968 }
5969
5970 static int load_nv17_hwsq_ucode_entry(struct drm_device *dev, struct nvbios *bios, uint16_t hwsq_offset, int entry)
5971 {
5972         /*
5973          * The header following the "HWSQ" signature has the number of entries,
5974          * and the entry size
5975          *
5976          * An entry consists of a dword to write to the sequencer control reg
5977          * (0x00001304), followed by the ucode bytes, written sequentially,
5978          * starting at reg 0x00001400
5979          */
5980
5981         uint8_t bytes_to_write;
5982         uint16_t hwsq_entry_offset;
5983         int i;
5984
5985         if (bios->data[hwsq_offset] <= entry) {
5986                 NV_ERROR(dev, "Too few entries in HW sequencer table for "
5987                                 "requested entry\n");
5988                 return -ENOENT;
5989         }
5990
5991         bytes_to_write = bios->data[hwsq_offset + 1];
5992
5993         if (bytes_to_write != 36) {
5994                 NV_ERROR(dev, "Unknown HW sequencer entry size\n");
5995                 return -EINVAL;
5996         }
5997
5998         NV_TRACE(dev, "Loading NV17 power sequencing microcode\n");
5999
6000         hwsq_entry_offset = hwsq_offset + 2 + entry * bytes_to_write;
6001
6002         /* set sequencer control */
6003         bios_wr32(bios, 0x00001304, ROM32(bios->data[hwsq_entry_offset]));
6004         bytes_to_write -= 4;
6005
6006         /* write ucode */
6007         for (i = 0; i < bytes_to_write; i += 4)
6008                 bios_wr32(bios, 0x00001400 + i, ROM32(bios->data[hwsq_entry_offset + i + 4]));
6009
6010         /* twiddle NV_PBUS_DEBUG_4 */
6011         bios_wr32(bios, NV_PBUS_DEBUG_4, bios_rd32(bios, NV_PBUS_DEBUG_4) | 0x18);
6012
6013         return 0;
6014 }
6015
6016 static int load_nv17_hw_sequencer_ucode(struct drm_device *dev,
6017                                         struct nvbios *bios)
6018 {
6019         /*
6020          * BMP based cards, from NV17, need a microcode loading to correctly
6021          * control the GPIO etc for LVDS panels
6022          *
6023          * BIT based cards seem to do this directly in the init scripts
6024          *
6025          * The microcode entries are found by the "HWSQ" signature.
6026          */
6027
6028         const uint8_t hwsq_signature[] = { 'H', 'W', 'S', 'Q' };
6029         const int sz = sizeof(hwsq_signature);
6030         int hwsq_offset;
6031
6032         hwsq_offset = findstr(bios->data, bios->length, hwsq_signature, sz);
6033         if (!hwsq_offset)
6034                 return 0;
6035
6036         /* always use entry 0? */
6037         return load_nv17_hwsq_ucode_entry(dev, bios, hwsq_offset + sz, 0);
6038 }
6039
6040 uint8_t *nouveau_bios_embedded_edid(struct drm_device *dev)
6041 {
6042         struct drm_nouveau_private *dev_priv = dev->dev_private;
6043         struct nvbios *bios = &dev_priv->vbios;
6044         const uint8_t edid_sig[] = {
6045                         0x00, 0xff, 0xff, 0xff, 0xff, 0xff, 0xff, 0x00 };
6046         uint16_t offset = 0;
6047         uint16_t newoffset;
6048         int searchlen = NV_PROM_SIZE;
6049
6050         if (bios->fp.edid)
6051                 return bios->fp.edid;
6052
6053         while (searchlen) {
6054                 newoffset = findstr(&bios->data[offset], searchlen,
6055                                                                 edid_sig, 8);
6056                 if (!newoffset)
6057                         return NULL;
6058                 offset += newoffset;
6059                 if (!nv_cksum(&bios->data[offset], EDID1_LEN))
6060                         break;
6061
6062                 searchlen -= offset;
6063                 offset++;
6064         }
6065
6066         NV_TRACE(dev, "Found EDID in BIOS\n");
6067
6068         return bios->fp.edid = &bios->data[offset];
6069 }
6070
6071 void
6072 nouveau_bios_run_init_table(struct drm_device *dev, uint16_t table,
6073                             struct dcb_entry *dcbent)
6074 {
6075         struct drm_nouveau_private *dev_priv = dev->dev_private;
6076         struct nvbios *bios = &dev_priv->vbios;
6077         struct init_exec iexec = { true, false };
6078
6079         mutex_lock(&bios->lock);
6080         bios->display.output = dcbent;
6081         parse_init_table(bios, table, &iexec);
6082         bios->display.output = NULL;
6083         mutex_unlock(&bios->lock);
6084 }
6085
6086 static bool NVInitVBIOS(struct drm_device *dev)
6087 {
6088         struct drm_nouveau_private *dev_priv = dev->dev_private;
6089         struct nvbios *bios = &dev_priv->vbios;
6090
6091         memset(bios, 0, sizeof(struct nvbios));
6092         mutex_init(&bios->lock);
6093         bios->dev = dev;
6094
6095         if (!NVShadowVBIOS(dev, bios->data))
6096                 return false;
6097
6098         bios->length = NV_PROM_SIZE;
6099         return true;
6100 }
6101
6102 static int nouveau_parse_vbios_struct(struct drm_device *dev)
6103 {
6104         struct drm_nouveau_private *dev_priv = dev->dev_private;
6105         struct nvbios *bios = &dev_priv->vbios;
6106         const uint8_t bit_signature[] = { 0xff, 0xb8, 'B', 'I', 'T' };
6107         const uint8_t bmp_signature[] = { 0xff, 0x7f, 'N', 'V', 0x0 };
6108         int offset;
6109
6110         offset = findstr(bios->data, bios->length,
6111                                         bit_signature, sizeof(bit_signature));
6112         if (offset) {
6113                 NV_TRACE(dev, "BIT BIOS found\n");
6114                 return parse_bit_structure(bios, offset + 6);
6115         }
6116
6117         offset = findstr(bios->data, bios->length,
6118                                         bmp_signature, sizeof(bmp_signature));
6119         if (offset) {
6120                 NV_TRACE(dev, "BMP BIOS found\n");
6121                 return parse_bmp_structure(dev, bios, offset);
6122         }
6123
6124         NV_ERROR(dev, "No known BIOS signature found\n");
6125         return -ENODEV;
6126 }
6127
6128 int
6129 nouveau_run_vbios_init(struct drm_device *dev)
6130 {
6131         struct drm_nouveau_private *dev_priv = dev->dev_private;
6132         struct nvbios *bios = &dev_priv->vbios;
6133         int i, ret = 0;
6134
6135         NVLockVgaCrtcs(dev, false);
6136         if (nv_two_heads(dev))
6137                 NVSetOwner(dev, bios->state.crtchead);
6138
6139         if (bios->major_version < 5)    /* BMP only */
6140                 load_nv17_hw_sequencer_ucode(dev, bios);
6141
6142         if (bios->execute) {
6143                 bios->fp.last_script_invoc = 0;
6144                 bios->fp.lvds_init_run = false;
6145         }
6146
6147         parse_init_tables(bios);
6148
6149         /*
6150          * Runs some additional script seen on G8x VBIOSen.  The VBIOS'
6151          * parser will run this right after the init tables, the binary
6152          * driver appears to run it at some point later.
6153          */
6154         if (bios->some_script_ptr) {
6155                 struct init_exec iexec = {true, false};
6156
6157                 NV_INFO(dev, "Parsing VBIOS init table at offset 0x%04X\n",
6158                         bios->some_script_ptr);
6159                 parse_init_table(bios, bios->some_script_ptr, &iexec);
6160         }
6161
6162         if (dev_priv->card_type >= NV_50) {
6163                 for (i = 0; i < bios->dcb.entries; i++) {
6164                         nouveau_bios_run_display_table(dev,
6165                                                        &bios->dcb.entry[i],
6166                                                        0, 0);
6167                 }
6168         }
6169
6170         NVLockVgaCrtcs(dev, true);
6171
6172         return ret;
6173 }
6174
6175 static void
6176 nouveau_bios_i2c_devices_takedown(struct drm_device *dev)
6177 {
6178         struct drm_nouveau_private *dev_priv = dev->dev_private;
6179         struct nvbios *bios = &dev_priv->vbios;
6180         struct dcb_i2c_entry *entry;
6181         int i;
6182
6183         entry = &bios->dcb.i2c[0];
6184         for (i = 0; i < DCB_MAX_NUM_I2C_ENTRIES; i++, entry++)
6185                 nouveau_i2c_fini(dev, entry);
6186 }
6187
6188 int
6189 nouveau_bios_init(struct drm_device *dev)
6190 {
6191         struct drm_nouveau_private *dev_priv = dev->dev_private;
6192         struct nvbios *bios = &dev_priv->vbios;
6193         uint32_t saved_nv_pextdev_boot_0;
6194         bool was_locked;
6195         int ret;
6196
6197         if (!NVInitVBIOS(dev))
6198                 return -ENODEV;
6199
6200         ret = nouveau_parse_vbios_struct(dev);
6201         if (ret)
6202                 return ret;
6203
6204         ret = parse_dcb_table(dev, bios, nv_two_heads(dev));
6205         if (ret)
6206                 return ret;
6207
6208         fixup_legacy_i2c(bios);
6209         fixup_legacy_connector(bios);
6210
6211         if (!bios->major_version)       /* we don't run version 0 bios */
6212                 return 0;
6213
6214         /* these will need remembering across a suspend */
6215         saved_nv_pextdev_boot_0 = bios_rd32(bios, NV_PEXTDEV_BOOT_0);
6216         bios->state.saved_nv_pfb_cfg0 = bios_rd32(bios, NV_PFB_CFG0);
6217
6218         /* init script execution disabled */
6219         bios->execute = false;
6220
6221         /* ... unless card isn't POSTed already */
6222         if (dev_priv->card_type >= NV_10 &&
6223             NVReadVgaCrtc(dev, 0, 0x00) == 0 &&
6224             NVReadVgaCrtc(dev, 0, 0x1a) == 0) {
6225                 NV_INFO(dev, "Adaptor not initialised\n");
6226                 if (dev_priv->card_type < NV_50) {
6227                         NV_ERROR(dev, "Unable to POST this chipset\n");
6228                         return -ENODEV;
6229                 }
6230
6231                 NV_INFO(dev, "Running VBIOS init tables\n");
6232                 bios->execute = true;
6233         }
6234
6235         bios_wr32(bios, NV_PEXTDEV_BOOT_0, saved_nv_pextdev_boot_0);
6236
6237         ret = nouveau_run_vbios_init(dev);
6238         if (ret)
6239                 return ret;
6240
6241         /* feature_byte on BMP is poor, but init always sets CR4B */
6242         was_locked = NVLockVgaCrtcs(dev, false);
6243         if (bios->major_version < 5)
6244                 bios->is_mobile = NVReadVgaCrtc(dev, 0, NV_CIO_CRE_4B) & 0x40;
6245
6246         /* all BIT systems need p_f_m_t for digital_min_front_porch */
6247         if (bios->is_mobile || bios->major_version >= 5)
6248                 ret = parse_fp_mode_table(dev, bios);
6249         NVLockVgaCrtcs(dev, was_locked);
6250
6251         /* allow subsequent scripts to execute */
6252         bios->execute = true;
6253
6254         return 0;
6255 }
6256
6257 void
6258 nouveau_bios_takedown(struct drm_device *dev)
6259 {
6260         nouveau_bios_i2c_devices_takedown(dev);
6261 }