drivers/gpio/gpio-omap.c

   1 /*
   2  * Support functions for OMAP GPIO
   3  *
   4  * Copyright (C) 2003-2005 Nokia Corporation
   5  * Written by Juha Yrjölä <juha.yrjola@nokia.com>
   6  *
   7  * Copyright (C) 2009 Texas Instruments
   8  * Added OMAP4 support - Santosh Shilimkar <santosh.shilimkar@ti.com>
   9  *
  10  * This program is free software; you can redistribute it and/or modify
  11  * it under the terms of the GNU General Public License version 2 as
  12  * published by the Free Software Foundation.
  13  */
  14
  15 #include <linux/init.h>
  16 #include <linux/module.h>
  17 #include <linux/interrupt.h>
  18 #include <linux/syscore_ops.h>
  19 #include <linux/err.h>
  20 #include <linux/clk.h>
  21 #include <linux/io.h>
  22 #include <linux/slab.h>
  23 #include <linux/pm_runtime.h>
  24
  25 #include <mach/hardware.h>
  26 #include <asm/irq.h>
  27 #include <mach/irqs.h>
  28 #include <mach/gpio.h>
  29 #include <asm/mach/irq.h>
  30
  31 struct gpio_bank {
  32         unsigned long pbase;
  33         void __iomem *base;
  34         u16 irq;
  35         u16 virtual_irq_start;
  36         int method;
  37 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP2PLUS)
  38         u32 suspend_wakeup;
  39         u32 saved_wakeup;
  40 #endif
  41         u32 non_wakeup_gpios;
  42         u32 enabled_non_wakeup_gpios;
  43
  44         u32 saved_datain;
  45         u32 saved_fallingdetect;
  46         u32 saved_risingdetect;
  47         u32 level_mask;
  48         u32 toggle_mask;
  49         spinlock_t lock;
  50         struct gpio_chip chip;
  51         struct clk *dbck;
  52         u32 mod_usage;
  53         u32 dbck_enable_mask;
  54         struct device *dev;
  55         bool dbck_flag;
  56         int stride;
  57 };
  58
  59 #ifdef CONFIG_ARCH_OMAP3
  60 struct omap3_gpio_regs {
  61         u32 irqenable1;
  62         u32 irqenable2;
  63         u32 wake_en;
  64         u32 ctrl;
  65         u32 oe;
  66         u32 leveldetect0;
  67         u32 leveldetect1;
  68         u32 risingdetect;
  69         u32 fallingdetect;
  70         u32 dataout;
  71 };
  72
  73 static struct omap3_gpio_regs gpio_context[OMAP34XX_NR_GPIOS];
  74 #endif
  75
  76 /*
  77  * TODO: Cleanup gpio_bank usage as it is having information
  78  * related to all instances of the device
  79  */
  80 static struct gpio_bank *gpio_bank;
  81
  82 static int bank_width;
  83
  84 /* TODO: Analyze removing gpio_bank_count usage from driver code */
  85 int gpio_bank_count;
  86
  87 static inline struct gpio_bank *get_gpio_bank(int gpio)
  88 {
  89         if (cpu_is_omap15xx()) {
  90                 if (OMAP_GPIO_IS_MPUIO(gpio))
  91                         return &gpio_bank[0];
  92                 return &gpio_bank[1];
  93         }
  94         if (cpu_is_omap16xx()) {
  95                 if (OMAP_GPIO_IS_MPUIO(gpio))
  96                         return &gpio_bank[0];
  97                 return &gpio_bank[1 + (gpio >> 4)];
  98         }
  99         if (cpu_is_omap7xx()) {
 100                 if (OMAP_GPIO_IS_MPUIO(gpio))
 101                         return &gpio_bank[0];
 102                 return &gpio_bank[1 + (gpio >> 5)];
 103         }
 104         if (cpu_is_omap24xx())
 105                 return &gpio_bank[gpio >> 5];
 106         if (cpu_is_omap34xx() || cpu_is_omap44xx())
 107                 return &gpio_bank[gpio >> 5];
 108         BUG();
 109         return NULL;
 110 }
 111
 112 static inline int get_gpio_index(int gpio)
 113 {
 114         if (cpu_is_omap7xx())
 115                 return gpio & 0x1f;
 116         if (cpu_is_omap24xx())
 117                 return gpio & 0x1f;
 118         if (cpu_is_omap34xx() || cpu_is_omap44xx())
 119                 return gpio & 0x1f;
 120         return gpio & 0x0f;
 121 }
 122
 123 static inline int gpio_valid(int gpio)
 124 {
 125         if (gpio < 0)
 126                 return -1;
 127         if (cpu_class_is_omap1() && OMAP_GPIO_IS_MPUIO(gpio)) {
 128                 if (gpio >= OMAP_MAX_GPIO_LINES + 16)
 129                         return -1;
 130                 return 0;
 131         }
 132         if (cpu_is_omap15xx() && gpio < 16)
 133                 return 0;
 134         if ((cpu_is_omap16xx()) && gpio < 64)
 135                 return 0;
 136         if (cpu_is_omap7xx() && gpio < 192)
 137                 return 0;
 138         if (cpu_is_omap2420() && gpio < 128)
 139                 return 0;
 140         if (cpu_is_omap2430() && gpio < 160)
 141                 return 0;
 142         if ((cpu_is_omap34xx() || cpu_is_omap44xx()) && gpio < 192)
 143                 return 0;
 144         return -1;
 145 }
 146
 147 static int check_gpio(int gpio)
 148 {
 149         if (unlikely(gpio_valid(gpio) < 0)) {
 150                 printk(KERN_ERR "omap-gpio: invalid GPIO %d\n", gpio);
 151                 dump_stack();
 152                 return -1;
 153         }
 154         return 0;
 155 }
 156
 157 static void _set_gpio_direction(struct gpio_bank *bank, int gpio, int is_input)
 158 {
 159         void __iomem *reg = bank->base;
 160         u32 l;
 161
 162         switch (bank->method) {
 163 #ifdef CONFIG_ARCH_OMAP1
 164         case METHOD_MPUIO:
 165                 reg += OMAP_MPUIO_IO_CNTL / bank->stride;
 166                 break;
 167 #endif
 168 #ifdef CONFIG_ARCH_OMAP15XX
 169         case METHOD_GPIO_1510:
 170                 reg += OMAP1510_GPIO_DIR_CONTROL;
 171                 break;
 172 #endif
 173 #ifdef CONFIG_ARCH_OMAP16XX
 174         case METHOD_GPIO_1610:
 175                 reg += OMAP1610_GPIO_DIRECTION;
 176                 break;
 177 #endif
 178 #if defined(CONFIG_ARCH_OMAP730) || defined(CONFIG_ARCH_OMAP850)
 179         case METHOD_GPIO_7XX:
 180                 reg += OMAP7XX_GPIO_DIR_CONTROL;
 181                 break;
 182 #endif
 183 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
 184         case METHOD_GPIO_24XX:
 185                 reg += OMAP24XX_GPIO_OE;
 186                 break;
 187 #endif
 188 #if defined(CONFIG_ARCH_OMAP4)
 189         case METHOD_GPIO_44XX:
 190                 reg += OMAP4_GPIO_OE;
 191                 break;
 192 #endif
 193         default:
 194                 WARN_ON(1);
 195                 return;
 196         }
 197         l = __raw_readl(reg);
 198         if (is_input)
 199                 l |= 1 << gpio;
 200         else
 201                 l &= ~(1 << gpio);
 202         __raw_writel(l, reg);
 203 }
 204
 205 static void _set_gpio_dataout(struct gpio_bank *bank, int gpio, int enable)
 206 {
 207         void __iomem *reg = bank->base;
 208         u32 l = 0;
 209
 210         switch (bank->method) {
 211 #ifdef CONFIG_ARCH_OMAP1
 212         case METHOD_MPUIO:
 213                 reg += OMAP_MPUIO_OUTPUT / bank->stride;
 214                 l = __raw_readl(reg);
 215                 if (enable)
 216                         l |= 1 << gpio;
 217                 else
 218                         l &= ~(1 << gpio);
 219                 break;
 220 #endif
 221 #ifdef CONFIG_ARCH_OMAP15XX
 222         case METHOD_GPIO_1510:
 223                 reg += OMAP1510_GPIO_DATA_OUTPUT;
 224                 l = __raw_readl(reg);
 225                 if (enable)
 226                         l |= 1 << gpio;
 227                 else
 228                         l &= ~(1 << gpio);
 229                 break;
 230 #endif
 231 #ifdef CONFIG_ARCH_OMAP16XX
 232         case METHOD_GPIO_1610:
 233                 if (enable)
 234                         reg += OMAP1610_GPIO_SET_DATAOUT;
 235                 else
 236                         reg += OMAP1610_GPIO_CLEAR_DATAOUT;
 237                 l = 1 << gpio;
 238                 break;
 239 #endif
 240 #if defined(CONFIG_ARCH_OMAP730) || defined(CONFIG_ARCH_OMAP850)
 241         case METHOD_GPIO_7XX:
 242                 reg += OMAP7XX_GPIO_DATA_OUTPUT;
 243                 l = __raw_readl(reg);
 244                 if (enable)
 245                         l |= 1 << gpio;
 246                 else
 247                         l &= ~(1 << gpio);
 248                 break;
 249 #endif
 250 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
 251         case METHOD_GPIO_24XX:
 252                 if (enable)
 253                         reg += OMAP24XX_GPIO_SETDATAOUT;
 254                 else
 255                         reg += OMAP24XX_GPIO_CLEARDATAOUT;
 256                 l = 1 << gpio;
 257                 break;
 258 #endif
 259 #ifdef CONFIG_ARCH_OMAP4
 260         case METHOD_GPIO_44XX:
 261                 if (enable)
 262                         reg += OMAP4_GPIO_SETDATAOUT;
 263                 else
 264                         reg += OMAP4_GPIO_CLEARDATAOUT;
 265                 l = 1 << gpio;
 266                 break;
 267 #endif
 268         default:
 269                 WARN_ON(1);
 270                 return;
 271         }
 272         __raw_writel(l, reg);
 273 }
 274
 275 static int _get_gpio_datain(struct gpio_bank *bank, int gpio)
 276 {
 277         void __iomem *reg;
 278
 279         if (check_gpio(gpio) < 0)
 280                 return -EINVAL;
 281         reg = bank->base;
 282         switch (bank->method) {
 283 #ifdef CONFIG_ARCH_OMAP1
 284         case METHOD_MPUIO:
 285                 reg += OMAP_MPUIO_INPUT_LATCH / bank->stride;
 286                 break;
 287 #endif
 288 #ifdef CONFIG_ARCH_OMAP15XX
 289         case METHOD_GPIO_1510:
 290                 reg += OMAP1510_GPIO_DATA_INPUT;
 291                 break;
 292 #endif
 293 #ifdef CONFIG_ARCH_OMAP16XX
 294         case METHOD_GPIO_1610:
 295                 reg += OMAP1610_GPIO_DATAIN;
 296                 break;
 297 #endif
 298 #if defined(CONFIG_ARCH_OMAP730) || defined(CONFIG_ARCH_OMAP850)
 299         case METHOD_GPIO_7XX:
 300                 reg += OMAP7XX_GPIO_DATA_INPUT;
 301                 break;
 302 #endif
 303 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
 304         case METHOD_GPIO_24XX:
 305                 reg += OMAP24XX_GPIO_DATAIN;
 306                 break;
 307 #endif
 308 #ifdef CONFIG_ARCH_OMAP4
 309         case METHOD_GPIO_44XX:
 310                 reg += OMAP4_GPIO_DATAIN;
 311                 break;
 312 #endif
 313         default:
 314                 return -EINVAL;
 315         }
 316         return (__raw_readl(reg)
 317                         & (1 << get_gpio_index(gpio))) != 0;
 318 }
 319
 320 static int _get_gpio_dataout(struct gpio_bank *bank, int gpio)
 321 {
 322         void __iomem *reg;
 323
 324         if (check_gpio(gpio) < 0)
 325                 return -EINVAL;
 326         reg = bank->base;
 327
 328         switch (bank->method) {
 329 #ifdef CONFIG_ARCH_OMAP1
 330         case METHOD_MPUIO:
 331                 reg += OMAP_MPUIO_OUTPUT / bank->stride;
 332                 break;
 333 #endif
 334 #ifdef CONFIG_ARCH_OMAP15XX
 335         case METHOD_GPIO_1510:
 336                 reg += OMAP1510_GPIO_DATA_OUTPUT;
 337                 break;
 338 #endif
 339 #ifdef CONFIG_ARCH_OMAP16XX
 340         case METHOD_GPIO_1610:
 341                 reg += OMAP1610_GPIO_DATAOUT;
 342                 break;
 343 #endif
 344 #if defined(CONFIG_ARCH_OMAP730) || defined(CONFIG_ARCH_OMAP850)
 345         case METHOD_GPIO_7XX:
 346                 reg += OMAP7XX_GPIO_DATA_OUTPUT;
 347                 break;
 348 #endif
 349 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
 350         case METHOD_GPIO_24XX:
 351                 reg += OMAP24XX_GPIO_DATAOUT;
 352                 break;
 353 #endif
 354 #ifdef CONFIG_ARCH_OMAP4
 355         case METHOD_GPIO_44XX:
 356                 reg += OMAP4_GPIO_DATAOUT;
 357                 break;
 358 #endif
 359         default:
 360                 return -EINVAL;
 361         }
 362
 363         return (__raw_readl(reg) & (1 << get_gpio_index(gpio))) != 0;
 364 }
 365
 366 #define MOD_REG_BIT(reg, bit_mask, set) \
 367 do {    \
 368         int l = __raw_readl(base + reg); \
 369         if (set) l |= bit_mask; \
 370         else l &= ~bit_mask; \
 371         __raw_writel(l, base + reg); \
 372 } while(0)
 373
 374 /**
 375  * _set_gpio_debounce - low level gpio debounce time
 376  * @bank: the gpio bank we're acting upon
 377  * @gpio: the gpio number on this @gpio
 378  * @debounce: debounce time to use
 379  *
 380  * OMAP's debounce time is in 31us steps so we need
 381  * to convert and round up to the closest unit.
 382  */
 383 static void _set_gpio_debounce(struct gpio_bank *bank, unsigned gpio,
 384                 unsigned debounce)
 385 {
 386         void __iomem            *reg = bank->base;
 387         u32                     val;
 388         u32                     l;
 389
 390         if (!bank->dbck_flag)
 391                 return;
 392
 393         if (debounce < 32)
 394                 debounce = 0x01;
 395         else if (debounce > 7936)
 396                 debounce = 0xff;
 397         else
 398                 debounce = (debounce / 0x1f) - 1;
 399
 400         l = 1 << get_gpio_index(gpio);
 401
 402         if (bank->method == METHOD_GPIO_44XX)
 403                 reg += OMAP4_GPIO_DEBOUNCINGTIME;
 404         else
 405                 reg += OMAP24XX_GPIO_DEBOUNCE_VAL;
 406
 407         __raw_writel(debounce, reg);
 408
 409         reg = bank->base;
 410         if (bank->method == METHOD_GPIO_44XX)
 411                 reg += OMAP4_GPIO_DEBOUNCENABLE;
 412         else
 413                 reg += OMAP24XX_GPIO_DEBOUNCE_EN;
 414
 415         val = __raw_readl(reg);
 416
 417         if (debounce) {
 418                 val |= l;
 419                 clk_enable(bank->dbck);
 420         } else {
 421                 val &= ~l;
 422                 clk_disable(bank->dbck);
 423         }
 424         bank->dbck_enable_mask = val;
 425
 426         __raw_writel(val, reg);
 427 }
 428
 429 #ifdef CONFIG_ARCH_OMAP2PLUS
 430 static inline void set_24xx_gpio_triggering(struct gpio_bank *bank, int gpio,
 431                                                 int trigger)
 432 {
 433         void __iomem *base = bank->base;
 434         u32 gpio_bit = 1 << gpio;
 435
 436         if (cpu_is_omap44xx()) {
 437                 MOD_REG_BIT(OMAP4_GPIO_LEVELDETECT0, gpio_bit,
 438                         trigger & IRQ_TYPE_LEVEL_LOW);
 439                 MOD_REG_BIT(OMAP4_GPIO_LEVELDETECT1, gpio_bit,
 440                         trigger & IRQ_TYPE_LEVEL_HIGH);
 441                 MOD_REG_BIT(OMAP4_GPIO_RISINGDETECT, gpio_bit,
 442                         trigger & IRQ_TYPE_EDGE_RISING);
 443                 MOD_REG_BIT(OMAP4_GPIO_FALLINGDETECT, gpio_bit,
 444                         trigger & IRQ_TYPE_EDGE_FALLING);
 445         } else {
 446                 MOD_REG_BIT(OMAP24XX_GPIO_LEVELDETECT0, gpio_bit,
 447                         trigger & IRQ_TYPE_LEVEL_LOW);
 448                 MOD_REG_BIT(OMAP24XX_GPIO_LEVELDETECT1, gpio_bit,
 449                         trigger & IRQ_TYPE_LEVEL_HIGH);
 450                 MOD_REG_BIT(OMAP24XX_GPIO_RISINGDETECT, gpio_bit,
 451                         trigger & IRQ_TYPE_EDGE_RISING);
 452                 MOD_REG_BIT(OMAP24XX_GPIO_FALLINGDETECT, gpio_bit,
 453                         trigger & IRQ_TYPE_EDGE_FALLING);
 454         }
 455         if (likely(!(bank->non_wakeup_gpios & gpio_bit))) {
 456                 if (cpu_is_omap44xx()) {
 457                         MOD_REG_BIT(OMAP4_GPIO_IRQWAKEN0, gpio_bit,
 458                                 trigger != 0);
 459                 } else {
 460                         /*
 461                          * GPIO wakeup request can only be generated on edge
 462                          * transitions
 463                          */
 464                         if (trigger & IRQ_TYPE_EDGE_BOTH)
 465                                 __raw_writel(1 << gpio, bank->base
 466                                         + OMAP24XX_GPIO_SETWKUENA);
 467                         else
 468                                 __raw_writel(1 << gpio, bank->base
 469                                         + OMAP24XX_GPIO_CLEARWKUENA);
 470                 }
 471         }
 472         /* This part needs to be executed always for OMAP34xx */
 473         if (cpu_is_omap34xx() || (bank->non_wakeup_gpios & gpio_bit)) {
 474                 /*
 475                  * Log the edge gpio and manually trigger the IRQ
 476                  * after resume if the input level changes
 477                  * to avoid irq lost during PER RET/OFF mode
 478                  * Applies for omap2 non-wakeup gpio and all omap3 gpios
 479                  */
 480                 if (trigger & IRQ_TYPE_EDGE_BOTH)
 481                         bank->enabled_non_wakeup_gpios |= gpio_bit;
 482                 else
 483                         bank->enabled_non_wakeup_gpios &= ~gpio_bit;
 484         }
 485
 486         if (cpu_is_omap44xx()) {
 487                 bank->level_mask =
 488                         __raw_readl(bank->base + OMAP4_GPIO_LEVELDETECT0) |
 489                         __raw_readl(bank->base + OMAP4_GPIO_LEVELDETECT1);
 490         } else {
 491                 bank->level_mask =
 492                         __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT0) |
 493                         __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT1);
 494         }
 495 }
 496 #endif
 497
 498 #ifdef CONFIG_ARCH_OMAP1
 499 /*
 500  * This only applies to chips that can't do both rising and falling edge
 501  * detection at once.  For all other chips, this function is a noop.
 502  */
 503 static void _toggle_gpio_edge_triggering(struct gpio_bank *bank, int gpio)
 504 {
 505         void __iomem *reg = bank->base;
 506         u32 l = 0;
 507
 508         switch (bank->method) {
 509         case METHOD_MPUIO:
 510                 reg += OMAP_MPUIO_GPIO_INT_EDGE / bank->stride;
 511                 break;
 512 #ifdef CONFIG_ARCH_OMAP15XX
 513         case METHOD_GPIO_1510:
 514                 reg += OMAP1510_GPIO_INT_CONTROL;
 515                 break;
 516 #endif
 517 #if defined(CONFIG_ARCH_OMAP730) || defined(CONFIG_ARCH_OMAP850)
 518         case METHOD_GPIO_7XX:
 519                 reg += OMAP7XX_GPIO_INT_CONTROL;
 520                 break;
 521 #endif
 522         default:
 523                 return;
 524         }
 525
 526         l = __raw_readl(reg);
 527         if ((l >> gpio) & 1)
 528                 l &= ~(1 << gpio);
 529         else
 530                 l |= 1 << gpio;
 531
 532         __raw_writel(l, reg);
 533 }
 534 #endif
 535
 536 static int _set_gpio_triggering(struct gpio_bank *bank, int gpio, int trigger)
 537 {
 538         void __iomem *reg = bank->base;
 539         u32 l = 0;
 540
 541         switch (bank->method) {
 542 #ifdef CONFIG_ARCH_OMAP1
 543         case METHOD_MPUIO:
 544                 reg += OMAP_MPUIO_GPIO_INT_EDGE / bank->stride;
 545                 l = __raw_readl(reg);
 546                 if ((trigger & IRQ_TYPE_SENSE_MASK) == IRQ_TYPE_EDGE_BOTH)
 547                         bank->toggle_mask |= 1 << gpio;
 548                 if (trigger & IRQ_TYPE_EDGE_RISING)
 549                         l |= 1 << gpio;
 550                 else if (trigger & IRQ_TYPE_EDGE_FALLING)
 551                         l &= ~(1 << gpio);
 552                 else
 553                         goto bad;
 554                 break;
 555 #endif
 556 #ifdef CONFIG_ARCH_OMAP15XX
 557         case METHOD_GPIO_1510:
 558                 reg += OMAP1510_GPIO_INT_CONTROL;
 559                 l = __raw_readl(reg);
 560                 if ((trigger & IRQ_TYPE_SENSE_MASK) == IRQ_TYPE_EDGE_BOTH)
 561                         bank->toggle_mask |= 1 << gpio;
 562                 if (trigger & IRQ_TYPE_EDGE_RISING)
 563                         l |= 1 << gpio;
 564                 else if (trigger & IRQ_TYPE_EDGE_FALLING)
 565                         l &= ~(1 << gpio);
 566                 else
 567                         goto bad;
 568                 break;
 569 #endif
 570 #ifdef CONFIG_ARCH_OMAP16XX
 571         case METHOD_GPIO_1610:
 572                 if (gpio & 0x08)
 573                         reg += OMAP1610_GPIO_EDGE_CTRL2;
 574                 else
 575                         reg += OMAP1610_GPIO_EDGE_CTRL1;
 576                 gpio &= 0x07;
 577                 l = __raw_readl(reg);
 578                 l &= ~(3 << (gpio << 1));
 579                 if (trigger & IRQ_TYPE_EDGE_RISING)
 580                         l |= 2 << (gpio << 1);
 581                 if (trigger & IRQ_TYPE_EDGE_FALLING)
 582                         l |= 1 << (gpio << 1);
 583                 if (trigger)
 584                         /* Enable wake-up during idle for dynamic tick */
 585                         __raw_writel(1 << gpio, bank->base + OMAP1610_GPIO_SET_WAKEUPENA);
 586                 else
 587                         __raw_writel(1 << gpio, bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA);
 588                 break;
 589 #endif
 590 #if defined(CONFIG_ARCH_OMAP730) || defined(CONFIG_ARCH_OMAP850)
 591         case METHOD_GPIO_7XX:
 592                 reg += OMAP7XX_GPIO_INT_CONTROL;
 593                 l = __raw_readl(reg);
 594                 if ((trigger & IRQ_TYPE_SENSE_MASK) == IRQ_TYPE_EDGE_BOTH)
 595                         bank->toggle_mask |= 1 << gpio;
 596                 if (trigger & IRQ_TYPE_EDGE_RISING)
 597                         l |= 1 << gpio;
 598                 else if (trigger & IRQ_TYPE_EDGE_FALLING)
 599                         l &= ~(1 << gpio);
 600                 else
 601                         goto bad;
 602                 break;
 603 #endif
 604 #ifdef CONFIG_ARCH_OMAP2PLUS
 605         case METHOD_GPIO_24XX:
 606         case METHOD_GPIO_44XX:
 607                 set_24xx_gpio_triggering(bank, gpio, trigger);
 608                 return 0;
 609 #endif
 610         default:
 611                 goto bad;
 612         }
 613         __raw_writel(l, reg);
 614         return 0;
 615 bad:
 616         return -EINVAL;
 617 }
 618
 619 static int gpio_irq_type(struct irq_data *d, unsigned type)
 620 {
 621         struct gpio_bank *bank;
 622         unsigned gpio;
 623         int retval;
 624         unsigned long flags;
 625
 626         if (!cpu_class_is_omap2() && d->irq > IH_MPUIO_BASE)
 627                 gpio = OMAP_MPUIO(d->irq - IH_MPUIO_BASE);
 628         else
 629                 gpio = d->irq - IH_GPIO_BASE;
 630
 631         if (check_gpio(gpio) < 0)
 632                 return -EINVAL;
 633
 634         if (type & ~IRQ_TYPE_SENSE_MASK)
 635                 return -EINVAL;
 636
 637         /* OMAP1 allows only only edge triggering */
 638         if (!cpu_class_is_omap2()
 639                         && (type & (IRQ_TYPE_LEVEL_LOW|IRQ_TYPE_LEVEL_HIGH)))
 640                 return -EINVAL;
 641
 642         bank = irq_data_get_irq_chip_data(d);
 643         spin_lock_irqsave(&bank->lock, flags);
 644         retval = _set_gpio_triggering(bank, get_gpio_index(gpio), type);
 645         spin_unlock_irqrestore(&bank->lock, flags);
 646
 647         if (type & (IRQ_TYPE_LEVEL_LOW | IRQ_TYPE_LEVEL_HIGH))
 648                 __irq_set_handler_locked(d->irq, handle_level_irq);
 649         else if (type & (IRQ_TYPE_EDGE_FALLING | IRQ_TYPE_EDGE_RISING))
 650                 __irq_set_handler_locked(d->irq, handle_edge_irq);
 651
 652         return retval;
 653 }
 654
 655 static void _clear_gpio_irqbank(struct gpio_bank *bank, int gpio_mask)
 656 {
 657         void __iomem *reg = bank->base;
 658
 659         switch (bank->method) {
 660 #ifdef CONFIG_ARCH_OMAP1
 661         case METHOD_MPUIO:
 662                 /* MPUIO irqstatus is reset by reading the status register,
 663                  * so do nothing here */
 664                 return;
 665 #endif
 666 #ifdef CONFIG_ARCH_OMAP15XX
 667         case METHOD_GPIO_1510:
 668                 reg += OMAP1510_GPIO_INT_STATUS;
 669                 break;
 670 #endif
 671 #ifdef CONFIG_ARCH_OMAP16XX
 672         case METHOD_GPIO_1610:
 673                 reg += OMAP1610_GPIO_IRQSTATUS1;
 674                 break;
 675 #endif
 676 #if defined(CONFIG_ARCH_OMAP730) || defined(CONFIG_ARCH_OMAP850)
 677         case METHOD_GPIO_7XX:
 678                 reg += OMAP7XX_GPIO_INT_STATUS;
 679                 break;
 680 #endif
 681 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
 682         case METHOD_GPIO_24XX:
 683                 reg += OMAP24XX_GPIO_IRQSTATUS1;
 684                 break;
 685 #endif
 686 #if defined(CONFIG_ARCH_OMAP4)
 687         case METHOD_GPIO_44XX:
 688                 reg += OMAP4_GPIO_IRQSTATUS0;
 689                 break;
 690 #endif
 691         default:
 692                 WARN_ON(1);
 693                 return;
 694         }
 695         __raw_writel(gpio_mask, reg);
 696
 697         /* Workaround for clearing DSP GPIO interrupts to allow retention */
 698         if (cpu_is_omap24xx() || cpu_is_omap34xx())
 699                 reg = bank->base + OMAP24XX_GPIO_IRQSTATUS2;
 700         else if (cpu_is_omap44xx())
 701                 reg = bank->base + OMAP4_GPIO_IRQSTATUS1;
 702
 703         if (cpu_is_omap24xx() || cpu_is_omap34xx() || cpu_is_omap44xx()) {
 704                 __raw_writel(gpio_mask, reg);
 705
 706         /* Flush posted write for the irq status to avoid spurious interrupts */
 707         __raw_readl(reg);
 708         }
 709 }
 710
 711 static inline void _clear_gpio_irqstatus(struct gpio_bank *bank, int gpio)
 712 {
 713         _clear_gpio_irqbank(bank, 1 << get_gpio_index(gpio));
 714 }
 715
 716 static u32 _get_gpio_irqbank_mask(struct gpio_bank *bank)
 717 {
 718         void __iomem *reg = bank->base;
 719         int inv = 0;
 720         u32 l;
 721         u32 mask;
 722
 723         switch (bank->method) {
 724 #ifdef CONFIG_ARCH_OMAP1
 725         case METHOD_MPUIO:
 726                 reg += OMAP_MPUIO_GPIO_MASKIT / bank->stride;
 727                 mask = 0xffff;
 728                 inv = 1;
 729                 break;
 730 #endif
 731 #ifdef CONFIG_ARCH_OMAP15XX
 732         case METHOD_GPIO_1510:
 733                 reg += OMAP1510_GPIO_INT_MASK;
 734                 mask = 0xffff;
 735                 inv = 1;
 736                 break;
 737 #endif
 738 #ifdef CONFIG_ARCH_OMAP16XX
 739         case METHOD_GPIO_1610:
 740                 reg += OMAP1610_GPIO_IRQENABLE1;
 741                 mask = 0xffff;
 742                 break;
 743 #endif
 744 #if defined(CONFIG_ARCH_OMAP730) || defined(CONFIG_ARCH_OMAP850)
 745         case METHOD_GPIO_7XX:
 746                 reg += OMAP7XX_GPIO_INT_MASK;
 747                 mask = 0xffffffff;
 748                 inv = 1;
 749                 break;
 750 #endif
 751 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
 752         case METHOD_GPIO_24XX:
 753                 reg += OMAP24XX_GPIO_IRQENABLE1;
 754                 mask = 0xffffffff;
 755                 break;
 756 #endif
 757 #if defined(CONFIG_ARCH_OMAP4)
 758         case METHOD_GPIO_44XX:
 759                 reg += OMAP4_GPIO_IRQSTATUSSET0;
 760                 mask = 0xffffffff;
 761                 break;
 762 #endif
 763         default:
 764                 WARN_ON(1);
 765                 return 0;
 766         }
 767
 768         l = __raw_readl(reg);
 769         if (inv)
 770                 l = ~l;
 771         l &= mask;
 772         return l;
 773 }
 774
 775 static void _enable_gpio_irqbank(struct gpio_bank *bank, int gpio_mask, int enable)
 776 {
 777         void __iomem *reg = bank->base;
 778         u32 l;
 779
 780         switch (bank->method) {
 781 #ifdef CONFIG_ARCH_OMAP1
 782         case METHOD_MPUIO:
 783                 reg += OMAP_MPUIO_GPIO_MASKIT / bank->stride;
 784                 l = __raw_readl(reg);
 785                 if (enable)
 786                         l &= ~(gpio_mask);
 787                 else
 788                         l |= gpio_mask;
 789                 break;
 790 #endif
 791 #ifdef CONFIG_ARCH_OMAP15XX
 792         case METHOD_GPIO_1510:
 793                 reg += OMAP1510_GPIO_INT_MASK;
 794                 l = __raw_readl(reg);
 795                 if (enable)
 796                         l &= ~(gpio_mask);
 797                 else
 798                         l |= gpio_mask;
 799                 break;
 800 #endif
 801 #ifdef CONFIG_ARCH_OMAP16XX
 802         case METHOD_GPIO_1610:
 803                 if (enable)
 804                         reg += OMAP1610_GPIO_SET_IRQENABLE1;
 805                 else
 806                         reg += OMAP1610_GPIO_CLEAR_IRQENABLE1;
 807                 l = gpio_mask;
 808                 break;
 809 #endif
 810 #if defined(CONFIG_ARCH_OMAP730) || defined(CONFIG_ARCH_OMAP850)
 811         case METHOD_GPIO_7XX:
 812                 reg += OMAP7XX_GPIO_INT_MASK;
 813                 l = __raw_readl(reg);
 814                 if (enable)
 815                         l &= ~(gpio_mask);
 816                 else
 817                         l |= gpio_mask;
 818                 break;
 819 #endif
 820 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
 821         case METHOD_GPIO_24XX:
 822                 if (enable)
 823                         reg += OMAP24XX_GPIO_SETIRQENABLE1;
 824                 else
 825                         reg += OMAP24XX_GPIO_CLEARIRQENABLE1;
 826                 l = gpio_mask;
 827                 break;
 828 #endif
 829 #ifdef CONFIG_ARCH_OMAP4
 830         case METHOD_GPIO_44XX:
 831                 if (enable)
 832                         reg += OMAP4_GPIO_IRQSTATUSSET0;
 833                 else
 834                         reg += OMAP4_GPIO_IRQSTATUSCLR0;
 835                 l = gpio_mask;
 836                 break;
 837 #endif
 838         default:
 839                 WARN_ON(1);
 840                 return;
 841         }
 842         __raw_writel(l, reg);
 843 }
 844
 845 static inline void _set_gpio_irqenable(struct gpio_bank *bank, int gpio, int enable)
 846 {
 847         _enable_gpio_irqbank(bank, 1 << get_gpio_index(gpio), enable);
 848 }
 849
 850 /*
 851  * Note that ENAWAKEUP needs to be enabled in GPIO_SYSCONFIG register.
 852  * 1510 does not seem to have a wake-up register. If JTAG is connected
 853  * to the target, system will wake up always on GPIO events. While
 854  * system is running all registered GPIO interrupts need to have wake-up
 855  * enabled. When system is suspended, only selected GPIO interrupts need
 856  * to have wake-up enabled.
 857  */
 858 static int _set_gpio_wakeup(struct gpio_bank *bank, int gpio, int enable)
 859 {
 860         unsigned long uninitialized_var(flags);
 861
 862         switch (bank->method) {
 863 #ifdef CONFIG_ARCH_OMAP16XX
 864         case METHOD_MPUIO:
 865         case METHOD_GPIO_1610:
 866                 spin_lock_irqsave(&bank->lock, flags);
 867                 if (enable)
 868                         bank->suspend_wakeup |= (1 << gpio);
 869                 else
 870                         bank->suspend_wakeup &= ~(1 << gpio);
 871                 spin_unlock_irqrestore(&bank->lock, flags);
 872                 return 0;
 873 #endif
 874 #ifdef CONFIG_ARCH_OMAP2PLUS
 875         case METHOD_GPIO_24XX:
 876         case METHOD_GPIO_44XX:
 877                 if (bank->non_wakeup_gpios & (1 << gpio)) {
 878                         printk(KERN_ERR "Unable to modify wakeup on "
 879                                         "non-wakeup GPIO%d\n",
 880                                         (bank - gpio_bank) * 32 + gpio);
 881                         return -EINVAL;
 882                 }
 883                 spin_lock_irqsave(&bank->lock, flags);
 884                 if (enable)
 885                         bank->suspend_wakeup |= (1 << gpio);
 886                 else
 887                         bank->suspend_wakeup &= ~(1 << gpio);
 888                 spin_unlock_irqrestore(&bank->lock, flags);
 889                 return 0;
 890 #endif
 891         default:
 892                 printk(KERN_ERR "Can't enable GPIO wakeup for method %i\n",
 893                        bank->method);
 894                 return -EINVAL;
 895         }
 896 }
 897
 898 static void _reset_gpio(struct gpio_bank *bank, int gpio)
 899 {
 900         _set_gpio_direction(bank, get_gpio_index(gpio), 1);
 901         _set_gpio_irqenable(bank, gpio, 0);
 902         _clear_gpio_irqstatus(bank, gpio);
 903         _set_gpio_triggering(bank, get_gpio_index(gpio), IRQ_TYPE_NONE);
 904 }
 905
 906 /* Use disable_irq_wake() and enable_irq_wake() functions from drivers */
 907 static int gpio_wake_enable(struct irq_data *d, unsigned int enable)
 908 {
 909         unsigned int gpio = d->irq - IH_GPIO_BASE;
 910         struct gpio_bank *bank;
 911         int retval;
 912
 913         if (check_gpio(gpio) < 0)
 914                 return -ENODEV;
 915         bank = irq_data_get_irq_chip_data(d);
 916         retval = _set_gpio_wakeup(bank, get_gpio_index(gpio), enable);
 917
 918         return retval;
 919 }
 920
 921 static int omap_gpio_request(struct gpio_chip *chip, unsigned offset)
 922 {
 923         struct gpio_bank *bank = container_of(chip, struct gpio_bank, chip);
 924         unsigned long flags;
 925
 926         spin_lock_irqsave(&bank->lock, flags);
 927
 928         /* Set trigger to none. You need to enable the desired trigger with
 929          * request_irq() or set_irq_type().
 930          */
 931         _set_gpio_triggering(bank, offset, IRQ_TYPE_NONE);
 932
 933 #ifdef CONFIG_ARCH_OMAP15XX
 934         if (bank->method == METHOD_GPIO_1510) {
 935                 void __iomem *reg;
 936
 937                 /* Claim the pin for MPU */
 938                 reg = bank->base + OMAP1510_GPIO_PIN_CONTROL;
 939                 __raw_writel(__raw_readl(reg) | (1 << offset), reg);
 940         }
 941 #endif
 942         if (!cpu_class_is_omap1()) {
 943                 if (!bank->mod_usage) {
 944                         void __iomem *reg = bank->base;
 945                         u32 ctrl;
 946
 947                         if (cpu_is_omap24xx() || cpu_is_omap34xx())
 948                                 reg += OMAP24XX_GPIO_CTRL;
 949                         else if (cpu_is_omap44xx())
 950                                 reg += OMAP4_GPIO_CTRL;
 951                         ctrl = __raw_readl(reg);
 952                         /* Module is enabled, clocks are not gated */
 953                         ctrl &= 0xFFFFFFFE;
 954                         __raw_writel(ctrl, reg);
 955                 }
 956                 bank->mod_usage |= 1 << offset;
 957         }
 958         spin_unlock_irqrestore(&bank->lock, flags);
 959
 960         return 0;
 961 }
 962
 963 static void omap_gpio_free(struct gpio_chip *chip, unsigned offset)
 964 {
 965         struct gpio_bank *bank = container_of(chip, struct gpio_bank, chip);
 966         unsigned long flags;
 967
 968         spin_lock_irqsave(&bank->lock, flags);
 969 #ifdef CONFIG_ARCH_OMAP16XX
 970         if (bank->method == METHOD_GPIO_1610) {
 971                 /* Disable wake-up during idle for dynamic tick */
 972                 void __iomem *reg = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
 973                 __raw_writel(1 << offset, reg);
 974         }
 975 #endif
 976 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
 977         if (bank->method == METHOD_GPIO_24XX) {
 978                 /* Disable wake-up during idle for dynamic tick */
 979                 void __iomem *reg = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
 980                 __raw_writel(1 << offset, reg);
 981         }
 982 #endif
 983 #ifdef CONFIG_ARCH_OMAP4
 984         if (bank->method == METHOD_GPIO_44XX) {
 985                 /* Disable wake-up during idle for dynamic tick */
 986                 void __iomem *reg = bank->base + OMAP4_GPIO_IRQWAKEN0;
 987                 __raw_writel(1 << offset, reg);
 988         }
 989 #endif
 990         if (!cpu_class_is_omap1()) {
 991                 bank->mod_usage &= ~(1 << offset);
 992                 if (!bank->mod_usage) {
 993                         void __iomem *reg = bank->base;
 994                         u32 ctrl;
 995
 996                         if (cpu_is_omap24xx() || cpu_is_omap34xx())
 997                                 reg += OMAP24XX_GPIO_CTRL;
 998                         else if (cpu_is_omap44xx())
 999                                 reg += OMAP4_GPIO_CTRL;
1000                         ctrl = __raw_readl(reg);
1001                         /* Module is disabled, clocks are gated */
1002                         ctrl |= 1;
1003                         __raw_writel(ctrl, reg);
1004                 }
1005         }
1006         _reset_gpio(bank, bank->chip.base + offset);
1007         spin_unlock_irqrestore(&bank->lock, flags);
1008 }
1009
1010 /*
1011  * We need to unmask the GPIO bank interrupt as soon as possible to
1012  * avoid missing GPIO interrupts for other lines in the bank.
1013  * Then we need to mask-read-clear-unmask the triggered GPIO lines
1014  * in the bank to avoid missing nested interrupts for a GPIO line.
1015  * If we wait to unmask individual GPIO lines in the bank after the
1016  * line's interrupt handler has been run, we may miss some nested
1017  * interrupts.
1018  */
1019 static void gpio_irq_handler(unsigned int irq, struct irq_desc *desc)
1020 {
1021         void __iomem *isr_reg = NULL;
1022         u32 isr;
1023         unsigned int gpio_irq, gpio_index;
1024         struct gpio_bank *bank;
1025         u32 retrigger = 0;
1026         int unmasked = 0;
1027         struct irq_chip *chip = irq_desc_get_chip(desc);
1028
1029         chained_irq_enter(chip, desc);
1030
1031         bank = irq_get_handler_data(irq);
1032 #ifdef CONFIG_ARCH_OMAP1
1033         if (bank->method == METHOD_MPUIO)
1034                 isr_reg = bank->base +
1035                                 OMAP_MPUIO_GPIO_INT / bank->stride;
1036 #endif
1037 #ifdef CONFIG_ARCH_OMAP15XX
1038         if (bank->method == METHOD_GPIO_1510)
1039                 isr_reg = bank->base + OMAP1510_GPIO_INT_STATUS;
1040 #endif
1041 #if defined(CONFIG_ARCH_OMAP16XX)
1042         if (bank->method == METHOD_GPIO_1610)
1043                 isr_reg = bank->base + OMAP1610_GPIO_IRQSTATUS1;
1044 #endif
1045 #if defined(CONFIG_ARCH_OMAP730) || defined(CONFIG_ARCH_OMAP850)
1046         if (bank->method == METHOD_GPIO_7XX)
1047                 isr_reg = bank->base + OMAP7XX_GPIO_INT_STATUS;
1048 #endif
1049 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
1050         if (bank->method == METHOD_GPIO_24XX)
1051                 isr_reg = bank->base + OMAP24XX_GPIO_IRQSTATUS1;
1052 #endif
1053 #if defined(CONFIG_ARCH_OMAP4)
1054         if (bank->method == METHOD_GPIO_44XX)
1055                 isr_reg = bank->base + OMAP4_GPIO_IRQSTATUS0;
1056 #endif
1057
1058         if (WARN_ON(!isr_reg))
1059                 goto exit;
1060
1061         while(1) {
1062                 u32 isr_saved, level_mask = 0;
1063                 u32 enabled;
1064
1065                 enabled = _get_gpio_irqbank_mask(bank);
1066                 isr_saved = isr = __raw_readl(isr_reg) & enabled;
1067
1068                 if (cpu_is_omap15xx() && (bank->method == METHOD_MPUIO))
1069                         isr &= 0x0000ffff;
1070
1071                 if (cpu_class_is_omap2()) {
1072                         level_mask = bank->level_mask & enabled;
1073                 }
1074
1075                 /* clear edge sensitive interrupts before handler(s) are
1076                 called so that we don't miss any interrupt occurred while
1077                 executing them */
1078                 _enable_gpio_irqbank(bank, isr_saved & ~level_mask, 0);
1079                 _clear_gpio_irqbank(bank, isr_saved & ~level_mask);
1080                 _enable_gpio_irqbank(bank, isr_saved & ~level_mask, 1);
1081
1082                 /* if there is only edge sensitive GPIO pin interrupts
1083                 configured, we could unmask GPIO bank interrupt immediately */
1084                 if (!level_mask && !unmasked) {
1085                         unmasked = 1;
1086                         chained_irq_exit(chip, desc);
1087                 }
1088
1089                 isr |= retrigger;
1090                 retrigger = 0;
1091                 if (!isr)
1092                         break;
1093
1094                 gpio_irq = bank->virtual_irq_start;
1095                 for (; isr != 0; isr >>= 1, gpio_irq++) {
1096                         gpio_index = get_gpio_index(irq_to_gpio(gpio_irq));
1097
1098                         if (!(isr & 1))
1099                                 continue;
1100
1101 #ifdef CONFIG_ARCH_OMAP1
1102                         /*
1103                          * Some chips can't respond to both rising and falling
1104                          * at the same time.  If this irq was requested with
1105                          * both flags, we need to flip the ICR data for the IRQ
1106                          * to respond to the IRQ for the opposite direction.
1107                          * This will be indicated in the bank toggle_mask.
1108                          */
1109                         if (bank->toggle_mask & (1 << gpio_index))
1110                                 _toggle_gpio_edge_triggering(bank, gpio_index);
1111 #endif
1112
1113                         generic_handle_irq(gpio_irq);
1114                 }
1115         }
1116         /* if bank has any level sensitive GPIO pin interrupt
1117         configured, we must unmask the bank interrupt only after
1118         handler(s) are executed in order to avoid spurious bank
1119         interrupt */
1120 exit:
1121         if (!unmasked)
1122                 chained_irq_exit(chip, desc);
1123 }
1124
1125 static void gpio_irq_shutdown(struct irq_data *d)
1126 {
1127         unsigned int gpio = d->irq - IH_GPIO_BASE;
1128         struct gpio_bank *bank = irq_data_get_irq_chip_data(d);
1129
1130         _reset_gpio(bank, gpio);
1131 }
1132
1133 static void gpio_ack_irq(struct irq_data *d)
1134 {
1135         unsigned int gpio = d->irq - IH_GPIO_BASE;
1136         struct gpio_bank *bank = irq_data_get_irq_chip_data(d);
1137
1138         _clear_gpio_irqstatus(bank, gpio);
1139 }
1140
1141 static void gpio_mask_irq(struct irq_data *d)
1142 {
1143         unsigned int gpio = d->irq - IH_GPIO_BASE;
1144         struct gpio_bank *bank = irq_data_get_irq_chip_data(d);
1145
1146         _set_gpio_irqenable(bank, gpio, 0);
1147         _set_gpio_triggering(bank, get_gpio_index(gpio), IRQ_TYPE_NONE);
1148 }
1149
1150 static void gpio_unmask_irq(struct irq_data *d)
1151 {
1152         unsigned int gpio = d->irq - IH_GPIO_BASE;
1153         struct gpio_bank *bank = irq_data_get_irq_chip_data(d);
1154         unsigned int irq_mask = 1 << get_gpio_index(gpio);
1155         u32 trigger = irqd_get_trigger_type(d);
1156
1157         if (trigger)
1158                 _set_gpio_triggering(bank, get_gpio_index(gpio), trigger);
1159
1160         /* For level-triggered GPIOs, the clearing must be done after
1161          * the HW source is cleared, thus after the handler has run */
1162         if (bank->level_mask & irq_mask) {
1163                 _set_gpio_irqenable(bank, gpio, 0);
1164                 _clear_gpio_irqstatus(bank, gpio);
1165         }
1166
1167         _set_gpio_irqenable(bank, gpio, 1);
1168 }
1169
1170 static struct irq_chip gpio_irq_chip = {
1171         .name           = "GPIO",
1172         .irq_shutdown   = gpio_irq_shutdown,
1173         .irq_ack        = gpio_ack_irq,
1174         .irq_mask       = gpio_mask_irq,
1175         .irq_unmask     = gpio_unmask_irq,
1176         .irq_set_type   = gpio_irq_type,
1177         .irq_set_wake   = gpio_wake_enable,
1178 };
1179
1180 /*---------------------------------------------------------------------*/
1181
1182 #ifdef CONFIG_ARCH_OMAP1
1183
1184 /* MPUIO uses the always-on 32k clock */
1185
1186 static void mpuio_ack_irq(struct irq_data *d)
1187 {
1188         /* The ISR is reset automatically, so do nothing here. */
1189 }
1190
1191 static void mpuio_mask_irq(struct irq_data *d)
1192 {
1193         unsigned int gpio = OMAP_MPUIO(d->irq - IH_MPUIO_BASE);
1194         struct gpio_bank *bank = irq_data_get_irq_chip_data(d);
1195
1196         _set_gpio_irqenable(bank, gpio, 0);
1197 }
1198
1199 static void mpuio_unmask_irq(struct irq_data *d)
1200 {
1201         unsigned int gpio = OMAP_MPUIO(d->irq - IH_MPUIO_BASE);
1202         struct gpio_bank *bank = irq_data_get_irq_chip_data(d);
1203
1204         _set_gpio_irqenable(bank, gpio, 1);
1205 }
1206
1207 static struct irq_chip mpuio_irq_chip = {
1208         .name           = "MPUIO",
1209         .irq_ack        = mpuio_ack_irq,
1210         .irq_mask       = mpuio_mask_irq,
1211         .irq_unmask     = mpuio_unmask_irq,
1212         .irq_set_type   = gpio_irq_type,
1213 #ifdef CONFIG_ARCH_OMAP16XX
1214         /* REVISIT: assuming only 16xx supports MPUIO wake events */
1215         .irq_set_wake   = gpio_wake_enable,
1216 #endif
1217 };
1218
1219
1220 #define bank_is_mpuio(bank)     ((bank)->method == METHOD_MPUIO)
1221
1222
1223 #ifdef CONFIG_ARCH_OMAP16XX
1224
1225 #include <linux/platform_device.h>
1226
1227 static int omap_mpuio_suspend_noirq(struct device *dev)
1228 {
1229         struct platform_device *pdev = to_platform_device(dev);
1230         struct gpio_bank        *bank = platform_get_drvdata(pdev);
1231         void __iomem            *mask_reg = bank->base +
1232                                         OMAP_MPUIO_GPIO_MASKIT / bank->stride;
1233         unsigned long           flags;
1234
1235         spin_lock_irqsave(&bank->lock, flags);
1236         bank->saved_wakeup = __raw_readl(mask_reg);
1237         __raw_writel(0xffff & ~bank->suspend_wakeup, mask_reg);
1238         spin_unlock_irqrestore(&bank->lock, flags);
1239
1240         return 0;
1241 }
1242
1243 static int omap_mpuio_resume_noirq(struct device *dev)
1244 {
1245         struct platform_device *pdev = to_platform_device(dev);
1246         struct gpio_bank        *bank = platform_get_drvdata(pdev);
1247         void __iomem            *mask_reg = bank->base +
1248                                         OMAP_MPUIO_GPIO_MASKIT / bank->stride;
1249         unsigned long           flags;
1250
1251         spin_lock_irqsave(&bank->lock, flags);
1252         __raw_writel(bank->saved_wakeup, mask_reg);
1253         spin_unlock_irqrestore(&bank->lock, flags);
1254
1255         return 0;
1256 }
1257
1258 static const struct dev_pm_ops omap_mpuio_dev_pm_ops = {
1259         .suspend_noirq = omap_mpuio_suspend_noirq,
1260         .resume_noirq = omap_mpuio_resume_noirq,
1261 };
1262
1263 /* use platform_driver for this. */
1264 static struct platform_driver omap_mpuio_driver = {
1265         .driver         = {
1266                 .name   = "mpuio",
1267                 .pm     = &omap_mpuio_dev_pm_ops,
1268         },
1269 };
1270
1271 static struct platform_device omap_mpuio_device = {
1272         .name           = "mpuio",
1273         .id             = -1,
1274         .dev = {
1275                 .driver = &omap_mpuio_driver.driver,
1276         }
1277         /* could list the /proc/iomem resources */
1278 };
1279
1280 static inline void mpuio_init(void)
1281 {
1282         struct gpio_bank *bank = get_gpio_bank(OMAP_MPUIO(0));
1283         platform_set_drvdata(&omap_mpuio_device, bank);
1284
1285         if (platform_driver_register(&omap_mpuio_driver) == 0)
1286                 (void) platform_device_register(&omap_mpuio_device);
1287 }
1288
1289 #else
1290 static inline void mpuio_init(void) {}
1291 #endif  /* 16xx */
1292
1293 #else
1294
1295 extern struct irq_chip mpuio_irq_chip;
1296
1297 #define bank_is_mpuio(bank)     0
1298 static inline void mpuio_init(void) {}
1299
1300 #endif
1301
1302 /*---------------------------------------------------------------------*/
1303
1304 /* REVISIT these are stupid implementations!  replace by ones that
1305  * don't switch on METHOD_* and which mostly avoid spinlocks
1306  */
1307
1308 static int gpio_input(struct gpio_chip *chip, unsigned offset)
1309 {
1310         struct gpio_bank *bank;
1311         unsigned long flags;
1312
1313         bank = container_of(chip, struct gpio_bank, chip);
1314         spin_lock_irqsave(&bank->lock, flags);
1315         _set_gpio_direction(bank, offset, 1);
1316         spin_unlock_irqrestore(&bank->lock, flags);
1317         return 0;
1318 }
1319
1320 static int gpio_is_input(struct gpio_bank *bank, int mask)
1321 {
1322         void __iomem *reg = bank->base;
1323
1324         switch (bank->method) {
1325         case METHOD_MPUIO:
1326                 reg += OMAP_MPUIO_IO_CNTL / bank->stride;
1327                 break;
1328         case METHOD_GPIO_1510:
1329                 reg += OMAP1510_GPIO_DIR_CONTROL;
1330                 break;
1331         case METHOD_GPIO_1610:
1332                 reg += OMAP1610_GPIO_DIRECTION;
1333                 break;
1334         case METHOD_GPIO_7XX:
1335                 reg += OMAP7XX_GPIO_DIR_CONTROL;
1336                 break;
1337         case METHOD_GPIO_24XX:
1338                 reg += OMAP24XX_GPIO_OE;
1339                 break;
1340         case METHOD_GPIO_44XX:
1341                 reg += OMAP4_GPIO_OE;
1342                 break;
1343         default:
1344                 WARN_ONCE(1, "gpio_is_input: incorrect OMAP GPIO method");
1345                 return -EINVAL;
1346         }
1347         return __raw_readl(reg) & mask;
1348 }
1349
1350 static int gpio_get(struct gpio_chip *chip, unsigned offset)
1351 {
1352         struct gpio_bank *bank;
1353         void __iomem *reg;
1354         int gpio;
1355         u32 mask;
1356
1357         gpio = chip->base + offset;
1358         bank = get_gpio_bank(gpio);
1359         reg = bank->base;
1360         mask = 1 << get_gpio_index(gpio);
1361
1362         if (gpio_is_input(bank, mask))
1363                 return _get_gpio_datain(bank, gpio);
1364         else
1365                 return _get_gpio_dataout(bank, gpio);
1366 }
1367
1368 static int gpio_output(struct gpio_chip *chip, unsigned offset, int value)
1369 {
1370         struct gpio_bank *bank;
1371         unsigned long flags;
1372
1373         bank = container_of(chip, struct gpio_bank, chip);
1374         spin_lock_irqsave(&bank->lock, flags);
1375         _set_gpio_dataout(bank, offset, value);
1376         _set_gpio_direction(bank, offset, 0);
1377         spin_unlock_irqrestore(&bank->lock, flags);
1378         return 0;
1379 }
1380
1381 static int gpio_debounce(struct gpio_chip *chip, unsigned offset,
1382                 unsigned debounce)
1383 {
1384         struct gpio_bank *bank;
1385         unsigned long flags;
1386
1387         bank = container_of(chip, struct gpio_bank, chip);
1388
1389         if (!bank->dbck) {
1390                 bank->dbck = clk_get(bank->dev, "dbclk");
1391                 if (IS_ERR(bank->dbck))
1392                         dev_err(bank->dev, "Could not get gpio dbck\n");
1393         }
1394
1395         spin_lock_irqsave(&bank->lock, flags);
1396         _set_gpio_debounce(bank, offset, debounce);
1397         spin_unlock_irqrestore(&bank->lock, flags);
1398
1399         return 0;
1400 }
1401
1402 static void gpio_set(struct gpio_chip *chip, unsigned offset, int value)
1403 {
1404         struct gpio_bank *bank;
1405         unsigned long flags;
1406
1407         bank = container_of(chip, struct gpio_bank, chip);
1408         spin_lock_irqsave(&bank->lock, flags);
1409         _set_gpio_dataout(bank, offset, value);
1410         spin_unlock_irqrestore(&bank->lock, flags);
1411 }
1412
1413 static int gpio_2irq(struct gpio_chip *chip, unsigned offset)
1414 {
1415         struct gpio_bank *bank;
1416
1417         bank = container_of(chip, struct gpio_bank, chip);
1418         return bank->virtual_irq_start + offset;
1419 }
1420
1421 /*---------------------------------------------------------------------*/
1422
1423 static void __init omap_gpio_show_rev(struct gpio_bank *bank)
1424 {
1425         u32 rev;
1426
1427         if (cpu_is_omap16xx() && !(bank->method != METHOD_MPUIO))
1428                 rev = __raw_readw(bank->base + OMAP1610_GPIO_REVISION);
1429         else if (cpu_is_omap24xx() || cpu_is_omap34xx())
1430                 rev = __raw_readl(bank->base + OMAP24XX_GPIO_REVISION);
1431         else if (cpu_is_omap44xx())
1432                 rev = __raw_readl(bank->base + OMAP4_GPIO_REVISION);
1433         else
1434                 return;
1435
1436         printk(KERN_INFO "OMAP GPIO hardware version %d.%d\n",
1437                 (rev >> 4) & 0x0f, rev & 0x0f);
1438 }
1439
1440 /* This lock class tells lockdep that GPIO irqs are in a different
1441  * category than their parents, so it won't report false recursion.
1442  */
1443 static struct lock_class_key gpio_lock_class;
1444
1445 static inline int init_gpio_info(struct platform_device *pdev)
1446 {
1447         /* TODO: Analyze removing gpio_bank_count usage from driver code */
1448         gpio_bank = kzalloc(gpio_bank_count * sizeof(struct gpio_bank),
1449                                 GFP_KERNEL);
1450         if (!gpio_bank) {
1451                 dev_err(&pdev->dev, "Memory alloc failed for gpio_bank\n");
1452                 return -ENOMEM;
1453         }
1454         return 0;
1455 }
1456
1457 /* TODO: Cleanup cpu_is_* checks */
1458 static void omap_gpio_mod_init(struct gpio_bank *bank, int id)
1459 {
1460         if (cpu_class_is_omap2()) {
1461                 if (cpu_is_omap44xx()) {
1462                         __raw_writel(0xffffffff, bank->base +
1463                                         OMAP4_GPIO_IRQSTATUSCLR0);
1464                         __raw_writel(0x00000000, bank->base +
1465                                          OMAP4_GPIO_DEBOUNCENABLE);
1466                         /* Initialize interface clk ungated, module enabled */
1467                         __raw_writel(0, bank->base + OMAP4_GPIO_CTRL);
1468                 } else if (cpu_is_omap34xx()) {
1469                         __raw_writel(0x00000000, bank->base +
1470                                         OMAP24XX_GPIO_IRQENABLE1);
1471                         __raw_writel(0xffffffff, bank->base +
1472                                         OMAP24XX_GPIO_IRQSTATUS1);
1473                         __raw_writel(0x00000000, bank->base +
1474                                         OMAP24XX_GPIO_DEBOUNCE_EN);
1475
1476                         /* Initialize interface clk ungated, module enabled */
1477                         __raw_writel(0, bank->base + OMAP24XX_GPIO_CTRL);
1478                 } else if (cpu_is_omap24xx()) {
1479                         static const u32 non_wakeup_gpios[] = {
1480                                 0xe203ffc0, 0x08700040
1481                         };
1482                         if (id < ARRAY_SIZE(non_wakeup_gpios))
1483                                 bank->non_wakeup_gpios = non_wakeup_gpios[id];
1484                 }
1485         } else if (cpu_class_is_omap1()) {
1486                 if (bank_is_mpuio(bank))
1487                         __raw_writew(0xffff, bank->base +
1488                                 OMAP_MPUIO_GPIO_MASKIT / bank->stride);
1489                 if (cpu_is_omap15xx() && bank->method == METHOD_GPIO_1510) {
1490                         __raw_writew(0xffff, bank->base
1491                                                 + OMAP1510_GPIO_INT_MASK);
1492                         __raw_writew(0x0000, bank->base
1493                                                 + OMAP1510_GPIO_INT_STATUS);
1494                 }
1495                 if (cpu_is_omap16xx() && bank->method == METHOD_GPIO_1610) {
1496                         __raw_writew(0x0000, bank->base
1497                                                 + OMAP1610_GPIO_IRQENABLE1);
1498                         __raw_writew(0xffff, bank->base
1499                                                 + OMAP1610_GPIO_IRQSTATUS1);
1500                         __raw_writew(0x0014, bank->base
1501                                                 + OMAP1610_GPIO_SYSCONFIG);
1502
1503                         /*
1504                          * Enable system clock for GPIO module.
1505                          * The CAM_CLK_CTRL *is* really the right place.
1506                          */
1507                         omap_writel(omap_readl(ULPD_CAM_CLK_CTRL) | 0x04,
1508                                                 ULPD_CAM_CLK_CTRL);
1509                 }
1510                 if (cpu_is_omap7xx() && bank->method == METHOD_GPIO_7XX) {
1511                         __raw_writel(0xffffffff, bank->base
1512                                                 + OMAP7XX_GPIO_INT_MASK);
1513                         __raw_writel(0x00000000, bank->base
1514                                                 + OMAP7XX_GPIO_INT_STATUS);
1515                 }
1516         }
1517 }
1518
1519 static void __devinit omap_gpio_chip_init(struct gpio_bank *bank)
1520 {
1521         int j;
1522         static int gpio;
1523
1524         bank->mod_usage = 0;
1525         /*
1526          * REVISIT eventually switch from OMAP-specific gpio structs
1527          * over to the generic ones
1528          */
1529         bank->chip.request = omap_gpio_request;
1530         bank->chip.free = omap_gpio_free;
1531         bank->chip.direction_input = gpio_input;
1532         bank->chip.get = gpio_get;
1533         bank->chip.direction_output = gpio_output;
1534         bank->chip.set_debounce = gpio_debounce;
1535         bank->chip.set = gpio_set;
1536         bank->chip.to_irq = gpio_2irq;
1537         if (bank_is_mpuio(bank)) {
1538                 bank->chip.label = "mpuio";
1539 #ifdef CONFIG_ARCH_OMAP16XX
1540                 bank->chip.dev = &omap_mpuio_device.dev;
1541 #endif
1542                 bank->chip.base = OMAP_MPUIO(0);
1543         } else {
1544                 bank->chip.label = "gpio";
1545                 bank->chip.base = gpio;
1546                 gpio += bank_width;
1547         }
1548         bank->chip.ngpio = bank_width;
1549
1550         gpiochip_add(&bank->chip);
1551
1552         for (j = bank->virtual_irq_start;
1553                      j < bank->virtual_irq_start + bank_width; j++) {
1554                 irq_set_lockdep_class(j, &gpio_lock_class);
1555                 irq_set_chip_data(j, bank);
1556                 if (bank_is_mpuio(bank))
1557                         irq_set_chip(j, &mpuio_irq_chip);
1558                 else
1559                         irq_set_chip(j, &gpio_irq_chip);
1560                 irq_set_handler(j, handle_simple_irq);
1561                 set_irq_flags(j, IRQF_VALID);
1562         }
1563         irq_set_chained_handler(bank->irq, gpio_irq_handler);
1564         irq_set_handler_data(bank->irq, bank);
1565 }
1566
1567 static int __devinit omap_gpio_probe(struct platform_device *pdev)
1568 {
1569         static int gpio_init_done;
1570         struct omap_gpio_platform_data *pdata;
1571         struct resource *res;
1572         int id;
1573         struct gpio_bank *bank;
1574
1575         if (!pdev->dev.platform_data)
1576                 return -EINVAL;
1577
1578         pdata = pdev->dev.platform_data;
1579
1580         if (!gpio_init_done) {
1581                 int ret;
1582
1583                 ret = init_gpio_info(pdev);
1584                 if (ret)
1585                         return ret;
1586         }
1587
1588         id = pdev->id;
1589         bank = &gpio_bank[id];
1590
1591         res = platform_get_resource(pdev, IORESOURCE_IRQ, 0);
1592         if (unlikely(!res)) {
1593                 dev_err(&pdev->dev, "GPIO Bank %i Invalid IRQ resource\n", id);
1594                 return -ENODEV;
1595         }
1596
1597         bank->irq = res->start;
1598         bank->virtual_irq_start = pdata->virtual_irq_start;
1599         bank->method = pdata->bank_type;
1600         bank->dev = &pdev->dev;
1601         bank->dbck_flag = pdata->dbck_flag;
1602         bank->stride = pdata->bank_stride;
1603         bank_width = pdata->bank_width;
1604
1605         spin_lock_init(&bank->lock);
1606
1607         /* Static mapping, never released */
1608         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
1609         if (unlikely(!res)) {
1610                 dev_err(&pdev->dev, "GPIO Bank %i Invalid mem resource\n", id);
1611                 return -ENODEV;
1612         }
1613
1614         bank->base = ioremap(res->start, resource_size(res));
1615         if (!bank->base) {
1616                 dev_err(&pdev->dev, "Could not ioremap gpio bank%i\n", id);
1617                 return -ENOMEM;
1618         }
1619
1620         pm_runtime_enable(bank->dev);
1621         pm_runtime_get_sync(bank->dev);
1622
1623         omap_gpio_mod_init(bank, id);
1624         omap_gpio_chip_init(bank);
1625         omap_gpio_show_rev(bank);
1626
1627         if (!gpio_init_done)
1628                 gpio_init_done = 1;
1629
1630         return 0;
1631 }
1632
1633 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP2PLUS)
1634 static int omap_gpio_suspend(void)
1635 {
1636         int i;
1637
1638         if (!cpu_class_is_omap2() && !cpu_is_omap16xx())
1639                 return 0;
1640
1641         for (i = 0; i < gpio_bank_count; i++) {
1642                 struct gpio_bank *bank = &gpio_bank[i];
1643                 void __iomem *wake_status;
1644                 void __iomem *wake_clear;
1645                 void __iomem *wake_set;
1646                 unsigned long flags;
1647
1648                 switch (bank->method) {
1649 #ifdef CONFIG_ARCH_OMAP16XX
1650                 case METHOD_GPIO_1610:
1651                         wake_status = bank->base + OMAP1610_GPIO_WAKEUPENABLE;
1652                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1653                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
1654                         break;
1655 #endif
1656 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
1657                 case METHOD_GPIO_24XX:
1658                         wake_status = bank->base + OMAP24XX_GPIO_WAKE_EN;
1659                         wake_clear = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
1660                         wake_set = bank->base + OMAP24XX_GPIO_SETWKUENA;
1661                         break;
1662 #endif
1663 #ifdef CONFIG_ARCH_OMAP4
1664                 case METHOD_GPIO_44XX:
1665                         wake_status = bank->base + OMAP4_GPIO_IRQWAKEN0;
1666                         wake_clear = bank->base + OMAP4_GPIO_IRQWAKEN0;
1667                         wake_set = bank->base + OMAP4_GPIO_IRQWAKEN0;
1668                         break;
1669 #endif
1670                 default:
1671                         continue;
1672                 }
1673
1674                 spin_lock_irqsave(&bank->lock, flags);
1675                 bank->saved_wakeup = __raw_readl(wake_status);
1676                 __raw_writel(0xffffffff, wake_clear);
1677                 __raw_writel(bank->suspend_wakeup, wake_set);
1678                 spin_unlock_irqrestore(&bank->lock, flags);
1679         }
1680
1681         return 0;
1682 }
1683
1684 static void omap_gpio_resume(void)
1685 {
1686         int i;
1687
1688         if (!cpu_class_is_omap2() && !cpu_is_omap16xx())
1689                 return;
1690
1691         for (i = 0; i < gpio_bank_count; i++) {
1692                 struct gpio_bank *bank = &gpio_bank[i];
1693                 void __iomem *wake_clear;
1694                 void __iomem *wake_set;
1695                 unsigned long flags;
1696
1697                 switch (bank->method) {
1698 #ifdef CONFIG_ARCH_OMAP16XX
1699                 case METHOD_GPIO_1610:
1700                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1701                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
1702                         break;
1703 #endif
1704 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
1705                 case METHOD_GPIO_24XX:
1706                         wake_clear = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
1707                         wake_set = bank->base + OMAP24XX_GPIO_SETWKUENA;
1708                         break;
1709 #endif
1710 #ifdef CONFIG_ARCH_OMAP4
1711                 case METHOD_GPIO_44XX:
1712                         wake_clear = bank->base + OMAP4_GPIO_IRQWAKEN0;
1713                         wake_set = bank->base + OMAP4_GPIO_IRQWAKEN0;
1714                         break;
1715 #endif
1716                 default:
1717                         continue;
1718                 }
1719
1720                 spin_lock_irqsave(&bank->lock, flags);
1721                 __raw_writel(0xffffffff, wake_clear);
1722                 __raw_writel(bank->saved_wakeup, wake_set);
1723                 spin_unlock_irqrestore(&bank->lock, flags);
1724         }
1725 }
1726
1727 static struct syscore_ops omap_gpio_syscore_ops = {
1728         .suspend        = omap_gpio_suspend,
1729         .resume         = omap_gpio_resume,
1730 };
1731
1732 #endif
1733
1734 #ifdef CONFIG_ARCH_OMAP2PLUS
1735
1736 static int workaround_enabled;
1737
1738 void omap2_gpio_prepare_for_idle(int off_mode)
1739 {
1740         int i, c = 0;
1741         int min = 0;
1742
1743         if (cpu_is_omap34xx())
1744                 min = 1;
1745
1746         for (i = min; i < gpio_bank_count; i++) {
1747                 struct gpio_bank *bank = &gpio_bank[i];
1748                 u32 l1 = 0, l2 = 0;
1749                 int j;
1750
1751                 for (j = 0; j < hweight_long(bank->dbck_enable_mask); j++)
1752                         clk_disable(bank->dbck);
1753
1754                 if (!off_mode)
1755                         continue;
1756
1757                 /* If going to OFF, remove triggering for all
1758                  * non-wakeup GPIOs.  Otherwise spurious IRQs will be
1759                  * generated.  See OMAP2420 Errata item 1.101. */
1760                 if (!(bank->enabled_non_wakeup_gpios))
1761                         continue;
1762
1763                 if (cpu_is_omap24xx() || cpu_is_omap34xx()) {
1764                         bank->saved_datain = __raw_readl(bank->base +
1765                                         OMAP24XX_GPIO_DATAIN);
1766                         l1 = __raw_readl(bank->base +
1767                                         OMAP24XX_GPIO_FALLINGDETECT);
1768                         l2 = __raw_readl(bank->base +
1769                                         OMAP24XX_GPIO_RISINGDETECT);
1770                 }
1771
1772                 if (cpu_is_omap44xx()) {
1773                         bank->saved_datain = __raw_readl(bank->base +
1774                                                 OMAP4_GPIO_DATAIN);
1775                         l1 = __raw_readl(bank->base +
1776                                                 OMAP4_GPIO_FALLINGDETECT);
1777                         l2 = __raw_readl(bank->base +
1778                                                 OMAP4_GPIO_RISINGDETECT);
1779                 }
1780
1781                 bank->saved_fallingdetect = l1;
1782                 bank->saved_risingdetect = l2;
1783                 l1 &= ~bank->enabled_non_wakeup_gpios;
1784                 l2 &= ~bank->enabled_non_wakeup_gpios;
1785
1786                 if (cpu_is_omap24xx() || cpu_is_omap34xx()) {
1787                         __raw_writel(l1, bank->base +
1788                                         OMAP24XX_GPIO_FALLINGDETECT);
1789                         __raw_writel(l2, bank->base +
1790                                         OMAP24XX_GPIO_RISINGDETECT);
1791                 }
1792
1793                 if (cpu_is_omap44xx()) {
1794                         __raw_writel(l1, bank->base + OMAP4_GPIO_FALLINGDETECT);
1795                         __raw_writel(l2, bank->base + OMAP4_GPIO_RISINGDETECT);
1796                 }
1797
1798                 c++;
1799         }
1800         if (!c) {
1801                 workaround_enabled = 0;
1802                 return;
1803         }
1804         workaround_enabled = 1;
1805 }
1806
1807 void omap2_gpio_resume_after_idle(void)
1808 {
1809         int i;
1810         int min = 0;
1811
1812         if (cpu_is_omap34xx())
1813                 min = 1;
1814         for (i = min; i < gpio_bank_count; i++) {
1815                 struct gpio_bank *bank = &gpio_bank[i];
1816                 u32 l = 0, gen, gen0, gen1;
1817                 int j;
1818
1819                 for (j = 0; j < hweight_long(bank->dbck_enable_mask); j++)
1820                         clk_enable(bank->dbck);
1821
1822                 if (!workaround_enabled)
1823                         continue;
1824
1825                 if (!(bank->enabled_non_wakeup_gpios))
1826                         continue;
1827
1828                 if (cpu_is_omap24xx() || cpu_is_omap34xx()) {
1829                         __raw_writel(bank->saved_fallingdetect,
1830                                  bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1831                         __raw_writel(bank->saved_risingdetect,
1832                                  bank->base + OMAP24XX_GPIO_RISINGDETECT);
1833                         l = __raw_readl(bank->base + OMAP24XX_GPIO_DATAIN);
1834                 }
1835
1836                 if (cpu_is_omap44xx()) {
1837                         __raw_writel(bank->saved_fallingdetect,
1838                                  bank->base + OMAP4_GPIO_FALLINGDETECT);
1839                         __raw_writel(bank->saved_risingdetect,
1840                                  bank->base + OMAP4_GPIO_RISINGDETECT);
1841                         l = __raw_readl(bank->base + OMAP4_GPIO_DATAIN);
1842                 }
1843
1844                 /* Check if any of the non-wakeup interrupt GPIOs have changed
1845                  * state.  If so, generate an IRQ by software.  This is
1846                  * horribly racy, but it's the best we can do to work around
1847                  * this silicon bug. */
1848                 l ^= bank->saved_datain;
1849                 l &= bank->enabled_non_wakeup_gpios;
1850
1851                 /*
1852                  * No need to generate IRQs for the rising edge for gpio IRQs
1853                  * configured with falling edge only; and vice versa.
1854                  */
1855                 gen0 = l & bank->saved_fallingdetect;
1856                 gen0 &= bank->saved_datain;
1857
1858                 gen1 = l & bank->saved_risingdetect;
1859                 gen1 &= ~(bank->saved_datain);
1860
1861                 /* FIXME: Consider GPIO IRQs with level detections properly! */
1862                 gen = l & (~(bank->saved_fallingdetect) &
1863                                 ~(bank->saved_risingdetect));
1864                 /* Consider all GPIO IRQs needed to be updated */
1865                 gen |= gen0 | gen1;
1866
1867                 if (gen) {
1868                         u32 old0, old1;
1869
1870                         if (cpu_is_omap24xx() || cpu_is_omap34xx()) {
1871                                 old0 = __raw_readl(bank->base +
1872                                         OMAP24XX_GPIO_LEVELDETECT0);
1873                                 old1 = __raw_readl(bank->base +
1874                                         OMAP24XX_GPIO_LEVELDETECT1);
1875                                 __raw_writel(old0 | gen, bank->base +
1876                                         OMAP24XX_GPIO_LEVELDETECT0);
1877                                 __raw_writel(old1 | gen, bank->base +
1878                                         OMAP24XX_GPIO_LEVELDETECT1);
1879                                 __raw_writel(old0, bank->base +
1880                                         OMAP24XX_GPIO_LEVELDETECT0);
1881                                 __raw_writel(old1, bank->base +
1882                                         OMAP24XX_GPIO_LEVELDETECT1);
1883                         }
1884
1885                         if (cpu_is_omap44xx()) {
1886                                 old0 = __raw_readl(bank->base +
1887                                                 OMAP4_GPIO_LEVELDETECT0);
1888                                 old1 = __raw_readl(bank->base +
1889                                                 OMAP4_GPIO_LEVELDETECT1);
1890                                 __raw_writel(old0 | l, bank->base +
1891                                                 OMAP4_GPIO_LEVELDETECT0);
1892                                 __raw_writel(old1 | l, bank->base +
1893                                                 OMAP4_GPIO_LEVELDETECT1);
1894                                 __raw_writel(old0, bank->base +
1895                                                 OMAP4_GPIO_LEVELDETECT0);
1896                                 __raw_writel(old1, bank->base +
1897                                                 OMAP4_GPIO_LEVELDETECT1);
1898                         }
1899                 }
1900         }
1901
1902 }
1903
1904 #endif
1905
1906 #ifdef CONFIG_ARCH_OMAP3
1907 /* save the registers of bank 2-6 */
1908 void omap_gpio_save_context(void)
1909 {
1910         int i;
1911
1912         /* saving banks from 2-6 only since GPIO1 is in WKUP */
1913         for (i = 1; i < gpio_bank_count; i++) {
1914                 struct gpio_bank *bank = &gpio_bank[i];
1915                 gpio_context[i].irqenable1 =
1916                         __raw_readl(bank->base + OMAP24XX_GPIO_IRQENABLE1);
1917                 gpio_context[i].irqenable2 =
1918                         __raw_readl(bank->base + OMAP24XX_GPIO_IRQENABLE2);
1919                 gpio_context[i].wake_en =
1920                         __raw_readl(bank->base + OMAP24XX_GPIO_WAKE_EN);
1921                 gpio_context[i].ctrl =
1922                         __raw_readl(bank->base + OMAP24XX_GPIO_CTRL);
1923                 gpio_context[i].oe =
1924                         __raw_readl(bank->base + OMAP24XX_GPIO_OE);
1925                 gpio_context[i].leveldetect0 =
1926                         __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1927                 gpio_context[i].leveldetect1 =
1928                         __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1929                 gpio_context[i].risingdetect =
1930                         __raw_readl(bank->base + OMAP24XX_GPIO_RISINGDETECT);
1931                 gpio_context[i].fallingdetect =
1932                         __raw_readl(bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1933                 gpio_context[i].dataout =
1934                         __raw_readl(bank->base + OMAP24XX_GPIO_DATAOUT);
1935         }
1936 }
1937
1938 /* restore the required registers of bank 2-6 */
1939 void omap_gpio_restore_context(void)
1940 {
1941         int i;
1942
1943         for (i = 1; i < gpio_bank_count; i++) {
1944                 struct gpio_bank *bank = &gpio_bank[i];
1945                 __raw_writel(gpio_context[i].irqenable1,
1946                                 bank->base + OMAP24XX_GPIO_IRQENABLE1);
1947                 __raw_writel(gpio_context[i].irqenable2,
1948                                 bank->base + OMAP24XX_GPIO_IRQENABLE2);
1949                 __raw_writel(gpio_context[i].wake_en,
1950                                 bank->base + OMAP24XX_GPIO_WAKE_EN);
1951                 __raw_writel(gpio_context[i].ctrl,
1952                                 bank->base + OMAP24XX_GPIO_CTRL);
1953                 __raw_writel(gpio_context[i].oe,
1954                                 bank->base + OMAP24XX_GPIO_OE);
1955                 __raw_writel(gpio_context[i].leveldetect0,
1956                                 bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1957                 __raw_writel(gpio_context[i].leveldetect1,
1958                                 bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1959                 __raw_writel(gpio_context[i].risingdetect,
1960                                 bank->base + OMAP24XX_GPIO_RISINGDETECT);
1961                 __raw_writel(gpio_context[i].fallingdetect,
1962                                 bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1963                 __raw_writel(gpio_context[i].dataout,
1964                                 bank->base + OMAP24XX_GPIO_DATAOUT);
1965         }
1966 }
1967 #endif
1968
1969 static struct platform_driver omap_gpio_driver = {
1970         .probe          = omap_gpio_probe,
1971         .driver         = {
1972                 .name   = "omap_gpio",
1973         },
1974 };
1975
1976 /*
1977  * gpio driver register needs to be done before
1978  * machine_init functions access gpio APIs.
1979  * Hence omap_gpio_drv_reg() is a postcore_initcall.
1980  */
1981 static int __init omap_gpio_drv_reg(void)
1982 {
1983         return platform_driver_register(&omap_gpio_driver);
1984 }
1985 postcore_initcall(omap_gpio_drv_reg);
1986
1987 static int __init omap_gpio_sysinit(void)
1988 {
1989         mpuio_init();
1990
1991 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP2PLUS)
1992         if (cpu_is_omap16xx() || cpu_class_is_omap2())
1993                 register_syscore_ops(&omap_gpio_syscore_ops);
1994 #endif
1995
1996         return 0;
1997 }
1998
1999 arch_initcall(omap_gpio_sysinit);