drivers/ata/ahci.c

   1 /*
   2  *  ahci.c - AHCI SATA support
   3  *
   4  *  Maintained by:  Jeff Garzik <jgarzik@pobox.com>
   5  *                  Please ALWAYS copy linux-ide@vger.kernel.org
   6  *                  on emails.
   7  *
   8  *  Copyright 2004-2005 Red Hat, Inc.
   9  *
  10  *
  11  *  This program is free software; you can redistribute it and/or modify
  12  *  it under the terms of the GNU General Public License as published by
  13  *  the Free Software Foundation; either version 2, or (at your option)
  14  *  any later version.
  15  *
  16  *  This program is distributed in the hope that it will be useful,
  17  *  but WITHOUT ANY WARRANTY; without even the implied warranty of
  18  *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  19  *  GNU General Public License for more details.
  20  *
  21  *  You should have received a copy of the GNU General Public License
  22  *  along with this program; see the file COPYING.  If not, write to
  23  *  the Free Software Foundation, 675 Mass Ave, Cambridge, MA 02139, USA.
  24  *
  25  *
  26  * libata documentation is available via 'make {ps|pdf}docs',
  27  * as Documentation/DocBook/libata.*
  28  *
  29  * AHCI hardware documentation:
  30  * http://www.intel.com/technology/serialata/pdf/rev1_0.pdf
  31  * http://www.intel.com/technology/serialata/pdf/rev1_1.pdf
  32  *
  33  */
  34
  35 #include <linux/kernel.h>
  36 #include <linux/module.h>
  37 #include <linux/pci.h>
  38 #include <linux/init.h>
  39 #include <linux/blkdev.h>
  40 #include <linux/delay.h>
  41 #include <linux/interrupt.h>
  42 #include <linux/dma-mapping.h>
  43 #include <linux/device.h>
  44 #include <linux/dmi.h>
  45 #include <linux/gfp.h>
  46 #include <scsi/scsi_host.h>
  47 #include <scsi/scsi_cmnd.h>
  48 #include <linux/libata.h>
  49 #include "ahci.h"
  50
  51 #define DRV_NAME        "ahci"
  52 #define DRV_VERSION     "3.0"
  53
  54 enum {
  55         AHCI_PCI_BAR            = 5,
  56 };
  57
  58 enum board_ids {
  59         /* board IDs by feature in alphabetical order */
  60         board_ahci,
  61         board_ahci_ign_iferr,
  62         board_ahci_nosntf,
  63         board_ahci_yes_fbs,
  64
  65         /* board IDs for specific chipsets in alphabetical order */
  66         board_ahci_mcp65,
  67         board_ahci_mcp77,
  68         board_ahci_mcp89,
  69         board_ahci_mv,
  70         board_ahci_sb600,
  71         board_ahci_sb700,       /* for SB700 and SB800 */
  72         board_ahci_vt8251,
  73
  74         /* aliases */
  75         board_ahci_mcp_linux    = board_ahci_mcp65,
  76         board_ahci_mcp67        = board_ahci_mcp65,
  77         board_ahci_mcp73        = board_ahci_mcp65,
  78         board_ahci_mcp79        = board_ahci_mcp77,
  79 };
  80
  81 static int ahci_init_one(struct pci_dev *pdev, const struct pci_device_id *ent);
  82 static int ahci_vt8251_hardreset(struct ata_link *link, unsigned int *class,
  83                                  unsigned long deadline);
  84 static int ahci_p5wdh_hardreset(struct ata_link *link, unsigned int *class,
  85                                 unsigned long deadline);
  86 #ifdef CONFIG_PM
  87 static int ahci_pci_device_suspend(struct pci_dev *pdev, pm_message_t mesg);
  88 static int ahci_pci_device_resume(struct pci_dev *pdev);
  89 #endif
  90
  91 static struct scsi_host_template ahci_sht = {
  92         AHCI_SHT("ahci"),
  93 };
  94
  95 static struct ata_port_operations ahci_vt8251_ops = {
  96         .inherits               = &ahci_ops,
  97         .hardreset              = ahci_vt8251_hardreset,
  98 };
  99
 100 static struct ata_port_operations ahci_p5wdh_ops = {
 101         .inherits               = &ahci_ops,
 102         .hardreset              = ahci_p5wdh_hardreset,
 103 };
 104
 105 #define AHCI_HFLAGS(flags)      .private_data   = (void *)(flags)
 106
 107 static const struct ata_port_info ahci_port_info[] = {
 108         /* by features */
 109         [board_ahci] =
 110         {
 111                 .flags          = AHCI_FLAG_COMMON,
 112                 .pio_mask       = ATA_PIO4,
 113                 .udma_mask      = ATA_UDMA6,
 114                 .port_ops       = &ahci_ops,
 115         },
 116         [board_ahci_ign_iferr] =
 117         {
 118                 AHCI_HFLAGS     (AHCI_HFLAG_IGN_IRQ_IF_ERR),
 119                 .flags          = AHCI_FLAG_COMMON,
 120                 .pio_mask       = ATA_PIO4,
 121                 .udma_mask      = ATA_UDMA6,
 122                 .port_ops       = &ahci_ops,
 123         },
 124         [board_ahci_nosntf] =
 125         {
 126                 AHCI_HFLAGS     (AHCI_HFLAG_NO_SNTF),
 127                 .flags          = AHCI_FLAG_COMMON,
 128                 .pio_mask       = ATA_PIO4,
 129                 .udma_mask      = ATA_UDMA6,
 130                 .port_ops       = &ahci_ops,
 131         },
 132         [board_ahci_yes_fbs] =
 133         {
 134                 AHCI_HFLAGS     (AHCI_HFLAG_YES_FBS),
 135                 .flags          = AHCI_FLAG_COMMON,
 136                 .pio_mask       = ATA_PIO4,
 137                 .udma_mask      = ATA_UDMA6,
 138                 .port_ops       = &ahci_ops,
 139         },
 140         /* by chipsets */
 141         [board_ahci_mcp65] =
 142         {
 143                 AHCI_HFLAGS     (AHCI_HFLAG_NO_FPDMA_AA | AHCI_HFLAG_NO_PMP |
 144                                  AHCI_HFLAG_YES_NCQ),
 145                 .flags          = AHCI_FLAG_COMMON | ATA_FLAG_NO_DIPM,
 146                 .pio_mask       = ATA_PIO4,
 147                 .udma_mask      = ATA_UDMA6,
 148                 .port_ops       = &ahci_ops,
 149         },
 150         [board_ahci_mcp77] =
 151         {
 152                 AHCI_HFLAGS     (AHCI_HFLAG_NO_FPDMA_AA | AHCI_HFLAG_NO_PMP),
 153                 .flags          = AHCI_FLAG_COMMON,
 154                 .pio_mask       = ATA_PIO4,
 155                 .udma_mask      = ATA_UDMA6,
 156                 .port_ops       = &ahci_ops,
 157         },
 158         [board_ahci_mcp89] =
 159         {
 160                 AHCI_HFLAGS     (AHCI_HFLAG_NO_FPDMA_AA),
 161                 .flags          = AHCI_FLAG_COMMON,
 162                 .pio_mask       = ATA_PIO4,
 163                 .udma_mask      = ATA_UDMA6,
 164                 .port_ops       = &ahci_ops,
 165         },
 166         [board_ahci_mv] =
 167         {
 168                 AHCI_HFLAGS     (AHCI_HFLAG_NO_NCQ | AHCI_HFLAG_NO_MSI |
 169                                  AHCI_HFLAG_MV_PATA | AHCI_HFLAG_NO_PMP),
 170                 .flags          = ATA_FLAG_SATA | ATA_FLAG_PIO_DMA,
 171                 .pio_mask       = ATA_PIO4,
 172                 .udma_mask      = ATA_UDMA6,
 173                 .port_ops       = &ahci_ops,
 174         },
 175         [board_ahci_sb600] =
 176         {
 177                 AHCI_HFLAGS     (AHCI_HFLAG_IGN_SERR_INTERNAL |
 178                                  AHCI_HFLAG_NO_MSI | AHCI_HFLAG_SECT255 |
 179                                  AHCI_HFLAG_32BIT_ONLY),
 180                 .flags          = AHCI_FLAG_COMMON,
 181                 .pio_mask       = ATA_PIO4,
 182                 .udma_mask      = ATA_UDMA6,
 183                 .port_ops       = &ahci_pmp_retry_srst_ops,
 184         },
 185         [board_ahci_sb700] =    /* for SB700 and SB800 */
 186         {
 187                 AHCI_HFLAGS     (AHCI_HFLAG_IGN_SERR_INTERNAL),
 188                 .flags          = AHCI_FLAG_COMMON,
 189                 .pio_mask       = ATA_PIO4,
 190                 .udma_mask      = ATA_UDMA6,
 191                 .port_ops       = &ahci_pmp_retry_srst_ops,
 192         },
 193         [board_ahci_vt8251] =
 194         {
 195                 AHCI_HFLAGS     (AHCI_HFLAG_NO_NCQ | AHCI_HFLAG_NO_PMP),
 196                 .flags          = AHCI_FLAG_COMMON,
 197                 .pio_mask       = ATA_PIO4,
 198                 .udma_mask      = ATA_UDMA6,
 199                 .port_ops       = &ahci_vt8251_ops,
 200         },
 201 };
 202
 203 static const struct pci_device_id ahci_pci_tbl[] = {
 204         /* Intel */
 205         { PCI_VDEVICE(INTEL, 0x2652), board_ahci }, /* ICH6 */
 206         { PCI_VDEVICE(INTEL, 0x2653), board_ahci }, /* ICH6M */
 207         { PCI_VDEVICE(INTEL, 0x27c1), board_ahci }, /* ICH7 */
 208         { PCI_VDEVICE(INTEL, 0x27c5), board_ahci }, /* ICH7M */
 209         { PCI_VDEVICE(INTEL, 0x27c3), board_ahci }, /* ICH7R */
 210         { PCI_VDEVICE(AL, 0x5288), board_ahci_ign_iferr }, /* ULi M5288 */
 211         { PCI_VDEVICE(INTEL, 0x2681), board_ahci }, /* ESB2 */
 212         { PCI_VDEVICE(INTEL, 0x2682), board_ahci }, /* ESB2 */
 213         { PCI_VDEVICE(INTEL, 0x2683), board_ahci }, /* ESB2 */
 214         { PCI_VDEVICE(INTEL, 0x27c6), board_ahci }, /* ICH7-M DH */
 215         { PCI_VDEVICE(INTEL, 0x2821), board_ahci }, /* ICH8 */
 216         { PCI_VDEVICE(INTEL, 0x2822), board_ahci_nosntf }, /* ICH8 */
 217         { PCI_VDEVICE(INTEL, 0x2824), board_ahci }, /* ICH8 */
 218         { PCI_VDEVICE(INTEL, 0x2829), board_ahci }, /* ICH8M */
 219         { PCI_VDEVICE(INTEL, 0x282a), board_ahci }, /* ICH8M */
 220         { PCI_VDEVICE(INTEL, 0x2922), board_ahci }, /* ICH9 */
 221         { PCI_VDEVICE(INTEL, 0x2923), board_ahci }, /* ICH9 */
 222         { PCI_VDEVICE(INTEL, 0x2924), board_ahci }, /* ICH9 */
 223         { PCI_VDEVICE(INTEL, 0x2925), board_ahci }, /* ICH9 */
 224         { PCI_VDEVICE(INTEL, 0x2927), board_ahci }, /* ICH9 */
 225         { PCI_VDEVICE(INTEL, 0x2929), board_ahci }, /* ICH9M */
 226         { PCI_VDEVICE(INTEL, 0x292a), board_ahci }, /* ICH9M */
 227         { PCI_VDEVICE(INTEL, 0x292b), board_ahci }, /* ICH9M */
 228         { PCI_VDEVICE(INTEL, 0x292c), board_ahci }, /* ICH9M */
 229         { PCI_VDEVICE(INTEL, 0x292f), board_ahci }, /* ICH9M */
 230         { PCI_VDEVICE(INTEL, 0x294d), board_ahci }, /* ICH9 */
 231         { PCI_VDEVICE(INTEL, 0x294e), board_ahci }, /* ICH9M */
 232         { PCI_VDEVICE(INTEL, 0x502a), board_ahci }, /* Tolapai */
 233         { PCI_VDEVICE(INTEL, 0x502b), board_ahci }, /* Tolapai */
 234         { PCI_VDEVICE(INTEL, 0x3a05), board_ahci }, /* ICH10 */
 235         { PCI_VDEVICE(INTEL, 0x3a22), board_ahci }, /* ICH10 */
 236         { PCI_VDEVICE(INTEL, 0x3a25), board_ahci }, /* ICH10 */
 237         { PCI_VDEVICE(INTEL, 0x3b22), board_ahci }, /* PCH AHCI */
 238         { PCI_VDEVICE(INTEL, 0x3b23), board_ahci }, /* PCH AHCI */
 239         { PCI_VDEVICE(INTEL, 0x3b24), board_ahci }, /* PCH RAID */
 240         { PCI_VDEVICE(INTEL, 0x3b25), board_ahci }, /* PCH RAID */
 241         { PCI_VDEVICE(INTEL, 0x3b29), board_ahci }, /* PCH AHCI */
 242         { PCI_VDEVICE(INTEL, 0x3b2b), board_ahci }, /* PCH RAID */
 243         { PCI_VDEVICE(INTEL, 0x3b2c), board_ahci }, /* PCH RAID */
 244         { PCI_VDEVICE(INTEL, 0x3b2f), board_ahci }, /* PCH AHCI */
 245         { PCI_VDEVICE(INTEL, 0x1c02), board_ahci }, /* CPT AHCI */
 246         { PCI_VDEVICE(INTEL, 0x1c03), board_ahci }, /* CPT AHCI */
 247         { PCI_VDEVICE(INTEL, 0x1c04), board_ahci }, /* CPT RAID */
 248         { PCI_VDEVICE(INTEL, 0x1c05), board_ahci }, /* CPT RAID */
 249         { PCI_VDEVICE(INTEL, 0x1c06), board_ahci }, /* CPT RAID */
 250         { PCI_VDEVICE(INTEL, 0x1c07), board_ahci }, /* CPT RAID */
 251         { PCI_VDEVICE(INTEL, 0x1d02), board_ahci }, /* PBG AHCI */
 252         { PCI_VDEVICE(INTEL, 0x1d04), board_ahci }, /* PBG RAID */
 253         { PCI_VDEVICE(INTEL, 0x1d06), board_ahci }, /* PBG RAID */
 254         { PCI_VDEVICE(INTEL, 0x2826), board_ahci }, /* PBG RAID */
 255         { PCI_VDEVICE(INTEL, 0x2323), board_ahci }, /* DH89xxCC AHCI */
 256         { PCI_VDEVICE(INTEL, 0x1e02), board_ahci }, /* Panther Point AHCI */
 257         { PCI_VDEVICE(INTEL, 0x1e03), board_ahci }, /* Panther Point AHCI */
 258         { PCI_VDEVICE(INTEL, 0x1e04), board_ahci }, /* Panther Point RAID */
 259         { PCI_VDEVICE(INTEL, 0x1e05), board_ahci }, /* Panther Point RAID */
 260         { PCI_VDEVICE(INTEL, 0x1e06), board_ahci }, /* Panther Point RAID */
 261         { PCI_VDEVICE(INTEL, 0x1e07), board_ahci }, /* Panther Point RAID */
 262         { PCI_VDEVICE(INTEL, 0x1e0e), board_ahci }, /* Panther Point RAID */
 263
 264         /* JMicron 360/1/3/5/6, match class to avoid IDE function */
 265         { PCI_VENDOR_ID_JMICRON, PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
 266           PCI_CLASS_STORAGE_SATA_AHCI, 0xffffff, board_ahci_ign_iferr },
 267
 268         /* ATI */
 269         { PCI_VDEVICE(ATI, 0x4380), board_ahci_sb600 }, /* ATI SB600 */
 270         { PCI_VDEVICE(ATI, 0x4390), board_ahci_sb700 }, /* ATI SB700/800 */
 271         { PCI_VDEVICE(ATI, 0x4391), board_ahci_sb700 }, /* ATI SB700/800 */
 272         { PCI_VDEVICE(ATI, 0x4392), board_ahci_sb700 }, /* ATI SB700/800 */
 273         { PCI_VDEVICE(ATI, 0x4393), board_ahci_sb700 }, /* ATI SB700/800 */
 274         { PCI_VDEVICE(ATI, 0x4394), board_ahci_sb700 }, /* ATI SB700/800 */
 275         { PCI_VDEVICE(ATI, 0x4395), board_ahci_sb700 }, /* ATI SB700/800 */
 276
 277         /* AMD */
 278         { PCI_VDEVICE(AMD, 0x7800), board_ahci }, /* AMD Hudson-2 */
 279         /* AMD is using RAID class only for ahci controllers */
 280         { PCI_VENDOR_ID_AMD, PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
 281           PCI_CLASS_STORAGE_RAID << 8, 0xffffff, board_ahci },
 282
 283         /* VIA */
 284         { PCI_VDEVICE(VIA, 0x3349), board_ahci_vt8251 }, /* VIA VT8251 */
 285         { PCI_VDEVICE(VIA, 0x6287), board_ahci_vt8251 }, /* VIA VT8251 */
 286
 287         /* NVIDIA */
 288         { PCI_VDEVICE(NVIDIA, 0x044c), board_ahci_mcp65 },      /* MCP65 */
 289         { PCI_VDEVICE(NVIDIA, 0x044d), board_ahci_mcp65 },      /* MCP65 */
 290         { PCI_VDEVICE(NVIDIA, 0x044e), board_ahci_mcp65 },      /* MCP65 */
 291         { PCI_VDEVICE(NVIDIA, 0x044f), board_ahci_mcp65 },      /* MCP65 */
 292         { PCI_VDEVICE(NVIDIA, 0x045c), board_ahci_mcp65 },      /* MCP65 */
 293         { PCI_VDEVICE(NVIDIA, 0x045d), board_ahci_mcp65 },      /* MCP65 */
 294         { PCI_VDEVICE(NVIDIA, 0x045e), board_ahci_mcp65 },      /* MCP65 */
 295         { PCI_VDEVICE(NVIDIA, 0x045f), board_ahci_mcp65 },      /* MCP65 */
 296         { PCI_VDEVICE(NVIDIA, 0x0550), board_ahci_mcp67 },      /* MCP67 */
 297         { PCI_VDEVICE(NVIDIA, 0x0551), board_ahci_mcp67 },      /* MCP67 */
 298         { PCI_VDEVICE(NVIDIA, 0x0552), board_ahci_mcp67 },      /* MCP67 */
 299         { PCI_VDEVICE(NVIDIA, 0x0553), board_ahci_mcp67 },      /* MCP67 */
 300         { PCI_VDEVICE(NVIDIA, 0x0554), board_ahci_mcp67 },      /* MCP67 */
 301         { PCI_VDEVICE(NVIDIA, 0x0555), board_ahci_mcp67 },      /* MCP67 */
 302         { PCI_VDEVICE(NVIDIA, 0x0556), board_ahci_mcp67 },      /* MCP67 */
 303         { PCI_VDEVICE(NVIDIA, 0x0557), board_ahci_mcp67 },      /* MCP67 */
 304         { PCI_VDEVICE(NVIDIA, 0x0558), board_ahci_mcp67 },      /* MCP67 */
 305         { PCI_VDEVICE(NVIDIA, 0x0559), board_ahci_mcp67 },      /* MCP67 */
 306         { PCI_VDEVICE(NVIDIA, 0x055a), board_ahci_mcp67 },      /* MCP67 */
 307         { PCI_VDEVICE(NVIDIA, 0x055b), board_ahci_mcp67 },      /* MCP67 */
 308         { PCI_VDEVICE(NVIDIA, 0x0580), board_ahci_mcp_linux },  /* Linux ID */
 309         { PCI_VDEVICE(NVIDIA, 0x0581), board_ahci_mcp_linux },  /* Linux ID */
 310         { PCI_VDEVICE(NVIDIA, 0x0582), board_ahci_mcp_linux },  /* Linux ID */
 311         { PCI_VDEVICE(NVIDIA, 0x0583), board_ahci_mcp_linux },  /* Linux ID */
 312         { PCI_VDEVICE(NVIDIA, 0x0584), board_ahci_mcp_linux },  /* Linux ID */
 313         { PCI_VDEVICE(NVIDIA, 0x0585), board_ahci_mcp_linux },  /* Linux ID */
 314         { PCI_VDEVICE(NVIDIA, 0x0586), board_ahci_mcp_linux },  /* Linux ID */
 315         { PCI_VDEVICE(NVIDIA, 0x0587), board_ahci_mcp_linux },  /* Linux ID */
 316         { PCI_VDEVICE(NVIDIA, 0x0588), board_ahci_mcp_linux },  /* Linux ID */
 317         { PCI_VDEVICE(NVIDIA, 0x0589), board_ahci_mcp_linux },  /* Linux ID */
 318         { PCI_VDEVICE(NVIDIA, 0x058a), board_ahci_mcp_linux },  /* Linux ID */
 319         { PCI_VDEVICE(NVIDIA, 0x058b), board_ahci_mcp_linux },  /* Linux ID */
 320         { PCI_VDEVICE(NVIDIA, 0x058c), board_ahci_mcp_linux },  /* Linux ID */
 321         { PCI_VDEVICE(NVIDIA, 0x058d), board_ahci_mcp_linux },  /* Linux ID */
 322         { PCI_VDEVICE(NVIDIA, 0x058e), board_ahci_mcp_linux },  /* Linux ID */
 323         { PCI_VDEVICE(NVIDIA, 0x058f), board_ahci_mcp_linux },  /* Linux ID */
 324         { PCI_VDEVICE(NVIDIA, 0x07f0), board_ahci_mcp73 },      /* MCP73 */
 325         { PCI_VDEVICE(NVIDIA, 0x07f1), board_ahci_mcp73 },      /* MCP73 */
 326         { PCI_VDEVICE(NVIDIA, 0x07f2), board_ahci_mcp73 },      /* MCP73 */
 327         { PCI_VDEVICE(NVIDIA, 0x07f3), board_ahci_mcp73 },      /* MCP73 */
 328         { PCI_VDEVICE(NVIDIA, 0x07f4), board_ahci_mcp73 },      /* MCP73 */
 329         { PCI_VDEVICE(NVIDIA, 0x07f5), board_ahci_mcp73 },      /* MCP73 */
 330         { PCI_VDEVICE(NVIDIA, 0x07f6), board_ahci_mcp73 },      /* MCP73 */
 331         { PCI_VDEVICE(NVIDIA, 0x07f7), board_ahci_mcp73 },      /* MCP73 */
 332         { PCI_VDEVICE(NVIDIA, 0x07f8), board_ahci_mcp73 },      /* MCP73 */
 333         { PCI_VDEVICE(NVIDIA, 0x07f9), board_ahci_mcp73 },      /* MCP73 */
 334         { PCI_VDEVICE(NVIDIA, 0x07fa), board_ahci_mcp73 },      /* MCP73 */
 335         { PCI_VDEVICE(NVIDIA, 0x07fb), board_ahci_mcp73 },      /* MCP73 */
 336         { PCI_VDEVICE(NVIDIA, 0x0ad0), board_ahci_mcp77 },      /* MCP77 */
 337         { PCI_VDEVICE(NVIDIA, 0x0ad1), board_ahci_mcp77 },      /* MCP77 */
 338         { PCI_VDEVICE(NVIDIA, 0x0ad2), board_ahci_mcp77 },      /* MCP77 */
 339         { PCI_VDEVICE(NVIDIA, 0x0ad3), board_ahci_mcp77 },      /* MCP77 */
 340         { PCI_VDEVICE(NVIDIA, 0x0ad4), board_ahci_mcp77 },      /* MCP77 */
 341         { PCI_VDEVICE(NVIDIA, 0x0ad5), board_ahci_mcp77 },      /* MCP77 */
 342         { PCI_VDEVICE(NVIDIA, 0x0ad6), board_ahci_mcp77 },      /* MCP77 */
 343         { PCI_VDEVICE(NVIDIA, 0x0ad7), board_ahci_mcp77 },      /* MCP77 */
 344         { PCI_VDEVICE(NVIDIA, 0x0ad8), board_ahci_mcp77 },      /* MCP77 */
 345         { PCI_VDEVICE(NVIDIA, 0x0ad9), board_ahci_mcp77 },      /* MCP77 */
 346         { PCI_VDEVICE(NVIDIA, 0x0ada), board_ahci_mcp77 },      /* MCP77 */
 347         { PCI_VDEVICE(NVIDIA, 0x0adb), board_ahci_mcp77 },      /* MCP77 */
 348         { PCI_VDEVICE(NVIDIA, 0x0ab4), board_ahci_mcp79 },      /* MCP79 */
 349         { PCI_VDEVICE(NVIDIA, 0x0ab5), board_ahci_mcp79 },      /* MCP79 */
 350         { PCI_VDEVICE(NVIDIA, 0x0ab6), board_ahci_mcp79 },      /* MCP79 */
 351         { PCI_VDEVICE(NVIDIA, 0x0ab7), board_ahci_mcp79 },      /* MCP79 */
 352         { PCI_VDEVICE(NVIDIA, 0x0ab8), board_ahci_mcp79 },      /* MCP79 */
 353         { PCI_VDEVICE(NVIDIA, 0x0ab9), board_ahci_mcp79 },      /* MCP79 */
 354         { PCI_VDEVICE(NVIDIA, 0x0aba), board_ahci_mcp79 },      /* MCP79 */
 355         { PCI_VDEVICE(NVIDIA, 0x0abb), board_ahci_mcp79 },      /* MCP79 */
 356         { PCI_VDEVICE(NVIDIA, 0x0abc), board_ahci_mcp79 },      /* MCP79 */
 357         { PCI_VDEVICE(NVIDIA, 0x0abd), board_ahci_mcp79 },      /* MCP79 */
 358         { PCI_VDEVICE(NVIDIA, 0x0abe), board_ahci_mcp79 },      /* MCP79 */
 359         { PCI_VDEVICE(NVIDIA, 0x0abf), board_ahci_mcp79 },      /* MCP79 */
 360         { PCI_VDEVICE(NVIDIA, 0x0d84), board_ahci_mcp89 },      /* MCP89 */
 361         { PCI_VDEVICE(NVIDIA, 0x0d85), board_ahci_mcp89 },      /* MCP89 */
 362         { PCI_VDEVICE(NVIDIA, 0x0d86), board_ahci_mcp89 },      /* MCP89 */
 363         { PCI_VDEVICE(NVIDIA, 0x0d87), board_ahci_mcp89 },      /* MCP89 */
 364         { PCI_VDEVICE(NVIDIA, 0x0d88), board_ahci_mcp89 },      /* MCP89 */
 365         { PCI_VDEVICE(NVIDIA, 0x0d89), board_ahci_mcp89 },      /* MCP89 */
 366         { PCI_VDEVICE(NVIDIA, 0x0d8a), board_ahci_mcp89 },      /* MCP89 */
 367         { PCI_VDEVICE(NVIDIA, 0x0d8b), board_ahci_mcp89 },      /* MCP89 */
 368         { PCI_VDEVICE(NVIDIA, 0x0d8c), board_ahci_mcp89 },      /* MCP89 */
 369         { PCI_VDEVICE(NVIDIA, 0x0d8d), board_ahci_mcp89 },      /* MCP89 */
 370         { PCI_VDEVICE(NVIDIA, 0x0d8e), board_ahci_mcp89 },      /* MCP89 */
 371         { PCI_VDEVICE(NVIDIA, 0x0d8f), board_ahci_mcp89 },      /* MCP89 */
 372
 373         /* SiS */
 374         { PCI_VDEVICE(SI, 0x1184), board_ahci },                /* SiS 966 */
 375         { PCI_VDEVICE(SI, 0x1185), board_ahci },                /* SiS 968 */
 376         { PCI_VDEVICE(SI, 0x0186), board_ahci },                /* SiS 968 */
 377
 378         /* Marvell */
 379         { PCI_VDEVICE(MARVELL, 0x6145), board_ahci_mv },        /* 6145 */
 380         { PCI_VDEVICE(MARVELL, 0x6121), board_ahci_mv },        /* 6121 */
 381         { PCI_DEVICE(0x1b4b, 0x9123),
 382           .class = PCI_CLASS_STORAGE_SATA_AHCI,
 383           .class_mask = 0xffffff,
 384           .driver_data = board_ahci_yes_fbs },                  /* 88se9128 */
 385         { PCI_DEVICE(0x1b4b, 0x9125),
 386           .driver_data = board_ahci_yes_fbs },                  /* 88se9125 */
 387         { PCI_DEVICE(0x1b4b, 0x917a),
 388           .driver_data = board_ahci_yes_fbs },                  /* 88se9172 */
 389         { PCI_DEVICE(0x1b4b, 0x91a3),
 390           .driver_data = board_ahci_yes_fbs },
 391
 392         /* Promise */
 393         { PCI_VDEVICE(PROMISE, 0x3f20), board_ahci },   /* PDC42819 */
 394
 395         /* Asmedia */
 396         { PCI_VDEVICE(ASMEDIA, 0x0612), board_ahci },   /* ASM1061 */
 397
 398         /* Generic, PCI class code for AHCI */
 399         { PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
 400           PCI_CLASS_STORAGE_SATA_AHCI, 0xffffff, board_ahci },
 401
 402         { }     /* terminate list */
 403 };
 404
 405
 406 static struct pci_driver ahci_pci_driver = {
 407         .name                   = DRV_NAME,
 408         .id_table               = ahci_pci_tbl,
 409         .probe                  = ahci_init_one,
 410         .remove                 = ata_pci_remove_one,
 411 #ifdef CONFIG_PM
 412         .suspend                = ahci_pci_device_suspend,
 413         .resume                 = ahci_pci_device_resume,
 414 #endif
 415 };
 416
 417 #if defined(CONFIG_PATA_MARVELL) || defined(CONFIG_PATA_MARVELL_MODULE)
 418 static int marvell_enable;
 419 #else
 420 static int marvell_enable = 1;
 421 #endif
 422 module_param(marvell_enable, int, 0644);
 423 MODULE_PARM_DESC(marvell_enable, "Marvell SATA via AHCI (1 = enabled)");
 424
 425
 426 static void ahci_pci_save_initial_config(struct pci_dev *pdev,
 427                                          struct ahci_host_priv *hpriv)
 428 {
 429         unsigned int force_port_map = 0;
 430         unsigned int mask_port_map = 0;
 431
 432         if (pdev->vendor == PCI_VENDOR_ID_JMICRON && pdev->device == 0x2361) {
 433                 dev_info(&pdev->dev, "JMB361 has only one port\n");
 434                 force_port_map = 1;
 435         }
 436
 437         /*
 438          * Temporary Marvell 6145 hack: PATA port presence
 439          * is asserted through the standard AHCI port
 440          * presence register, as bit 4 (counting from 0)
 441          */
 442         if (hpriv->flags & AHCI_HFLAG_MV_PATA) {
 443                 if (pdev->device == 0x6121)
 444                         mask_port_map = 0x3;
 445                 else
 446                         mask_port_map = 0xf;
 447                 dev_info(&pdev->dev,
 448                           "Disabling your PATA port. Use the boot option 'ahci.marvell_enable=0' to avoid this.\n");
 449         }
 450
 451         ahci_save_initial_config(&pdev->dev, hpriv, force_port_map,
 452                                  mask_port_map);
 453 }
 454
 455 static int ahci_pci_reset_controller(struct ata_host *host)
 456 {
 457         struct pci_dev *pdev = to_pci_dev(host->dev);
 458
 459         ahci_reset_controller(host);
 460
 461         if (pdev->vendor == PCI_VENDOR_ID_INTEL) {
 462                 struct ahci_host_priv *hpriv = host->private_data;
 463                 u16 tmp16;
 464
 465                 /* configure PCS */
 466                 pci_read_config_word(pdev, 0x92, &tmp16);
 467                 if ((tmp16 & hpriv->port_map) != hpriv->port_map) {
 468                         tmp16 |= hpriv->port_map;
 469                         pci_write_config_word(pdev, 0x92, tmp16);
 470                 }
 471         }
 472
 473         return 0;
 474 }
 475
 476 static void ahci_pci_init_controller(struct ata_host *host)
 477 {
 478         struct ahci_host_priv *hpriv = host->private_data;
 479         struct pci_dev *pdev = to_pci_dev(host->dev);
 480         void __iomem *port_mmio;
 481         u32 tmp;
 482         int mv;
 483
 484         if (hpriv->flags & AHCI_HFLAG_MV_PATA) {
 485                 if (pdev->device == 0x6121)
 486                         mv = 2;
 487                 else
 488                         mv = 4;
 489                 port_mmio = __ahci_port_base(host, mv);
 490
 491                 writel(0, port_mmio + PORT_IRQ_MASK);
 492
 493                 /* clear port IRQ */
 494                 tmp = readl(port_mmio + PORT_IRQ_STAT);
 495                 VPRINTK("PORT_IRQ_STAT 0x%x\n", tmp);
 496                 if (tmp)
 497                         writel(tmp, port_mmio + PORT_IRQ_STAT);
 498         }
 499
 500         ahci_init_controller(host);
 501 }
 502
 503 static int ahci_vt8251_hardreset(struct ata_link *link, unsigned int *class,
 504                                  unsigned long deadline)
 505 {
 506         struct ata_port *ap = link->ap;
 507         bool online;
 508         int rc;
 509
 510         DPRINTK("ENTER\n");
 511
 512         ahci_stop_engine(ap);
 513
 514         rc = sata_link_hardreset(link, sata_ehc_deb_timing(&link->eh_context),
 515                                  deadline, &online, NULL);
 516
 517         ahci_start_engine(ap);
 518
 519         DPRINTK("EXIT, rc=%d, class=%u\n", rc, *class);
 520
 521         /* vt8251 doesn't clear BSY on signature FIS reception,
 522          * request follow-up softreset.
 523          */
 524         return online ? -EAGAIN : rc;
 525 }
 526
 527 static int ahci_p5wdh_hardreset(struct ata_link *link, unsigned int *class,
 528                                 unsigned long deadline)
 529 {
 530         struct ata_port *ap = link->ap;
 531         struct ahci_port_priv *pp = ap->private_data;
 532         u8 *d2h_fis = pp->rx_fis + RX_FIS_D2H_REG;
 533         struct ata_taskfile tf;
 534         bool online;
 535         int rc;
 536
 537         ahci_stop_engine(ap);
 538
 539         /* clear D2H reception area to properly wait for D2H FIS */
 540         ata_tf_init(link->device, &tf);
 541         tf.command = 0x80;
 542         ata_tf_to_fis(&tf, 0, 0, d2h_fis);
 543
 544         rc = sata_link_hardreset(link, sata_ehc_deb_timing(&link->eh_context),
 545                                  deadline, &online, NULL);
 546
 547         ahci_start_engine(ap);
 548
 549         /* The pseudo configuration device on SIMG4726 attached to
 550          * ASUS P5W-DH Deluxe doesn't send signature FIS after
 551          * hardreset if no device is attached to the first downstream
 552          * port && the pseudo device locks up on SRST w/ PMP==0.  To
 553          * work around this, wait for !BSY only briefly.  If BSY isn't
 554          * cleared, perform CLO and proceed to IDENTIFY (achieved by
 555          * ATA_LFLAG_NO_SRST and ATA_LFLAG_ASSUME_ATA).
 556          *
 557          * Wait for two seconds.  Devices attached to downstream port
 558          * which can't process the following IDENTIFY after this will
 559          * have to be reset again.  For most cases, this should
 560          * suffice while making probing snappish enough.
 561          */
 562         if (online) {
 563                 rc = ata_wait_after_reset(link, jiffies + 2 * HZ,
 564                                           ahci_check_ready);
 565                 if (rc)
 566                         ahci_kick_engine(ap);
 567         }
 568         return rc;
 569 }
 570
 571 #ifdef CONFIG_PM
 572 static int ahci_pci_device_suspend(struct pci_dev *pdev, pm_message_t mesg)
 573 {
 574         struct ata_host *host = dev_get_drvdata(&pdev->dev);
 575         struct ahci_host_priv *hpriv = host->private_data;
 576         void __iomem *mmio = hpriv->mmio;
 577         u32 ctl;
 578
 579         if (mesg.event & PM_EVENT_SUSPEND &&
 580             hpriv->flags & AHCI_HFLAG_NO_SUSPEND) {
 581                 dev_err(&pdev->dev,
 582                         "BIOS update required for suspend/resume\n");
 583                 return -EIO;
 584         }
 585
 586         if (mesg.event & PM_EVENT_SLEEP) {
 587                 /* AHCI spec rev1.1 section 8.3.3:
 588                  * Software must disable interrupts prior to requesting a
 589                  * transition of the HBA to D3 state.
 590                  */
 591                 ctl = readl(mmio + HOST_CTL);
 592                 ctl &= ~HOST_IRQ_EN;
 593                 writel(ctl, mmio + HOST_CTL);
 594                 readl(mmio + HOST_CTL); /* flush */
 595         }
 596
 597         return ata_pci_device_suspend(pdev, mesg);
 598 }
 599
 600 static int ahci_pci_device_resume(struct pci_dev *pdev)
 601 {
 602         struct ata_host *host = dev_get_drvdata(&pdev->dev);
 603         int rc;
 604
 605         rc = ata_pci_device_do_resume(pdev);
 606         if (rc)
 607                 return rc;
 608
 609         if (pdev->dev.power.power_state.event == PM_EVENT_SUSPEND) {
 610                 rc = ahci_pci_reset_controller(host);
 611                 if (rc)
 612                         return rc;
 613
 614                 ahci_pci_init_controller(host);
 615         }
 616
 617         ata_host_resume(host);
 618
 619         return 0;
 620 }
 621 #endif
 622
 623 static int ahci_configure_dma_masks(struct pci_dev *pdev, int using_dac)
 624 {
 625         int rc;
 626
 627         if (using_dac &&
 628             !pci_set_dma_mask(pdev, DMA_BIT_MASK(64))) {
 629                 rc = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(64));
 630                 if (rc) {
 631                         rc = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(32));
 632                         if (rc) {
 633                                 dev_err(&pdev->dev,
 634                                         "64-bit DMA enable failed\n");
 635                                 return rc;
 636                         }
 637                 }
 638         } else {
 639                 rc = pci_set_dma_mask(pdev, DMA_BIT_MASK(32));
 640                 if (rc) {
 641                         dev_err(&pdev->dev, "32-bit DMA enable failed\n");
 642                         return rc;
 643                 }
 644                 rc = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(32));
 645                 if (rc) {
 646                         dev_err(&pdev->dev,
 647                                 "32-bit consistent DMA enable failed\n");
 648                         return rc;
 649                 }
 650         }
 651         return 0;
 652 }
 653
 654 static void ahci_pci_print_info(struct ata_host *host)
 655 {
 656         struct pci_dev *pdev = to_pci_dev(host->dev);
 657         u16 cc;
 658         const char *scc_s;
 659
 660         pci_read_config_word(pdev, 0x0a, &cc);
 661         if (cc == PCI_CLASS_STORAGE_IDE)
 662                 scc_s = "IDE";
 663         else if (cc == PCI_CLASS_STORAGE_SATA)
 664                 scc_s = "SATA";
 665         else if (cc == PCI_CLASS_STORAGE_RAID)
 666                 scc_s = "RAID";
 667         else
 668                 scc_s = "unknown";
 669
 670         ahci_print_info(host, scc_s);
 671 }
 672
 673 /* On ASUS P5W DH Deluxe, the second port of PCI device 00:1f.2 is
 674  * hardwired to on-board SIMG 4726.  The chipset is ICH8 and doesn't
 675  * support PMP and the 4726 either directly exports the device
 676  * attached to the first downstream port or acts as a hardware storage
 677  * controller and emulate a single ATA device (can be RAID 0/1 or some
 678  * other configuration).
 679  *
 680  * When there's no device attached to the first downstream port of the
 681  * 4726, "Config Disk" appears, which is a pseudo ATA device to
 682  * configure the 4726.  However, ATA emulation of the device is very
 683  * lame.  It doesn't send signature D2H Reg FIS after the initial
 684  * hardreset, pukes on SRST w/ PMP==0 and has bunch of other issues.
 685  *
 686  * The following function works around the problem by always using
 687  * hardreset on the port and not depending on receiving signature FIS
 688  * afterward.  If signature FIS isn't received soon, ATA class is
 689  * assumed without follow-up softreset.
 690  */
 691 static void ahci_p5wdh_workaround(struct ata_host *host)
 692 {
 693         static struct dmi_system_id sysids[] = {
 694                 {
 695                         .ident = "P5W DH Deluxe",
 696                         .matches = {
 697                                 DMI_MATCH(DMI_SYS_VENDOR,
 698                                           "ASUSTEK COMPUTER INC"),
 699                                 DMI_MATCH(DMI_PRODUCT_NAME, "P5W DH Deluxe"),
 700                         },
 701                 },
 702                 { }
 703         };
 704         struct pci_dev *pdev = to_pci_dev(host->dev);
 705
 706         if (pdev->bus->number == 0 && pdev->devfn == PCI_DEVFN(0x1f, 2) &&
 707             dmi_check_system(sysids)) {
 708                 struct ata_port *ap = host->ports[1];
 709
 710                 dev_info(&pdev->dev,
 711                          "enabling ASUS P5W DH Deluxe on-board SIMG4726 workaround\n");
 712
 713                 ap->ops = &ahci_p5wdh_ops;
 714                 ap->link.flags |= ATA_LFLAG_NO_SRST | ATA_LFLAG_ASSUME_ATA;
 715         }
 716 }
 717
 718 /* only some SB600 ahci controllers can do 64bit DMA */
 719 static bool ahci_sb600_enable_64bit(struct pci_dev *pdev)
 720 {
 721         static const struct dmi_system_id sysids[] = {
 722                 /*
 723                  * The oldest version known to be broken is 0901 and
 724                  * working is 1501 which was released on 2007-10-26.
 725                  * Enable 64bit DMA on 1501 and anything newer.
 726                  *
 727                  * Please read bko#9412 for more info.
 728                  */
 729                 {
 730                         .ident = "ASUS M2A-VM",
 731                         .matches = {
 732                                 DMI_MATCH(DMI_BOARD_VENDOR,
 733                                           "ASUSTeK Computer INC."),
 734                                 DMI_MATCH(DMI_BOARD_NAME, "M2A-VM"),
 735                         },
 736                         .driver_data = "20071026",      /* yyyymmdd */
 737                 },
 738                 /*
 739                  * All BIOS versions for the MSI K9A2 Platinum (MS-7376)
 740                  * support 64bit DMA.
 741                  *
 742                  * BIOS versions earlier than 1.5 had the Manufacturer DMI
 743                  * fields as "MICRO-STAR INTERANTIONAL CO.,LTD".
 744                  * This spelling mistake was fixed in BIOS version 1.5, so
 745                  * 1.5 and later have the Manufacturer as
 746                  * "MICRO-STAR INTERNATIONAL CO.,LTD".
 747                  * So try to match on DMI_BOARD_VENDOR of "MICRO-STAR INTER".
 748                  *
 749                  * BIOS versions earlier than 1.9 had a Board Product Name
 750                  * DMI field of "MS-7376". This was changed to be
 751                  * "K9A2 Platinum (MS-7376)" in version 1.9, but we can still
 752                  * match on DMI_BOARD_NAME of "MS-7376".
 753                  */
 754                 {
 755                         .ident = "MSI K9A2 Platinum",
 756                         .matches = {
 757                                 DMI_MATCH(DMI_BOARD_VENDOR,
 758                                           "MICRO-STAR INTER"),
 759                                 DMI_MATCH(DMI_BOARD_NAME, "MS-7376"),
 760                         },
 761                 },
 762                 /*
 763                  * All BIOS versions for the Asus M3A support 64bit DMA.
 764                  * (all release versions from 0301 to 1206 were tested)
 765                  */
 766                 {
 767                         .ident = "ASUS M3A",
 768                         .matches = {
 769                                 DMI_MATCH(DMI_BOARD_VENDOR,
 770                                           "ASUSTeK Computer INC."),
 771                                 DMI_MATCH(DMI_BOARD_NAME, "M3A"),
 772                         },
 773                 },
 774                 { }
 775         };
 776         const struct dmi_system_id *match;
 777         int year, month, date;
 778         char buf[9];
 779
 780         match = dmi_first_match(sysids);
 781         if (pdev->bus->number != 0 || pdev->devfn != PCI_DEVFN(0x12, 0) ||
 782             !match)
 783                 return false;
 784
 785         if (!match->driver_data)
 786                 goto enable_64bit;
 787
 788         dmi_get_date(DMI_BIOS_DATE, &year, &month, &date);
 789         snprintf(buf, sizeof(buf), "%04d%02d%02d", year, month, date);
 790
 791         if (strcmp(buf, match->driver_data) >= 0)
 792                 goto enable_64bit;
 793         else {
 794                 dev_warn(&pdev->dev,
 795                          "%s: BIOS too old, forcing 32bit DMA, update BIOS\n",
 796                          match->ident);
 797                 return false;
 798         }
 799
 800 enable_64bit:
 801         dev_warn(&pdev->dev, "%s: enabling 64bit DMA\n", match->ident);
 802         return true;
 803 }
 804
 805 static bool ahci_broken_system_poweroff(struct pci_dev *pdev)
 806 {
 807         static const struct dmi_system_id broken_systems[] = {
 808                 {
 809                         .ident = "HP Compaq nx6310",
 810                         .matches = {
 811                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
 812                                 DMI_MATCH(DMI_PRODUCT_NAME, "HP Compaq nx6310"),
 813                         },
 814                         /* PCI slot number of the controller */
 815                         .driver_data = (void *)0x1FUL,
 816                 },
 817                 {
 818                         .ident = "HP Compaq 6720s",
 819                         .matches = {
 820                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
 821                                 DMI_MATCH(DMI_PRODUCT_NAME, "HP Compaq 6720s"),
 822                         },
 823                         /* PCI slot number of the controller */
 824                         .driver_data = (void *)0x1FUL,
 825                 },
 826
 827                 { }     /* terminate list */
 828         };
 829         const struct dmi_system_id *dmi = dmi_first_match(broken_systems);
 830
 831         if (dmi) {
 832                 unsigned long slot = (unsigned long)dmi->driver_data;
 833                 /* apply the quirk only to on-board controllers */
 834                 return slot == PCI_SLOT(pdev->devfn);
 835         }
 836
 837         return false;
 838 }
 839
 840 static bool ahci_broken_suspend(struct pci_dev *pdev)
 841 {
 842         static const struct dmi_system_id sysids[] = {
 843                 /*
 844                  * On HP dv[4-6] and HDX18 with earlier BIOSen, link
 845                  * to the harddisk doesn't become online after
 846                  * resuming from STR.  Warn and fail suspend.
 847                  *
 848                  * http://bugzilla.kernel.org/show_bug.cgi?id=12276
 849                  *
 850                  * Use dates instead of versions to match as HP is
 851                  * apparently recycling both product and version
 852                  * strings.
 853                  *
 854                  * http://bugzilla.kernel.org/show_bug.cgi?id=15462
 855                  */
 856                 {
 857                         .ident = "dv4",
 858                         .matches = {
 859                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
 860                                 DMI_MATCH(DMI_PRODUCT_NAME,
 861                                           "HP Pavilion dv4 Notebook PC"),
 862                         },
 863                         .driver_data = "20090105",      /* F.30 */
 864                 },
 865                 {
 866                         .ident = "dv5",
 867                         .matches = {
 868                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
 869                                 DMI_MATCH(DMI_PRODUCT_NAME,
 870                                           "HP Pavilion dv5 Notebook PC"),
 871                         },
 872                         .driver_data = "20090506",      /* F.16 */
 873                 },
 874                 {
 875                         .ident = "dv6",
 876                         .matches = {
 877                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
 878                                 DMI_MATCH(DMI_PRODUCT_NAME,
 879                                           "HP Pavilion dv6 Notebook PC"),
 880                         },
 881                         .driver_data = "20090423",      /* F.21 */
 882                 },
 883                 {
 884                         .ident = "HDX18",
 885                         .matches = {
 886                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
 887                                 DMI_MATCH(DMI_PRODUCT_NAME,
 888                                           "HP HDX18 Notebook PC"),
 889                         },
 890                         .driver_data = "20090430",      /* F.23 */
 891                 },
 892                 /*
 893                  * Acer eMachines G725 has the same problem.  BIOS
 894                  * V1.03 is known to be broken.  V3.04 is known to
 895                  * work.  Between, there are V1.06, V2.06 and V3.03
 896                  * that we don't have much idea about.  For now,
 897                  * blacklist anything older than V3.04.
 898                  *
 899                  * http://bugzilla.kernel.org/show_bug.cgi?id=15104
 900                  */
 901                 {
 902                         .ident = "G725",
 903                         .matches = {
 904                                 DMI_MATCH(DMI_SYS_VENDOR, "eMachines"),
 905                                 DMI_MATCH(DMI_PRODUCT_NAME, "eMachines G725"),
 906                         },
 907                         .driver_data = "20091216",      /* V3.04 */
 908                 },
 909                 { }     /* terminate list */
 910         };
 911         const struct dmi_system_id *dmi = dmi_first_match(sysids);
 912         int year, month, date;
 913         char buf[9];
 914
 915         if (!dmi || pdev->bus->number || pdev->devfn != PCI_DEVFN(0x1f, 2))
 916                 return false;
 917
 918         dmi_get_date(DMI_BIOS_DATE, &year, &month, &date);
 919         snprintf(buf, sizeof(buf), "%04d%02d%02d", year, month, date);
 920
 921         return strcmp(buf, dmi->driver_data) < 0;
 922 }
 923
 924 static bool ahci_broken_online(struct pci_dev *pdev)
 925 {
 926 #define ENCODE_BUSDEVFN(bus, slot, func)                        \
 927         (void *)(unsigned long)(((bus) << 8) | PCI_DEVFN((slot), (func)))
 928         static const struct dmi_system_id sysids[] = {
 929                 /*
 930                  * There are several gigabyte boards which use
 931                  * SIMG5723s configured as hardware RAID.  Certain
 932                  * 5723 firmware revisions shipped there keep the link
 933                  * online but fail to answer properly to SRST or
 934                  * IDENTIFY when no device is attached downstream
 935                  * causing libata to retry quite a few times leading
 936                  * to excessive detection delay.
 937                  *
 938                  * As these firmwares respond to the second reset try
 939                  * with invalid device signature, considering unknown
 940                  * sig as offline works around the problem acceptably.
 941                  */
 942                 {
 943                         .ident = "EP45-DQ6",
 944                         .matches = {
 945                                 DMI_MATCH(DMI_BOARD_VENDOR,
 946                                           "Gigabyte Technology Co., Ltd."),
 947                                 DMI_MATCH(DMI_BOARD_NAME, "EP45-DQ6"),
 948                         },
 949                         .driver_data = ENCODE_BUSDEVFN(0x0a, 0x00, 0),
 950                 },
 951                 {
 952                         .ident = "EP45-DS5",
 953                         .matches = {
 954                                 DMI_MATCH(DMI_BOARD_VENDOR,
 955                                           "Gigabyte Technology Co., Ltd."),
 956                                 DMI_MATCH(DMI_BOARD_NAME, "EP45-DS5"),
 957                         },
 958                         .driver_data = ENCODE_BUSDEVFN(0x03, 0x00, 0),
 959                 },
 960                 { }     /* terminate list */
 961         };
 962 #undef ENCODE_BUSDEVFN
 963         const struct dmi_system_id *dmi = dmi_first_match(sysids);
 964         unsigned int val;
 965
 966         if (!dmi)
 967                 return false;
 968
 969         val = (unsigned long)dmi->driver_data;
 970
 971         return pdev->bus->number == (val >> 8) && pdev->devfn == (val & 0xff);
 972 }
 973
 974 #ifdef CONFIG_ATA_ACPI
 975 static void ahci_gtf_filter_workaround(struct ata_host *host)
 976 {
 977         static const struct dmi_system_id sysids[] = {
 978                 /*
 979                  * Aspire 3810T issues a bunch of SATA enable commands
 980                  * via _GTF including an invalid one and one which is
 981                  * rejected by the device.  Among the successful ones
 982                  * is FPDMA non-zero offset enable which when enabled
 983                  * only on the drive side leads to NCQ command
 984                  * failures.  Filter it out.
 985                  */
 986                 {
 987                         .ident = "Aspire 3810T",
 988                         .matches = {
 989                                 DMI_MATCH(DMI_SYS_VENDOR, "Acer"),
 990                                 DMI_MATCH(DMI_PRODUCT_NAME, "Aspire 3810T"),
 991                         },
 992                         .driver_data = (void *)ATA_ACPI_FILTER_FPDMA_OFFSET,
 993                 },
 994                 { }
 995         };
 996         const struct dmi_system_id *dmi = dmi_first_match(sysids);
 997         unsigned int filter;
 998         int i;
 999
1000         if (!dmi)
1001                 return;
1002
1003         filter = (unsigned long)dmi->driver_data;
1004         dev_info(host->dev, "applying extra ACPI _GTF filter 0x%x for %s\n",
1005                  filter, dmi->ident);
1006
1007         for (i = 0; i < host->n_ports; i++) {
1008                 struct ata_port *ap = host->ports[i];
1009                 struct ata_link *link;
1010                 struct ata_device *dev;
1011
1012                 ata_for_each_link(link, ap, EDGE)
1013                         ata_for_each_dev(dev, link, ALL)
1014                                 dev->gtf_filter |= filter;
1015         }
1016 }
1017 #else
1018 static inline void ahci_gtf_filter_workaround(struct ata_host *host)
1019 {}
1020 #endif
1021
1022 static int ahci_init_one(struct pci_dev *pdev, const struct pci_device_id *ent)
1023 {
1024         unsigned int board_id = ent->driver_data;
1025         struct ata_port_info pi = ahci_port_info[board_id];
1026         const struct ata_port_info *ppi[] = { &pi, NULL };
1027         struct device *dev = &pdev->dev;
1028         struct ahci_host_priv *hpriv;
1029         struct ata_host *host;
1030         int n_ports, i, rc;
1031
1032         VPRINTK("ENTER\n");
1033
1034         WARN_ON((int)ATA_MAX_QUEUE > AHCI_MAX_CMDS);
1035
1036         ata_print_version_once(&pdev->dev, DRV_VERSION);
1037
1038         /* The AHCI driver can only drive the SATA ports, the PATA driver
1039            can drive them all so if both drivers are selected make sure
1040            AHCI stays out of the way */
1041         if (pdev->vendor == PCI_VENDOR_ID_MARVELL && !marvell_enable)
1042                 return -ENODEV;
1043
1044         /*
1045          * For some reason, MCP89 on MacBook 7,1 doesn't work with
1046          * ahci, use ata_generic instead.
1047          */
1048         if (pdev->vendor == PCI_VENDOR_ID_NVIDIA &&
1049             pdev->device == PCI_DEVICE_ID_NVIDIA_NFORCE_MCP89_SATA &&
1050             pdev->subsystem_vendor == PCI_VENDOR_ID_APPLE &&
1051             pdev->subsystem_device == 0xcb89)
1052                 return -ENODEV;
1053
1054         /* Promise's PDC42819 is a SAS/SATA controller that has an AHCI mode.
1055          * At the moment, we can only use the AHCI mode. Let the users know
1056          * that for SAS drives they're out of luck.
1057          */
1058         if (pdev->vendor == PCI_VENDOR_ID_PROMISE)
1059                 dev_info(&pdev->dev,
1060                          "PDC42819 can only drive SATA devices with this driver\n");
1061
1062         /* acquire resources */
1063         rc = pcim_enable_device(pdev);
1064         if (rc)
1065                 return rc;
1066
1067         /* AHCI controllers often implement SFF compatible interface.
1068          * Grab all PCI BARs just in case.
1069          */
1070         rc = pcim_iomap_regions_request_all(pdev, 1 << AHCI_PCI_BAR, DRV_NAME);
1071         if (rc == -EBUSY)
1072                 pcim_pin_device(pdev);
1073         if (rc)
1074                 return rc;
1075
1076         if (pdev->vendor == PCI_VENDOR_ID_INTEL &&
1077             (pdev->device == 0x2652 || pdev->device == 0x2653)) {
1078                 u8 map;
1079
1080                 /* ICH6s share the same PCI ID for both piix and ahci
1081                  * modes.  Enabling ahci mode while MAP indicates
1082                  * combined mode is a bad idea.  Yield to ata_piix.
1083                  */
1084                 pci_read_config_byte(pdev, ICH_MAP, &map);
1085                 if (map & 0x3) {
1086                         dev_info(&pdev->dev,
1087                                  "controller is in combined mode, can't enable AHCI mode\n");
1088                         return -ENODEV;
1089                 }
1090         }
1091
1092         hpriv = devm_kzalloc(dev, sizeof(*hpriv), GFP_KERNEL);
1093         if (!hpriv)
1094                 return -ENOMEM;
1095         hpriv->flags |= (unsigned long)pi.private_data;
1096
1097         /* MCP65 revision A1 and A2 can't do MSI */
1098         if (board_id == board_ahci_mcp65 &&
1099             (pdev->revision == 0xa1 || pdev->revision == 0xa2))
1100                 hpriv->flags |= AHCI_HFLAG_NO_MSI;
1101
1102         /* SB800 does NOT need the workaround to ignore SERR_INTERNAL */
1103         if (board_id == board_ahci_sb700 && pdev->revision >= 0x40)
1104                 hpriv->flags &= ~AHCI_HFLAG_IGN_SERR_INTERNAL;
1105
1106         /* only some SB600s can do 64bit DMA */
1107         if (ahci_sb600_enable_64bit(pdev))
1108                 hpriv->flags &= ~AHCI_HFLAG_32BIT_ONLY;
1109
1110         if ((hpriv->flags & AHCI_HFLAG_NO_MSI) || pci_enable_msi(pdev))
1111                 pci_intx(pdev, 1);
1112
1113         hpriv->mmio = pcim_iomap_table(pdev)[AHCI_PCI_BAR];
1114
1115         /* save initial config */
1116         ahci_pci_save_initial_config(pdev, hpriv);
1117
1118         /* prepare host */
1119         if (hpriv->cap & HOST_CAP_NCQ) {
1120                 pi.flags |= ATA_FLAG_NCQ;
1121                 /*
1122                  * Auto-activate optimization is supposed to be
1123                  * supported on all AHCI controllers indicating NCQ
1124                  * capability, but it seems to be broken on some
1125                  * chipsets including NVIDIAs.
1126                  */
1127                 if (!(hpriv->flags & AHCI_HFLAG_NO_FPDMA_AA))
1128                         pi.flags |= ATA_FLAG_FPDMA_AA;
1129         }
1130
1131         if (hpriv->cap & HOST_CAP_PMP)
1132                 pi.flags |= ATA_FLAG_PMP;
1133
1134         ahci_set_em_messages(hpriv, &pi);
1135
1136         if (ahci_broken_system_poweroff(pdev)) {
1137                 pi.flags |= ATA_FLAG_NO_POWEROFF_SPINDOWN;
1138                 dev_info(&pdev->dev,
1139                         "quirky BIOS, skipping spindown on poweroff\n");
1140         }
1141
1142         if (ahci_broken_suspend(pdev)) {
1143                 hpriv->flags |= AHCI_HFLAG_NO_SUSPEND;
1144                 dev_warn(&pdev->dev,
1145                          "BIOS update required for suspend/resume\n");
1146         }
1147
1148         if (ahci_broken_online(pdev)) {
1149                 hpriv->flags |= AHCI_HFLAG_SRST_TOUT_IS_OFFLINE;
1150                 dev_info(&pdev->dev,
1151                          "online status unreliable, applying workaround\n");
1152         }
1153
1154         /* CAP.NP sometimes indicate the index of the last enabled
1155          * port, at other times, that of the last possible port, so
1156          * determining the maximum port number requires looking at
1157          * both CAP.NP and port_map.
1158          */
1159         n_ports = max(ahci_nr_ports(hpriv->cap), fls(hpriv->port_map));
1160
1161         host = ata_host_alloc_pinfo(&pdev->dev, ppi, n_ports);
1162         if (!host)
1163                 return -ENOMEM;
1164         host->private_data = hpriv;
1165
1166         if (!(hpriv->cap & HOST_CAP_SSS) || ahci_ignore_sss)
1167                 host->flags |= ATA_HOST_PARALLEL_SCAN;
1168         else
1169                 printk(KERN_INFO "ahci: SSS flag set, parallel bus scan disabled\n");
1170
1171         if (pi.flags & ATA_FLAG_EM)
1172                 ahci_reset_em(host);
1173
1174         for (i = 0; i < host->n_ports; i++) {
1175                 struct ata_port *ap = host->ports[i];
1176
1177                 ata_port_pbar_desc(ap, AHCI_PCI_BAR, -1, "abar");
1178                 ata_port_pbar_desc(ap, AHCI_PCI_BAR,
1179                                    0x100 + ap->port_no * 0x80, "port");
1180
1181                 /* set enclosure management message type */
1182                 if (ap->flags & ATA_FLAG_EM)
1183                         ap->em_message_type = hpriv->em_msg_type;
1184
1185
1186                 /* disabled/not-implemented port */
1187                 if (!(hpriv->port_map & (1 << i)))
1188                         ap->ops = &ata_dummy_port_ops;
1189         }
1190
1191         /* apply workaround for ASUS P5W DH Deluxe mainboard */
1192         ahci_p5wdh_workaround(host);
1193
1194         /* apply gtf filter quirk */
1195         ahci_gtf_filter_workaround(host);
1196
1197         /* initialize adapter */
1198         rc = ahci_configure_dma_masks(pdev, hpriv->cap & HOST_CAP_64);
1199         if (rc)
1200                 return rc;
1201
1202         rc = ahci_pci_reset_controller(host);
1203         if (rc)
1204                 return rc;
1205
1206         ahci_pci_init_controller(host);
1207         ahci_pci_print_info(host);
1208
1209         pci_set_master(pdev);
1210         return ata_host_activate(host, pdev->irq, ahci_interrupt, IRQF_SHARED,
1211                                  &ahci_sht);
1212 }
1213
1214 static int __init ahci_init(void)
1215 {
1216         return pci_register_driver(&ahci_pci_driver);
1217 }
1218
1219 static void __exit ahci_exit(void)
1220 {
1221         pci_unregister_driver(&ahci_pci_driver);
1222 }
1223
1224
1225 MODULE_AUTHOR("Jeff Garzik");
1226 MODULE_DESCRIPTION("AHCI SATA low-level driver");
1227 MODULE_LICENSE("GPL");
1228 MODULE_DEVICE_TABLE(pci, ahci_pci_tbl);
1229 MODULE_VERSION(DRV_VERSION);
1230
1231 module_init(ahci_init);
1232 module_exit(ahci_exit);