drivers/ata/ahci.c

   1 /*
   2  *  ahci.c - AHCI SATA support
   3  *
   4  *  Maintained by:  Jeff Garzik <jgarzik@pobox.com>
   5  *                  Please ALWAYS copy linux-ide@vger.kernel.org
   6  *                  on emails.
   7  *
   8  *  Copyright 2004-2005 Red Hat, Inc.
   9  *
  10  *
  11  *  This program is free software; you can redistribute it and/or modify
  12  *  it under the terms of the GNU General Public License as published by
  13  *  the Free Software Foundation; either version 2, or (at your option)
  14  *  any later version.
  15  *
  16  *  This program is distributed in the hope that it will be useful,
  17  *  but WITHOUT ANY WARRANTY; without even the implied warranty of
  18  *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  19  *  GNU General Public License for more details.
  20  *
  21  *  You should have received a copy of the GNU General Public License
  22  *  along with this program; see the file COPYING.  If not, write to
  23  *  the Free Software Foundation, 675 Mass Ave, Cambridge, MA 02139, USA.
  24  *
  25  *
  26  * libata documentation is available via 'make {ps|pdf}docs',
  27  * as Documentation/DocBook/libata.*
  28  *
  29  * AHCI hardware documentation:
  30  * http://www.intel.com/technology/serialata/pdf/rev1_0.pdf
  31  * http://www.intel.com/technology/serialata/pdf/rev1_1.pdf
  32  *
  33  */
  34
  35 #include <linux/kernel.h>
  36 #include <linux/module.h>
  37 #include <linux/pci.h>
  38 #include <linux/init.h>
  39 #include <linux/blkdev.h>
  40 #include <linux/delay.h>
  41 #include <linux/interrupt.h>
  42 #include <linux/dma-mapping.h>
  43 #include <linux/device.h>
  44 #include <linux/dmi.h>
  45 #include <linux/gfp.h>
  46 #include <scsi/scsi_host.h>
  47 #include <scsi/scsi_cmnd.h>
  48 #include <linux/libata.h>
  49 #include "ahci.h"
  50
  51 #define DRV_NAME        "ahci"
  52 #define DRV_VERSION     "3.0"
  53
  54 enum {
  55         AHCI_PCI_BAR_STA2X11    = 0,
  56         AHCI_PCI_BAR_STANDARD   = 5,
  57 };
  58
  59 enum board_ids {
  60         /* board IDs by feature in alphabetical order */
  61         board_ahci,
  62         board_ahci_ign_iferr,
  63         board_ahci_nosntf,
  64         board_ahci_yes_fbs,
  65
  66         /* board IDs for specific chipsets in alphabetical order */
  67         board_ahci_mcp65,
  68         board_ahci_mcp77,
  69         board_ahci_mcp89,
  70         board_ahci_mv,
  71         board_ahci_sb600,
  72         board_ahci_sb700,       /* for SB700 and SB800 */
  73         board_ahci_vt8251,
  74
  75         /* aliases */
  76         board_ahci_mcp_linux    = board_ahci_mcp65,
  77         board_ahci_mcp67        = board_ahci_mcp65,
  78         board_ahci_mcp73        = board_ahci_mcp65,
  79         board_ahci_mcp79        = board_ahci_mcp77,
  80 };
  81
  82 static int ahci_init_one(struct pci_dev *pdev, const struct pci_device_id *ent);
  83 static int ahci_vt8251_hardreset(struct ata_link *link, unsigned int *class,
  84                                  unsigned long deadline);
  85 static int ahci_p5wdh_hardreset(struct ata_link *link, unsigned int *class,
  86                                 unsigned long deadline);
  87 #ifdef CONFIG_PM
  88 static int ahci_pci_device_suspend(struct pci_dev *pdev, pm_message_t mesg);
  89 static int ahci_pci_device_resume(struct pci_dev *pdev);
  90 #endif
  91
  92 static struct scsi_host_template ahci_sht = {
  93         AHCI_SHT("ahci"),
  94 };
  95
  96 static struct ata_port_operations ahci_vt8251_ops = {
  97         .inherits               = &ahci_ops,
  98         .hardreset              = ahci_vt8251_hardreset,
  99 };
 100
 101 static struct ata_port_operations ahci_p5wdh_ops = {
 102         .inherits               = &ahci_ops,
 103         .hardreset              = ahci_p5wdh_hardreset,
 104 };
 105
 106 static const struct ata_port_info ahci_port_info[] = {
 107         /* by features */
 108         [board_ahci] = {
 109                 .flags          = AHCI_FLAG_COMMON,
 110                 .pio_mask       = ATA_PIO4,
 111                 .udma_mask      = ATA_UDMA6,
 112                 .port_ops       = &ahci_ops,
 113         },
 114         [board_ahci_ign_iferr] = {
 115                 AHCI_HFLAGS     (AHCI_HFLAG_IGN_IRQ_IF_ERR),
 116                 .flags          = AHCI_FLAG_COMMON,
 117                 .pio_mask       = ATA_PIO4,
 118                 .udma_mask      = ATA_UDMA6,
 119                 .port_ops       = &ahci_ops,
 120         },
 121         [board_ahci_nosntf] = {
 122                 AHCI_HFLAGS     (AHCI_HFLAG_NO_SNTF),
 123                 .flags          = AHCI_FLAG_COMMON,
 124                 .pio_mask       = ATA_PIO4,
 125                 .udma_mask      = ATA_UDMA6,
 126                 .port_ops       = &ahci_ops,
 127         },
 128         [board_ahci_yes_fbs] = {
 129                 AHCI_HFLAGS     (AHCI_HFLAG_YES_FBS),
 130                 .flags          = AHCI_FLAG_COMMON,
 131                 .pio_mask       = ATA_PIO4,
 132                 .udma_mask      = ATA_UDMA6,
 133                 .port_ops       = &ahci_ops,
 134         },
 135         /* by chipsets */
 136         [board_ahci_mcp65] = {
 137                 AHCI_HFLAGS     (AHCI_HFLAG_NO_FPDMA_AA | AHCI_HFLAG_NO_PMP |
 138                                  AHCI_HFLAG_YES_NCQ),
 139                 .flags          = AHCI_FLAG_COMMON | ATA_FLAG_NO_DIPM,
 140                 .pio_mask       = ATA_PIO4,
 141                 .udma_mask      = ATA_UDMA6,
 142                 .port_ops       = &ahci_ops,
 143         },
 144         [board_ahci_mcp77] = {
 145                 AHCI_HFLAGS     (AHCI_HFLAG_NO_FPDMA_AA | AHCI_HFLAG_NO_PMP),
 146                 .flags          = AHCI_FLAG_COMMON,
 147                 .pio_mask       = ATA_PIO4,
 148                 .udma_mask      = ATA_UDMA6,
 149                 .port_ops       = &ahci_ops,
 150         },
 151         [board_ahci_mcp89] = {
 152                 AHCI_HFLAGS     (AHCI_HFLAG_NO_FPDMA_AA),
 153                 .flags          = AHCI_FLAG_COMMON,
 154                 .pio_mask       = ATA_PIO4,
 155                 .udma_mask      = ATA_UDMA6,
 156                 .port_ops       = &ahci_ops,
 157         },
 158         [board_ahci_mv] = {
 159                 AHCI_HFLAGS     (AHCI_HFLAG_NO_NCQ | AHCI_HFLAG_NO_MSI |
 160                                  AHCI_HFLAG_MV_PATA | AHCI_HFLAG_NO_PMP),
 161                 .flags          = ATA_FLAG_SATA | ATA_FLAG_PIO_DMA,
 162                 .pio_mask       = ATA_PIO4,
 163                 .udma_mask      = ATA_UDMA6,
 164                 .port_ops       = &ahci_ops,
 165         },
 166         [board_ahci_sb600] = {
 167                 AHCI_HFLAGS     (AHCI_HFLAG_IGN_SERR_INTERNAL |
 168                                  AHCI_HFLAG_NO_MSI | AHCI_HFLAG_SECT255 |
 169                                  AHCI_HFLAG_32BIT_ONLY),
 170                 .flags          = AHCI_FLAG_COMMON,
 171                 .pio_mask       = ATA_PIO4,
 172                 .udma_mask      = ATA_UDMA6,
 173                 .port_ops       = &ahci_pmp_retry_srst_ops,
 174         },
 175         [board_ahci_sb700] = {  /* for SB700 and SB800 */
 176                 AHCI_HFLAGS     (AHCI_HFLAG_IGN_SERR_INTERNAL),
 177                 .flags          = AHCI_FLAG_COMMON,
 178                 .pio_mask       = ATA_PIO4,
 179                 .udma_mask      = ATA_UDMA6,
 180                 .port_ops       = &ahci_pmp_retry_srst_ops,
 181         },
 182         [board_ahci_vt8251] = {
 183                 AHCI_HFLAGS     (AHCI_HFLAG_NO_NCQ | AHCI_HFLAG_NO_PMP),
 184                 .flags          = AHCI_FLAG_COMMON,
 185                 .pio_mask       = ATA_PIO4,
 186                 .udma_mask      = ATA_UDMA6,
 187                 .port_ops       = &ahci_vt8251_ops,
 188         },
 189 };
 190
 191 static const struct pci_device_id ahci_pci_tbl[] = {
 192         /* Intel */
 193         { PCI_VDEVICE(INTEL, 0x2652), board_ahci }, /* ICH6 */
 194         { PCI_VDEVICE(INTEL, 0x2653), board_ahci }, /* ICH6M */
 195         { PCI_VDEVICE(INTEL, 0x27c1), board_ahci }, /* ICH7 */
 196         { PCI_VDEVICE(INTEL, 0x27c5), board_ahci }, /* ICH7M */
 197         { PCI_VDEVICE(INTEL, 0x27c3), board_ahci }, /* ICH7R */
 198         { PCI_VDEVICE(AL, 0x5288), board_ahci_ign_iferr }, /* ULi M5288 */
 199         { PCI_VDEVICE(INTEL, 0x2681), board_ahci }, /* ESB2 */
 200         { PCI_VDEVICE(INTEL, 0x2682), board_ahci }, /* ESB2 */
 201         { PCI_VDEVICE(INTEL, 0x2683), board_ahci }, /* ESB2 */
 202         { PCI_VDEVICE(INTEL, 0x27c6), board_ahci }, /* ICH7-M DH */
 203         { PCI_VDEVICE(INTEL, 0x2821), board_ahci }, /* ICH8 */
 204         { PCI_VDEVICE(INTEL, 0x2822), board_ahci_nosntf }, /* ICH8 */
 205         { PCI_VDEVICE(INTEL, 0x2824), board_ahci }, /* ICH8 */
 206         { PCI_VDEVICE(INTEL, 0x2829), board_ahci }, /* ICH8M */
 207         { PCI_VDEVICE(INTEL, 0x282a), board_ahci }, /* ICH8M */
 208         { PCI_VDEVICE(INTEL, 0x2922), board_ahci }, /* ICH9 */
 209         { PCI_VDEVICE(INTEL, 0x2923), board_ahci }, /* ICH9 */
 210         { PCI_VDEVICE(INTEL, 0x2924), board_ahci }, /* ICH9 */
 211         { PCI_VDEVICE(INTEL, 0x2925), board_ahci }, /* ICH9 */
 212         { PCI_VDEVICE(INTEL, 0x2927), board_ahci }, /* ICH9 */
 213         { PCI_VDEVICE(INTEL, 0x2929), board_ahci }, /* ICH9M */
 214         { PCI_VDEVICE(INTEL, 0x292a), board_ahci }, /* ICH9M */
 215         { PCI_VDEVICE(INTEL, 0x292b), board_ahci }, /* ICH9M */
 216         { PCI_VDEVICE(INTEL, 0x292c), board_ahci }, /* ICH9M */
 217         { PCI_VDEVICE(INTEL, 0x292f), board_ahci }, /* ICH9M */
 218         { PCI_VDEVICE(INTEL, 0x294d), board_ahci }, /* ICH9 */
 219         { PCI_VDEVICE(INTEL, 0x294e), board_ahci }, /* ICH9M */
 220         { PCI_VDEVICE(INTEL, 0x502a), board_ahci }, /* Tolapai */
 221         { PCI_VDEVICE(INTEL, 0x502b), board_ahci }, /* Tolapai */
 222         { PCI_VDEVICE(INTEL, 0x3a05), board_ahci }, /* ICH10 */
 223         { PCI_VDEVICE(INTEL, 0x3a22), board_ahci }, /* ICH10 */
 224         { PCI_VDEVICE(INTEL, 0x3a25), board_ahci }, /* ICH10 */
 225         { PCI_VDEVICE(INTEL, 0x3b22), board_ahci }, /* PCH AHCI */
 226         { PCI_VDEVICE(INTEL, 0x3b23), board_ahci }, /* PCH AHCI */
 227         { PCI_VDEVICE(INTEL, 0x3b24), board_ahci }, /* PCH RAID */
 228         { PCI_VDEVICE(INTEL, 0x3b25), board_ahci }, /* PCH RAID */
 229         { PCI_VDEVICE(INTEL, 0x3b29), board_ahci }, /* PCH AHCI */
 230         { PCI_VDEVICE(INTEL, 0x3b2b), board_ahci }, /* PCH RAID */
 231         { PCI_VDEVICE(INTEL, 0x3b2c), board_ahci }, /* PCH RAID */
 232         { PCI_VDEVICE(INTEL, 0x3b2f), board_ahci }, /* PCH AHCI */
 233         { PCI_VDEVICE(INTEL, 0x1c02), board_ahci }, /* CPT AHCI */
 234         { PCI_VDEVICE(INTEL, 0x1c03), board_ahci }, /* CPT AHCI */
 235         { PCI_VDEVICE(INTEL, 0x1c04), board_ahci }, /* CPT RAID */
 236         { PCI_VDEVICE(INTEL, 0x1c05), board_ahci }, /* CPT RAID */
 237         { PCI_VDEVICE(INTEL, 0x1c06), board_ahci }, /* CPT RAID */
 238         { PCI_VDEVICE(INTEL, 0x1c07), board_ahci }, /* CPT RAID */
 239         { PCI_VDEVICE(INTEL, 0x1d02), board_ahci }, /* PBG AHCI */
 240         { PCI_VDEVICE(INTEL, 0x1d04), board_ahci }, /* PBG RAID */
 241         { PCI_VDEVICE(INTEL, 0x1d06), board_ahci }, /* PBG RAID */
 242         { PCI_VDEVICE(INTEL, 0x2826), board_ahci }, /* PBG RAID */
 243         { PCI_VDEVICE(INTEL, 0x2323), board_ahci }, /* DH89xxCC AHCI */
 244         { PCI_VDEVICE(INTEL, 0x1e02), board_ahci }, /* Panther Point AHCI */
 245         { PCI_VDEVICE(INTEL, 0x1e03), board_ahci }, /* Panther Point AHCI */
 246         { PCI_VDEVICE(INTEL, 0x1e04), board_ahci }, /* Panther Point RAID */
 247         { PCI_VDEVICE(INTEL, 0x1e05), board_ahci }, /* Panther Point RAID */
 248         { PCI_VDEVICE(INTEL, 0x1e06), board_ahci }, /* Panther Point RAID */
 249         { PCI_VDEVICE(INTEL, 0x1e07), board_ahci }, /* Panther Point RAID */
 250         { PCI_VDEVICE(INTEL, 0x1e0e), board_ahci }, /* Panther Point RAID */
 251         { PCI_VDEVICE(INTEL, 0x8c02), board_ahci }, /* Lynx Point AHCI */
 252         { PCI_VDEVICE(INTEL, 0x8c03), board_ahci }, /* Lynx Point AHCI */
 253         { PCI_VDEVICE(INTEL, 0x8c04), board_ahci }, /* Lynx Point RAID */
 254         { PCI_VDEVICE(INTEL, 0x8c05), board_ahci }, /* Lynx Point RAID */
 255         { PCI_VDEVICE(INTEL, 0x8c06), board_ahci }, /* Lynx Point RAID */
 256         { PCI_VDEVICE(INTEL, 0x8c07), board_ahci }, /* Lynx Point RAID */
 257         { PCI_VDEVICE(INTEL, 0x8c0e), board_ahci }, /* Lynx Point RAID */
 258         { PCI_VDEVICE(INTEL, 0x8c0f), board_ahci }, /* Lynx Point RAID */
 259         { PCI_VDEVICE(INTEL, 0x9c02), board_ahci }, /* Lynx Point-LP AHCI */
 260         { PCI_VDEVICE(INTEL, 0x9c03), board_ahci }, /* Lynx Point-LP AHCI */
 261         { PCI_VDEVICE(INTEL, 0x9c04), board_ahci }, /* Lynx Point-LP RAID */
 262         { PCI_VDEVICE(INTEL, 0x9c05), board_ahci }, /* Lynx Point-LP RAID */
 263         { PCI_VDEVICE(INTEL, 0x9c06), board_ahci }, /* Lynx Point-LP RAID */
 264         { PCI_VDEVICE(INTEL, 0x9c07), board_ahci }, /* Lynx Point-LP RAID */
 265         { PCI_VDEVICE(INTEL, 0x9c0e), board_ahci }, /* Lynx Point-LP RAID */
 266         { PCI_VDEVICE(INTEL, 0x9c0f), board_ahci }, /* Lynx Point-LP RAID */
 267
 268         /* JMicron 360/1/3/5/6, match class to avoid IDE function */
 269         { PCI_VENDOR_ID_JMICRON, PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
 270           PCI_CLASS_STORAGE_SATA_AHCI, 0xffffff, board_ahci_ign_iferr },
 271         /* JMicron 362B and 362C have an AHCI function with IDE class code */
 272         { PCI_VDEVICE(JMICRON, 0x2362), board_ahci_ign_iferr },
 273         { PCI_VDEVICE(JMICRON, 0x236f), board_ahci_ign_iferr },
 274
 275         /* ATI */
 276         { PCI_VDEVICE(ATI, 0x4380), board_ahci_sb600 }, /* ATI SB600 */
 277         { PCI_VDEVICE(ATI, 0x4390), board_ahci_sb700 }, /* ATI SB700/800 */
 278         { PCI_VDEVICE(ATI, 0x4391), board_ahci_sb700 }, /* ATI SB700/800 */
 279         { PCI_VDEVICE(ATI, 0x4392), board_ahci_sb700 }, /* ATI SB700/800 */
 280         { PCI_VDEVICE(ATI, 0x4393), board_ahci_sb700 }, /* ATI SB700/800 */
 281         { PCI_VDEVICE(ATI, 0x4394), board_ahci_sb700 }, /* ATI SB700/800 */
 282         { PCI_VDEVICE(ATI, 0x4395), board_ahci_sb700 }, /* ATI SB700/800 */
 283
 284         /* AMD */
 285         { PCI_VDEVICE(AMD, 0x7800), board_ahci }, /* AMD Hudson-2 */
 286         /* AMD is using RAID class only for ahci controllers */
 287         { PCI_VENDOR_ID_AMD, PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
 288           PCI_CLASS_STORAGE_RAID << 8, 0xffffff, board_ahci },
 289
 290         /* VIA */
 291         { PCI_VDEVICE(VIA, 0x3349), board_ahci_vt8251 }, /* VIA VT8251 */
 292         { PCI_VDEVICE(VIA, 0x6287), board_ahci_vt8251 }, /* VIA VT8251 */
 293
 294         /* NVIDIA */
 295         { PCI_VDEVICE(NVIDIA, 0x044c), board_ahci_mcp65 },      /* MCP65 */
 296         { PCI_VDEVICE(NVIDIA, 0x044d), board_ahci_mcp65 },      /* MCP65 */
 297         { PCI_VDEVICE(NVIDIA, 0x044e), board_ahci_mcp65 },      /* MCP65 */
 298         { PCI_VDEVICE(NVIDIA, 0x044f), board_ahci_mcp65 },      /* MCP65 */
 299         { PCI_VDEVICE(NVIDIA, 0x045c), board_ahci_mcp65 },      /* MCP65 */
 300         { PCI_VDEVICE(NVIDIA, 0x045d), board_ahci_mcp65 },      /* MCP65 */
 301         { PCI_VDEVICE(NVIDIA, 0x045e), board_ahci_mcp65 },      /* MCP65 */
 302         { PCI_VDEVICE(NVIDIA, 0x045f), board_ahci_mcp65 },      /* MCP65 */
 303         { PCI_VDEVICE(NVIDIA, 0x0550), board_ahci_mcp67 },      /* MCP67 */
 304         { PCI_VDEVICE(NVIDIA, 0x0551), board_ahci_mcp67 },      /* MCP67 */
 305         { PCI_VDEVICE(NVIDIA, 0x0552), board_ahci_mcp67 },      /* MCP67 */
 306         { PCI_VDEVICE(NVIDIA, 0x0553), board_ahci_mcp67 },      /* MCP67 */
 307         { PCI_VDEVICE(NVIDIA, 0x0554), board_ahci_mcp67 },      /* MCP67 */
 308         { PCI_VDEVICE(NVIDIA, 0x0555), board_ahci_mcp67 },      /* MCP67 */
 309         { PCI_VDEVICE(NVIDIA, 0x0556), board_ahci_mcp67 },      /* MCP67 */
 310         { PCI_VDEVICE(NVIDIA, 0x0557), board_ahci_mcp67 },      /* MCP67 */
 311         { PCI_VDEVICE(NVIDIA, 0x0558), board_ahci_mcp67 },      /* MCP67 */
 312         { PCI_VDEVICE(NVIDIA, 0x0559), board_ahci_mcp67 },      /* MCP67 */
 313         { PCI_VDEVICE(NVIDIA, 0x055a), board_ahci_mcp67 },      /* MCP67 */
 314         { PCI_VDEVICE(NVIDIA, 0x055b), board_ahci_mcp67 },      /* MCP67 */
 315         { PCI_VDEVICE(NVIDIA, 0x0580), board_ahci_mcp_linux },  /* Linux ID */
 316         { PCI_VDEVICE(NVIDIA, 0x0581), board_ahci_mcp_linux },  /* Linux ID */
 317         { PCI_VDEVICE(NVIDIA, 0x0582), board_ahci_mcp_linux },  /* Linux ID */
 318         { PCI_VDEVICE(NVIDIA, 0x0583), board_ahci_mcp_linux },  /* Linux ID */
 319         { PCI_VDEVICE(NVIDIA, 0x0584), board_ahci_mcp_linux },  /* Linux ID */
 320         { PCI_VDEVICE(NVIDIA, 0x0585), board_ahci_mcp_linux },  /* Linux ID */
 321         { PCI_VDEVICE(NVIDIA, 0x0586), board_ahci_mcp_linux },  /* Linux ID */
 322         { PCI_VDEVICE(NVIDIA, 0x0587), board_ahci_mcp_linux },  /* Linux ID */
 323         { PCI_VDEVICE(NVIDIA, 0x0588), board_ahci_mcp_linux },  /* Linux ID */
 324         { PCI_VDEVICE(NVIDIA, 0x0589), board_ahci_mcp_linux },  /* Linux ID */
 325         { PCI_VDEVICE(NVIDIA, 0x058a), board_ahci_mcp_linux },  /* Linux ID */
 326         { PCI_VDEVICE(NVIDIA, 0x058b), board_ahci_mcp_linux },  /* Linux ID */
 327         { PCI_VDEVICE(NVIDIA, 0x058c), board_ahci_mcp_linux },  /* Linux ID */
 328         { PCI_VDEVICE(NVIDIA, 0x058d), board_ahci_mcp_linux },  /* Linux ID */
 329         { PCI_VDEVICE(NVIDIA, 0x058e), board_ahci_mcp_linux },  /* Linux ID */
 330         { PCI_VDEVICE(NVIDIA, 0x058f), board_ahci_mcp_linux },  /* Linux ID */
 331         { PCI_VDEVICE(NVIDIA, 0x07f0), board_ahci_mcp73 },      /* MCP73 */
 332         { PCI_VDEVICE(NVIDIA, 0x07f1), board_ahci_mcp73 },      /* MCP73 */
 333         { PCI_VDEVICE(NVIDIA, 0x07f2), board_ahci_mcp73 },      /* MCP73 */
 334         { PCI_VDEVICE(NVIDIA, 0x07f3), board_ahci_mcp73 },      /* MCP73 */
 335         { PCI_VDEVICE(NVIDIA, 0x07f4), board_ahci_mcp73 },      /* MCP73 */
 336         { PCI_VDEVICE(NVIDIA, 0x07f5), board_ahci_mcp73 },      /* MCP73 */
 337         { PCI_VDEVICE(NVIDIA, 0x07f6), board_ahci_mcp73 },      /* MCP73 */
 338         { PCI_VDEVICE(NVIDIA, 0x07f7), board_ahci_mcp73 },      /* MCP73 */
 339         { PCI_VDEVICE(NVIDIA, 0x07f8), board_ahci_mcp73 },      /* MCP73 */
 340         { PCI_VDEVICE(NVIDIA, 0x07f9), board_ahci_mcp73 },      /* MCP73 */
 341         { PCI_VDEVICE(NVIDIA, 0x07fa), board_ahci_mcp73 },      /* MCP73 */
 342         { PCI_VDEVICE(NVIDIA, 0x07fb), board_ahci_mcp73 },      /* MCP73 */
 343         { PCI_VDEVICE(NVIDIA, 0x0ad0), board_ahci_mcp77 },      /* MCP77 */
 344         { PCI_VDEVICE(NVIDIA, 0x0ad1), board_ahci_mcp77 },      /* MCP77 */
 345         { PCI_VDEVICE(NVIDIA, 0x0ad2), board_ahci_mcp77 },      /* MCP77 */
 346         { PCI_VDEVICE(NVIDIA, 0x0ad3), board_ahci_mcp77 },      /* MCP77 */
 347         { PCI_VDEVICE(NVIDIA, 0x0ad4), board_ahci_mcp77 },      /* MCP77 */
 348         { PCI_VDEVICE(NVIDIA, 0x0ad5), board_ahci_mcp77 },      /* MCP77 */
 349         { PCI_VDEVICE(NVIDIA, 0x0ad6), board_ahci_mcp77 },      /* MCP77 */
 350         { PCI_VDEVICE(NVIDIA, 0x0ad7), board_ahci_mcp77 },      /* MCP77 */
 351         { PCI_VDEVICE(NVIDIA, 0x0ad8), board_ahci_mcp77 },      /* MCP77 */
 352         { PCI_VDEVICE(NVIDIA, 0x0ad9), board_ahci_mcp77 },      /* MCP77 */
 353         { PCI_VDEVICE(NVIDIA, 0x0ada), board_ahci_mcp77 },      /* MCP77 */
 354         { PCI_VDEVICE(NVIDIA, 0x0adb), board_ahci_mcp77 },      /* MCP77 */
 355         { PCI_VDEVICE(NVIDIA, 0x0ab4), board_ahci_mcp79 },      /* MCP79 */
 356         { PCI_VDEVICE(NVIDIA, 0x0ab5), board_ahci_mcp79 },      /* MCP79 */
 357         { PCI_VDEVICE(NVIDIA, 0x0ab6), board_ahci_mcp79 },      /* MCP79 */
 358         { PCI_VDEVICE(NVIDIA, 0x0ab7), board_ahci_mcp79 },      /* MCP79 */
 359         { PCI_VDEVICE(NVIDIA, 0x0ab8), board_ahci_mcp79 },      /* MCP79 */
 360         { PCI_VDEVICE(NVIDIA, 0x0ab9), board_ahci_mcp79 },      /* MCP79 */
 361         { PCI_VDEVICE(NVIDIA, 0x0aba), board_ahci_mcp79 },      /* MCP79 */
 362         { PCI_VDEVICE(NVIDIA, 0x0abb), board_ahci_mcp79 },      /* MCP79 */
 363         { PCI_VDEVICE(NVIDIA, 0x0abc), board_ahci_mcp79 },      /* MCP79 */
 364         { PCI_VDEVICE(NVIDIA, 0x0abd), board_ahci_mcp79 },      /* MCP79 */
 365         { PCI_VDEVICE(NVIDIA, 0x0abe), board_ahci_mcp79 },      /* MCP79 */
 366         { PCI_VDEVICE(NVIDIA, 0x0abf), board_ahci_mcp79 },      /* MCP79 */
 367         { PCI_VDEVICE(NVIDIA, 0x0d84), board_ahci_mcp89 },      /* MCP89 */
 368         { PCI_VDEVICE(NVIDIA, 0x0d85), board_ahci_mcp89 },      /* MCP89 */
 369         { PCI_VDEVICE(NVIDIA, 0x0d86), board_ahci_mcp89 },      /* MCP89 */
 370         { PCI_VDEVICE(NVIDIA, 0x0d87), board_ahci_mcp89 },      /* MCP89 */
 371         { PCI_VDEVICE(NVIDIA, 0x0d88), board_ahci_mcp89 },      /* MCP89 */
 372         { PCI_VDEVICE(NVIDIA, 0x0d89), board_ahci_mcp89 },      /* MCP89 */
 373         { PCI_VDEVICE(NVIDIA, 0x0d8a), board_ahci_mcp89 },      /* MCP89 */
 374         { PCI_VDEVICE(NVIDIA, 0x0d8b), board_ahci_mcp89 },      /* MCP89 */
 375         { PCI_VDEVICE(NVIDIA, 0x0d8c), board_ahci_mcp89 },      /* MCP89 */
 376         { PCI_VDEVICE(NVIDIA, 0x0d8d), board_ahci_mcp89 },      /* MCP89 */
 377         { PCI_VDEVICE(NVIDIA, 0x0d8e), board_ahci_mcp89 },      /* MCP89 */
 378         { PCI_VDEVICE(NVIDIA, 0x0d8f), board_ahci_mcp89 },      /* MCP89 */
 379
 380         /* SiS */
 381         { PCI_VDEVICE(SI, 0x1184), board_ahci },                /* SiS 966 */
 382         { PCI_VDEVICE(SI, 0x1185), board_ahci },                /* SiS 968 */
 383         { PCI_VDEVICE(SI, 0x0186), board_ahci },                /* SiS 968 */
 384
 385         /* ST Microelectronics */
 386         { PCI_VDEVICE(STMICRO, 0xCC06), board_ahci },           /* ST ConneXt */
 387
 388         /* Marvell */
 389         { PCI_VDEVICE(MARVELL, 0x6145), board_ahci_mv },        /* 6145 */
 390         { PCI_VDEVICE(MARVELL, 0x6121), board_ahci_mv },        /* 6121 */
 391         { PCI_DEVICE(0x1b4b, 0x9123),
 392           .class = PCI_CLASS_STORAGE_SATA_AHCI,
 393           .class_mask = 0xffffff,
 394           .driver_data = board_ahci_yes_fbs },                  /* 88se9128 */
 395         { PCI_DEVICE(0x1b4b, 0x9125),
 396           .driver_data = board_ahci_yes_fbs },                  /* 88se9125 */
 397         { PCI_DEVICE(0x1b4b, 0x917a),
 398           .driver_data = board_ahci_yes_fbs },                  /* 88se9172 */
 399         { PCI_DEVICE(0x1b4b, 0x91a3),
 400           .driver_data = board_ahci_yes_fbs },
 401
 402         /* Promise */
 403         { PCI_VDEVICE(PROMISE, 0x3f20), board_ahci },   /* PDC42819 */
 404
 405         /* Asmedia */
 406         { PCI_VDEVICE(ASMEDIA, 0x0612), board_ahci },   /* ASM1061 */
 407
 408         /* Generic, PCI class code for AHCI */
 409         { PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
 410           PCI_CLASS_STORAGE_SATA_AHCI, 0xffffff, board_ahci },
 411
 412         { }     /* terminate list */
 413 };
 414
 415
 416 static struct pci_driver ahci_pci_driver = {
 417         .name                   = DRV_NAME,
 418         .id_table               = ahci_pci_tbl,
 419         .probe                  = ahci_init_one,
 420         .remove                 = ata_pci_remove_one,
 421 #ifdef CONFIG_PM
 422         .suspend                = ahci_pci_device_suspend,
 423         .resume                 = ahci_pci_device_resume,
 424 #endif
 425 };
 426
 427 #if defined(CONFIG_PATA_MARVELL) || defined(CONFIG_PATA_MARVELL_MODULE)
 428 static int marvell_enable;
 429 #else
 430 static int marvell_enable = 1;
 431 #endif
 432 module_param(marvell_enable, int, 0644);
 433 MODULE_PARM_DESC(marvell_enable, "Marvell SATA via AHCI (1 = enabled)");
 434
 435
 436 static void ahci_pci_save_initial_config(struct pci_dev *pdev,
 437                                          struct ahci_host_priv *hpriv)
 438 {
 439         unsigned int force_port_map = 0;
 440         unsigned int mask_port_map = 0;
 441
 442         if (pdev->vendor == PCI_VENDOR_ID_JMICRON && pdev->device == 0x2361) {
 443                 dev_info(&pdev->dev, "JMB361 has only one port\n");
 444                 force_port_map = 1;
 445         }
 446
 447         /*
 448          * Temporary Marvell 6145 hack: PATA port presence
 449          * is asserted through the standard AHCI port
 450          * presence register, as bit 4 (counting from 0)
 451          */
 452         if (hpriv->flags & AHCI_HFLAG_MV_PATA) {
 453                 if (pdev->device == 0x6121)
 454                         mask_port_map = 0x3;
 455                 else
 456                         mask_port_map = 0xf;
 457                 dev_info(&pdev->dev,
 458                           "Disabling your PATA port. Use the boot option 'ahci.marvell_enable=0' to avoid this.\n");
 459         }
 460
 461         ahci_save_initial_config(&pdev->dev, hpriv, force_port_map,
 462                                  mask_port_map);
 463 }
 464
 465 static int ahci_pci_reset_controller(struct ata_host *host)
 466 {
 467         struct pci_dev *pdev = to_pci_dev(host->dev);
 468
 469         ahci_reset_controller(host);
 470
 471         if (pdev->vendor == PCI_VENDOR_ID_INTEL) {
 472                 struct ahci_host_priv *hpriv = host->private_data;
 473                 u16 tmp16;
 474
 475                 /* configure PCS */
 476                 pci_read_config_word(pdev, 0x92, &tmp16);
 477                 if ((tmp16 & hpriv->port_map) != hpriv->port_map) {
 478                         tmp16 |= hpriv->port_map;
 479                         pci_write_config_word(pdev, 0x92, tmp16);
 480                 }
 481         }
 482
 483         return 0;
 484 }
 485
 486 static void ahci_pci_init_controller(struct ata_host *host)
 487 {
 488         struct ahci_host_priv *hpriv = host->private_data;
 489         struct pci_dev *pdev = to_pci_dev(host->dev);
 490         void __iomem *port_mmio;
 491         u32 tmp;
 492         int mv;
 493
 494         if (hpriv->flags & AHCI_HFLAG_MV_PATA) {
 495                 if (pdev->device == 0x6121)
 496                         mv = 2;
 497                 else
 498                         mv = 4;
 499                 port_mmio = __ahci_port_base(host, mv);
 500
 501                 writel(0, port_mmio + PORT_IRQ_MASK);
 502
 503                 /* clear port IRQ */
 504                 tmp = readl(port_mmio + PORT_IRQ_STAT);
 505                 VPRINTK("PORT_IRQ_STAT 0x%x\n", tmp);
 506                 if (tmp)
 507                         writel(tmp, port_mmio + PORT_IRQ_STAT);
 508         }
 509
 510         ahci_init_controller(host);
 511 }
 512
 513 static int ahci_vt8251_hardreset(struct ata_link *link, unsigned int *class,
 514                                  unsigned long deadline)
 515 {
 516         struct ata_port *ap = link->ap;
 517         bool online;
 518         int rc;
 519
 520         DPRINTK("ENTER\n");
 521
 522         ahci_stop_engine(ap);
 523
 524         rc = sata_link_hardreset(link, sata_ehc_deb_timing(&link->eh_context),
 525                                  deadline, &online, NULL);
 526
 527         ahci_start_engine(ap);
 528
 529         DPRINTK("EXIT, rc=%d, class=%u\n", rc, *class);
 530
 531         /* vt8251 doesn't clear BSY on signature FIS reception,
 532          * request follow-up softreset.
 533          */
 534         return online ? -EAGAIN : rc;
 535 }
 536
 537 static int ahci_p5wdh_hardreset(struct ata_link *link, unsigned int *class,
 538                                 unsigned long deadline)
 539 {
 540         struct ata_port *ap = link->ap;
 541         struct ahci_port_priv *pp = ap->private_data;
 542         u8 *d2h_fis = pp->rx_fis + RX_FIS_D2H_REG;
 543         struct ata_taskfile tf;
 544         bool online;
 545         int rc;
 546
 547         ahci_stop_engine(ap);
 548
 549         /* clear D2H reception area to properly wait for D2H FIS */
 550         ata_tf_init(link->device, &tf);
 551         tf.command = 0x80;
 552         ata_tf_to_fis(&tf, 0, 0, d2h_fis);
 553
 554         rc = sata_link_hardreset(link, sata_ehc_deb_timing(&link->eh_context),
 555                                  deadline, &online, NULL);
 556
 557         ahci_start_engine(ap);
 558
 559         /* The pseudo configuration device on SIMG4726 attached to
 560          * ASUS P5W-DH Deluxe doesn't send signature FIS after
 561          * hardreset if no device is attached to the first downstream
 562          * port && the pseudo device locks up on SRST w/ PMP==0.  To
 563          * work around this, wait for !BSY only briefly.  If BSY isn't
 564          * cleared, perform CLO and proceed to IDENTIFY (achieved by
 565          * ATA_LFLAG_NO_SRST and ATA_LFLAG_ASSUME_ATA).
 566          *
 567          * Wait for two seconds.  Devices attached to downstream port
 568          * which can't process the following IDENTIFY after this will
 569          * have to be reset again.  For most cases, this should
 570          * suffice while making probing snappish enough.
 571          */
 572         if (online) {
 573                 rc = ata_wait_after_reset(link, jiffies + 2 * HZ,
 574                                           ahci_check_ready);
 575                 if (rc)
 576                         ahci_kick_engine(ap);
 577         }
 578         return rc;
 579 }
 580
 581 #ifdef CONFIG_PM
 582 static int ahci_pci_device_suspend(struct pci_dev *pdev, pm_message_t mesg)
 583 {
 584         struct ata_host *host = dev_get_drvdata(&pdev->dev);
 585         struct ahci_host_priv *hpriv = host->private_data;
 586         void __iomem *mmio = hpriv->mmio;
 587         u32 ctl;
 588
 589         if (mesg.event & PM_EVENT_SUSPEND &&
 590             hpriv->flags & AHCI_HFLAG_NO_SUSPEND) {
 591                 dev_err(&pdev->dev,
 592                         "BIOS update required for suspend/resume\n");
 593                 return -EIO;
 594         }
 595
 596         if (mesg.event & PM_EVENT_SLEEP) {
 597                 /* AHCI spec rev1.1 section 8.3.3:
 598                  * Software must disable interrupts prior to requesting a
 599                  * transition of the HBA to D3 state.
 600                  */
 601                 ctl = readl(mmio + HOST_CTL);
 602                 ctl &= ~HOST_IRQ_EN;
 603                 writel(ctl, mmio + HOST_CTL);
 604                 readl(mmio + HOST_CTL); /* flush */
 605         }
 606
 607         return ata_pci_device_suspend(pdev, mesg);
 608 }
 609
 610 static int ahci_pci_device_resume(struct pci_dev *pdev)
 611 {
 612         struct ata_host *host = dev_get_drvdata(&pdev->dev);
 613         int rc;
 614
 615         rc = ata_pci_device_do_resume(pdev);
 616         if (rc)
 617                 return rc;
 618
 619         if (pdev->dev.power.power_state.event == PM_EVENT_SUSPEND) {
 620                 rc = ahci_pci_reset_controller(host);
 621                 if (rc)
 622                         return rc;
 623
 624                 ahci_pci_init_controller(host);
 625         }
 626
 627         ata_host_resume(host);
 628
 629         return 0;
 630 }
 631 #endif
 632
 633 static int ahci_configure_dma_masks(struct pci_dev *pdev, int using_dac)
 634 {
 635         int rc;
 636
 637         /*
 638          * If the device fixup already set the dma_mask to some non-standard
 639          * value, don't extend it here. This happens on STA2X11, for example.
 640          */
 641         if (pdev->dma_mask && pdev->dma_mask < DMA_BIT_MASK(32))
 642                 return 0;
 643
 644         if (using_dac &&
 645             !pci_set_dma_mask(pdev, DMA_BIT_MASK(64))) {
 646                 rc = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(64));
 647                 if (rc) {
 648                         rc = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(32));
 649                         if (rc) {
 650                                 dev_err(&pdev->dev,
 651                                         "64-bit DMA enable failed\n");
 652                                 return rc;
 653                         }
 654                 }
 655         } else {
 656                 rc = pci_set_dma_mask(pdev, DMA_BIT_MASK(32));
 657                 if (rc) {
 658                         dev_err(&pdev->dev, "32-bit DMA enable failed\n");
 659                         return rc;
 660                 }
 661                 rc = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(32));
 662                 if (rc) {
 663                         dev_err(&pdev->dev,
 664                                 "32-bit consistent DMA enable failed\n");
 665                         return rc;
 666                 }
 667         }
 668         return 0;
 669 }
 670
 671 static void ahci_pci_print_info(struct ata_host *host)
 672 {
 673         struct pci_dev *pdev = to_pci_dev(host->dev);
 674         u16 cc;
 675         const char *scc_s;
 676
 677         pci_read_config_word(pdev, 0x0a, &cc);
 678         if (cc == PCI_CLASS_STORAGE_IDE)
 679                 scc_s = "IDE";
 680         else if (cc == PCI_CLASS_STORAGE_SATA)
 681                 scc_s = "SATA";
 682         else if (cc == PCI_CLASS_STORAGE_RAID)
 683                 scc_s = "RAID";
 684         else
 685                 scc_s = "unknown";
 686
 687         ahci_print_info(host, scc_s);
 688 }
 689
 690 /* On ASUS P5W DH Deluxe, the second port of PCI device 00:1f.2 is
 691  * hardwired to on-board SIMG 4726.  The chipset is ICH8 and doesn't
 692  * support PMP and the 4726 either directly exports the device
 693  * attached to the first downstream port or acts as a hardware storage
 694  * controller and emulate a single ATA device (can be RAID 0/1 or some
 695  * other configuration).
 696  *
 697  * When there's no device attached to the first downstream port of the
 698  * 4726, "Config Disk" appears, which is a pseudo ATA device to
 699  * configure the 4726.  However, ATA emulation of the device is very
 700  * lame.  It doesn't send signature D2H Reg FIS after the initial
 701  * hardreset, pukes on SRST w/ PMP==0 and has bunch of other issues.
 702  *
 703  * The following function works around the problem by always using
 704  * hardreset on the port and not depending on receiving signature FIS
 705  * afterward.  If signature FIS isn't received soon, ATA class is
 706  * assumed without follow-up softreset.
 707  */
 708 static void ahci_p5wdh_workaround(struct ata_host *host)
 709 {
 710         static struct dmi_system_id sysids[] = {
 711                 {
 712                         .ident = "P5W DH Deluxe",
 713                         .matches = {
 714                                 DMI_MATCH(DMI_SYS_VENDOR,
 715                                           "ASUSTEK COMPUTER INC"),
 716                                 DMI_MATCH(DMI_PRODUCT_NAME, "P5W DH Deluxe"),
 717                         },
 718                 },
 719                 { }
 720         };
 721         struct pci_dev *pdev = to_pci_dev(host->dev);
 722
 723         if (pdev->bus->number == 0 && pdev->devfn == PCI_DEVFN(0x1f, 2) &&
 724             dmi_check_system(sysids)) {
 725                 struct ata_port *ap = host->ports[1];
 726
 727                 dev_info(&pdev->dev,
 728                          "enabling ASUS P5W DH Deluxe on-board SIMG4726 workaround\n");
 729
 730                 ap->ops = &ahci_p5wdh_ops;
 731                 ap->link.flags |= ATA_LFLAG_NO_SRST | ATA_LFLAG_ASSUME_ATA;
 732         }
 733 }
 734
 735 /* only some SB600 ahci controllers can do 64bit DMA */
 736 static bool ahci_sb600_enable_64bit(struct pci_dev *pdev)
 737 {
 738         static const struct dmi_system_id sysids[] = {
 739                 /*
 740                  * The oldest version known to be broken is 0901 and
 741                  * working is 1501 which was released on 2007-10-26.
 742                  * Enable 64bit DMA on 1501 and anything newer.
 743                  *
 744                  * Please read bko#9412 for more info.
 745                  */
 746                 {
 747                         .ident = "ASUS M2A-VM",
 748                         .matches = {
 749                                 DMI_MATCH(DMI_BOARD_VENDOR,
 750                                           "ASUSTeK Computer INC."),
 751                                 DMI_MATCH(DMI_BOARD_NAME, "M2A-VM"),
 752                         },
 753                         .driver_data = "20071026",      /* yyyymmdd */
 754                 },
 755                 /*
 756                  * All BIOS versions for the MSI K9A2 Platinum (MS-7376)
 757                  * support 64bit DMA.
 758                  *
 759                  * BIOS versions earlier than 1.5 had the Manufacturer DMI
 760                  * fields as "MICRO-STAR INTERANTIONAL CO.,LTD".
 761                  * This spelling mistake was fixed in BIOS version 1.5, so
 762                  * 1.5 and later have the Manufacturer as
 763                  * "MICRO-STAR INTERNATIONAL CO.,LTD".
 764                  * So try to match on DMI_BOARD_VENDOR of "MICRO-STAR INTER".
 765                  *
 766                  * BIOS versions earlier than 1.9 had a Board Product Name
 767                  * DMI field of "MS-7376". This was changed to be
 768                  * "K9A2 Platinum (MS-7376)" in version 1.9, but we can still
 769                  * match on DMI_BOARD_NAME of "MS-7376".
 770                  */
 771                 {
 772                         .ident = "MSI K9A2 Platinum",
 773                         .matches = {
 774                                 DMI_MATCH(DMI_BOARD_VENDOR,
 775                                           "MICRO-STAR INTER"),
 776                                 DMI_MATCH(DMI_BOARD_NAME, "MS-7376"),
 777                         },
 778                 },
 779                 /*
 780                  * All BIOS versions for the MSI K9AGM2 (MS-7327) support
 781                  * 64bit DMA.
 782                  *
 783                  * This board also had the typo mentioned above in the
 784                  * Manufacturer DMI field (fixed in BIOS version 1.5), so
 785                  * match on DMI_BOARD_VENDOR of "MICRO-STAR INTER" again.
 786                  */
 787                 {
 788                         .ident = "MSI K9AGM2",
 789                         .matches = {
 790                                 DMI_MATCH(DMI_BOARD_VENDOR,
 791                                           "MICRO-STAR INTER"),
 792                                 DMI_MATCH(DMI_BOARD_NAME, "MS-7327"),
 793                         },
 794                 },
 795                 /*
 796                  * All BIOS versions for the Asus M3A support 64bit DMA.
 797                  * (all release versions from 0301 to 1206 were tested)
 798                  */
 799                 {
 800                         .ident = "ASUS M3A",
 801                         .matches = {
 802                                 DMI_MATCH(DMI_BOARD_VENDOR,
 803                                           "ASUSTeK Computer INC."),
 804                                 DMI_MATCH(DMI_BOARD_NAME, "M3A"),
 805                         },
 806                 },
 807                 { }
 808         };
 809         const struct dmi_system_id *match;
 810         int year, month, date;
 811         char buf[9];
 812
 813         match = dmi_first_match(sysids);
 814         if (pdev->bus->number != 0 || pdev->devfn != PCI_DEVFN(0x12, 0) ||
 815             !match)
 816                 return false;
 817
 818         if (!match->driver_data)
 819                 goto enable_64bit;
 820
 821         dmi_get_date(DMI_BIOS_DATE, &year, &month, &date);
 822         snprintf(buf, sizeof(buf), "%04d%02d%02d", year, month, date);
 823
 824         if (strcmp(buf, match->driver_data) >= 0)
 825                 goto enable_64bit;
 826         else {
 827                 dev_warn(&pdev->dev,
 828                          "%s: BIOS too old, forcing 32bit DMA, update BIOS\n",
 829                          match->ident);
 830                 return false;
 831         }
 832
 833 enable_64bit:
 834         dev_warn(&pdev->dev, "%s: enabling 64bit DMA\n", match->ident);
 835         return true;
 836 }
 837
 838 static bool ahci_broken_system_poweroff(struct pci_dev *pdev)
 839 {
 840         static const struct dmi_system_id broken_systems[] = {
 841                 {
 842                         .ident = "HP Compaq nx6310",
 843                         .matches = {
 844                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
 845                                 DMI_MATCH(DMI_PRODUCT_NAME, "HP Compaq nx6310"),
 846                         },
 847                         /* PCI slot number of the controller */
 848                         .driver_data = (void *)0x1FUL,
 849                 },
 850                 {
 851                         .ident = "HP Compaq 6720s",
 852                         .matches = {
 853                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
 854                                 DMI_MATCH(DMI_PRODUCT_NAME, "HP Compaq 6720s"),
 855                         },
 856                         /* PCI slot number of the controller */
 857                         .driver_data = (void *)0x1FUL,
 858                 },
 859
 860                 { }     /* terminate list */
 861         };
 862         const struct dmi_system_id *dmi = dmi_first_match(broken_systems);
 863
 864         if (dmi) {
 865                 unsigned long slot = (unsigned long)dmi->driver_data;
 866                 /* apply the quirk only to on-board controllers */
 867                 return slot == PCI_SLOT(pdev->devfn);
 868         }
 869
 870         return false;
 871 }
 872
 873 static bool ahci_broken_suspend(struct pci_dev *pdev)
 874 {
 875         static const struct dmi_system_id sysids[] = {
 876                 /*
 877                  * On HP dv[4-6] and HDX18 with earlier BIOSen, link
 878                  * to the harddisk doesn't become online after
 879                  * resuming from STR.  Warn and fail suspend.
 880                  *
 881                  * http://bugzilla.kernel.org/show_bug.cgi?id=12276
 882                  *
 883                  * Use dates instead of versions to match as HP is
 884                  * apparently recycling both product and version
 885                  * strings.
 886                  *
 887                  * http://bugzilla.kernel.org/show_bug.cgi?id=15462
 888                  */
 889                 {
 890                         .ident = "dv4",
 891                         .matches = {
 892                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
 893                                 DMI_MATCH(DMI_PRODUCT_NAME,
 894                                           "HP Pavilion dv4 Notebook PC"),
 895                         },
 896                         .driver_data = "20090105",      /* F.30 */
 897                 },
 898                 {
 899                         .ident = "dv5",
 900                         .matches = {
 901                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
 902                                 DMI_MATCH(DMI_PRODUCT_NAME,
 903                                           "HP Pavilion dv5 Notebook PC"),
 904                         },
 905                         .driver_data = "20090506",      /* F.16 */
 906                 },
 907                 {
 908                         .ident = "dv6",
 909                         .matches = {
 910                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
 911                                 DMI_MATCH(DMI_PRODUCT_NAME,
 912                                           "HP Pavilion dv6 Notebook PC"),
 913                         },
 914                         .driver_data = "20090423",      /* F.21 */
 915                 },
 916                 {
 917                         .ident = "HDX18",
 918                         .matches = {
 919                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
 920                                 DMI_MATCH(DMI_PRODUCT_NAME,
 921                                           "HP HDX18 Notebook PC"),
 922                         },
 923                         .driver_data = "20090430",      /* F.23 */
 924                 },
 925                 /*
 926                  * Acer eMachines G725 has the same problem.  BIOS
 927                  * V1.03 is known to be broken.  V3.04 is known to
 928                  * work.  Between, there are V1.06, V2.06 and V3.03
 929                  * that we don't have much idea about.  For now,
 930                  * blacklist anything older than V3.04.
 931                  *
 932                  * http://bugzilla.kernel.org/show_bug.cgi?id=15104
 933                  */
 934                 {
 935                         .ident = "G725",
 936                         .matches = {
 937                                 DMI_MATCH(DMI_SYS_VENDOR, "eMachines"),
 938                                 DMI_MATCH(DMI_PRODUCT_NAME, "eMachines G725"),
 939                         },
 940                         .driver_data = "20091216",      /* V3.04 */
 941                 },
 942                 { }     /* terminate list */
 943         };
 944         const struct dmi_system_id *dmi = dmi_first_match(sysids);
 945         int year, month, date;
 946         char buf[9];
 947
 948         if (!dmi || pdev->bus->number || pdev->devfn != PCI_DEVFN(0x1f, 2))
 949                 return false;
 950
 951         dmi_get_date(DMI_BIOS_DATE, &year, &month, &date);
 952         snprintf(buf, sizeof(buf), "%04d%02d%02d", year, month, date);
 953
 954         return strcmp(buf, dmi->driver_data) < 0;
 955 }
 956
 957 static bool ahci_broken_online(struct pci_dev *pdev)
 958 {
 959 #define ENCODE_BUSDEVFN(bus, slot, func)                        \
 960         (void *)(unsigned long)(((bus) << 8) | PCI_DEVFN((slot), (func)))
 961         static const struct dmi_system_id sysids[] = {
 962                 /*
 963                  * There are several gigabyte boards which use
 964                  * SIMG5723s configured as hardware RAID.  Certain
 965                  * 5723 firmware revisions shipped there keep the link
 966                  * online but fail to answer properly to SRST or
 967                  * IDENTIFY when no device is attached downstream
 968                  * causing libata to retry quite a few times leading
 969                  * to excessive detection delay.
 970                  *
 971                  * As these firmwares respond to the second reset try
 972                  * with invalid device signature, considering unknown
 973                  * sig as offline works around the problem acceptably.
 974                  */
 975                 {
 976                         .ident = "EP45-DQ6",
 977                         .matches = {
 978                                 DMI_MATCH(DMI_BOARD_VENDOR,
 979                                           "Gigabyte Technology Co., Ltd."),
 980                                 DMI_MATCH(DMI_BOARD_NAME, "EP45-DQ6"),
 981                         },
 982                         .driver_data = ENCODE_BUSDEVFN(0x0a, 0x00, 0),
 983                 },
 984                 {
 985                         .ident = "EP45-DS5",
 986                         .matches = {
 987                                 DMI_MATCH(DMI_BOARD_VENDOR,
 988                                           "Gigabyte Technology Co., Ltd."),
 989                                 DMI_MATCH(DMI_BOARD_NAME, "EP45-DS5"),
 990                         },
 991                         .driver_data = ENCODE_BUSDEVFN(0x03, 0x00, 0),
 992                 },
 993                 { }     /* terminate list */
 994         };
 995 #undef ENCODE_BUSDEVFN
 996         const struct dmi_system_id *dmi = dmi_first_match(sysids);
 997         unsigned int val;
 998
 999         if (!dmi)
1000                 return false;
1001
1002         val = (unsigned long)dmi->driver_data;
1003
1004         return pdev->bus->number == (val >> 8) && pdev->devfn == (val & 0xff);
1005 }
1006
1007 #ifdef CONFIG_ATA_ACPI
1008 static void ahci_gtf_filter_workaround(struct ata_host *host)
1009 {
1010         static const struct dmi_system_id sysids[] = {
1011                 /*
1012                  * Aspire 3810T issues a bunch of SATA enable commands
1013                  * via _GTF including an invalid one and one which is
1014                  * rejected by the device.  Among the successful ones
1015                  * is FPDMA non-zero offset enable which when enabled
1016                  * only on the drive side leads to NCQ command
1017                  * failures.  Filter it out.
1018                  */
1019                 {
1020                         .ident = "Aspire 3810T",
1021                         .matches = {
1022                                 DMI_MATCH(DMI_SYS_VENDOR, "Acer"),
1023                                 DMI_MATCH(DMI_PRODUCT_NAME, "Aspire 3810T"),
1024                         },
1025                         .driver_data = (void *)ATA_ACPI_FILTER_FPDMA_OFFSET,
1026                 },
1027                 { }
1028         };
1029         const struct dmi_system_id *dmi = dmi_first_match(sysids);
1030         unsigned int filter;
1031         int i;
1032
1033         if (!dmi)
1034                 return;
1035
1036         filter = (unsigned long)dmi->driver_data;
1037         dev_info(host->dev, "applying extra ACPI _GTF filter 0x%x for %s\n",
1038                  filter, dmi->ident);
1039
1040         for (i = 0; i < host->n_ports; i++) {
1041                 struct ata_port *ap = host->ports[i];
1042                 struct ata_link *link;
1043                 struct ata_device *dev;
1044
1045                 ata_for_each_link(link, ap, EDGE)
1046                         ata_for_each_dev(dev, link, ALL)
1047                                 dev->gtf_filter |= filter;
1048         }
1049 }
1050 #else
1051 static inline void ahci_gtf_filter_workaround(struct ata_host *host)
1052 {}
1053 #endif
1054
1055 static int ahci_init_one(struct pci_dev *pdev, const struct pci_device_id *ent)
1056 {
1057         unsigned int board_id = ent->driver_data;
1058         struct ata_port_info pi = ahci_port_info[board_id];
1059         const struct ata_port_info *ppi[] = { &pi, NULL };
1060         struct device *dev = &pdev->dev;
1061         struct ahci_host_priv *hpriv;
1062         struct ata_host *host;
1063         int n_ports, i, rc;
1064         int ahci_pci_bar = AHCI_PCI_BAR_STANDARD;
1065
1066         VPRINTK("ENTER\n");
1067
1068         WARN_ON((int)ATA_MAX_QUEUE > AHCI_MAX_CMDS);
1069
1070         ata_print_version_once(&pdev->dev, DRV_VERSION);
1071
1072         /* The AHCI driver can only drive the SATA ports, the PATA driver
1073            can drive them all so if both drivers are selected make sure
1074            AHCI stays out of the way */
1075         if (pdev->vendor == PCI_VENDOR_ID_MARVELL && !marvell_enable)
1076                 return -ENODEV;
1077
1078         /*
1079          * For some reason, MCP89 on MacBook 7,1 doesn't work with
1080          * ahci, use ata_generic instead.
1081          */
1082         if (pdev->vendor == PCI_VENDOR_ID_NVIDIA &&
1083             pdev->device == PCI_DEVICE_ID_NVIDIA_NFORCE_MCP89_SATA &&
1084             pdev->subsystem_vendor == PCI_VENDOR_ID_APPLE &&
1085             pdev->subsystem_device == 0xcb89)
1086                 return -ENODEV;
1087
1088         /* Promise's PDC42819 is a SAS/SATA controller that has an AHCI mode.
1089          * At the moment, we can only use the AHCI mode. Let the users know
1090          * that for SAS drives they're out of luck.
1091          */
1092         if (pdev->vendor == PCI_VENDOR_ID_PROMISE)
1093                 dev_info(&pdev->dev,
1094                          "PDC42819 can only drive SATA devices with this driver\n");
1095
1096         /* The Connext uses non-standard BAR */
1097         if (pdev->vendor == PCI_VENDOR_ID_STMICRO && pdev->device == 0xCC06)
1098                 ahci_pci_bar = AHCI_PCI_BAR_STA2X11;
1099
1100         /* acquire resources */
1101         rc = pcim_enable_device(pdev);
1102         if (rc)
1103                 return rc;
1104
1105         /* AHCI controllers often implement SFF compatible interface.
1106          * Grab all PCI BARs just in case.
1107          */
1108         rc = pcim_iomap_regions_request_all(pdev, 1 << ahci_pci_bar, DRV_NAME);
1109         if (rc == -EBUSY)
1110                 pcim_pin_device(pdev);
1111         if (rc)
1112                 return rc;
1113
1114         if (pdev->vendor == PCI_VENDOR_ID_INTEL &&
1115             (pdev->device == 0x2652 || pdev->device == 0x2653)) {
1116                 u8 map;
1117
1118                 /* ICH6s share the same PCI ID for both piix and ahci
1119                  * modes.  Enabling ahci mode while MAP indicates
1120                  * combined mode is a bad idea.  Yield to ata_piix.
1121                  */
1122                 pci_read_config_byte(pdev, ICH_MAP, &map);
1123                 if (map & 0x3) {
1124                         dev_info(&pdev->dev,
1125                                  "controller is in combined mode, can't enable AHCI mode\n");
1126                         return -ENODEV;
1127                 }
1128         }
1129
1130         hpriv = devm_kzalloc(dev, sizeof(*hpriv), GFP_KERNEL);
1131         if (!hpriv)
1132                 return -ENOMEM;
1133         hpriv->flags |= (unsigned long)pi.private_data;
1134
1135         /* MCP65 revision A1 and A2 can't do MSI */
1136         if (board_id == board_ahci_mcp65 &&
1137             (pdev->revision == 0xa1 || pdev->revision == 0xa2))
1138                 hpriv->flags |= AHCI_HFLAG_NO_MSI;
1139
1140         /* SB800 does NOT need the workaround to ignore SERR_INTERNAL */
1141         if (board_id == board_ahci_sb700 && pdev->revision >= 0x40)
1142                 hpriv->flags &= ~AHCI_HFLAG_IGN_SERR_INTERNAL;
1143
1144         /* only some SB600s can do 64bit DMA */
1145         if (ahci_sb600_enable_64bit(pdev))
1146                 hpriv->flags &= ~AHCI_HFLAG_32BIT_ONLY;
1147
1148         if ((hpriv->flags & AHCI_HFLAG_NO_MSI) || pci_enable_msi(pdev))
1149                 pci_intx(pdev, 1);
1150
1151         hpriv->mmio = pcim_iomap_table(pdev)[ahci_pci_bar];
1152
1153         /* save initial config */
1154         ahci_pci_save_initial_config(pdev, hpriv);
1155
1156         /* prepare host */
1157         if (hpriv->cap & HOST_CAP_NCQ) {
1158                 pi.flags |= ATA_FLAG_NCQ;
1159                 /*
1160                  * Auto-activate optimization is supposed to be
1161                  * supported on all AHCI controllers indicating NCQ
1162                  * capability, but it seems to be broken on some
1163                  * chipsets including NVIDIAs.
1164                  */
1165                 if (!(hpriv->flags & AHCI_HFLAG_NO_FPDMA_AA))
1166                         pi.flags |= ATA_FLAG_FPDMA_AA;
1167         }
1168
1169         if (hpriv->cap & HOST_CAP_PMP)
1170                 pi.flags |= ATA_FLAG_PMP;
1171
1172         ahci_set_em_messages(hpriv, &pi);
1173
1174         if (ahci_broken_system_poweroff(pdev)) {
1175                 pi.flags |= ATA_FLAG_NO_POWEROFF_SPINDOWN;
1176                 dev_info(&pdev->dev,
1177                         "quirky BIOS, skipping spindown on poweroff\n");
1178         }
1179
1180         if (ahci_broken_suspend(pdev)) {
1181                 hpriv->flags |= AHCI_HFLAG_NO_SUSPEND;
1182                 dev_warn(&pdev->dev,
1183                          "BIOS update required for suspend/resume\n");
1184         }
1185
1186         if (ahci_broken_online(pdev)) {
1187                 hpriv->flags |= AHCI_HFLAG_SRST_TOUT_IS_OFFLINE;
1188                 dev_info(&pdev->dev,
1189                          "online status unreliable, applying workaround\n");
1190         }
1191
1192         /* CAP.NP sometimes indicate the index of the last enabled
1193          * port, at other times, that of the last possible port, so
1194          * determining the maximum port number requires looking at
1195          * both CAP.NP and port_map.
1196          */
1197         n_ports = max(ahci_nr_ports(hpriv->cap), fls(hpriv->port_map));
1198
1199         host = ata_host_alloc_pinfo(&pdev->dev, ppi, n_ports);
1200         if (!host)
1201                 return -ENOMEM;
1202         host->private_data = hpriv;
1203
1204         if (!(hpriv->cap & HOST_CAP_SSS) || ahci_ignore_sss)
1205                 host->flags |= ATA_HOST_PARALLEL_SCAN;
1206         else
1207                 printk(KERN_INFO "ahci: SSS flag set, parallel bus scan disabled\n");
1208
1209         if (pi.flags & ATA_FLAG_EM)
1210                 ahci_reset_em(host);
1211
1212         for (i = 0; i < host->n_ports; i++) {
1213                 struct ata_port *ap = host->ports[i];
1214
1215                 ata_port_pbar_desc(ap, ahci_pci_bar, -1, "abar");
1216                 ata_port_pbar_desc(ap, ahci_pci_bar,
1217                                    0x100 + ap->port_no * 0x80, "port");
1218
1219                 /* set enclosure management message type */
1220                 if (ap->flags & ATA_FLAG_EM)
1221                         ap->em_message_type = hpriv->em_msg_type;
1222
1223
1224                 /* disabled/not-implemented port */
1225                 if (!(hpriv->port_map & (1 << i)))
1226                         ap->ops = &ata_dummy_port_ops;
1227         }
1228
1229         /* apply workaround for ASUS P5W DH Deluxe mainboard */
1230         ahci_p5wdh_workaround(host);
1231
1232         /* apply gtf filter quirk */
1233         ahci_gtf_filter_workaround(host);
1234
1235         /* initialize adapter */
1236         rc = ahci_configure_dma_masks(pdev, hpriv->cap & HOST_CAP_64);
1237         if (rc)
1238                 return rc;
1239
1240         rc = ahci_pci_reset_controller(host);
1241         if (rc)
1242                 return rc;
1243
1244         ahci_pci_init_controller(host);
1245         ahci_pci_print_info(host);
1246
1247         pci_set_master(pdev);
1248         return ata_host_activate(host, pdev->irq, ahci_interrupt, IRQF_SHARED,
1249                                  &ahci_sht);
1250 }
1251
1252 module_pci_driver(ahci_pci_driver);
1253
1254 MODULE_AUTHOR("Jeff Garzik");
1255 MODULE_DESCRIPTION("AHCI SATA low-level driver");
1256 MODULE_LICENSE("GPL");
1257 MODULE_DEVICE_TABLE(pci, ahci_pci_tbl);
1258 MODULE_VERSION(DRV_VERSION);