drivers/ata/ahci.c

   1 /*
   2  *  ahci.c - AHCI SATA support
   3  *
   4  *  Maintained by:  Jeff Garzik <jgarzik@pobox.com>
   5  *                  Please ALWAYS copy linux-ide@vger.kernel.org
   6  *                  on emails.
   7  *
   8  *  Copyright 2004-2005 Red Hat, Inc.
   9  *
  10  *
  11  *  This program is free software; you can redistribute it and/or modify
  12  *  it under the terms of the GNU General Public License as published by
  13  *  the Free Software Foundation; either version 2, or (at your option)
  14  *  any later version.
  15  *
  16  *  This program is distributed in the hope that it will be useful,
  17  *  but WITHOUT ANY WARRANTY; without even the implied warranty of
  18  *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  19  *  GNU General Public License for more details.
  20  *
  21  *  You should have received a copy of the GNU General Public License
  22  *  along with this program; see the file COPYING.  If not, write to
  23  *  the Free Software Foundation, 675 Mass Ave, Cambridge, MA 02139, USA.
  24  *
  25  *
  26  * libata documentation is available via 'make {ps|pdf}docs',
  27  * as Documentation/DocBook/libata.*
  28  *
  29  * AHCI hardware documentation:
  30  * http://www.intel.com/technology/serialata/pdf/rev1_0.pdf
  31  * http://www.intel.com/technology/serialata/pdf/rev1_1.pdf
  32  *
  33  */
  34
  35 #include <linux/kernel.h>
  36 #include <linux/module.h>
  37 #include <linux/pci.h>
  38 #include <linux/init.h>
  39 #include <linux/blkdev.h>
  40 #include <linux/delay.h>
  41 #include <linux/interrupt.h>
  42 #include <linux/dma-mapping.h>
  43 #include <linux/device.h>
  44 #include <linux/dmi.h>
  45 #include <linux/gfp.h>
  46 #include <scsi/scsi_host.h>
  47 #include <scsi/scsi_cmnd.h>
  48 #include <linux/libata.h>
  49 #include "ahci.h"
  50
  51 #define DRV_NAME        "ahci"
  52 #define DRV_VERSION     "3.0"
  53
  54 enum {
  55         AHCI_PCI_BAR_STA2X11    = 0,
  56         AHCI_PCI_BAR_ENMOTUS    = 2,
  57         AHCI_PCI_BAR_STANDARD   = 5,
  58 };
  59
  60 enum board_ids {
  61         /* board IDs by feature in alphabetical order */
  62         board_ahci,
  63         board_ahci_ign_iferr,
  64         board_ahci_nosntf,
  65         board_ahci_yes_fbs,
  66
  67         /* board IDs for specific chipsets in alphabetical order */
  68         board_ahci_mcp65,
  69         board_ahci_mcp77,
  70         board_ahci_mcp89,
  71         board_ahci_mv,
  72         board_ahci_sb600,
  73         board_ahci_sb700,       /* for SB700 and SB800 */
  74         board_ahci_vt8251,
  75
  76         /* aliases */
  77         board_ahci_mcp_linux    = board_ahci_mcp65,
  78         board_ahci_mcp67        = board_ahci_mcp65,
  79         board_ahci_mcp73        = board_ahci_mcp65,
  80         board_ahci_mcp79        = board_ahci_mcp77,
  81 };
  82
  83 static int ahci_init_one(struct pci_dev *pdev, const struct pci_device_id *ent);
  84 static int ahci_vt8251_hardreset(struct ata_link *link, unsigned int *class,
  85                                  unsigned long deadline);
  86 static int ahci_p5wdh_hardreset(struct ata_link *link, unsigned int *class,
  87                                 unsigned long deadline);
  88 #ifdef CONFIG_PM
  89 static int ahci_pci_device_suspend(struct pci_dev *pdev, pm_message_t mesg);
  90 static int ahci_pci_device_resume(struct pci_dev *pdev);
  91 #endif
  92
  93 static struct scsi_host_template ahci_sht = {
  94         AHCI_SHT("ahci"),
  95 };
  96
  97 static struct ata_port_operations ahci_vt8251_ops = {
  98         .inherits               = &ahci_ops,
  99         .hardreset              = ahci_vt8251_hardreset,
 100 };
 101
 102 static struct ata_port_operations ahci_p5wdh_ops = {
 103         .inherits               = &ahci_ops,
 104         .hardreset              = ahci_p5wdh_hardreset,
 105 };
 106
 107 #define AHCI_HFLAGS(flags)      .private_data   = (void *)(flags)
 108
 109 static const struct ata_port_info ahci_port_info[] = {
 110         /* by features */
 111         [board_ahci] =
 112         {
 113                 .flags          = AHCI_FLAG_COMMON,
 114                 .pio_mask       = ATA_PIO4,
 115                 .udma_mask      = ATA_UDMA6,
 116                 .port_ops       = &ahci_ops,
 117         },
 118         [board_ahci_ign_iferr] =
 119         {
 120                 AHCI_HFLAGS     (AHCI_HFLAG_IGN_IRQ_IF_ERR),
 121                 .flags          = AHCI_FLAG_COMMON,
 122                 .pio_mask       = ATA_PIO4,
 123                 .udma_mask      = ATA_UDMA6,
 124                 .port_ops       = &ahci_ops,
 125         },
 126         [board_ahci_nosntf] =
 127         {
 128                 AHCI_HFLAGS     (AHCI_HFLAG_NO_SNTF),
 129                 .flags          = AHCI_FLAG_COMMON,
 130                 .pio_mask       = ATA_PIO4,
 131                 .udma_mask      = ATA_UDMA6,
 132                 .port_ops       = &ahci_ops,
 133         },
 134         [board_ahci_yes_fbs] =
 135         {
 136                 AHCI_HFLAGS     (AHCI_HFLAG_YES_FBS),
 137                 .flags          = AHCI_FLAG_COMMON,
 138                 .pio_mask       = ATA_PIO4,
 139                 .udma_mask      = ATA_UDMA6,
 140                 .port_ops       = &ahci_ops,
 141         },
 142         /* by chipsets */
 143         [board_ahci_mcp65] =
 144         {
 145                 AHCI_HFLAGS     (AHCI_HFLAG_NO_FPDMA_AA | AHCI_HFLAG_NO_PMP |
 146                                  AHCI_HFLAG_YES_NCQ),
 147                 .flags          = AHCI_FLAG_COMMON | ATA_FLAG_NO_DIPM,
 148                 .pio_mask       = ATA_PIO4,
 149                 .udma_mask      = ATA_UDMA6,
 150                 .port_ops       = &ahci_ops,
 151         },
 152         [board_ahci_mcp77] =
 153         {
 154                 AHCI_HFLAGS     (AHCI_HFLAG_NO_FPDMA_AA | AHCI_HFLAG_NO_PMP),
 155                 .flags          = AHCI_FLAG_COMMON,
 156                 .pio_mask       = ATA_PIO4,
 157                 .udma_mask      = ATA_UDMA6,
 158                 .port_ops       = &ahci_ops,
 159         },
 160         [board_ahci_mcp89] =
 161         {
 162                 AHCI_HFLAGS     (AHCI_HFLAG_NO_FPDMA_AA),
 163                 .flags          = AHCI_FLAG_COMMON,
 164                 .pio_mask       = ATA_PIO4,
 165                 .udma_mask      = ATA_UDMA6,
 166                 .port_ops       = &ahci_ops,
 167         },
 168         [board_ahci_mv] =
 169         {
 170                 AHCI_HFLAGS     (AHCI_HFLAG_NO_NCQ | AHCI_HFLAG_NO_MSI |
 171                                  AHCI_HFLAG_MV_PATA | AHCI_HFLAG_NO_PMP),
 172                 .flags          = ATA_FLAG_SATA | ATA_FLAG_PIO_DMA,
 173                 .pio_mask       = ATA_PIO4,
 174                 .udma_mask      = ATA_UDMA6,
 175                 .port_ops       = &ahci_ops,
 176         },
 177         [board_ahci_sb600] =
 178         {
 179                 AHCI_HFLAGS     (AHCI_HFLAG_IGN_SERR_INTERNAL |
 180                                  AHCI_HFLAG_NO_MSI | AHCI_HFLAG_SECT255 |
 181                                  AHCI_HFLAG_32BIT_ONLY),
 182                 .flags          = AHCI_FLAG_COMMON,
 183                 .pio_mask       = ATA_PIO4,
 184                 .udma_mask      = ATA_UDMA6,
 185                 .port_ops       = &ahci_pmp_retry_srst_ops,
 186         },
 187         [board_ahci_sb700] =    /* for SB700 and SB800 */
 188         {
 189                 AHCI_HFLAGS     (AHCI_HFLAG_IGN_SERR_INTERNAL),
 190                 .flags          = AHCI_FLAG_COMMON,
 191                 .pio_mask       = ATA_PIO4,
 192                 .udma_mask      = ATA_UDMA6,
 193                 .port_ops       = &ahci_pmp_retry_srst_ops,
 194         },
 195         [board_ahci_vt8251] =
 196         {
 197                 AHCI_HFLAGS     (AHCI_HFLAG_NO_NCQ | AHCI_HFLAG_NO_PMP),
 198                 .flags          = AHCI_FLAG_COMMON,
 199                 .pio_mask       = ATA_PIO4,
 200                 .udma_mask      = ATA_UDMA6,
 201                 .port_ops       = &ahci_vt8251_ops,
 202         },
 203 };
 204
 205 static const struct pci_device_id ahci_pci_tbl[] = {
 206         /* Intel */
 207         { PCI_VDEVICE(INTEL, 0x2652), board_ahci }, /* ICH6 */
 208         { PCI_VDEVICE(INTEL, 0x2653), board_ahci }, /* ICH6M */
 209         { PCI_VDEVICE(INTEL, 0x27c1), board_ahci }, /* ICH7 */
 210         { PCI_VDEVICE(INTEL, 0x27c5), board_ahci }, /* ICH7M */
 211         { PCI_VDEVICE(INTEL, 0x27c3), board_ahci }, /* ICH7R */
 212         { PCI_VDEVICE(AL, 0x5288), board_ahci_ign_iferr }, /* ULi M5288 */
 213         { PCI_VDEVICE(INTEL, 0x2681), board_ahci }, /* ESB2 */
 214         { PCI_VDEVICE(INTEL, 0x2682), board_ahci }, /* ESB2 */
 215         { PCI_VDEVICE(INTEL, 0x2683), board_ahci }, /* ESB2 */
 216         { PCI_VDEVICE(INTEL, 0x27c6), board_ahci }, /* ICH7-M DH */
 217         { PCI_VDEVICE(INTEL, 0x2821), board_ahci }, /* ICH8 */
 218         { PCI_VDEVICE(INTEL, 0x2822), board_ahci_nosntf }, /* ICH8 */
 219         { PCI_VDEVICE(INTEL, 0x2824), board_ahci }, /* ICH8 */
 220         { PCI_VDEVICE(INTEL, 0x2829), board_ahci }, /* ICH8M */
 221         { PCI_VDEVICE(INTEL, 0x282a), board_ahci }, /* ICH8M */
 222         { PCI_VDEVICE(INTEL, 0x2922), board_ahci }, /* ICH9 */
 223         { PCI_VDEVICE(INTEL, 0x2923), board_ahci }, /* ICH9 */
 224         { PCI_VDEVICE(INTEL, 0x2924), board_ahci }, /* ICH9 */
 225         { PCI_VDEVICE(INTEL, 0x2925), board_ahci }, /* ICH9 */
 226         { PCI_VDEVICE(INTEL, 0x2927), board_ahci }, /* ICH9 */
 227         { PCI_VDEVICE(INTEL, 0x2929), board_ahci }, /* ICH9M */
 228         { PCI_VDEVICE(INTEL, 0x292a), board_ahci }, /* ICH9M */
 229         { PCI_VDEVICE(INTEL, 0x292b), board_ahci }, /* ICH9M */
 230         { PCI_VDEVICE(INTEL, 0x292c), board_ahci }, /* ICH9M */
 231         { PCI_VDEVICE(INTEL, 0x292f), board_ahci }, /* ICH9M */
 232         { PCI_VDEVICE(INTEL, 0x294d), board_ahci }, /* ICH9 */
 233         { PCI_VDEVICE(INTEL, 0x294e), board_ahci }, /* ICH9M */
 234         { PCI_VDEVICE(INTEL, 0x502a), board_ahci }, /* Tolapai */
 235         { PCI_VDEVICE(INTEL, 0x502b), board_ahci }, /* Tolapai */
 236         { PCI_VDEVICE(INTEL, 0x3a05), board_ahci }, /* ICH10 */
 237         { PCI_VDEVICE(INTEL, 0x3a22), board_ahci }, /* ICH10 */
 238         { PCI_VDEVICE(INTEL, 0x3a25), board_ahci }, /* ICH10 */
 239         { PCI_VDEVICE(INTEL, 0x3b22), board_ahci }, /* PCH AHCI */
 240         { PCI_VDEVICE(INTEL, 0x3b23), board_ahci }, /* PCH AHCI */
 241         { PCI_VDEVICE(INTEL, 0x3b24), board_ahci }, /* PCH RAID */
 242         { PCI_VDEVICE(INTEL, 0x3b25), board_ahci }, /* PCH RAID */
 243         { PCI_VDEVICE(INTEL, 0x3b29), board_ahci }, /* PCH AHCI */
 244         { PCI_VDEVICE(INTEL, 0x3b2b), board_ahci }, /* PCH RAID */
 245         { PCI_VDEVICE(INTEL, 0x3b2c), board_ahci }, /* PCH RAID */
 246         { PCI_VDEVICE(INTEL, 0x3b2f), board_ahci }, /* PCH AHCI */
 247         { PCI_VDEVICE(INTEL, 0x1c02), board_ahci }, /* CPT AHCI */
 248         { PCI_VDEVICE(INTEL, 0x1c03), board_ahci }, /* CPT AHCI */
 249         { PCI_VDEVICE(INTEL, 0x1c04), board_ahci }, /* CPT RAID */
 250         { PCI_VDEVICE(INTEL, 0x1c05), board_ahci }, /* CPT RAID */
 251         { PCI_VDEVICE(INTEL, 0x1c06), board_ahci }, /* CPT RAID */
 252         { PCI_VDEVICE(INTEL, 0x1c07), board_ahci }, /* CPT RAID */
 253         { PCI_VDEVICE(INTEL, 0x1d02), board_ahci }, /* PBG AHCI */
 254         { PCI_VDEVICE(INTEL, 0x1d04), board_ahci }, /* PBG RAID */
 255         { PCI_VDEVICE(INTEL, 0x1d06), board_ahci }, /* PBG RAID */
 256         { PCI_VDEVICE(INTEL, 0x2826), board_ahci }, /* PBG RAID */
 257         { PCI_VDEVICE(INTEL, 0x2323), board_ahci }, /* DH89xxCC AHCI */
 258         { PCI_VDEVICE(INTEL, 0x1e02), board_ahci }, /* Panther Point AHCI */
 259         { PCI_VDEVICE(INTEL, 0x1e03), board_ahci }, /* Panther Point AHCI */
 260         { PCI_VDEVICE(INTEL, 0x1e04), board_ahci }, /* Panther Point RAID */
 261         { PCI_VDEVICE(INTEL, 0x1e05), board_ahci }, /* Panther Point RAID */
 262         { PCI_VDEVICE(INTEL, 0x1e06), board_ahci }, /* Panther Point RAID */
 263         { PCI_VDEVICE(INTEL, 0x1e07), board_ahci }, /* Panther Point RAID */
 264         { PCI_VDEVICE(INTEL, 0x1e0e), board_ahci }, /* Panther Point RAID */
 265         { PCI_VDEVICE(INTEL, 0x8c02), board_ahci }, /* Lynx Point AHCI */
 266         { PCI_VDEVICE(INTEL, 0x8c03), board_ahci }, /* Lynx Point AHCI */
 267         { PCI_VDEVICE(INTEL, 0x8c04), board_ahci }, /* Lynx Point RAID */
 268         { PCI_VDEVICE(INTEL, 0x8c05), board_ahci }, /* Lynx Point RAID */
 269         { PCI_VDEVICE(INTEL, 0x8c06), board_ahci }, /* Lynx Point RAID */
 270         { PCI_VDEVICE(INTEL, 0x8c07), board_ahci }, /* Lynx Point RAID */
 271         { PCI_VDEVICE(INTEL, 0x8c0e), board_ahci }, /* Lynx Point RAID */
 272         { PCI_VDEVICE(INTEL, 0x8c0f), board_ahci }, /* Lynx Point RAID */
 273         { PCI_VDEVICE(INTEL, 0x9c02), board_ahci }, /* Lynx Point-LP AHCI */
 274         { PCI_VDEVICE(INTEL, 0x9c03), board_ahci }, /* Lynx Point-LP AHCI */
 275         { PCI_VDEVICE(INTEL, 0x9c04), board_ahci }, /* Lynx Point-LP RAID */
 276         { PCI_VDEVICE(INTEL, 0x9c05), board_ahci }, /* Lynx Point-LP RAID */
 277         { PCI_VDEVICE(INTEL, 0x9c06), board_ahci }, /* Lynx Point-LP RAID */
 278         { PCI_VDEVICE(INTEL, 0x9c07), board_ahci }, /* Lynx Point-LP RAID */
 279         { PCI_VDEVICE(INTEL, 0x9c0e), board_ahci }, /* Lynx Point-LP RAID */
 280         { PCI_VDEVICE(INTEL, 0x9c0f), board_ahci }, /* Lynx Point-LP RAID */
 281         { PCI_VDEVICE(INTEL, 0x1f22), board_ahci }, /* Avoton AHCI */
 282         { PCI_VDEVICE(INTEL, 0x1f23), board_ahci }, /* Avoton AHCI */
 283         { PCI_VDEVICE(INTEL, 0x1f24), board_ahci }, /* Avoton RAID */
 284         { PCI_VDEVICE(INTEL, 0x1f25), board_ahci }, /* Avoton RAID */
 285         { PCI_VDEVICE(INTEL, 0x1f26), board_ahci }, /* Avoton RAID */
 286         { PCI_VDEVICE(INTEL, 0x1f27), board_ahci }, /* Avoton RAID */
 287         { PCI_VDEVICE(INTEL, 0x1f2e), board_ahci }, /* Avoton RAID */
 288         { PCI_VDEVICE(INTEL, 0x1f2f), board_ahci }, /* Avoton RAID */
 289         { PCI_VDEVICE(INTEL, 0x1f32), board_ahci }, /* Avoton AHCI */
 290         { PCI_VDEVICE(INTEL, 0x1f33), board_ahci }, /* Avoton AHCI */
 291         { PCI_VDEVICE(INTEL, 0x1f34), board_ahci }, /* Avoton RAID */
 292         { PCI_VDEVICE(INTEL, 0x1f35), board_ahci }, /* Avoton RAID */
 293         { PCI_VDEVICE(INTEL, 0x1f36), board_ahci }, /* Avoton RAID */
 294         { PCI_VDEVICE(INTEL, 0x1f37), board_ahci }, /* Avoton RAID */
 295         { PCI_VDEVICE(INTEL, 0x1f3e), board_ahci }, /* Avoton RAID */
 296         { PCI_VDEVICE(INTEL, 0x1f3f), board_ahci }, /* Avoton RAID */
 297         { PCI_VDEVICE(INTEL, 0x8d02), board_ahci }, /* Wellsburg AHCI */
 298         { PCI_VDEVICE(INTEL, 0x8d04), board_ahci }, /* Wellsburg RAID */
 299         { PCI_VDEVICE(INTEL, 0x8d06), board_ahci }, /* Wellsburg RAID */
 300         { PCI_VDEVICE(INTEL, 0x8d0e), board_ahci }, /* Wellsburg RAID */
 301         { PCI_VDEVICE(INTEL, 0x8d62), board_ahci }, /* Wellsburg AHCI */
 302         { PCI_VDEVICE(INTEL, 0x8d64), board_ahci }, /* Wellsburg RAID */
 303         { PCI_VDEVICE(INTEL, 0x8d66), board_ahci }, /* Wellsburg RAID */
 304         { PCI_VDEVICE(INTEL, 0x8d6e), board_ahci }, /* Wellsburg RAID */
 305
 306         /* JMicron 360/1/3/5/6, match class to avoid IDE function */
 307         { PCI_VENDOR_ID_JMICRON, PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
 308           PCI_CLASS_STORAGE_SATA_AHCI, 0xffffff, board_ahci_ign_iferr },
 309
 310         /* ATI */
 311         { PCI_VDEVICE(ATI, 0x4380), board_ahci_sb600 }, /* ATI SB600 */
 312         { PCI_VDEVICE(ATI, 0x4390), board_ahci_sb700 }, /* ATI SB700/800 */
 313         { PCI_VDEVICE(ATI, 0x4391), board_ahci_sb700 }, /* ATI SB700/800 */
 314         { PCI_VDEVICE(ATI, 0x4392), board_ahci_sb700 }, /* ATI SB700/800 */
 315         { PCI_VDEVICE(ATI, 0x4393), board_ahci_sb700 }, /* ATI SB700/800 */
 316         { PCI_VDEVICE(ATI, 0x4394), board_ahci_sb700 }, /* ATI SB700/800 */
 317         { PCI_VDEVICE(ATI, 0x4395), board_ahci_sb700 }, /* ATI SB700/800 */
 318
 319         /* AMD */
 320         { PCI_VDEVICE(AMD, 0x7800), board_ahci }, /* AMD Hudson-2 */
 321         /* AMD is using RAID class only for ahci controllers */
 322         { PCI_VENDOR_ID_AMD, PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
 323           PCI_CLASS_STORAGE_RAID << 8, 0xffffff, board_ahci },
 324
 325         /* VIA */
 326         { PCI_VDEVICE(VIA, 0x3349), board_ahci_vt8251 }, /* VIA VT8251 */
 327         { PCI_VDEVICE(VIA, 0x6287), board_ahci_vt8251 }, /* VIA VT8251 */
 328
 329         /* NVIDIA */
 330         { PCI_VDEVICE(NVIDIA, 0x044c), board_ahci_mcp65 },      /* MCP65 */
 331         { PCI_VDEVICE(NVIDIA, 0x044d), board_ahci_mcp65 },      /* MCP65 */
 332         { PCI_VDEVICE(NVIDIA, 0x044e), board_ahci_mcp65 },      /* MCP65 */
 333         { PCI_VDEVICE(NVIDIA, 0x044f), board_ahci_mcp65 },      /* MCP65 */
 334         { PCI_VDEVICE(NVIDIA, 0x045c), board_ahci_mcp65 },      /* MCP65 */
 335         { PCI_VDEVICE(NVIDIA, 0x045d), board_ahci_mcp65 },      /* MCP65 */
 336         { PCI_VDEVICE(NVIDIA, 0x045e), board_ahci_mcp65 },      /* MCP65 */
 337         { PCI_VDEVICE(NVIDIA, 0x045f), board_ahci_mcp65 },      /* MCP65 */
 338         { PCI_VDEVICE(NVIDIA, 0x0550), board_ahci_mcp67 },      /* MCP67 */
 339         { PCI_VDEVICE(NVIDIA, 0x0551), board_ahci_mcp67 },      /* MCP67 */
 340         { PCI_VDEVICE(NVIDIA, 0x0552), board_ahci_mcp67 },      /* MCP67 */
 341         { PCI_VDEVICE(NVIDIA, 0x0553), board_ahci_mcp67 },      /* MCP67 */
 342         { PCI_VDEVICE(NVIDIA, 0x0554), board_ahci_mcp67 },      /* MCP67 */
 343         { PCI_VDEVICE(NVIDIA, 0x0555), board_ahci_mcp67 },      /* MCP67 */
 344         { PCI_VDEVICE(NVIDIA, 0x0556), board_ahci_mcp67 },      /* MCP67 */
 345         { PCI_VDEVICE(NVIDIA, 0x0557), board_ahci_mcp67 },      /* MCP67 */
 346         { PCI_VDEVICE(NVIDIA, 0x0558), board_ahci_mcp67 },      /* MCP67 */
 347         { PCI_VDEVICE(NVIDIA, 0x0559), board_ahci_mcp67 },      /* MCP67 */
 348         { PCI_VDEVICE(NVIDIA, 0x055a), board_ahci_mcp67 },      /* MCP67 */
 349         { PCI_VDEVICE(NVIDIA, 0x055b), board_ahci_mcp67 },      /* MCP67 */
 350         { PCI_VDEVICE(NVIDIA, 0x0580), board_ahci_mcp_linux },  /* Linux ID */
 351         { PCI_VDEVICE(NVIDIA, 0x0581), board_ahci_mcp_linux },  /* Linux ID */
 352         { PCI_VDEVICE(NVIDIA, 0x0582), board_ahci_mcp_linux },  /* Linux ID */
 353         { PCI_VDEVICE(NVIDIA, 0x0583), board_ahci_mcp_linux },  /* Linux ID */
 354         { PCI_VDEVICE(NVIDIA, 0x0584), board_ahci_mcp_linux },  /* Linux ID */
 355         { PCI_VDEVICE(NVIDIA, 0x0585), board_ahci_mcp_linux },  /* Linux ID */
 356         { PCI_VDEVICE(NVIDIA, 0x0586), board_ahci_mcp_linux },  /* Linux ID */
 357         { PCI_VDEVICE(NVIDIA, 0x0587), board_ahci_mcp_linux },  /* Linux ID */
 358         { PCI_VDEVICE(NVIDIA, 0x0588), board_ahci_mcp_linux },  /* Linux ID */
 359         { PCI_VDEVICE(NVIDIA, 0x0589), board_ahci_mcp_linux },  /* Linux ID */
 360         { PCI_VDEVICE(NVIDIA, 0x058a), board_ahci_mcp_linux },  /* Linux ID */
 361         { PCI_VDEVICE(NVIDIA, 0x058b), board_ahci_mcp_linux },  /* Linux ID */
 362         { PCI_VDEVICE(NVIDIA, 0x058c), board_ahci_mcp_linux },  /* Linux ID */
 363         { PCI_VDEVICE(NVIDIA, 0x058d), board_ahci_mcp_linux },  /* Linux ID */
 364         { PCI_VDEVICE(NVIDIA, 0x058e), board_ahci_mcp_linux },  /* Linux ID */
 365         { PCI_VDEVICE(NVIDIA, 0x058f), board_ahci_mcp_linux },  /* Linux ID */
 366         { PCI_VDEVICE(NVIDIA, 0x07f0), board_ahci_mcp73 },      /* MCP73 */
 367         { PCI_VDEVICE(NVIDIA, 0x07f1), board_ahci_mcp73 },      /* MCP73 */
 368         { PCI_VDEVICE(NVIDIA, 0x07f2), board_ahci_mcp73 },      /* MCP73 */
 369         { PCI_VDEVICE(NVIDIA, 0x07f3), board_ahci_mcp73 },      /* MCP73 */
 370         { PCI_VDEVICE(NVIDIA, 0x07f4), board_ahci_mcp73 },      /* MCP73 */
 371         { PCI_VDEVICE(NVIDIA, 0x07f5), board_ahci_mcp73 },      /* MCP73 */
 372         { PCI_VDEVICE(NVIDIA, 0x07f6), board_ahci_mcp73 },      /* MCP73 */
 373         { PCI_VDEVICE(NVIDIA, 0x07f7), board_ahci_mcp73 },      /* MCP73 */
 374         { PCI_VDEVICE(NVIDIA, 0x07f8), board_ahci_mcp73 },      /* MCP73 */
 375         { PCI_VDEVICE(NVIDIA, 0x07f9), board_ahci_mcp73 },      /* MCP73 */
 376         { PCI_VDEVICE(NVIDIA, 0x07fa), board_ahci_mcp73 },      /* MCP73 */
 377         { PCI_VDEVICE(NVIDIA, 0x07fb), board_ahci_mcp73 },      /* MCP73 */
 378         { PCI_VDEVICE(NVIDIA, 0x0ad0), board_ahci_mcp77 },      /* MCP77 */
 379         { PCI_VDEVICE(NVIDIA, 0x0ad1), board_ahci_mcp77 },      /* MCP77 */
 380         { PCI_VDEVICE(NVIDIA, 0x0ad2), board_ahci_mcp77 },      /* MCP77 */
 381         { PCI_VDEVICE(NVIDIA, 0x0ad3), board_ahci_mcp77 },      /* MCP77 */
 382         { PCI_VDEVICE(NVIDIA, 0x0ad4), board_ahci_mcp77 },      /* MCP77 */
 383         { PCI_VDEVICE(NVIDIA, 0x0ad5), board_ahci_mcp77 },      /* MCP77 */
 384         { PCI_VDEVICE(NVIDIA, 0x0ad6), board_ahci_mcp77 },      /* MCP77 */
 385         { PCI_VDEVICE(NVIDIA, 0x0ad7), board_ahci_mcp77 },      /* MCP77 */
 386         { PCI_VDEVICE(NVIDIA, 0x0ad8), board_ahci_mcp77 },      /* MCP77 */
 387         { PCI_VDEVICE(NVIDIA, 0x0ad9), board_ahci_mcp77 },      /* MCP77 */
 388         { PCI_VDEVICE(NVIDIA, 0x0ada), board_ahci_mcp77 },      /* MCP77 */
 389         { PCI_VDEVICE(NVIDIA, 0x0adb), board_ahci_mcp77 },      /* MCP77 */
 390         { PCI_VDEVICE(NVIDIA, 0x0ab4), board_ahci_mcp79 },      /* MCP79 */
 391         { PCI_VDEVICE(NVIDIA, 0x0ab5), board_ahci_mcp79 },      /* MCP79 */
 392         { PCI_VDEVICE(NVIDIA, 0x0ab6), board_ahci_mcp79 },      /* MCP79 */
 393         { PCI_VDEVICE(NVIDIA, 0x0ab7), board_ahci_mcp79 },      /* MCP79 */
 394         { PCI_VDEVICE(NVIDIA, 0x0ab8), board_ahci_mcp79 },      /* MCP79 */
 395         { PCI_VDEVICE(NVIDIA, 0x0ab9), board_ahci_mcp79 },      /* MCP79 */
 396         { PCI_VDEVICE(NVIDIA, 0x0aba), board_ahci_mcp79 },      /* MCP79 */
 397         { PCI_VDEVICE(NVIDIA, 0x0abb), board_ahci_mcp79 },      /* MCP79 */
 398         { PCI_VDEVICE(NVIDIA, 0x0abc), board_ahci_mcp79 },      /* MCP79 */
 399         { PCI_VDEVICE(NVIDIA, 0x0abd), board_ahci_mcp79 },      /* MCP79 */
 400         { PCI_VDEVICE(NVIDIA, 0x0abe), board_ahci_mcp79 },      /* MCP79 */
 401         { PCI_VDEVICE(NVIDIA, 0x0abf), board_ahci_mcp79 },      /* MCP79 */
 402         { PCI_VDEVICE(NVIDIA, 0x0d84), board_ahci_mcp89 },      /* MCP89 */
 403         { PCI_VDEVICE(NVIDIA, 0x0d85), board_ahci_mcp89 },      /* MCP89 */
 404         { PCI_VDEVICE(NVIDIA, 0x0d86), board_ahci_mcp89 },      /* MCP89 */
 405         { PCI_VDEVICE(NVIDIA, 0x0d87), board_ahci_mcp89 },      /* MCP89 */
 406         { PCI_VDEVICE(NVIDIA, 0x0d88), board_ahci_mcp89 },      /* MCP89 */
 407         { PCI_VDEVICE(NVIDIA, 0x0d89), board_ahci_mcp89 },      /* MCP89 */
 408         { PCI_VDEVICE(NVIDIA, 0x0d8a), board_ahci_mcp89 },      /* MCP89 */
 409         { PCI_VDEVICE(NVIDIA, 0x0d8b), board_ahci_mcp89 },      /* MCP89 */
 410         { PCI_VDEVICE(NVIDIA, 0x0d8c), board_ahci_mcp89 },      /* MCP89 */
 411         { PCI_VDEVICE(NVIDIA, 0x0d8d), board_ahci_mcp89 },      /* MCP89 */
 412         { PCI_VDEVICE(NVIDIA, 0x0d8e), board_ahci_mcp89 },      /* MCP89 */
 413         { PCI_VDEVICE(NVIDIA, 0x0d8f), board_ahci_mcp89 },      /* MCP89 */
 414
 415         /* SiS */
 416         { PCI_VDEVICE(SI, 0x1184), board_ahci },                /* SiS 966 */
 417         { PCI_VDEVICE(SI, 0x1185), board_ahci },                /* SiS 968 */
 418         { PCI_VDEVICE(SI, 0x0186), board_ahci },                /* SiS 968 */
 419
 420         /* ST Microelectronics */
 421         { PCI_VDEVICE(STMICRO, 0xCC06), board_ahci },           /* ST ConneXt */
 422
 423         /* Marvell */
 424         { PCI_VDEVICE(MARVELL, 0x6145), board_ahci_mv },        /* 6145 */
 425         { PCI_VDEVICE(MARVELL, 0x6121), board_ahci_mv },        /* 6121 */
 426         { PCI_DEVICE(0x1b4b, 0x9123),
 427           .class = PCI_CLASS_STORAGE_SATA_AHCI,
 428           .class_mask = 0xffffff,
 429           .driver_data = board_ahci_yes_fbs },                  /* 88se9128 */
 430         { PCI_DEVICE(0x1b4b, 0x9125),
 431           .driver_data = board_ahci_yes_fbs },                  /* 88se9125 */
 432         { PCI_DEVICE(0x1b4b, 0x917a),
 433           .driver_data = board_ahci_yes_fbs },                  /* 88se9172 */
 434         { PCI_DEVICE(0x1b4b, 0x9192),
 435           .driver_data = board_ahci_yes_fbs },                  /* 88se9172 on some Gigabyte */
 436         { PCI_DEVICE(0x1b4b, 0x91a3),
 437           .driver_data = board_ahci_yes_fbs },
 438
 439         /* Promise */
 440         { PCI_VDEVICE(PROMISE, 0x3f20), board_ahci },   /* PDC42819 */
 441
 442         /* Asmedia */
 443         { PCI_VDEVICE(ASMEDIA, 0x0601), board_ahci },   /* ASM1060 */
 444         { PCI_VDEVICE(ASMEDIA, 0x0602), board_ahci },   /* ASM1060 */
 445         { PCI_VDEVICE(ASMEDIA, 0x0611), board_ahci },   /* ASM1061 */
 446         { PCI_VDEVICE(ASMEDIA, 0x0612), board_ahci },   /* ASM1062 */
 447
 448         /* Enmotus */
 449         { PCI_DEVICE(0x1c44, 0x8000), board_ahci },
 450
 451         /* Generic, PCI class code for AHCI */
 452         { PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
 453           PCI_CLASS_STORAGE_SATA_AHCI, 0xffffff, board_ahci },
 454
 455         { }     /* terminate list */
 456 };
 457
 458
 459 static struct pci_driver ahci_pci_driver = {
 460         .name                   = DRV_NAME,
 461         .id_table               = ahci_pci_tbl,
 462         .probe                  = ahci_init_one,
 463         .remove                 = ata_pci_remove_one,
 464 #ifdef CONFIG_PM
 465         .suspend                = ahci_pci_device_suspend,
 466         .resume                 = ahci_pci_device_resume,
 467 #endif
 468 };
 469
 470 #if defined(CONFIG_PATA_MARVELL) || defined(CONFIG_PATA_MARVELL_MODULE)
 471 static int marvell_enable;
 472 #else
 473 static int marvell_enable = 1;
 474 #endif
 475 module_param(marvell_enable, int, 0644);
 476 MODULE_PARM_DESC(marvell_enable, "Marvell SATA via AHCI (1 = enabled)");
 477
 478
 479 static void ahci_pci_save_initial_config(struct pci_dev *pdev,
 480                                          struct ahci_host_priv *hpriv)
 481 {
 482         unsigned int force_port_map = 0;
 483         unsigned int mask_port_map = 0;
 484
 485         if (pdev->vendor == PCI_VENDOR_ID_JMICRON && pdev->device == 0x2361) {
 486                 dev_info(&pdev->dev, "JMB361 has only one port\n");
 487                 force_port_map = 1;
 488         }
 489
 490         /*
 491          * Temporary Marvell 6145 hack: PATA port presence
 492          * is asserted through the standard AHCI port
 493          * presence register, as bit 4 (counting from 0)
 494          */
 495         if (hpriv->flags & AHCI_HFLAG_MV_PATA) {
 496                 if (pdev->device == 0x6121)
 497                         mask_port_map = 0x3;
 498                 else
 499                         mask_port_map = 0xf;
 500                 dev_info(&pdev->dev,
 501                           "Disabling your PATA port. Use the boot option 'ahci.marvell_enable=0' to avoid this.\n");
 502         }
 503
 504         ahci_save_initial_config(&pdev->dev, hpriv, force_port_map,
 505                                  mask_port_map);
 506 }
 507
 508 static int ahci_pci_reset_controller(struct ata_host *host)
 509 {
 510         struct pci_dev *pdev = to_pci_dev(host->dev);
 511
 512         ahci_reset_controller(host);
 513
 514         if (pdev->vendor == PCI_VENDOR_ID_INTEL) {
 515                 struct ahci_host_priv *hpriv = host->private_data;
 516                 u16 tmp16;
 517
 518                 /* configure PCS */
 519                 pci_read_config_word(pdev, 0x92, &tmp16);
 520                 if ((tmp16 & hpriv->port_map) != hpriv->port_map) {
 521                         tmp16 |= hpriv->port_map;
 522                         pci_write_config_word(pdev, 0x92, tmp16);
 523                 }
 524         }
 525
 526         return 0;
 527 }
 528
 529 static void ahci_pci_init_controller(struct ata_host *host)
 530 {
 531         struct ahci_host_priv *hpriv = host->private_data;
 532         struct pci_dev *pdev = to_pci_dev(host->dev);
 533         void __iomem *port_mmio;
 534         u32 tmp;
 535         int mv;
 536
 537         if (hpriv->flags & AHCI_HFLAG_MV_PATA) {
 538                 if (pdev->device == 0x6121)
 539                         mv = 2;
 540                 else
 541                         mv = 4;
 542                 port_mmio = __ahci_port_base(host, mv);
 543
 544                 writel(0, port_mmio + PORT_IRQ_MASK);
 545
 546                 /* clear port IRQ */
 547                 tmp = readl(port_mmio + PORT_IRQ_STAT);
 548                 VPRINTK("PORT_IRQ_STAT 0x%x\n", tmp);
 549                 if (tmp)
 550                         writel(tmp, port_mmio + PORT_IRQ_STAT);
 551         }
 552
 553         ahci_init_controller(host);
 554 }
 555
 556 static int ahci_vt8251_hardreset(struct ata_link *link, unsigned int *class,
 557                                  unsigned long deadline)
 558 {
 559         struct ata_port *ap = link->ap;
 560         bool online;
 561         int rc;
 562
 563         DPRINTK("ENTER\n");
 564
 565         ahci_stop_engine(ap);
 566
 567         rc = sata_link_hardreset(link, sata_ehc_deb_timing(&link->eh_context),
 568                                  deadline, &online, NULL);
 569
 570         ahci_start_engine(ap);
 571
 572         DPRINTK("EXIT, rc=%d, class=%u\n", rc, *class);
 573
 574         /* vt8251 doesn't clear BSY on signature FIS reception,
 575          * request follow-up softreset.
 576          */
 577         return online ? -EAGAIN : rc;
 578 }
 579
 580 static int ahci_p5wdh_hardreset(struct ata_link *link, unsigned int *class,
 581                                 unsigned long deadline)
 582 {
 583         struct ata_port *ap = link->ap;
 584         struct ahci_port_priv *pp = ap->private_data;
 585         u8 *d2h_fis = pp->rx_fis + RX_FIS_D2H_REG;
 586         struct ata_taskfile tf;
 587         bool online;
 588         int rc;
 589
 590         ahci_stop_engine(ap);
 591
 592         /* clear D2H reception area to properly wait for D2H FIS */
 593         ata_tf_init(link->device, &tf);
 594         tf.command = 0x80;
 595         ata_tf_to_fis(&tf, 0, 0, d2h_fis);
 596
 597         rc = sata_link_hardreset(link, sata_ehc_deb_timing(&link->eh_context),
 598                                  deadline, &online, NULL);
 599
 600         ahci_start_engine(ap);
 601
 602         /* The pseudo configuration device on SIMG4726 attached to
 603          * ASUS P5W-DH Deluxe doesn't send signature FIS after
 604          * hardreset if no device is attached to the first downstream
 605          * port && the pseudo device locks up on SRST w/ PMP==0.  To
 606          * work around this, wait for !BSY only briefly.  If BSY isn't
 607          * cleared, perform CLO and proceed to IDENTIFY (achieved by
 608          * ATA_LFLAG_NO_SRST and ATA_LFLAG_ASSUME_ATA).
 609          *
 610          * Wait for two seconds.  Devices attached to downstream port
 611          * which can't process the following IDENTIFY after this will
 612          * have to be reset again.  For most cases, this should
 613          * suffice while making probing snappish enough.
 614          */
 615         if (online) {
 616                 rc = ata_wait_after_reset(link, jiffies + 2 * HZ,
 617                                           ahci_check_ready);
 618                 if (rc)
 619                         ahci_kick_engine(ap);
 620         }
 621         return rc;
 622 }
 623
 624 #ifdef CONFIG_PM
 625 static int ahci_pci_device_suspend(struct pci_dev *pdev, pm_message_t mesg)
 626 {
 627         struct ata_host *host = dev_get_drvdata(&pdev->dev);
 628         struct ahci_host_priv *hpriv = host->private_data;
 629         void __iomem *mmio = hpriv->mmio;
 630         u32 ctl;
 631
 632         if (mesg.event & PM_EVENT_SUSPEND &&
 633             hpriv->flags & AHCI_HFLAG_NO_SUSPEND) {
 634                 dev_err(&pdev->dev,
 635                         "BIOS update required for suspend/resume\n");
 636                 return -EIO;
 637         }
 638
 639         if (mesg.event & PM_EVENT_SLEEP) {
 640                 /* AHCI spec rev1.1 section 8.3.3:
 641                  * Software must disable interrupts prior to requesting a
 642                  * transition of the HBA to D3 state.
 643                  */
 644                 ctl = readl(mmio + HOST_CTL);
 645                 ctl &= ~HOST_IRQ_EN;
 646                 writel(ctl, mmio + HOST_CTL);
 647                 readl(mmio + HOST_CTL); /* flush */
 648         }
 649
 650         return ata_pci_device_suspend(pdev, mesg);
 651 }
 652
 653 static int ahci_pci_device_resume(struct pci_dev *pdev)
 654 {
 655         struct ata_host *host = dev_get_drvdata(&pdev->dev);
 656         int rc;
 657
 658         rc = ata_pci_device_do_resume(pdev);
 659         if (rc)
 660                 return rc;
 661
 662         if (pdev->dev.power.power_state.event == PM_EVENT_SUSPEND) {
 663                 rc = ahci_pci_reset_controller(host);
 664                 if (rc)
 665                         return rc;
 666
 667                 ahci_pci_init_controller(host);
 668         }
 669
 670         ata_host_resume(host);
 671
 672         return 0;
 673 }
 674 #endif
 675
 676 static int ahci_configure_dma_masks(struct pci_dev *pdev, int using_dac)
 677 {
 678         int rc;
 679
 680         /*
 681          * If the device fixup already set the dma_mask to some non-standard
 682          * value, don't extend it here. This happens on STA2X11, for example.
 683          */
 684         if (pdev->dma_mask && pdev->dma_mask < DMA_BIT_MASK(32))
 685                 return 0;
 686
 687         if (using_dac &&
 688             !pci_set_dma_mask(pdev, DMA_BIT_MASK(64))) {
 689                 rc = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(64));
 690                 if (rc) {
 691                         rc = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(32));
 692                         if (rc) {
 693                                 dev_err(&pdev->dev,
 694                                         "64-bit DMA enable failed\n");
 695                                 return rc;
 696                         }
 697                 }
 698         } else {
 699                 rc = pci_set_dma_mask(pdev, DMA_BIT_MASK(32));
 700                 if (rc) {
 701                         dev_err(&pdev->dev, "32-bit DMA enable failed\n");
 702                         return rc;
 703                 }
 704                 rc = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(32));
 705                 if (rc) {
 706                         dev_err(&pdev->dev,
 707                                 "32-bit consistent DMA enable failed\n");
 708                         return rc;
 709                 }
 710         }
 711         return 0;
 712 }
 713
 714 static void ahci_pci_print_info(struct ata_host *host)
 715 {
 716         struct pci_dev *pdev = to_pci_dev(host->dev);
 717         u16 cc;
 718         const char *scc_s;
 719
 720         pci_read_config_word(pdev, 0x0a, &cc);
 721         if (cc == PCI_CLASS_STORAGE_IDE)
 722                 scc_s = "IDE";
 723         else if (cc == PCI_CLASS_STORAGE_SATA)
 724                 scc_s = "SATA";
 725         else if (cc == PCI_CLASS_STORAGE_RAID)
 726                 scc_s = "RAID";
 727         else
 728                 scc_s = "unknown";
 729
 730         ahci_print_info(host, scc_s);
 731 }
 732
 733 /* On ASUS P5W DH Deluxe, the second port of PCI device 00:1f.2 is
 734  * hardwired to on-board SIMG 4726.  The chipset is ICH8 and doesn't
 735  * support PMP and the 4726 either directly exports the device
 736  * attached to the first downstream port or acts as a hardware storage
 737  * controller and emulate a single ATA device (can be RAID 0/1 or some
 738  * other configuration).
 739  *
 740  * When there's no device attached to the first downstream port of the
 741  * 4726, "Config Disk" appears, which is a pseudo ATA device to
 742  * configure the 4726.  However, ATA emulation of the device is very
 743  * lame.  It doesn't send signature D2H Reg FIS after the initial
 744  * hardreset, pukes on SRST w/ PMP==0 and has bunch of other issues.
 745  *
 746  * The following function works around the problem by always using
 747  * hardreset on the port and not depending on receiving signature FIS
 748  * afterward.  If signature FIS isn't received soon, ATA class is
 749  * assumed without follow-up softreset.
 750  */
 751 static void ahci_p5wdh_workaround(struct ata_host *host)
 752 {
 753         static struct dmi_system_id sysids[] = {
 754                 {
 755                         .ident = "P5W DH Deluxe",
 756                         .matches = {
 757                                 DMI_MATCH(DMI_SYS_VENDOR,
 758                                           "ASUSTEK COMPUTER INC"),
 759                                 DMI_MATCH(DMI_PRODUCT_NAME, "P5W DH Deluxe"),
 760                         },
 761                 },
 762                 { }
 763         };
 764         struct pci_dev *pdev = to_pci_dev(host->dev);
 765
 766         if (pdev->bus->number == 0 && pdev->devfn == PCI_DEVFN(0x1f, 2) &&
 767             dmi_check_system(sysids)) {
 768                 struct ata_port *ap = host->ports[1];
 769
 770                 dev_info(&pdev->dev,
 771                          "enabling ASUS P5W DH Deluxe on-board SIMG4726 workaround\n");
 772
 773                 ap->ops = &ahci_p5wdh_ops;
 774                 ap->link.flags |= ATA_LFLAG_NO_SRST | ATA_LFLAG_ASSUME_ATA;
 775         }
 776 }
 777
 778 /* only some SB600 ahci controllers can do 64bit DMA */
 779 static bool ahci_sb600_enable_64bit(struct pci_dev *pdev)
 780 {
 781         static const struct dmi_system_id sysids[] = {
 782                 /*
 783                  * The oldest version known to be broken is 0901 and
 784                  * working is 1501 which was released on 2007-10-26.
 785                  * Enable 64bit DMA on 1501 and anything newer.
 786                  *
 787                  * Please read bko#9412 for more info.
 788                  */
 789                 {
 790                         .ident = "ASUS M2A-VM",
 791                         .matches = {
 792                                 DMI_MATCH(DMI_BOARD_VENDOR,
 793                                           "ASUSTeK Computer INC."),
 794                                 DMI_MATCH(DMI_BOARD_NAME, "M2A-VM"),
 795                         },
 796                         .driver_data = "20071026",      /* yyyymmdd */
 797                 },
 798                 /*
 799                  * All BIOS versions for the MSI K9A2 Platinum (MS-7376)
 800                  * support 64bit DMA.
 801                  *
 802                  * BIOS versions earlier than 1.5 had the Manufacturer DMI
 803                  * fields as "MICRO-STAR INTERANTIONAL CO.,LTD".
 804                  * This spelling mistake was fixed in BIOS version 1.5, so
 805                  * 1.5 and later have the Manufacturer as
 806                  * "MICRO-STAR INTERNATIONAL CO.,LTD".
 807                  * So try to match on DMI_BOARD_VENDOR of "MICRO-STAR INTER".
 808                  *
 809                  * BIOS versions earlier than 1.9 had a Board Product Name
 810                  * DMI field of "MS-7376". This was changed to be
 811                  * "K9A2 Platinum (MS-7376)" in version 1.9, but we can still
 812                  * match on DMI_BOARD_NAME of "MS-7376".
 813                  */
 814                 {
 815                         .ident = "MSI K9A2 Platinum",
 816                         .matches = {
 817                                 DMI_MATCH(DMI_BOARD_VENDOR,
 818                                           "MICRO-STAR INTER"),
 819                                 DMI_MATCH(DMI_BOARD_NAME, "MS-7376"),
 820                         },
 821                 },
 822                 /*
 823                  * All BIOS versions for the Asus M3A support 64bit DMA.
 824                  * (all release versions from 0301 to 1206 were tested)
 825                  */
 826                 {
 827                         .ident = "ASUS M3A",
 828                         .matches = {
 829                                 DMI_MATCH(DMI_BOARD_VENDOR,
 830                                           "ASUSTeK Computer INC."),
 831                                 DMI_MATCH(DMI_BOARD_NAME, "M3A"),
 832                         },
 833                 },
 834                 { }
 835         };
 836         const struct dmi_system_id *match;
 837         int year, month, date;
 838         char buf[9];
 839
 840         match = dmi_first_match(sysids);
 841         if (pdev->bus->number != 0 || pdev->devfn != PCI_DEVFN(0x12, 0) ||
 842             !match)
 843                 return false;
 844
 845         if (!match->driver_data)
 846                 goto enable_64bit;
 847
 848         dmi_get_date(DMI_BIOS_DATE, &year, &month, &date);
 849         snprintf(buf, sizeof(buf), "%04d%02d%02d", year, month, date);
 850
 851         if (strcmp(buf, match->driver_data) >= 0)
 852                 goto enable_64bit;
 853         else {
 854                 dev_warn(&pdev->dev,
 855                          "%s: BIOS too old, forcing 32bit DMA, update BIOS\n",
 856                          match->ident);
 857                 return false;
 858         }
 859
 860 enable_64bit:
 861         dev_warn(&pdev->dev, "%s: enabling 64bit DMA\n", match->ident);
 862         return true;
 863 }
 864
 865 static bool ahci_broken_system_poweroff(struct pci_dev *pdev)
 866 {
 867         static const struct dmi_system_id broken_systems[] = {
 868                 {
 869                         .ident = "HP Compaq nx6310",
 870                         .matches = {
 871                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
 872                                 DMI_MATCH(DMI_PRODUCT_NAME, "HP Compaq nx6310"),
 873                         },
 874                         /* PCI slot number of the controller */
 875                         .driver_data = (void *)0x1FUL,
 876                 },
 877                 {
 878                         .ident = "HP Compaq 6720s",
 879                         .matches = {
 880                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
 881                                 DMI_MATCH(DMI_PRODUCT_NAME, "HP Compaq 6720s"),
 882                         },
 883                         /* PCI slot number of the controller */
 884                         .driver_data = (void *)0x1FUL,
 885                 },
 886
 887                 { }     /* terminate list */
 888         };
 889         const struct dmi_system_id *dmi = dmi_first_match(broken_systems);
 890
 891         if (dmi) {
 892                 unsigned long slot = (unsigned long)dmi->driver_data;
 893                 /* apply the quirk only to on-board controllers */
 894                 return slot == PCI_SLOT(pdev->devfn);
 895         }
 896
 897         return false;
 898 }
 899
 900 static bool ahci_broken_suspend(struct pci_dev *pdev)
 901 {
 902         static const struct dmi_system_id sysids[] = {
 903                 /*
 904                  * On HP dv[4-6] and HDX18 with earlier BIOSen, link
 905                  * to the harddisk doesn't become online after
 906                  * resuming from STR.  Warn and fail suspend.
 907                  *
 908                  * http://bugzilla.kernel.org/show_bug.cgi?id=12276
 909                  *
 910                  * Use dates instead of versions to match as HP is
 911                  * apparently recycling both product and version
 912                  * strings.
 913                  *
 914                  * http://bugzilla.kernel.org/show_bug.cgi?id=15462
 915                  */
 916                 {
 917                         .ident = "dv4",
 918                         .matches = {
 919                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
 920                                 DMI_MATCH(DMI_PRODUCT_NAME,
 921                                           "HP Pavilion dv4 Notebook PC"),
 922                         },
 923                         .driver_data = "20090105",      /* F.30 */
 924                 },
 925                 {
 926                         .ident = "dv5",
 927                         .matches = {
 928                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
 929                                 DMI_MATCH(DMI_PRODUCT_NAME,
 930                                           "HP Pavilion dv5 Notebook PC"),
 931                         },
 932                         .driver_data = "20090506",      /* F.16 */
 933                 },
 934                 {
 935                         .ident = "dv6",
 936                         .matches = {
 937                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
 938                                 DMI_MATCH(DMI_PRODUCT_NAME,
 939                                           "HP Pavilion dv6 Notebook PC"),
 940                         },
 941                         .driver_data = "20090423",      /* F.21 */
 942                 },
 943                 {
 944                         .ident = "HDX18",
 945                         .matches = {
 946                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
 947                                 DMI_MATCH(DMI_PRODUCT_NAME,
 948                                           "HP HDX18 Notebook PC"),
 949                         },
 950                         .driver_data = "20090430",      /* F.23 */
 951                 },
 952                 /*
 953                  * Acer eMachines G725 has the same problem.  BIOS
 954                  * V1.03 is known to be broken.  V3.04 is known to
 955                  * work.  Between, there are V1.06, V2.06 and V3.03
 956                  * that we don't have much idea about.  For now,
 957                  * blacklist anything older than V3.04.
 958                  *
 959                  * http://bugzilla.kernel.org/show_bug.cgi?id=15104
 960                  */
 961                 {
 962                         .ident = "G725",
 963                         .matches = {
 964                                 DMI_MATCH(DMI_SYS_VENDOR, "eMachines"),
 965                                 DMI_MATCH(DMI_PRODUCT_NAME, "eMachines G725"),
 966                         },
 967                         .driver_data = "20091216",      /* V3.04 */
 968                 },
 969                 { }     /* terminate list */
 970         };
 971         const struct dmi_system_id *dmi = dmi_first_match(sysids);
 972         int year, month, date;
 973         char buf[9];
 974
 975         if (!dmi || pdev->bus->number || pdev->devfn != PCI_DEVFN(0x1f, 2))
 976                 return false;
 977
 978         dmi_get_date(DMI_BIOS_DATE, &year, &month, &date);
 979         snprintf(buf, sizeof(buf), "%04d%02d%02d", year, month, date);
 980
 981         return strcmp(buf, dmi->driver_data) < 0;
 982 }
 983
 984 static bool ahci_broken_online(struct pci_dev *pdev)
 985 {
 986 #define ENCODE_BUSDEVFN(bus, slot, func)                        \
 987         (void *)(unsigned long)(((bus) << 8) | PCI_DEVFN((slot), (func)))
 988         static const struct dmi_system_id sysids[] = {
 989                 /*
 990                  * There are several gigabyte boards which use
 991                  * SIMG5723s configured as hardware RAID.  Certain
 992                  * 5723 firmware revisions shipped there keep the link
 993                  * online but fail to answer properly to SRST or
 994                  * IDENTIFY when no device is attached downstream
 995                  * causing libata to retry quite a few times leading
 996                  * to excessive detection delay.
 997                  *
 998                  * As these firmwares respond to the second reset try
 999                  * with invalid device signature, considering unknown
1000                  * sig as offline works around the problem acceptably.
1001                  */
1002                 {
1003                         .ident = "EP45-DQ6",
1004                         .matches = {
1005                                 DMI_MATCH(DMI_BOARD_VENDOR,
1006                                           "Gigabyte Technology Co., Ltd."),
1007                                 DMI_MATCH(DMI_BOARD_NAME, "EP45-DQ6"),
1008                         },
1009                         .driver_data = ENCODE_BUSDEVFN(0x0a, 0x00, 0),
1010                 },
1011                 {
1012                         .ident = "EP45-DS5",
1013                         .matches = {
1014                                 DMI_MATCH(DMI_BOARD_VENDOR,
1015                                           "Gigabyte Technology Co., Ltd."),
1016                                 DMI_MATCH(DMI_BOARD_NAME, "EP45-DS5"),
1017                         },
1018                         .driver_data = ENCODE_BUSDEVFN(0x03, 0x00, 0),
1019                 },
1020                 { }     /* terminate list */
1021         };
1022 #undef ENCODE_BUSDEVFN
1023         const struct dmi_system_id *dmi = dmi_first_match(sysids);
1024         unsigned int val;
1025
1026         if (!dmi)
1027                 return false;
1028
1029         val = (unsigned long)dmi->driver_data;
1030
1031         return pdev->bus->number == (val >> 8) && pdev->devfn == (val & 0xff);
1032 }
1033
1034 #ifdef CONFIG_ATA_ACPI
1035 static void ahci_gtf_filter_workaround(struct ata_host *host)
1036 {
1037         static const struct dmi_system_id sysids[] = {
1038                 /*
1039                  * Aspire 3810T issues a bunch of SATA enable commands
1040                  * via _GTF including an invalid one and one which is
1041                  * rejected by the device.  Among the successful ones
1042                  * is FPDMA non-zero offset enable which when enabled
1043                  * only on the drive side leads to NCQ command
1044                  * failures.  Filter it out.
1045                  */
1046                 {
1047                         .ident = "Aspire 3810T",
1048                         .matches = {
1049                                 DMI_MATCH(DMI_SYS_VENDOR, "Acer"),
1050                                 DMI_MATCH(DMI_PRODUCT_NAME, "Aspire 3810T"),
1051                         },
1052                         .driver_data = (void *)ATA_ACPI_FILTER_FPDMA_OFFSET,
1053                 },
1054                 { }
1055         };
1056         const struct dmi_system_id *dmi = dmi_first_match(sysids);
1057         unsigned int filter;
1058         int i;
1059
1060         if (!dmi)
1061                 return;
1062
1063         filter = (unsigned long)dmi->driver_data;
1064         dev_info(host->dev, "applying extra ACPI _GTF filter 0x%x for %s\n",
1065                  filter, dmi->ident);
1066
1067         for (i = 0; i < host->n_ports; i++) {
1068                 struct ata_port *ap = host->ports[i];
1069                 struct ata_link *link;
1070                 struct ata_device *dev;
1071
1072                 ata_for_each_link(link, ap, EDGE)
1073                         ata_for_each_dev(dev, link, ALL)
1074                                 dev->gtf_filter |= filter;
1075         }
1076 }
1077 #else
1078 static inline void ahci_gtf_filter_workaround(struct ata_host *host)
1079 {}
1080 #endif
1081
1082 static int ahci_init_one(struct pci_dev *pdev, const struct pci_device_id *ent)
1083 {
1084         unsigned int board_id = ent->driver_data;
1085         struct ata_port_info pi = ahci_port_info[board_id];
1086         const struct ata_port_info *ppi[] = { &pi, NULL };
1087         struct device *dev = &pdev->dev;
1088         struct ahci_host_priv *hpriv;
1089         struct ata_host *host;
1090         int n_ports, i, rc;
1091         int ahci_pci_bar = AHCI_PCI_BAR_STANDARD;
1092
1093         VPRINTK("ENTER\n");
1094
1095         WARN_ON((int)ATA_MAX_QUEUE > AHCI_MAX_CMDS);
1096
1097         ata_print_version_once(&pdev->dev, DRV_VERSION);
1098
1099         /* The AHCI driver can only drive the SATA ports, the PATA driver
1100            can drive them all so if both drivers are selected make sure
1101            AHCI stays out of the way */
1102         if (pdev->vendor == PCI_VENDOR_ID_MARVELL && !marvell_enable)
1103                 return -ENODEV;
1104
1105         /*
1106          * For some reason, MCP89 on MacBook 7,1 doesn't work with
1107          * ahci, use ata_generic instead.
1108          */
1109         if (pdev->vendor == PCI_VENDOR_ID_NVIDIA &&
1110             pdev->device == PCI_DEVICE_ID_NVIDIA_NFORCE_MCP89_SATA &&
1111             pdev->subsystem_vendor == PCI_VENDOR_ID_APPLE &&
1112             pdev->subsystem_device == 0xcb89)
1113                 return -ENODEV;
1114
1115         /* Promise's PDC42819 is a SAS/SATA controller that has an AHCI mode.
1116          * At the moment, we can only use the AHCI mode. Let the users know
1117          * that for SAS drives they're out of luck.
1118          */
1119         if (pdev->vendor == PCI_VENDOR_ID_PROMISE)
1120                 dev_info(&pdev->dev,
1121                          "PDC42819 can only drive SATA devices with this driver\n");
1122
1123         /* Both Connext and Enmotus devices use non-standard BARs */
1124         if (pdev->vendor == PCI_VENDOR_ID_STMICRO && pdev->device == 0xCC06)
1125                 ahci_pci_bar = AHCI_PCI_BAR_STA2X11;
1126         else if (pdev->vendor == 0x1c44 && pdev->device == 0x8000)
1127                 ahci_pci_bar = AHCI_PCI_BAR_ENMOTUS;
1128
1129         /* acquire resources */
1130         rc = pcim_enable_device(pdev);
1131         if (rc)
1132                 return rc;
1133
1134         /* AHCI controllers often implement SFF compatible interface.
1135          * Grab all PCI BARs just in case.
1136          */
1137         rc = pcim_iomap_regions_request_all(pdev, 1 << ahci_pci_bar, DRV_NAME);
1138         if (rc == -EBUSY)
1139                 pcim_pin_device(pdev);
1140         if (rc)
1141                 return rc;
1142
1143         if (pdev->vendor == PCI_VENDOR_ID_INTEL &&
1144             (pdev->device == 0x2652 || pdev->device == 0x2653)) {
1145                 u8 map;
1146
1147                 /* ICH6s share the same PCI ID for both piix and ahci
1148                  * modes.  Enabling ahci mode while MAP indicates
1149                  * combined mode is a bad idea.  Yield to ata_piix.
1150                  */
1151                 pci_read_config_byte(pdev, ICH_MAP, &map);
1152                 if (map & 0x3) {
1153                         dev_info(&pdev->dev,
1154                                  "controller is in combined mode, can't enable AHCI mode\n");
1155                         return -ENODEV;
1156                 }
1157         }
1158
1159         hpriv = devm_kzalloc(dev, sizeof(*hpriv), GFP_KERNEL);
1160         if (!hpriv)
1161                 return -ENOMEM;
1162         hpriv->flags |= (unsigned long)pi.private_data;
1163
1164         /* MCP65 revision A1 and A2 can't do MSI */
1165         if (board_id == board_ahci_mcp65 &&
1166             (pdev->revision == 0xa1 || pdev->revision == 0xa2))
1167                 hpriv->flags |= AHCI_HFLAG_NO_MSI;
1168
1169         /* SB800 does NOT need the workaround to ignore SERR_INTERNAL */
1170         if (board_id == board_ahci_sb700 && pdev->revision >= 0x40)
1171                 hpriv->flags &= ~AHCI_HFLAG_IGN_SERR_INTERNAL;
1172
1173         /* only some SB600s can do 64bit DMA */
1174         if (ahci_sb600_enable_64bit(pdev))
1175                 hpriv->flags &= ~AHCI_HFLAG_32BIT_ONLY;
1176
1177         if ((hpriv->flags & AHCI_HFLAG_NO_MSI) || pci_enable_msi(pdev))
1178                 pci_intx(pdev, 1);
1179
1180         hpriv->mmio = pcim_iomap_table(pdev)[ahci_pci_bar];
1181
1182         /* save initial config */
1183         ahci_pci_save_initial_config(pdev, hpriv);
1184
1185         /* prepare host */
1186         if (hpriv->cap & HOST_CAP_NCQ) {
1187                 pi.flags |= ATA_FLAG_NCQ;
1188                 /*
1189                  * Auto-activate optimization is supposed to be
1190                  * supported on all AHCI controllers indicating NCQ
1191                  * capability, but it seems to be broken on some
1192                  * chipsets including NVIDIAs.
1193                  */
1194                 if (!(hpriv->flags & AHCI_HFLAG_NO_FPDMA_AA))
1195                         pi.flags |= ATA_FLAG_FPDMA_AA;
1196         }
1197
1198         if (hpriv->cap & HOST_CAP_PMP)
1199                 pi.flags |= ATA_FLAG_PMP;
1200
1201         ahci_set_em_messages(hpriv, &pi);
1202
1203         if (ahci_broken_system_poweroff(pdev)) {
1204                 pi.flags |= ATA_FLAG_NO_POWEROFF_SPINDOWN;
1205                 dev_info(&pdev->dev,
1206                         "quirky BIOS, skipping spindown on poweroff\n");
1207         }
1208
1209         if (ahci_broken_suspend(pdev)) {
1210                 hpriv->flags |= AHCI_HFLAG_NO_SUSPEND;
1211                 dev_warn(&pdev->dev,
1212                          "BIOS update required for suspend/resume\n");
1213         }
1214
1215         if (ahci_broken_online(pdev)) {
1216                 hpriv->flags |= AHCI_HFLAG_SRST_TOUT_IS_OFFLINE;
1217                 dev_info(&pdev->dev,
1218                          "online status unreliable, applying workaround\n");
1219         }
1220
1221         /* CAP.NP sometimes indicate the index of the last enabled
1222          * port, at other times, that of the last possible port, so
1223          * determining the maximum port number requires looking at
1224          * both CAP.NP and port_map.
1225          */
1226         n_ports = max(ahci_nr_ports(hpriv->cap), fls(hpriv->port_map));
1227
1228         host = ata_host_alloc_pinfo(&pdev->dev, ppi, n_ports);
1229         if (!host)
1230                 return -ENOMEM;
1231         host->private_data = hpriv;
1232
1233         if (!(hpriv->cap & HOST_CAP_SSS) || ahci_ignore_sss)
1234                 host->flags |= ATA_HOST_PARALLEL_SCAN;
1235         else
1236                 printk(KERN_INFO "ahci: SSS flag set, parallel bus scan disabled\n");
1237
1238         if (pi.flags & ATA_FLAG_EM)
1239                 ahci_reset_em(host);
1240
1241         for (i = 0; i < host->n_ports; i++) {
1242                 struct ata_port *ap = host->ports[i];
1243
1244                 ata_port_pbar_desc(ap, ahci_pci_bar, -1, "abar");
1245                 ata_port_pbar_desc(ap, ahci_pci_bar,
1246                                    0x100 + ap->port_no * 0x80, "port");
1247
1248                 /* set enclosure management message type */
1249                 if (ap->flags & ATA_FLAG_EM)
1250                         ap->em_message_type = hpriv->em_msg_type;
1251
1252
1253                 /* disabled/not-implemented port */
1254                 if (!(hpriv->port_map & (1 << i)))
1255                         ap->ops = &ata_dummy_port_ops;
1256         }
1257
1258         /* apply workaround for ASUS P5W DH Deluxe mainboard */
1259         ahci_p5wdh_workaround(host);
1260
1261         /* apply gtf filter quirk */
1262         ahci_gtf_filter_workaround(host);
1263
1264         /* initialize adapter */
1265         rc = ahci_configure_dma_masks(pdev, hpriv->cap & HOST_CAP_64);
1266         if (rc)
1267                 return rc;
1268
1269         rc = ahci_pci_reset_controller(host);
1270         if (rc)
1271                 return rc;
1272
1273         ahci_pci_init_controller(host);
1274         ahci_pci_print_info(host);
1275
1276         pci_set_master(pdev);
1277         return ata_host_activate(host, pdev->irq, ahci_interrupt, IRQF_SHARED,
1278                                  &ahci_sht);
1279 }
1280
1281 static int __init ahci_init(void)
1282 {
1283         return pci_register_driver(&ahci_pci_driver);
1284 }
1285
1286 static void __exit ahci_exit(void)
1287 {
1288         pci_unregister_driver(&ahci_pci_driver);
1289 }
1290
1291
1292 MODULE_AUTHOR("Jeff Garzik");
1293 MODULE_DESCRIPTION("AHCI SATA low-level driver");
1294 MODULE_LICENSE("GPL");
1295 MODULE_DEVICE_TABLE(pci, ahci_pci_tbl);
1296 MODULE_VERSION(DRV_VERSION);
1297
1298 module_init(ahci_init);
1299 module_exit(ahci_exit);