arch/x86_64/kernel/io_apic.c

   1 /*
   2  *      Intel IO-APIC support for multi-Pentium hosts.
   3  *
   4  *      Copyright (C) 1997, 1998, 1999, 2000 Ingo Molnar, Hajnalka Szabo
   5  *
   6  *      Many thanks to Stig Venaas for trying out countless experimental
   7  *      patches and reporting/debugging problems patiently!
   8  *
   9  *      (c) 1999, Multiple IO-APIC support, developed by
  10  *      Ken-ichi Yaku <yaku@css1.kbnes.nec.co.jp> and
  11  *      Hidemi Kishimoto <kisimoto@css1.kbnes.nec.co.jp>,
  12  *      further tested and cleaned up by Zach Brown <zab@redhat.com>
  13  *      and Ingo Molnar <mingo@redhat.com>
  14  *
  15  *      Fixes
  16  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs;
  17  *                                      thanks to Eric Gilmore
  18  *                                      and Rolf G. Tews
  19  *                                      for testing these extensively
  20  *      Paul Diefenbaugh        :       Added full ACPI support
  21  */
  22
  23 #include <linux/mm.h>
  24 #include <linux/interrupt.h>
  25 #include <linux/init.h>
  26 #include <linux/delay.h>
  27 #include <linux/sched.h>
  28 #include <linux/smp_lock.h>
  29 #include <linux/pci.h>
  30 #include <linux/mc146818rtc.h>
  31 #include <linux/acpi.h>
  32 #include <linux/sysdev.h>
  33 #include <linux/msi.h>
  34 #include <linux/htirq.h>
  35 #ifdef CONFIG_ACPI
  36 #include <acpi/acpi_bus.h>
  37 #endif
  38
  39 #include <asm/io.h>
  40 #include <asm/smp.h>
  41 #include <asm/desc.h>
  42 #include <asm/proto.h>
  43 #include <asm/mach_apic.h>
  44 #include <asm/acpi.h>
  45 #include <asm/dma.h>
  46 #include <asm/nmi.h>
  47 #include <asm/msidef.h>
  48 #include <asm/hypertransport.h>
  49
  50 static int assign_irq_vector(int irq, cpumask_t mask, cpumask_t *result);
  51
  52 #define __apicdebuginit  __init
  53
  54 int sis_apic_bug; /* not actually supported, dummy for compile */
  55
  56 static int no_timer_check;
  57
  58 static int disable_timer_pin_1 __initdata;
  59
  60 int timer_over_8254 __initdata = 1;
  61
  62 /* Where if anywhere is the i8259 connect in external int mode */
  63 static struct { int pin, apic; } ioapic_i8259 = { -1, -1 };
  64
  65 static DEFINE_SPINLOCK(ioapic_lock);
  66 DEFINE_SPINLOCK(vector_lock);
  67
  68 /*
  69  * # of IRQ routing registers
  70  */
  71 int nr_ioapic_registers[MAX_IO_APICS];
  72
  73 /*
  74  * Rough estimation of how many shared IRQs there are, can
  75  * be changed anytime.
  76  */
  77 #define MAX_PLUS_SHARED_IRQS NR_IRQ_VECTORS
  78 #define PIN_MAP_SIZE (MAX_PLUS_SHARED_IRQS + NR_IRQS)
  79
  80 /*
  81  * This is performance-critical, we want to do it O(1)
  82  *
  83  * the indexing order of this array favors 1:1 mappings
  84  * between pins and IRQs.
  85  */
  86
  87 static struct irq_pin_list {
  88         short apic, pin, next;
  89 } irq_2_pin[PIN_MAP_SIZE];
  90
  91 struct io_apic {
  92         unsigned int index;
  93         unsigned int unused[3];
  94         unsigned int data;
  95 };
  96
  97 static __attribute_const__ struct io_apic __iomem *io_apic_base(int idx)
  98 {
  99         return (void __iomem *) __fix_to_virt(FIX_IO_APIC_BASE_0 + idx)
 100                 + (mp_ioapics[idx].mpc_apicaddr & ~PAGE_MASK);
 101 }
 102
 103 static inline unsigned int io_apic_read(unsigned int apic, unsigned int reg)
 104 {
 105         struct io_apic __iomem *io_apic = io_apic_base(apic);
 106         writel(reg, &io_apic->index);
 107         return readl(&io_apic->data);
 108 }
 109
 110 static inline void io_apic_write(unsigned int apic, unsigned int reg, unsigned int value)
 111 {
 112         struct io_apic __iomem *io_apic = io_apic_base(apic);
 113         writel(reg, &io_apic->index);
 114         writel(value, &io_apic->data);
 115 }
 116
 117 /*
 118  * Re-write a value: to be used for read-modify-write
 119  * cycles where the read already set up the index register.
 120  */
 121 static inline void io_apic_modify(unsigned int apic, unsigned int value)
 122 {
 123         struct io_apic __iomem *io_apic = io_apic_base(apic);
 124         writel(value, &io_apic->data);
 125 }
 126
 127 /*
 128  * Synchronize the IO-APIC and the CPU by doing
 129  * a dummy read from the IO-APIC
 130  */
 131 static inline void io_apic_sync(unsigned int apic)
 132 {
 133         struct io_apic __iomem *io_apic = io_apic_base(apic);
 134         readl(&io_apic->data);
 135 }
 136
 137 #define __DO_ACTION(R, ACTION, FINAL)                                   \
 138                                                                         \
 139 {                                                                       \
 140         int pin;                                                        \
 141         struct irq_pin_list *entry = irq_2_pin + irq;                   \
 142                                                                         \
 143         BUG_ON(irq >= NR_IRQS);                                         \
 144         for (;;) {                                                      \
 145                 unsigned int reg;                                       \
 146                 pin = entry->pin;                                       \
 147                 if (pin == -1)                                          \
 148                         break;                                          \
 149                 reg = io_apic_read(entry->apic, 0x10 + R + pin*2);      \
 150                 reg ACTION;                                             \
 151                 io_apic_modify(entry->apic, reg);                       \
 152                 if (!entry->next)                                       \
 153                         break;                                          \
 154                 entry = irq_2_pin + entry->next;                        \
 155         }                                                               \
 156         FINAL;                                                          \
 157 }
 158
 159 union entry_union {
 160         struct { u32 w1, w2; };
 161         struct IO_APIC_route_entry entry;
 162 };
 163
 164 static struct IO_APIC_route_entry ioapic_read_entry(int apic, int pin)
 165 {
 166         union entry_union eu;
 167         unsigned long flags;
 168         spin_lock_irqsave(&ioapic_lock, flags);
 169         eu.w1 = io_apic_read(apic, 0x10 + 2 * pin);
 170         eu.w2 = io_apic_read(apic, 0x11 + 2 * pin);
 171         spin_unlock_irqrestore(&ioapic_lock, flags);
 172         return eu.entry;
 173 }
 174
 175 /*
 176  * When we write a new IO APIC routing entry, we need to write the high
 177  * word first! If the mask bit in the low word is clear, we will enable
 178  * the interrupt, and we need to make sure the entry is fully populated
 179  * before that happens.
 180  */
 181 static void
 182 __ioapic_write_entry(int apic, int pin, struct IO_APIC_route_entry e)
 183 {
 184         union entry_union eu;
 185         eu.entry = e;
 186         io_apic_write(apic, 0x11 + 2*pin, eu.w2);
 187         io_apic_write(apic, 0x10 + 2*pin, eu.w1);
 188 }
 189
 190 static void ioapic_write_entry(int apic, int pin, struct IO_APIC_route_entry e)
 191 {
 192         unsigned long flags;
 193         spin_lock_irqsave(&ioapic_lock, flags);
 194         __ioapic_write_entry(apic, pin, e);
 195         spin_unlock_irqrestore(&ioapic_lock, flags);
 196 }
 197
 198 /*
 199  * When we mask an IO APIC routing entry, we need to write the low
 200  * word first, in order to set the mask bit before we change the
 201  * high bits!
 202  */
 203 static void ioapic_mask_entry(int apic, int pin)
 204 {
 205         unsigned long flags;
 206         union entry_union eu = { .entry.mask = 1 };
 207
 208         spin_lock_irqsave(&ioapic_lock, flags);
 209         io_apic_write(apic, 0x10 + 2*pin, eu.w1);
 210         io_apic_write(apic, 0x11 + 2*pin, eu.w2);
 211         spin_unlock_irqrestore(&ioapic_lock, flags);
 212 }
 213
 214 #ifdef CONFIG_SMP
 215 static void __target_IO_APIC_irq(unsigned int irq, unsigned int dest, u8 vector)
 216 {
 217         int apic, pin;
 218         struct irq_pin_list *entry = irq_2_pin + irq;
 219
 220         BUG_ON(irq >= NR_IRQS);
 221         for (;;) {
 222                 unsigned int reg;
 223                 apic = entry->apic;
 224                 pin = entry->pin;
 225                 if (pin == -1)
 226                         break;
 227                 io_apic_write(apic, 0x11 + pin*2, dest);
 228                 reg = io_apic_read(apic, 0x10 + pin*2);
 229                 reg &= ~0x000000ff;
 230                 reg |= vector;
 231                 io_apic_modify(apic, reg);
 232                 if (!entry->next)
 233                         break;
 234                 entry = irq_2_pin + entry->next;
 235         }
 236 }
 237
 238 static void set_ioapic_affinity_irq(unsigned int irq, cpumask_t mask)
 239 {
 240         unsigned long flags;
 241         unsigned int dest;
 242         cpumask_t tmp;
 243         int vector;
 244
 245         cpus_and(tmp, mask, cpu_online_map);
 246         if (cpus_empty(tmp))
 247                 tmp = TARGET_CPUS;
 248
 249         cpus_and(mask, tmp, CPU_MASK_ALL);
 250
 251         vector = assign_irq_vector(irq, mask, &tmp);
 252         if (vector < 0)
 253                 return;
 254
 255         dest = cpu_mask_to_apicid(tmp);
 256
 257         /*
 258          * Only the high 8 bits are valid.
 259          */
 260         dest = SET_APIC_LOGICAL_ID(dest);
 261
 262         spin_lock_irqsave(&ioapic_lock, flags);
 263         __target_IO_APIC_irq(irq, dest, vector);
 264         set_native_irq_info(irq, mask);
 265         spin_unlock_irqrestore(&ioapic_lock, flags);
 266 }
 267 #endif
 268
 269 /*
 270  * The common case is 1:1 IRQ<->pin mappings. Sometimes there are
 271  * shared ISA-space IRQs, so we have to support them. We are super
 272  * fast in the common case, and fast for shared ISA-space IRQs.
 273  */
 274 static void add_pin_to_irq(unsigned int irq, int apic, int pin)
 275 {
 276         static int first_free_entry = NR_IRQS;
 277         struct irq_pin_list *entry = irq_2_pin + irq;
 278
 279         BUG_ON(irq >= NR_IRQS);
 280         while (entry->next)
 281                 entry = irq_2_pin + entry->next;
 282
 283         if (entry->pin != -1) {
 284                 entry->next = first_free_entry;
 285                 entry = irq_2_pin + entry->next;
 286                 if (++first_free_entry >= PIN_MAP_SIZE)
 287                         panic("io_apic.c: ran out of irq_2_pin entries!");
 288         }
 289         entry->apic = apic;
 290         entry->pin = pin;
 291 }
 292
 293
 294 #define DO_ACTION(name,R,ACTION, FINAL)                                 \
 295                                                                         \
 296         static void name##_IO_APIC_irq (unsigned int irq)               \
 297         __DO_ACTION(R, ACTION, FINAL)
 298
 299 DO_ACTION( __mask,             0, |= 0x00010000, io_apic_sync(entry->apic) )
 300                                                 /* mask = 1 */
 301 DO_ACTION( __unmask,           0, &= 0xfffeffff, )
 302                                                 /* mask = 0 */
 303
 304 static void mask_IO_APIC_irq (unsigned int irq)
 305 {
 306         unsigned long flags;
 307
 308         spin_lock_irqsave(&ioapic_lock, flags);
 309         __mask_IO_APIC_irq(irq);
 310         spin_unlock_irqrestore(&ioapic_lock, flags);
 311 }
 312
 313 static void unmask_IO_APIC_irq (unsigned int irq)
 314 {
 315         unsigned long flags;
 316
 317         spin_lock_irqsave(&ioapic_lock, flags);
 318         __unmask_IO_APIC_irq(irq);
 319         spin_unlock_irqrestore(&ioapic_lock, flags);
 320 }
 321
 322 static void clear_IO_APIC_pin(unsigned int apic, unsigned int pin)
 323 {
 324         struct IO_APIC_route_entry entry;
 325
 326         /* Check delivery_mode to be sure we're not clearing an SMI pin */
 327         entry = ioapic_read_entry(apic, pin);
 328         if (entry.delivery_mode == dest_SMI)
 329                 return;
 330         /*
 331          * Disable it in the IO-APIC irq-routing table:
 332          */
 333         ioapic_mask_entry(apic, pin);
 334 }
 335
 336 static void clear_IO_APIC (void)
 337 {
 338         int apic, pin;
 339
 340         for (apic = 0; apic < nr_ioapics; apic++)
 341                 for (pin = 0; pin < nr_ioapic_registers[apic]; pin++)
 342                         clear_IO_APIC_pin(apic, pin);
 343 }
 344
 345 int skip_ioapic_setup;
 346 int ioapic_force;
 347
 348 /* dummy parsing: see setup.c */
 349
 350 static int __init disable_ioapic_setup(char *str)
 351 {
 352         skip_ioapic_setup = 1;
 353         return 0;
 354 }
 355 early_param("noapic", disable_ioapic_setup);
 356
 357 /* Actually the next is obsolete, but keep it for paranoid reasons -AK */
 358 static int __init disable_timer_pin_setup(char *arg)
 359 {
 360         disable_timer_pin_1 = 1;
 361         return 1;
 362 }
 363 __setup("disable_timer_pin_1", disable_timer_pin_setup);
 364
 365 static int __init setup_disable_8254_timer(char *s)
 366 {
 367         timer_over_8254 = -1;
 368         return 1;
 369 }
 370 static int __init setup_enable_8254_timer(char *s)
 371 {
 372         timer_over_8254 = 2;
 373         return 1;
 374 }
 375
 376 __setup("disable_8254_timer", setup_disable_8254_timer);
 377 __setup("enable_8254_timer", setup_enable_8254_timer);
 378
 379
 380 /*
 381  * Find the IRQ entry number of a certain pin.
 382  */
 383 static int find_irq_entry(int apic, int pin, int type)
 384 {
 385         int i;
 386
 387         for (i = 0; i < mp_irq_entries; i++)
 388                 if (mp_irqs[i].mpc_irqtype == type &&
 389                     (mp_irqs[i].mpc_dstapic == mp_ioapics[apic].mpc_apicid ||
 390                      mp_irqs[i].mpc_dstapic == MP_APIC_ALL) &&
 391                     mp_irqs[i].mpc_dstirq == pin)
 392                         return i;
 393
 394         return -1;
 395 }
 396
 397 /*
 398  * Find the pin to which IRQ[irq] (ISA) is connected
 399  */
 400 static int __init find_isa_irq_pin(int irq, int type)
 401 {
 402         int i;
 403
 404         for (i = 0; i < mp_irq_entries; i++) {
 405                 int lbus = mp_irqs[i].mpc_srcbus;
 406
 407                 if (test_bit(lbus, mp_bus_not_pci) &&
 408                     (mp_irqs[i].mpc_irqtype == type) &&
 409                     (mp_irqs[i].mpc_srcbusirq == irq))
 410
 411                         return mp_irqs[i].mpc_dstirq;
 412         }
 413         return -1;
 414 }
 415
 416 static int __init find_isa_irq_apic(int irq, int type)
 417 {
 418         int i;
 419
 420         for (i = 0; i < mp_irq_entries; i++) {
 421                 int lbus = mp_irqs[i].mpc_srcbus;
 422
 423                 if (test_bit(lbus, mp_bus_not_pci) &&
 424                     (mp_irqs[i].mpc_irqtype == type) &&
 425                     (mp_irqs[i].mpc_srcbusirq == irq))
 426                         break;
 427         }
 428         if (i < mp_irq_entries) {
 429                 int apic;
 430                 for(apic = 0; apic < nr_ioapics; apic++) {
 431                         if (mp_ioapics[apic].mpc_apicid == mp_irqs[i].mpc_dstapic)
 432                                 return apic;
 433                 }
 434         }
 435
 436         return -1;
 437 }
 438
 439 /*
 440  * Find a specific PCI IRQ entry.
 441  * Not an __init, possibly needed by modules
 442  */
 443 static int pin_2_irq(int idx, int apic, int pin);
 444
 445 int IO_APIC_get_PCI_irq_vector(int bus, int slot, int pin)
 446 {
 447         int apic, i, best_guess = -1;
 448
 449         apic_printk(APIC_DEBUG, "querying PCI -> IRQ mapping bus:%d, slot:%d, pin:%d.\n",
 450                 bus, slot, pin);
 451         if (mp_bus_id_to_pci_bus[bus] == -1) {
 452                 apic_printk(APIC_VERBOSE, "PCI BIOS passed nonexistent PCI bus %d!\n", bus);
 453                 return -1;
 454         }
 455         for (i = 0; i < mp_irq_entries; i++) {
 456                 int lbus = mp_irqs[i].mpc_srcbus;
 457
 458                 for (apic = 0; apic < nr_ioapics; apic++)
 459                         if (mp_ioapics[apic].mpc_apicid == mp_irqs[i].mpc_dstapic ||
 460                             mp_irqs[i].mpc_dstapic == MP_APIC_ALL)
 461                                 break;
 462
 463                 if (!test_bit(lbus, mp_bus_not_pci) &&
 464                     !mp_irqs[i].mpc_irqtype &&
 465                     (bus == lbus) &&
 466                     (slot == ((mp_irqs[i].mpc_srcbusirq >> 2) & 0x1f))) {
 467                         int irq = pin_2_irq(i,apic,mp_irqs[i].mpc_dstirq);
 468
 469                         if (!(apic || IO_APIC_IRQ(irq)))
 470                                 continue;
 471
 472                         if (pin == (mp_irqs[i].mpc_srcbusirq & 3))
 473                                 return irq;
 474                         /*
 475                          * Use the first all-but-pin matching entry as a
 476                          * best-guess fuzzy result for broken mptables.
 477                          */
 478                         if (best_guess < 0)
 479                                 best_guess = irq;
 480                 }
 481         }
 482         BUG_ON(best_guess >= NR_IRQS);
 483         return best_guess;
 484 }
 485
 486 /* ISA interrupts are always polarity zero edge triggered,
 487  * when listed as conforming in the MP table. */
 488
 489 #define default_ISA_trigger(idx)        (0)
 490 #define default_ISA_polarity(idx)       (0)
 491
 492 /* PCI interrupts are always polarity one level triggered,
 493  * when listed as conforming in the MP table. */
 494
 495 #define default_PCI_trigger(idx)        (1)
 496 #define default_PCI_polarity(idx)       (1)
 497
 498 static int __init MPBIOS_polarity(int idx)
 499 {
 500         int bus = mp_irqs[idx].mpc_srcbus;
 501         int polarity;
 502
 503         /*
 504          * Determine IRQ line polarity (high active or low active):
 505          */
 506         switch (mp_irqs[idx].mpc_irqflag & 3)
 507         {
 508                 case 0: /* conforms, ie. bus-type dependent polarity */
 509                         if (test_bit(bus, mp_bus_not_pci))
 510                                 polarity = default_ISA_polarity(idx);
 511                         else
 512                                 polarity = default_PCI_polarity(idx);
 513                         break;
 514                 case 1: /* high active */
 515                 {
 516                         polarity = 0;
 517                         break;
 518                 }
 519                 case 2: /* reserved */
 520                 {
 521                         printk(KERN_WARNING "broken BIOS!!\n");
 522                         polarity = 1;
 523                         break;
 524                 }
 525                 case 3: /* low active */
 526                 {
 527                         polarity = 1;
 528                         break;
 529                 }
 530                 default: /* invalid */
 531                 {
 532                         printk(KERN_WARNING "broken BIOS!!\n");
 533                         polarity = 1;
 534                         break;
 535                 }
 536         }
 537         return polarity;
 538 }
 539
 540 static int MPBIOS_trigger(int idx)
 541 {
 542         int bus = mp_irqs[idx].mpc_srcbus;
 543         int trigger;
 544
 545         /*
 546          * Determine IRQ trigger mode (edge or level sensitive):
 547          */
 548         switch ((mp_irqs[idx].mpc_irqflag>>2) & 3)
 549         {
 550                 case 0: /* conforms, ie. bus-type dependent */
 551                         if (test_bit(bus, mp_bus_not_pci))
 552                                 trigger = default_ISA_trigger(idx);
 553                         else
 554                                 trigger = default_PCI_trigger(idx);
 555                         break;
 556                 case 1: /* edge */
 557                 {
 558                         trigger = 0;
 559                         break;
 560                 }
 561                 case 2: /* reserved */
 562                 {
 563                         printk(KERN_WARNING "broken BIOS!!\n");
 564                         trigger = 1;
 565                         break;
 566                 }
 567                 case 3: /* level */
 568                 {
 569                         trigger = 1;
 570                         break;
 571                 }
 572                 default: /* invalid */
 573                 {
 574                         printk(KERN_WARNING "broken BIOS!!\n");
 575                         trigger = 0;
 576                         break;
 577                 }
 578         }
 579         return trigger;
 580 }
 581
 582 static inline int irq_polarity(int idx)
 583 {
 584         return MPBIOS_polarity(idx);
 585 }
 586
 587 static inline int irq_trigger(int idx)
 588 {
 589         return MPBIOS_trigger(idx);
 590 }
 591
 592 static int pin_2_irq(int idx, int apic, int pin)
 593 {
 594         int irq, i;
 595         int bus = mp_irqs[idx].mpc_srcbus;
 596
 597         /*
 598          * Debugging check, we are in big trouble if this message pops up!
 599          */
 600         if (mp_irqs[idx].mpc_dstirq != pin)
 601                 printk(KERN_ERR "broken BIOS or MPTABLE parser, ayiee!!\n");
 602
 603         if (test_bit(bus, mp_bus_not_pci)) {
 604                 irq = mp_irqs[idx].mpc_srcbusirq;
 605         } else {
 606                 /*
 607                  * PCI IRQs are mapped in order
 608                  */
 609                 i = irq = 0;
 610                 while (i < apic)
 611                         irq += nr_ioapic_registers[i++];
 612                 irq += pin;
 613         }
 614         BUG_ON(irq >= NR_IRQS);
 615         return irq;
 616 }
 617
 618 static inline int IO_APIC_irq_trigger(int irq)
 619 {
 620         int apic, idx, pin;
 621
 622         for (apic = 0; apic < nr_ioapics; apic++) {
 623                 for (pin = 0; pin < nr_ioapic_registers[apic]; pin++) {
 624                         idx = find_irq_entry(apic,pin,mp_INT);
 625                         if ((idx != -1) && (irq == pin_2_irq(idx,apic,pin)))
 626                                 return irq_trigger(idx);
 627                 }
 628         }
 629         /*
 630          * nonexistent IRQs are edge default
 631          */
 632         return 0;
 633 }
 634
 635 /* irq_vectors is indexed by the sum of all RTEs in all I/O APICs. */
 636 static u8 irq_vector[NR_IRQ_VECTORS] __read_mostly = {
 637         [0] = FIRST_EXTERNAL_VECTOR + 0,
 638         [1] = FIRST_EXTERNAL_VECTOR + 1,
 639         [2] = FIRST_EXTERNAL_VECTOR + 2,
 640         [3] = FIRST_EXTERNAL_VECTOR + 3,
 641         [4] = FIRST_EXTERNAL_VECTOR + 4,
 642         [5] = FIRST_EXTERNAL_VECTOR + 5,
 643         [6] = FIRST_EXTERNAL_VECTOR + 6,
 644         [7] = FIRST_EXTERNAL_VECTOR + 7,
 645         [8] = FIRST_EXTERNAL_VECTOR + 8,
 646         [9] = FIRST_EXTERNAL_VECTOR + 9,
 647         [10] = FIRST_EXTERNAL_VECTOR + 10,
 648         [11] = FIRST_EXTERNAL_VECTOR + 11,
 649         [12] = FIRST_EXTERNAL_VECTOR + 12,
 650         [13] = FIRST_EXTERNAL_VECTOR + 13,
 651         [14] = FIRST_EXTERNAL_VECTOR + 14,
 652         [15] = FIRST_EXTERNAL_VECTOR + 15,
 653 };
 654
 655 static cpumask_t irq_domain[NR_IRQ_VECTORS] __read_mostly = {
 656         [0] = CPU_MASK_ALL,
 657         [1] = CPU_MASK_ALL,
 658         [2] = CPU_MASK_ALL,
 659         [3] = CPU_MASK_ALL,
 660         [4] = CPU_MASK_ALL,
 661         [5] = CPU_MASK_ALL,
 662         [6] = CPU_MASK_ALL,
 663         [7] = CPU_MASK_ALL,
 664         [8] = CPU_MASK_ALL,
 665         [9] = CPU_MASK_ALL,
 666         [10] = CPU_MASK_ALL,
 667         [11] = CPU_MASK_ALL,
 668         [12] = CPU_MASK_ALL,
 669         [13] = CPU_MASK_ALL,
 670         [14] = CPU_MASK_ALL,
 671         [15] = CPU_MASK_ALL,
 672 };
 673
 674 static int __assign_irq_vector(int irq, cpumask_t mask, cpumask_t *result)
 675 {
 676         /*
 677          * NOTE! The local APIC isn't very good at handling
 678          * multiple interrupts at the same interrupt level.
 679          * As the interrupt level is determined by taking the
 680          * vector number and shifting that right by 4, we
 681          * want to spread these out a bit so that they don't
 682          * all fall in the same interrupt level.
 683          *
 684          * Also, we've got to be careful not to trash gate
 685          * 0x80, because int 0x80 is hm, kind of importantish. ;)
 686          */
 687         static int current_vector = FIRST_DEVICE_VECTOR, current_offset = 0;
 688         int old_vector = -1;
 689         int cpu;
 690
 691         BUG_ON((unsigned)irq >= NR_IRQ_VECTORS);
 692
 693         /* Only try and allocate irqs on cpus that are present */
 694         cpus_and(mask, mask, cpu_online_map);
 695
 696         if (irq_vector[irq] > 0)
 697                 old_vector = irq_vector[irq];
 698         if (old_vector > 0) {
 699                 cpus_and(*result, irq_domain[irq], mask);
 700                 if (!cpus_empty(*result))
 701                         return old_vector;
 702         }
 703
 704         for_each_cpu_mask(cpu, mask) {
 705                 cpumask_t domain, new_mask;
 706                 int new_cpu;
 707                 int vector, offset;
 708
 709                 domain = vector_allocation_domain(cpu);
 710                 cpus_and(new_mask, domain, cpu_online_map);
 711
 712                 vector = current_vector;
 713                 offset = current_offset;
 714 next:
 715                 vector += 8;
 716                 if (vector >= FIRST_SYSTEM_VECTOR) {
 717                         /* If we run out of vectors on large boxen, must share them. */
 718                         offset = (offset + 1) % 8;
 719                         vector = FIRST_DEVICE_VECTOR + offset;
 720                 }
 721                 if (unlikely(current_vector == vector))
 722                         continue;
 723                 if (vector == IA32_SYSCALL_VECTOR)
 724                         goto next;
 725                 for_each_cpu_mask(new_cpu, new_mask)
 726                         if (per_cpu(vector_irq, new_cpu)[vector] != -1)
 727                                 goto next;
 728                 /* Found one! */
 729                 current_vector = vector;
 730                 current_offset = offset;
 731                 if (old_vector >= 0) {
 732                         cpumask_t old_mask;
 733                         int old_cpu;
 734                         cpus_and(old_mask, irq_domain[irq], cpu_online_map);
 735                         for_each_cpu_mask(old_cpu, old_mask)
 736                                 per_cpu(vector_irq, old_cpu)[old_vector] = -1;
 737                 }
 738                 for_each_cpu_mask(new_cpu, new_mask)
 739                         per_cpu(vector_irq, new_cpu)[vector] = irq;
 740                 irq_vector[irq] = vector;
 741                 irq_domain[irq] = domain;
 742                 cpus_and(*result, domain, mask);
 743                 return vector;
 744         }
 745         return -ENOSPC;
 746 }
 747
 748 static int assign_irq_vector(int irq, cpumask_t mask, cpumask_t *result)
 749 {
 750         int vector;
 751         unsigned long flags;
 752
 753         spin_lock_irqsave(&vector_lock, flags);
 754         vector = __assign_irq_vector(irq, mask, result);
 755         spin_unlock_irqrestore(&vector_lock, flags);
 756         return vector;
 757 }
 758
 759 static void __clear_irq_vector(int irq)
 760 {
 761         cpumask_t mask;
 762         int cpu, vector;
 763
 764         BUG_ON(!irq_vector[irq]);
 765
 766         vector = irq_vector[irq];
 767         cpus_and(mask, irq_domain[irq], cpu_online_map);
 768         for_each_cpu_mask(cpu, mask)
 769                 per_cpu(vector_irq, cpu)[vector] = -1;
 770
 771         irq_vector[irq] = 0;
 772         irq_domain[irq] = CPU_MASK_NONE;
 773 }
 774
 775 void __setup_vector_irq(int cpu)
 776 {
 777         /* Initialize vector_irq on a new cpu */
 778         /* This function must be called with vector_lock held */
 779         int irq, vector;
 780
 781         /* Mark the inuse vectors */
 782         for (irq = 0; irq < NR_IRQ_VECTORS; ++irq) {
 783                 if (!cpu_isset(cpu, irq_domain[irq]))
 784                         continue;
 785                 vector = irq_vector[irq];
 786                 per_cpu(vector_irq, cpu)[vector] = irq;
 787         }
 788         /* Mark the free vectors */
 789         for (vector = 0; vector < NR_VECTORS; ++vector) {
 790                 irq = per_cpu(vector_irq, cpu)[vector];
 791                 if (irq < 0)
 792                         continue;
 793                 if (!cpu_isset(cpu, irq_domain[irq]))
 794                         per_cpu(vector_irq, cpu)[vector] = -1;
 795         }
 796 }
 797
 798
 799 extern void (*interrupt[NR_IRQS])(void);
 800
 801 static struct irq_chip ioapic_chip;
 802
 803 #define IOAPIC_AUTO     -1
 804 #define IOAPIC_EDGE     0
 805 #define IOAPIC_LEVEL    1
 806
 807 static void ioapic_register_intr(int irq, int vector, unsigned long trigger)
 808 {
 809         if ((trigger == IOAPIC_AUTO && IO_APIC_irq_trigger(irq)) ||
 810                         trigger == IOAPIC_LEVEL)
 811                 set_irq_chip_and_handler_name(irq, &ioapic_chip,
 812                                               handle_fasteoi_irq, "fasteoi");
 813         else
 814                 set_irq_chip_and_handler_name(irq, &ioapic_chip,
 815                                               handle_edge_irq, "edge");
 816 }
 817 static void __init setup_IO_APIC_irq(int apic, int pin, int idx, int irq)
 818 {
 819         struct IO_APIC_route_entry entry;
 820         int vector;
 821         unsigned long flags;
 822
 823
 824         /*
 825          * add it to the IO-APIC irq-routing table:
 826          */
 827         memset(&entry,0,sizeof(entry));
 828
 829         entry.delivery_mode = INT_DELIVERY_MODE;
 830         entry.dest_mode = INT_DEST_MODE;
 831         entry.mask = 0;                         /* enable IRQ */
 832         entry.dest = cpu_mask_to_apicid(TARGET_CPUS);
 833
 834         entry.trigger = irq_trigger(idx);
 835         entry.polarity = irq_polarity(idx);
 836
 837         if (irq_trigger(idx)) {
 838                 entry.trigger = 1;
 839                 entry.mask = 1;
 840                 entry.dest = cpu_mask_to_apicid(TARGET_CPUS);
 841         }
 842
 843         if (!apic && !IO_APIC_IRQ(irq))
 844                 return;
 845
 846         if (IO_APIC_IRQ(irq)) {
 847                 cpumask_t mask;
 848                 vector = assign_irq_vector(irq, TARGET_CPUS, &mask);
 849                 if (vector < 0)
 850                         return;
 851
 852                 entry.dest = cpu_mask_to_apicid(mask);
 853                 entry.vector = vector;
 854
 855                 ioapic_register_intr(irq, vector, IOAPIC_AUTO);
 856                 if (!apic && (irq < 16))
 857                         disable_8259A_irq(irq);
 858         }
 859
 860         ioapic_write_entry(apic, pin, entry);
 861
 862         spin_lock_irqsave(&ioapic_lock, flags);
 863         set_native_irq_info(irq, TARGET_CPUS);
 864         spin_unlock_irqrestore(&ioapic_lock, flags);
 865
 866 }
 867
 868 static void __init setup_IO_APIC_irqs(void)
 869 {
 870         int apic, pin, idx, irq, first_notcon = 1;
 871
 872         apic_printk(APIC_VERBOSE, KERN_DEBUG "init IO_APIC IRQs\n");
 873
 874         for (apic = 0; apic < nr_ioapics; apic++) {
 875         for (pin = 0; pin < nr_ioapic_registers[apic]; pin++) {
 876
 877                 idx = find_irq_entry(apic,pin,mp_INT);
 878                 if (idx == -1) {
 879                         if (first_notcon) {
 880                                 apic_printk(APIC_VERBOSE, KERN_DEBUG " IO-APIC (apicid-pin) %d-%d", mp_ioapics[apic].mpc_apicid, pin);
 881                                 first_notcon = 0;
 882                         } else
 883                                 apic_printk(APIC_VERBOSE, ", %d-%d", mp_ioapics[apic].mpc_apicid, pin);
 884                         continue;
 885                 }
 886
 887                 irq = pin_2_irq(idx, apic, pin);
 888                 add_pin_to_irq(irq, apic, pin);
 889
 890                 setup_IO_APIC_irq(apic, pin, idx, irq);
 891
 892         }
 893         }
 894
 895         if (!first_notcon)
 896                 apic_printk(APIC_VERBOSE," not connected.\n");
 897 }
 898
 899 /*
 900  * Set up the 8259A-master output pin as broadcast to all
 901  * CPUs.
 902  */
 903 static void __init setup_ExtINT_IRQ0_pin(unsigned int apic, unsigned int pin, int vector)
 904 {
 905         struct IO_APIC_route_entry entry;
 906         unsigned long flags;
 907
 908         memset(&entry,0,sizeof(entry));
 909
 910         disable_8259A_irq(0);
 911
 912         /* mask LVT0 */
 913         apic_write(APIC_LVT0, APIC_LVT_MASKED | APIC_DM_EXTINT);
 914
 915         /*
 916          * We use logical delivery to get the timer IRQ
 917          * to the first CPU.
 918          */
 919         entry.dest_mode = INT_DEST_MODE;
 920         entry.mask = 0;                                 /* unmask IRQ now */
 921         entry.dest = cpu_mask_to_apicid(TARGET_CPUS);
 922         entry.delivery_mode = INT_DELIVERY_MODE;
 923         entry.polarity = 0;
 924         entry.trigger = 0;
 925         entry.vector = vector;
 926
 927         /*
 928          * The timer IRQ doesn't have to know that behind the
 929          * scene we have a 8259A-master in AEOI mode ...
 930          */
 931         set_irq_chip_and_handler_name(0, &ioapic_chip, handle_edge_irq, "edge");
 932
 933         /*
 934          * Add it to the IO-APIC irq-routing table:
 935          */
 936         spin_lock_irqsave(&ioapic_lock, flags);
 937         io_apic_write(apic, 0x11+2*pin, *(((int *)&entry)+1));
 938         io_apic_write(apic, 0x10+2*pin, *(((int *)&entry)+0));
 939         spin_unlock_irqrestore(&ioapic_lock, flags);
 940
 941         enable_8259A_irq(0);
 942 }
 943
 944 void __init UNEXPECTED_IO_APIC(void)
 945 {
 946 }
 947
 948 void __apicdebuginit print_IO_APIC(void)
 949 {
 950         int apic, i;
 951         union IO_APIC_reg_00 reg_00;
 952         union IO_APIC_reg_01 reg_01;
 953         union IO_APIC_reg_02 reg_02;
 954         unsigned long flags;
 955
 956         if (apic_verbosity == APIC_QUIET)
 957                 return;
 958
 959         printk(KERN_DEBUG "number of MP IRQ sources: %d.\n", mp_irq_entries);
 960         for (i = 0; i < nr_ioapics; i++)
 961                 printk(KERN_DEBUG "number of IO-APIC #%d registers: %d.\n",
 962                        mp_ioapics[i].mpc_apicid, nr_ioapic_registers[i]);
 963
 964         /*
 965          * We are a bit conservative about what we expect.  We have to
 966          * know about every hardware change ASAP.
 967          */
 968         printk(KERN_INFO "testing the IO APIC.......................\n");
 969
 970         for (apic = 0; apic < nr_ioapics; apic++) {
 971
 972         spin_lock_irqsave(&ioapic_lock, flags);
 973         reg_00.raw = io_apic_read(apic, 0);
 974         reg_01.raw = io_apic_read(apic, 1);
 975         if (reg_01.bits.version >= 0x10)
 976                 reg_02.raw = io_apic_read(apic, 2);
 977         spin_unlock_irqrestore(&ioapic_lock, flags);
 978
 979         printk("\n");
 980         printk(KERN_DEBUG "IO APIC #%d......\n", mp_ioapics[apic].mpc_apicid);
 981         printk(KERN_DEBUG ".... register #00: %08X\n", reg_00.raw);
 982         printk(KERN_DEBUG ".......    : physical APIC id: %02X\n", reg_00.bits.ID);
 983         if (reg_00.bits.__reserved_1 || reg_00.bits.__reserved_2)
 984                 UNEXPECTED_IO_APIC();
 985
 986         printk(KERN_DEBUG ".... register #01: %08X\n", *(int *)&reg_01);
 987         printk(KERN_DEBUG ".......     : max redirection entries: %04X\n", reg_01.bits.entries);
 988         if (    (reg_01.bits.entries != 0x0f) && /* older (Neptune) boards */
 989                 (reg_01.bits.entries != 0x17) && /* typical ISA+PCI boards */
 990                 (reg_01.bits.entries != 0x1b) && /* Compaq Proliant boards */
 991                 (reg_01.bits.entries != 0x1f) && /* dual Xeon boards */
 992                 (reg_01.bits.entries != 0x22) && /* bigger Xeon boards */
 993                 (reg_01.bits.entries != 0x2E) &&
 994                 (reg_01.bits.entries != 0x3F) &&
 995                 (reg_01.bits.entries != 0x03)
 996         )
 997                 UNEXPECTED_IO_APIC();
 998
 999         printk(KERN_DEBUG ".......     : PRQ implemented: %X\n", reg_01.bits.PRQ);
1000         printk(KERN_DEBUG ".......     : IO APIC version: %04X\n", reg_01.bits.version);
1001         if (    (reg_01.bits.version != 0x01) && /* 82489DX IO-APICs */
1002                 (reg_01.bits.version != 0x02) && /* 82801BA IO-APICs (ICH2) */
1003                 (reg_01.bits.version != 0x10) && /* oldest IO-APICs */
1004                 (reg_01.bits.version != 0x11) && /* Pentium/Pro IO-APICs */
1005                 (reg_01.bits.version != 0x13) && /* Xeon IO-APICs */
1006                 (reg_01.bits.version != 0x20)    /* Intel P64H (82806 AA) */
1007         )
1008                 UNEXPECTED_IO_APIC();
1009         if (reg_01.bits.__reserved_1 || reg_01.bits.__reserved_2)
1010                 UNEXPECTED_IO_APIC();
1011
1012         if (reg_01.bits.version >= 0x10) {
1013                 printk(KERN_DEBUG ".... register #02: %08X\n", reg_02.raw);
1014                 printk(KERN_DEBUG ".......     : arbitration: %02X\n", reg_02.bits.arbitration);
1015                 if (reg_02.bits.__reserved_1 || reg_02.bits.__reserved_2)
1016                         UNEXPECTED_IO_APIC();
1017         }
1018
1019         printk(KERN_DEBUG ".... IRQ redirection table:\n");
1020
1021         printk(KERN_DEBUG " NR Dst Mask Trig IRR Pol"
1022                           " Stat Dmod Deli Vect:   \n");
1023
1024         for (i = 0; i <= reg_01.bits.entries; i++) {
1025                 struct IO_APIC_route_entry entry;
1026
1027                 entry = ioapic_read_entry(apic, i);
1028
1029                 printk(KERN_DEBUG " %02x %03X ",
1030                         i,
1031                         entry.dest
1032                 );
1033
1034                 printk("%1d    %1d    %1d   %1d   %1d    %1d    %1d    %02X\n",
1035                         entry.mask,
1036                         entry.trigger,
1037                         entry.irr,
1038                         entry.polarity,
1039                         entry.delivery_status,
1040                         entry.dest_mode,
1041                         entry.delivery_mode,
1042                         entry.vector
1043                 );
1044         }
1045         }
1046         printk(KERN_DEBUG "IRQ to pin mappings:\n");
1047         for (i = 0; i < NR_IRQS; i++) {
1048                 struct irq_pin_list *entry = irq_2_pin + i;
1049                 if (entry->pin < 0)
1050                         continue;
1051                 printk(KERN_DEBUG "IRQ%d ", i);
1052                 for (;;) {
1053                         printk("-> %d:%d", entry->apic, entry->pin);
1054                         if (!entry->next)
1055                                 break;
1056                         entry = irq_2_pin + entry->next;
1057                 }
1058                 printk("\n");
1059         }
1060
1061         printk(KERN_INFO ".................................... done.\n");
1062
1063         return;
1064 }
1065
1066 #if 0
1067
1068 static __apicdebuginit void print_APIC_bitfield (int base)
1069 {
1070         unsigned int v;
1071         int i, j;
1072
1073         if (apic_verbosity == APIC_QUIET)
1074                 return;
1075
1076         printk(KERN_DEBUG "0123456789abcdef0123456789abcdef\n" KERN_DEBUG);
1077         for (i = 0; i < 8; i++) {
1078                 v = apic_read(base + i*0x10);
1079                 for (j = 0; j < 32; j++) {
1080                         if (v & (1<<j))
1081                                 printk("1");
1082                         else
1083                                 printk("0");
1084                 }
1085                 printk("\n");
1086         }
1087 }
1088
1089 void __apicdebuginit print_local_APIC(void * dummy)
1090 {
1091         unsigned int v, ver, maxlvt;
1092
1093         if (apic_verbosity == APIC_QUIET)
1094                 return;
1095
1096         printk("\n" KERN_DEBUG "printing local APIC contents on CPU#%d/%d:\n",
1097                 smp_processor_id(), hard_smp_processor_id());
1098         v = apic_read(APIC_ID);
1099         printk(KERN_INFO "... APIC ID:      %08x (%01x)\n", v, GET_APIC_ID(v));
1100         v = apic_read(APIC_LVR);
1101         printk(KERN_INFO "... APIC VERSION: %08x\n", v);
1102         ver = GET_APIC_VERSION(v);
1103         maxlvt = get_maxlvt();
1104
1105         v = apic_read(APIC_TASKPRI);
1106         printk(KERN_DEBUG "... APIC TASKPRI: %08x (%02x)\n", v, v & APIC_TPRI_MASK);
1107
1108         v = apic_read(APIC_ARBPRI);
1109         printk(KERN_DEBUG "... APIC ARBPRI: %08x (%02x)\n", v,
1110                 v & APIC_ARBPRI_MASK);
1111         v = apic_read(APIC_PROCPRI);
1112         printk(KERN_DEBUG "... APIC PROCPRI: %08x\n", v);
1113
1114         v = apic_read(APIC_EOI);
1115         printk(KERN_DEBUG "... APIC EOI: %08x\n", v);
1116         v = apic_read(APIC_RRR);
1117         printk(KERN_DEBUG "... APIC RRR: %08x\n", v);
1118         v = apic_read(APIC_LDR);
1119         printk(KERN_DEBUG "... APIC LDR: %08x\n", v);
1120         v = apic_read(APIC_DFR);
1121         printk(KERN_DEBUG "... APIC DFR: %08x\n", v);
1122         v = apic_read(APIC_SPIV);
1123         printk(KERN_DEBUG "... APIC SPIV: %08x\n", v);
1124
1125         printk(KERN_DEBUG "... APIC ISR field:\n");
1126         print_APIC_bitfield(APIC_ISR);
1127         printk(KERN_DEBUG "... APIC TMR field:\n");
1128         print_APIC_bitfield(APIC_TMR);
1129         printk(KERN_DEBUG "... APIC IRR field:\n");
1130         print_APIC_bitfield(APIC_IRR);
1131
1132         v = apic_read(APIC_ESR);
1133         printk(KERN_DEBUG "... APIC ESR: %08x\n", v);
1134
1135         v = apic_read(APIC_ICR);
1136         printk(KERN_DEBUG "... APIC ICR: %08x\n", v);
1137         v = apic_read(APIC_ICR2);
1138         printk(KERN_DEBUG "... APIC ICR2: %08x\n", v);
1139
1140         v = apic_read(APIC_LVTT);
1141         printk(KERN_DEBUG "... APIC LVTT: %08x\n", v);
1142
1143         if (maxlvt > 3) {                       /* PC is LVT#4. */
1144                 v = apic_read(APIC_LVTPC);
1145                 printk(KERN_DEBUG "... APIC LVTPC: %08x\n", v);
1146         }
1147         v = apic_read(APIC_LVT0);
1148         printk(KERN_DEBUG "... APIC LVT0: %08x\n", v);
1149         v = apic_read(APIC_LVT1);
1150         printk(KERN_DEBUG "... APIC LVT1: %08x\n", v);
1151
1152         if (maxlvt > 2) {                       /* ERR is LVT#3. */
1153                 v = apic_read(APIC_LVTERR);
1154                 printk(KERN_DEBUG "... APIC LVTERR: %08x\n", v);
1155         }
1156
1157         v = apic_read(APIC_TMICT);
1158         printk(KERN_DEBUG "... APIC TMICT: %08x\n", v);
1159         v = apic_read(APIC_TMCCT);
1160         printk(KERN_DEBUG "... APIC TMCCT: %08x\n", v);
1161         v = apic_read(APIC_TDCR);
1162         printk(KERN_DEBUG "... APIC TDCR: %08x\n", v);
1163         printk("\n");
1164 }
1165
1166 void print_all_local_APICs (void)
1167 {
1168         on_each_cpu(print_local_APIC, NULL, 1, 1);
1169 }
1170
1171 void __apicdebuginit print_PIC(void)
1172 {
1173         unsigned int v;
1174         unsigned long flags;
1175
1176         if (apic_verbosity == APIC_QUIET)
1177                 return;
1178
1179         printk(KERN_DEBUG "\nprinting PIC contents\n");
1180
1181         spin_lock_irqsave(&i8259A_lock, flags);
1182
1183         v = inb(0xa1) << 8 | inb(0x21);
1184         printk(KERN_DEBUG "... PIC  IMR: %04x\n", v);
1185
1186         v = inb(0xa0) << 8 | inb(0x20);
1187         printk(KERN_DEBUG "... PIC  IRR: %04x\n", v);
1188
1189         outb(0x0b,0xa0);
1190         outb(0x0b,0x20);
1191         v = inb(0xa0) << 8 | inb(0x20);
1192         outb(0x0a,0xa0);
1193         outb(0x0a,0x20);
1194
1195         spin_unlock_irqrestore(&i8259A_lock, flags);
1196
1197         printk(KERN_DEBUG "... PIC  ISR: %04x\n", v);
1198
1199         v = inb(0x4d1) << 8 | inb(0x4d0);
1200         printk(KERN_DEBUG "... PIC ELCR: %04x\n", v);
1201 }
1202
1203 #endif  /*  0  */
1204
1205 static void __init enable_IO_APIC(void)
1206 {
1207         union IO_APIC_reg_01 reg_01;
1208         int i8259_apic, i8259_pin;
1209         int i, apic;
1210         unsigned long flags;
1211
1212         for (i = 0; i < PIN_MAP_SIZE; i++) {
1213                 irq_2_pin[i].pin = -1;
1214                 irq_2_pin[i].next = 0;
1215         }
1216
1217         /*
1218          * The number of IO-APIC IRQ registers (== #pins):
1219          */
1220         for (apic = 0; apic < nr_ioapics; apic++) {
1221                 spin_lock_irqsave(&ioapic_lock, flags);
1222                 reg_01.raw = io_apic_read(apic, 1);
1223                 spin_unlock_irqrestore(&ioapic_lock, flags);
1224                 nr_ioapic_registers[apic] = reg_01.bits.entries+1;
1225         }
1226         for(apic = 0; apic < nr_ioapics; apic++) {
1227                 int pin;
1228                 /* See if any of the pins is in ExtINT mode */
1229                 for (pin = 0; pin < nr_ioapic_registers[apic]; pin++) {
1230                         struct IO_APIC_route_entry entry;
1231                         entry = ioapic_read_entry(apic, pin);
1232
1233                         /* If the interrupt line is enabled and in ExtInt mode
1234                          * I have found the pin where the i8259 is connected.
1235                          */
1236                         if ((entry.mask == 0) && (entry.delivery_mode == dest_ExtINT)) {
1237                                 ioapic_i8259.apic = apic;
1238                                 ioapic_i8259.pin  = pin;
1239                                 goto found_i8259;
1240                         }
1241                 }
1242         }
1243  found_i8259:
1244         /* Look to see what if the MP table has reported the ExtINT */
1245         i8259_pin  = find_isa_irq_pin(0, mp_ExtINT);
1246         i8259_apic = find_isa_irq_apic(0, mp_ExtINT);
1247         /* Trust the MP table if nothing is setup in the hardware */
1248         if ((ioapic_i8259.pin == -1) && (i8259_pin >= 0)) {
1249                 printk(KERN_WARNING "ExtINT not setup in hardware but reported by MP table\n");
1250                 ioapic_i8259.pin  = i8259_pin;
1251                 ioapic_i8259.apic = i8259_apic;
1252         }
1253         /* Complain if the MP table and the hardware disagree */
1254         if (((ioapic_i8259.apic != i8259_apic) || (ioapic_i8259.pin != i8259_pin)) &&
1255                 (i8259_pin >= 0) && (ioapic_i8259.pin >= 0))
1256         {
1257                 printk(KERN_WARNING "ExtINT in hardware and MP table differ\n");
1258         }
1259
1260         /*
1261          * Do not trust the IO-APIC being empty at bootup
1262          */
1263         clear_IO_APIC();
1264 }
1265
1266 /*
1267  * Not an __init, needed by the reboot code
1268  */
1269 void disable_IO_APIC(void)
1270 {
1271         /*
1272          * Clear the IO-APIC before rebooting:
1273          */
1274         clear_IO_APIC();
1275
1276         /*
1277          * If the i8259 is routed through an IOAPIC
1278          * Put that IOAPIC in virtual wire mode
1279          * so legacy interrupts can be delivered.
1280          */
1281         if (ioapic_i8259.pin != -1) {
1282                 struct IO_APIC_route_entry entry;
1283
1284                 memset(&entry, 0, sizeof(entry));
1285                 entry.mask            = 0; /* Enabled */
1286                 entry.trigger         = 0; /* Edge */
1287                 entry.irr             = 0;
1288                 entry.polarity        = 0; /* High */
1289                 entry.delivery_status = 0;
1290                 entry.dest_mode       = 0; /* Physical */
1291                 entry.delivery_mode   = dest_ExtINT; /* ExtInt */
1292                 entry.vector          = 0;
1293                 entry.dest          = GET_APIC_ID(apic_read(APIC_ID));
1294
1295                 /*
1296                  * Add it to the IO-APIC irq-routing table:
1297                  */
1298                 ioapic_write_entry(ioapic_i8259.apic, ioapic_i8259.pin, entry);
1299         }
1300
1301         disconnect_bsp_APIC(ioapic_i8259.pin != -1);
1302 }
1303
1304 /*
1305  * There is a nasty bug in some older SMP boards, their mptable lies
1306  * about the timer IRQ. We do the following to work around the situation:
1307  *
1308  *      - timer IRQ defaults to IO-APIC IRQ
1309  *      - if this function detects that timer IRQs are defunct, then we fall
1310  *        back to ISA timer IRQs
1311  */
1312 static int __init timer_irq_works(void)
1313 {
1314         unsigned long t1 = jiffies;
1315
1316         local_irq_enable();
1317         /* Let ten ticks pass... */
1318         mdelay((10 * 1000) / HZ);
1319
1320         /*
1321          * Expect a few ticks at least, to be sure some possible
1322          * glue logic does not lock up after one or two first
1323          * ticks in a non-ExtINT mode.  Also the local APIC
1324          * might have cached one ExtINT interrupt.  Finally, at
1325          * least one tick may be lost due to delays.
1326          */
1327
1328         /* jiffies wrap? */
1329         if (jiffies - t1 > 4)
1330                 return 1;
1331         return 0;
1332 }
1333
1334 /*
1335  * In the SMP+IOAPIC case it might happen that there are an unspecified
1336  * number of pending IRQ events unhandled. These cases are very rare,
1337  * so we 'resend' these IRQs via IPIs, to the same CPU. It's much
1338  * better to do it this way as thus we do not have to be aware of
1339  * 'pending' interrupts in the IRQ path, except at this point.
1340  */
1341 /*
1342  * Edge triggered needs to resend any interrupt
1343  * that was delayed but this is now handled in the device
1344  * independent code.
1345  */
1346
1347 /*
1348  * Starting up a edge-triggered IO-APIC interrupt is
1349  * nasty - we need to make sure that we get the edge.
1350  * If it is already asserted for some reason, we need
1351  * return 1 to indicate that is was pending.
1352  *
1353  * This is not complete - we should be able to fake
1354  * an edge even if it isn't on the 8259A...
1355  */
1356
1357 static unsigned int startup_ioapic_irq(unsigned int irq)
1358 {
1359         int was_pending = 0;
1360         unsigned long flags;
1361
1362         spin_lock_irqsave(&ioapic_lock, flags);
1363         if (irq < 16) {
1364                 disable_8259A_irq(irq);
1365                 if (i8259A_irq_pending(irq))
1366                         was_pending = 1;
1367         }
1368         __unmask_IO_APIC_irq(irq);
1369         spin_unlock_irqrestore(&ioapic_lock, flags);
1370
1371         return was_pending;
1372 }
1373
1374 static int ioapic_retrigger_irq(unsigned int irq)
1375 {
1376         cpumask_t mask;
1377         unsigned vector;
1378         unsigned long flags;
1379
1380         spin_lock_irqsave(&vector_lock, flags);
1381         vector = irq_vector[irq];
1382         cpus_clear(mask);
1383         cpu_set(first_cpu(irq_domain[irq]), mask);
1384
1385         send_IPI_mask(mask, vector);
1386         spin_unlock_irqrestore(&vector_lock, flags);
1387
1388         return 1;
1389 }
1390
1391 /*
1392  * Level and edge triggered IO-APIC interrupts need different handling,
1393  * so we use two separate IRQ descriptors. Edge triggered IRQs can be
1394  * handled with the level-triggered descriptor, but that one has slightly
1395  * more overhead. Level-triggered interrupts cannot be handled with the
1396  * edge-triggered handler, without risking IRQ storms and other ugly
1397  * races.
1398  */
1399
1400 static void ack_apic_edge(unsigned int irq)
1401 {
1402         move_native_irq(irq);
1403         ack_APIC_irq();
1404 }
1405
1406 static void ack_apic_level(unsigned int irq)
1407 {
1408         int do_unmask_irq = 0;
1409
1410 #if defined(CONFIG_GENERIC_PENDING_IRQ) || defined(CONFIG_IRQBALANCE)
1411         /* If we are moving the irq we need to mask it */
1412         if (unlikely(irq_desc[irq].status & IRQ_MOVE_PENDING)) {
1413                 do_unmask_irq = 1;
1414                 mask_IO_APIC_irq(irq);
1415         }
1416 #endif
1417
1418         /*
1419          * We must acknowledge the irq before we move it or the acknowledge will
1420          * not propogate properly.
1421          */
1422         ack_APIC_irq();
1423
1424         /* Now we can move and renable the irq */
1425         move_masked_irq(irq);
1426         if (unlikely(do_unmask_irq))
1427                 unmask_IO_APIC_irq(irq);
1428 }
1429
1430 static struct irq_chip ioapic_chip __read_mostly = {
1431         .name           = "IO-APIC",
1432         .startup        = startup_ioapic_irq,
1433         .mask           = mask_IO_APIC_irq,
1434         .unmask         = unmask_IO_APIC_irq,
1435         .ack            = ack_apic_edge,
1436         .eoi            = ack_apic_level,
1437 #ifdef CONFIG_SMP
1438         .set_affinity   = set_ioapic_affinity_irq,
1439 #endif
1440         .retrigger      = ioapic_retrigger_irq,
1441 };
1442
1443 static inline void init_IO_APIC_traps(void)
1444 {
1445         int irq;
1446
1447         /*
1448          * NOTE! The local APIC isn't very good at handling
1449          * multiple interrupts at the same interrupt level.
1450          * As the interrupt level is determined by taking the
1451          * vector number and shifting that right by 4, we
1452          * want to spread these out a bit so that they don't
1453          * all fall in the same interrupt level.
1454          *
1455          * Also, we've got to be careful not to trash gate
1456          * 0x80, because int 0x80 is hm, kind of importantish. ;)
1457          */
1458         for (irq = 0; irq < NR_IRQS ; irq++) {
1459                 int tmp = irq;
1460                 if (IO_APIC_IRQ(tmp) && !irq_vector[tmp]) {
1461                         /*
1462                          * Hmm.. We don't have an entry for this,
1463                          * so default to an old-fashioned 8259
1464                          * interrupt if we can..
1465                          */
1466                         if (irq < 16)
1467                                 make_8259A_irq(irq);
1468                         else
1469                                 /* Strange. Oh, well.. */
1470                                 irq_desc[irq].chip = &no_irq_chip;
1471                 }
1472         }
1473 }
1474
1475 static void enable_lapic_irq (unsigned int irq)
1476 {
1477         unsigned long v;
1478
1479         v = apic_read(APIC_LVT0);
1480         apic_write(APIC_LVT0, v & ~APIC_LVT_MASKED);
1481 }
1482
1483 static void disable_lapic_irq (unsigned int irq)
1484 {
1485         unsigned long v;
1486
1487         v = apic_read(APIC_LVT0);
1488         apic_write(APIC_LVT0, v | APIC_LVT_MASKED);
1489 }
1490
1491 static void ack_lapic_irq (unsigned int irq)
1492 {
1493         ack_APIC_irq();
1494 }
1495
1496 static void end_lapic_irq (unsigned int i) { /* nothing */ }
1497
1498 static struct hw_interrupt_type lapic_irq_type __read_mostly = {
1499         .typename = "local-APIC-edge",
1500         .startup = NULL, /* startup_irq() not used for IRQ0 */
1501         .shutdown = NULL, /* shutdown_irq() not used for IRQ0 */
1502         .enable = enable_lapic_irq,
1503         .disable = disable_lapic_irq,
1504         .ack = ack_lapic_irq,
1505         .end = end_lapic_irq,
1506 };
1507
1508 static void setup_nmi (void)
1509 {
1510         /*
1511          * Dirty trick to enable the NMI watchdog ...
1512          * We put the 8259A master into AEOI mode and
1513          * unmask on all local APICs LVT0 as NMI.
1514          *
1515          * The idea to use the 8259A in AEOI mode ('8259A Virtual Wire')
1516          * is from Maciej W. Rozycki - so we do not have to EOI from
1517          * the NMI handler or the timer interrupt.
1518          */
1519         printk(KERN_INFO "activating NMI Watchdog ...");
1520
1521         enable_NMI_through_LVT0(NULL);
1522
1523         printk(" done.\n");
1524 }
1525
1526 /*
1527  * This looks a bit hackish but it's about the only one way of sending
1528  * a few INTA cycles to 8259As and any associated glue logic.  ICR does
1529  * not support the ExtINT mode, unfortunately.  We need to send these
1530  * cycles as some i82489DX-based boards have glue logic that keeps the
1531  * 8259A interrupt line asserted until INTA.  --macro
1532  */
1533 static inline void unlock_ExtINT_logic(void)
1534 {
1535         int apic, pin, i;
1536         struct IO_APIC_route_entry entry0, entry1;
1537         unsigned char save_control, save_freq_select;
1538         unsigned long flags;
1539
1540         pin  = find_isa_irq_pin(8, mp_INT);
1541         apic = find_isa_irq_apic(8, mp_INT);
1542         if (pin == -1)
1543                 return;
1544
1545         spin_lock_irqsave(&ioapic_lock, flags);
1546         *(((int *)&entry0) + 1) = io_apic_read(apic, 0x11 + 2 * pin);
1547         *(((int *)&entry0) + 0) = io_apic_read(apic, 0x10 + 2 * pin);
1548         spin_unlock_irqrestore(&ioapic_lock, flags);
1549         clear_IO_APIC_pin(apic, pin);
1550
1551         memset(&entry1, 0, sizeof(entry1));
1552
1553         entry1.dest_mode = 0;                   /* physical delivery */
1554         entry1.mask = 0;                        /* unmask IRQ now */
1555         entry1.dest = hard_smp_processor_id();
1556         entry1.delivery_mode = dest_ExtINT;
1557         entry1.polarity = entry0.polarity;
1558         entry1.trigger = 0;
1559         entry1.vector = 0;
1560
1561         spin_lock_irqsave(&ioapic_lock, flags);
1562         io_apic_write(apic, 0x11 + 2 * pin, *(((int *)&entry1) + 1));
1563         io_apic_write(apic, 0x10 + 2 * pin, *(((int *)&entry1) + 0));
1564         spin_unlock_irqrestore(&ioapic_lock, flags);
1565
1566         save_control = CMOS_READ(RTC_CONTROL);
1567         save_freq_select = CMOS_READ(RTC_FREQ_SELECT);
1568         CMOS_WRITE((save_freq_select & ~RTC_RATE_SELECT) | 0x6,
1569                    RTC_FREQ_SELECT);
1570         CMOS_WRITE(save_control | RTC_PIE, RTC_CONTROL);
1571
1572         i = 100;
1573         while (i-- > 0) {
1574                 mdelay(10);
1575                 if ((CMOS_READ(RTC_INTR_FLAGS) & RTC_PF) == RTC_PF)
1576                         i -= 10;
1577         }
1578
1579         CMOS_WRITE(save_control, RTC_CONTROL);
1580         CMOS_WRITE(save_freq_select, RTC_FREQ_SELECT);
1581         clear_IO_APIC_pin(apic, pin);
1582
1583         spin_lock_irqsave(&ioapic_lock, flags);
1584         io_apic_write(apic, 0x11 + 2 * pin, *(((int *)&entry0) + 1));
1585         io_apic_write(apic, 0x10 + 2 * pin, *(((int *)&entry0) + 0));
1586         spin_unlock_irqrestore(&ioapic_lock, flags);
1587 }
1588
1589 /*
1590  * This code may look a bit paranoid, but it's supposed to cooperate with
1591  * a wide range of boards and BIOS bugs.  Fortunately only the timer IRQ
1592  * is so screwy.  Thanks to Brian Perkins for testing/hacking this beast
1593  * fanatically on his truly buggy board.
1594  *
1595  * FIXME: really need to revamp this for modern platforms only.
1596  */
1597 static inline void check_timer(void)
1598 {
1599         int apic1, pin1, apic2, pin2;
1600         int vector;
1601         cpumask_t mask;
1602
1603         /*
1604          * get/set the timer IRQ vector:
1605          */
1606         disable_8259A_irq(0);
1607         vector = assign_irq_vector(0, TARGET_CPUS, &mask);
1608
1609         /*
1610          * Subtle, code in do_timer_interrupt() expects an AEOI
1611          * mode for the 8259A whenever interrupts are routed
1612          * through I/O APICs.  Also IRQ0 has to be enabled in
1613          * the 8259A which implies the virtual wire has to be
1614          * disabled in the local APIC.
1615          */
1616         apic_write(APIC_LVT0, APIC_LVT_MASKED | APIC_DM_EXTINT);
1617         init_8259A(1);
1618         if (timer_over_8254 > 0)
1619                 enable_8259A_irq(0);
1620
1621         pin1  = find_isa_irq_pin(0, mp_INT);
1622         apic1 = find_isa_irq_apic(0, mp_INT);
1623         pin2  = ioapic_i8259.pin;
1624         apic2 = ioapic_i8259.apic;
1625
1626         apic_printk(APIC_VERBOSE,KERN_INFO "..TIMER: vector=0x%02X apic1=%d pin1=%d apic2=%d pin2=%d\n",
1627                 vector, apic1, pin1, apic2, pin2);
1628
1629         if (pin1 != -1) {
1630                 /*
1631                  * Ok, does IRQ0 through the IOAPIC work?
1632                  */
1633                 unmask_IO_APIC_irq(0);
1634                 if (!no_timer_check && timer_irq_works()) {
1635                         nmi_watchdog_default();
1636                         if (nmi_watchdog == NMI_IO_APIC) {
1637                                 disable_8259A_irq(0);
1638                                 setup_nmi();
1639                                 enable_8259A_irq(0);
1640                         }
1641                         if (disable_timer_pin_1 > 0)
1642                                 clear_IO_APIC_pin(0, pin1);
1643                         return;
1644                 }
1645                 clear_IO_APIC_pin(apic1, pin1);
1646                 apic_printk(APIC_QUIET,KERN_ERR "..MP-BIOS bug: 8254 timer not "
1647                                 "connected to IO-APIC\n");
1648         }
1649
1650         apic_printk(APIC_VERBOSE,KERN_INFO "...trying to set up timer (IRQ0) "
1651                                 "through the 8259A ... ");
1652         if (pin2 != -1) {
1653                 apic_printk(APIC_VERBOSE,"\n..... (found apic %d pin %d) ...",
1654                         apic2, pin2);
1655                 /*
1656                  * legacy devices should be connected to IO APIC #0
1657                  */
1658                 setup_ExtINT_IRQ0_pin(apic2, pin2, vector);
1659                 if (timer_irq_works()) {
1660                         apic_printk(APIC_VERBOSE," works.\n");
1661                         nmi_watchdog_default();
1662                         if (nmi_watchdog == NMI_IO_APIC) {
1663                                 setup_nmi();
1664                         }
1665                         return;
1666                 }
1667                 /*
1668                  * Cleanup, just in case ...
1669                  */
1670                 clear_IO_APIC_pin(apic2, pin2);
1671         }
1672         apic_printk(APIC_VERBOSE," failed.\n");
1673
1674         if (nmi_watchdog == NMI_IO_APIC) {
1675                 printk(KERN_WARNING "timer doesn't work through the IO-APIC - disabling NMI Watchdog!\n");
1676                 nmi_watchdog = 0;
1677         }
1678
1679         apic_printk(APIC_VERBOSE, KERN_INFO "...trying to set up timer as Virtual Wire IRQ...");
1680
1681         disable_8259A_irq(0);
1682         irq_desc[0].chip = &lapic_irq_type;
1683         apic_write(APIC_LVT0, APIC_DM_FIXED | vector);  /* Fixed mode */
1684         enable_8259A_irq(0);
1685
1686         if (timer_irq_works()) {
1687                 apic_printk(APIC_VERBOSE," works.\n");
1688                 return;
1689         }
1690         apic_write(APIC_LVT0, APIC_LVT_MASKED | APIC_DM_FIXED | vector);
1691         apic_printk(APIC_VERBOSE," failed.\n");
1692
1693         apic_printk(APIC_VERBOSE, KERN_INFO "...trying to set up timer as ExtINT IRQ...");
1694
1695         init_8259A(0);
1696         make_8259A_irq(0);
1697         apic_write(APIC_LVT0, APIC_DM_EXTINT);
1698
1699         unlock_ExtINT_logic();
1700
1701         if (timer_irq_works()) {
1702                 apic_printk(APIC_VERBOSE," works.\n");
1703                 return;
1704         }
1705         apic_printk(APIC_VERBOSE," failed :(.\n");
1706         panic("IO-APIC + timer doesn't work! Try using the 'noapic' kernel parameter\n");
1707 }
1708
1709 static int __init notimercheck(char *s)
1710 {
1711         no_timer_check = 1;
1712         return 1;
1713 }
1714 __setup("no_timer_check", notimercheck);
1715
1716 /*
1717  *
1718  * IRQ's that are handled by the PIC in the MPS IOAPIC case.
1719  * - IRQ2 is the cascade IRQ, and cannot be a io-apic IRQ.
1720  *   Linux doesn't really care, as it's not actually used
1721  *   for any interrupt handling anyway.
1722  */
1723 #define PIC_IRQS        (1<<2)
1724
1725 void __init setup_IO_APIC(void)
1726 {
1727         enable_IO_APIC();
1728
1729         if (acpi_ioapic)
1730                 io_apic_irqs = ~0;      /* all IRQs go through IOAPIC */
1731         else
1732                 io_apic_irqs = ~PIC_IRQS;
1733
1734         apic_printk(APIC_VERBOSE, "ENABLING IO-APIC IRQs\n");
1735
1736         sync_Arb_IDs();
1737         setup_IO_APIC_irqs();
1738         init_IO_APIC_traps();
1739         check_timer();
1740         if (!acpi_ioapic)
1741                 print_IO_APIC();
1742 }
1743
1744 struct sysfs_ioapic_data {
1745         struct sys_device dev;
1746         struct IO_APIC_route_entry entry[0];
1747 };
1748 static struct sysfs_ioapic_data * mp_ioapic_data[MAX_IO_APICS];
1749
1750 static int ioapic_suspend(struct sys_device *dev, pm_message_t state)
1751 {
1752         struct IO_APIC_route_entry *entry;
1753         struct sysfs_ioapic_data *data;
1754         int i;
1755
1756         data = container_of(dev, struct sysfs_ioapic_data, dev);
1757         entry = data->entry;
1758         for (i = 0; i < nr_ioapic_registers[dev->id]; i ++, entry ++ )
1759                 *entry = ioapic_read_entry(dev->id, i);
1760
1761         return 0;
1762 }
1763
1764 static int ioapic_resume(struct sys_device *dev)
1765 {
1766         struct IO_APIC_route_entry *entry;
1767         struct sysfs_ioapic_data *data;
1768         unsigned long flags;
1769         union IO_APIC_reg_00 reg_00;
1770         int i;
1771
1772         data = container_of(dev, struct sysfs_ioapic_data, dev);
1773         entry = data->entry;
1774
1775         spin_lock_irqsave(&ioapic_lock, flags);
1776         reg_00.raw = io_apic_read(dev->id, 0);
1777         if (reg_00.bits.ID != mp_ioapics[dev->id].mpc_apicid) {
1778                 reg_00.bits.ID = mp_ioapics[dev->id].mpc_apicid;
1779                 io_apic_write(dev->id, 0, reg_00.raw);
1780         }
1781         spin_unlock_irqrestore(&ioapic_lock, flags);
1782         for (i = 0; i < nr_ioapic_registers[dev->id]; i++)
1783                 ioapic_write_entry(dev->id, i, entry[i]);
1784
1785         return 0;
1786 }
1787
1788 static struct sysdev_class ioapic_sysdev_class = {
1789         set_kset_name("ioapic"),
1790         .suspend = ioapic_suspend,
1791         .resume = ioapic_resume,
1792 };
1793
1794 static int __init ioapic_init_sysfs(void)
1795 {
1796         struct sys_device * dev;
1797         int i, size, error = 0;
1798
1799         error = sysdev_class_register(&ioapic_sysdev_class);
1800         if (error)
1801                 return error;
1802
1803         for (i = 0; i < nr_ioapics; i++ ) {
1804                 size = sizeof(struct sys_device) + nr_ioapic_registers[i]
1805                         * sizeof(struct IO_APIC_route_entry);
1806                 mp_ioapic_data[i] = kmalloc(size, GFP_KERNEL);
1807                 if (!mp_ioapic_data[i]) {
1808                         printk(KERN_ERR "Can't suspend/resume IOAPIC %d\n", i);
1809                         continue;
1810                 }
1811                 memset(mp_ioapic_data[i], 0, size);
1812                 dev = &mp_ioapic_data[i]->dev;
1813                 dev->id = i;
1814                 dev->cls = &ioapic_sysdev_class;
1815                 error = sysdev_register(dev);
1816                 if (error) {
1817                         kfree(mp_ioapic_data[i]);
1818                         mp_ioapic_data[i] = NULL;
1819                         printk(KERN_ERR "Can't suspend/resume IOAPIC %d\n", i);
1820                         continue;
1821                 }
1822         }
1823
1824         return 0;
1825 }
1826
1827 device_initcall(ioapic_init_sysfs);
1828
1829 /*
1830  * Dynamic irq allocate and deallocation
1831  */
1832 int create_irq(void)
1833 {
1834         /* Allocate an unused irq */
1835         int irq;
1836         int new;
1837         int vector = 0;
1838         unsigned long flags;
1839         cpumask_t mask;
1840
1841         irq = -ENOSPC;
1842         spin_lock_irqsave(&vector_lock, flags);
1843         for (new = (NR_IRQS - 1); new >= 0; new--) {
1844                 if (platform_legacy_irq(new))
1845                         continue;
1846                 if (irq_vector[new] != 0)
1847                         continue;
1848                 vector = __assign_irq_vector(new, TARGET_CPUS, &mask);
1849                 if (likely(vector > 0))
1850                         irq = new;
1851                 break;
1852         }
1853         spin_unlock_irqrestore(&vector_lock, flags);
1854
1855         if (irq >= 0) {
1856                 dynamic_irq_init(irq);
1857         }
1858         return irq;
1859 }
1860
1861 void destroy_irq(unsigned int irq)
1862 {
1863         unsigned long flags;
1864
1865         dynamic_irq_cleanup(irq);
1866
1867         spin_lock_irqsave(&vector_lock, flags);
1868         __clear_irq_vector(irq);
1869         spin_unlock_irqrestore(&vector_lock, flags);
1870 }
1871
1872 /*
1873  * MSI mesage composition
1874  */
1875 #ifdef CONFIG_PCI_MSI
1876 static int msi_compose_msg(struct pci_dev *pdev, unsigned int irq, struct msi_msg *msg)
1877 {
1878         int vector;
1879         unsigned dest;
1880         cpumask_t tmp;
1881
1882         vector = assign_irq_vector(irq, TARGET_CPUS, &tmp);
1883         if (vector >= 0) {
1884                 dest = cpu_mask_to_apicid(tmp);
1885
1886                 msg->address_hi = MSI_ADDR_BASE_HI;
1887                 msg->address_lo =
1888                         MSI_ADDR_BASE_LO |
1889                         ((INT_DEST_MODE == 0) ?
1890                                 MSI_ADDR_DEST_MODE_PHYSICAL:
1891                                 MSI_ADDR_DEST_MODE_LOGICAL) |
1892                         ((INT_DELIVERY_MODE != dest_LowestPrio) ?
1893                                 MSI_ADDR_REDIRECTION_CPU:
1894                                 MSI_ADDR_REDIRECTION_LOWPRI) |
1895                         MSI_ADDR_DEST_ID(dest);
1896
1897                 msg->data =
1898                         MSI_DATA_TRIGGER_EDGE |
1899                         MSI_DATA_LEVEL_ASSERT |
1900                         ((INT_DELIVERY_MODE != dest_LowestPrio) ?
1901                                 MSI_DATA_DELIVERY_FIXED:
1902                                 MSI_DATA_DELIVERY_LOWPRI) |
1903                         MSI_DATA_VECTOR(vector);
1904         }
1905         return vector;
1906 }
1907
1908 #ifdef CONFIG_SMP
1909 static void set_msi_irq_affinity(unsigned int irq, cpumask_t mask)
1910 {
1911         struct msi_msg msg;
1912         unsigned int dest;
1913         cpumask_t tmp;
1914         int vector;
1915
1916         cpus_and(tmp, mask, cpu_online_map);
1917         if (cpus_empty(tmp))
1918                 tmp = TARGET_CPUS;
1919
1920         cpus_and(mask, tmp, CPU_MASK_ALL);
1921
1922         vector = assign_irq_vector(irq, mask, &tmp);
1923         if (vector < 0)
1924                 return;
1925
1926         dest = cpu_mask_to_apicid(tmp);
1927
1928         read_msi_msg(irq, &msg);
1929
1930         msg.data &= ~MSI_DATA_VECTOR_MASK;
1931         msg.data |= MSI_DATA_VECTOR(vector);
1932         msg.address_lo &= ~MSI_ADDR_DEST_ID_MASK;
1933         msg.address_lo |= MSI_ADDR_DEST_ID(dest);
1934
1935         write_msi_msg(irq, &msg);
1936         set_native_irq_info(irq, mask);
1937 }
1938 #endif /* CONFIG_SMP */
1939
1940 /*
1941  * IRQ Chip for MSI PCI/PCI-X/PCI-Express Devices,
1942  * which implement the MSI or MSI-X Capability Structure.
1943  */
1944 static struct irq_chip msi_chip = {
1945         .name           = "PCI-MSI",
1946         .unmask         = unmask_msi_irq,
1947         .mask           = mask_msi_irq,
1948         .ack            = ack_apic_edge,
1949 #ifdef CONFIG_SMP
1950         .set_affinity   = set_msi_irq_affinity,
1951 #endif
1952         .retrigger      = ioapic_retrigger_irq,
1953 };
1954
1955 int arch_setup_msi_irq(struct pci_dev *dev, struct msi_desc *desc)
1956 {
1957         struct msi_msg msg;
1958         int irq, ret;
1959         irq = create_irq();
1960         if (irq < 0)
1961                 return irq;
1962
1963         set_irq_msi(irq, desc);
1964         ret = msi_compose_msg(dev, irq, &msg);
1965         if (ret < 0) {
1966                 destroy_irq(irq);
1967                 return ret;
1968         }
1969
1970         write_msi_msg(irq, &msg);
1971
1972         set_irq_chip_and_handler_name(irq, &msi_chip, handle_edge_irq, "edge");
1973
1974         return irq;
1975 }
1976
1977 void arch_teardown_msi_irq(unsigned int irq)
1978 {
1979         destroy_irq(irq);
1980 }
1981
1982 #endif /* CONFIG_PCI_MSI */
1983
1984 /*
1985  * Hypertransport interrupt support
1986  */
1987 #ifdef CONFIG_HT_IRQ
1988
1989 #ifdef CONFIG_SMP
1990
1991 static void target_ht_irq(unsigned int irq, unsigned int dest, u8 vector)
1992 {
1993         struct ht_irq_msg msg;
1994         fetch_ht_irq_msg(irq, &msg);
1995
1996         msg.address_lo &= ~(HT_IRQ_LOW_VECTOR_MASK | HT_IRQ_LOW_DEST_ID_MASK);
1997         msg.address_hi &= ~(HT_IRQ_HIGH_DEST_ID_MASK);
1998
1999         msg.address_lo |= HT_IRQ_LOW_VECTOR(vector) | HT_IRQ_LOW_DEST_ID(dest);
2000         msg.address_hi |= HT_IRQ_HIGH_DEST_ID(dest);
2001
2002         write_ht_irq_msg(irq, &msg);
2003 }
2004
2005 static void set_ht_irq_affinity(unsigned int irq, cpumask_t mask)
2006 {
2007         unsigned int dest;
2008         cpumask_t tmp;
2009         int vector;
2010
2011         cpus_and(tmp, mask, cpu_online_map);
2012         if (cpus_empty(tmp))
2013                 tmp = TARGET_CPUS;
2014
2015         cpus_and(mask, tmp, CPU_MASK_ALL);
2016
2017         vector = assign_irq_vector(irq, mask, &tmp);
2018         if (vector < 0)
2019                 return;
2020
2021         dest = cpu_mask_to_apicid(tmp);
2022
2023         target_ht_irq(irq, dest, vector);
2024         set_native_irq_info(irq, mask);
2025 }
2026 #endif
2027
2028 static struct irq_chip ht_irq_chip = {
2029         .name           = "PCI-HT",
2030         .mask           = mask_ht_irq,
2031         .unmask         = unmask_ht_irq,
2032         .ack            = ack_apic_edge,
2033 #ifdef CONFIG_SMP
2034         .set_affinity   = set_ht_irq_affinity,
2035 #endif
2036         .retrigger      = ioapic_retrigger_irq,
2037 };
2038
2039 int arch_setup_ht_irq(unsigned int irq, struct pci_dev *dev)
2040 {
2041         int vector;
2042         cpumask_t tmp;
2043
2044         vector = assign_irq_vector(irq, TARGET_CPUS, &tmp);
2045         if (vector >= 0) {
2046                 struct ht_irq_msg msg;
2047                 unsigned dest;
2048
2049                 dest = cpu_mask_to_apicid(tmp);
2050
2051                 msg.address_hi = HT_IRQ_HIGH_DEST_ID(dest);
2052
2053                 msg.address_lo =
2054                         HT_IRQ_LOW_BASE |
2055                         HT_IRQ_LOW_DEST_ID(dest) |
2056                         HT_IRQ_LOW_VECTOR(vector) |
2057                         ((INT_DEST_MODE == 0) ?
2058                                 HT_IRQ_LOW_DM_PHYSICAL :
2059                                 HT_IRQ_LOW_DM_LOGICAL) |
2060                         HT_IRQ_LOW_RQEOI_EDGE |
2061                         ((INT_DELIVERY_MODE != dest_LowestPrio) ?
2062                                 HT_IRQ_LOW_MT_FIXED :
2063                                 HT_IRQ_LOW_MT_ARBITRATED) |
2064                         HT_IRQ_LOW_IRQ_MASKED;
2065
2066                 write_ht_irq_msg(irq, &msg);
2067
2068                 set_irq_chip_and_handler_name(irq, &ht_irq_chip,
2069                                               handle_edge_irq, "edge");
2070         }
2071         return vector;
2072 }
2073 #endif /* CONFIG_HT_IRQ */
2074
2075 /* --------------------------------------------------------------------------
2076                           ACPI-based IOAPIC Configuration
2077    -------------------------------------------------------------------------- */
2078
2079 #ifdef CONFIG_ACPI
2080
2081 #define IO_APIC_MAX_ID          0xFE
2082
2083 int __init io_apic_get_redir_entries (int ioapic)
2084 {
2085         union IO_APIC_reg_01    reg_01;
2086         unsigned long flags;
2087
2088         spin_lock_irqsave(&ioapic_lock, flags);
2089         reg_01.raw = io_apic_read(ioapic, 1);
2090         spin_unlock_irqrestore(&ioapic_lock, flags);
2091
2092         return reg_01.bits.entries;
2093 }
2094
2095
2096 int io_apic_set_pci_routing (int ioapic, int pin, int irq, int triggering, int polarity)
2097 {
2098         struct IO_APIC_route_entry entry;
2099         unsigned long flags;
2100         int vector;
2101         cpumask_t mask;
2102
2103         if (!IO_APIC_IRQ(irq)) {
2104                 apic_printk(APIC_QUIET,KERN_ERR "IOAPIC[%d]: Invalid reference to IRQ 0\n",
2105                         ioapic);
2106                 return -EINVAL;
2107         }
2108
2109         /*
2110          * IRQs < 16 are already in the irq_2_pin[] map
2111          */
2112         if (irq >= 16)
2113                 add_pin_to_irq(irq, ioapic, pin);
2114
2115
2116         vector = assign_irq_vector(irq, TARGET_CPUS, &mask);
2117         if (vector < 0)
2118                 return vector;
2119
2120         /*
2121          * Generate a PCI IRQ routing entry and program the IOAPIC accordingly.
2122          * Note that we mask (disable) IRQs now -- these get enabled when the
2123          * corresponding device driver registers for this IRQ.
2124          */
2125
2126         memset(&entry,0,sizeof(entry));
2127
2128         entry.delivery_mode = INT_DELIVERY_MODE;
2129         entry.dest_mode = INT_DEST_MODE;
2130         entry.dest = cpu_mask_to_apicid(mask);
2131         entry.trigger = triggering;
2132         entry.polarity = polarity;
2133         entry.mask = 1;                                  /* Disabled (masked) */
2134         entry.vector = vector & 0xff;
2135
2136         apic_printk(APIC_VERBOSE,KERN_DEBUG "IOAPIC[%d]: Set PCI routing entry (%d-%d -> 0x%x -> "
2137                 "IRQ %d Mode:%i Active:%i)\n", ioapic,
2138                mp_ioapics[ioapic].mpc_apicid, pin, entry.vector, irq,
2139                triggering, polarity);
2140
2141         ioapic_register_intr(irq, entry.vector, triggering);
2142
2143         if (!ioapic && (irq < 16))
2144                 disable_8259A_irq(irq);
2145
2146         ioapic_write_entry(ioapic, pin, entry);
2147
2148         spin_lock_irqsave(&ioapic_lock, flags);
2149         set_native_irq_info(irq, TARGET_CPUS);
2150         spin_unlock_irqrestore(&ioapic_lock, flags);
2151
2152         return 0;
2153 }
2154
2155 #endif /* CONFIG_ACPI */
2156
2157
2158 /*
2159  * This function currently is only a helper for the i386 smp boot process where
2160  * we need to reprogram the ioredtbls to cater for the cpus which have come online
2161  * so mask in all cases should simply be TARGET_CPUS
2162  */
2163 #ifdef CONFIG_SMP
2164 void __init setup_ioapic_dest(void)
2165 {
2166         int pin, ioapic, irq, irq_entry;
2167
2168         if (skip_ioapic_setup == 1)
2169                 return;
2170
2171         for (ioapic = 0; ioapic < nr_ioapics; ioapic++) {
2172                 for (pin = 0; pin < nr_ioapic_registers[ioapic]; pin++) {
2173                         irq_entry = find_irq_entry(ioapic, pin, mp_INT);
2174                         if (irq_entry == -1)
2175                                 continue;
2176                         irq = pin_2_irq(irq_entry, ioapic, pin);
2177
2178                         /* setup_IO_APIC_irqs could fail to get vector for some device
2179                          * when you have too many devices, because at that time only boot
2180                          * cpu is online.
2181                          */
2182                         if(!irq_vector[irq])
2183                                 setup_IO_APIC_irq(ioapic, pin, irq_entry, irq);
2184                         else
2185                                 set_ioapic_affinity_irq(irq, TARGET_CPUS);
2186                 }
2187
2188         }
2189 }
2190 #endif