arch/x86_64/kernel/apic.c

   1 /*
   2  *      Local APIC handling, local APIC timers
   3  *
   4  *      (c) 1999, 2000 Ingo Molnar <mingo@redhat.com>
   5  *
   6  *      Fixes
   7  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs;
   8  *                                      thanks to Eric Gilmore
   9  *                                      and Rolf G. Tews
  10  *                                      for testing these extensively.
  11  *      Maciej W. Rozycki       :       Various updates and fixes.
  12  *      Mikael Pettersson       :       Power Management for UP-APIC.
  13  *      Pavel Machek and
  14  *      Mikael Pettersson       :       PM converted to driver model.
  15  */
  16
  17 #include <linux/config.h>
  18 #include <linux/init.h>
  19
  20 #include <linux/mm.h>
  21 #include <linux/irq.h>
  22 #include <linux/delay.h>
  23 #include <linux/bootmem.h>
  24 #include <linux/smp_lock.h>
  25 #include <linux/interrupt.h>
  26 #include <linux/mc146818rtc.h>
  27 #include <linux/kernel_stat.h>
  28 #include <linux/sysdev.h>
  29
  30 #include <asm/atomic.h>
  31 #include <asm/smp.h>
  32 #include <asm/mtrr.h>
  33 #include <asm/mpspec.h>
  34 #include <asm/pgalloc.h>
  35 #include <asm/mach_apic.h>
  36 #include <asm/nmi.h>
  37
  38 int apic_verbosity;
  39
  40 int disable_apic_timer __initdata;
  41
  42 /* Using APIC to generate smp_local_timer_interrupt? */
  43 int using_apic_timer = 0;
  44
  45 static DEFINE_PER_CPU(int, prof_multiplier) = 1;
  46 static DEFINE_PER_CPU(int, prof_old_multiplier) = 1;
  47 static DEFINE_PER_CPU(int, prof_counter) = 1;
  48
  49 static void apic_pm_activate(void);
  50
  51 void enable_NMI_through_LVT0 (void * dummy)
  52 {
  53         unsigned int v, ver;
  54
  55         ver = apic_read(APIC_LVR);
  56         ver = GET_APIC_VERSION(ver);
  57         v = APIC_DM_NMI;                        /* unmask and set to NMI */
  58         apic_write_around(APIC_LVT0, v);
  59 }
  60
  61 int get_maxlvt(void)
  62 {
  63         unsigned int v, ver, maxlvt;
  64
  65         v = apic_read(APIC_LVR);
  66         ver = GET_APIC_VERSION(v);
  67         maxlvt = GET_APIC_MAXLVT(v);
  68         return maxlvt;
  69 }
  70
  71 void clear_local_APIC(void)
  72 {
  73         int maxlvt;
  74         unsigned int v;
  75
  76         maxlvt = get_maxlvt();
  77
  78         /*
  79          * Masking an LVT entry on a P6 can trigger a local APIC error
  80          * if the vector is zero. Mask LVTERR first to prevent this.
  81          */
  82         if (maxlvt >= 3) {
  83                 v = ERROR_APIC_VECTOR; /* any non-zero vector will do */
  84                 apic_write_around(APIC_LVTERR, v | APIC_LVT_MASKED);
  85         }
  86         /*
  87          * Careful: we have to set masks only first to deassert
  88          * any level-triggered sources.
  89          */
  90         v = apic_read(APIC_LVTT);
  91         apic_write_around(APIC_LVTT, v | APIC_LVT_MASKED);
  92         v = apic_read(APIC_LVT0);
  93         apic_write_around(APIC_LVT0, v | APIC_LVT_MASKED);
  94         v = apic_read(APIC_LVT1);
  95         apic_write_around(APIC_LVT1, v | APIC_LVT_MASKED);
  96         if (maxlvt >= 4) {
  97                 v = apic_read(APIC_LVTPC);
  98                 apic_write_around(APIC_LVTPC, v | APIC_LVT_MASKED);
  99         }
 100
 101         /*
 102          * Clean APIC state for other OSs:
 103          */
 104         apic_write_around(APIC_LVTT, APIC_LVT_MASKED);
 105         apic_write_around(APIC_LVT0, APIC_LVT_MASKED);
 106         apic_write_around(APIC_LVT1, APIC_LVT_MASKED);
 107         if (maxlvt >= 3)
 108                 apic_write_around(APIC_LVTERR, APIC_LVT_MASKED);
 109         if (maxlvt >= 4)
 110                 apic_write_around(APIC_LVTPC, APIC_LVT_MASKED);
 111         v = GET_APIC_VERSION(apic_read(APIC_LVR));
 112         apic_write(APIC_ESR, 0);
 113         apic_read(APIC_ESR);
 114 }
 115
 116 void __init connect_bsp_APIC(void)
 117 {
 118         if (pic_mode) {
 119                 /*
 120                  * Do not trust the local APIC being empty at bootup.
 121                  */
 122                 clear_local_APIC();
 123                 /*
 124                  * PIC mode, enable APIC mode in the IMCR, i.e.
 125                  * connect BSP's local APIC to INT and NMI lines.
 126                  */
 127                 apic_printk(APIC_VERBOSE, "leaving PIC mode, enabling APIC mode.\n");
 128                 outb(0x70, 0x22);
 129                 outb(0x01, 0x23);
 130         }
 131 }
 132
 133 void disconnect_bsp_APIC(int virt_wire_setup)
 134 {
 135         if (pic_mode) {
 136                 /*
 137                  * Put the board back into PIC mode (has an effect
 138                  * only on certain older boards).  Note that APIC
 139                  * interrupts, including IPIs, won't work beyond
 140                  * this point!  The only exception are INIT IPIs.
 141                  */
 142                 apic_printk(APIC_QUIET, "disabling APIC mode, entering PIC mode.\n");
 143                 outb(0x70, 0x22);
 144                 outb(0x00, 0x23);
 145         }
 146         else {
 147                 /* Go back to Virtual Wire compatibility mode */
 148                 unsigned long value;
 149
 150                 /* For the spurious interrupt use vector F, and enable it */
 151                 value = apic_read(APIC_SPIV);
 152                 value &= ~APIC_VECTOR_MASK;
 153                 value |= APIC_SPIV_APIC_ENABLED;
 154                 value |= 0xf;
 155                 apic_write_around(APIC_SPIV, value);
 156
 157                 if (!virt_wire_setup) {
 158                         /* For LVT0 make it edge triggered, active high, external and enabled */
 159                         value = apic_read(APIC_LVT0);
 160                         value &= ~(APIC_MODE_MASK | APIC_SEND_PENDING |
 161                                 APIC_INPUT_POLARITY | APIC_LVT_REMOTE_IRR |
 162                                 APIC_LVT_LEVEL_TRIGGER | APIC_LVT_MASKED );
 163                         value |= APIC_LVT_REMOTE_IRR | APIC_SEND_PENDING;
 164                         value = SET_APIC_DELIVERY_MODE(value, APIC_MODE_EXTINT);
 165                         apic_write_around(APIC_LVT0, value);
 166                 }
 167                 else {
 168                         /* Disable LVT0 */
 169                         apic_write_around(APIC_LVT0, APIC_LVT_MASKED);
 170                 }
 171
 172                 /* For LVT1 make it edge triggered, active high, nmi and enabled */
 173                 value = apic_read(APIC_LVT1);
 174                 value &= ~(
 175                         APIC_MODE_MASK | APIC_SEND_PENDING |
 176                         APIC_INPUT_POLARITY | APIC_LVT_REMOTE_IRR |
 177                         APIC_LVT_LEVEL_TRIGGER | APIC_LVT_MASKED);
 178                 value |= APIC_LVT_REMOTE_IRR | APIC_SEND_PENDING;
 179                 value = SET_APIC_DELIVERY_MODE(value, APIC_MODE_NMI);
 180                 apic_write_around(APIC_LVT1, value);
 181         }
 182 }
 183
 184 void disable_local_APIC(void)
 185 {
 186         unsigned int value;
 187
 188         clear_local_APIC();
 189
 190         /*
 191          * Disable APIC (implies clearing of registers
 192          * for 82489DX!).
 193          */
 194         value = apic_read(APIC_SPIV);
 195         value &= ~APIC_SPIV_APIC_ENABLED;
 196         apic_write_around(APIC_SPIV, value);
 197 }
 198
 199 /*
 200  * This is to verify that we're looking at a real local APIC.
 201  * Check these against your board if the CPUs aren't getting
 202  * started for no apparent reason.
 203  */
 204 int __init verify_local_APIC(void)
 205 {
 206         unsigned int reg0, reg1;
 207
 208         /*
 209          * The version register is read-only in a real APIC.
 210          */
 211         reg0 = apic_read(APIC_LVR);
 212         apic_printk(APIC_DEBUG, "Getting VERSION: %x\n", reg0);
 213         apic_write(APIC_LVR, reg0 ^ APIC_LVR_MASK);
 214         reg1 = apic_read(APIC_LVR);
 215         apic_printk(APIC_DEBUG, "Getting VERSION: %x\n", reg1);
 216
 217         /*
 218          * The two version reads above should print the same
 219          * numbers.  If the second one is different, then we
 220          * poke at a non-APIC.
 221          */
 222         if (reg1 != reg0)
 223                 return 0;
 224
 225         /*
 226          * Check if the version looks reasonably.
 227          */
 228         reg1 = GET_APIC_VERSION(reg0);
 229         if (reg1 == 0x00 || reg1 == 0xff)
 230                 return 0;
 231         reg1 = get_maxlvt();
 232         if (reg1 < 0x02 || reg1 == 0xff)
 233                 return 0;
 234
 235         /*
 236          * The ID register is read/write in a real APIC.
 237          */
 238         reg0 = apic_read(APIC_ID);
 239         apic_printk(APIC_DEBUG, "Getting ID: %x\n", reg0);
 240         apic_write(APIC_ID, reg0 ^ APIC_ID_MASK);
 241         reg1 = apic_read(APIC_ID);
 242         apic_printk(APIC_DEBUG, "Getting ID: %x\n", reg1);
 243         apic_write(APIC_ID, reg0);
 244         if (reg1 != (reg0 ^ APIC_ID_MASK))
 245                 return 0;
 246
 247         /*
 248          * The next two are just to see if we have sane values.
 249          * They're only really relevant if we're in Virtual Wire
 250          * compatibility mode, but most boxes are anymore.
 251          */
 252         reg0 = apic_read(APIC_LVT0);
 253         apic_printk(APIC_DEBUG,"Getting LVT0: %x\n", reg0);
 254         reg1 = apic_read(APIC_LVT1);
 255         apic_printk(APIC_DEBUG, "Getting LVT1: %x\n", reg1);
 256
 257         return 1;
 258 }
 259
 260 void __init sync_Arb_IDs(void)
 261 {
 262         /* Unsupported on P4 - see Intel Dev. Manual Vol. 3, Ch. 8.6.1 */
 263         unsigned int ver = GET_APIC_VERSION(apic_read(APIC_LVR));
 264         if (ver >= 0x14)        /* P4 or higher */
 265                 return;
 266
 267         /*
 268          * Wait for idle.
 269          */
 270         apic_wait_icr_idle();
 271
 272         apic_printk(APIC_DEBUG, "Synchronizing Arb IDs.\n");
 273         apic_write_around(APIC_ICR, APIC_DEST_ALLINC | APIC_INT_LEVELTRIG
 274                                 | APIC_DM_INIT);
 275 }
 276
 277 extern void __error_in_apic_c (void);
 278
 279 /*
 280  * An initial setup of the virtual wire mode.
 281  */
 282 void __init init_bsp_APIC(void)
 283 {
 284         unsigned int value, ver;
 285
 286         /*
 287          * Don't do the setup now if we have a SMP BIOS as the
 288          * through-I/O-APIC virtual wire mode might be active.
 289          */
 290         if (smp_found_config || !cpu_has_apic)
 291                 return;
 292
 293         value = apic_read(APIC_LVR);
 294         ver = GET_APIC_VERSION(value);
 295
 296         /*
 297          * Do not trust the local APIC being empty at bootup.
 298          */
 299         clear_local_APIC();
 300
 301         /*
 302          * Enable APIC.
 303          */
 304         value = apic_read(APIC_SPIV);
 305         value &= ~APIC_VECTOR_MASK;
 306         value |= APIC_SPIV_APIC_ENABLED;
 307         value |= APIC_SPIV_FOCUS_DISABLED;
 308         value |= SPURIOUS_APIC_VECTOR;
 309         apic_write_around(APIC_SPIV, value);
 310
 311         /*
 312          * Set up the virtual wire mode.
 313          */
 314         apic_write_around(APIC_LVT0, APIC_DM_EXTINT);
 315         value = APIC_DM_NMI;
 316         apic_write_around(APIC_LVT1, value);
 317 }
 318
 319 void __cpuinit setup_local_APIC (void)
 320 {
 321         unsigned int value, ver, maxlvt;
 322
 323         value = apic_read(APIC_LVR);
 324         ver = GET_APIC_VERSION(value);
 325
 326         if ((SPURIOUS_APIC_VECTOR & 0x0f) != 0x0f)
 327                 __error_in_apic_c();
 328
 329         /*
 330          * Double-check whether this APIC is really registered.
 331          * This is meaningless in clustered apic mode, so we skip it.
 332          */
 333         if (!apic_id_registered())
 334                 BUG();
 335
 336         /*
 337          * Intel recommends to set DFR, LDR and TPR before enabling
 338          * an APIC.  See e.g. "AP-388 82489DX User's Manual" (Intel
 339          * document number 292116).  So here it goes...
 340          */
 341         init_apic_ldr();
 342
 343         /*
 344          * Set Task Priority to 'accept all'. We never change this
 345          * later on.
 346          */
 347         value = apic_read(APIC_TASKPRI);
 348         value &= ~APIC_TPRI_MASK;
 349         apic_write_around(APIC_TASKPRI, value);
 350
 351         /*
 352          * Now that we are all set up, enable the APIC
 353          */
 354         value = apic_read(APIC_SPIV);
 355         value &= ~APIC_VECTOR_MASK;
 356         /*
 357          * Enable APIC
 358          */
 359         value |= APIC_SPIV_APIC_ENABLED;
 360
 361         /*
 362          * Some unknown Intel IO/APIC (or APIC) errata is biting us with
 363          * certain networking cards. If high frequency interrupts are
 364          * happening on a particular IOAPIC pin, plus the IOAPIC routing
 365          * entry is masked/unmasked at a high rate as well then sooner or
 366          * later IOAPIC line gets 'stuck', no more interrupts are received
 367          * from the device. If focus CPU is disabled then the hang goes
 368          * away, oh well :-(
 369          *
 370          * [ This bug can be reproduced easily with a level-triggered
 371          *   PCI Ne2000 networking cards and PII/PIII processors, dual
 372          *   BX chipset. ]
 373          */
 374         /*
 375          * Actually disabling the focus CPU check just makes the hang less
 376          * frequent as it makes the interrupt distributon model be more
 377          * like LRU than MRU (the short-term load is more even across CPUs).
 378          * See also the comment in end_level_ioapic_irq().  --macro
 379          */
 380 #if 1
 381         /* Enable focus processor (bit==0) */
 382         value &= ~APIC_SPIV_FOCUS_DISABLED;
 383 #else
 384         /* Disable focus processor (bit==1) */
 385         value |= APIC_SPIV_FOCUS_DISABLED;
 386 #endif
 387         /*
 388          * Set spurious IRQ vector
 389          */
 390         value |= SPURIOUS_APIC_VECTOR;
 391         apic_write_around(APIC_SPIV, value);
 392
 393         /*
 394          * Set up LVT0, LVT1:
 395          *
 396          * set up through-local-APIC on the BP's LINT0. This is not
 397          * strictly necessary in pure symmetric-IO mode, but sometimes
 398          * we delegate interrupts to the 8259A.
 399          */
 400         /*
 401          * TODO: set up through-local-APIC from through-I/O-APIC? --macro
 402          */
 403         value = apic_read(APIC_LVT0) & APIC_LVT_MASKED;
 404         if (!smp_processor_id() && (pic_mode || !value)) {
 405                 value = APIC_DM_EXTINT;
 406                 apic_printk(APIC_VERBOSE, "enabled ExtINT on CPU#%d\n", smp_processor_id());
 407         } else {
 408                 value = APIC_DM_EXTINT | APIC_LVT_MASKED;
 409                 apic_printk(APIC_VERBOSE, "masked ExtINT on CPU#%d\n", smp_processor_id());
 410         }
 411         apic_write_around(APIC_LVT0, value);
 412
 413         /*
 414          * only the BP should see the LINT1 NMI signal, obviously.
 415          */
 416         if (!smp_processor_id())
 417                 value = APIC_DM_NMI;
 418         else
 419                 value = APIC_DM_NMI | APIC_LVT_MASKED;
 420         apic_write_around(APIC_LVT1, value);
 421
 422         {
 423                 unsigned oldvalue;
 424                 maxlvt = get_maxlvt();
 425                 oldvalue = apic_read(APIC_ESR);
 426                 value = ERROR_APIC_VECTOR;      // enables sending errors
 427                 apic_write_around(APIC_LVTERR, value);
 428                 /*
 429                  * spec says clear errors after enabling vector.
 430                  */
 431                 if (maxlvt > 3)
 432                         apic_write(APIC_ESR, 0);
 433                 value = apic_read(APIC_ESR);
 434                 if (value != oldvalue)
 435                         apic_printk(APIC_VERBOSE,
 436                         "ESR value after enabling vector: %08x, after %08x\n",
 437                         oldvalue, value);
 438         }
 439
 440         nmi_watchdog_default();
 441         if (nmi_watchdog == NMI_LOCAL_APIC)
 442                 setup_apic_nmi_watchdog();
 443         apic_pm_activate();
 444 }
 445
 446 #ifdef CONFIG_PM
 447
 448 static struct {
 449         /* 'active' is true if the local APIC was enabled by us and
 450            not the BIOS; this signifies that we are also responsible
 451            for disabling it before entering apm/acpi suspend */
 452         int active;
 453         /* r/w apic fields */
 454         unsigned int apic_id;
 455         unsigned int apic_taskpri;
 456         unsigned int apic_ldr;
 457         unsigned int apic_dfr;
 458         unsigned int apic_spiv;
 459         unsigned int apic_lvtt;
 460         unsigned int apic_lvtpc;
 461         unsigned int apic_lvt0;
 462         unsigned int apic_lvt1;
 463         unsigned int apic_lvterr;
 464         unsigned int apic_tmict;
 465         unsigned int apic_tdcr;
 466         unsigned int apic_thmr;
 467 } apic_pm_state;
 468
 469 static int lapic_suspend(struct sys_device *dev, pm_message_t state)
 470 {
 471         unsigned long flags;
 472
 473         if (!apic_pm_state.active)
 474                 return 0;
 475
 476         apic_pm_state.apic_id = apic_read(APIC_ID);
 477         apic_pm_state.apic_taskpri = apic_read(APIC_TASKPRI);
 478         apic_pm_state.apic_ldr = apic_read(APIC_LDR);
 479         apic_pm_state.apic_dfr = apic_read(APIC_DFR);
 480         apic_pm_state.apic_spiv = apic_read(APIC_SPIV);
 481         apic_pm_state.apic_lvtt = apic_read(APIC_LVTT);
 482         apic_pm_state.apic_lvtpc = apic_read(APIC_LVTPC);
 483         apic_pm_state.apic_lvt0 = apic_read(APIC_LVT0);
 484         apic_pm_state.apic_lvt1 = apic_read(APIC_LVT1);
 485         apic_pm_state.apic_lvterr = apic_read(APIC_LVTERR);
 486         apic_pm_state.apic_tmict = apic_read(APIC_TMICT);
 487         apic_pm_state.apic_tdcr = apic_read(APIC_TDCR);
 488         apic_pm_state.apic_thmr = apic_read(APIC_LVTTHMR);
 489         local_save_flags(flags);
 490         local_irq_disable();
 491         disable_local_APIC();
 492         local_irq_restore(flags);
 493         return 0;
 494 }
 495
 496 static int lapic_resume(struct sys_device *dev)
 497 {
 498         unsigned int l, h;
 499         unsigned long flags;
 500
 501         if (!apic_pm_state.active)
 502                 return 0;
 503
 504         /* XXX: Pavel needs this for S3 resume, but can't explain why */
 505         set_fixmap_nocache(FIX_APIC_BASE, APIC_DEFAULT_PHYS_BASE);
 506
 507         local_irq_save(flags);
 508         rdmsr(MSR_IA32_APICBASE, l, h);
 509         l &= ~MSR_IA32_APICBASE_BASE;
 510         l |= MSR_IA32_APICBASE_ENABLE | APIC_DEFAULT_PHYS_BASE;
 511         wrmsr(MSR_IA32_APICBASE, l, h);
 512         apic_write(APIC_LVTERR, ERROR_APIC_VECTOR | APIC_LVT_MASKED);
 513         apic_write(APIC_ID, apic_pm_state.apic_id);
 514         apic_write(APIC_DFR, apic_pm_state.apic_dfr);
 515         apic_write(APIC_LDR, apic_pm_state.apic_ldr);
 516         apic_write(APIC_TASKPRI, apic_pm_state.apic_taskpri);
 517         apic_write(APIC_SPIV, apic_pm_state.apic_spiv);
 518         apic_write(APIC_LVT0, apic_pm_state.apic_lvt0);
 519         apic_write(APIC_LVT1, apic_pm_state.apic_lvt1);
 520         apic_write(APIC_LVTTHMR, apic_pm_state.apic_thmr);
 521         apic_write(APIC_LVTPC, apic_pm_state.apic_lvtpc);
 522         apic_write(APIC_LVTT, apic_pm_state.apic_lvtt);
 523         apic_write(APIC_TDCR, apic_pm_state.apic_tdcr);
 524         apic_write(APIC_TMICT, apic_pm_state.apic_tmict);
 525         apic_write(APIC_ESR, 0);
 526         apic_read(APIC_ESR);
 527         apic_write(APIC_LVTERR, apic_pm_state.apic_lvterr);
 528         apic_write(APIC_ESR, 0);
 529         apic_read(APIC_ESR);
 530         local_irq_restore(flags);
 531         return 0;
 532 }
 533
 534 static struct sysdev_class lapic_sysclass = {
 535         set_kset_name("lapic"),
 536         .resume         = lapic_resume,
 537         .suspend        = lapic_suspend,
 538 };
 539
 540 static struct sys_device device_lapic = {
 541         .id             = 0,
 542         .cls            = &lapic_sysclass,
 543 };
 544
 545 static void __cpuinit apic_pm_activate(void)
 546 {
 547         apic_pm_state.active = 1;
 548 }
 549
 550 static int __init init_lapic_sysfs(void)
 551 {
 552         int error;
 553         if (!cpu_has_apic)
 554                 return 0;
 555         /* XXX: remove suspend/resume procs if !apic_pm_state.active? */
 556         error = sysdev_class_register(&lapic_sysclass);
 557         if (!error)
 558                 error = sysdev_register(&device_lapic);
 559         return error;
 560 }
 561 device_initcall(init_lapic_sysfs);
 562
 563 #else   /* CONFIG_PM */
 564
 565 static void apic_pm_activate(void) { }
 566
 567 #endif  /* CONFIG_PM */
 568
 569 static int __init apic_set_verbosity(char *str)
 570 {
 571         if (strcmp("debug", str) == 0)
 572                 apic_verbosity = APIC_DEBUG;
 573         else if (strcmp("verbose", str) == 0)
 574                 apic_verbosity = APIC_VERBOSE;
 575         else
 576                 printk(KERN_WARNING "APIC Verbosity level %s not recognised"
 577                                 " use apic=verbose or apic=debug", str);
 578
 579         return 0;
 580 }
 581
 582 __setup("apic=", apic_set_verbosity);
 583
 584 /*
 585  * Detect and enable local APICs on non-SMP boards.
 586  * Original code written by Keir Fraser.
 587  * On AMD64 we trust the BIOS - if it says no APIC it is likely
 588  * not correctly set up (usually the APIC timer won't work etc.)
 589  */
 590
 591 static int __init detect_init_APIC (void)
 592 {
 593         if (!cpu_has_apic) {
 594                 printk(KERN_INFO "No local APIC present\n");
 595                 return -1;
 596         }
 597
 598         mp_lapic_addr = APIC_DEFAULT_PHYS_BASE;
 599         boot_cpu_id = 0;
 600         return 0;
 601 }
 602
 603 void __init init_apic_mappings(void)
 604 {
 605         unsigned long apic_phys;
 606
 607         /*
 608          * If no local APIC can be found then set up a fake all
 609          * zeroes page to simulate the local APIC and another
 610          * one for the IO-APIC.
 611          */
 612         if (!smp_found_config && detect_init_APIC()) {
 613                 apic_phys = (unsigned long) alloc_bootmem_pages(PAGE_SIZE);
 614                 apic_phys = __pa(apic_phys);
 615         } else
 616                 apic_phys = mp_lapic_addr;
 617
 618         set_fixmap_nocache(FIX_APIC_BASE, apic_phys);
 619         apic_printk(APIC_VERBOSE,"mapped APIC to %16lx (%16lx)\n", APIC_BASE, apic_phys);
 620
 621         /*
 622          * Fetch the APIC ID of the BSP in case we have a
 623          * default configuration (or the MP table is broken).
 624          */
 625         if (boot_cpu_id == -1U)
 626                 boot_cpu_id = GET_APIC_ID(apic_read(APIC_ID));
 627
 628 #ifdef CONFIG_X86_IO_APIC
 629         {
 630                 unsigned long ioapic_phys, idx = FIX_IO_APIC_BASE_0;
 631                 int i;
 632
 633                 for (i = 0; i < nr_ioapics; i++) {
 634                         if (smp_found_config) {
 635                                 ioapic_phys = mp_ioapics[i].mpc_apicaddr;
 636                         } else {
 637                                 ioapic_phys = (unsigned long) alloc_bootmem_pages(PAGE_SIZE);
 638                                 ioapic_phys = __pa(ioapic_phys);
 639                         }
 640                         set_fixmap_nocache(idx, ioapic_phys);
 641                         apic_printk(APIC_VERBOSE,"mapped IOAPIC to %016lx (%016lx)\n",
 642                                         __fix_to_virt(idx), ioapic_phys);
 643                         idx++;
 644                 }
 645         }
 646 #endif
 647 }
 648
 649 /*
 650  * This function sets up the local APIC timer, with a timeout of
 651  * 'clocks' APIC bus clock. During calibration we actually call
 652  * this function twice on the boot CPU, once with a bogus timeout
 653  * value, second time for real. The other (noncalibrating) CPUs
 654  * call this function only once, with the real, calibrated value.
 655  *
 656  * We do reads before writes even if unnecessary, to get around the
 657  * P5 APIC double write bug.
 658  */
 659
 660 #define APIC_DIVISOR 16
 661
 662 static void __setup_APIC_LVTT(unsigned int clocks)
 663 {
 664         unsigned int lvtt_value, tmp_value, ver;
 665
 666         ver = GET_APIC_VERSION(apic_read(APIC_LVR));
 667         lvtt_value = APIC_LVT_TIMER_PERIODIC | LOCAL_TIMER_VECTOR;
 668         apic_write_around(APIC_LVTT, lvtt_value);
 669
 670         /*
 671          * Divide PICLK by 16
 672          */
 673         tmp_value = apic_read(APIC_TDCR);
 674         apic_write_around(APIC_TDCR, (tmp_value
 675                                 & ~(APIC_TDR_DIV_1 | APIC_TDR_DIV_TMBASE))
 676                                 | APIC_TDR_DIV_16);
 677
 678         apic_write_around(APIC_TMICT, clocks/APIC_DIVISOR);
 679 }
 680
 681 static void setup_APIC_timer(unsigned int clocks)
 682 {
 683         unsigned long flags;
 684
 685         local_irq_save(flags);
 686
 687         /* For some reasons this doesn't work on Simics, so fake it for now */
 688         if (!strstr(boot_cpu_data.x86_model_id, "Screwdriver")) {
 689         __setup_APIC_LVTT(clocks);
 690                 return;
 691         }
 692
 693         /* wait for irq slice */
 694         if (vxtime.hpet_address) {
 695                 int trigger = hpet_readl(HPET_T0_CMP);
 696                 while (hpet_readl(HPET_COUNTER) >= trigger)
 697                         /* do nothing */ ;
 698                 while (hpet_readl(HPET_COUNTER) <  trigger)
 699                         /* do nothing */ ;
 700         } else {
 701                 int c1, c2;
 702                 outb_p(0x00, 0x43);
 703                 c2 = inb_p(0x40);
 704                 c2 |= inb_p(0x40) << 8;
 705         do {
 706                         c1 = c2;
 707                         outb_p(0x00, 0x43);
 708                         c2 = inb_p(0x40);
 709                         c2 |= inb_p(0x40) << 8;
 710                 } while (c2 - c1 < 300);
 711         }
 712
 713         __setup_APIC_LVTT(clocks);
 714
 715         local_irq_restore(flags);
 716 }
 717
 718 /*
 719  * In this function we calibrate APIC bus clocks to the external
 720  * timer. Unfortunately we cannot use jiffies and the timer irq
 721  * to calibrate, since some later bootup code depends on getting
 722  * the first irq? Ugh.
 723  *
 724  * We want to do the calibration only once since we
 725  * want to have local timer irqs syncron. CPUs connected
 726  * by the same APIC bus have the very same bus frequency.
 727  * And we want to have irqs off anyways, no accidental
 728  * APIC irq that way.
 729  */
 730
 731 #define TICK_COUNT 100000000
 732
 733 static int __init calibrate_APIC_clock(void)
 734 {
 735         int apic, apic_start, tsc, tsc_start;
 736         int result;
 737         /*
 738          * Put whatever arbitrary (but long enough) timeout
 739          * value into the APIC clock, we just want to get the
 740          * counter running for calibration.
 741          */
 742         __setup_APIC_LVTT(1000000000);
 743
 744         apic_start = apic_read(APIC_TMCCT);
 745         rdtscl(tsc_start);
 746
 747         do {
 748                 apic = apic_read(APIC_TMCCT);
 749                 rdtscl(tsc);
 750         } while ((tsc - tsc_start) < TICK_COUNT && (apic - apic_start) < TICK_COUNT);
 751
 752         result = (apic_start - apic) * 1000L * cpu_khz / (tsc - tsc_start);
 753
 754         printk(KERN_INFO "Detected %d.%03d MHz APIC timer.\n",
 755                 result / 1000 / 1000, result / 1000 % 1000);
 756
 757         return result * APIC_DIVISOR / HZ;
 758 }
 759
 760 static unsigned int calibration_result;
 761
 762 void __init setup_boot_APIC_clock (void)
 763 {
 764         if (disable_apic_timer) {
 765                 printk(KERN_INFO "Disabling APIC timer\n");
 766                 return;
 767         }
 768
 769         printk(KERN_INFO "Using local APIC timer interrupts.\n");
 770         using_apic_timer = 1;
 771
 772         local_irq_disable();
 773
 774         calibration_result = calibrate_APIC_clock();
 775         /*
 776          * Now set up the timer for real.
 777          */
 778         setup_APIC_timer(calibration_result);
 779
 780         local_irq_enable();
 781 }
 782
 783 void __cpuinit setup_secondary_APIC_clock(void)
 784 {
 785         local_irq_disable(); /* FIXME: Do we need this? --RR */
 786         setup_APIC_timer(calibration_result);
 787         local_irq_enable();
 788 }
 789
 790 void __cpuinit disable_APIC_timer(void)
 791 {
 792         if (using_apic_timer) {
 793                 unsigned long v;
 794
 795                 v = apic_read(APIC_LVTT);
 796                 apic_write_around(APIC_LVTT, v | APIC_LVT_MASKED);
 797         }
 798 }
 799
 800 void enable_APIC_timer(void)
 801 {
 802         if (using_apic_timer) {
 803                 unsigned long v;
 804
 805                 v = apic_read(APIC_LVTT);
 806                 apic_write_around(APIC_LVTT, v & ~APIC_LVT_MASKED);
 807         }
 808 }
 809
 810 /*
 811  * the frequency of the profiling timer can be changed
 812  * by writing a multiplier value into /proc/profile.
 813  */
 814 int setup_profiling_timer(unsigned int multiplier)
 815 {
 816         int i;
 817
 818         /*
 819          * Sanity check. [at least 500 APIC cycles should be
 820          * between APIC interrupts as a rule of thumb, to avoid
 821          * irqs flooding us]
 822          */
 823         if ( (!multiplier) || (calibration_result/multiplier < 500))
 824                 return -EINVAL;
 825
 826         /*
 827          * Set the new multiplier for each CPU. CPUs don't start using the
 828          * new values until the next timer interrupt in which they do process
 829          * accounting. At that time they also adjust their APIC timers
 830          * accordingly.
 831          */
 832         for (i = 0; i < NR_CPUS; ++i)
 833                 per_cpu(prof_multiplier, i) = multiplier;
 834
 835         return 0;
 836 }
 837
 838 #undef APIC_DIVISOR
 839
 840 /*
 841  * Local timer interrupt handler. It does both profiling and
 842  * process statistics/rescheduling.
 843  *
 844  * We do profiling in every local tick, statistics/rescheduling
 845  * happen only every 'profiling multiplier' ticks. The default
 846  * multiplier is 1 and it can be changed by writing the new multiplier
 847  * value into /proc/profile.
 848  */
 849
 850 void smp_local_timer_interrupt(struct pt_regs *regs)
 851 {
 852         int cpu = smp_processor_id();
 853
 854         profile_tick(CPU_PROFILING, regs);
 855         if (--per_cpu(prof_counter, cpu) <= 0) {
 856                 /*
 857                  * The multiplier may have changed since the last time we got
 858                  * to this point as a result of the user writing to
 859                  * /proc/profile. In this case we need to adjust the APIC
 860                  * timer accordingly.
 861                  *
 862                  * Interrupts are already masked off at this point.
 863                  */
 864                 per_cpu(prof_counter, cpu) = per_cpu(prof_multiplier, cpu);
 865                 if (per_cpu(prof_counter, cpu) !=
 866                     per_cpu(prof_old_multiplier, cpu)) {
 867                         __setup_APIC_LVTT(calibration_result/
 868                                         per_cpu(prof_counter, cpu));
 869                         per_cpu(prof_old_multiplier, cpu) =
 870                                 per_cpu(prof_counter, cpu);
 871                 }
 872
 873 #ifdef CONFIG_SMP
 874                 update_process_times(user_mode(regs));
 875 #endif
 876         }
 877
 878         /*
 879          * We take the 'long' return path, and there every subsystem
 880          * grabs the appropriate locks (kernel lock/ irq lock).
 881          *
 882          * we might want to decouple profiling from the 'long path',
 883          * and do the profiling totally in assembly.
 884          *
 885          * Currently this isn't too much of an issue (performance wise),
 886          * we can take more than 100K local irqs per second on a 100 MHz P5.
 887          */
 888 }
 889
 890 /*
 891  * Local APIC timer interrupt. This is the most natural way for doing
 892  * local interrupts, but local timer interrupts can be emulated by
 893  * broadcast interrupts too. [in case the hw doesn't support APIC timers]
 894  *
 895  * [ if a single-CPU system runs an SMP kernel then we call the local
 896  *   interrupt as well. Thus we cannot inline the local irq ... ]
 897  */
 898 void smp_apic_timer_interrupt(struct pt_regs *regs)
 899 {
 900         /*
 901          * the NMI deadlock-detector uses this.
 902          */
 903         add_pda(apic_timer_irqs, 1);
 904
 905         /*
 906          * NOTE! We'd better ACK the irq immediately,
 907          * because timer handling can be slow.
 908          */
 909         ack_APIC_irq();
 910         /*
 911          * update_process_times() expects us to have done irq_enter().
 912          * Besides, if we don't timer interrupts ignore the global
 913          * interrupt lock, which is the WrongThing (tm) to do.
 914          */
 915         irq_enter();
 916         smp_local_timer_interrupt(regs);
 917         irq_exit();
 918 }
 919
 920 /*
 921  * oem_force_hpet_timer -- force HPET mode for some boxes.
 922  *
 923  * Thus far, the major user of this is IBM's Summit2 series:
 924  *
 925  * Clustered boxes may have unsynced TSC problems if they are
 926  * multi-chassis. Use available data to take a good guess.
 927  * If in doubt, go HPET.
 928  */
 929 __init int oem_force_hpet_timer(void)
 930 {
 931         int i, clusters, zeros;
 932         unsigned id;
 933         DECLARE_BITMAP(clustermap, NUM_APIC_CLUSTERS);
 934
 935         bitmap_zero(clustermap, NUM_APIC_CLUSTERS);
 936
 937         for (i = 0; i < NR_CPUS; i++) {
 938                 id = bios_cpu_apicid[i];
 939                 if (id != BAD_APICID)
 940                         __set_bit(APIC_CLUSTERID(id), clustermap);
 941         }
 942
 943         /* Problem:  Partially populated chassis may not have CPUs in some of
 944          * the APIC clusters they have been allocated.  Only present CPUs have
 945          * bios_cpu_apicid entries, thus causing zeroes in the bitmap.  Since
 946          * clusters are allocated sequentially, count zeros only if they are
 947          * bounded by ones.
 948          */
 949         clusters = 0;
 950         zeros = 0;
 951         for (i = 0; i < NUM_APIC_CLUSTERS; i++) {
 952                 if (test_bit(i, clustermap)) {
 953                         clusters += 1 + zeros;
 954                         zeros = 0;
 955                 } else
 956                         ++zeros;
 957         }
 958
 959         /*
 960          * If clusters > 2, then should be multi-chassis.  Return 1 for HPET.
 961          * Else return 0 to use TSC.
 962          * May have to revisit this when multi-core + hyperthreaded CPUs come
 963          * out, but AFAIK this will work even for them.
 964          */
 965         return (clusters > 2);
 966 }
 967
 968 /*
 969  * This interrupt should _never_ happen with our APIC/SMP architecture
 970  */
 971 asmlinkage void smp_spurious_interrupt(void)
 972 {
 973         unsigned int v;
 974         irq_enter();
 975         /*
 976          * Check if this really is a spurious interrupt and ACK it
 977          * if it is a vectored one.  Just in case...
 978          * Spurious interrupts should not be ACKed.
 979          */
 980         v = apic_read(APIC_ISR + ((SPURIOUS_APIC_VECTOR & ~0x1f) >> 1));
 981         if (v & (1 << (SPURIOUS_APIC_VECTOR & 0x1f)))
 982                 ack_APIC_irq();
 983
 984 #if 0
 985         static unsigned long last_warning;
 986         static unsigned long skipped;
 987
 988         /* see sw-dev-man vol 3, chapter 7.4.13.5 */
 989         if (time_before(last_warning+30*HZ,jiffies)) {
 990                 printk(KERN_INFO "spurious APIC interrupt on CPU#%d, %ld skipped.\n",
 991                        smp_processor_id(), skipped);
 992                 last_warning = jiffies;
 993                 skipped = 0;
 994         } else {
 995                 skipped++;
 996         }
 997 #endif
 998         irq_exit();
 999 }
1000
1001 /*
1002  * This interrupt should never happen with our APIC/SMP architecture
1003  */
1004
1005 asmlinkage void smp_error_interrupt(void)
1006 {
1007         unsigned int v, v1;
1008
1009         irq_enter();
1010         /* First tickle the hardware, only then report what went on. -- REW */
1011         v = apic_read(APIC_ESR);
1012         apic_write(APIC_ESR, 0);
1013         v1 = apic_read(APIC_ESR);
1014         ack_APIC_irq();
1015         atomic_inc(&irq_err_count);
1016
1017         /* Here is what the APIC error bits mean:
1018            0: Send CS error
1019            1: Receive CS error
1020            2: Send accept error
1021            3: Receive accept error
1022            4: Reserved
1023            5: Send illegal vector
1024            6: Received illegal vector
1025            7: Illegal register address
1026         */
1027         printk (KERN_DEBUG "APIC error on CPU%d: %02x(%02x)\n",
1028                 smp_processor_id(), v , v1);
1029         irq_exit();
1030 }
1031
1032 int disable_apic;
1033
1034 /*
1035  * This initializes the IO-APIC and APIC hardware if this is
1036  * a UP kernel.
1037  */
1038 int __init APIC_init_uniprocessor (void)
1039 {
1040         if (disable_apic) {
1041                 printk(KERN_INFO "Apic disabled\n");
1042                 return -1;
1043         }
1044         if (!cpu_has_apic) {
1045                 disable_apic = 1;
1046                 printk(KERN_INFO "Apic disabled by BIOS\n");
1047                 return -1;
1048         }
1049
1050         verify_local_APIC();
1051
1052         connect_bsp_APIC();
1053
1054         phys_cpu_present_map = physid_mask_of_physid(0);
1055         apic_write_around(APIC_ID, boot_cpu_id);
1056
1057         setup_local_APIC();
1058
1059 #ifdef CONFIG_X86_IO_APIC
1060         if (smp_found_config && !skip_ioapic_setup && nr_ioapics)
1061                         setup_IO_APIC();
1062         else
1063                 nr_ioapics = 0;
1064 #endif
1065         setup_boot_APIC_clock();
1066         check_nmi_watchdog();
1067         return 0;
1068 }
1069
1070 static __init int setup_disableapic(char *str)
1071 {
1072         disable_apic = 1;
1073         return 0;
1074 }
1075
1076 static __init int setup_nolapic(char *str)
1077 {
1078         disable_apic = 1;
1079         return 0;
1080 }
1081
1082 static __init int setup_noapictimer(char *str)
1083 {
1084         disable_apic_timer = 1;
1085         return 0;
1086 }
1087
1088 /* dummy parsing: see setup.c */
1089
1090 __setup("disableapic", setup_disableapic);
1091 __setup("nolapic", setup_nolapic);  /* same as disableapic, for compatibility */
1092
1093 __setup("noapictimer", setup_noapictimer);
1094
1095 /* no "lapic" flag - we only use the lapic when the BIOS tells us so. */