arch/x86/kvm/emulate.c

   1 /******************************************************************************
   2  * emulate.c
   3  *
   4  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
   5  *
   6  * Copyright (c) 2005 Keir Fraser
   7  *
   8  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
   9  * privileged instructions:
  10  *
  11  * Copyright (C) 2006 Qumranet
  12  * Copyright 2010 Red Hat, Inc. and/or its affilates.
  13  *
  14  *   Avi Kivity <avi@qumranet.com>
  15  *   Yaniv Kamay <yaniv@qumranet.com>
  16  *
  17  * This work is licensed under the terms of the GNU GPL, version 2.  See
  18  * the COPYING file in the top-level directory.
  19  *
  20  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
  21  */
  22
  23 #ifndef __KERNEL__
  24 #include <stdio.h>
  25 #include <stdint.h>
  26 #include <public/xen.h>
  27 #define DPRINTF(_f, _a ...) printf(_f , ## _a)
  28 #else
  29 #include <linux/kvm_host.h>
  30 #include "kvm_cache_regs.h"
  31 #define DPRINTF(x...) do {} while (0)
  32 #endif
  33 #include <linux/module.h>
  34 #include <asm/kvm_emulate.h>
  35
  36 #include "x86.h"
  37 #include "tss.h"
  38
  39 /*
  40  * Opcode effective-address decode tables.
  41  * Note that we only emulate instructions that have at least one memory
  42  * operand (excluding implicit stack references). We assume that stack
  43  * references and instruction fetches will never occur in special memory
  44  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
  45  * not be handled.
  46  */
  47
  48 /* Operand sizes: 8-bit operands or specified/overridden size. */
  49 #define ByteOp      (1<<0)      /* 8-bit operands. */
  50 /* Destination operand type. */
  51 #define ImplicitOps (1<<1)      /* Implicit in opcode. No generic decode. */
  52 #define DstReg      (2<<1)      /* Register operand. */
  53 #define DstMem      (3<<1)      /* Memory operand. */
  54 #define DstAcc      (4<<1)      /* Destination Accumulator */
  55 #define DstDI       (5<<1)      /* Destination is in ES:(E)DI */
  56 #define DstMem64    (6<<1)      /* 64bit memory operand */
  57 #define DstMask     (7<<1)
  58 /* Source operand type. */
  59 #define SrcNone     (0<<4)      /* No source operand. */
  60 #define SrcImplicit (0<<4)      /* Source operand is implicit in the opcode. */
  61 #define SrcReg      (1<<4)      /* Register operand. */
  62 #define SrcMem      (2<<4)      /* Memory operand. */
  63 #define SrcMem16    (3<<4)      /* Memory operand (16-bit). */
  64 #define SrcMem32    (4<<4)      /* Memory operand (32-bit). */
  65 #define SrcImm      (5<<4)      /* Immediate operand. */
  66 #define SrcImmByte  (6<<4)      /* 8-bit sign-extended immediate operand. */
  67 #define SrcOne      (7<<4)      /* Implied '1' */
  68 #define SrcImmUByte (8<<4)      /* 8-bit unsigned immediate operand. */
  69 #define SrcImmU     (9<<4)      /* Immediate operand, unsigned */
  70 #define SrcSI       (0xa<<4)    /* Source is in the DS:RSI */
  71 #define SrcImmFAddr (0xb<<4)    /* Source is immediate far address */
  72 #define SrcMemFAddr (0xc<<4)    /* Source is far address in memory */
  73 #define SrcAcc      (0xd<<4)    /* Source Accumulator */
  74 #define SrcMask     (0xf<<4)
  75 /* Generic ModRM decode. */
  76 #define ModRM       (1<<8)
  77 /* Destination is only written; never read. */
  78 #define Mov         (1<<9)
  79 #define BitOp       (1<<10)
  80 #define MemAbs      (1<<11)      /* Memory operand is absolute displacement */
  81 #define String      (1<<12)     /* String instruction (rep capable) */
  82 #define Stack       (1<<13)     /* Stack instruction (push/pop) */
  83 #define Group       (1<<14)     /* Bits 3:5 of modrm byte extend opcode */
  84 #define GroupDual   (1<<15)     /* Alternate decoding of mod == 3 */
  85 #define GroupMask   0xff        /* Group number stored in bits 0:7 */
  86 /* Misc flags */
  87 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
  88 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
  89 #define No64        (1<<28)
  90 /* Source 2 operand type */
  91 #define Src2None    (0<<29)
  92 #define Src2CL      (1<<29)
  93 #define Src2ImmByte (2<<29)
  94 #define Src2One     (3<<29)
  95 #define Src2Mask    (7<<29)
  96
  97 #define X2(x) (x), (x)
  98 #define X3(x) X2(x), (x)
  99 #define X4(x) X2(x), X2(x)
 100 #define X5(x) X4(x), (x)
 101 #define X6(x) X4(x), X2(x)
 102 #define X7(x) X4(x), X3(x)
 103 #define X8(x) X4(x), X4(x)
 104 #define X16(x) X8(x), X8(x)
 105
 106 enum {
 107         Group1_80, Group1_81, Group1_82, Group1_83,
 108         Group1A, Group3_Byte, Group3, Group4, Group5, Group7,
 109         Group8, Group9,
 110 };
 111
 112 static u32 opcode_table[256] = {
 113         /* 0x00 - 0x07 */
 114         ByteOp | DstMem | SrcReg | ModRM | Lock, DstMem | SrcReg | ModRM | Lock,
 115         ByteOp | DstReg | SrcMem | ModRM, DstReg | SrcMem | ModRM,
 116         ByteOp | DstAcc | SrcImm, DstAcc | SrcImm,
 117         ImplicitOps | Stack | No64, ImplicitOps | Stack | No64,
 118         /* 0x08 - 0x0F */
 119         ByteOp | DstMem | SrcReg | ModRM | Lock, DstMem | SrcReg | ModRM | Lock,
 120         ByteOp | DstReg | SrcMem | ModRM, DstReg | SrcMem | ModRM,
 121         ByteOp | DstAcc | SrcImm, DstAcc | SrcImm,
 122         ImplicitOps | Stack | No64, 0,
 123         /* 0x10 - 0x17 */
 124         ByteOp | DstMem | SrcReg | ModRM | Lock, DstMem | SrcReg | ModRM | Lock,
 125         ByteOp | DstReg | SrcMem | ModRM, DstReg | SrcMem | ModRM,
 126         ByteOp | DstAcc | SrcImm, DstAcc | SrcImm,
 127         ImplicitOps | Stack | No64, ImplicitOps | Stack | No64,
 128         /* 0x18 - 0x1F */
 129         ByteOp | DstMem | SrcReg | ModRM | Lock, DstMem | SrcReg | ModRM | Lock,
 130         ByteOp | DstReg | SrcMem | ModRM, DstReg | SrcMem | ModRM,
 131         ByteOp | DstAcc | SrcImm, DstAcc | SrcImm,
 132         ImplicitOps | Stack | No64, ImplicitOps | Stack | No64,
 133         /* 0x20 - 0x27 */
 134         ByteOp | DstMem | SrcReg | ModRM | Lock, DstMem | SrcReg | ModRM | Lock,
 135         ByteOp | DstReg | SrcMem | ModRM, DstReg | SrcMem | ModRM,
 136         ByteOp | DstAcc | SrcImmByte, DstAcc | SrcImm, 0, 0,
 137         /* 0x28 - 0x2F */
 138         ByteOp | DstMem | SrcReg | ModRM | Lock, DstMem | SrcReg | ModRM | Lock,
 139         ByteOp | DstReg | SrcMem | ModRM, DstReg | SrcMem | ModRM,
 140         ByteOp | DstAcc | SrcImmByte, DstAcc | SrcImm, 0, 0,
 141         /* 0x30 - 0x37 */
 142         ByteOp | DstMem | SrcReg | ModRM | Lock, DstMem | SrcReg | ModRM | Lock,
 143         ByteOp | DstReg | SrcMem | ModRM, DstReg | SrcMem | ModRM,
 144         ByteOp | DstAcc | SrcImmByte, DstAcc | SrcImm, 0, 0,
 145         /* 0x38 - 0x3F */
 146         ByteOp | DstMem | SrcReg | ModRM, DstMem | SrcReg | ModRM,
 147         ByteOp | DstReg | SrcMem | ModRM, DstReg | SrcMem | ModRM,
 148         ByteOp | DstAcc | SrcImm, DstAcc | SrcImm,
 149         0, 0,
 150         /* 0x40 - 0x4F */
 151         X16(DstReg),
 152         /* 0x50 - 0x57 */
 153         X8(SrcReg | Stack),
 154         /* 0x58 - 0x5F */
 155         X8(DstReg | Stack),
 156         /* 0x60 - 0x67 */
 157         ImplicitOps | Stack | No64, ImplicitOps | Stack | No64,
 158         0, DstReg | SrcMem32 | ModRM | Mov /* movsxd (x86/64) */ ,
 159         0, 0, 0, 0,
 160         /* 0x68 - 0x6F */
 161         SrcImm | Mov | Stack, 0, SrcImmByte | Mov | Stack, 0,
 162         DstDI | ByteOp | Mov | String, DstDI | Mov | String, /* insb, insw/insd */
 163         SrcSI | ByteOp | ImplicitOps | String, SrcSI | ImplicitOps | String, /* outsb, outsw/outsd */
 164         /* 0x70 - 0x7F */
 165         X16(SrcImmByte),
 166         /* 0x80 - 0x87 */
 167         Group | Group1_80, Group | Group1_81,
 168         Group | Group1_82, Group | Group1_83,
 169         ByteOp | DstMem | SrcReg | ModRM, DstMem | SrcReg | ModRM,
 170         ByteOp | DstMem | SrcReg | ModRM | Lock, DstMem | SrcReg | ModRM | Lock,
 171         /* 0x88 - 0x8F */
 172         ByteOp | DstMem | SrcReg | ModRM | Mov, DstMem | SrcReg | ModRM | Mov,
 173         ByteOp | DstReg | SrcMem | ModRM | Mov, DstReg | SrcMem | ModRM | Mov,
 174         DstMem | SrcNone | ModRM | Mov, ModRM | DstReg,
 175         ImplicitOps | SrcMem16 | ModRM, Group | Group1A,
 176         /* 0x90 - 0x97 */
 177         DstReg, DstReg, DstReg, DstReg, DstReg, DstReg, DstReg, DstReg,
 178         /* 0x98 - 0x9F */
 179         0, 0, SrcImmFAddr | No64, 0,
 180         ImplicitOps | Stack, ImplicitOps | Stack, 0, 0,
 181         /* 0xA0 - 0xA7 */
 182         ByteOp | DstAcc | SrcMem | Mov | MemAbs, DstAcc | SrcMem | Mov | MemAbs,
 183         ByteOp | DstMem | SrcAcc | Mov | MemAbs, DstMem | SrcAcc | Mov | MemAbs,
 184         ByteOp | SrcSI | DstDI | Mov | String, SrcSI | DstDI | Mov | String,
 185         ByteOp | SrcSI | DstDI | String, SrcSI | DstDI | String,
 186         /* 0xA8 - 0xAF */
 187         DstAcc | SrcImmByte | ByteOp, DstAcc | SrcImm, ByteOp | DstDI | Mov | String, DstDI | Mov | String,
 188         ByteOp | SrcSI | DstAcc | Mov | String, SrcSI | DstAcc | Mov | String,
 189         ByteOp | DstDI | String, DstDI | String,
 190         /* 0xB0 - 0xB7 */
 191         X8(ByteOp | DstReg | SrcImm | Mov),
 192         /* 0xB8 - 0xBF */
 193         X8(DstReg | SrcImm | Mov),
 194         /* 0xC0 - 0xC7 */
 195         ByteOp | DstMem | SrcImm | ModRM, DstMem | SrcImmByte | ModRM,
 196         0, ImplicitOps | Stack, 0, 0,
 197         ByteOp | DstMem | SrcImm | ModRM | Mov, DstMem | SrcImm | ModRM | Mov,
 198         /* 0xC8 - 0xCF */
 199         0, 0, 0, ImplicitOps | Stack,
 200         ImplicitOps, SrcImmByte, ImplicitOps | No64, ImplicitOps,
 201         /* 0xD0 - 0xD7 */
 202         ByteOp | DstMem | SrcImplicit | ModRM, DstMem | SrcImplicit | ModRM,
 203         ByteOp | DstMem | SrcImplicit | ModRM, DstMem | SrcImplicit | ModRM,
 204         0, 0, 0, 0,
 205         /* 0xD8 - 0xDF */
 206         0, 0, 0, 0, 0, 0, 0, 0,
 207         /* 0xE0 - 0xE7 */
 208         0, 0, 0, 0,
 209         ByteOp | SrcImmUByte | DstAcc, SrcImmUByte | DstAcc,
 210         ByteOp | SrcImmUByte | DstAcc, SrcImmUByte | DstAcc,
 211         /* 0xE8 - 0xEF */
 212         SrcImm | Stack, SrcImm | ImplicitOps,
 213         SrcImmFAddr | No64, SrcImmByte | ImplicitOps,
 214         SrcNone | ByteOp | DstAcc, SrcNone | DstAcc,
 215         SrcNone | ByteOp | DstAcc, SrcNone | DstAcc,
 216         /* 0xF0 - 0xF7 */
 217         0, 0, 0, 0,
 218         ImplicitOps | Priv, ImplicitOps, Group | Group3_Byte, Group | Group3,
 219         /* 0xF8 - 0xFF */
 220         ImplicitOps, 0, ImplicitOps, ImplicitOps,
 221         ImplicitOps, ImplicitOps, Group | Group4, Group | Group5,
 222 };
 223
 224 static u32 twobyte_table[256] = {
 225         /* 0x00 - 0x0F */
 226         0, Group | GroupDual | Group7, 0, 0,
 227         0, ImplicitOps, ImplicitOps | Priv, 0,
 228         ImplicitOps | Priv, ImplicitOps | Priv, 0, 0,
 229         0, ImplicitOps | ModRM, 0, 0,
 230         /* 0x10 - 0x1F */
 231         0, 0, 0, 0, 0, 0, 0, 0, ImplicitOps | ModRM, 0, 0, 0, 0, 0, 0, 0,
 232         /* 0x20 - 0x2F */
 233         ModRM | ImplicitOps | Priv, ModRM | Priv,
 234         ModRM | ImplicitOps | Priv, ModRM | Priv,
 235         0, 0, 0, 0,
 236         0, 0, 0, 0, 0, 0, 0, 0,
 237         /* 0x30 - 0x3F */
 238         ImplicitOps | Priv, 0, ImplicitOps | Priv, 0,
 239         ImplicitOps, ImplicitOps | Priv, 0, 0,
 240         0, 0, 0, 0, 0, 0, 0, 0,
 241         /* 0x40 - 0x47 */
 242         DstReg | SrcMem | ModRM | Mov, DstReg | SrcMem | ModRM | Mov,
 243         DstReg | SrcMem | ModRM | Mov, DstReg | SrcMem | ModRM | Mov,
 244         DstReg | SrcMem | ModRM | Mov, DstReg | SrcMem | ModRM | Mov,
 245         DstReg | SrcMem | ModRM | Mov, DstReg | SrcMem | ModRM | Mov,
 246         /* 0x48 - 0x4F */
 247         DstReg | SrcMem | ModRM | Mov, DstReg | SrcMem | ModRM | Mov,
 248         DstReg | SrcMem | ModRM | Mov, DstReg | SrcMem | ModRM | Mov,
 249         DstReg | SrcMem | ModRM | Mov, DstReg | SrcMem | ModRM | Mov,
 250         DstReg | SrcMem | ModRM | Mov, DstReg | SrcMem | ModRM | Mov,
 251         /* 0x50 - 0x5F */
 252         0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
 253         /* 0x60 - 0x6F */
 254         0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
 255         /* 0x70 - 0x7F */
 256         0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
 257         /* 0x80 - 0x8F */
 258         SrcImm, SrcImm, SrcImm, SrcImm, SrcImm, SrcImm, SrcImm, SrcImm,
 259         SrcImm, SrcImm, SrcImm, SrcImm, SrcImm, SrcImm, SrcImm, SrcImm,
 260         /* 0x90 - 0x9F */
 261         0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
 262         /* 0xA0 - 0xA7 */
 263         ImplicitOps | Stack, ImplicitOps | Stack,
 264         0, DstMem | SrcReg | ModRM | BitOp,
 265         DstMem | SrcReg | Src2ImmByte | ModRM,
 266         DstMem | SrcReg | Src2CL | ModRM, 0, 0,
 267         /* 0xA8 - 0xAF */
 268         ImplicitOps | Stack, ImplicitOps | Stack,
 269         0, DstMem | SrcReg | ModRM | BitOp | Lock,
 270         DstMem | SrcReg | Src2ImmByte | ModRM,
 271         DstMem | SrcReg | Src2CL | ModRM,
 272         ModRM, 0,
 273         /* 0xB0 - 0xB7 */
 274         ByteOp | DstMem | SrcReg | ModRM | Lock, DstMem | SrcReg | ModRM | Lock,
 275         0, DstMem | SrcReg | ModRM | BitOp | Lock,
 276         0, 0, ByteOp | DstReg | SrcMem | ModRM | Mov,
 277             DstReg | SrcMem16 | ModRM | Mov,
 278         /* 0xB8 - 0xBF */
 279         0, 0,
 280         Group | Group8, DstMem | SrcReg | ModRM | BitOp | Lock,
 281         0, 0, ByteOp | DstReg | SrcMem | ModRM | Mov,
 282             DstReg | SrcMem16 | ModRM | Mov,
 283         /* 0xC0 - 0xCF */
 284         0, 0, 0, DstMem | SrcReg | ModRM | Mov,
 285         0, 0, 0, Group | GroupDual | Group9,
 286         0, 0, 0, 0, 0, 0, 0, 0,
 287         /* 0xD0 - 0xDF */
 288         0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
 289         /* 0xE0 - 0xEF */
 290         0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
 291         /* 0xF0 - 0xFF */
 292         0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0
 293 };
 294
 295 static u32 group_table[] = {
 296         [Group1_80*8] =
 297         ByteOp | DstMem | SrcImm | ModRM | Lock,
 298         ByteOp | DstMem | SrcImm | ModRM | Lock,
 299         ByteOp | DstMem | SrcImm | ModRM | Lock,
 300         ByteOp | DstMem | SrcImm | ModRM | Lock,
 301         ByteOp | DstMem | SrcImm | ModRM | Lock,
 302         ByteOp | DstMem | SrcImm | ModRM | Lock,
 303         ByteOp | DstMem | SrcImm | ModRM | Lock,
 304         ByteOp | DstMem | SrcImm | ModRM,
 305         [Group1_81*8] =
 306         DstMem | SrcImm | ModRM | Lock,
 307         DstMem | SrcImm | ModRM | Lock,
 308         DstMem | SrcImm | ModRM | Lock,
 309         DstMem | SrcImm | ModRM | Lock,
 310         DstMem | SrcImm | ModRM | Lock,
 311         DstMem | SrcImm | ModRM | Lock,
 312         DstMem | SrcImm | ModRM | Lock,
 313         DstMem | SrcImm | ModRM,
 314         [Group1_82*8] =
 315         ByteOp | DstMem | SrcImm | ModRM | No64 | Lock,
 316         ByteOp | DstMem | SrcImm | ModRM | No64 | Lock,
 317         ByteOp | DstMem | SrcImm | ModRM | No64 | Lock,
 318         ByteOp | DstMem | SrcImm | ModRM | No64 | Lock,
 319         ByteOp | DstMem | SrcImm | ModRM | No64 | Lock,
 320         ByteOp | DstMem | SrcImm | ModRM | No64 | Lock,
 321         ByteOp | DstMem | SrcImm | ModRM | No64 | Lock,
 322         ByteOp | DstMem | SrcImm | ModRM | No64,
 323         [Group1_83*8] =
 324         DstMem | SrcImmByte | ModRM | Lock,
 325         DstMem | SrcImmByte | ModRM | Lock,
 326         DstMem | SrcImmByte | ModRM | Lock,
 327         DstMem | SrcImmByte | ModRM | Lock,
 328         DstMem | SrcImmByte | ModRM | Lock,
 329         DstMem | SrcImmByte | ModRM | Lock,
 330         DstMem | SrcImmByte | ModRM | Lock,
 331         DstMem | SrcImmByte | ModRM,
 332         [Group1A*8] =
 333         DstMem | SrcNone | ModRM | Mov | Stack, 0, 0, 0, 0, 0, 0, 0,
 334         [Group3_Byte*8] =
 335         ByteOp | SrcImm | DstMem | ModRM, ByteOp | SrcImm | DstMem | ModRM,
 336         ByteOp | DstMem | SrcNone | ModRM, ByteOp | DstMem | SrcNone | ModRM,
 337         0, 0, 0, 0,
 338         [Group3*8] =
 339         DstMem | SrcImm | ModRM, DstMem | SrcImm | ModRM,
 340         DstMem | SrcNone | ModRM, DstMem | SrcNone | ModRM,
 341         0, 0, 0, 0,
 342         [Group4*8] =
 343         ByteOp | DstMem | SrcNone | ModRM | Lock, ByteOp | DstMem | SrcNone | ModRM | Lock,
 344         0, 0, 0, 0, 0, 0,
 345         [Group5*8] =
 346         DstMem | SrcNone | ModRM | Lock, DstMem | SrcNone | ModRM | Lock,
 347         SrcMem | ModRM | Stack, 0,
 348         SrcMem | ModRM | Stack, SrcMemFAddr | ModRM | ImplicitOps,
 349         SrcMem | ModRM | Stack, 0,
 350         [Group7*8] =
 351         0, 0, ModRM | SrcMem | Priv, ModRM | SrcMem | Priv,
 352         SrcNone | ModRM | DstMem | Mov, 0,
 353         SrcMem16 | ModRM | Mov | Priv, SrcMem | ModRM | ByteOp | Priv,
 354         [Group8*8] =
 355         0, 0, 0, 0,
 356         DstMem | SrcImmByte | ModRM, DstMem | SrcImmByte | ModRM | Lock,
 357         DstMem | SrcImmByte | ModRM | Lock, DstMem | SrcImmByte | ModRM | Lock,
 358         [Group9*8] =
 359         0, DstMem64 | ModRM | Lock, 0, 0, 0, 0, 0, 0,
 360 };
 361
 362 static u32 group2_table[] = {
 363         [Group7*8] =
 364         SrcNone | ModRM | Priv, 0, 0, SrcNone | ModRM | Priv,
 365         SrcNone | ModRM | DstMem | Mov, 0,
 366         SrcMem16 | ModRM | Mov | Priv, 0,
 367         [Group9*8] =
 368         0, 0, 0, 0, 0, 0, 0, 0,
 369 };
 370
 371 /* EFLAGS bit definitions. */
 372 #define EFLG_ID (1<<21)
 373 #define EFLG_VIP (1<<20)
 374 #define EFLG_VIF (1<<19)
 375 #define EFLG_AC (1<<18)
 376 #define EFLG_VM (1<<17)
 377 #define EFLG_RF (1<<16)
 378 #define EFLG_IOPL (3<<12)
 379 #define EFLG_NT (1<<14)
 380 #define EFLG_OF (1<<11)
 381 #define EFLG_DF (1<<10)
 382 #define EFLG_IF (1<<9)
 383 #define EFLG_TF (1<<8)
 384 #define EFLG_SF (1<<7)
 385 #define EFLG_ZF (1<<6)
 386 #define EFLG_AF (1<<4)
 387 #define EFLG_PF (1<<2)
 388 #define EFLG_CF (1<<0)
 389
 390 /*
 391  * Instruction emulation:
 392  * Most instructions are emulated directly via a fragment of inline assembly
 393  * code. This allows us to save/restore EFLAGS and thus very easily pick up
 394  * any modified flags.
 395  */
 396
 397 #if defined(CONFIG_X86_64)
 398 #define _LO32 "k"               /* force 32-bit operand */
 399 #define _STK  "%%rsp"           /* stack pointer */
 400 #elif defined(__i386__)
 401 #define _LO32 ""                /* force 32-bit operand */
 402 #define _STK  "%%esp"           /* stack pointer */
 403 #endif
 404
 405 /*
 406  * These EFLAGS bits are restored from saved value during emulation, and
 407  * any changes are written back to the saved value after emulation.
 408  */
 409 #define EFLAGS_MASK (EFLG_OF|EFLG_SF|EFLG_ZF|EFLG_AF|EFLG_PF|EFLG_CF)
 410
 411 /* Before executing instruction: restore necessary bits in EFLAGS. */
 412 #define _PRE_EFLAGS(_sav, _msk, _tmp)                                   \
 413         /* EFLAGS = (_sav & _msk) | (EFLAGS & ~_msk); _sav &= ~_msk; */ \
 414         "movl %"_sav",%"_LO32 _tmp"; "                                  \
 415         "push %"_tmp"; "                                                \
 416         "push %"_tmp"; "                                                \
 417         "movl %"_msk",%"_LO32 _tmp"; "                                  \
 418         "andl %"_LO32 _tmp",("_STK"); "                                 \
 419         "pushf; "                                                       \
 420         "notl %"_LO32 _tmp"; "                                          \
 421         "andl %"_LO32 _tmp",("_STK"); "                                 \
 422         "andl %"_LO32 _tmp","__stringify(BITS_PER_LONG/4)"("_STK"); "   \
 423         "pop  %"_tmp"; "                                                \
 424         "orl  %"_LO32 _tmp",("_STK"); "                                 \
 425         "popf; "                                                        \
 426         "pop  %"_sav"; "
 427
 428 /* After executing instruction: write-back necessary bits in EFLAGS. */
 429 #define _POST_EFLAGS(_sav, _msk, _tmp) \
 430         /* _sav |= EFLAGS & _msk; */            \
 431         "pushf; "                               \
 432         "pop  %"_tmp"; "                        \
 433         "andl %"_msk",%"_LO32 _tmp"; "          \
 434         "orl  %"_LO32 _tmp",%"_sav"; "
 435
 436 #ifdef CONFIG_X86_64
 437 #define ON64(x) x
 438 #else
 439 #define ON64(x)
 440 #endif
 441
 442 #define ____emulate_2op(_op, _src, _dst, _eflags, _x, _y, _suffix)      \
 443         do {                                                            \
 444                 __asm__ __volatile__ (                                  \
 445                         _PRE_EFLAGS("0", "4", "2")                      \
 446                         _op _suffix " %"_x"3,%1; "                      \
 447                         _POST_EFLAGS("0", "4", "2")                     \
 448                         : "=m" (_eflags), "=m" ((_dst).val),            \
 449                           "=&r" (_tmp)                                  \
 450                         : _y ((_src).val), "i" (EFLAGS_MASK));          \
 451         } while (0)
 452
 453
 454 /* Raw emulation: instruction has two explicit operands. */
 455 #define __emulate_2op_nobyte(_op,_src,_dst,_eflags,_wx,_wy,_lx,_ly,_qx,_qy) \
 456         do {                                                            \
 457                 unsigned long _tmp;                                     \
 458                                                                         \
 459                 switch ((_dst).bytes) {                                 \
 460                 case 2:                                                 \
 461                         ____emulate_2op(_op,_src,_dst,_eflags,_wx,_wy,"w"); \
 462                         break;                                          \
 463                 case 4:                                                 \
 464                         ____emulate_2op(_op,_src,_dst,_eflags,_lx,_ly,"l"); \
 465                         break;                                          \
 466                 case 8:                                                 \
 467                         ON64(____emulate_2op(_op,_src,_dst,_eflags,_qx,_qy,"q")); \
 468                         break;                                          \
 469                 }                                                       \
 470         } while (0)
 471
 472 #define __emulate_2op(_op,_src,_dst,_eflags,_bx,_by,_wx,_wy,_lx,_ly,_qx,_qy) \
 473         do {                                                                 \
 474                 unsigned long _tmp;                                          \
 475                 switch ((_dst).bytes) {                                      \
 476                 case 1:                                                      \
 477                         ____emulate_2op(_op,_src,_dst,_eflags,_bx,_by,"b");  \
 478                         break;                                               \
 479                 default:                                                     \
 480                         __emulate_2op_nobyte(_op, _src, _dst, _eflags,       \
 481                                              _wx, _wy, _lx, _ly, _qx, _qy);  \
 482                         break;                                               \
 483                 }                                                            \
 484         } while (0)
 485
 486 /* Source operand is byte-sized and may be restricted to just %cl. */
 487 #define emulate_2op_SrcB(_op, _src, _dst, _eflags)                      \
 488         __emulate_2op(_op, _src, _dst, _eflags,                         \
 489                       "b", "c", "b", "c", "b", "c", "b", "c")
 490
 491 /* Source operand is byte, word, long or quad sized. */
 492 #define emulate_2op_SrcV(_op, _src, _dst, _eflags)                      \
 493         __emulate_2op(_op, _src, _dst, _eflags,                         \
 494                       "b", "q", "w", "r", _LO32, "r", "", "r")
 495
 496 /* Source operand is word, long or quad sized. */
 497 #define emulate_2op_SrcV_nobyte(_op, _src, _dst, _eflags)               \
 498         __emulate_2op_nobyte(_op, _src, _dst, _eflags,                  \
 499                              "w", "r", _LO32, "r", "", "r")
 500
 501 /* Instruction has three operands and one operand is stored in ECX register */
 502 #define __emulate_2op_cl(_op, _cl, _src, _dst, _eflags, _suffix, _type)         \
 503         do {                                                                    \
 504                 unsigned long _tmp;                                             \
 505                 _type _clv  = (_cl).val;                                        \
 506                 _type _srcv = (_src).val;                                       \
 507                 _type _dstv = (_dst).val;                                       \
 508                                                                                 \
 509                 __asm__ __volatile__ (                                          \
 510                         _PRE_EFLAGS("0", "5", "2")                              \
 511                         _op _suffix " %4,%1 \n"                                 \
 512                         _POST_EFLAGS("0", "5", "2")                             \
 513                         : "=m" (_eflags), "+r" (_dstv), "=&r" (_tmp)            \
 514                         : "c" (_clv) , "r" (_srcv), "i" (EFLAGS_MASK)           \
 515                         );                                                      \
 516                                                                                 \
 517                 (_cl).val  = (unsigned long) _clv;                              \
 518                 (_src).val = (unsigned long) _srcv;                             \
 519                 (_dst).val = (unsigned long) _dstv;                             \
 520         } while (0)
 521
 522 #define emulate_2op_cl(_op, _cl, _src, _dst, _eflags)                           \
 523         do {                                                                    \
 524                 switch ((_dst).bytes) {                                         \
 525                 case 2:                                                         \
 526                         __emulate_2op_cl(_op, _cl, _src, _dst, _eflags,         \
 527                                                 "w", unsigned short);           \
 528                         break;                                                  \
 529                 case 4:                                                         \
 530                         __emulate_2op_cl(_op, _cl, _src, _dst, _eflags,         \
 531                                                 "l", unsigned int);             \
 532                         break;                                                  \
 533                 case 8:                                                         \
 534                         ON64(__emulate_2op_cl(_op, _cl, _src, _dst, _eflags,    \
 535                                                 "q", unsigned long));           \
 536                         break;                                                  \
 537                 }                                                               \
 538         } while (0)
 539
 540 #define __emulate_1op(_op, _dst, _eflags, _suffix)                      \
 541         do {                                                            \
 542                 unsigned long _tmp;                                     \
 543                                                                         \
 544                 __asm__ __volatile__ (                                  \
 545                         _PRE_EFLAGS("0", "3", "2")                      \
 546                         _op _suffix " %1; "                             \
 547                         _POST_EFLAGS("0", "3", "2")                     \
 548                         : "=m" (_eflags), "+m" ((_dst).val),            \
 549                           "=&r" (_tmp)                                  \
 550                         : "i" (EFLAGS_MASK));                           \
 551         } while (0)
 552
 553 /* Instruction has only one explicit operand (no source operand). */
 554 #define emulate_1op(_op, _dst, _eflags)                                    \
 555         do {                                                            \
 556                 switch ((_dst).bytes) {                                 \
 557                 case 1: __emulate_1op(_op, _dst, _eflags, "b"); break;  \
 558                 case 2: __emulate_1op(_op, _dst, _eflags, "w"); break;  \
 559                 case 4: __emulate_1op(_op, _dst, _eflags, "l"); break;  \
 560                 case 8: ON64(__emulate_1op(_op, _dst, _eflags, "q")); break; \
 561                 }                                                       \
 562         } while (0)
 563
 564 /* Fetch next part of the instruction being emulated. */
 565 #define insn_fetch(_type, _size, _eip)                                  \
 566 ({      unsigned long _x;                                               \
 567         rc = do_insn_fetch(ctxt, ops, (_eip), &_x, (_size));            \
 568         if (rc != X86EMUL_CONTINUE)                                     \
 569                 goto done;                                              \
 570         (_eip) += (_size);                                              \
 571         (_type)_x;                                                      \
 572 })
 573
 574 #define insn_fetch_arr(_arr, _size, _eip)                                \
 575 ({      rc = do_insn_fetch(ctxt, ops, (_eip), _arr, (_size));           \
 576         if (rc != X86EMUL_CONTINUE)                                     \
 577                 goto done;                                              \
 578         (_eip) += (_size);                                              \
 579 })
 580
 581 static inline unsigned long ad_mask(struct decode_cache *c)
 582 {
 583         return (1UL << (c->ad_bytes << 3)) - 1;
 584 }
 585
 586 /* Access/update address held in a register, based on addressing mode. */
 587 static inline unsigned long
 588 address_mask(struct decode_cache *c, unsigned long reg)
 589 {
 590         if (c->ad_bytes == sizeof(unsigned long))
 591                 return reg;
 592         else
 593                 return reg & ad_mask(c);
 594 }
 595
 596 static inline unsigned long
 597 register_address(struct decode_cache *c, unsigned long base, unsigned long reg)
 598 {
 599         return base + address_mask(c, reg);
 600 }
 601
 602 static inline void
 603 register_address_increment(struct decode_cache *c, unsigned long *reg, int inc)
 604 {
 605         if (c->ad_bytes == sizeof(unsigned long))
 606                 *reg += inc;
 607         else
 608                 *reg = (*reg & ~ad_mask(c)) | ((*reg + inc) & ad_mask(c));
 609 }
 610
 611 static inline void jmp_rel(struct decode_cache *c, int rel)
 612 {
 613         register_address_increment(c, &c->eip, rel);
 614 }
 615
 616 static void set_seg_override(struct decode_cache *c, int seg)
 617 {
 618         c->has_seg_override = true;
 619         c->seg_override = seg;
 620 }
 621
 622 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt,
 623                               struct x86_emulate_ops *ops, int seg)
 624 {
 625         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
 626                 return 0;
 627
 628         return ops->get_cached_segment_base(seg, ctxt->vcpu);
 629 }
 630
 631 static unsigned long seg_override_base(struct x86_emulate_ctxt *ctxt,
 632                                        struct x86_emulate_ops *ops,
 633                                        struct decode_cache *c)
 634 {
 635         if (!c->has_seg_override)
 636                 return 0;
 637
 638         return seg_base(ctxt, ops, c->seg_override);
 639 }
 640
 641 static unsigned long es_base(struct x86_emulate_ctxt *ctxt,
 642                              struct x86_emulate_ops *ops)
 643 {
 644         return seg_base(ctxt, ops, VCPU_SREG_ES);
 645 }
 646
 647 static unsigned long ss_base(struct x86_emulate_ctxt *ctxt,
 648                              struct x86_emulate_ops *ops)
 649 {
 650         return seg_base(ctxt, ops, VCPU_SREG_SS);
 651 }
 652
 653 static void emulate_exception(struct x86_emulate_ctxt *ctxt, int vec,
 654                                       u32 error, bool valid)
 655 {
 656         ctxt->exception = vec;
 657         ctxt->error_code = error;
 658         ctxt->error_code_valid = valid;
 659         ctxt->restart = false;
 660 }
 661
 662 static void emulate_gp(struct x86_emulate_ctxt *ctxt, int err)
 663 {
 664         emulate_exception(ctxt, GP_VECTOR, err, true);
 665 }
 666
 667 static void emulate_pf(struct x86_emulate_ctxt *ctxt, unsigned long addr,
 668                        int err)
 669 {
 670         ctxt->cr2 = addr;
 671         emulate_exception(ctxt, PF_VECTOR, err, true);
 672 }
 673
 674 static void emulate_ud(struct x86_emulate_ctxt *ctxt)
 675 {
 676         emulate_exception(ctxt, UD_VECTOR, 0, false);
 677 }
 678
 679 static void emulate_ts(struct x86_emulate_ctxt *ctxt, int err)
 680 {
 681         emulate_exception(ctxt, TS_VECTOR, err, true);
 682 }
 683
 684 static int do_fetch_insn_byte(struct x86_emulate_ctxt *ctxt,
 685                               struct x86_emulate_ops *ops,
 686                               unsigned long eip, u8 *dest)
 687 {
 688         struct fetch_cache *fc = &ctxt->decode.fetch;
 689         int rc;
 690         int size, cur_size;
 691
 692         if (eip == fc->end) {
 693                 cur_size = fc->end - fc->start;
 694                 size = min(15UL - cur_size, PAGE_SIZE - offset_in_page(eip));
 695                 rc = ops->fetch(ctxt->cs_base + eip, fc->data + cur_size,
 696                                 size, ctxt->vcpu, NULL);
 697                 if (rc != X86EMUL_CONTINUE)
 698                         return rc;
 699                 fc->end += size;
 700         }
 701         *dest = fc->data[eip - fc->start];
 702         return X86EMUL_CONTINUE;
 703 }
 704
 705 static int do_insn_fetch(struct x86_emulate_ctxt *ctxt,
 706                          struct x86_emulate_ops *ops,
 707                          unsigned long eip, void *dest, unsigned size)
 708 {
 709         int rc;
 710
 711         /* x86 instructions are limited to 15 bytes. */
 712         if (eip + size - ctxt->eip > 15)
 713                 return X86EMUL_UNHANDLEABLE;
 714         while (size--) {
 715                 rc = do_fetch_insn_byte(ctxt, ops, eip++, dest++);
 716                 if (rc != X86EMUL_CONTINUE)
 717                         return rc;
 718         }
 719         return X86EMUL_CONTINUE;
 720 }
 721
 722 /*
 723  * Given the 'reg' portion of a ModRM byte, and a register block, return a
 724  * pointer into the block that addresses the relevant register.
 725  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
 726  */
 727 static void *decode_register(u8 modrm_reg, unsigned long *regs,
 728                              int highbyte_regs)
 729 {
 730         void *p;
 731
 732         p = &regs[modrm_reg];
 733         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
 734                 p = (unsigned char *)&regs[modrm_reg & 3] + 1;
 735         return p;
 736 }
 737
 738 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
 739                            struct x86_emulate_ops *ops,
 740                            void *ptr,
 741                            u16 *size, unsigned long *address, int op_bytes)
 742 {
 743         int rc;
 744
 745         if (op_bytes == 2)
 746                 op_bytes = 3;
 747         *address = 0;
 748         rc = ops->read_std((unsigned long)ptr, (unsigned long *)size, 2,
 749                            ctxt->vcpu, NULL);
 750         if (rc != X86EMUL_CONTINUE)
 751                 return rc;
 752         rc = ops->read_std((unsigned long)ptr + 2, address, op_bytes,
 753                            ctxt->vcpu, NULL);
 754         return rc;
 755 }
 756
 757 static int test_cc(unsigned int condition, unsigned int flags)
 758 {
 759         int rc = 0;
 760
 761         switch ((condition & 15) >> 1) {
 762         case 0: /* o */
 763                 rc |= (flags & EFLG_OF);
 764                 break;
 765         case 1: /* b/c/nae */
 766                 rc |= (flags & EFLG_CF);
 767                 break;
 768         case 2: /* z/e */
 769                 rc |= (flags & EFLG_ZF);
 770                 break;
 771         case 3: /* be/na */
 772                 rc |= (flags & (EFLG_CF|EFLG_ZF));
 773                 break;
 774         case 4: /* s */
 775                 rc |= (flags & EFLG_SF);
 776                 break;
 777         case 5: /* p/pe */
 778                 rc |= (flags & EFLG_PF);
 779                 break;
 780         case 7: /* le/ng */
 781                 rc |= (flags & EFLG_ZF);
 782                 /* fall through */
 783         case 6: /* l/nge */
 784                 rc |= (!(flags & EFLG_SF) != !(flags & EFLG_OF));
 785                 break;
 786         }
 787
 788         /* Odd condition identifiers (lsb == 1) have inverted sense. */
 789         return (!!rc ^ (condition & 1));
 790 }
 791
 792 static void decode_register_operand(struct operand *op,
 793                                     struct decode_cache *c,
 794                                     int inhibit_bytereg)
 795 {
 796         unsigned reg = c->modrm_reg;
 797         int highbyte_regs = c->rex_prefix == 0;
 798
 799         if (!(c->d & ModRM))
 800                 reg = (c->b & 7) | ((c->rex_prefix & 1) << 3);
 801         op->type = OP_REG;
 802         if ((c->d & ByteOp) && !inhibit_bytereg) {
 803                 op->ptr = decode_register(reg, c->regs, highbyte_regs);
 804                 op->val = *(u8 *)op->ptr;
 805                 op->bytes = 1;
 806         } else {
 807                 op->ptr = decode_register(reg, c->regs, 0);
 808                 op->bytes = c->op_bytes;
 809                 switch (op->bytes) {
 810                 case 2:
 811                         op->val = *(u16 *)op->ptr;
 812                         break;
 813                 case 4:
 814                         op->val = *(u32 *)op->ptr;
 815                         break;
 816                 case 8:
 817                         op->val = *(u64 *) op->ptr;
 818                         break;
 819                 }
 820         }
 821         op->orig_val = op->val;
 822 }
 823
 824 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
 825                         struct x86_emulate_ops *ops)
 826 {
 827         struct decode_cache *c = &ctxt->decode;
 828         u8 sib;
 829         int index_reg = 0, base_reg = 0, scale;
 830         int rc = X86EMUL_CONTINUE;
 831
 832         if (c->rex_prefix) {
 833                 c->modrm_reg = (c->rex_prefix & 4) << 1;        /* REX.R */
 834                 index_reg = (c->rex_prefix & 2) << 2; /* REX.X */
 835                 c->modrm_rm = base_reg = (c->rex_prefix & 1) << 3; /* REG.B */
 836         }
 837
 838         c->modrm = insn_fetch(u8, 1, c->eip);
 839         c->modrm_mod |= (c->modrm & 0xc0) >> 6;
 840         c->modrm_reg |= (c->modrm & 0x38) >> 3;
 841         c->modrm_rm |= (c->modrm & 0x07);
 842         c->modrm_ea = 0;
 843         c->use_modrm_ea = 1;
 844
 845         if (c->modrm_mod == 3) {
 846                 c->modrm_ptr = decode_register(c->modrm_rm,
 847                                                c->regs, c->d & ByteOp);
 848                 c->modrm_val = *(unsigned long *)c->modrm_ptr;
 849                 return rc;
 850         }
 851
 852         if (c->ad_bytes == 2) {
 853                 unsigned bx = c->regs[VCPU_REGS_RBX];
 854                 unsigned bp = c->regs[VCPU_REGS_RBP];
 855                 unsigned si = c->regs[VCPU_REGS_RSI];
 856                 unsigned di = c->regs[VCPU_REGS_RDI];
 857
 858                 /* 16-bit ModR/M decode. */
 859                 switch (c->modrm_mod) {
 860                 case 0:
 861                         if (c->modrm_rm == 6)
 862                                 c->modrm_ea += insn_fetch(u16, 2, c->eip);
 863                         break;
 864                 case 1:
 865                         c->modrm_ea += insn_fetch(s8, 1, c->eip);
 866                         break;
 867                 case 2:
 868                         c->modrm_ea += insn_fetch(u16, 2, c->eip);
 869                         break;
 870                 }
 871                 switch (c->modrm_rm) {
 872                 case 0:
 873                         c->modrm_ea += bx + si;
 874                         break;
 875                 case 1:
 876                         c->modrm_ea += bx + di;
 877                         break;
 878                 case 2:
 879                         c->modrm_ea += bp + si;
 880                         break;
 881                 case 3:
 882                         c->modrm_ea += bp + di;
 883                         break;
 884                 case 4:
 885                         c->modrm_ea += si;
 886                         break;
 887                 case 5:
 888                         c->modrm_ea += di;
 889                         break;
 890                 case 6:
 891                         if (c->modrm_mod != 0)
 892                                 c->modrm_ea += bp;
 893                         break;
 894                 case 7:
 895                         c->modrm_ea += bx;
 896                         break;
 897                 }
 898                 if (c->modrm_rm == 2 || c->modrm_rm == 3 ||
 899                     (c->modrm_rm == 6 && c->modrm_mod != 0))
 900                         if (!c->has_seg_override)
 901                                 set_seg_override(c, VCPU_SREG_SS);
 902                 c->modrm_ea = (u16)c->modrm_ea;
 903         } else {
 904                 /* 32/64-bit ModR/M decode. */
 905                 if ((c->modrm_rm & 7) == 4) {
 906                         sib = insn_fetch(u8, 1, c->eip);
 907                         index_reg |= (sib >> 3) & 7;
 908                         base_reg |= sib & 7;
 909                         scale = sib >> 6;
 910
 911                         if ((base_reg & 7) == 5 && c->modrm_mod == 0)
 912                                 c->modrm_ea += insn_fetch(s32, 4, c->eip);
 913                         else
 914                                 c->modrm_ea += c->regs[base_reg];
 915                         if (index_reg != 4)
 916                                 c->modrm_ea += c->regs[index_reg] << scale;
 917                 } else if ((c->modrm_rm & 7) == 5 && c->modrm_mod == 0) {
 918                         if (ctxt->mode == X86EMUL_MODE_PROT64)
 919                                 c->rip_relative = 1;
 920                 } else
 921                         c->modrm_ea += c->regs[c->modrm_rm];
 922                 switch (c->modrm_mod) {
 923                 case 0:
 924                         if (c->modrm_rm == 5)
 925                                 c->modrm_ea += insn_fetch(s32, 4, c->eip);
 926                         break;
 927                 case 1:
 928                         c->modrm_ea += insn_fetch(s8, 1, c->eip);
 929                         break;
 930                 case 2:
 931                         c->modrm_ea += insn_fetch(s32, 4, c->eip);
 932                         break;
 933                 }
 934         }
 935 done:
 936         return rc;
 937 }
 938
 939 static int decode_abs(struct x86_emulate_ctxt *ctxt,
 940                       struct x86_emulate_ops *ops)
 941 {
 942         struct decode_cache *c = &ctxt->decode;
 943         int rc = X86EMUL_CONTINUE;
 944
 945         switch (c->ad_bytes) {
 946         case 2:
 947                 c->modrm_ea = insn_fetch(u16, 2, c->eip);
 948                 break;
 949         case 4:
 950                 c->modrm_ea = insn_fetch(u32, 4, c->eip);
 951                 break;
 952         case 8:
 953                 c->modrm_ea = insn_fetch(u64, 8, c->eip);
 954                 break;
 955         }
 956 done:
 957         return rc;
 958 }
 959
 960 int
 961 x86_decode_insn(struct x86_emulate_ctxt *ctxt, struct x86_emulate_ops *ops)
 962 {
 963         struct decode_cache *c = &ctxt->decode;
 964         int rc = X86EMUL_CONTINUE;
 965         int mode = ctxt->mode;
 966         int def_op_bytes, def_ad_bytes, group;
 967
 968
 969         /* we cannot decode insn before we complete previous rep insn */
 970         WARN_ON(ctxt->restart);
 971
 972         c->eip = ctxt->eip;
 973         c->fetch.start = c->fetch.end = c->eip;
 974         ctxt->cs_base = seg_base(ctxt, ops, VCPU_SREG_CS);
 975
 976         switch (mode) {
 977         case X86EMUL_MODE_REAL:
 978         case X86EMUL_MODE_VM86:
 979         case X86EMUL_MODE_PROT16:
 980                 def_op_bytes = def_ad_bytes = 2;
 981                 break;
 982         case X86EMUL_MODE_PROT32:
 983                 def_op_bytes = def_ad_bytes = 4;
 984                 break;
 985 #ifdef CONFIG_X86_64
 986         case X86EMUL_MODE_PROT64:
 987                 def_op_bytes = 4;
 988                 def_ad_bytes = 8;
 989                 break;
 990 #endif
 991         default:
 992                 return -1;
 993         }
 994
 995         c->op_bytes = def_op_bytes;
 996         c->ad_bytes = def_ad_bytes;
 997
 998         /* Legacy prefixes. */
 999         for (;;) {
1000                 switch (c->b = insn_fetch(u8, 1, c->eip)) {
1001                 case 0x66:      /* operand-size override */
1002                         /* switch between 2/4 bytes */
1003                         c->op_bytes = def_op_bytes ^ 6;
1004                         break;
1005                 case 0x67:      /* address-size override */
1006                         if (mode == X86EMUL_MODE_PROT64)
1007                                 /* switch between 4/8 bytes */
1008                                 c->ad_bytes = def_ad_bytes ^ 12;
1009                         else
1010                                 /* switch between 2/4 bytes */
1011                                 c->ad_bytes = def_ad_bytes ^ 6;
1012                         break;
1013                 case 0x26:      /* ES override */
1014                 case 0x2e:      /* CS override */
1015                 case 0x36:      /* SS override */
1016                 case 0x3e:      /* DS override */
1017                         set_seg_override(c, (c->b >> 3) & 3);
1018                         break;
1019                 case 0x64:      /* FS override */
1020                 case 0x65:      /* GS override */
1021                         set_seg_override(c, c->b & 7);
1022                         break;
1023                 case 0x40 ... 0x4f: /* REX */
1024                         if (mode != X86EMUL_MODE_PROT64)
1025                                 goto done_prefixes;
1026                         c->rex_prefix = c->b;
1027                         continue;
1028                 case 0xf0:      /* LOCK */
1029                         c->lock_prefix = 1;
1030                         break;
1031                 case 0xf2:      /* REPNE/REPNZ */
1032                         c->rep_prefix = REPNE_PREFIX;
1033                         break;
1034                 case 0xf3:      /* REP/REPE/REPZ */
1035                         c->rep_prefix = REPE_PREFIX;
1036                         break;
1037                 default:
1038                         goto done_prefixes;
1039                 }
1040
1041                 /* Any legacy prefix after a REX prefix nullifies its effect. */
1042
1043                 c->rex_prefix = 0;
1044         }
1045
1046 done_prefixes:
1047
1048         /* REX prefix. */
1049         if (c->rex_prefix)
1050                 if (c->rex_prefix & 8)
1051                         c->op_bytes = 8;        /* REX.W */
1052
1053         /* Opcode byte(s). */
1054         c->d = opcode_table[c->b];
1055         if (c->d == 0) {
1056                 /* Two-byte opcode? */
1057                 if (c->b == 0x0f) {
1058                         c->twobyte = 1;
1059                         c->b = insn_fetch(u8, 1, c->eip);
1060                         c->d = twobyte_table[c->b];
1061                 }
1062         }
1063
1064         if (c->d & Group) {
1065                 group = c->d & GroupMask;
1066                 c->modrm = insn_fetch(u8, 1, c->eip);
1067                 --c->eip;
1068
1069                 group = (group << 3) + ((c->modrm >> 3) & 7);
1070                 if ((c->d & GroupDual) && (c->modrm >> 6) == 3)
1071                         c->d = group2_table[group];
1072                 else
1073                         c->d = group_table[group];
1074         }
1075
1076         /* Unrecognised? */
1077         if (c->d == 0) {
1078                 DPRINTF("Cannot emulate %02x\n", c->b);
1079                 return -1;
1080         }
1081
1082         if (mode == X86EMUL_MODE_PROT64 && (c->d & Stack))
1083                 c->op_bytes = 8;
1084
1085         /* ModRM and SIB bytes. */
1086         if (c->d & ModRM)
1087                 rc = decode_modrm(ctxt, ops);
1088         else if (c->d & MemAbs)
1089                 rc = decode_abs(ctxt, ops);
1090         if (rc != X86EMUL_CONTINUE)
1091                 goto done;
1092
1093         if (!c->has_seg_override)
1094                 set_seg_override(c, VCPU_SREG_DS);
1095
1096         if (!(!c->twobyte && c->b == 0x8d))
1097                 c->modrm_ea += seg_override_base(ctxt, ops, c);
1098
1099         if (c->ad_bytes != 8)
1100                 c->modrm_ea = (u32)c->modrm_ea;
1101
1102         if (c->rip_relative)
1103                 c->modrm_ea += c->eip;
1104
1105         /*
1106          * Decode and fetch the source operand: register, memory
1107          * or immediate.
1108          */
1109         switch (c->d & SrcMask) {
1110         case SrcNone:
1111                 break;
1112         case SrcReg:
1113                 decode_register_operand(&c->src, c, 0);
1114                 break;
1115         case SrcMem16:
1116                 c->src.bytes = 2;
1117                 goto srcmem_common;
1118         case SrcMem32:
1119                 c->src.bytes = 4;
1120                 goto srcmem_common;
1121         case SrcMem:
1122                 c->src.bytes = (c->d & ByteOp) ? 1 :
1123                                                            c->op_bytes;
1124                 /* Don't fetch the address for invlpg: it could be unmapped. */
1125                 if (c->twobyte && c->b == 0x01 && c->modrm_reg == 7)
1126                         break;
1127         srcmem_common:
1128                 /*
1129                  * For instructions with a ModR/M byte, switch to register
1130                  * access if Mod = 3.
1131                  */
1132                 if ((c->d & ModRM) && c->modrm_mod == 3) {
1133                         c->src.type = OP_REG;
1134                         c->src.val = c->modrm_val;
1135                         c->src.ptr = c->modrm_ptr;
1136                         break;
1137                 }
1138                 c->src.type = OP_MEM;
1139                 c->src.ptr = (unsigned long *)c->modrm_ea;
1140                 c->src.val = 0;
1141                 break;
1142         case SrcImm:
1143         case SrcImmU:
1144                 c->src.type = OP_IMM;
1145                 c->src.ptr = (unsigned long *)c->eip;
1146                 c->src.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
1147                 if (c->src.bytes == 8)
1148                         c->src.bytes = 4;
1149                 /* NB. Immediates are sign-extended as necessary. */
1150                 switch (c->src.bytes) {
1151                 case 1:
1152                         c->src.val = insn_fetch(s8, 1, c->eip);
1153                         break;
1154                 case 2:
1155                         c->src.val = insn_fetch(s16, 2, c->eip);
1156                         break;
1157                 case 4:
1158                         c->src.val = insn_fetch(s32, 4, c->eip);
1159                         break;
1160                 }
1161                 if ((c->d & SrcMask) == SrcImmU) {
1162                         switch (c->src.bytes) {
1163                         case 1:
1164                                 c->src.val &= 0xff;
1165                                 break;
1166                         case 2:
1167                                 c->src.val &= 0xffff;
1168                                 break;
1169                         case 4:
1170                                 c->src.val &= 0xffffffff;
1171                                 break;
1172                         }
1173                 }
1174                 break;
1175         case SrcImmByte:
1176         case SrcImmUByte:
1177                 c->src.type = OP_IMM;
1178                 c->src.ptr = (unsigned long *)c->eip;
1179                 c->src.bytes = 1;
1180                 if ((c->d & SrcMask) == SrcImmByte)
1181                         c->src.val = insn_fetch(s8, 1, c->eip);
1182                 else
1183                         c->src.val = insn_fetch(u8, 1, c->eip);
1184                 break;
1185         case SrcAcc:
1186                 c->src.type = OP_REG;
1187                 c->src.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
1188                 c->src.ptr = &c->regs[VCPU_REGS_RAX];
1189                 switch (c->src.bytes) {
1190                         case 1:
1191                                 c->src.val = *(u8 *)c->src.ptr;
1192                                 break;
1193                         case 2:
1194                                 c->src.val = *(u16 *)c->src.ptr;
1195                                 break;
1196                         case 4:
1197                                 c->src.val = *(u32 *)c->src.ptr;
1198                                 break;
1199                         case 8:
1200                                 c->src.val = *(u64 *)c->src.ptr;
1201                                 break;
1202                 }
1203                 break;
1204         case SrcOne:
1205                 c->src.bytes = 1;
1206                 c->src.val = 1;
1207                 break;
1208         case SrcSI:
1209                 c->src.type = OP_MEM;
1210                 c->src.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
1211                 c->src.ptr = (unsigned long *)
1212                         register_address(c,  seg_override_base(ctxt, ops, c),
1213                                          c->regs[VCPU_REGS_RSI]);
1214                 c->src.val = 0;
1215                 break;
1216         case SrcImmFAddr:
1217                 c->src.type = OP_IMM;
1218                 c->src.ptr = (unsigned long *)c->eip;
1219                 c->src.bytes = c->op_bytes + 2;
1220                 insn_fetch_arr(c->src.valptr, c->src.bytes, c->eip);
1221                 break;
1222         case SrcMemFAddr:
1223                 c->src.type = OP_MEM;
1224                 c->src.ptr = (unsigned long *)c->modrm_ea;
1225                 c->src.bytes = c->op_bytes + 2;
1226                 break;
1227         }
1228
1229         /*
1230          * Decode and fetch the second source operand: register, memory
1231          * or immediate.
1232          */
1233         switch (c->d & Src2Mask) {
1234         case Src2None:
1235                 break;
1236         case Src2CL:
1237                 c->src2.bytes = 1;
1238                 c->src2.val = c->regs[VCPU_REGS_RCX] & 0x8;
1239                 break;
1240         case Src2ImmByte:
1241                 c->src2.type = OP_IMM;
1242                 c->src2.ptr = (unsigned long *)c->eip;
1243                 c->src2.bytes = 1;
1244                 c->src2.val = insn_fetch(u8, 1, c->eip);
1245                 break;
1246         case Src2One:
1247                 c->src2.bytes = 1;
1248                 c->src2.val = 1;
1249                 break;
1250         }
1251
1252         /* Decode and fetch the destination operand: register or memory. */
1253         switch (c->d & DstMask) {
1254         case ImplicitOps:
1255                 /* Special instructions do their own operand decoding. */
1256                 return 0;
1257         case DstReg:
1258                 decode_register_operand(&c->dst, c,
1259                          c->twobyte && (c->b == 0xb6 || c->b == 0xb7));
1260                 break;
1261         case DstMem:
1262         case DstMem64:
1263                 if ((c->d & ModRM) && c->modrm_mod == 3) {
1264                         c->dst.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
1265                         c->dst.type = OP_REG;
1266                         c->dst.val = c->dst.orig_val = c->modrm_val;
1267                         c->dst.ptr = c->modrm_ptr;
1268                         break;
1269                 }
1270                 c->dst.type = OP_MEM;
1271                 c->dst.ptr = (unsigned long *)c->modrm_ea;
1272                 if ((c->d & DstMask) == DstMem64)
1273                         c->dst.bytes = 8;
1274                 else
1275                         c->dst.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
1276                 c->dst.val = 0;
1277                 if (c->d & BitOp) {
1278                         unsigned long mask = ~(c->dst.bytes * 8 - 1);
1279
1280                         c->dst.ptr = (void *)c->dst.ptr +
1281                                                    (c->src.val & mask) / 8;
1282                 }
1283                 break;
1284         case DstAcc:
1285                 c->dst.type = OP_REG;
1286                 c->dst.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
1287                 c->dst.ptr = &c->regs[VCPU_REGS_RAX];
1288                 switch (c->dst.bytes) {
1289                         case 1:
1290                                 c->dst.val = *(u8 *)c->dst.ptr;
1291                                 break;
1292                         case 2:
1293                                 c->dst.val = *(u16 *)c->dst.ptr;
1294                                 break;
1295                         case 4:
1296                                 c->dst.val = *(u32 *)c->dst.ptr;
1297                                 break;
1298                         case 8:
1299                                 c->dst.val = *(u64 *)c->dst.ptr;
1300                                 break;
1301                 }
1302                 c->dst.orig_val = c->dst.val;
1303                 break;
1304         case DstDI:
1305                 c->dst.type = OP_MEM;
1306                 c->dst.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
1307                 c->dst.ptr = (unsigned long *)
1308                         register_address(c, es_base(ctxt, ops),
1309                                          c->regs[VCPU_REGS_RDI]);
1310                 c->dst.val = 0;
1311                 break;
1312         }
1313
1314 done:
1315         return (rc == X86EMUL_UNHANDLEABLE) ? -1 : 0;
1316 }
1317
1318 static int read_emulated(struct x86_emulate_ctxt *ctxt,
1319                          struct x86_emulate_ops *ops,
1320                          unsigned long addr, void *dest, unsigned size)
1321 {
1322         int rc;
1323         struct read_cache *mc = &ctxt->decode.mem_read;
1324         u32 err;
1325
1326         while (size) {
1327                 int n = min(size, 8u);
1328                 size -= n;
1329                 if (mc->pos < mc->end)
1330                         goto read_cached;
1331
1332                 rc = ops->read_emulated(addr, mc->data + mc->end, n, &err,
1333                                         ctxt->vcpu);
1334                 if (rc == X86EMUL_PROPAGATE_FAULT)
1335                         emulate_pf(ctxt, addr, err);
1336                 if (rc != X86EMUL_CONTINUE)
1337                         return rc;
1338                 mc->end += n;
1339
1340         read_cached:
1341                 memcpy(dest, mc->data + mc->pos, n);
1342                 mc->pos += n;
1343                 dest += n;
1344                 addr += n;
1345         }
1346         return X86EMUL_CONTINUE;
1347 }
1348
1349 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
1350                            struct x86_emulate_ops *ops,
1351                            unsigned int size, unsigned short port,
1352                            void *dest)
1353 {
1354         struct read_cache *rc = &ctxt->decode.io_read;
1355
1356         if (rc->pos == rc->end) { /* refill pio read ahead */
1357                 struct decode_cache *c = &ctxt->decode;
1358                 unsigned int in_page, n;
1359                 unsigned int count = c->rep_prefix ?
1360                         address_mask(c, c->regs[VCPU_REGS_RCX]) : 1;
1361                 in_page = (ctxt->eflags & EFLG_DF) ?
1362                         offset_in_page(c->regs[VCPU_REGS_RDI]) :
1363                         PAGE_SIZE - offset_in_page(c->regs[VCPU_REGS_RDI]);
1364                 n = min(min(in_page, (unsigned int)sizeof(rc->data)) / size,
1365                         count);
1366                 if (n == 0)
1367                         n = 1;
1368                 rc->pos = rc->end = 0;
1369                 if (!ops->pio_in_emulated(size, port, rc->data, n, ctxt->vcpu))
1370                         return 0;
1371                 rc->end = n * size;
1372         }
1373
1374         memcpy(dest, rc->data + rc->pos, size);
1375         rc->pos += size;
1376         return 1;
1377 }
1378
1379 static u32 desc_limit_scaled(struct desc_struct *desc)
1380 {
1381         u32 limit = get_desc_limit(desc);
1382
1383         return desc->g ? (limit << 12) | 0xfff : limit;
1384 }
1385
1386 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
1387                                      struct x86_emulate_ops *ops,
1388                                      u16 selector, struct desc_ptr *dt)
1389 {
1390         if (selector & 1 << 2) {
1391                 struct desc_struct desc;
1392                 memset (dt, 0, sizeof *dt);
1393                 if (!ops->get_cached_descriptor(&desc, VCPU_SREG_LDTR, ctxt->vcpu))
1394                         return;
1395
1396                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
1397                 dt->address = get_desc_base(&desc);
1398         } else
1399                 ops->get_gdt(dt, ctxt->vcpu);
1400 }
1401
1402 /* allowed just for 8 bytes segments */
1403 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1404                                    struct x86_emulate_ops *ops,
1405                                    u16 selector, struct desc_struct *desc)
1406 {
1407         struct desc_ptr dt;
1408         u16 index = selector >> 3;
1409         int ret;
1410         u32 err;
1411         ulong addr;
1412
1413         get_descriptor_table_ptr(ctxt, ops, selector, &dt);
1414
1415         if (dt.size < index * 8 + 7) {
1416                 emulate_gp(ctxt, selector & 0xfffc);
1417                 return X86EMUL_PROPAGATE_FAULT;
1418         }
1419         addr = dt.address + index * 8;
1420         ret = ops->read_std(addr, desc, sizeof *desc, ctxt->vcpu,  &err);
1421         if (ret == X86EMUL_PROPAGATE_FAULT)
1422                 emulate_pf(ctxt, addr, err);
1423
1424        return ret;
1425 }
1426
1427 /* allowed just for 8 bytes segments */
1428 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1429                                     struct x86_emulate_ops *ops,
1430                                     u16 selector, struct desc_struct *desc)
1431 {
1432         struct desc_ptr dt;
1433         u16 index = selector >> 3;
1434         u32 err;
1435         ulong addr;
1436         int ret;
1437
1438         get_descriptor_table_ptr(ctxt, ops, selector, &dt);
1439
1440         if (dt.size < index * 8 + 7) {
1441                 emulate_gp(ctxt, selector & 0xfffc);
1442                 return X86EMUL_PROPAGATE_FAULT;
1443         }
1444
1445         addr = dt.address + index * 8;
1446         ret = ops->write_std(addr, desc, sizeof *desc, ctxt->vcpu, &err);
1447         if (ret == X86EMUL_PROPAGATE_FAULT)
1448                 emulate_pf(ctxt, addr, err);
1449
1450         return ret;
1451 }
1452
1453 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1454                                    struct x86_emulate_ops *ops,
1455                                    u16 selector, int seg)
1456 {
1457         struct desc_struct seg_desc;
1458         u8 dpl, rpl, cpl;
1459         unsigned err_vec = GP_VECTOR;
1460         u32 err_code = 0;
1461         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
1462         int ret;
1463
1464         memset(&seg_desc, 0, sizeof seg_desc);
1465
1466         if ((seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86)
1467             || ctxt->mode == X86EMUL_MODE_REAL) {
1468                 /* set real mode segment descriptor */
1469                 set_desc_base(&seg_desc, selector << 4);
1470                 set_desc_limit(&seg_desc, 0xffff);
1471                 seg_desc.type = 3;
1472                 seg_desc.p = 1;
1473                 seg_desc.s = 1;
1474                 goto load;
1475         }
1476
1477         /* NULL selector is not valid for TR, CS and SS */
1478         if ((seg == VCPU_SREG_CS || seg == VCPU_SREG_SS || seg == VCPU_SREG_TR)
1479             && null_selector)
1480                 goto exception;
1481
1482         /* TR should be in GDT only */
1483         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
1484                 goto exception;
1485
1486         if (null_selector) /* for NULL selector skip all following checks */
1487                 goto load;
1488
1489         ret = read_segment_descriptor(ctxt, ops, selector, &seg_desc);
1490         if (ret != X86EMUL_CONTINUE)
1491                 return ret;
1492
1493         err_code = selector & 0xfffc;
1494         err_vec = GP_VECTOR;
1495
1496         /* can't load system descriptor into segment selecor */
1497         if (seg <= VCPU_SREG_GS && !seg_desc.s)
1498                 goto exception;
1499
1500         if (!seg_desc.p) {
1501                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
1502                 goto exception;
1503         }
1504
1505         rpl = selector & 3;
1506         dpl = seg_desc.dpl;
1507         cpl = ops->cpl(ctxt->vcpu);
1508
1509         switch (seg) {
1510         case VCPU_SREG_SS:
1511                 /*
1512                  * segment is not a writable data segment or segment
1513                  * selector's RPL != CPL or segment selector's RPL != CPL
1514                  */
1515                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
1516                         goto exception;
1517                 break;
1518         case VCPU_SREG_CS:
1519                 if (!(seg_desc.type & 8))
1520                         goto exception;
1521
1522                 if (seg_desc.type & 4) {
1523                         /* conforming */
1524                         if (dpl > cpl)
1525                                 goto exception;
1526                 } else {
1527                         /* nonconforming */
1528                         if (rpl > cpl || dpl != cpl)
1529                                 goto exception;
1530                 }
1531                 /* CS(RPL) <- CPL */
1532                 selector = (selector & 0xfffc) | cpl;
1533                 break;
1534         case VCPU_SREG_TR:
1535                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
1536                         goto exception;
1537                 break;
1538         case VCPU_SREG_LDTR:
1539                 if (seg_desc.s || seg_desc.type != 2)
1540                         goto exception;
1541                 break;
1542         default: /*  DS, ES, FS, or GS */
1543                 /*
1544                  * segment is not a data or readable code segment or
1545                  * ((segment is a data or nonconforming code segment)
1546                  * and (both RPL and CPL > DPL))
1547                  */
1548                 if ((seg_desc.type & 0xa) == 0x8 ||
1549                     (((seg_desc.type & 0xc) != 0xc) &&
1550                      (rpl > dpl && cpl > dpl)))
1551                         goto exception;
1552                 break;
1553         }
1554
1555         if (seg_desc.s) {
1556                 /* mark segment as accessed */
1557                 seg_desc.type |= 1;
1558                 ret = write_segment_descriptor(ctxt, ops, selector, &seg_desc);
1559                 if (ret != X86EMUL_CONTINUE)
1560                         return ret;
1561         }
1562 load:
1563         ops->set_segment_selector(selector, seg, ctxt->vcpu);
1564         ops->set_cached_descriptor(&seg_desc, seg, ctxt->vcpu);
1565         return X86EMUL_CONTINUE;
1566 exception:
1567         emulate_exception(ctxt, err_vec, err_code, true);
1568         return X86EMUL_PROPAGATE_FAULT;
1569 }
1570
1571 static inline int writeback(struct x86_emulate_ctxt *ctxt,
1572                             struct x86_emulate_ops *ops)
1573 {
1574         int rc;
1575         struct decode_cache *c = &ctxt->decode;
1576         u32 err;
1577
1578         switch (c->dst.type) {
1579         case OP_REG:
1580                 /* The 4-byte case *is* correct:
1581                  * in 64-bit mode we zero-extend.
1582                  */
1583                 switch (c->dst.bytes) {
1584                 case 1:
1585                         *(u8 *)c->dst.ptr = (u8)c->dst.val;
1586                         break;
1587                 case 2:
1588                         *(u16 *)c->dst.ptr = (u16)c->dst.val;
1589                         break;
1590                 case 4:
1591                         *c->dst.ptr = (u32)c->dst.val;
1592                         break;  /* 64b: zero-ext */
1593                 case 8:
1594                         *c->dst.ptr = c->dst.val;
1595                         break;
1596                 }
1597                 break;
1598         case OP_MEM:
1599                 if (c->lock_prefix)
1600                         rc = ops->cmpxchg_emulated(
1601                                         (unsigned long)c->dst.ptr,
1602                                         &c->dst.orig_val,
1603                                         &c->dst.val,
1604                                         c->dst.bytes,
1605                                         &err,
1606                                         ctxt->vcpu);
1607                 else
1608                         rc = ops->write_emulated(
1609                                         (unsigned long)c->dst.ptr,
1610                                         &c->dst.val,
1611                                         c->dst.bytes,
1612                                         &err,
1613                                         ctxt->vcpu);
1614                 if (rc == X86EMUL_PROPAGATE_FAULT)
1615                         emulate_pf(ctxt,
1616                                               (unsigned long)c->dst.ptr, err);
1617                 if (rc != X86EMUL_CONTINUE)
1618                         return rc;
1619                 break;
1620         case OP_NONE:
1621                 /* no writeback */
1622                 break;
1623         default:
1624                 break;
1625         }
1626         return X86EMUL_CONTINUE;
1627 }
1628
1629 static inline void emulate_push(struct x86_emulate_ctxt *ctxt,
1630                                 struct x86_emulate_ops *ops)
1631 {
1632         struct decode_cache *c = &ctxt->decode;
1633
1634         c->dst.type  = OP_MEM;
1635         c->dst.bytes = c->op_bytes;
1636         c->dst.val = c->src.val;
1637         register_address_increment(c, &c->regs[VCPU_REGS_RSP], -c->op_bytes);
1638         c->dst.ptr = (void *) register_address(c, ss_base(ctxt, ops),
1639                                                c->regs[VCPU_REGS_RSP]);
1640 }
1641
1642 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1643                        struct x86_emulate_ops *ops,
1644                        void *dest, int len)
1645 {
1646         struct decode_cache *c = &ctxt->decode;
1647         int rc;
1648
1649         rc = read_emulated(ctxt, ops, register_address(c, ss_base(ctxt, ops),
1650                                                        c->regs[VCPU_REGS_RSP]),
1651                            dest, len);
1652         if (rc != X86EMUL_CONTINUE)
1653                 return rc;
1654
1655         register_address_increment(c, &c->regs[VCPU_REGS_RSP], len);
1656         return rc;
1657 }
1658
1659 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1660                        struct x86_emulate_ops *ops,
1661                        void *dest, int len)
1662 {
1663         int rc;
1664         unsigned long val, change_mask;
1665         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
1666         int cpl = ops->cpl(ctxt->vcpu);
1667
1668         rc = emulate_pop(ctxt, ops, &val, len);
1669         if (rc != X86EMUL_CONTINUE)
1670                 return rc;
1671
1672         change_mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_OF
1673                 | EFLG_TF | EFLG_DF | EFLG_NT | EFLG_RF | EFLG_AC | EFLG_ID;
1674
1675         switch(ctxt->mode) {
1676         case X86EMUL_MODE_PROT64:
1677         case X86EMUL_MODE_PROT32:
1678         case X86EMUL_MODE_PROT16:
1679                 if (cpl == 0)
1680                         change_mask |= EFLG_IOPL;
1681                 if (cpl <= iopl)
1682                         change_mask |= EFLG_IF;
1683                 break;
1684         case X86EMUL_MODE_VM86:
1685                 if (iopl < 3) {
1686                         emulate_gp(ctxt, 0);
1687                         return X86EMUL_PROPAGATE_FAULT;
1688                 }
1689                 change_mask |= EFLG_IF;
1690                 break;
1691         default: /* real mode */
1692                 change_mask |= (EFLG_IOPL | EFLG_IF);
1693                 break;
1694         }
1695
1696         *(unsigned long *)dest =
1697                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1698
1699         return rc;
1700 }
1701
1702 static void emulate_push_sreg(struct x86_emulate_ctxt *ctxt,
1703                               struct x86_emulate_ops *ops, int seg)
1704 {
1705         struct decode_cache *c = &ctxt->decode;
1706
1707         c->src.val = ops->get_segment_selector(seg, ctxt->vcpu);
1708
1709         emulate_push(ctxt, ops);
1710 }
1711
1712 static int emulate_pop_sreg(struct x86_emulate_ctxt *ctxt,
1713                              struct x86_emulate_ops *ops, int seg)
1714 {
1715         struct decode_cache *c = &ctxt->decode;
1716         unsigned long selector;
1717         int rc;
1718
1719         rc = emulate_pop(ctxt, ops, &selector, c->op_bytes);
1720         if (rc != X86EMUL_CONTINUE)
1721                 return rc;
1722
1723         rc = load_segment_descriptor(ctxt, ops, (u16)selector, seg);
1724         return rc;
1725 }
1726
1727 static int emulate_pusha(struct x86_emulate_ctxt *ctxt,
1728                           struct x86_emulate_ops *ops)
1729 {
1730         struct decode_cache *c = &ctxt->decode;
1731         unsigned long old_esp = c->regs[VCPU_REGS_RSP];
1732         int rc = X86EMUL_CONTINUE;
1733         int reg = VCPU_REGS_RAX;
1734
1735         while (reg <= VCPU_REGS_RDI) {
1736                 (reg == VCPU_REGS_RSP) ?
1737                 (c->src.val = old_esp) : (c->src.val = c->regs[reg]);
1738
1739                 emulate_push(ctxt, ops);
1740
1741                 rc = writeback(ctxt, ops);
1742                 if (rc != X86EMUL_CONTINUE)
1743                         return rc;
1744
1745                 ++reg;
1746         }
1747
1748         /* Disable writeback. */
1749         c->dst.type = OP_NONE;
1750
1751         return rc;
1752 }
1753
1754 static int emulate_popa(struct x86_emulate_ctxt *ctxt,
1755                         struct x86_emulate_ops *ops)
1756 {
1757         struct decode_cache *c = &ctxt->decode;
1758         int rc = X86EMUL_CONTINUE;
1759         int reg = VCPU_REGS_RDI;
1760
1761         while (reg >= VCPU_REGS_RAX) {
1762                 if (reg == VCPU_REGS_RSP) {
1763                         register_address_increment(c, &c->regs[VCPU_REGS_RSP],
1764                                                         c->op_bytes);
1765                         --reg;
1766                 }
1767
1768                 rc = emulate_pop(ctxt, ops, &c->regs[reg], c->op_bytes);
1769                 if (rc != X86EMUL_CONTINUE)
1770                         break;
1771                 --reg;
1772         }
1773         return rc;
1774 }
1775
1776 static inline int emulate_grp1a(struct x86_emulate_ctxt *ctxt,
1777                                 struct x86_emulate_ops *ops)
1778 {
1779         struct decode_cache *c = &ctxt->decode;
1780
1781         return emulate_pop(ctxt, ops, &c->dst.val, c->dst.bytes);
1782 }
1783
1784 static inline void emulate_grp2(struct x86_emulate_ctxt *ctxt)
1785 {
1786         struct decode_cache *c = &ctxt->decode;
1787         switch (c->modrm_reg) {
1788         case 0: /* rol */
1789                 emulate_2op_SrcB("rol", c->src, c->dst, ctxt->eflags);
1790                 break;
1791         case 1: /* ror */
1792                 emulate_2op_SrcB("ror", c->src, c->dst, ctxt->eflags);
1793                 break;
1794         case 2: /* rcl */
1795                 emulate_2op_SrcB("rcl", c->src, c->dst, ctxt->eflags);
1796                 break;
1797         case 3: /* rcr */
1798                 emulate_2op_SrcB("rcr", c->src, c->dst, ctxt->eflags);
1799                 break;
1800         case 4: /* sal/shl */
1801         case 6: /* sal/shl */
1802                 emulate_2op_SrcB("sal", c->src, c->dst, ctxt->eflags);
1803                 break;
1804         case 5: /* shr */
1805                 emulate_2op_SrcB("shr", c->src, c->dst, ctxt->eflags);
1806                 break;
1807         case 7: /* sar */
1808                 emulate_2op_SrcB("sar", c->src, c->dst, ctxt->eflags);
1809                 break;
1810         }
1811 }
1812
1813 static inline int emulate_grp3(struct x86_emulate_ctxt *ctxt,
1814                                struct x86_emulate_ops *ops)
1815 {
1816         struct decode_cache *c = &ctxt->decode;
1817
1818         switch (c->modrm_reg) {
1819         case 0 ... 1:   /* test */
1820                 emulate_2op_SrcV("test", c->src, c->dst, ctxt->eflags);
1821                 break;
1822         case 2: /* not */
1823                 c->dst.val = ~c->dst.val;
1824                 break;
1825         case 3: /* neg */
1826                 emulate_1op("neg", c->dst, ctxt->eflags);
1827                 break;
1828         default:
1829                 return 0;
1830         }
1831         return 1;
1832 }
1833
1834 static inline int emulate_grp45(struct x86_emulate_ctxt *ctxt,
1835                                struct x86_emulate_ops *ops)
1836 {
1837         struct decode_cache *c = &ctxt->decode;
1838
1839         switch (c->modrm_reg) {
1840         case 0: /* inc */
1841                 emulate_1op("inc", c->dst, ctxt->eflags);
1842                 break;
1843         case 1: /* dec */
1844                 emulate_1op("dec", c->dst, ctxt->eflags);
1845                 break;
1846         case 2: /* call near abs */ {
1847                 long int old_eip;
1848                 old_eip = c->eip;
1849                 c->eip = c->src.val;
1850                 c->src.val = old_eip;
1851                 emulate_push(ctxt, ops);
1852                 break;
1853         }
1854         case 4: /* jmp abs */
1855                 c->eip = c->src.val;
1856                 break;
1857         case 6: /* push */
1858                 emulate_push(ctxt, ops);
1859                 break;
1860         }
1861         return X86EMUL_CONTINUE;
1862 }
1863
1864 static inline int emulate_grp9(struct x86_emulate_ctxt *ctxt,
1865                                struct x86_emulate_ops *ops)
1866 {
1867         struct decode_cache *c = &ctxt->decode;
1868         u64 old = c->dst.orig_val64;
1869
1870         if (((u32) (old >> 0) != (u32) c->regs[VCPU_REGS_RAX]) ||
1871             ((u32) (old >> 32) != (u32) c->regs[VCPU_REGS_RDX])) {
1872                 c->regs[VCPU_REGS_RAX] = (u32) (old >> 0);
1873                 c->regs[VCPU_REGS_RDX] = (u32) (old >> 32);
1874                 ctxt->eflags &= ~EFLG_ZF;
1875         } else {
1876                 c->dst.val64 = ((u64)c->regs[VCPU_REGS_RCX] << 32) |
1877                         (u32) c->regs[VCPU_REGS_RBX];
1878
1879                 ctxt->eflags |= EFLG_ZF;
1880         }
1881         return X86EMUL_CONTINUE;
1882 }
1883
1884 static int emulate_ret_far(struct x86_emulate_ctxt *ctxt,
1885                            struct x86_emulate_ops *ops)
1886 {
1887         struct decode_cache *c = &ctxt->decode;
1888         int rc;
1889         unsigned long cs;
1890
1891         rc = emulate_pop(ctxt, ops, &c->eip, c->op_bytes);
1892         if (rc != X86EMUL_CONTINUE)
1893                 return rc;
1894         if (c->op_bytes == 4)
1895                 c->eip = (u32)c->eip;
1896         rc = emulate_pop(ctxt, ops, &cs, c->op_bytes);
1897         if (rc != X86EMUL_CONTINUE)
1898                 return rc;
1899         rc = load_segment_descriptor(ctxt, ops, (u16)cs, VCPU_SREG_CS);
1900         return rc;
1901 }
1902
1903 static inline void
1904 setup_syscalls_segments(struct x86_emulate_ctxt *ctxt,
1905                         struct x86_emulate_ops *ops, struct desc_struct *cs,
1906                         struct desc_struct *ss)
1907 {
1908         memset(cs, 0, sizeof(struct desc_struct));
1909         ops->get_cached_descriptor(cs, VCPU_SREG_CS, ctxt->vcpu);
1910         memset(ss, 0, sizeof(struct desc_struct));
1911
1912         cs->l = 0;              /* will be adjusted later */
1913         set_desc_base(cs, 0);   /* flat segment */
1914         cs->g = 1;              /* 4kb granularity */
1915         set_desc_limit(cs, 0xfffff);    /* 4GB limit */
1916         cs->type = 0x0b;        /* Read, Execute, Accessed */
1917         cs->s = 1;
1918         cs->dpl = 0;            /* will be adjusted later */
1919         cs->p = 1;
1920         cs->d = 1;
1921
1922         set_desc_base(ss, 0);   /* flat segment */
1923         set_desc_limit(ss, 0xfffff);    /* 4GB limit */
1924         ss->g = 1;              /* 4kb granularity */
1925         ss->s = 1;
1926         ss->type = 0x03;        /* Read/Write, Accessed */
1927         ss->d = 1;              /* 32bit stack segment */
1928         ss->dpl = 0;
1929         ss->p = 1;
1930 }
1931
1932 static int
1933 emulate_syscall(struct x86_emulate_ctxt *ctxt, struct x86_emulate_ops *ops)
1934 {
1935         struct decode_cache *c = &ctxt->decode;
1936         struct desc_struct cs, ss;
1937         u64 msr_data;
1938         u16 cs_sel, ss_sel;
1939
1940         /* syscall is not available in real mode */
1941         if (ctxt->mode == X86EMUL_MODE_REAL ||
1942             ctxt->mode == X86EMUL_MODE_VM86) {
1943                 emulate_ud(ctxt);
1944                 return X86EMUL_PROPAGATE_FAULT;
1945         }
1946
1947         setup_syscalls_segments(ctxt, ops, &cs, &ss);
1948
1949         ops->get_msr(ctxt->vcpu, MSR_STAR, &msr_data);
1950         msr_data >>= 32;
1951         cs_sel = (u16)(msr_data & 0xfffc);
1952         ss_sel = (u16)(msr_data + 8);
1953
1954         if (is_long_mode(ctxt->vcpu)) {
1955                 cs.d = 0;
1956                 cs.l = 1;
1957         }
1958         ops->set_cached_descriptor(&cs, VCPU_SREG_CS, ctxt->vcpu);
1959         ops->set_segment_selector(cs_sel, VCPU_SREG_CS, ctxt->vcpu);
1960         ops->set_cached_descriptor(&ss, VCPU_SREG_SS, ctxt->vcpu);
1961         ops->set_segment_selector(ss_sel, VCPU_SREG_SS, ctxt->vcpu);
1962
1963         c->regs[VCPU_REGS_RCX] = c->eip;
1964         if (is_long_mode(ctxt->vcpu)) {
1965 #ifdef CONFIG_X86_64
1966                 c->regs[VCPU_REGS_R11] = ctxt->eflags & ~EFLG_RF;
1967
1968                 ops->get_msr(ctxt->vcpu,
1969                              ctxt->mode == X86EMUL_MODE_PROT64 ?
1970                              MSR_LSTAR : MSR_CSTAR, &msr_data);
1971                 c->eip = msr_data;
1972
1973                 ops->get_msr(ctxt->vcpu, MSR_SYSCALL_MASK, &msr_data);
1974                 ctxt->eflags &= ~(msr_data | EFLG_RF);
1975 #endif
1976         } else {
1977                 /* legacy mode */
1978                 ops->get_msr(ctxt->vcpu, MSR_STAR, &msr_data);
1979                 c->eip = (u32)msr_data;
1980
1981                 ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
1982         }
1983
1984         return X86EMUL_CONTINUE;
1985 }
1986
1987 static int
1988 emulate_sysenter(struct x86_emulate_ctxt *ctxt, struct x86_emulate_ops *ops)
1989 {
1990         struct decode_cache *c = &ctxt->decode;
1991         struct desc_struct cs, ss;
1992         u64 msr_data;
1993         u16 cs_sel, ss_sel;
1994
1995         /* inject #GP if in real mode */
1996         if (ctxt->mode == X86EMUL_MODE_REAL) {
1997                 emulate_gp(ctxt, 0);
1998                 return X86EMUL_PROPAGATE_FAULT;
1999         }
2000
2001         /* XXX sysenter/sysexit have not been tested in 64bit mode.
2002         * Therefore, we inject an #UD.
2003         */
2004         if (ctxt->mode == X86EMUL_MODE_PROT64) {
2005                 emulate_ud(ctxt);
2006                 return X86EMUL_PROPAGATE_FAULT;
2007         }
2008
2009         setup_syscalls_segments(ctxt, ops, &cs, &ss);
2010
2011         ops->get_msr(ctxt->vcpu, MSR_IA32_SYSENTER_CS, &msr_data);
2012         switch (ctxt->mode) {
2013         case X86EMUL_MODE_PROT32:
2014                 if ((msr_data & 0xfffc) == 0x0) {
2015                         emulate_gp(ctxt, 0);
2016                         return X86EMUL_PROPAGATE_FAULT;
2017                 }
2018                 break;
2019         case X86EMUL_MODE_PROT64:
2020                 if (msr_data == 0x0) {
2021                         emulate_gp(ctxt, 0);
2022                         return X86EMUL_PROPAGATE_FAULT;
2023                 }
2024                 break;
2025         }
2026
2027         ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
2028         cs_sel = (u16)msr_data;
2029         cs_sel &= ~SELECTOR_RPL_MASK;
2030         ss_sel = cs_sel + 8;
2031         ss_sel &= ~SELECTOR_RPL_MASK;
2032         if (ctxt->mode == X86EMUL_MODE_PROT64
2033                 || is_long_mode(ctxt->vcpu)) {
2034                 cs.d = 0;
2035                 cs.l = 1;
2036         }
2037
2038         ops->set_cached_descriptor(&cs, VCPU_SREG_CS, ctxt->vcpu);
2039         ops->set_segment_selector(cs_sel, VCPU_SREG_CS, ctxt->vcpu);
2040         ops->set_cached_descriptor(&ss, VCPU_SREG_SS, ctxt->vcpu);
2041         ops->set_segment_selector(ss_sel, VCPU_SREG_SS, ctxt->vcpu);
2042
2043         ops->get_msr(ctxt->vcpu, MSR_IA32_SYSENTER_EIP, &msr_data);
2044         c->eip = msr_data;
2045
2046         ops->get_msr(ctxt->vcpu, MSR_IA32_SYSENTER_ESP, &msr_data);
2047         c->regs[VCPU_REGS_RSP] = msr_data;
2048
2049         return X86EMUL_CONTINUE;
2050 }
2051
2052 static int
2053 emulate_sysexit(struct x86_emulate_ctxt *ctxt, struct x86_emulate_ops *ops)
2054 {
2055         struct decode_cache *c = &ctxt->decode;
2056         struct desc_struct cs, ss;
2057         u64 msr_data;
2058         int usermode;
2059         u16 cs_sel, ss_sel;
2060
2061         /* inject #GP if in real mode or Virtual 8086 mode */
2062         if (ctxt->mode == X86EMUL_MODE_REAL ||
2063             ctxt->mode == X86EMUL_MODE_VM86) {
2064                 emulate_gp(ctxt, 0);
2065                 return X86EMUL_PROPAGATE_FAULT;
2066         }
2067
2068         setup_syscalls_segments(ctxt, ops, &cs, &ss);
2069
2070         if ((c->rex_prefix & 0x8) != 0x0)
2071                 usermode = X86EMUL_MODE_PROT64;
2072         else
2073                 usermode = X86EMUL_MODE_PROT32;
2074
2075         cs.dpl = 3;
2076         ss.dpl = 3;
2077         ops->get_msr(ctxt->vcpu, MSR_IA32_SYSENTER_CS, &msr_data);
2078         switch (usermode) {
2079         case X86EMUL_MODE_PROT32:
2080                 cs_sel = (u16)(msr_data + 16);
2081                 if ((msr_data & 0xfffc) == 0x0) {
2082                         emulate_gp(ctxt, 0);
2083                         return X86EMUL_PROPAGATE_FAULT;
2084                 }
2085                 ss_sel = (u16)(msr_data + 24);
2086                 break;
2087         case X86EMUL_MODE_PROT64:
2088                 cs_sel = (u16)(msr_data + 32);
2089                 if (msr_data == 0x0) {
2090                         emulate_gp(ctxt, 0);
2091                         return X86EMUL_PROPAGATE_FAULT;
2092                 }
2093                 ss_sel = cs_sel + 8;
2094                 cs.d = 0;
2095                 cs.l = 1;
2096                 break;
2097         }
2098         cs_sel |= SELECTOR_RPL_MASK;
2099         ss_sel |= SELECTOR_RPL_MASK;
2100
2101         ops->set_cached_descriptor(&cs, VCPU_SREG_CS, ctxt->vcpu);
2102         ops->set_segment_selector(cs_sel, VCPU_SREG_CS, ctxt->vcpu);
2103         ops->set_cached_descriptor(&ss, VCPU_SREG_SS, ctxt->vcpu);
2104         ops->set_segment_selector(ss_sel, VCPU_SREG_SS, ctxt->vcpu);
2105
2106         c->eip = c->regs[VCPU_REGS_RDX];
2107         c->regs[VCPU_REGS_RSP] = c->regs[VCPU_REGS_RCX];
2108
2109         return X86EMUL_CONTINUE;
2110 }
2111
2112 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt,
2113                               struct x86_emulate_ops *ops)
2114 {
2115         int iopl;
2116         if (ctxt->mode == X86EMUL_MODE_REAL)
2117                 return false;
2118         if (ctxt->mode == X86EMUL_MODE_VM86)
2119                 return true;
2120         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
2121         return ops->cpl(ctxt->vcpu) > iopl;
2122 }
2123
2124 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
2125                                             struct x86_emulate_ops *ops,
2126                                             u16 port, u16 len)
2127 {
2128         struct desc_struct tr_seg;
2129         int r;
2130         u16 io_bitmap_ptr;
2131         u8 perm, bit_idx = port & 0x7;
2132         unsigned mask = (1 << len) - 1;
2133
2134         ops->get_cached_descriptor(&tr_seg, VCPU_SREG_TR, ctxt->vcpu);
2135         if (!tr_seg.p)
2136                 return false;
2137         if (desc_limit_scaled(&tr_seg) < 103)
2138                 return false;
2139         r = ops->read_std(get_desc_base(&tr_seg) + 102, &io_bitmap_ptr, 2,
2140                           ctxt->vcpu, NULL);
2141         if (r != X86EMUL_CONTINUE)
2142                 return false;
2143         if (io_bitmap_ptr + port/8 > desc_limit_scaled(&tr_seg))
2144                 return false;
2145         r = ops->read_std(get_desc_base(&tr_seg) + io_bitmap_ptr + port/8,
2146                           &perm, 1, ctxt->vcpu, NULL);
2147         if (r != X86EMUL_CONTINUE)
2148                 return false;
2149         if ((perm >> bit_idx) & mask)
2150                 return false;
2151         return true;
2152 }
2153
2154 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
2155                                  struct x86_emulate_ops *ops,
2156                                  u16 port, u16 len)
2157 {
2158         if (emulator_bad_iopl(ctxt, ops))
2159                 if (!emulator_io_port_access_allowed(ctxt, ops, port, len))
2160                         return false;
2161         return true;
2162 }
2163
2164 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
2165                                 struct x86_emulate_ops *ops,
2166                                 struct tss_segment_16 *tss)
2167 {
2168         struct decode_cache *c = &ctxt->decode;
2169
2170         tss->ip = c->eip;
2171         tss->flag = ctxt->eflags;
2172         tss->ax = c->regs[VCPU_REGS_RAX];
2173         tss->cx = c->regs[VCPU_REGS_RCX];
2174         tss->dx = c->regs[VCPU_REGS_RDX];
2175         tss->bx = c->regs[VCPU_REGS_RBX];
2176         tss->sp = c->regs[VCPU_REGS_RSP];
2177         tss->bp = c->regs[VCPU_REGS_RBP];
2178         tss->si = c->regs[VCPU_REGS_RSI];
2179         tss->di = c->regs[VCPU_REGS_RDI];
2180
2181         tss->es = ops->get_segment_selector(VCPU_SREG_ES, ctxt->vcpu);
2182         tss->cs = ops->get_segment_selector(VCPU_SREG_CS, ctxt->vcpu);
2183         tss->ss = ops->get_segment_selector(VCPU_SREG_SS, ctxt->vcpu);
2184         tss->ds = ops->get_segment_selector(VCPU_SREG_DS, ctxt->vcpu);
2185         tss->ldt = ops->get_segment_selector(VCPU_SREG_LDTR, ctxt->vcpu);
2186 }
2187
2188 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
2189                                  struct x86_emulate_ops *ops,
2190                                  struct tss_segment_16 *tss)
2191 {
2192         struct decode_cache *c = &ctxt->decode;
2193         int ret;
2194
2195         c->eip = tss->ip;
2196         ctxt->eflags = tss->flag | 2;
2197         c->regs[VCPU_REGS_RAX] = tss->ax;
2198         c->regs[VCPU_REGS_RCX] = tss->cx;
2199         c->regs[VCPU_REGS_RDX] = tss->dx;
2200         c->regs[VCPU_REGS_RBX] = tss->bx;
2201         c->regs[VCPU_REGS_RSP] = tss->sp;
2202         c->regs[VCPU_REGS_RBP] = tss->bp;
2203         c->regs[VCPU_REGS_RSI] = tss->si;
2204         c->regs[VCPU_REGS_RDI] = tss->di;
2205
2206         /*
2207          * SDM says that segment selectors are loaded before segment
2208          * descriptors
2209          */
2210         ops->set_segment_selector(tss->ldt, VCPU_SREG_LDTR, ctxt->vcpu);
2211         ops->set_segment_selector(tss->es, VCPU_SREG_ES, ctxt->vcpu);
2212         ops->set_segment_selector(tss->cs, VCPU_SREG_CS, ctxt->vcpu);
2213         ops->set_segment_selector(tss->ss, VCPU_SREG_SS, ctxt->vcpu);
2214         ops->set_segment_selector(tss->ds, VCPU_SREG_DS, ctxt->vcpu);
2215
2216         /*
2217          * Now load segment descriptors. If fault happenes at this stage
2218          * it is handled in a context of new task
2219          */
2220         ret = load_segment_descriptor(ctxt, ops, tss->ldt, VCPU_SREG_LDTR);
2221         if (ret != X86EMUL_CONTINUE)
2222                 return ret;
2223         ret = load_segment_descriptor(ctxt, ops, tss->es, VCPU_SREG_ES);
2224         if (ret != X86EMUL_CONTINUE)
2225                 return ret;
2226         ret = load_segment_descriptor(ctxt, ops, tss->cs, VCPU_SREG_CS);
2227         if (ret != X86EMUL_CONTINUE)
2228                 return ret;
2229         ret = load_segment_descriptor(ctxt, ops, tss->ss, VCPU_SREG_SS);
2230         if (ret != X86EMUL_CONTINUE)
2231                 return ret;
2232         ret = load_segment_descriptor(ctxt, ops, tss->ds, VCPU_SREG_DS);
2233         if (ret != X86EMUL_CONTINUE)
2234                 return ret;
2235
2236         return X86EMUL_CONTINUE;
2237 }
2238
2239 static int task_switch_16(struct x86_emulate_ctxt *ctxt,
2240                           struct x86_emulate_ops *ops,
2241                           u16 tss_selector, u16 old_tss_sel,
2242                           ulong old_tss_base, struct desc_struct *new_desc)
2243 {
2244         struct tss_segment_16 tss_seg;
2245         int ret;
2246         u32 err, new_tss_base = get_desc_base(new_desc);
2247
2248         ret = ops->read_std(old_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
2249                             &err);
2250         if (ret == X86EMUL_PROPAGATE_FAULT) {
2251                 /* FIXME: need to provide precise fault address */
2252                 emulate_pf(ctxt, old_tss_base, err);
2253                 return ret;
2254         }
2255
2256         save_state_to_tss16(ctxt, ops, &tss_seg);
2257
2258         ret = ops->write_std(old_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
2259                              &err);
2260         if (ret == X86EMUL_PROPAGATE_FAULT) {
2261                 /* FIXME: need to provide precise fault address */
2262                 emulate_pf(ctxt, old_tss_base, err);
2263                 return ret;
2264         }
2265
2266         ret = ops->read_std(new_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
2267                             &err);
2268         if (ret == X86EMUL_PROPAGATE_FAULT) {
2269                 /* FIXME: need to provide precise fault address */
2270                 emulate_pf(ctxt, new_tss_base, err);
2271                 return ret;
2272         }
2273
2274         if (old_tss_sel != 0xffff) {
2275                 tss_seg.prev_task_link = old_tss_sel;
2276
2277                 ret = ops->write_std(new_tss_base,
2278                                      &tss_seg.prev_task_link,
2279                                      sizeof tss_seg.prev_task_link,
2280                                      ctxt->vcpu, &err);
2281                 if (ret == X86EMUL_PROPAGATE_FAULT) {
2282                         /* FIXME: need to provide precise fault address */
2283                         emulate_pf(ctxt, new_tss_base, err);
2284                         return ret;
2285                 }
2286         }
2287
2288         return load_state_from_tss16(ctxt, ops, &tss_seg);
2289 }
2290
2291 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
2292                                 struct x86_emulate_ops *ops,
2293                                 struct tss_segment_32 *tss)
2294 {
2295         struct decode_cache *c = &ctxt->decode;
2296
2297         tss->cr3 = ops->get_cr(3, ctxt->vcpu);
2298         tss->eip = c->eip;
2299         tss->eflags = ctxt->eflags;
2300         tss->eax = c->regs[VCPU_REGS_RAX];
2301         tss->ecx = c->regs[VCPU_REGS_RCX];
2302         tss->edx = c->regs[VCPU_REGS_RDX];
2303         tss->ebx = c->regs[VCPU_REGS_RBX];
2304         tss->esp = c->regs[VCPU_REGS_RSP];
2305         tss->ebp = c->regs[VCPU_REGS_RBP];
2306         tss->esi = c->regs[VCPU_REGS_RSI];
2307         tss->edi = c->regs[VCPU_REGS_RDI];
2308
2309         tss->es = ops->get_segment_selector(VCPU_SREG_ES, ctxt->vcpu);
2310         tss->cs = ops->get_segment_selector(VCPU_SREG_CS, ctxt->vcpu);
2311         tss->ss = ops->get_segment_selector(VCPU_SREG_SS, ctxt->vcpu);
2312         tss->ds = ops->get_segment_selector(VCPU_SREG_DS, ctxt->vcpu);
2313         tss->fs = ops->get_segment_selector(VCPU_SREG_FS, ctxt->vcpu);
2314         tss->gs = ops->get_segment_selector(VCPU_SREG_GS, ctxt->vcpu);
2315         tss->ldt_selector = ops->get_segment_selector(VCPU_SREG_LDTR, ctxt->vcpu);
2316 }
2317
2318 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
2319                                  struct x86_emulate_ops *ops,
2320                                  struct tss_segment_32 *tss)
2321 {
2322         struct decode_cache *c = &ctxt->decode;
2323         int ret;
2324
2325         if (ops->set_cr(3, tss->cr3, ctxt->vcpu)) {
2326                 emulate_gp(ctxt, 0);
2327                 return X86EMUL_PROPAGATE_FAULT;
2328         }
2329         c->eip = tss->eip;
2330         ctxt->eflags = tss->eflags | 2;
2331         c->regs[VCPU_REGS_RAX] = tss->eax;
2332         c->regs[VCPU_REGS_RCX] = tss->ecx;
2333         c->regs[VCPU_REGS_RDX] = tss->edx;
2334         c->regs[VCPU_REGS_RBX] = tss->ebx;
2335         c->regs[VCPU_REGS_RSP] = tss->esp;
2336         c->regs[VCPU_REGS_RBP] = tss->ebp;
2337         c->regs[VCPU_REGS_RSI] = tss->esi;
2338         c->regs[VCPU_REGS_RDI] = tss->edi;
2339
2340         /*
2341          * SDM says that segment selectors are loaded before segment
2342          * descriptors
2343          */
2344         ops->set_segment_selector(tss->ldt_selector, VCPU_SREG_LDTR, ctxt->vcpu);
2345         ops->set_segment_selector(tss->es, VCPU_SREG_ES, ctxt->vcpu);
2346         ops->set_segment_selector(tss->cs, VCPU_SREG_CS, ctxt->vcpu);
2347         ops->set_segment_selector(tss->ss, VCPU_SREG_SS, ctxt->vcpu);
2348         ops->set_segment_selector(tss->ds, VCPU_SREG_DS, ctxt->vcpu);
2349         ops->set_segment_selector(tss->fs, VCPU_SREG_FS, ctxt->vcpu);
2350         ops->set_segment_selector(tss->gs, VCPU_SREG_GS, ctxt->vcpu);
2351
2352         /*
2353          * Now load segment descriptors. If fault happenes at this stage
2354          * it is handled in a context of new task
2355          */
2356         ret = load_segment_descriptor(ctxt, ops, tss->ldt_selector, VCPU_SREG_LDTR);
2357         if (ret != X86EMUL_CONTINUE)
2358                 return ret;
2359         ret = load_segment_descriptor(ctxt, ops, tss->es, VCPU_SREG_ES);
2360         if (ret != X86EMUL_CONTINUE)
2361                 return ret;
2362         ret = load_segment_descriptor(ctxt, ops, tss->cs, VCPU_SREG_CS);
2363         if (ret != X86EMUL_CONTINUE)
2364                 return ret;
2365         ret = load_segment_descriptor(ctxt, ops, tss->ss, VCPU_SREG_SS);
2366         if (ret != X86EMUL_CONTINUE)
2367                 return ret;
2368         ret = load_segment_descriptor(ctxt, ops, tss->ds, VCPU_SREG_DS);
2369         if (ret != X86EMUL_CONTINUE)
2370                 return ret;
2371         ret = load_segment_descriptor(ctxt, ops, tss->fs, VCPU_SREG_FS);
2372         if (ret != X86EMUL_CONTINUE)
2373                 return ret;
2374         ret = load_segment_descriptor(ctxt, ops, tss->gs, VCPU_SREG_GS);
2375         if (ret != X86EMUL_CONTINUE)
2376                 return ret;
2377
2378         return X86EMUL_CONTINUE;
2379 }
2380
2381 static int task_switch_32(struct x86_emulate_ctxt *ctxt,
2382                           struct x86_emulate_ops *ops,
2383                           u16 tss_selector, u16 old_tss_sel,
2384                           ulong old_tss_base, struct desc_struct *new_desc)
2385 {
2386         struct tss_segment_32 tss_seg;
2387         int ret;
2388         u32 err, new_tss_base = get_desc_base(new_desc);
2389
2390         ret = ops->read_std(old_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
2391                             &err);
2392         if (ret == X86EMUL_PROPAGATE_FAULT) {
2393                 /* FIXME: need to provide precise fault address */
2394                 emulate_pf(ctxt, old_tss_base, err);
2395                 return ret;
2396         }
2397
2398         save_state_to_tss32(ctxt, ops, &tss_seg);
2399
2400         ret = ops->write_std(old_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
2401                              &err);
2402         if (ret == X86EMUL_PROPAGATE_FAULT) {
2403                 /* FIXME: need to provide precise fault address */
2404                 emulate_pf(ctxt, old_tss_base, err);
2405                 return ret;
2406         }
2407
2408         ret = ops->read_std(new_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
2409                             &err);
2410         if (ret == X86EMUL_PROPAGATE_FAULT) {
2411                 /* FIXME: need to provide precise fault address */
2412                 emulate_pf(ctxt, new_tss_base, err);
2413                 return ret;
2414         }
2415
2416         if (old_tss_sel != 0xffff) {
2417                 tss_seg.prev_task_link = old_tss_sel;
2418
2419                 ret = ops->write_std(new_tss_base,
2420                                      &tss_seg.prev_task_link,
2421                                      sizeof tss_seg.prev_task_link,
2422                                      ctxt->vcpu, &err);
2423                 if (ret == X86EMUL_PROPAGATE_FAULT) {
2424                         /* FIXME: need to provide precise fault address */
2425                         emulate_pf(ctxt, new_tss_base, err);
2426                         return ret;
2427                 }
2428         }
2429
2430         return load_state_from_tss32(ctxt, ops, &tss_seg);
2431 }
2432
2433 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
2434                                    struct x86_emulate_ops *ops,
2435                                    u16 tss_selector, int reason,
2436                                    bool has_error_code, u32 error_code)
2437 {
2438         struct desc_struct curr_tss_desc, next_tss_desc;
2439         int ret;
2440         u16 old_tss_sel = ops->get_segment_selector(VCPU_SREG_TR, ctxt->vcpu);
2441         ulong old_tss_base =
2442                 ops->get_cached_segment_base(VCPU_SREG_TR, ctxt->vcpu);
2443         u32 desc_limit;
2444
2445         /* FIXME: old_tss_base == ~0 ? */
2446
2447         ret = read_segment_descriptor(ctxt, ops, tss_selector, &next_tss_desc);
2448         if (ret != X86EMUL_CONTINUE)
2449                 return ret;
2450         ret = read_segment_descriptor(ctxt, ops, old_tss_sel, &curr_tss_desc);
2451         if (ret != X86EMUL_CONTINUE)
2452                 return ret;
2453
2454         /* FIXME: check that next_tss_desc is tss */
2455
2456         if (reason != TASK_SWITCH_IRET) {
2457                 if ((tss_selector & 3) > next_tss_desc.dpl ||
2458                     ops->cpl(ctxt->vcpu) > next_tss_desc.dpl) {
2459                         emulate_gp(ctxt, 0);
2460                         return X86EMUL_PROPAGATE_FAULT;
2461                 }
2462         }
2463
2464         desc_limit = desc_limit_scaled(&next_tss_desc);
2465         if (!next_tss_desc.p ||
2466             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
2467              desc_limit < 0x2b)) {
2468                 emulate_ts(ctxt, tss_selector & 0xfffc);
2469                 return X86EMUL_PROPAGATE_FAULT;
2470         }
2471
2472         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
2473                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
2474                 write_segment_descriptor(ctxt, ops, old_tss_sel,
2475                                          &curr_tss_desc);
2476         }
2477
2478         if (reason == TASK_SWITCH_IRET)
2479                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
2480
2481         /* set back link to prev task only if NT bit is set in eflags
2482            note that old_tss_sel is not used afetr this point */
2483         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
2484                 old_tss_sel = 0xffff;
2485
2486         if (next_tss_desc.type & 8)
2487                 ret = task_switch_32(ctxt, ops, tss_selector, old_tss_sel,
2488                                      old_tss_base, &next_tss_desc);
2489         else
2490                 ret = task_switch_16(ctxt, ops, tss_selector, old_tss_sel,
2491                                      old_tss_base, &next_tss_desc);
2492         if (ret != X86EMUL_CONTINUE)
2493                 return ret;
2494
2495         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
2496                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
2497
2498         if (reason != TASK_SWITCH_IRET) {
2499                 next_tss_desc.type |= (1 << 1); /* set busy flag */
2500                 write_segment_descriptor(ctxt, ops, tss_selector,
2501                                          &next_tss_desc);
2502         }
2503
2504         ops->set_cr(0,  ops->get_cr(0, ctxt->vcpu) | X86_CR0_TS, ctxt->vcpu);
2505         ops->set_cached_descriptor(&next_tss_desc, VCPU_SREG_TR, ctxt->vcpu);
2506         ops->set_segment_selector(tss_selector, VCPU_SREG_TR, ctxt->vcpu);
2507
2508         if (has_error_code) {
2509                 struct decode_cache *c = &ctxt->decode;
2510
2511                 c->op_bytes = c->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
2512                 c->lock_prefix = 0;
2513                 c->src.val = (unsigned long) error_code;
2514                 emulate_push(ctxt, ops);
2515         }
2516
2517         return ret;
2518 }
2519
2520 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
2521                          struct x86_emulate_ops *ops,
2522                          u16 tss_selector, int reason,
2523                          bool has_error_code, u32 error_code)
2524 {
2525         struct decode_cache *c = &ctxt->decode;
2526         int rc;
2527
2528         c->eip = ctxt->eip;
2529         c->dst.type = OP_NONE;
2530
2531         rc = emulator_do_task_switch(ctxt, ops, tss_selector, reason,
2532                                      has_error_code, error_code);
2533
2534         if (rc == X86EMUL_CONTINUE) {
2535                 rc = writeback(ctxt, ops);
2536                 if (rc == X86EMUL_CONTINUE)
2537                         ctxt->eip = c->eip;
2538         }
2539
2540         return (rc == X86EMUL_UNHANDLEABLE) ? -1 : 0;
2541 }
2542
2543 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, unsigned long base,
2544                             int reg, struct operand *op)
2545 {
2546         struct decode_cache *c = &ctxt->decode;
2547         int df = (ctxt->eflags & EFLG_DF) ? -1 : 1;
2548
2549         register_address_increment(c, &c->regs[reg], df * op->bytes);
2550         op->ptr = (unsigned long *)register_address(c,  base, c->regs[reg]);
2551 }
2552
2553 int
2554 x86_emulate_insn(struct x86_emulate_ctxt *ctxt, struct x86_emulate_ops *ops)
2555 {
2556         u64 msr_data;
2557         struct decode_cache *c = &ctxt->decode;
2558         int rc = X86EMUL_CONTINUE;
2559         int saved_dst_type = c->dst.type;
2560
2561         ctxt->decode.mem_read.pos = 0;
2562
2563         if (ctxt->mode == X86EMUL_MODE_PROT64 && (c->d & No64)) {
2564                 emulate_ud(ctxt);
2565                 goto done;
2566         }
2567
2568         /* LOCK prefix is allowed only with some instructions */
2569         if (c->lock_prefix && (!(c->d & Lock) || c->dst.type != OP_MEM)) {
2570                 emulate_ud(ctxt);
2571                 goto done;
2572         }
2573
2574         /* Privileged instruction can be executed only in CPL=0 */
2575         if ((c->d & Priv) && ops->cpl(ctxt->vcpu)) {
2576                 emulate_gp(ctxt, 0);
2577                 goto done;
2578         }
2579
2580         if (c->rep_prefix && (c->d & String)) {
2581                 ctxt->restart = true;
2582                 /* All REP prefixes have the same first termination condition */
2583                 if (address_mask(c, c->regs[VCPU_REGS_RCX]) == 0) {
2584                 string_done:
2585                         ctxt->restart = false;
2586                         ctxt->eip = c->eip;
2587                         goto done;
2588                 }
2589                 /* The second termination condition only applies for REPE
2590                  * and REPNE. Test if the repeat string operation prefix is
2591                  * REPE/REPZ or REPNE/REPNZ and if it's the case it tests the
2592                  * corresponding termination condition according to:
2593                  *      - if REPE/REPZ and ZF = 0 then done
2594                  *      - if REPNE/REPNZ and ZF = 1 then done
2595                  */
2596                 if ((c->b == 0xa6) || (c->b == 0xa7) ||
2597                     (c->b == 0xae) || (c->b == 0xaf)) {
2598                         if ((c->rep_prefix == REPE_PREFIX) &&
2599                             ((ctxt->eflags & EFLG_ZF) == 0))
2600                                 goto string_done;
2601                         if ((c->rep_prefix == REPNE_PREFIX) &&
2602                             ((ctxt->eflags & EFLG_ZF) == EFLG_ZF))
2603                                 goto string_done;
2604                 }
2605                 c->eip = ctxt->eip;
2606         }
2607
2608         if (c->src.type == OP_MEM) {
2609                 rc = read_emulated(ctxt, ops, (unsigned long)c->src.ptr,
2610                                         c->src.valptr, c->src.bytes);
2611                 if (rc != X86EMUL_CONTINUE)
2612                         goto done;
2613                 c->src.orig_val64 = c->src.val64;
2614         }
2615
2616         if (c->src2.type == OP_MEM) {
2617                 rc = read_emulated(ctxt, ops, (unsigned long)c->src2.ptr,
2618                                         &c->src2.val, c->src2.bytes);
2619                 if (rc != X86EMUL_CONTINUE)
2620                         goto done;
2621         }
2622
2623         if ((c->d & DstMask) == ImplicitOps)
2624                 goto special_insn;
2625
2626
2627         if ((c->dst.type == OP_MEM) && !(c->d & Mov)) {
2628                 /* optimisation - avoid slow emulated read if Mov */
2629                 rc = read_emulated(ctxt, ops, (unsigned long)c->dst.ptr,
2630                                    &c->dst.val, c->dst.bytes);
2631                 if (rc != X86EMUL_CONTINUE)
2632                         goto done;
2633         }
2634         c->dst.orig_val = c->dst.val;
2635
2636 special_insn:
2637
2638         if (c->twobyte)
2639                 goto twobyte_insn;
2640
2641         switch (c->b) {
2642         case 0x00 ... 0x05:
2643               add:              /* add */
2644                 emulate_2op_SrcV("add", c->src, c->dst, ctxt->eflags);
2645                 break;
2646         case 0x06:              /* push es */
2647                 emulate_push_sreg(ctxt, ops, VCPU_SREG_ES);
2648                 break;
2649         case 0x07:              /* pop es */
2650                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_ES);
2651                 if (rc != X86EMUL_CONTINUE)
2652                         goto done;
2653                 break;
2654         case 0x08 ... 0x0d:
2655               or:               /* or */
2656                 emulate_2op_SrcV("or", c->src, c->dst, ctxt->eflags);
2657                 break;
2658         case 0x0e:              /* push cs */
2659                 emulate_push_sreg(ctxt, ops, VCPU_SREG_CS);
2660                 break;
2661         case 0x10 ... 0x15:
2662               adc:              /* adc */
2663                 emulate_2op_SrcV("adc", c->src, c->dst, ctxt->eflags);
2664                 break;
2665         case 0x16:              /* push ss */
2666                 emulate_push_sreg(ctxt, ops, VCPU_SREG_SS);
2667                 break;
2668         case 0x17:              /* pop ss */
2669                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_SS);
2670                 if (rc != X86EMUL_CONTINUE)
2671                         goto done;
2672                 break;
2673         case 0x18 ... 0x1d:
2674               sbb:              /* sbb */
2675                 emulate_2op_SrcV("sbb", c->src, c->dst, ctxt->eflags);
2676                 break;
2677         case 0x1e:              /* push ds */
2678                 emulate_push_sreg(ctxt, ops, VCPU_SREG_DS);
2679                 break;
2680         case 0x1f:              /* pop ds */
2681                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_DS);
2682                 if (rc != X86EMUL_CONTINUE)
2683                         goto done;
2684                 break;
2685         case 0x20 ... 0x25:
2686               and:              /* and */
2687                 emulate_2op_SrcV("and", c->src, c->dst, ctxt->eflags);
2688                 break;
2689         case 0x28 ... 0x2d:
2690               sub:              /* sub */
2691                 emulate_2op_SrcV("sub", c->src, c->dst, ctxt->eflags);
2692                 break;
2693         case 0x30 ... 0x35:
2694               xor:              /* xor */
2695                 emulate_2op_SrcV("xor", c->src, c->dst, ctxt->eflags);
2696                 break;
2697         case 0x38 ... 0x3d:
2698               cmp:              /* cmp */
2699                 emulate_2op_SrcV("cmp", c->src, c->dst, ctxt->eflags);
2700                 break;
2701         case 0x40 ... 0x47: /* inc r16/r32 */
2702                 emulate_1op("inc", c->dst, ctxt->eflags);
2703                 break;
2704         case 0x48 ... 0x4f: /* dec r16/r32 */
2705                 emulate_1op("dec", c->dst, ctxt->eflags);
2706                 break;
2707         case 0x50 ... 0x57:  /* push reg */
2708                 emulate_push(ctxt, ops);
2709                 break;
2710         case 0x58 ... 0x5f: /* pop reg */
2711         pop_instruction:
2712                 rc = emulate_pop(ctxt, ops, &c->dst.val, c->op_bytes);
2713                 if (rc != X86EMUL_CONTINUE)
2714                         goto done;
2715                 break;
2716         case 0x60:      /* pusha */
2717                 rc = emulate_pusha(ctxt, ops);
2718                 if (rc != X86EMUL_CONTINUE)
2719                         goto done;
2720                 break;
2721         case 0x61:      /* popa */
2722                 rc = emulate_popa(ctxt, ops);
2723                 if (rc != X86EMUL_CONTINUE)
2724                         goto done;
2725                 break;
2726         case 0x63:              /* movsxd */
2727                 if (ctxt->mode != X86EMUL_MODE_PROT64)
2728                         goto cannot_emulate;
2729                 c->dst.val = (s32) c->src.val;
2730                 break;
2731         case 0x68: /* push imm */
2732         case 0x6a: /* push imm8 */
2733                 emulate_push(ctxt, ops);
2734                 break;
2735         case 0x6c:              /* insb */
2736         case 0x6d:              /* insw/insd */
2737                 c->dst.bytes = min(c->dst.bytes, 4u);
2738                 if (!emulator_io_permited(ctxt, ops, c->regs[VCPU_REGS_RDX],
2739                                           c->dst.bytes)) {
2740                         emulate_gp(ctxt, 0);
2741                         goto done;
2742                 }
2743                 if (!pio_in_emulated(ctxt, ops, c->dst.bytes,
2744                                      c->regs[VCPU_REGS_RDX], &c->dst.val))
2745                         goto done; /* IO is needed, skip writeback */
2746                 break;
2747         case 0x6e:              /* outsb */
2748         case 0x6f:              /* outsw/outsd */
2749                 c->src.bytes = min(c->src.bytes, 4u);
2750                 if (!emulator_io_permited(ctxt, ops, c->regs[VCPU_REGS_RDX],
2751                                           c->src.bytes)) {
2752                         emulate_gp(ctxt, 0);
2753                         goto done;
2754                 }
2755                 ops->pio_out_emulated(c->src.bytes, c->regs[VCPU_REGS_RDX],
2756                                       &c->src.val, 1, ctxt->vcpu);
2757
2758                 c->dst.type = OP_NONE; /* nothing to writeback */
2759                 break;
2760         case 0x70 ... 0x7f: /* jcc (short) */
2761                 if (test_cc(c->b, ctxt->eflags))
2762                         jmp_rel(c, c->src.val);
2763                 break;
2764         case 0x80 ... 0x83:     /* Grp1 */
2765                 switch (c->modrm_reg) {
2766                 case 0:
2767                         goto add;
2768                 case 1:
2769                         goto or;
2770                 case 2:
2771                         goto adc;
2772                 case 3:
2773                         goto sbb;
2774                 case 4:
2775                         goto and;
2776                 case 5:
2777                         goto sub;
2778                 case 6:
2779                         goto xor;
2780                 case 7:
2781                         goto cmp;
2782                 }
2783                 break;
2784         case 0x84 ... 0x85:
2785         test:
2786                 emulate_2op_SrcV("test", c->src, c->dst, ctxt->eflags);
2787                 break;
2788         case 0x86 ... 0x87:     /* xchg */
2789         xchg:
2790                 /* Write back the register source. */
2791                 switch (c->dst.bytes) {
2792                 case 1:
2793                         *(u8 *) c->src.ptr = (u8) c->dst.val;
2794                         break;
2795                 case 2:
2796                         *(u16 *) c->src.ptr = (u16) c->dst.val;
2797                         break;
2798                 case 4:
2799                         *c->src.ptr = (u32) c->dst.val;
2800                         break;  /* 64b reg: zero-extend */
2801                 case 8:
2802                         *c->src.ptr = c->dst.val;
2803                         break;
2804                 }
2805                 /*
2806                  * Write back the memory destination with implicit LOCK
2807                  * prefix.
2808                  */
2809                 c->dst.val = c->src.val;
2810                 c->lock_prefix = 1;
2811                 break;
2812         case 0x88 ... 0x8b:     /* mov */
2813                 goto mov;
2814         case 0x8c:  /* mov r/m, sreg */
2815                 if (c->modrm_reg > VCPU_SREG_GS) {
2816                         emulate_ud(ctxt);
2817                         goto done;
2818                 }
2819                 c->dst.val = ops->get_segment_selector(c->modrm_reg, ctxt->vcpu);
2820                 break;
2821         case 0x8d: /* lea r16/r32, m */
2822                 c->dst.val = c->modrm_ea;
2823                 break;
2824         case 0x8e: { /* mov seg, r/m16 */
2825                 uint16_t sel;
2826
2827                 sel = c->src.val;
2828
2829                 if (c->modrm_reg == VCPU_SREG_CS ||
2830                     c->modrm_reg > VCPU_SREG_GS) {
2831                         emulate_ud(ctxt);
2832                         goto done;
2833                 }
2834
2835                 if (c->modrm_reg == VCPU_SREG_SS)
2836                         ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
2837
2838                 rc = load_segment_descriptor(ctxt, ops, sel, c->modrm_reg);
2839
2840                 c->dst.type = OP_NONE;  /* Disable writeback. */
2841                 break;
2842         }
2843         case 0x8f:              /* pop (sole member of Grp1a) */
2844                 rc = emulate_grp1a(ctxt, ops);
2845                 if (rc != X86EMUL_CONTINUE)
2846                         goto done;
2847                 break;
2848         case 0x90: /* nop / xchg r8,rax */
2849                 if (c->dst.ptr == (unsigned long *)&c->regs[VCPU_REGS_RAX]) {
2850                         c->dst.type = OP_NONE;  /* nop */
2851                         break;
2852                 }
2853         case 0x91 ... 0x97: /* xchg reg,rax */
2854                 c->src.type = OP_REG;
2855                 c->src.bytes = c->op_bytes;
2856                 c->src.ptr = (unsigned long *) &c->regs[VCPU_REGS_RAX];
2857                 c->src.val = *(c->src.ptr);
2858                 goto xchg;
2859         case 0x9c: /* pushf */
2860                 c->src.val =  (unsigned long) ctxt->eflags;
2861                 emulate_push(ctxt, ops);
2862                 break;
2863         case 0x9d: /* popf */
2864                 c->dst.type = OP_REG;
2865                 c->dst.ptr = (unsigned long *) &ctxt->eflags;
2866                 c->dst.bytes = c->op_bytes;
2867                 rc = emulate_popf(ctxt, ops, &c->dst.val, c->op_bytes);
2868                 if (rc != X86EMUL_CONTINUE)
2869                         goto done;
2870                 break;
2871         case 0xa0 ... 0xa3:     /* mov */
2872         case 0xa4 ... 0xa5:     /* movs */
2873                 goto mov;
2874         case 0xa6 ... 0xa7:     /* cmps */
2875                 c->dst.type = OP_NONE; /* Disable writeback. */
2876                 DPRINTF("cmps: mem1=0x%p mem2=0x%p\n", c->src.ptr, c->dst.ptr);
2877                 goto cmp;
2878         case 0xa8 ... 0xa9:     /* test ax, imm */
2879                 goto test;
2880         case 0xaa ... 0xab:     /* stos */
2881                 c->dst.val = c->regs[VCPU_REGS_RAX];
2882                 break;
2883         case 0xac ... 0xad:     /* lods */
2884                 goto mov;
2885         case 0xae ... 0xaf:     /* scas */
2886                 DPRINTF("Urk! I don't handle SCAS.\n");
2887                 goto cannot_emulate;
2888         case 0xb0 ... 0xbf: /* mov r, imm */
2889                 goto mov;
2890         case 0xc0 ... 0xc1:
2891                 emulate_grp2(ctxt);
2892                 break;
2893         case 0xc3: /* ret */
2894                 c->dst.type = OP_REG;
2895                 c->dst.ptr = &c->eip;
2896                 c->dst.bytes = c->op_bytes;
2897                 goto pop_instruction;
2898         case 0xc6 ... 0xc7:     /* mov (sole member of Grp11) */
2899         mov:
2900                 c->dst.val = c->src.val;
2901                 break;
2902         case 0xcb:              /* ret far */
2903                 rc = emulate_ret_far(ctxt, ops);
2904                 if (rc != X86EMUL_CONTINUE)
2905                         goto done;
2906                 break;
2907         case 0xd0 ... 0xd1:     /* Grp2 */
2908                 c->src.val = 1;
2909                 emulate_grp2(ctxt);
2910                 break;
2911         case 0xd2 ... 0xd3:     /* Grp2 */
2912                 c->src.val = c->regs[VCPU_REGS_RCX];
2913                 emulate_grp2(ctxt);
2914                 break;
2915         case 0xe4:      /* inb */
2916         case 0xe5:      /* in */
2917                 goto do_io_in;
2918         case 0xe6: /* outb */
2919         case 0xe7: /* out */
2920                 goto do_io_out;
2921         case 0xe8: /* call (near) */ {
2922                 long int rel = c->src.val;
2923                 c->src.val = (unsigned long) c->eip;
2924                 jmp_rel(c, rel);
2925                 emulate_push(ctxt, ops);
2926                 break;
2927         }
2928         case 0xe9: /* jmp rel */
2929                 goto jmp;
2930         case 0xea: { /* jmp far */
2931                 unsigned short sel;
2932         jump_far:
2933                 memcpy(&sel, c->src.valptr + c->op_bytes, 2);
2934
2935                 if (load_segment_descriptor(ctxt, ops, sel, VCPU_SREG_CS))
2936                         goto done;
2937
2938                 c->eip = 0;
2939                 memcpy(&c->eip, c->src.valptr, c->op_bytes);
2940                 break;
2941         }
2942         case 0xeb:
2943               jmp:              /* jmp rel short */
2944                 jmp_rel(c, c->src.val);
2945                 c->dst.type = OP_NONE; /* Disable writeback. */
2946                 break;
2947         case 0xec: /* in al,dx */
2948         case 0xed: /* in (e/r)ax,dx */
2949                 c->src.val = c->regs[VCPU_REGS_RDX];
2950         do_io_in:
2951                 c->dst.bytes = min(c->dst.bytes, 4u);
2952                 if (!emulator_io_permited(ctxt, ops, c->src.val, c->dst.bytes)) {
2953                         emulate_gp(ctxt, 0);
2954                         goto done;
2955                 }
2956                 if (!pio_in_emulated(ctxt, ops, c->dst.bytes, c->src.val,
2957                                      &c->dst.val))
2958                         goto done; /* IO is needed */
2959                 break;
2960         case 0xee: /* out dx,al */
2961         case 0xef: /* out dx,(e/r)ax */
2962                 c->src.val = c->regs[VCPU_REGS_RDX];
2963         do_io_out:
2964                 c->dst.bytes = min(c->dst.bytes, 4u);
2965                 if (!emulator_io_permited(ctxt, ops, c->src.val, c->dst.bytes)) {
2966                         emulate_gp(ctxt, 0);
2967                         goto done;
2968                 }
2969                 ops->pio_out_emulated(c->dst.bytes, c->src.val, &c->dst.val, 1,
2970                                       ctxt->vcpu);
2971                 c->dst.type = OP_NONE;  /* Disable writeback. */
2972                 break;
2973         case 0xf4:              /* hlt */
2974                 ctxt->vcpu->arch.halt_request = 1;
2975                 break;
2976         case 0xf5:      /* cmc */
2977                 /* complement carry flag from eflags reg */
2978                 ctxt->eflags ^= EFLG_CF;
2979                 c->dst.type = OP_NONE;  /* Disable writeback. */
2980                 break;
2981         case 0xf6 ... 0xf7:     /* Grp3 */
2982                 if (!emulate_grp3(ctxt, ops))
2983                         goto cannot_emulate;
2984                 break;
2985         case 0xf8: /* clc */
2986                 ctxt->eflags &= ~EFLG_CF;
2987                 c->dst.type = OP_NONE;  /* Disable writeback. */
2988                 break;
2989         case 0xfa: /* cli */
2990                 if (emulator_bad_iopl(ctxt, ops)) {
2991                         emulate_gp(ctxt, 0);
2992                         goto done;
2993                 } else {
2994                         ctxt->eflags &= ~X86_EFLAGS_IF;
2995                         c->dst.type = OP_NONE;  /* Disable writeback. */
2996                 }
2997                 break;
2998         case 0xfb: /* sti */
2999                 if (emulator_bad_iopl(ctxt, ops)) {
3000                         emulate_gp(ctxt, 0);
3001                         goto done;
3002                 } else {
3003                         ctxt->interruptibility = KVM_X86_SHADOW_INT_STI;
3004                         ctxt->eflags |= X86_EFLAGS_IF;
3005                         c->dst.type = OP_NONE;  /* Disable writeback. */
3006                 }
3007                 break;
3008         case 0xfc: /* cld */
3009                 ctxt->eflags &= ~EFLG_DF;
3010                 c->dst.type = OP_NONE;  /* Disable writeback. */
3011                 break;
3012         case 0xfd: /* std */
3013                 ctxt->eflags |= EFLG_DF;
3014                 c->dst.type = OP_NONE;  /* Disable writeback. */
3015                 break;
3016         case 0xfe: /* Grp4 */
3017         grp45:
3018                 rc = emulate_grp45(ctxt, ops);
3019                 if (rc != X86EMUL_CONTINUE)
3020                         goto done;
3021                 break;
3022         case 0xff: /* Grp5 */
3023                 if (c->modrm_reg == 5)
3024                         goto jump_far;
3025                 goto grp45;
3026         default:
3027                 goto cannot_emulate;
3028         }
3029
3030 writeback:
3031         rc = writeback(ctxt, ops);
3032         if (rc != X86EMUL_CONTINUE)
3033                 goto done;
3034
3035         /*
3036          * restore dst type in case the decoding will be reused
3037          * (happens for string instruction )
3038          */
3039         c->dst.type = saved_dst_type;
3040
3041         if ((c->d & SrcMask) == SrcSI)
3042                 string_addr_inc(ctxt, seg_override_base(ctxt, ops, c),
3043                                 VCPU_REGS_RSI, &c->src);
3044
3045         if ((c->d & DstMask) == DstDI)
3046                 string_addr_inc(ctxt, es_base(ctxt, ops), VCPU_REGS_RDI,
3047                                 &c->dst);
3048
3049         if (c->rep_prefix && (c->d & String)) {
3050                 struct read_cache *rc = &ctxt->decode.io_read;
3051                 register_address_increment(c, &c->regs[VCPU_REGS_RCX], -1);
3052                 /*
3053                  * Re-enter guest when pio read ahead buffer is empty or,
3054                  * if it is not used, after each 1024 iteration.
3055                  */
3056                 if ((rc->end == 0 && !(c->regs[VCPU_REGS_RCX] & 0x3ff)) ||
3057                     (rc->end != 0 && rc->end == rc->pos))
3058                         ctxt->restart = false;
3059         }
3060         /*
3061          * reset read cache here in case string instruction is restared
3062          * without decoding
3063          */
3064         ctxt->decode.mem_read.end = 0;
3065         ctxt->eip = c->eip;
3066
3067 done:
3068         return (rc == X86EMUL_UNHANDLEABLE) ? -1 : 0;
3069
3070 twobyte_insn:
3071         switch (c->b) {
3072         case 0x01: /* lgdt, lidt, lmsw */
3073                 switch (c->modrm_reg) {
3074                         u16 size;
3075                         unsigned long address;
3076
3077                 case 0: /* vmcall */
3078                         if (c->modrm_mod != 3 || c->modrm_rm != 1)
3079                                 goto cannot_emulate;
3080
3081                         rc = kvm_fix_hypercall(ctxt->vcpu);
3082                         if (rc != X86EMUL_CONTINUE)
3083                                 goto done;
3084
3085                         /* Let the processor re-execute the fixed hypercall */
3086                         c->eip = ctxt->eip;
3087                         /* Disable writeback. */
3088                         c->dst.type = OP_NONE;
3089                         break;
3090                 case 2: /* lgdt */
3091                         rc = read_descriptor(ctxt, ops, c->src.ptr,
3092                                              &size, &address, c->op_bytes);
3093                         if (rc != X86EMUL_CONTINUE)
3094                                 goto done;
3095                         realmode_lgdt(ctxt->vcpu, size, address);
3096                         /* Disable writeback. */
3097                         c->dst.type = OP_NONE;
3098                         break;
3099                 case 3: /* lidt/vmmcall */
3100                         if (c->modrm_mod == 3) {
3101                                 switch (c->modrm_rm) {
3102                                 case 1:
3103                                         rc = kvm_fix_hypercall(ctxt->vcpu);
3104                                         if (rc != X86EMUL_CONTINUE)
3105                                                 goto done;
3106                                         break;
3107                                 default:
3108                                         goto cannot_emulate;
3109                                 }
3110                         } else {
3111                                 rc = read_descriptor(ctxt, ops, c->src.ptr,
3112                                                      &size, &address,
3113                                                      c->op_bytes);
3114                                 if (rc != X86EMUL_CONTINUE)
3115                                         goto done;
3116                                 realmode_lidt(ctxt->vcpu, size, address);
3117                         }
3118                         /* Disable writeback. */
3119                         c->dst.type = OP_NONE;
3120                         break;
3121                 case 4: /* smsw */
3122                         c->dst.bytes = 2;
3123                         c->dst.val = ops->get_cr(0, ctxt->vcpu);
3124                         break;
3125                 case 6: /* lmsw */
3126                         ops->set_cr(0, (ops->get_cr(0, ctxt->vcpu) & ~0x0ful) |
3127                                     (c->src.val & 0x0f), ctxt->vcpu);
3128                         c->dst.type = OP_NONE;
3129                         break;
3130                 case 5: /* not defined */
3131                         emulate_ud(ctxt);
3132                         goto done;
3133                 case 7: /* invlpg*/
3134                         emulate_invlpg(ctxt->vcpu, c->modrm_ea);
3135                         /* Disable writeback. */
3136                         c->dst.type = OP_NONE;
3137                         break;
3138                 default:
3139                         goto cannot_emulate;
3140                 }
3141                 break;
3142         case 0x05:              /* syscall */
3143                 rc = emulate_syscall(ctxt, ops);
3144                 if (rc != X86EMUL_CONTINUE)
3145                         goto done;
3146                 else
3147                         goto writeback;
3148                 break;
3149         case 0x06:
3150                 emulate_clts(ctxt->vcpu);
3151                 c->dst.type = OP_NONE;
3152                 break;
3153         case 0x09:              /* wbinvd */
3154                 kvm_emulate_wbinvd(ctxt->vcpu);
3155                 c->dst.type = OP_NONE;
3156                 break;
3157         case 0x08:              /* invd */
3158         case 0x0d:              /* GrpP (prefetch) */
3159         case 0x18:              /* Grp16 (prefetch/nop) */
3160                 c->dst.type = OP_NONE;
3161                 break;
3162         case 0x20: /* mov cr, reg */
3163                 switch (c->modrm_reg) {
3164                 case 1:
3165                 case 5 ... 7:
3166                 case 9 ... 15:
3167                         emulate_ud(ctxt);
3168                         goto done;
3169                 }
3170                 c->regs[c->modrm_rm] = ops->get_cr(c->modrm_reg, ctxt->vcpu);
3171                 c->dst.type = OP_NONE;  /* no writeback */
3172                 break;
3173         case 0x21: /* mov from dr to reg */
3174                 if ((ops->get_cr(4, ctxt->vcpu) & X86_CR4_DE) &&
3175                     (c->modrm_reg == 4 || c->modrm_reg == 5)) {
3176                         emulate_ud(ctxt);
3177                         goto done;
3178                 }
3179                 ops->get_dr(c->modrm_reg, &c->regs[c->modrm_rm], ctxt->vcpu);
3180                 c->dst.type = OP_NONE;  /* no writeback */
3181                 break;
3182         case 0x22: /* mov reg, cr */
3183                 if (ops->set_cr(c->modrm_reg, c->modrm_val, ctxt->vcpu)) {
3184                         emulate_gp(ctxt, 0);
3185                         goto done;
3186                 }
3187                 c->dst.type = OP_NONE;
3188                 break;
3189         case 0x23: /* mov from reg to dr */
3190                 if ((ops->get_cr(4, ctxt->vcpu) & X86_CR4_DE) &&
3191                     (c->modrm_reg == 4 || c->modrm_reg == 5)) {
3192                         emulate_ud(ctxt);
3193                         goto done;
3194                 }
3195
3196                 if (ops->set_dr(c->modrm_reg, c->regs[c->modrm_rm] &
3197                                 ((ctxt->mode == X86EMUL_MODE_PROT64) ?
3198                                  ~0ULL : ~0U), ctxt->vcpu) < 0) {
3199                         /* #UD condition is already handled by the code above */
3200                         emulate_gp(ctxt, 0);
3201                         goto done;
3202                 }
3203
3204                 c->dst.type = OP_NONE;  /* no writeback */
3205                 break;
3206         case 0x30:
3207                 /* wrmsr */
3208                 msr_data = (u32)c->regs[VCPU_REGS_RAX]
3209                         | ((u64)c->regs[VCPU_REGS_RDX] << 32);
3210                 if (ops->set_msr(ctxt->vcpu, c->regs[VCPU_REGS_RCX], msr_data)) {
3211                         emulate_gp(ctxt, 0);
3212                         goto done;
3213                 }
3214                 rc = X86EMUL_CONTINUE;
3215                 c->dst.type = OP_NONE;
3216                 break;
3217         case 0x32:
3218                 /* rdmsr */
3219                 if (ops->get_msr(ctxt->vcpu, c->regs[VCPU_REGS_RCX], &msr_data)) {
3220                         emulate_gp(ctxt, 0);
3221                         goto done;
3222                 } else {
3223                         c->regs[VCPU_REGS_RAX] = (u32)msr_data;
3224                         c->regs[VCPU_REGS_RDX] = msr_data >> 32;
3225                 }
3226                 rc = X86EMUL_CONTINUE;
3227                 c->dst.type = OP_NONE;
3228                 break;
3229         case 0x34:              /* sysenter */
3230                 rc = emulate_sysenter(ctxt, ops);
3231                 if (rc != X86EMUL_CONTINUE)
3232                         goto done;
3233                 else
3234                         goto writeback;
3235                 break;
3236         case 0x35:              /* sysexit */
3237                 rc = emulate_sysexit(ctxt, ops);
3238                 if (rc != X86EMUL_CONTINUE)
3239                         goto done;
3240                 else
3241                         goto writeback;
3242                 break;
3243         case 0x40 ... 0x4f:     /* cmov */
3244                 c->dst.val = c->dst.orig_val = c->src.val;
3245                 if (!test_cc(c->b, ctxt->eflags))
3246                         c->dst.type = OP_NONE; /* no writeback */
3247                 break;
3248         case 0x80 ... 0x8f: /* jnz rel, etc*/
3249                 if (test_cc(c->b, ctxt->eflags))
3250                         jmp_rel(c, c->src.val);
3251                 c->dst.type = OP_NONE;
3252                 break;
3253         case 0xa0:        /* push fs */
3254                 emulate_push_sreg(ctxt, ops, VCPU_SREG_FS);
3255                 break;
3256         case 0xa1:       /* pop fs */
3257                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_FS);
3258                 if (rc != X86EMUL_CONTINUE)
3259                         goto done;
3260                 break;
3261         case 0xa3:
3262               bt:               /* bt */
3263                 c->dst.type = OP_NONE;
3264                 /* only subword offset */
3265                 c->src.val &= (c->dst.bytes << 3) - 1;
3266                 emulate_2op_SrcV_nobyte("bt", c->src, c->dst, ctxt->eflags);
3267                 break;
3268         case 0xa4: /* shld imm8, r, r/m */
3269         case 0xa5: /* shld cl, r, r/m */
3270                 emulate_2op_cl("shld", c->src2, c->src, c->dst, ctxt->eflags);
3271                 break;
3272         case 0xa8:      /* push gs */
3273                 emulate_push_sreg(ctxt, ops, VCPU_SREG_GS);
3274                 break;
3275         case 0xa9:      /* pop gs */
3276                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_GS);
3277                 if (rc != X86EMUL_CONTINUE)
3278                         goto done;
3279                 break;
3280         case 0xab:
3281               bts:              /* bts */
3282                 /* only subword offset */
3283                 c->src.val &= (c->dst.bytes << 3) - 1;
3284                 emulate_2op_SrcV_nobyte("bts", c->src, c->dst, ctxt->eflags);
3285                 break;
3286         case 0xac: /* shrd imm8, r, r/m */
3287         case 0xad: /* shrd cl, r, r/m */
3288                 emulate_2op_cl("shrd", c->src2, c->src, c->dst, ctxt->eflags);
3289                 break;
3290         case 0xae:              /* clflush */
3291                 break;
3292         case 0xb0 ... 0xb1:     /* cmpxchg */
3293                 /*
3294                  * Save real source value, then compare EAX against
3295                  * destination.
3296                  */
3297                 c->src.orig_val = c->src.val;
3298                 c->src.val = c->regs[VCPU_REGS_RAX];
3299                 emulate_2op_SrcV("cmp", c->src, c->dst, ctxt->eflags);
3300                 if (ctxt->eflags & EFLG_ZF) {
3301                         /* Success: write back to memory. */
3302                         c->dst.val = c->src.orig_val;
3303                 } else {
3304                         /* Failure: write the value we saw to EAX. */
3305                         c->dst.type = OP_REG;
3306                         c->dst.ptr = (unsigned long *)&c->regs[VCPU_REGS_RAX];
3307                 }
3308                 break;
3309         case 0xb3:
3310               btr:              /* btr */
3311                 /* only subword offset */
3312                 c->src.val &= (c->dst.bytes << 3) - 1;
3313                 emulate_2op_SrcV_nobyte("btr", c->src, c->dst, ctxt->eflags);
3314                 break;
3315         case 0xb6 ... 0xb7:     /* movzx */
3316                 c->dst.bytes = c->op_bytes;
3317                 c->dst.val = (c->d & ByteOp) ? (u8) c->src.val
3318                                                        : (u16) c->src.val;
3319                 break;
3320         case 0xba:              /* Grp8 */
3321                 switch (c->modrm_reg & 3) {
3322                 case 0:
3323                         goto bt;
3324                 case 1:
3325                         goto bts;
3326                 case 2:
3327                         goto btr;
3328                 case 3:
3329                         goto btc;
3330                 }
3331                 break;
3332         case 0xbb:
3333               btc:              /* btc */
3334                 /* only subword offset */
3335                 c->src.val &= (c->dst.bytes << 3) - 1;
3336                 emulate_2op_SrcV_nobyte("btc", c->src, c->dst, ctxt->eflags);
3337                 break;
3338         case 0xbe ... 0xbf:     /* movsx */
3339                 c->dst.bytes = c->op_bytes;
3340                 c->dst.val = (c->d & ByteOp) ? (s8) c->src.val :
3341                                                         (s16) c->src.val;
3342                 break;
3343         case 0xc3:              /* movnti */
3344                 c->dst.bytes = c->op_bytes;
3345                 c->dst.val = (c->op_bytes == 4) ? (u32) c->src.val :
3346                                                         (u64) c->src.val;
3347                 break;
3348         case 0xc7:              /* Grp9 (cmpxchg8b) */
3349                 rc = emulate_grp9(ctxt, ops);
3350                 if (rc != X86EMUL_CONTINUE)
3351                         goto done;
3352                 break;
3353         default:
3354                 goto cannot_emulate;
3355         }
3356         goto writeback;
3357
3358 cannot_emulate:
3359         DPRINTF("Cannot emulate %02x\n", c->b);
3360         return -1;
3361 }