arch/x86/kernel/smpboot.c

   1  /*
   2  *      x86 SMP booting functions
   3  *
   4  *      (c) 1995 Alan Cox, Building #3 <alan@lxorguk.ukuu.org.uk>
   5  *      (c) 1998, 1999, 2000, 2009 Ingo Molnar <mingo@redhat.com>
   6  *      Copyright 2001 Andi Kleen, SuSE Labs.
   7  *
   8  *      Much of the core SMP work is based on previous work by Thomas Radke, to
   9  *      whom a great many thanks are extended.
  10  *
  11  *      Thanks to Intel for making available several different Pentium,
  12  *      Pentium Pro and Pentium-II/Xeon MP machines.
  13  *      Original development of Linux SMP code supported by Caldera.
  14  *
  15  *      This code is released under the GNU General Public License version 2 or
  16  *      later.
  17  *
  18  *      Fixes
  19  *              Felix Koop      :       NR_CPUS used properly
  20  *              Jose Renau      :       Handle single CPU case.
  21  *              Alan Cox        :       By repeated request 8) - Total BogoMIPS report.
  22  *              Greg Wright     :       Fix for kernel stacks panic.
  23  *              Erich Boleyn    :       MP v1.4 and additional changes.
  24  *      Matthias Sattler        :       Changes for 2.1 kernel map.
  25  *      Michel Lespinasse       :       Changes for 2.1 kernel map.
  26  *      Michael Chastain        :       Change trampoline.S to gnu as.
  27  *              Alan Cox        :       Dumb bug: 'B' step PPro's are fine
  28  *              Ingo Molnar     :       Added APIC timers, based on code
  29  *                                      from Jose Renau
  30  *              Ingo Molnar     :       various cleanups and rewrites
  31  *              Tigran Aivazian :       fixed "0.00 in /proc/uptime on SMP" bug.
  32  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs
  33  *      Andi Kleen              :       Changed for SMP boot into long mode.
  34  *              Martin J. Bligh :       Added support for multi-quad systems
  35  *              Dave Jones      :       Report invalid combinations of Athlon CPUs.
  36  *              Rusty Russell   :       Hacked into shape for new "hotplug" boot process.
  37  *      Andi Kleen              :       Converted to new state machine.
  38  *      Ashok Raj               :       CPU hotplug support
  39  *      Glauber Costa           :       i386 and x86_64 integration
  40  */
  41
  42 #define pr_fmt(fmt) KBUILD_MODNAME ": " fmt
  43
  44 #include <linux/init.h>
  45 #include <linux/smp.h>
  46 #include <linux/module.h>
  47 #include <linux/sched.h>
  48 #include <linux/percpu.h>
  49 #include <linux/bootmem.h>
  50 #include <linux/err.h>
  51 #include <linux/nmi.h>
  52 #include <linux/tboot.h>
  53 #include <linux/stackprotector.h>
  54 #include <linux/gfp.h>
  55 #include <linux/cpuidle.h>
  56
  57 #include <asm/acpi.h>
  58 #include <asm/desc.h>
  59 #include <asm/nmi.h>
  60 #include <asm/irq.h>
  61 #include <asm/idle.h>
  62 #include <asm/realmode.h>
  63 #include <asm/cpu.h>
  64 #include <asm/numa.h>
  65 #include <asm/pgtable.h>
  66 #include <asm/tlbflush.h>
  67 #include <asm/mtrr.h>
  68 #include <asm/mwait.h>
  69 #include <asm/apic.h>
  70 #include <asm/io_apic.h>
  71 #include <asm/i387.h>
  72 #include <asm/fpu-internal.h>
  73 #include <asm/setup.h>
  74 #include <asm/uv/uv.h>
  75 #include <linux/mc146818rtc.h>
  76 #include <asm/smpboot_hooks.h>
  77 #include <asm/i8259.h>
  78 #include <asm/realmode.h>
  79 #include <asm/misc.h>
  80
  81 /* State of each CPU */
  82 DEFINE_PER_CPU(int, cpu_state) = { 0 };
  83
  84 /* Number of siblings per CPU package */
  85 int smp_num_siblings = 1;
  86 EXPORT_SYMBOL(smp_num_siblings);
  87
  88 /* Last level cache ID of each logical CPU */
  89 DEFINE_PER_CPU_READ_MOSTLY(u16, cpu_llc_id) = BAD_APICID;
  90
  91 /* representing HT siblings of each logical CPU */
  92 DEFINE_PER_CPU_READ_MOSTLY(cpumask_var_t, cpu_sibling_map);
  93 EXPORT_PER_CPU_SYMBOL(cpu_sibling_map);
  94
  95 /* representing HT and core siblings of each logical CPU */
  96 DEFINE_PER_CPU_READ_MOSTLY(cpumask_var_t, cpu_core_map);
  97 EXPORT_PER_CPU_SYMBOL(cpu_core_map);
  98
  99 DEFINE_PER_CPU_READ_MOSTLY(cpumask_var_t, cpu_llc_shared_map);
 100
 101 /* Per CPU bogomips and other parameters */
 102 DEFINE_PER_CPU_SHARED_ALIGNED(struct cpuinfo_x86, cpu_info);
 103 EXPORT_PER_CPU_SYMBOL(cpu_info);
 104
 105 atomic_t init_deasserted;
 106
 107 /*
 108  * Report back to the Boot Processor during boot time or to the caller processor
 109  * during CPU online.
 110  */
 111 static void smp_callin(void)
 112 {
 113         int cpuid, phys_id;
 114         unsigned long timeout;
 115
 116         /*
 117          * If waken up by an INIT in an 82489DX configuration
 118          * we may get here before an INIT-deassert IPI reaches
 119          * our local APIC.  We have to wait for the IPI or we'll
 120          * lock up on an APIC access.
 121          *
 122          * Since CPU0 is not wakened up by INIT, it doesn't wait for the IPI.
 123          */
 124         cpuid = smp_processor_id();
 125         if (apic->wait_for_init_deassert && cpuid)
 126                 while (!atomic_read(&init_deasserted))
 127                         cpu_relax();
 128
 129         /*
 130          * (This works even if the APIC is not enabled.)
 131          */
 132         phys_id = read_apic_id();
 133         if (cpumask_test_cpu(cpuid, cpu_callin_mask)) {
 134                 panic("%s: phys CPU#%d, CPU#%d already present??\n", __func__,
 135                                         phys_id, cpuid);
 136         }
 137         pr_debug("CPU#%d (phys ID: %d) waiting for CALLOUT\n", cpuid, phys_id);
 138
 139         /*
 140          * STARTUP IPIs are fragile beasts as they might sometimes
 141          * trigger some glue motherboard logic. Complete APIC bus
 142          * silence for 1 second, this overestimates the time the
 143          * boot CPU is spending to send the up to 2 STARTUP IPIs
 144          * by a factor of two. This should be enough.
 145          */
 146
 147         /*
 148          * Waiting 2s total for startup (udelay is not yet working)
 149          */
 150         timeout = jiffies + 2*HZ;
 151         while (time_before(jiffies, timeout)) {
 152                 /*
 153                  * Has the boot CPU finished it's STARTUP sequence?
 154                  */
 155                 if (cpumask_test_cpu(cpuid, cpu_callout_mask))
 156                         break;
 157                 cpu_relax();
 158         }
 159
 160         if (!time_before(jiffies, timeout)) {
 161                 panic("%s: CPU%d started up but did not get a callout!\n",
 162                       __func__, cpuid);
 163         }
 164
 165         /*
 166          * the boot CPU has finished the init stage and is spinning
 167          * on callin_map until we finish. We are free to set up this
 168          * CPU, first the APIC. (this is probably redundant on most
 169          * boards)
 170          */
 171
 172         pr_debug("CALLIN, before setup_local_APIC()\n");
 173         if (apic->smp_callin_clear_local_apic)
 174                 apic->smp_callin_clear_local_apic();
 175         setup_local_APIC();
 176         end_local_APIC_setup();
 177
 178         /*
 179          * Need to setup vector mappings before we enable interrupts.
 180          */
 181         setup_vector_irq(smp_processor_id());
 182
 183         /*
 184          * Save our processor parameters. Note: this information
 185          * is needed for clock calibration.
 186          */
 187         smp_store_cpu_info(cpuid);
 188
 189         /*
 190          * Get our bogomips.
 191          * Update loops_per_jiffy in cpu_data. Previous call to
 192          * smp_store_cpu_info() stored a value that is close but not as
 193          * accurate as the value just calculated.
 194          */
 195         calibrate_delay();
 196         cpu_data(cpuid).loops_per_jiffy = loops_per_jiffy;
 197         pr_debug("Stack at about %p\n", &cpuid);
 198
 199         /*
 200          * This must be done before setting cpu_online_mask
 201          * or calling notify_cpu_starting.
 202          */
 203         set_cpu_sibling_map(raw_smp_processor_id());
 204         wmb();
 205
 206         notify_cpu_starting(cpuid);
 207
 208         /*
 209          * Allow the master to continue.
 210          */
 211         cpumask_set_cpu(cpuid, cpu_callin_mask);
 212 }
 213
 214 static int cpu0_logical_apicid;
 215 static int enable_start_cpu0;
 216 /*
 217  * Activate a secondary processor.
 218  */
 219 static void notrace start_secondary(void *unused)
 220 {
 221         /*
 222          * Don't put *anything* before cpu_init(), SMP booting is too
 223          * fragile that we want to limit the things done here to the
 224          * most necessary things.
 225          */
 226         cpu_init();
 227         x86_cpuinit.early_percpu_clock_init();
 228         preempt_disable();
 229         smp_callin();
 230
 231         enable_start_cpu0 = 0;
 232
 233 #ifdef CONFIG_X86_32
 234         /* switch away from the initial page table */
 235         load_cr3(swapper_pg_dir);
 236         __flush_tlb_all();
 237 #endif
 238
 239         /* otherwise gcc will move up smp_processor_id before the cpu_init */
 240         barrier();
 241         /*
 242          * Check TSC synchronization with the BP:
 243          */
 244         check_tsc_sync_target();
 245
 246         /*
 247          * Enable the espfix hack for this CPU
 248          */
 249 #ifdef CONFIG_X86_ESPFIX64
 250         init_espfix_ap();
 251 #endif
 252
 253         /*
 254          * We need to hold vector_lock so there the set of online cpus
 255          * does not change while we are assigning vectors to cpus.  Holding
 256          * this lock ensures we don't half assign or remove an irq from a cpu.
 257          */
 258         lock_vector_lock();
 259         set_cpu_online(smp_processor_id(), true);
 260         unlock_vector_lock();
 261         per_cpu(cpu_state, smp_processor_id()) = CPU_ONLINE;
 262         x86_platform.nmi_init();
 263
 264         /* enable local interrupts */
 265         local_irq_enable();
 266
 267         /* to prevent fake stack check failure in clock setup */
 268         boot_init_stack_canary();
 269
 270         x86_cpuinit.setup_percpu_clockev();
 271
 272         wmb();
 273         cpu_startup_entry(CPUHP_ONLINE);
 274 }
 275
 276 void __init smp_store_boot_cpu_info(void)
 277 {
 278         int id = 0; /* CPU 0 */
 279         struct cpuinfo_x86 *c = &cpu_data(id);
 280
 281         *c = boot_cpu_data;
 282         c->cpu_index = id;
 283 }
 284
 285 /*
 286  * The bootstrap kernel entry code has set these up. Save them for
 287  * a given CPU
 288  */
 289 void smp_store_cpu_info(int id)
 290 {
 291         struct cpuinfo_x86 *c = &cpu_data(id);
 292
 293         *c = boot_cpu_data;
 294         c->cpu_index = id;
 295         /*
 296          * During boot time, CPU0 has this setup already. Save the info when
 297          * bringing up AP or offlined CPU0.
 298          */
 299         identify_secondary_cpu(c);
 300 }
 301
 302 static bool
 303 topology_sane(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o, const char *name)
 304 {
 305         int cpu1 = c->cpu_index, cpu2 = o->cpu_index;
 306
 307         return !WARN_ONCE(cpu_to_node(cpu1) != cpu_to_node(cpu2),
 308                 "sched: CPU #%d's %s-sibling CPU #%d is not on the same node! "
 309                 "[node: %d != %d]. Ignoring dependency.\n",
 310                 cpu1, name, cpu2, cpu_to_node(cpu1), cpu_to_node(cpu2));
 311 }
 312
 313 #define link_mask(_m, c1, c2)                                           \
 314 do {                                                                    \
 315         cpumask_set_cpu((c1), cpu_##_m##_mask(c2));                     \
 316         cpumask_set_cpu((c2), cpu_##_m##_mask(c1));                     \
 317 } while (0)
 318
 319 static bool match_smt(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o)
 320 {
 321         if (cpu_has_topoext) {
 322                 int cpu1 = c->cpu_index, cpu2 = o->cpu_index;
 323
 324                 if (c->phys_proc_id == o->phys_proc_id &&
 325                     per_cpu(cpu_llc_id, cpu1) == per_cpu(cpu_llc_id, cpu2) &&
 326                     c->compute_unit_id == o->compute_unit_id)
 327                         return topology_sane(c, o, "smt");
 328
 329         } else if (c->phys_proc_id == o->phys_proc_id &&
 330                    c->cpu_core_id == o->cpu_core_id) {
 331                 return topology_sane(c, o, "smt");
 332         }
 333
 334         return false;
 335 }
 336
 337 static bool match_llc(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o)
 338 {
 339         int cpu1 = c->cpu_index, cpu2 = o->cpu_index;
 340
 341         if (per_cpu(cpu_llc_id, cpu1) != BAD_APICID &&
 342             per_cpu(cpu_llc_id, cpu1) == per_cpu(cpu_llc_id, cpu2))
 343                 return topology_sane(c, o, "llc");
 344
 345         return false;
 346 }
 347
 348 static bool match_mc(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o)
 349 {
 350         if (c->phys_proc_id == o->phys_proc_id) {
 351                 if (cpu_has(c, X86_FEATURE_AMD_DCM))
 352                         return true;
 353
 354                 return topology_sane(c, o, "mc");
 355         }
 356         return false;
 357 }
 358
 359 void set_cpu_sibling_map(int cpu)
 360 {
 361         bool has_smt = smp_num_siblings > 1;
 362         bool has_mp = has_smt || boot_cpu_data.x86_max_cores > 1;
 363         struct cpuinfo_x86 *c = &cpu_data(cpu);
 364         struct cpuinfo_x86 *o;
 365         int i;
 366
 367         cpumask_set_cpu(cpu, cpu_sibling_setup_mask);
 368
 369         if (!has_mp) {
 370                 cpumask_set_cpu(cpu, cpu_sibling_mask(cpu));
 371                 cpumask_set_cpu(cpu, cpu_llc_shared_mask(cpu));
 372                 cpumask_set_cpu(cpu, cpu_core_mask(cpu));
 373                 c->booted_cores = 1;
 374                 return;
 375         }
 376
 377         for_each_cpu(i, cpu_sibling_setup_mask) {
 378                 o = &cpu_data(i);
 379
 380                 if ((i == cpu) || (has_smt && match_smt(c, o)))
 381                         link_mask(sibling, cpu, i);
 382
 383                 if ((i == cpu) || (has_mp && match_llc(c, o)))
 384                         link_mask(llc_shared, cpu, i);
 385
 386         }
 387
 388         /*
 389          * This needs a separate iteration over the cpus because we rely on all
 390          * cpu_sibling_mask links to be set-up.
 391          */
 392         for_each_cpu(i, cpu_sibling_setup_mask) {
 393                 o = &cpu_data(i);
 394
 395                 if ((i == cpu) || (has_mp && match_mc(c, o))) {
 396                         link_mask(core, cpu, i);
 397
 398                         /*
 399                          *  Does this new cpu bringup a new core?
 400                          */
 401                         if (cpumask_weight(cpu_sibling_mask(cpu)) == 1) {
 402                                 /*
 403                                  * for each core in package, increment
 404                                  * the booted_cores for this new cpu
 405                                  */
 406                                 if (cpumask_first(cpu_sibling_mask(i)) == i)
 407                                         c->booted_cores++;
 408                                 /*
 409                                  * increment the core count for all
 410                                  * the other cpus in this package
 411                                  */
 412                                 if (i != cpu)
 413                                         cpu_data(i).booted_cores++;
 414                         } else if (i != cpu && !c->booted_cores)
 415                                 c->booted_cores = cpu_data(i).booted_cores;
 416                 }
 417         }
 418 }
 419
 420 /* maps the cpu to the sched domain representing multi-core */
 421 const struct cpumask *cpu_coregroup_mask(int cpu)
 422 {
 423         return cpu_llc_shared_mask(cpu);
 424 }
 425
 426 static void impress_friends(void)
 427 {
 428         int cpu;
 429         unsigned long bogosum = 0;
 430         /*
 431          * Allow the user to impress friends.
 432          */
 433         pr_debug("Before bogomips\n");
 434         for_each_possible_cpu(cpu)
 435                 if (cpumask_test_cpu(cpu, cpu_callout_mask))
 436                         bogosum += cpu_data(cpu).loops_per_jiffy;
 437         pr_info("Total of %d processors activated (%lu.%02lu BogoMIPS)\n",
 438                 num_online_cpus(),
 439                 bogosum/(500000/HZ),
 440                 (bogosum/(5000/HZ))%100);
 441
 442         pr_debug("Before bogocount - setting activated=1\n");
 443 }
 444
 445 void __inquire_remote_apic(int apicid)
 446 {
 447         unsigned i, regs[] = { APIC_ID >> 4, APIC_LVR >> 4, APIC_SPIV >> 4 };
 448         const char * const names[] = { "ID", "VERSION", "SPIV" };
 449         int timeout;
 450         u32 status;
 451
 452         pr_info("Inquiring remote APIC 0x%x...\n", apicid);
 453
 454         for (i = 0; i < ARRAY_SIZE(regs); i++) {
 455                 pr_info("... APIC 0x%x %s: ", apicid, names[i]);
 456
 457                 /*
 458                  * Wait for idle.
 459                  */
 460                 status = safe_apic_wait_icr_idle();
 461                 if (status)
 462                         pr_cont("a previous APIC delivery may have failed\n");
 463
 464                 apic_icr_write(APIC_DM_REMRD | regs[i], apicid);
 465
 466                 timeout = 0;
 467                 do {
 468                         udelay(100);
 469                         status = apic_read(APIC_ICR) & APIC_ICR_RR_MASK;
 470                 } while (status == APIC_ICR_RR_INPROG && timeout++ < 1000);
 471
 472                 switch (status) {
 473                 case APIC_ICR_RR_VALID:
 474                         status = apic_read(APIC_RRR);
 475                         pr_cont("%08x\n", status);
 476                         break;
 477                 default:
 478                         pr_cont("failed\n");
 479                 }
 480         }
 481 }
 482
 483 /*
 484  * Poke the other CPU in the eye via NMI to wake it up. Remember that the normal
 485  * INIT, INIT, STARTUP sequence will reset the chip hard for us, and this
 486  * won't ... remember to clear down the APIC, etc later.
 487  */
 488 int
 489 wakeup_secondary_cpu_via_nmi(int apicid, unsigned long start_eip)
 490 {
 491         unsigned long send_status, accept_status = 0;
 492         int maxlvt;
 493
 494         /* Target chip */
 495         /* Boot on the stack */
 496         /* Kick the second */
 497         apic_icr_write(APIC_DM_NMI | apic->dest_logical, apicid);
 498
 499         pr_debug("Waiting for send to finish...\n");
 500         send_status = safe_apic_wait_icr_idle();
 501
 502         /*
 503          * Give the other CPU some time to accept the IPI.
 504          */
 505         udelay(200);
 506         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid])) {
 507                 maxlvt = lapic_get_maxlvt();
 508                 if (maxlvt > 3)                 /* Due to the Pentium erratum 3AP.  */
 509                         apic_write(APIC_ESR, 0);
 510                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 511         }
 512         pr_debug("NMI sent\n");
 513
 514         if (send_status)
 515                 pr_err("APIC never delivered???\n");
 516         if (accept_status)
 517                 pr_err("APIC delivery error (%lx)\n", accept_status);
 518
 519         return (send_status | accept_status);
 520 }
 521
 522 static int
 523 wakeup_secondary_cpu_via_init(int phys_apicid, unsigned long start_eip)
 524 {
 525         unsigned long send_status, accept_status = 0;
 526         int maxlvt, num_starts, j;
 527
 528         maxlvt = lapic_get_maxlvt();
 529
 530         /*
 531          * Be paranoid about clearing APIC errors.
 532          */
 533         if (APIC_INTEGRATED(apic_version[phys_apicid])) {
 534                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 535                         apic_write(APIC_ESR, 0);
 536                 apic_read(APIC_ESR);
 537         }
 538
 539         pr_debug("Asserting INIT\n");
 540
 541         /*
 542          * Turn INIT on target chip
 543          */
 544         /*
 545          * Send IPI
 546          */
 547         apic_icr_write(APIC_INT_LEVELTRIG | APIC_INT_ASSERT | APIC_DM_INIT,
 548                        phys_apicid);
 549
 550         pr_debug("Waiting for send to finish...\n");
 551         send_status = safe_apic_wait_icr_idle();
 552
 553         mdelay(10);
 554
 555         pr_debug("Deasserting INIT\n");
 556
 557         /* Target chip */
 558         /* Send IPI */
 559         apic_icr_write(APIC_INT_LEVELTRIG | APIC_DM_INIT, phys_apicid);
 560
 561         pr_debug("Waiting for send to finish...\n");
 562         send_status = safe_apic_wait_icr_idle();
 563
 564         mb();
 565         atomic_set(&init_deasserted, 1);
 566
 567         /*
 568          * Should we send STARTUP IPIs ?
 569          *
 570          * Determine this based on the APIC version.
 571          * If we don't have an integrated APIC, don't send the STARTUP IPIs.
 572          */
 573         if (APIC_INTEGRATED(apic_version[phys_apicid]))
 574                 num_starts = 2;
 575         else
 576                 num_starts = 0;
 577
 578         /*
 579          * Paravirt / VMI wants a startup IPI hook here to set up the
 580          * target processor state.
 581          */
 582         startup_ipi_hook(phys_apicid, (unsigned long) start_secondary,
 583                          stack_start);
 584
 585         /*
 586          * Run STARTUP IPI loop.
 587          */
 588         pr_debug("#startup loops: %d\n", num_starts);
 589
 590         for (j = 1; j <= num_starts; j++) {
 591                 pr_debug("Sending STARTUP #%d\n", j);
 592                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 593                         apic_write(APIC_ESR, 0);
 594                 apic_read(APIC_ESR);
 595                 pr_debug("After apic_write\n");
 596
 597                 /*
 598                  * STARTUP IPI
 599                  */
 600
 601                 /* Target chip */
 602                 /* Boot on the stack */
 603                 /* Kick the second */
 604                 apic_icr_write(APIC_DM_STARTUP | (start_eip >> 12),
 605                                phys_apicid);
 606
 607                 /*
 608                  * Give the other CPU some time to accept the IPI.
 609                  */
 610                 udelay(300);
 611
 612                 pr_debug("Startup point 1\n");
 613
 614                 pr_debug("Waiting for send to finish...\n");
 615                 send_status = safe_apic_wait_icr_idle();
 616
 617                 /*
 618                  * Give the other CPU some time to accept the IPI.
 619                  */
 620                 udelay(200);
 621                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 622                         apic_write(APIC_ESR, 0);
 623                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 624                 if (send_status || accept_status)
 625                         break;
 626         }
 627         pr_debug("After Startup\n");
 628
 629         if (send_status)
 630                 pr_err("APIC never delivered???\n");
 631         if (accept_status)
 632                 pr_err("APIC delivery error (%lx)\n", accept_status);
 633
 634         return (send_status | accept_status);
 635 }
 636
 637 void smp_announce(void)
 638 {
 639         int num_nodes = num_online_nodes();
 640
 641         printk(KERN_INFO "x86: Booted up %d node%s, %d CPUs\n",
 642                num_nodes, (num_nodes > 1 ? "s" : ""), num_online_cpus());
 643 }
 644
 645 /* reduce the number of lines printed when booting a large cpu count system */
 646 static void announce_cpu(int cpu, int apicid)
 647 {
 648         static int current_node = -1;
 649         int node = early_cpu_to_node(cpu);
 650         static int width, node_width;
 651
 652         if (!width)
 653                 width = num_digits(num_possible_cpus()) + 1; /* + '#' sign */
 654
 655         if (!node_width)
 656                 node_width = num_digits(num_possible_nodes()) + 1; /* + '#' */
 657
 658         if (cpu == 1)
 659                 printk(KERN_INFO "x86: Booting SMP configuration:\n");
 660
 661         if (system_state == SYSTEM_BOOTING) {
 662                 if (node != current_node) {
 663                         if (current_node > (-1))
 664                                 pr_cont("\n");
 665                         current_node = node;
 666
 667                         printk(KERN_INFO ".... node %*s#%d, CPUs:  ",
 668                                node_width - num_digits(node), " ", node);
 669                 }
 670
 671                 /* Add padding for the BSP */
 672                 if (cpu == 1)
 673                         pr_cont("%*s", width + 1, " ");
 674
 675                 pr_cont("%*s#%d", width - num_digits(cpu), " ", cpu);
 676
 677         } else
 678                 pr_info("Booting Node %d Processor %d APIC 0x%x\n",
 679                         node, cpu, apicid);
 680 }
 681
 682 static int wakeup_cpu0_nmi(unsigned int cmd, struct pt_regs *regs)
 683 {
 684         int cpu;
 685
 686         cpu = smp_processor_id();
 687         if (cpu == 0 && !cpu_online(cpu) && enable_start_cpu0)
 688                 return NMI_HANDLED;
 689
 690         return NMI_DONE;
 691 }
 692
 693 /*
 694  * Wake up AP by INIT, INIT, STARTUP sequence.
 695  *
 696  * Instead of waiting for STARTUP after INITs, BSP will execute the BIOS
 697  * boot-strap code which is not a desired behavior for waking up BSP. To
 698  * void the boot-strap code, wake up CPU0 by NMI instead.
 699  *
 700  * This works to wake up soft offlined CPU0 only. If CPU0 is hard offlined
 701  * (i.e. physically hot removed and then hot added), NMI won't wake it up.
 702  * We'll change this code in the future to wake up hard offlined CPU0 if
 703  * real platform and request are available.
 704  */
 705 static int
 706 wakeup_cpu_via_init_nmi(int cpu, unsigned long start_ip, int apicid,
 707                int *cpu0_nmi_registered)
 708 {
 709         int id;
 710         int boot_error;
 711
 712         preempt_disable();
 713
 714         /*
 715          * Wake up AP by INIT, INIT, STARTUP sequence.
 716          */
 717         if (cpu) {
 718                 boot_error = wakeup_secondary_cpu_via_init(apicid, start_ip);
 719                 goto out;
 720         }
 721
 722         /*
 723          * Wake up BSP by nmi.
 724          *
 725          * Register a NMI handler to help wake up CPU0.
 726          */
 727         boot_error = register_nmi_handler(NMI_LOCAL,
 728                                           wakeup_cpu0_nmi, 0, "wake_cpu0");
 729
 730         if (!boot_error) {
 731                 enable_start_cpu0 = 1;
 732                 *cpu0_nmi_registered = 1;
 733                 if (apic->dest_logical == APIC_DEST_LOGICAL)
 734                         id = cpu0_logical_apicid;
 735                 else
 736                         id = apicid;
 737                 boot_error = wakeup_secondary_cpu_via_nmi(id, start_ip);
 738         }
 739
 740 out:
 741         preempt_enable();
 742
 743         return boot_error;
 744 }
 745
 746 /*
 747  * NOTE - on most systems this is a PHYSICAL apic ID, but on multiquad
 748  * (ie clustered apic addressing mode), this is a LOGICAL apic ID.
 749  * Returns zero if CPU booted OK, else error code from
 750  * ->wakeup_secondary_cpu.
 751  */
 752 static int do_boot_cpu(int apicid, int cpu, struct task_struct *idle)
 753 {
 754         volatile u32 *trampoline_status =
 755                 (volatile u32 *) __va(real_mode_header->trampoline_status);
 756         /* start_ip had better be page-aligned! */
 757         unsigned long start_ip = real_mode_header->trampoline_start;
 758
 759         unsigned long boot_error = 0;
 760         int timeout;
 761         int cpu0_nmi_registered = 0;
 762
 763         /* Just in case we booted with a single CPU. */
 764         alternatives_enable_smp();
 765
 766         idle->thread.sp = (unsigned long) (((struct pt_regs *)
 767                           (THREAD_SIZE +  task_stack_page(idle))) - 1);
 768         per_cpu(current_task, cpu) = idle;
 769
 770 #ifdef CONFIG_X86_32
 771         /* Stack for startup_32 can be just as for start_secondary onwards */
 772         irq_ctx_init(cpu);
 773 #else
 774         clear_tsk_thread_flag(idle, TIF_FORK);
 775         initial_gs = per_cpu_offset(cpu);
 776 #endif
 777         per_cpu(kernel_stack, cpu) =
 778                 (unsigned long)task_stack_page(idle) -
 779                 KERNEL_STACK_OFFSET + THREAD_SIZE;
 780         early_gdt_descr.address = (unsigned long)get_cpu_gdt_table(cpu);
 781         initial_code = (unsigned long)start_secondary;
 782         stack_start  = idle->thread.sp;
 783
 784         /* So we see what's up */
 785         announce_cpu(cpu, apicid);
 786
 787         /*
 788          * This grunge runs the startup process for
 789          * the targeted processor.
 790          */
 791
 792         atomic_set(&init_deasserted, 0);
 793
 794         if (get_uv_system_type() != UV_NON_UNIQUE_APIC) {
 795
 796                 pr_debug("Setting warm reset code and vector.\n");
 797
 798                 smpboot_setup_warm_reset_vector(start_ip);
 799                 /*
 800                  * Be paranoid about clearing APIC errors.
 801                 */
 802                 if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid])) {
 803                         apic_write(APIC_ESR, 0);
 804                         apic_read(APIC_ESR);
 805                 }
 806         }
 807
 808         /*
 809          * Wake up a CPU in difference cases:
 810          * - Use the method in the APIC driver if it's defined
 811          * Otherwise,
 812          * - Use an INIT boot APIC message for APs or NMI for BSP.
 813          */
 814         if (apic->wakeup_secondary_cpu)
 815                 boot_error = apic->wakeup_secondary_cpu(apicid, start_ip);
 816         else
 817                 boot_error = wakeup_cpu_via_init_nmi(cpu, start_ip, apicid,
 818                                                      &cpu0_nmi_registered);
 819
 820         if (!boot_error) {
 821                 /*
 822                  * allow APs to start initializing.
 823                  */
 824                 pr_debug("Before Callout %d\n", cpu);
 825                 cpumask_set_cpu(cpu, cpu_callout_mask);
 826                 pr_debug("After Callout %d\n", cpu);
 827
 828                 /*
 829                  * Wait 5s total for a response
 830                  */
 831                 for (timeout = 0; timeout < 50000; timeout++) {
 832                         if (cpumask_test_cpu(cpu, cpu_callin_mask))
 833                                 break;  /* It has booted */
 834                         udelay(100);
 835                         /*
 836                          * Allow other tasks to run while we wait for the
 837                          * AP to come online. This also gives a chance
 838                          * for the MTRR work(triggered by the AP coming online)
 839                          * to be completed in the stop machine context.
 840                          */
 841                         schedule();
 842                 }
 843
 844                 if (cpumask_test_cpu(cpu, cpu_callin_mask)) {
 845                         print_cpu_msr(&cpu_data(cpu));
 846                         pr_debug("CPU%d: has booted.\n", cpu);
 847                 } else {
 848                         boot_error = 1;
 849                         if (*trampoline_status == 0xA5A5A5A5)
 850                                 /* trampoline started but...? */
 851                                 pr_err("CPU%d: Stuck ??\n", cpu);
 852                         else
 853                                 /* trampoline code not run */
 854                                 pr_err("CPU%d: Not responding\n", cpu);
 855                         if (apic->inquire_remote_apic)
 856                                 apic->inquire_remote_apic(apicid);
 857                 }
 858         }
 859
 860         if (boot_error) {
 861                 /* Try to put things back the way they were before ... */
 862                 numa_remove_cpu(cpu); /* was set by numa_add_cpu */
 863
 864                 /* was set by do_boot_cpu() */
 865                 cpumask_clear_cpu(cpu, cpu_callout_mask);
 866
 867                 /* was set by cpu_init() */
 868                 cpumask_clear_cpu(cpu, cpu_initialized_mask);
 869
 870                 set_cpu_present(cpu, false);
 871                 per_cpu(x86_cpu_to_apicid, cpu) = BAD_APICID;
 872         }
 873
 874         /* mark "stuck" area as not stuck */
 875         *trampoline_status = 0;
 876
 877         if (get_uv_system_type() != UV_NON_UNIQUE_APIC) {
 878                 /*
 879                  * Cleanup possible dangling ends...
 880                  */
 881                 smpboot_restore_warm_reset_vector();
 882         }
 883         /*
 884          * Clean up the nmi handler. Do this after the callin and callout sync
 885          * to avoid impact of possible long unregister time.
 886          */
 887         if (cpu0_nmi_registered)
 888                 unregister_nmi_handler(NMI_LOCAL, "wake_cpu0");
 889
 890         return boot_error;
 891 }
 892
 893 int native_cpu_up(unsigned int cpu, struct task_struct *tidle)
 894 {
 895         int apicid = apic->cpu_present_to_apicid(cpu);
 896         unsigned long flags;
 897         int err;
 898
 899         WARN_ON(irqs_disabled());
 900
 901         pr_debug("++++++++++++++++++++=_---CPU UP  %u\n", cpu);
 902
 903         if (apicid == BAD_APICID ||
 904             !physid_isset(apicid, phys_cpu_present_map) ||
 905             !apic->apic_id_valid(apicid)) {
 906                 pr_err("%s: bad cpu %d\n", __func__, cpu);
 907                 return -EINVAL;
 908         }
 909
 910         /*
 911          * Already booted CPU?
 912          */
 913         if (cpumask_test_cpu(cpu, cpu_callin_mask)) {
 914                 pr_debug("do_boot_cpu %d Already started\n", cpu);
 915                 return -ENOSYS;
 916         }
 917
 918         /*
 919          * Save current MTRR state in case it was changed since early boot
 920          * (e.g. by the ACPI SMI) to initialize new CPUs with MTRRs in sync:
 921          */
 922         mtrr_save_state();
 923
 924         per_cpu(cpu_state, cpu) = CPU_UP_PREPARE;
 925
 926         /* the FPU context is blank, nobody can own it */
 927         __cpu_disable_lazy_restore(cpu);
 928
 929         err = do_boot_cpu(apicid, cpu, tidle);
 930         if (err) {
 931                 pr_debug("do_boot_cpu failed %d\n", err);
 932                 return -EIO;
 933         }
 934
 935         /*
 936          * Check TSC synchronization with the AP (keep irqs disabled
 937          * while doing so):
 938          */
 939         local_irq_save(flags);
 940         check_tsc_sync_source(cpu);
 941         local_irq_restore(flags);
 942
 943         while (!cpu_online(cpu)) {
 944                 cpu_relax();
 945                 touch_nmi_watchdog();
 946         }
 947
 948         return 0;
 949 }
 950
 951 /**
 952  * arch_disable_smp_support() - disables SMP support for x86 at runtime
 953  */
 954 void arch_disable_smp_support(void)
 955 {
 956         disable_ioapic_support();
 957 }
 958
 959 /*
 960  * Fall back to non SMP mode after errors.
 961  *
 962  * RED-PEN audit/test this more. I bet there is more state messed up here.
 963  */
 964 static __init void disable_smp(void)
 965 {
 966         init_cpu_present(cpumask_of(0));
 967         init_cpu_possible(cpumask_of(0));
 968         smpboot_clear_io_apic_irqs();
 969
 970         if (smp_found_config)
 971                 physid_set_mask_of_physid(boot_cpu_physical_apicid, &phys_cpu_present_map);
 972         else
 973                 physid_set_mask_of_physid(0, &phys_cpu_present_map);
 974         cpumask_set_cpu(0, cpu_sibling_mask(0));
 975         cpumask_set_cpu(0, cpu_core_mask(0));
 976 }
 977
 978 /*
 979  * Various sanity checks.
 980  */
 981 static int __init smp_sanity_check(unsigned max_cpus)
 982 {
 983         preempt_disable();
 984
 985 #if !defined(CONFIG_X86_BIGSMP) && defined(CONFIG_X86_32)
 986         if (def_to_bigsmp && nr_cpu_ids > 8) {
 987                 unsigned int cpu;
 988                 unsigned nr;
 989
 990                 pr_warn("More than 8 CPUs detected - skipping them\n"
 991                         "Use CONFIG_X86_BIGSMP\n");
 992
 993                 nr = 0;
 994                 for_each_present_cpu(cpu) {
 995                         if (nr >= 8)
 996                                 set_cpu_present(cpu, false);
 997                         nr++;
 998                 }
 999
1000                 nr = 0;
1001                 for_each_possible_cpu(cpu) {
1002                         if (nr >= 8)
1003                                 set_cpu_possible(cpu, false);
1004                         nr++;
1005                 }
1006
1007                 nr_cpu_ids = 8;
1008         }
1009 #endif
1010
1011         if (!physid_isset(hard_smp_processor_id(), phys_cpu_present_map)) {
1012                 pr_warn("weird, boot CPU (#%d) not listed by the BIOS\n",
1013                         hard_smp_processor_id());
1014
1015                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
1016         }
1017
1018         /*
1019          * If we couldn't find an SMP configuration at boot time,
1020          * get out of here now!
1021          */
1022         if (!smp_found_config && !acpi_lapic) {
1023                 preempt_enable();
1024                 pr_notice("SMP motherboard not detected\n");
1025                 disable_smp();
1026                 if (APIC_init_uniprocessor())
1027                         pr_notice("Local APIC not detected. Using dummy APIC emulation.\n");
1028                 return -1;
1029         }
1030
1031         /*
1032          * Should not be necessary because the MP table should list the boot
1033          * CPU too, but we do it for the sake of robustness anyway.
1034          */
1035         if (!apic->check_phys_apicid_present(boot_cpu_physical_apicid)) {
1036                 pr_notice("weird, boot CPU (#%d) not listed by the BIOS\n",
1037                           boot_cpu_physical_apicid);
1038                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
1039         }
1040         preempt_enable();
1041
1042         /*
1043          * If we couldn't find a local APIC, then get out of here now!
1044          */
1045         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid]) &&
1046             !cpu_has_apic) {
1047                 if (!disable_apic) {
1048                         pr_err("BIOS bug, local APIC #%d not detected!...\n",
1049                                 boot_cpu_physical_apicid);
1050                         pr_err("... forcing use of dummy APIC emulation (tell your hw vendor)\n");
1051                 }
1052                 smpboot_clear_io_apic();
1053                 disable_ioapic_support();
1054                 return -1;
1055         }
1056
1057         verify_local_APIC();
1058
1059         /*
1060          * If SMP should be disabled, then really disable it!
1061          */
1062         if (!max_cpus) {
1063                 pr_info("SMP mode deactivated\n");
1064                 smpboot_clear_io_apic();
1065
1066                 connect_bsp_APIC();
1067                 setup_local_APIC();
1068                 bsp_end_local_APIC_setup();
1069                 return -1;
1070         }
1071
1072         return 0;
1073 }
1074
1075 static void __init smp_cpu_index_default(void)
1076 {
1077         int i;
1078         struct cpuinfo_x86 *c;
1079
1080         for_each_possible_cpu(i) {
1081                 c = &cpu_data(i);
1082                 /* mark all to hotplug */
1083                 c->cpu_index = nr_cpu_ids;
1084         }
1085 }
1086
1087 /*
1088  * Prepare for SMP bootup.  The MP table or ACPI has been read
1089  * earlier.  Just do some sanity checking here and enable APIC mode.
1090  */
1091 void __init native_smp_prepare_cpus(unsigned int max_cpus)
1092 {
1093         unsigned int i;
1094
1095         preempt_disable();
1096         smp_cpu_index_default();
1097
1098         /*
1099          * Setup boot CPU information
1100          */
1101         smp_store_boot_cpu_info(); /* Final full version of the data */
1102         cpumask_copy(cpu_callin_mask, cpumask_of(0));
1103         mb();
1104
1105         current_thread_info()->cpu = 0;  /* needed? */
1106         for_each_possible_cpu(i) {
1107                 zalloc_cpumask_var(&per_cpu(cpu_sibling_map, i), GFP_KERNEL);
1108                 zalloc_cpumask_var(&per_cpu(cpu_core_map, i), GFP_KERNEL);
1109                 zalloc_cpumask_var(&per_cpu(cpu_llc_shared_map, i), GFP_KERNEL);
1110         }
1111         set_cpu_sibling_map(0);
1112
1113
1114         if (smp_sanity_check(max_cpus) < 0) {
1115                 pr_info("SMP disabled\n");
1116                 disable_smp();
1117                 goto out;
1118         }
1119
1120         default_setup_apic_routing();
1121
1122         preempt_disable();
1123         if (read_apic_id() != boot_cpu_physical_apicid) {
1124                 panic("Boot APIC ID in local APIC unexpected (%d vs %d)",
1125                      read_apic_id(), boot_cpu_physical_apicid);
1126                 /* Or can we switch back to PIC here? */
1127         }
1128         preempt_enable();
1129
1130         connect_bsp_APIC();
1131
1132         /*
1133          * Switch from PIC to APIC mode.
1134          */
1135         setup_local_APIC();
1136
1137         if (x2apic_mode)
1138                 cpu0_logical_apicid = apic_read(APIC_LDR);
1139         else
1140                 cpu0_logical_apicid = GET_APIC_LOGICAL_ID(apic_read(APIC_LDR));
1141
1142         /*
1143          * Enable IO APIC before setting up error vector
1144          */
1145         if (!skip_ioapic_setup && nr_ioapics)
1146                 enable_IO_APIC();
1147
1148         bsp_end_local_APIC_setup();
1149
1150         if (apic->setup_portio_remap)
1151                 apic->setup_portio_remap();
1152
1153         smpboot_setup_io_apic();
1154         /*
1155          * Set up local APIC timer on boot CPU.
1156          */
1157
1158         pr_info("CPU%d: ", 0);
1159         print_cpu_info(&cpu_data(0));
1160         x86_init.timers.setup_percpu_clockev();
1161
1162         if (is_uv_system())
1163                 uv_system_init();
1164
1165         set_mtrr_aps_delayed_init();
1166 out:
1167         preempt_enable();
1168 }
1169
1170 void arch_enable_nonboot_cpus_begin(void)
1171 {
1172         set_mtrr_aps_delayed_init();
1173 }
1174
1175 void arch_enable_nonboot_cpus_end(void)
1176 {
1177         mtrr_aps_init();
1178 }
1179
1180 /*
1181  * Early setup to make printk work.
1182  */
1183 void __init native_smp_prepare_boot_cpu(void)
1184 {
1185         int me = smp_processor_id();
1186         switch_to_new_gdt(me);
1187         /* already set me in cpu_online_mask in boot_cpu_init() */
1188         cpumask_set_cpu(me, cpu_callout_mask);
1189         per_cpu(cpu_state, me) = CPU_ONLINE;
1190 }
1191
1192 void __init native_smp_cpus_done(unsigned int max_cpus)
1193 {
1194         pr_debug("Boot done\n");
1195
1196         nmi_selftest();
1197         impress_friends();
1198 #ifdef CONFIG_X86_IO_APIC
1199         setup_ioapic_dest();
1200 #endif
1201         mtrr_aps_init();
1202 }
1203
1204 static int __initdata setup_possible_cpus = -1;
1205 static int __init _setup_possible_cpus(char *str)
1206 {
1207         get_option(&str, &setup_possible_cpus);
1208         return 0;
1209 }
1210 early_param("possible_cpus", _setup_possible_cpus);
1211
1212
1213 /*
1214  * cpu_possible_mask should be static, it cannot change as cpu's
1215  * are onlined, or offlined. The reason is per-cpu data-structures
1216  * are allocated by some modules at init time, and dont expect to
1217  * do this dynamically on cpu arrival/departure.
1218  * cpu_present_mask on the other hand can change dynamically.
1219  * In case when cpu_hotplug is not compiled, then we resort to current
1220  * behaviour, which is cpu_possible == cpu_present.
1221  * - Ashok Raj
1222  *
1223  * Three ways to find out the number of additional hotplug CPUs:
1224  * - If the BIOS specified disabled CPUs in ACPI/mptables use that.
1225  * - The user can overwrite it with possible_cpus=NUM
1226  * - Otherwise don't reserve additional CPUs.
1227  * We do this because additional CPUs waste a lot of memory.
1228  * -AK
1229  */
1230 __init void prefill_possible_map(void)
1231 {
1232         int i, possible;
1233
1234         /* no processor from mptable or madt */
1235         if (!num_processors)
1236                 num_processors = 1;
1237
1238         i = setup_max_cpus ?: 1;
1239         if (setup_possible_cpus == -1) {
1240                 possible = num_processors;
1241 #ifdef CONFIG_HOTPLUG_CPU
1242                 if (setup_max_cpus)
1243                         possible += disabled_cpus;
1244 #else
1245                 if (possible > i)
1246                         possible = i;
1247 #endif
1248         } else
1249                 possible = setup_possible_cpus;
1250
1251         total_cpus = max_t(int, possible, num_processors + disabled_cpus);
1252
1253         /* nr_cpu_ids could be reduced via nr_cpus= */
1254         if (possible > nr_cpu_ids) {
1255                 pr_warn("%d Processors exceeds NR_CPUS limit of %d\n",
1256                         possible, nr_cpu_ids);
1257                 possible = nr_cpu_ids;
1258         }
1259
1260 #ifdef CONFIG_HOTPLUG_CPU
1261         if (!setup_max_cpus)
1262 #endif
1263         if (possible > i) {
1264                 pr_warn("%d Processors exceeds max_cpus limit of %u\n",
1265                         possible, setup_max_cpus);
1266                 possible = i;
1267         }
1268
1269         pr_info("Allowing %d CPUs, %d hotplug CPUs\n",
1270                 possible, max_t(int, possible - num_processors, 0));
1271
1272         for (i = 0; i < possible; i++)
1273                 set_cpu_possible(i, true);
1274         for (; i < NR_CPUS; i++)
1275                 set_cpu_possible(i, false);
1276
1277         nr_cpu_ids = possible;
1278 }
1279
1280 #ifdef CONFIG_HOTPLUG_CPU
1281
1282 static void remove_siblinginfo(int cpu)
1283 {
1284         int sibling;
1285         struct cpuinfo_x86 *c = &cpu_data(cpu);
1286
1287         for_each_cpu(sibling, cpu_core_mask(cpu)) {
1288                 cpumask_clear_cpu(cpu, cpu_core_mask(sibling));
1289                 /*/
1290                  * last thread sibling in this cpu core going down
1291                  */
1292                 if (cpumask_weight(cpu_sibling_mask(cpu)) == 1)
1293                         cpu_data(sibling).booted_cores--;
1294         }
1295
1296         for_each_cpu(sibling, cpu_sibling_mask(cpu))
1297                 cpumask_clear_cpu(cpu, cpu_sibling_mask(sibling));
1298         cpumask_clear(cpu_sibling_mask(cpu));
1299         cpumask_clear(cpu_core_mask(cpu));
1300         c->phys_proc_id = 0;
1301         c->cpu_core_id = 0;
1302         cpumask_clear_cpu(cpu, cpu_sibling_setup_mask);
1303 }
1304
1305 static void __ref remove_cpu_from_maps(int cpu)
1306 {
1307         set_cpu_online(cpu, false);
1308         cpumask_clear_cpu(cpu, cpu_callout_mask);
1309         cpumask_clear_cpu(cpu, cpu_callin_mask);
1310         /* was set by cpu_init() */
1311         cpumask_clear_cpu(cpu, cpu_initialized_mask);
1312         numa_remove_cpu(cpu);
1313 }
1314
1315 void cpu_disable_common(void)
1316 {
1317         int cpu = smp_processor_id();
1318
1319         remove_siblinginfo(cpu);
1320
1321         /* It's now safe to remove this processor from the online map */
1322         lock_vector_lock();
1323         remove_cpu_from_maps(cpu);
1324         unlock_vector_lock();
1325         fixup_irqs();
1326 }
1327
1328 int native_cpu_disable(void)
1329 {
1330         int ret;
1331
1332         ret = check_irq_vectors_for_cpu_disable();
1333         if (ret)
1334                 return ret;
1335
1336         clear_local_APIC();
1337
1338         cpu_disable_common();
1339         return 0;
1340 }
1341
1342 void native_cpu_die(unsigned int cpu)
1343 {
1344         /* We don't do anything here: idle task is faking death itself. */
1345         unsigned int i;
1346
1347         for (i = 0; i < 10; i++) {
1348                 /* They ack this in play_dead by setting CPU_DEAD */
1349                 if (per_cpu(cpu_state, cpu) == CPU_DEAD) {
1350                         if (system_state == SYSTEM_RUNNING)
1351                                 pr_info("CPU %u is now offline\n", cpu);
1352                         return;
1353                 }
1354                 msleep(100);
1355         }
1356         pr_err("CPU %u didn't die...\n", cpu);
1357 }
1358
1359 void play_dead_common(void)
1360 {
1361         idle_task_exit();
1362         reset_lazy_tlbstate();
1363         amd_e400_remove_cpu(raw_smp_processor_id());
1364
1365         mb();
1366         /* Ack it */
1367         __this_cpu_write(cpu_state, CPU_DEAD);
1368
1369         /*
1370          * With physical CPU hotplug, we should halt the cpu
1371          */
1372         local_irq_disable();
1373 }
1374
1375 static bool wakeup_cpu0(void)
1376 {
1377         if (smp_processor_id() == 0 && enable_start_cpu0)
1378                 return true;
1379
1380         return false;
1381 }
1382
1383 /*
1384  * We need to flush the caches before going to sleep, lest we have
1385  * dirty data in our caches when we come back up.
1386  */
1387 static inline void mwait_play_dead(void)
1388 {
1389         unsigned int eax, ebx, ecx, edx;
1390         unsigned int highest_cstate = 0;
1391         unsigned int highest_subcstate = 0;
1392         void *mwait_ptr;
1393         int i;
1394
1395         if (!this_cpu_has(X86_FEATURE_MWAIT))
1396                 return;
1397         if (!this_cpu_has(X86_FEATURE_CLFLUSH))
1398                 return;
1399         if (__this_cpu_read(cpu_info.cpuid_level) < CPUID_MWAIT_LEAF)
1400                 return;
1401
1402         eax = CPUID_MWAIT_LEAF;
1403         ecx = 0;
1404         native_cpuid(&eax, &ebx, &ecx, &edx);
1405
1406         /*
1407          * eax will be 0 if EDX enumeration is not valid.
1408          * Initialized below to cstate, sub_cstate value when EDX is valid.
1409          */
1410         if (!(ecx & CPUID5_ECX_EXTENSIONS_SUPPORTED)) {
1411                 eax = 0;
1412         } else {
1413                 edx >>= MWAIT_SUBSTATE_SIZE;
1414                 for (i = 0; i < 7 && edx; i++, edx >>= MWAIT_SUBSTATE_SIZE) {
1415                         if (edx & MWAIT_SUBSTATE_MASK) {
1416                                 highest_cstate = i;
1417                                 highest_subcstate = edx & MWAIT_SUBSTATE_MASK;
1418                         }
1419                 }
1420                 eax = (highest_cstate << MWAIT_SUBSTATE_SIZE) |
1421                         (highest_subcstate - 1);
1422         }
1423
1424         /*
1425          * This should be a memory location in a cache line which is
1426          * unlikely to be touched by other processors.  The actual
1427          * content is immaterial as it is not actually modified in any way.
1428          */
1429         mwait_ptr = &current_thread_info()->flags;
1430
1431         wbinvd();
1432
1433         while (1) {
1434                 /*
1435                  * The CLFLUSH is a workaround for erratum AAI65 for
1436                  * the Xeon 7400 series.  It's not clear it is actually
1437                  * needed, but it should be harmless in either case.
1438                  * The WBINVD is insufficient due to the spurious-wakeup
1439                  * case where we return around the loop.
1440                  */
1441                 mb();
1442                 clflush(mwait_ptr);
1443                 mb();
1444                 __monitor(mwait_ptr, 0, 0);
1445                 mb();
1446                 __mwait(eax, 0);
1447                 /*
1448                  * If NMI wants to wake up CPU0, start CPU0.
1449                  */
1450                 if (wakeup_cpu0())
1451                         start_cpu0();
1452         }
1453 }
1454
1455 static inline void hlt_play_dead(void)
1456 {
1457         if (__this_cpu_read(cpu_info.x86) >= 4)
1458                 wbinvd();
1459
1460         while (1) {
1461                 native_halt();
1462                 /*
1463                  * If NMI wants to wake up CPU0, start CPU0.
1464                  */
1465                 if (wakeup_cpu0())
1466                         start_cpu0();
1467         }
1468 }
1469
1470 void native_play_dead(void)
1471 {
1472         play_dead_common();
1473         tboot_shutdown(TB_SHUTDOWN_WFS);
1474
1475         mwait_play_dead();      /* Only returns on failure */
1476         if (cpuidle_play_dead())
1477                 hlt_play_dead();
1478 }
1479
1480 #else /* ... !CONFIG_HOTPLUG_CPU */
1481 int native_cpu_disable(void)
1482 {
1483         return -ENOSYS;
1484 }
1485
1486 void native_cpu_die(unsigned int cpu)
1487 {
1488         /* We said "no" in __cpu_disable */
1489         BUG();
1490 }
1491
1492 void native_play_dead(void)
1493 {
1494         BUG();
1495 }
1496
1497 #endif