arch/x86/kernel/cpu/mcheck/mce.c

   1 /*
   2  * Machine check handler.
   3  *
   4  * K8 parts Copyright 2002,2003 Andi Kleen, SuSE Labs.
   5  * Rest from unknown author(s).
   6  * 2004 Andi Kleen. Rewrote most of it.
   7  * Copyright 2008 Intel Corporation
   8  * Author: Andi Kleen
   9  */
  10 #include <linux/thread_info.h>
  11 #include <linux/capability.h>
  12 #include <linux/miscdevice.h>
  13 #include <linux/ratelimit.h>
  14 #include <linux/kallsyms.h>
  15 #include <linux/rcupdate.h>
  16 #include <linux/smp_lock.h>
  17 #include <linux/kobject.h>
  18 #include <linux/kdebug.h>
  19 #include <linux/kernel.h>
  20 #include <linux/percpu.h>
  21 #include <linux/string.h>
  22 #include <linux/sysdev.h>
  23 #include <linux/ctype.h>
  24 #include <linux/sched.h>
  25 #include <linux/sysfs.h>
  26 #include <linux/types.h>
  27 #include <linux/init.h>
  28 #include <linux/kmod.h>
  29 #include <linux/poll.h>
  30 #include <linux/cpu.h>
  31 #include <linux/fs.h>
  32
  33 #include <asm/processor.h>
  34 #include <asm/uaccess.h>
  35 #include <asm/idle.h>
  36 #include <asm/mce.h>
  37 #include <asm/msr.h>
  38 #include <asm/smp.h>
  39
  40 #include "mce.h"
  41
  42 /* Handle unconfigured int18 (should never happen) */
  43 static void unexpected_machine_check(struct pt_regs *regs, long error_code)
  44 {
  45         printk(KERN_ERR "CPU#%d: Unexpected int18 (Machine Check).\n",
  46                smp_processor_id());
  47 }
  48
  49 /* Call the installed machine check handler for this CPU setup. */
  50 void (*machine_check_vector)(struct pt_regs *, long error_code) =
  51                                                 unexpected_machine_check;
  52
  53 int                             mce_disabled;
  54
  55 #ifdef CONFIG_X86_NEW_MCE
  56
  57 #define MISC_MCELOG_MINOR       227
  58
  59 atomic_t mce_entry;
  60
  61 /*
  62  * Tolerant levels:
  63  *   0: always panic on uncorrected errors, log corrected errors
  64  *   1: panic or SIGBUS on uncorrected errors, log corrected errors
  65  *   2: SIGBUS or log uncorrected errors (if possible), log corrected errors
  66  *   3: never panic or SIGBUS, log all errors (for testing only)
  67  */
  68 static int                      tolerant = 1;
  69 static int                      banks;
  70 static u64                      *bank;
  71 static unsigned long            notify_user;
  72 static int                      rip_msr;
  73 static int                      mce_bootlog = -1;
  74 static atomic_t                 mce_events;
  75
  76 static char                     trigger[128];
  77 static char                     *trigger_argv[2] = { trigger, NULL };
  78
  79 static unsigned long            dont_init_banks;
  80
  81 static DECLARE_WAIT_QUEUE_HEAD(mce_wait);
  82
  83 /* MCA banks polled by the period polling timer for corrected events */
  84 DEFINE_PER_CPU(mce_banks_t, mce_poll_banks) = {
  85         [0 ... BITS_TO_LONGS(MAX_NR_BANKS)-1] = ~0UL
  86 };
  87
  88 static inline int skip_bank_init(int i)
  89 {
  90         return i < BITS_PER_LONG && test_bit(i, &dont_init_banks);
  91 }
  92
  93 /* Do initial initialization of a struct mce */
  94 void mce_setup(struct mce *m)
  95 {
  96         memset(m, 0, sizeof(struct mce));
  97         m->cpu = smp_processor_id();
  98         rdtscll(m->tsc);
  99 }
 100
 101 /*
 102  * Lockless MCE logging infrastructure.
 103  * This avoids deadlocks on printk locks without having to break locks. Also
 104  * separate MCEs from kernel messages to avoid bogus bug reports.
 105  */
 106
 107 static struct mce_log mcelog = {
 108         MCE_LOG_SIGNATURE,
 109         MCE_LOG_LEN,
 110 };
 111
 112 void mce_log(struct mce *mce)
 113 {
 114         unsigned next, entry;
 115
 116         atomic_inc(&mce_events);
 117         mce->finished = 0;
 118         wmb();
 119         for (;;) {
 120                 entry = rcu_dereference(mcelog.next);
 121                 for (;;) {
 122                         /*
 123                          * When the buffer fills up discard new entries.
 124                          * Assume that the earlier errors are the more
 125                          * interesting ones:
 126                          */
 127                         if (entry >= MCE_LOG_LEN) {
 128                                 set_bit(MCE_OVERFLOW, (unsigned long *)&mcelog.flags);
 129                                 return;
 130                         }
 131                         /* Old left over entry. Skip: */
 132                         if (mcelog.entry[entry].finished) {
 133                                 entry++;
 134                                 continue;
 135                         }
 136                         break;
 137                 }
 138                 smp_rmb();
 139                 next = entry + 1;
 140                 if (cmpxchg(&mcelog.next, entry, next) == entry)
 141                         break;
 142         }
 143         memcpy(mcelog.entry + entry, mce, sizeof(struct mce));
 144         wmb();
 145         mcelog.entry[entry].finished = 1;
 146         wmb();
 147
 148         set_bit(0, &notify_user);
 149 }
 150
 151 static void print_mce(struct mce *m)
 152 {
 153         printk(KERN_EMERG "\n"
 154                KERN_EMERG "HARDWARE ERROR\n"
 155                KERN_EMERG
 156                "CPU %d: Machine Check Exception: %16Lx Bank %d: %016Lx\n",
 157                m->cpu, m->mcgstatus, m->bank, m->status);
 158         if (m->ip) {
 159                 printk(KERN_EMERG "RIP%s %02x:<%016Lx> ",
 160                        !(m->mcgstatus & MCG_STATUS_EIPV) ? " !INEXACT!" : "",
 161                        m->cs, m->ip);
 162                 if (m->cs == __KERNEL_CS)
 163                         print_symbol("{%s}", m->ip);
 164                 printk("\n");
 165         }
 166         printk(KERN_EMERG "TSC %llx ", m->tsc);
 167         if (m->addr)
 168                 printk("ADDR %llx ", m->addr);
 169         if (m->misc)
 170                 printk("MISC %llx ", m->misc);
 171         printk("\n");
 172         printk(KERN_EMERG "This is not a software problem!\n");
 173         printk(KERN_EMERG "Run through mcelog --ascii to decode "
 174                "and contact your hardware vendor\n");
 175 }
 176
 177 static void mce_panic(char *msg, struct mce *backup, u64 start)
 178 {
 179         int i;
 180
 181         bust_spinlocks(1);
 182         console_verbose();
 183         for (i = 0; i < MCE_LOG_LEN; i++) {
 184                 u64 tsc = mcelog.entry[i].tsc;
 185
 186                 if ((s64)(tsc - start) < 0)
 187                         continue;
 188                 print_mce(&mcelog.entry[i]);
 189                 if (backup && mcelog.entry[i].tsc == backup->tsc)
 190                         backup = NULL;
 191         }
 192         if (backup)
 193                 print_mce(backup);
 194         panic(msg);
 195 }
 196
 197 int mce_available(struct cpuinfo_x86 *c)
 198 {
 199         if (mce_disabled)
 200                 return 0;
 201         return cpu_has(c, X86_FEATURE_MCE) && cpu_has(c, X86_FEATURE_MCA);
 202 }
 203
 204 static inline void mce_get_rip(struct mce *m, struct pt_regs *regs)
 205 {
 206         if (regs && (m->mcgstatus & MCG_STATUS_RIPV)) {
 207                 m->ip = regs->ip;
 208                 m->cs = regs->cs;
 209         } else {
 210                 m->ip = 0;
 211                 m->cs = 0;
 212         }
 213         if (rip_msr) {
 214                 /* Assume the RIP in the MSR is exact. Is this true? */
 215                 m->mcgstatus |= MCG_STATUS_EIPV;
 216                 rdmsrl(rip_msr, m->ip);
 217                 m->cs = 0;
 218         }
 219 }
 220
 221 /*
 222  * Poll for corrected events or events that happened before reset.
 223  * Those are just logged through /dev/mcelog.
 224  *
 225  * This is executed in standard interrupt context.
 226  */
 227 void machine_check_poll(enum mcp_flags flags, mce_banks_t *b)
 228 {
 229         struct mce m;
 230         int i;
 231
 232         mce_setup(&m);
 233
 234         rdmsrl(MSR_IA32_MCG_STATUS, m.mcgstatus);
 235         for (i = 0; i < banks; i++) {
 236                 if (!bank[i] || !test_bit(i, *b))
 237                         continue;
 238
 239                 m.misc = 0;
 240                 m.addr = 0;
 241                 m.bank = i;
 242                 m.tsc = 0;
 243
 244                 barrier();
 245                 rdmsrl(MSR_IA32_MC0_STATUS + i*4, m.status);
 246                 if (!(m.status & MCI_STATUS_VAL))
 247                         continue;
 248
 249                 /*
 250                  * Uncorrected events are handled by the exception handler
 251                  * when it is enabled. But when the exception is disabled log
 252                  * everything.
 253                  *
 254                  * TBD do the same check for MCI_STATUS_EN here?
 255                  */
 256                 if ((m.status & MCI_STATUS_UC) && !(flags & MCP_UC))
 257                         continue;
 258
 259                 if (m.status & MCI_STATUS_MISCV)
 260                         rdmsrl(MSR_IA32_MC0_MISC + i*4, m.misc);
 261                 if (m.status & MCI_STATUS_ADDRV)
 262                         rdmsrl(MSR_IA32_MC0_ADDR + i*4, m.addr);
 263
 264                 if (!(flags & MCP_TIMESTAMP))
 265                         m.tsc = 0;
 266                 /*
 267                  * Don't get the IP here because it's unlikely to
 268                  * have anything to do with the actual error location.
 269                  */
 270                 if (!(flags & MCP_DONTLOG)) {
 271                         mce_log(&m);
 272                         add_taint(TAINT_MACHINE_CHECK);
 273                 }
 274
 275                 /*
 276                  * Clear state for this bank.
 277                  */
 278                 wrmsrl(MSR_IA32_MC0_STATUS+4*i, 0);
 279         }
 280
 281         /*
 282          * Don't clear MCG_STATUS here because it's only defined for
 283          * exceptions.
 284          */
 285 }
 286
 287 /*
 288  * The actual machine check handler. This only handles real
 289  * exceptions when something got corrupted coming in through int 18.
 290  *
 291  * This is executed in NMI context not subject to normal locking rules. This
 292  * implies that most kernel services cannot be safely used. Don't even
 293  * think about putting a printk in there!
 294  */
 295 void do_machine_check(struct pt_regs *regs, long error_code)
 296 {
 297         struct mce m, panicm;
 298         int panicm_found = 0;
 299         u64 mcestart = 0;
 300         int i;
 301         /*
 302          * If no_way_out gets set, there is no safe way to recover from this
 303          * MCE.  If tolerant is cranked up, we'll try anyway.
 304          */
 305         int no_way_out = 0;
 306         /*
 307          * If kill_it gets set, there might be a way to recover from this
 308          * error.
 309          */
 310         int kill_it = 0;
 311         DECLARE_BITMAP(toclear, MAX_NR_BANKS);
 312
 313         atomic_inc(&mce_entry);
 314
 315         if (notify_die(DIE_NMI, "machine check", regs, error_code,
 316                            18, SIGKILL) == NOTIFY_STOP)
 317                 goto out2;
 318         if (!banks)
 319                 goto out2;
 320
 321         mce_setup(&m);
 322
 323         rdmsrl(MSR_IA32_MCG_STATUS, m.mcgstatus);
 324
 325         /* if the restart IP is not valid, we're done for */
 326         if (!(m.mcgstatus & MCG_STATUS_RIPV))
 327                 no_way_out = 1;
 328
 329         rdtscll(mcestart);
 330         barrier();
 331
 332         for (i = 0; i < banks; i++) {
 333                 __clear_bit(i, toclear);
 334                 if (!bank[i])
 335                         continue;
 336
 337                 m.misc = 0;
 338                 m.addr = 0;
 339                 m.bank = i;
 340
 341                 rdmsrl(MSR_IA32_MC0_STATUS + i*4, m.status);
 342                 if ((m.status & MCI_STATUS_VAL) == 0)
 343                         continue;
 344
 345                 /*
 346                  * Non uncorrected errors are handled by machine_check_poll
 347                  * Leave them alone.
 348                  */
 349                 if ((m.status & MCI_STATUS_UC) == 0)
 350                         continue;
 351
 352                 /*
 353                  * Set taint even when machine check was not enabled.
 354                  */
 355                 add_taint(TAINT_MACHINE_CHECK);
 356
 357                 __set_bit(i, toclear);
 358
 359                 if (m.status & MCI_STATUS_EN) {
 360                         /* if PCC was set, there's no way out */
 361                         no_way_out |= !!(m.status & MCI_STATUS_PCC);
 362                         /*
 363                          * If this error was uncorrectable and there was
 364                          * an overflow, we're in trouble.  If no overflow,
 365                          * we might get away with just killing a task.
 366                          */
 367                         if (m.status & MCI_STATUS_UC) {
 368                                 if (tolerant < 1 || m.status & MCI_STATUS_OVER)
 369                                         no_way_out = 1;
 370                                 kill_it = 1;
 371                         }
 372                 } else {
 373                         /*
 374                          * Machine check event was not enabled. Clear, but
 375                          * ignore.
 376                          */
 377                         continue;
 378                 }
 379
 380                 if (m.status & MCI_STATUS_MISCV)
 381                         rdmsrl(MSR_IA32_MC0_MISC + i*4, m.misc);
 382                 if (m.status & MCI_STATUS_ADDRV)
 383                         rdmsrl(MSR_IA32_MC0_ADDR + i*4, m.addr);
 384
 385                 mce_get_rip(&m, regs);
 386                 mce_log(&m);
 387
 388                 /*
 389                  * Did this bank cause the exception?
 390                  *
 391                  * Assume that the bank with uncorrectable errors did it,
 392                  * and that there is only a single one:
 393                  */
 394                 if ((m.status & MCI_STATUS_UC) &&
 395                                         (m.status & MCI_STATUS_EN)) {
 396                         panicm = m;
 397                         panicm_found = 1;
 398                 }
 399         }
 400
 401         /*
 402          * If we didn't find an uncorrectable error, pick
 403          * the last one (shouldn't happen, just being safe).
 404          */
 405         if (!panicm_found)
 406                 panicm = m;
 407
 408         /*
 409          * If we have decided that we just CAN'T continue, and the user
 410          * has not set tolerant to an insane level, give up and die.
 411          */
 412         if (no_way_out && tolerant < 3)
 413                 mce_panic("Machine check", &panicm, mcestart);
 414
 415         /*
 416          * If the error seems to be unrecoverable, something should be
 417          * done.  Try to kill as little as possible.  If we can kill just
 418          * one task, do that.  If the user has set the tolerance very
 419          * high, don't try to do anything at all.
 420          */
 421         if (kill_it && tolerant < 3) {
 422                 int user_space = 0;
 423
 424                 /*
 425                  * If the EIPV bit is set, it means the saved IP is the
 426                  * instruction which caused the MCE.
 427                  */
 428                 if (m.mcgstatus & MCG_STATUS_EIPV)
 429                         user_space = panicm.ip && (panicm.cs & 3);
 430
 431                 /*
 432                  * If we know that the error was in user space, send a
 433                  * SIGBUS.  Otherwise, panic if tolerance is low.
 434                  *
 435                  * force_sig() takes an awful lot of locks and has a slight
 436                  * risk of deadlocking.
 437                  */
 438                 if (user_space) {
 439                         force_sig(SIGBUS, current);
 440                 } else if (panic_on_oops || tolerant < 2) {
 441                         mce_panic("Uncorrected machine check",
 442                                 &panicm, mcestart);
 443                 }
 444         }
 445
 446         /* notify userspace ASAP */
 447         set_thread_flag(TIF_MCE_NOTIFY);
 448
 449         /* the last thing we do is clear state */
 450         for (i = 0; i < banks; i++) {
 451                 if (test_bit(i, toclear))
 452                         wrmsrl(MSR_IA32_MC0_STATUS+4*i, 0);
 453         }
 454         wrmsrl(MSR_IA32_MCG_STATUS, 0);
 455  out2:
 456         atomic_dec(&mce_entry);
 457 }
 458
 459 #ifdef CONFIG_X86_MCE_INTEL
 460 /***
 461  * mce_log_therm_throt_event - Logs the thermal throttling event to mcelog
 462  * @cpu: The CPU on which the event occurred.
 463  * @status: Event status information
 464  *
 465  * This function should be called by the thermal interrupt after the
 466  * event has been processed and the decision was made to log the event
 467  * further.
 468  *
 469  * The status parameter will be saved to the 'status' field of 'struct mce'
 470  * and historically has been the register value of the
 471  * MSR_IA32_THERMAL_STATUS (Intel) msr.
 472  */
 473 void mce_log_therm_throt_event(__u64 status)
 474 {
 475         struct mce m;
 476
 477         mce_setup(&m);
 478         m.bank = MCE_THERMAL_BANK;
 479         m.status = status;
 480         mce_log(&m);
 481 }
 482 #endif /* CONFIG_X86_MCE_INTEL */
 483
 484 /*
 485  * Periodic polling timer for "silent" machine check errors.  If the
 486  * poller finds an MCE, poll 2x faster.  When the poller finds no more
 487  * errors, poll 2x slower (up to check_interval seconds).
 488  */
 489 static int check_interval = 5 * 60; /* 5 minutes */
 490
 491 static DEFINE_PER_CPU(int, next_interval); /* in jiffies */
 492 static DEFINE_PER_CPU(struct timer_list, mce_timer);
 493
 494 static void mcheck_timer(unsigned long data)
 495 {
 496         struct timer_list *t = &per_cpu(mce_timer, data);
 497         int *n;
 498
 499         WARN_ON(smp_processor_id() != data);
 500
 501         if (mce_available(&current_cpu_data)) {
 502                 machine_check_poll(MCP_TIMESTAMP,
 503                                 &__get_cpu_var(mce_poll_banks));
 504         }
 505
 506         /*
 507          * Alert userspace if needed.  If we logged an MCE, reduce the
 508          * polling interval, otherwise increase the polling interval.
 509          */
 510         n = &__get_cpu_var(next_interval);
 511         if (mce_notify_user()) {
 512                 *n = max(*n/2, HZ/100);
 513         } else {
 514                 *n = min(*n*2, (int)round_jiffies_relative(check_interval*HZ));
 515         }
 516
 517         t->expires = jiffies + *n;
 518         add_timer(t);
 519 }
 520
 521 static void mce_do_trigger(struct work_struct *work)
 522 {
 523         call_usermodehelper(trigger, trigger_argv, NULL, UMH_NO_WAIT);
 524 }
 525
 526 static DECLARE_WORK(mce_trigger_work, mce_do_trigger);
 527
 528 /*
 529  * Notify the user(s) about new machine check events.
 530  * Can be called from interrupt context, but not from machine check/NMI
 531  * context.
 532  */
 533 int mce_notify_user(void)
 534 {
 535         /* Not more than two messages every minute */
 536         static DEFINE_RATELIMIT_STATE(ratelimit, 60*HZ, 2);
 537
 538         clear_thread_flag(TIF_MCE_NOTIFY);
 539
 540         if (test_and_clear_bit(0, &notify_user)) {
 541                 wake_up_interruptible(&mce_wait);
 542
 543                 /*
 544                  * There is no risk of missing notifications because
 545                  * work_pending is always cleared before the function is
 546                  * executed.
 547                  */
 548                 if (trigger[0] && !work_pending(&mce_trigger_work))
 549                         schedule_work(&mce_trigger_work);
 550
 551                 if (__ratelimit(&ratelimit))
 552                         printk(KERN_INFO "Machine check events logged\n");
 553
 554                 return 1;
 555         }
 556         return 0;
 557 }
 558
 559 /*
 560  * Initialize Machine Checks for a CPU.
 561  */
 562 static int mce_cap_init(void)
 563 {
 564         unsigned b;
 565         u64 cap;
 566
 567         rdmsrl(MSR_IA32_MCG_CAP, cap);
 568
 569         b = cap & MCG_BANKCNT_MASK;
 570         printk(KERN_INFO "mce: CPU supports %d MCE banks\n", b);
 571
 572         if (b > MAX_NR_BANKS) {
 573                 printk(KERN_WARNING
 574                        "MCE: Using only %u machine check banks out of %u\n",
 575                         MAX_NR_BANKS, b);
 576                 b = MAX_NR_BANKS;
 577         }
 578
 579         /* Don't support asymmetric configurations today */
 580         WARN_ON(banks != 0 && b != banks);
 581         banks = b;
 582         if (!bank) {
 583                 bank = kmalloc(banks * sizeof(u64), GFP_KERNEL);
 584                 if (!bank)
 585                         return -ENOMEM;
 586                 memset(bank, 0xff, banks * sizeof(u64));
 587         }
 588
 589         /* Use accurate RIP reporting if available. */
 590         if ((cap & MCG_EXT_P) && MCG_EXT_CNT(cap) >= 9)
 591                 rip_msr = MSR_IA32_MCG_EIP;
 592
 593         return 0;
 594 }
 595
 596 static void mce_init(void *dummy)
 597 {
 598         mce_banks_t all_banks;
 599         u64 cap;
 600         int i;
 601
 602         /*
 603          * Log the machine checks left over from the previous reset.
 604          */
 605         bitmap_fill(all_banks, MAX_NR_BANKS);
 606         machine_check_poll(MCP_UC|(!mce_bootlog ? MCP_DONTLOG : 0), &all_banks);
 607
 608         set_in_cr4(X86_CR4_MCE);
 609
 610         rdmsrl(MSR_IA32_MCG_CAP, cap);
 611         if (cap & MCG_CTL_P)
 612                 wrmsr(MSR_IA32_MCG_CTL, 0xffffffff, 0xffffffff);
 613
 614         for (i = 0; i < banks; i++) {
 615                 if (skip_bank_init(i))
 616                         continue;
 617                 wrmsrl(MSR_IA32_MC0_CTL+4*i, bank[i]);
 618                 wrmsrl(MSR_IA32_MC0_STATUS+4*i, 0);
 619         }
 620 }
 621
 622 /* Add per CPU specific workarounds here */
 623 static void mce_cpu_quirks(struct cpuinfo_x86 *c)
 624 {
 625         /* This should be disabled by the BIOS, but isn't always */
 626         if (c->x86_vendor == X86_VENDOR_AMD) {
 627                 if (c->x86 == 15 && banks > 4) {
 628                         /*
 629                          * disable GART TBL walk error reporting, which
 630                          * trips off incorrectly with the IOMMU & 3ware
 631                          * & Cerberus:
 632                          */
 633                         clear_bit(10, (unsigned long *)&bank[4]);
 634                 }
 635                 if (c->x86 <= 17 && mce_bootlog < 0) {
 636                         /*
 637                          * Lots of broken BIOS around that don't clear them
 638                          * by default and leave crap in there. Don't log:
 639                          */
 640                         mce_bootlog = 0;
 641                 }
 642                 /*
 643                  * Various K7s with broken bank 0 around. Always disable
 644                  * by default.
 645                  */
 646                  if (c->x86 == 6)
 647                         bank[0] = 0;
 648         }
 649
 650         if (c->x86_vendor == X86_VENDOR_INTEL) {
 651                 /*
 652                  * SDM documents that on family 6 bank 0 should not be written
 653                  * because it aliases to another special BIOS controlled
 654                  * register.
 655                  * But it's not aliased anymore on model 0x1a+
 656                  * Don't ignore bank 0 completely because there could be a
 657                  * valid event later, merely don't write CTL0.
 658                  */
 659
 660                 if (c->x86 == 6 && c->x86_model < 0x1A)
 661                         __set_bit(0, &dont_init_banks);
 662         }
 663 }
 664
 665 static void __cpuinit mce_ancient_init(struct cpuinfo_x86 *c)
 666 {
 667         if (c->x86 != 5)
 668                 return;
 669         switch (c->x86_vendor) {
 670         case X86_VENDOR_INTEL:
 671                 if (mce_p5_enabled())
 672                         intel_p5_mcheck_init(c);
 673                 break;
 674         case X86_VENDOR_CENTAUR:
 675                 winchip_mcheck_init(c);
 676                 break;
 677         }
 678 }
 679
 680 static void mce_cpu_features(struct cpuinfo_x86 *c)
 681 {
 682         switch (c->x86_vendor) {
 683         case X86_VENDOR_INTEL:
 684                 mce_intel_feature_init(c);
 685                 break;
 686         case X86_VENDOR_AMD:
 687                 mce_amd_feature_init(c);
 688                 break;
 689         default:
 690                 break;
 691         }
 692 }
 693
 694 static void mce_init_timer(void)
 695 {
 696         struct timer_list *t = &__get_cpu_var(mce_timer);
 697         int *n = &__get_cpu_var(next_interval);
 698
 699         *n = check_interval * HZ;
 700         if (!*n)
 701                 return;
 702         setup_timer(t, mcheck_timer, smp_processor_id());
 703         t->expires = round_jiffies(jiffies + *n);
 704         add_timer(t);
 705 }
 706
 707 /*
 708  * Called for each booted CPU to set up machine checks.
 709  * Must be called with preempt off:
 710  */
 711 void __cpuinit mcheck_init(struct cpuinfo_x86 *c)
 712 {
 713         if (mce_disabled)
 714                 return;
 715
 716         mce_ancient_init(c);
 717
 718         if (!mce_available(c))
 719                 return;
 720
 721         if (mce_cap_init() < 0) {
 722                 mce_disabled = 1;
 723                 return;
 724         }
 725         mce_cpu_quirks(c);
 726
 727         machine_check_vector = do_machine_check;
 728
 729         mce_init(NULL);
 730         mce_cpu_features(c);
 731         mce_init_timer();
 732 }
 733
 734 /*
 735  * Character device to read and clear the MCE log.
 736  */
 737
 738 static DEFINE_SPINLOCK(mce_state_lock);
 739 static int              open_count;             /* #times opened */
 740 static int              open_exclu;             /* already open exclusive? */
 741
 742 static int mce_open(struct inode *inode, struct file *file)
 743 {
 744         lock_kernel();
 745         spin_lock(&mce_state_lock);
 746
 747         if (open_exclu || (open_count && (file->f_flags & O_EXCL))) {
 748                 spin_unlock(&mce_state_lock);
 749                 unlock_kernel();
 750
 751                 return -EBUSY;
 752         }
 753
 754         if (file->f_flags & O_EXCL)
 755                 open_exclu = 1;
 756         open_count++;
 757
 758         spin_unlock(&mce_state_lock);
 759         unlock_kernel();
 760
 761         return nonseekable_open(inode, file);
 762 }
 763
 764 static int mce_release(struct inode *inode, struct file *file)
 765 {
 766         spin_lock(&mce_state_lock);
 767
 768         open_count--;
 769         open_exclu = 0;
 770
 771         spin_unlock(&mce_state_lock);
 772
 773         return 0;
 774 }
 775
 776 static void collect_tscs(void *data)
 777 {
 778         unsigned long *cpu_tsc = (unsigned long *)data;
 779
 780         rdtscll(cpu_tsc[smp_processor_id()]);
 781 }
 782
 783 static DEFINE_MUTEX(mce_read_mutex);
 784
 785 static ssize_t mce_read(struct file *filp, char __user *ubuf, size_t usize,
 786                         loff_t *off)
 787 {
 788         char __user *buf = ubuf;
 789         unsigned long *cpu_tsc;
 790         unsigned prev, next;
 791         int i, err;
 792
 793         cpu_tsc = kmalloc(nr_cpu_ids * sizeof(long), GFP_KERNEL);
 794         if (!cpu_tsc)
 795                 return -ENOMEM;
 796
 797         mutex_lock(&mce_read_mutex);
 798         next = rcu_dereference(mcelog.next);
 799
 800         /* Only supports full reads right now */
 801         if (*off != 0 || usize < MCE_LOG_LEN*sizeof(struct mce)) {
 802                 mutex_unlock(&mce_read_mutex);
 803                 kfree(cpu_tsc);
 804
 805                 return -EINVAL;
 806         }
 807
 808         err = 0;
 809         prev = 0;
 810         do {
 811                 for (i = prev; i < next; i++) {
 812                         unsigned long start = jiffies;
 813
 814                         while (!mcelog.entry[i].finished) {
 815                                 if (time_after_eq(jiffies, start + 2)) {
 816                                         memset(mcelog.entry + i, 0,
 817                                                sizeof(struct mce));
 818                                         goto timeout;
 819                                 }
 820                                 cpu_relax();
 821                         }
 822                         smp_rmb();
 823                         err |= copy_to_user(buf, mcelog.entry + i,
 824                                             sizeof(struct mce));
 825                         buf += sizeof(struct mce);
 826 timeout:
 827                         ;
 828                 }
 829
 830                 memset(mcelog.entry + prev, 0,
 831                        (next - prev) * sizeof(struct mce));
 832                 prev = next;
 833                 next = cmpxchg(&mcelog.next, prev, 0);
 834         } while (next != prev);
 835
 836         synchronize_sched();
 837
 838         /*
 839          * Collect entries that were still getting written before the
 840          * synchronize.
 841          */
 842         on_each_cpu(collect_tscs, cpu_tsc, 1);
 843
 844         for (i = next; i < MCE_LOG_LEN; i++) {
 845                 if (mcelog.entry[i].finished &&
 846                     mcelog.entry[i].tsc < cpu_tsc[mcelog.entry[i].cpu]) {
 847                         err |= copy_to_user(buf, mcelog.entry+i,
 848                                             sizeof(struct mce));
 849                         smp_rmb();
 850                         buf += sizeof(struct mce);
 851                         memset(&mcelog.entry[i], 0, sizeof(struct mce));
 852                 }
 853         }
 854         mutex_unlock(&mce_read_mutex);
 855         kfree(cpu_tsc);
 856
 857         return err ? -EFAULT : buf - ubuf;
 858 }
 859
 860 static unsigned int mce_poll(struct file *file, poll_table *wait)
 861 {
 862         poll_wait(file, &mce_wait, wait);
 863         if (rcu_dereference(mcelog.next))
 864                 return POLLIN | POLLRDNORM;
 865         return 0;
 866 }
 867
 868 static long mce_ioctl(struct file *f, unsigned int cmd, unsigned long arg)
 869 {
 870         int __user *p = (int __user *)arg;
 871
 872         if (!capable(CAP_SYS_ADMIN))
 873                 return -EPERM;
 874
 875         switch (cmd) {
 876         case MCE_GET_RECORD_LEN:
 877                 return put_user(sizeof(struct mce), p);
 878         case MCE_GET_LOG_LEN:
 879                 return put_user(MCE_LOG_LEN, p);
 880         case MCE_GETCLEAR_FLAGS: {
 881                 unsigned flags;
 882
 883                 do {
 884                         flags = mcelog.flags;
 885                 } while (cmpxchg(&mcelog.flags, flags, 0) != flags);
 886
 887                 return put_user(flags, p);
 888         }
 889         default:
 890                 return -ENOTTY;
 891         }
 892 }
 893
 894 static const struct file_operations mce_chrdev_ops = {
 895         .open                   = mce_open,
 896         .release                = mce_release,
 897         .read                   = mce_read,
 898         .poll                   = mce_poll,
 899         .unlocked_ioctl         = mce_ioctl,
 900 };
 901
 902 static struct miscdevice mce_log_device = {
 903         MISC_MCELOG_MINOR,
 904         "mcelog",
 905         &mce_chrdev_ops,
 906 };
 907
 908 /*
 909  * mce=off disables machine check
 910  * mce=TOLERANCELEVEL (number, see above)
 911  * mce=bootlog Log MCEs from before booting. Disabled by default on AMD.
 912  * mce=nobootlog Don't log MCEs from before booting.
 913  */
 914 static int __init mcheck_enable(char *str)
 915 {
 916         if (*str == 0)
 917                 enable_p5_mce();
 918         if (*str == '=')
 919                 str++;
 920         if (!strcmp(str, "off"))
 921                 mce_disabled = 1;
 922         else if (!strcmp(str, "bootlog") || !strcmp(str, "nobootlog"))
 923                 mce_bootlog = (str[0] == 'b');
 924         else if (isdigit(str[0]))
 925                 get_option(&str, &tolerant);
 926         else {
 927                 printk(KERN_INFO "mce argument %s ignored. Please use /sys\n",
 928                        str);
 929                 return 0;
 930         }
 931         return 1;
 932 }
 933 __setup("mce", mcheck_enable);
 934
 935 /*
 936  * Sysfs support
 937  */
 938
 939 /*
 940  * Disable machine checks on suspend and shutdown. We can't really handle
 941  * them later.
 942  */
 943 static int mce_disable(void)
 944 {
 945         int i;
 946
 947         for (i = 0; i < banks; i++) {
 948                 if (!skip_bank_init(i))
 949                         wrmsrl(MSR_IA32_MC0_CTL + i*4, 0);
 950         }
 951         return 0;
 952 }
 953
 954 static int mce_suspend(struct sys_device *dev, pm_message_t state)
 955 {
 956         return mce_disable();
 957 }
 958
 959 static int mce_shutdown(struct sys_device *dev)
 960 {
 961         return mce_disable();
 962 }
 963
 964 /*
 965  * On resume clear all MCE state. Don't want to see leftovers from the BIOS.
 966  * Only one CPU is active at this time, the others get re-added later using
 967  * CPU hotplug:
 968  */
 969 static int mce_resume(struct sys_device *dev)
 970 {
 971         mce_init(NULL);
 972         mce_cpu_features(&current_cpu_data);
 973
 974         return 0;
 975 }
 976
 977 static void mce_cpu_restart(void *data)
 978 {
 979         del_timer_sync(&__get_cpu_var(mce_timer));
 980         if (mce_available(&current_cpu_data))
 981                 mce_init(NULL);
 982         mce_init_timer();
 983 }
 984
 985 /* Reinit MCEs after user configuration changes */
 986 static void mce_restart(void)
 987 {
 988         on_each_cpu(mce_cpu_restart, NULL, 1);
 989 }
 990
 991 static struct sysdev_class mce_sysclass = {
 992         .suspend        = mce_suspend,
 993         .shutdown       = mce_shutdown,
 994         .resume         = mce_resume,
 995         .name           = "machinecheck",
 996 };
 997
 998 DEFINE_PER_CPU(struct sys_device, mce_dev);
 999
1000 __cpuinitdata
1001 void (*threshold_cpu_callback)(unsigned long action, unsigned int cpu);
1002
1003 /* Why are there no generic functions for this? */
1004 #define ACCESSOR(name, var, start) \
1005         static ssize_t show_ ## name(struct sys_device *s,              \
1006                                      struct sysdev_attribute *attr,     \
1007                                      char *buf) {                       \
1008                 return sprintf(buf, "%Lx\n", (u64)var);                 \
1009         }                                                               \
1010         static ssize_t set_ ## name(struct sys_device *s,               \
1011                                     struct sysdev_attribute *attr,      \
1012                                     const char *buf, size_t siz) {      \
1013                 char *end;                                              \
1014                 u64 new = simple_strtoull(buf, &end, 0);                \
1015                                                                         \
1016                 if (end == buf)                                         \
1017                         return -EINVAL;                                 \
1018                 var = new;                                              \
1019                 start;                                                  \
1020                                                                         \
1021                 return end-buf;                                         \
1022         }                                                               \
1023         static SYSDEV_ATTR(name, 0644, show_ ## name, set_ ## name);
1024
1025 static struct sysdev_attribute *bank_attrs;
1026
1027 static ssize_t show_bank(struct sys_device *s, struct sysdev_attribute *attr,
1028                          char *buf)
1029 {
1030         u64 b = bank[attr - bank_attrs];
1031
1032         return sprintf(buf, "%llx\n", b);
1033 }
1034
1035 static ssize_t set_bank(struct sys_device *s, struct sysdev_attribute *attr,
1036                         const char *buf, size_t siz)
1037 {
1038         char *end;
1039         u64 new = simple_strtoull(buf, &end, 0);
1040
1041         if (end == buf)
1042                 return -EINVAL;
1043
1044         bank[attr - bank_attrs] = new;
1045         mce_restart();
1046
1047         return end-buf;
1048 }
1049
1050 static ssize_t
1051 show_trigger(struct sys_device *s, struct sysdev_attribute *attr, char *buf)
1052 {
1053         strcpy(buf, trigger);
1054         strcat(buf, "\n");
1055         return strlen(trigger) + 1;
1056 }
1057
1058 static ssize_t set_trigger(struct sys_device *s, struct sysdev_attribute *attr,
1059                                 const char *buf, size_t siz)
1060 {
1061         char *p;
1062         int len;
1063
1064         strncpy(trigger, buf, sizeof(trigger));
1065         trigger[sizeof(trigger)-1] = 0;
1066         len = strlen(trigger);
1067         p = strchr(trigger, '\n');
1068
1069         if (*p)
1070                 *p = 0;
1071
1072         return len;
1073 }
1074
1075 static SYSDEV_ATTR(trigger, 0644, show_trigger, set_trigger);
1076 static SYSDEV_INT_ATTR(tolerant, 0644, tolerant);
1077
1078 ACCESSOR(check_interval, check_interval, mce_restart())
1079
1080 static struct sysdev_attribute *mce_attrs[] = {
1081         &attr_tolerant.attr, &attr_check_interval, &attr_trigger,
1082         NULL
1083 };
1084
1085 static cpumask_var_t mce_dev_initialized;
1086
1087 /* Per cpu sysdev init. All of the cpus still share the same ctrl bank: */
1088 static __cpuinit int mce_create_device(unsigned int cpu)
1089 {
1090         int err;
1091         int i;
1092
1093         if (!mce_available(&boot_cpu_data))
1094                 return -EIO;
1095
1096         memset(&per_cpu(mce_dev, cpu).kobj, 0, sizeof(struct kobject));
1097         per_cpu(mce_dev, cpu).id        = cpu;
1098         per_cpu(mce_dev, cpu).cls       = &mce_sysclass;
1099
1100         err = sysdev_register(&per_cpu(mce_dev, cpu));
1101         if (err)
1102                 return err;
1103
1104         for (i = 0; mce_attrs[i]; i++) {
1105                 err = sysdev_create_file(&per_cpu(mce_dev, cpu), mce_attrs[i]);
1106                 if (err)
1107                         goto error;
1108         }
1109         for (i = 0; i < banks; i++) {
1110                 err = sysdev_create_file(&per_cpu(mce_dev, cpu),
1111                                         &bank_attrs[i]);
1112                 if (err)
1113                         goto error2;
1114         }
1115         cpumask_set_cpu(cpu, mce_dev_initialized);
1116
1117         return 0;
1118 error2:
1119         while (--i >= 0)
1120                 sysdev_remove_file(&per_cpu(mce_dev, cpu), &bank_attrs[i]);
1121 error:
1122         while (--i >= 0)
1123                 sysdev_remove_file(&per_cpu(mce_dev, cpu), mce_attrs[i]);
1124
1125         sysdev_unregister(&per_cpu(mce_dev, cpu));
1126
1127         return err;
1128 }
1129
1130 static __cpuinit void mce_remove_device(unsigned int cpu)
1131 {
1132         int i;
1133
1134         if (!cpumask_test_cpu(cpu, mce_dev_initialized))
1135                 return;
1136
1137         for (i = 0; mce_attrs[i]; i++)
1138                 sysdev_remove_file(&per_cpu(mce_dev, cpu), mce_attrs[i]);
1139
1140         for (i = 0; i < banks; i++)
1141                 sysdev_remove_file(&per_cpu(mce_dev, cpu), &bank_attrs[i]);
1142
1143         sysdev_unregister(&per_cpu(mce_dev, cpu));
1144         cpumask_clear_cpu(cpu, mce_dev_initialized);
1145 }
1146
1147 /* Make sure there are no machine checks on offlined CPUs. */
1148 static void mce_disable_cpu(void *h)
1149 {
1150         unsigned long action = *(unsigned long *)h;
1151         int i;
1152
1153         if (!mce_available(&current_cpu_data))
1154                 return;
1155         if (!(action & CPU_TASKS_FROZEN))
1156                 cmci_clear();
1157         for (i = 0; i < banks; i++) {
1158                 if (!skip_bank_init(i))
1159                         wrmsrl(MSR_IA32_MC0_CTL + i*4, 0);
1160         }
1161 }
1162
1163 static void mce_reenable_cpu(void *h)
1164 {
1165         unsigned long action = *(unsigned long *)h;
1166         int i;
1167
1168         if (!mce_available(&current_cpu_data))
1169                 return;
1170
1171         if (!(action & CPU_TASKS_FROZEN))
1172                 cmci_reenable();
1173         for (i = 0; i < banks; i++) {
1174                 if (!skip_bank_init(i))
1175                         wrmsrl(MSR_IA32_MC0_CTL + i*4, bank[i]);
1176         }
1177 }
1178
1179 /* Get notified when a cpu comes on/off. Be hotplug friendly. */
1180 static int __cpuinit
1181 mce_cpu_callback(struct notifier_block *nfb, unsigned long action, void *hcpu)
1182 {
1183         unsigned int cpu = (unsigned long)hcpu;
1184         struct timer_list *t = &per_cpu(mce_timer, cpu);
1185
1186         switch (action) {
1187         case CPU_ONLINE:
1188         case CPU_ONLINE_FROZEN:
1189                 mce_create_device(cpu);
1190                 if (threshold_cpu_callback)
1191                         threshold_cpu_callback(action, cpu);
1192                 break;
1193         case CPU_DEAD:
1194         case CPU_DEAD_FROZEN:
1195                 if (threshold_cpu_callback)
1196                         threshold_cpu_callback(action, cpu);
1197                 mce_remove_device(cpu);
1198                 break;
1199         case CPU_DOWN_PREPARE:
1200         case CPU_DOWN_PREPARE_FROZEN:
1201                 del_timer_sync(t);
1202                 smp_call_function_single(cpu, mce_disable_cpu, &action, 1);
1203                 break;
1204         case CPU_DOWN_FAILED:
1205         case CPU_DOWN_FAILED_FROZEN:
1206                 t->expires = round_jiffies(jiffies +
1207                                                 __get_cpu_var(next_interval));
1208                 add_timer_on(t, cpu);
1209                 smp_call_function_single(cpu, mce_reenable_cpu, &action, 1);
1210                 break;
1211         case CPU_POST_DEAD:
1212                 /* intentionally ignoring frozen here */
1213                 cmci_rediscover(cpu);
1214                 break;
1215         }
1216         return NOTIFY_OK;
1217 }
1218
1219 static struct notifier_block mce_cpu_notifier __cpuinitdata = {
1220         .notifier_call = mce_cpu_callback,
1221 };
1222
1223 static __init int mce_init_banks(void)
1224 {
1225         int i;
1226
1227         bank_attrs = kzalloc(sizeof(struct sysdev_attribute) * banks,
1228                                 GFP_KERNEL);
1229         if (!bank_attrs)
1230                 return -ENOMEM;
1231
1232         for (i = 0; i < banks; i++) {
1233                 struct sysdev_attribute *a = &bank_attrs[i];
1234
1235                 a->attr.name    = kasprintf(GFP_KERNEL, "bank%d", i);
1236                 if (!a->attr.name)
1237                         goto nomem;
1238
1239                 a->attr.mode    = 0644;
1240                 a->show         = show_bank;
1241                 a->store        = set_bank;
1242         }
1243         return 0;
1244
1245 nomem:
1246         while (--i >= 0)
1247                 kfree(bank_attrs[i].attr.name);
1248         kfree(bank_attrs);
1249         bank_attrs = NULL;
1250
1251         return -ENOMEM;
1252 }
1253
1254 static __init int mce_init_device(void)
1255 {
1256         int err;
1257         int i = 0;
1258
1259         if (!mce_available(&boot_cpu_data))
1260                 return -EIO;
1261
1262         alloc_cpumask_var(&mce_dev_initialized, GFP_KERNEL);
1263
1264         err = mce_init_banks();
1265         if (err)
1266                 return err;
1267
1268         err = sysdev_class_register(&mce_sysclass);
1269         if (err)
1270                 return err;
1271
1272         for_each_online_cpu(i) {
1273                 err = mce_create_device(i);
1274                 if (err)
1275                         return err;
1276         }
1277
1278         register_hotcpu_notifier(&mce_cpu_notifier);
1279         misc_register(&mce_log_device);
1280
1281         return err;
1282 }
1283
1284 device_initcall(mce_init_device);
1285
1286 #else /* CONFIG_X86_OLD_MCE: */
1287
1288 int nr_mce_banks;
1289 EXPORT_SYMBOL_GPL(nr_mce_banks);        /* non-fatal.o */
1290
1291 /* This has to be run for each processor */
1292 void mcheck_init(struct cpuinfo_x86 *c)
1293 {
1294         if (mce_disabled == 1)
1295                 return;
1296
1297         switch (c->x86_vendor) {
1298         case X86_VENDOR_AMD:
1299                 amd_mcheck_init(c);
1300                 break;
1301
1302         case X86_VENDOR_INTEL:
1303                 if (c->x86 == 5)
1304                         intel_p5_mcheck_init(c);
1305                 if (c->x86 == 6)
1306                         intel_p6_mcheck_init(c);
1307                 if (c->x86 == 15)
1308                         intel_p4_mcheck_init(c);
1309                 break;
1310
1311         case X86_VENDOR_CENTAUR:
1312                 if (c->x86 == 5)
1313                         winchip_mcheck_init(c);
1314                 break;
1315
1316         default:
1317                 break;
1318         }
1319         printk(KERN_INFO "mce: CPU supports %d MCE banks\n", nr_mce_banks);
1320 }
1321
1322 static int __init mcheck_enable(char *str)
1323 {
1324         mce_disabled = -1;
1325         return 1;
1326 }
1327
1328 __setup("mce", mcheck_enable);
1329
1330 #endif /* CONFIG_X86_OLD_MCE */
1331
1332 /*
1333  * Old style boot options parsing. Only for compatibility.
1334  */
1335 static int __init mcheck_disable(char *str)
1336 {
1337         mce_disabled = 1;
1338         return 1;
1339 }
1340 __setup("nomce", mcheck_disable);