arch/ppc/syslib/m8xx_setup.c

   1 /*
   2  *  arch/ppc/kernel/setup.c
   3  *
   4  *  Copyright (C) 1995  Linus Torvalds
   5  *  Adapted from 'alpha' version by Gary Thomas
   6  *  Modified by Cort Dougan (cort@cs.nmt.edu)
   7  *  Modified for MBX using prep/chrp/pmac functions by Dan (dmalek@jlc.net)
   8  *  Further modified for generic 8xx by Dan.
   9  */
  10
  11 /*
  12  * bootup setup stuff..
  13  */
  14
  15 #include <linux/config.h>
  16 #include <linux/errno.h>
  17 #include <linux/sched.h>
  18 #include <linux/kernel.h>
  19 #include <linux/mm.h>
  20 #include <linux/stddef.h>
  21 #include <linux/unistd.h>
  22 #include <linux/ptrace.h>
  23 #include <linux/slab.h>
  24 #include <linux/user.h>
  25 #include <linux/a.out.h>
  26 #include <linux/tty.h>
  27 #include <linux/major.h>
  28 #include <linux/interrupt.h>
  29 #include <linux/reboot.h>
  30 #include <linux/init.h>
  31 #include <linux/initrd.h>
  32 #include <linux/ioport.h>
  33 #include <linux/bootmem.h>
  34 #include <linux/seq_file.h>
  35 #include <linux/root_dev.h>
  36
  37 #include <asm/mmu.h>
  38 #include <asm/reg.h>
  39 #include <asm/residual.h>
  40 #include <asm/io.h>
  41 #include <asm/pgtable.h>
  42 #include <asm/mpc8xx.h>
  43 #include <asm/8xx_immap.h>
  44 #include <asm/machdep.h>
  45 #include <asm/bootinfo.h>
  46 #include <asm/time.h>
  47 #include <asm/xmon.h>
  48 #include <asm/ppc_sys.h>
  49
  50 #include "ppc8xx_pic.h"
  51
  52 static int m8xx_set_rtc_time(unsigned long time);
  53 static unsigned long m8xx_get_rtc_time(void);
  54 void m8xx_calibrate_decr(void);
  55
  56 unsigned char __res[sizeof(bd_t)];
  57
  58 extern void m8xx_ide_init(void);
  59
  60 extern unsigned long find_available_memory(void);
  61 extern void m8xx_cpm_reset(void);
  62 extern void m8xx_wdt_handler_install(bd_t *bp);
  63 extern void rpxfb_alloc_pages(void);
  64 extern void cpm_interrupt_init(void);
  65
  66 void __attribute__ ((weak))
  67 board_init(void)
  68 {
  69 }
  70
  71 void __init
  72 m8xx_setup_arch(void)
  73 {
  74         /* Reset the Communication Processor Module.
  75         */
  76         m8xx_cpm_reset();
  77
  78 #ifdef CONFIG_FB_RPX
  79         rpxfb_alloc_pages();
  80 #endif
  81
  82 #ifdef notdef
  83         ROOT_DEV = Root_HDA1; /* hda1 */
  84 #endif
  85
  86 #ifdef CONFIG_BLK_DEV_INITRD
  87 #if 0
  88         ROOT_DEV = Root_FD0; /* floppy */
  89         rd_prompt = 1;
  90         rd_doload = 1;
  91         rd_image_start = 0;
  92 #endif
  93 #if 0   /* XXX this may need to be updated for the new bootmem stuff,
  94            or possibly just deleted (see set_phys_avail() in init.c).
  95            - paulus. */
  96         /* initrd_start and size are setup by boot/head.S and kernel/head.S */
  97         if ( initrd_start )
  98         {
  99                 if (initrd_end > *memory_end_p)
 100                 {
 101                         printk("initrd extends beyond end of memory "
 102                                "(0x%08lx > 0x%08lx)\ndisabling initrd\n",
 103                                initrd_end,*memory_end_p);
 104                         initrd_start = 0;
 105                 }
 106         }
 107 #endif
 108 #endif
 109         board_init();
 110 }
 111
 112 void
 113 abort(void)
 114 {
 115 #ifdef CONFIG_XMON
 116         xmon(0);
 117 #endif
 118         machine_restart(NULL);
 119
 120         /* not reached */
 121         for (;;);
 122 }
 123
 124 /* A place holder for time base interrupts, if they are ever enabled. */
 125 irqreturn_t timebase_interrupt(int irq, void * dev, struct pt_regs * regs)
 126 {
 127         printk ("timebase_interrupt()\n");
 128
 129         return IRQ_HANDLED;
 130 }
 131
 132 static struct irqaction tbint_irqaction = {
 133         .handler = timebase_interrupt,
 134         .mask = CPU_MASK_NONE,
 135         .name = "tbint",
 136 };
 137
 138 /* per-board overridable init_internal_rtc() function. */
 139 void __init __attribute__ ((weak))
 140 init_internal_rtc(void)
 141 {
 142         /* Disable the RTC one second and alarm interrupts. */
 143         out_be16(&((immap_t *)IMAP_ADDR)->im_sit.sit_rtcsc, in_be16(&((immap_t *)IMAP_ADDR)->im_sit.sit_rtcsc) & ~(RTCSC_SIE | RTCSC_ALE));
 144         /* Enable the RTC */
 145         out_be16(&((immap_t *)IMAP_ADDR)->im_sit.sit_rtcsc, in_be16(&((immap_t *)IMAP_ADDR)->im_sit.sit_rtcsc) | (RTCSC_RTF | RTCSC_RTE));
 146 }
 147
 148 /* The decrementer counts at the system (internal) clock frequency divided by
 149  * sixteen, or external oscillator divided by four.  We force the processor
 150  * to use system clock divided by sixteen.
 151  */
 152 void __init m8xx_calibrate_decr(void)
 153 {
 154         bd_t    *binfo = (bd_t *)__res;
 155         int freq, fp, divisor;
 156
 157         /* Unlock the SCCR. */
 158         out_be32(&((immap_t *)IMAP_ADDR)->im_clkrstk.cark_sccrk, ~KAPWR_KEY);
 159         out_be32(&((immap_t *)IMAP_ADDR)->im_clkrstk.cark_sccrk, KAPWR_KEY);
 160
 161         /* Force all 8xx processors to use divide by 16 processor clock. */
 162         out_be32(&((immap_t *)IMAP_ADDR)->im_clkrst.car_sccr,
 163                 in_be32(&((immap_t *)IMAP_ADDR)->im_clkrst.car_sccr)|0x02000000);
 164         /* Processor frequency is MHz.
 165          * The value 'fp' is the number of decrementer ticks per second.
 166          */
 167         fp = binfo->bi_intfreq / 16;
 168         freq = fp*60;   /* try to make freq/1e6 an integer */
 169         divisor = 60;
 170         printk("Decrementer Frequency = %d/%d\n", freq, divisor);
 171         tb_ticks_per_jiffy = freq / HZ / divisor;
 172         tb_to_us = mulhwu_scale_factor(freq / divisor, 1000000);
 173
 174         /* Perform some more timer/timebase initialization.  This used
 175          * to be done elsewhere, but other changes caused it to get
 176          * called more than once....that is a bad thing.
 177          *
 178          * First, unlock all of the registers we are going to modify.
 179          * To protect them from corruption during power down, registers
 180          * that are maintained by keep alive power are "locked".  To
 181          * modify these registers we have to write the key value to
 182          * the key location associated with the register.
 183          * Some boards power up with these unlocked, while others
 184          * are locked.  Writing anything (including the unlock code?)
 185          * to the unlocked registers will lock them again.  So, here
 186          * we guarantee the registers are locked, then we unlock them
 187          * for our use.
 188          */
 189         out_be32(&((immap_t *)IMAP_ADDR)->im_sitk.sitk_tbscrk, ~KAPWR_KEY);
 190         out_be32(&((immap_t *)IMAP_ADDR)->im_sitk.sitk_rtcsck, ~KAPWR_KEY);
 191         out_be32(&((immap_t *)IMAP_ADDR)->im_sitk.sitk_tbk, ~KAPWR_KEY);
 192         out_be32(&((immap_t *)IMAP_ADDR)->im_sitk.sitk_tbscrk, KAPWR_KEY);
 193         out_be32(&((immap_t *)IMAP_ADDR)->im_sitk.sitk_rtcsck, KAPWR_KEY);
 194         out_be32(&((immap_t *)IMAP_ADDR)->im_sitk.sitk_tbk, KAPWR_KEY);
 195
 196         init_internal_rtc();
 197
 198         /* Enabling the decrementer also enables the timebase interrupts
 199          * (or from the other point of view, to get decrementer interrupts
 200          * we have to enable the timebase).  The decrementer interrupt
 201          * is wired into the vector table, nothing to do here for that.
 202          */
 203         out_be16(&((immap_t *)IMAP_ADDR)->im_sit.sit_tbscr, (mk_int_int_mask(DEC_INTERRUPT) << 8) | (TBSCR_TBF | TBSCR_TBE));
 204
 205         if (setup_irq(DEC_INTERRUPT, &tbint_irqaction))
 206                 panic("Could not allocate timer IRQ!");
 207
 208 #ifdef CONFIG_8xx_WDT
 209         /* Install watchdog timer handler early because it might be
 210          * already enabled by the bootloader
 211          */
 212         m8xx_wdt_handler_install(binfo);
 213 #endif
 214 }
 215
 216 /* The RTC on the MPC8xx is an internal register.
 217  * We want to protect this during power down, so we need to unlock,
 218  * modify, and re-lock.
 219  */
 220 static int
 221 m8xx_set_rtc_time(unsigned long time)
 222 {
 223         out_be32(&((immap_t *)IMAP_ADDR)->im_sitk.sitk_rtck, KAPWR_KEY);
 224         out_be32(&((immap_t *)IMAP_ADDR)->im_sit.sit_rtc, time);
 225         out_be32(&((immap_t *)IMAP_ADDR)->im_sitk.sitk_rtck, ~KAPWR_KEY);
 226         return(0);
 227 }
 228
 229 static unsigned long
 230 m8xx_get_rtc_time(void)
 231 {
 232         /* Get time from the RTC. */
 233         return (unsigned long) in_be32(&((immap_t *)IMAP_ADDR)->im_sit.sit_rtc);
 234 }
 235
 236 static void
 237 m8xx_restart(char *cmd)
 238 {
 239         __volatile__ unsigned char dummy;
 240
 241         local_irq_disable();
 242         out_be32(&((immap_t *)IMAP_ADDR)->im_clkrst.car_plprcr, in_be32(&((immap_t *)IMAP_ADDR)->im_clkrst.car_plprcr) | 0x00000080);
 243
 244         /* Clear the ME bit in MSR to cause checkstop on machine check
 245         */
 246         mtmsr(mfmsr() & ~0x1000);
 247
 248         dummy = in_8(&((immap_t *)IMAP_ADDR)->im_clkrst.res[0]);
 249         printk("Restart failed\n");
 250         while(1);
 251 }
 252
 253 static void
 254 m8xx_power_off(void)
 255 {
 256    m8xx_restart(NULL);
 257 }
 258
 259 static void
 260 m8xx_halt(void)
 261 {
 262    m8xx_restart(NULL);
 263 }
 264
 265
 266 static int
 267 m8xx_show_percpuinfo(struct seq_file *m, int i)
 268 {
 269         bd_t    *bp;
 270
 271         bp = (bd_t *)__res;
 272
 273         seq_printf(m, "clock\t\t: %uMHz\n"
 274                    "bus clock\t: %uMHz\n",
 275                    bp->bi_intfreq / 1000000,
 276                    bp->bi_busfreq / 1000000);
 277
 278         return 0;
 279 }
 280
 281 #ifdef CONFIG_PCI
 282 static struct irqaction mbx_i8259_irqaction = {
 283         .handler = mbx_i8259_action,
 284         .mask = CPU_MASK_NONE,
 285         .name = "i8259 cascade",
 286 };
 287 #endif
 288
 289 /* Initialize the internal interrupt controller.  The number of
 290  * interrupts supported can vary with the processor type, and the
 291  * 82xx family can have up to 64.
 292  * External interrupts can be either edge or level triggered, and
 293  * need to be initialized by the appropriate driver.
 294  */
 295 static void __init
 296 m8xx_init_IRQ(void)
 297 {
 298         int i;
 299
 300         for (i = SIU_IRQ_OFFSET ; i < SIU_IRQ_OFFSET + NR_SIU_INTS ; i++)
 301                 irq_desc[i].handler = &ppc8xx_pic;
 302
 303         cpm_interrupt_init();
 304
 305 #if defined(CONFIG_PCI)
 306         for (i = I8259_IRQ_OFFSET ; i < I8259_IRQ_OFFSET + NR_8259_INTS ; i++)
 307                 irq_desc[i].handler = &i8259_pic;
 308
 309         i8259_pic_irq_offset = I8259_IRQ_OFFSET;
 310         i8259_init(0);
 311
 312         /* The i8259 cascade interrupt must be level sensitive. */
 313         out_be32(&((immap_t *)IMAP_ADDR)->im_siu_conf.sc_siel, in_be32(&((immap_t *)IMAP_ADDR)->im_siu_conf.sc_siel & ~(0x80000000 >> ISA_BRIDGE_INT)));
 314
 315         if (setup_irq(ISA_BRIDGE_INT, &mbx_i8259_irqaction))
 316                 enable_irq(ISA_BRIDGE_INT);
 317 #endif  /* CONFIG_PCI */
 318 }
 319
 320 /* -------------------------------------------------------------------- */
 321
 322 /*
 323  * This is a big hack right now, but it may turn into something real
 324  * someday.
 325  *
 326  * For the 8xx boards (at this time anyway), there is nothing to initialize
 327  * associated the PROM.  Rather than include all of the prom.c
 328  * functions in the image just to get prom_init, all we really need right
 329  * now is the initialization of the physical memory region.
 330  */
 331 static unsigned long __init
 332 m8xx_find_end_of_memory(void)
 333 {
 334         bd_t    *binfo;
 335         extern unsigned char __res[];
 336
 337         binfo = (bd_t *)__res;
 338
 339         return binfo->bi_memsize;
 340 }
 341
 342 /*
 343  * Now map in some of the I/O space that is generically needed
 344  * or shared with multiple devices.
 345  * All of this fits into the same 4Mbyte region, so it only
 346  * requires one page table page.  (or at least it used to  -- paulus)
 347  */
 348 static void __init
 349 m8xx_map_io(void)
 350 {
 351         io_block_mapping(IMAP_ADDR, IMAP_ADDR, IMAP_SIZE, _PAGE_IO);
 352 #ifdef CONFIG_MBX
 353         io_block_mapping(NVRAM_ADDR, NVRAM_ADDR, NVRAM_SIZE, _PAGE_IO);
 354         io_block_mapping(MBX_CSR_ADDR, MBX_CSR_ADDR, MBX_CSR_SIZE, _PAGE_IO);
 355         io_block_mapping(PCI_CSR_ADDR, PCI_CSR_ADDR, PCI_CSR_SIZE, _PAGE_IO);
 356
 357         /* Map some of the PCI/ISA I/O space to get the IDE interface.
 358         */
 359         io_block_mapping(PCI_ISA_IO_ADDR, PCI_ISA_IO_ADDR, 0x4000, _PAGE_IO);
 360         io_block_mapping(PCI_IDE_ADDR, PCI_IDE_ADDR, 0x4000, _PAGE_IO);
 361 #endif
 362 #if defined(CONFIG_RPXLITE) || defined(CONFIG_RPXCLASSIC)
 363         io_block_mapping(RPX_CSR_ADDR, RPX_CSR_ADDR, RPX_CSR_SIZE, _PAGE_IO);
 364 #if !defined(CONFIG_PCI)
 365         io_block_mapping(_IO_BASE,_IO_BASE,_IO_BASE_SIZE, _PAGE_IO);
 366 #endif
 367 #endif
 368 #if defined(CONFIG_HTDMSOUND) || defined(CONFIG_RPXTOUCH) || defined(CONFIG_FB_RPX)
 369         io_block_mapping(HIOX_CSR_ADDR, HIOX_CSR_ADDR, HIOX_CSR_SIZE, _PAGE_IO);
 370 #endif
 371 #ifdef CONFIG_FADS
 372         io_block_mapping(BCSR_ADDR, BCSR_ADDR, BCSR_SIZE, _PAGE_IO);
 373 #endif
 374 #ifdef CONFIG_PCI
 375         io_block_mapping(PCI_CSR_ADDR, PCI_CSR_ADDR, PCI_CSR_SIZE, _PAGE_IO);
 376 #endif
 377 #if defined(CONFIG_NETTA)
 378         io_block_mapping(_IO_BASE,_IO_BASE,_IO_BASE_SIZE, _PAGE_IO);
 379 #endif
 380 }
 381
 382 void __init
 383 platform_init(unsigned long r3, unsigned long r4, unsigned long r5,
 384                 unsigned long r6, unsigned long r7)
 385 {
 386         parse_bootinfo(find_bootinfo());
 387
 388         if ( r3 )
 389                 memcpy( (void *)__res,(void *)(r3+KERNELBASE), sizeof(bd_t) );
 390
 391 #ifdef CONFIG_PCI
 392         m8xx_setup_pci_ptrs();
 393 #endif
 394
 395 #ifdef CONFIG_BLK_DEV_INITRD
 396         /* take care of initrd if we have one */
 397         if ( r4 )
 398         {
 399                 initrd_start = r4 + KERNELBASE;
 400                 initrd_end = r5 + KERNELBASE;
 401         }
 402 #endif /* CONFIG_BLK_DEV_INITRD */
 403         /* take care of cmd line */
 404         if ( r6 )
 405         {
 406                 *(char *)(r7+KERNELBASE) = 0;
 407                 strcpy(cmd_line, (char *)(r6+KERNELBASE));
 408         }
 409
 410         identify_ppc_sys_by_name(BOARD_CHIP_NAME);
 411
 412         ppc_md.setup_arch               = m8xx_setup_arch;
 413         ppc_md.show_percpuinfo          = m8xx_show_percpuinfo;
 414         ppc_md.init_IRQ                 = m8xx_init_IRQ;
 415         ppc_md.get_irq                  = m8xx_get_irq;
 416         ppc_md.init                     = NULL;
 417
 418         ppc_md.restart                  = m8xx_restart;
 419         ppc_md.power_off                = m8xx_power_off;
 420         ppc_md.halt                     = m8xx_halt;
 421
 422         ppc_md.time_init                = NULL;
 423         ppc_md.set_rtc_time             = m8xx_set_rtc_time;
 424         ppc_md.get_rtc_time             = m8xx_get_rtc_time;
 425         ppc_md.calibrate_decr           = m8xx_calibrate_decr;
 426
 427         ppc_md.find_end_of_memory       = m8xx_find_end_of_memory;
 428         ppc_md.setup_io_mappings        = m8xx_map_io;
 429
 430 #if defined(CONFIG_BLK_DEV_MPC8xx_IDE)
 431         m8xx_ide_init();
 432 #endif
 433 }