arch/ppc/platforms/sandpoint.c

   1 /*
   2  * arch/ppc/platforms/sandpoint_setup.c
   3  *
   4  * Board setup routines for the Motorola SPS Sandpoint Test Platform.
   5  *
   6  * Author: Mark A. Greer
   7  *       mgreer@mvista.com
   8  *
   9  * 2000-2003 (c) MontaVista Software, Inc.  This file is licensed under
  10  * the terms of the GNU General Public License version 2.  This program
  11  * is licensed "as is" without any warranty of any kind, whether express
  12  * or implied.
  13  */
  14
  15 /*
  16  * This file adds support for the Motorola SPS Sandpoint Test Platform.
  17  * These boards have a PPMC slot for the processor so any combination
  18  * of cpu and host bridge can be attached.  This port is for an 8240 PPMC
  19  * module from Motorola SPS and other closely related cpu/host bridge
  20  * combinations (e.g., 750/755/7400 with MPC107 host bridge).
  21  * The sandpoint itself has a Windbond 83c553 (PCI-ISA bridge, 2 DMA ctlrs, 2
  22  * cascaded 8259 interrupt ctlrs, 8254 Timer/Counter, and an IDE ctlr), a
  23  * National 87308 (RTC, 2 UARTs, Keyboard & mouse ctlrs, and a floppy ctlr),
  24  * and 4 PCI slots (only 2 of which are usable; the other 2 are keyed for 3.3V
  25  * but are really 5V).
  26  *
  27  * The firmware on the sandpoint is called DINK (not my acronym :).  This port
  28  * depends on DINK to do some basic initialization (e.g., initialize the memory
  29  * ctlr) and to ensure that the processor is using MAP B (CHRP map).
  30  *
  31  * The switch settings for the Sandpoint board MUST be as follows:
  32  *      S3: down
  33  *      S4: up
  34  *      S5: up
  35  *      S6: down
  36  *
  37  * 'down' is in the direction from the PCI slots towards the PPMC slot;
  38  * 'up' is in the direction from the PPMC slot towards the PCI slots.
  39  * Be careful, the way the sandpoint board is installed in XT chasses will
  40  * make the directions reversed.
  41  *
  42  * Since Motorola listened to our suggestions for improvement, we now have
  43  * the Sandpoint X3 board.  All of the PCI slots are available, it uses
  44  * the serial interrupt interface (just a hardware thing we need to
  45  * configure properly).
  46  *
  47  * Use the default X3 switch settings.  The interrupts are then:
  48  *              EPIC    Source
  49  *                0     SIOINT          (8259, active low)
  50  *                1     PCI #1
  51  *                2     PCI #2
  52  *                3     PCI #3
  53  *                4     PCI #4
  54  *                7     Winbond INTC    (IDE interrupt)
  55  *                8     Winbond INTD    (IDE interrupt)
  56  *
  57  *
  58  * Motorola has finally released a version of DINK32 that correctly
  59  * (seemingly) initalizes the memory controller correctly, regardless
  60  * of the amount of memory in the system.  Once a method of determining
  61  * what version of DINK initializes the system for us, if applicable, is
  62  * found, we can hopefully stop hardcoding 32MB of RAM.
  63  */
  64
  65 #include <linux/config.h>
  66 #include <linux/stddef.h>
  67 #include <linux/kernel.h>
  68 #include <linux/init.h>
  69 #include <linux/errno.h>
  70 #include <linux/reboot.h>
  71 #include <linux/pci.h>
  72 #include <linux/kdev_t.h>
  73 #include <linux/major.h>
  74 #include <linux/initrd.h>
  75 #include <linux/console.h>
  76 #include <linux/delay.h>
  77 #include <linux/irq.h>
  78 #include <linux/ide.h>
  79 #include <linux/seq_file.h>
  80 #include <linux/root_dev.h>
  81 #include <linux/serial.h>
  82 #include <linux/tty.h>  /* for linux/serial_core.h */
  83 #include <linux/serial_core.h>
  84 #include <linux/serial_8250.h>
  85
  86 #include <asm/system.h>
  87 #include <asm/pgtable.h>
  88 #include <asm/page.h>
  89 #include <asm/time.h>
  90 #include <asm/dma.h>
  91 #include <asm/io.h>
  92 #include <asm/machdep.h>
  93 #include <asm/prom.h>
  94 #include <asm/smp.h>
  95 #include <asm/vga.h>
  96 #include <asm/open_pic.h>
  97 #include <asm/i8259.h>
  98 #include <asm/todc.h>
  99 #include <asm/bootinfo.h>
 100 #include <asm/mpc10x.h>
 101 #include <asm/pci-bridge.h>
 102 #include <asm/kgdb.h>
 103 #include <asm/ppc_sys.h>
 104
 105 #include "sandpoint.h"
 106
 107 /* Set non-zero if an X2 Sandpoint detected. */
 108 static int sandpoint_is_x2;
 109
 110 unsigned char __res[sizeof(bd_t)];
 111
 112 static void sandpoint_halt(void);
 113 static void sandpoint_probe_type(void);
 114
 115 /*
 116  * Define all of the IRQ senses and polarities.  Taken from the
 117  * Sandpoint X3 User's manual.
 118  */
 119 static u_char sandpoint_openpic_initsenses[] __initdata = {
 120         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE),      /* 0: SIOINT */
 121         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE),      /* 2: PCI Slot 1 */
 122         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE),      /* 3: PCI Slot 2 */
 123         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE),      /* 4: PCI Slot 3 */
 124         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE),      /* 5: PCI Slot 4 */
 125         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE),      /* 8: IDE (INT C) */
 126         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE)       /* 9: IDE (INT D) */
 127 };
 128
 129 /*
 130  * Motorola SPS Sandpoint interrupt routing.
 131  */
 132 static inline int
 133 x3_map_irq(struct pci_dev *dev, unsigned char idsel, unsigned char pin)
 134 {
 135         static char pci_irq_table[][4] =
 136         /*
 137          *      PCI IDSEL/INTPIN->INTLINE
 138          *         A   B   C   D
 139          */
 140         {
 141                 { 16,  0,  0,  0 },     /* IDSEL 11 - i8259 on Winbond */
 142                 {  0,  0,  0,  0 },     /* IDSEL 12 - unused */
 143                 { 18, 21, 20, 19 },     /* IDSEL 13 - PCI slot 1 */
 144                 { 19, 18, 21, 20 },     /* IDSEL 14 - PCI slot 2 */
 145                 { 20, 19, 18, 21 },     /* IDSEL 15 - PCI slot 3 */
 146                 { 21, 20, 19, 18 },     /* IDSEL 16 - PCI slot 4 */
 147         };
 148
 149         const long min_idsel = 11, max_idsel = 16, irqs_per_slot = 4;
 150         return PCI_IRQ_TABLE_LOOKUP;
 151 }
 152
 153 static inline int
 154 x2_map_irq(struct pci_dev *dev, unsigned char idsel, unsigned char pin)
 155 {
 156         static char pci_irq_table[][4] =
 157         /*
 158          *      PCI IDSEL/INTPIN->INTLINE
 159          *         A   B   C   D
 160          */
 161         {
 162                 { 18,  0,  0,  0 },     /* IDSEL 11 - i8259 on Windbond */
 163                 {  0,  0,  0,  0 },     /* IDSEL 12 - unused */
 164                 { 16, 17, 18, 19 },     /* IDSEL 13 - PCI slot 1 */
 165                 { 17, 18, 19, 16 },     /* IDSEL 14 - PCI slot 2 */
 166                 { 18, 19, 16, 17 },     /* IDSEL 15 - PCI slot 3 */
 167                 { 19, 16, 17, 18 },     /* IDSEL 16 - PCI slot 4 */
 168         };
 169
 170         const long min_idsel = 11, max_idsel = 16, irqs_per_slot = 4;
 171         return PCI_IRQ_TABLE_LOOKUP;
 172 }
 173
 174 static void __init
 175 sandpoint_setup_winbond_83553(struct pci_controller *hose)
 176 {
 177         int             devfn;
 178
 179         /*
 180          * Route IDE interrupts directly to the 8259's IRQ 14 & 15.
 181          * We can't route the IDE interrupt to PCI INTC# or INTD# because those
 182          * woule interfere with the PMC's INTC# and INTD# lines.
 183          */
 184         /*
 185          * Winbond Fcn 0
 186          */
 187         devfn = PCI_DEVFN(11,0);
 188
 189         early_write_config_byte(hose,
 190                                 0,
 191                                 devfn,
 192                                 0x43, /* IDE Interrupt Routing Control */
 193                                 0xef);
 194         early_write_config_word(hose,
 195                                 0,
 196                                 devfn,
 197                                 0x44, /* PCI Interrupt Routing Control */
 198                                 0x0000);
 199
 200         /* Want ISA memory cycles to be forwarded to PCI bus */
 201         early_write_config_byte(hose,
 202                                 0,
 203                                 devfn,
 204                                 0x48, /* ISA-to-PCI Addr Decoder Control */
 205                                 0xf0);
 206
 207         /* Enable Port 92.  */
 208         early_write_config_byte(hose,
 209                                 0,
 210                                 devfn,
 211                                 0x4e,   /* AT System Control Register */
 212                                 0x06);
 213         /*
 214          * Winbond Fcn 1
 215          */
 216         devfn = PCI_DEVFN(11,1);
 217
 218         /* Put IDE controller into native mode. */
 219         early_write_config_byte(hose,
 220                                 0,
 221                                 devfn,
 222                                 0x09,   /* Programming interface Register */
 223                                 0x8f);
 224
 225         /* Init IRQ routing, enable both ports, disable fast 16 */
 226         early_write_config_dword(hose,
 227                                 0,
 228                                 devfn,
 229                                 0x40,   /* IDE Control/Status Register */
 230                                 0x00ff0011);
 231         return;
 232 }
 233
 234 /* On the sandpoint X2, we must avoid sending configuration cycles to
 235  * device #12 (IDSEL addr = AD12).
 236  */
 237 static int
 238 x2_exclude_device(u_char bus, u_char devfn)
 239 {
 240         if ((bus == 0) && (PCI_SLOT(devfn) == SANDPOINT_HOST_BRIDGE_IDSEL))
 241                 return PCIBIOS_DEVICE_NOT_FOUND;
 242         else
 243                 return PCIBIOS_SUCCESSFUL;
 244 }
 245
 246 static void __init
 247 sandpoint_find_bridges(void)
 248 {
 249         struct pci_controller   *hose;
 250
 251         hose = pcibios_alloc_controller();
 252
 253         if (!hose)
 254                 return;
 255
 256         hose->first_busno = 0;
 257         hose->last_busno = 0xff;
 258
 259         if (mpc10x_bridge_init(hose,
 260                                MPC10X_MEM_MAP_B,
 261                                MPC10X_MEM_MAP_B,
 262                                MPC10X_MAPB_EUMB_BASE) == 0) {
 263
 264                 /* Do early winbond init, then scan PCI bus */
 265                 sandpoint_setup_winbond_83553(hose);
 266                 hose->last_busno = pciauto_bus_scan(hose, hose->first_busno);
 267
 268                 ppc_md.pcibios_fixup = NULL;
 269                 ppc_md.pcibios_fixup_bus = NULL;
 270                 ppc_md.pci_swizzle = common_swizzle;
 271                 if (sandpoint_is_x2) {
 272                         ppc_md.pci_map_irq = x2_map_irq;
 273                         ppc_md.pci_exclude_device = x2_exclude_device;
 274                 } else
 275                         ppc_md.pci_map_irq = x3_map_irq;
 276         }
 277         else {
 278                 if (ppc_md.progress)
 279                         ppc_md.progress("Bridge init failed", 0x100);
 280                 printk("Host bridge init failed\n");
 281         }
 282
 283         return;
 284 }
 285
 286 static void __init
 287 sandpoint_setup_arch(void)
 288 {
 289         /* Probe for Sandpoint model */
 290         sandpoint_probe_type();
 291         if (sandpoint_is_x2)
 292                 epic_serial_mode = 0;
 293
 294         loops_per_jiffy = 100000000 / HZ;
 295
 296 #ifdef CONFIG_BLK_DEV_INITRD
 297         if (initrd_start)
 298                 ROOT_DEV = Root_RAM0;
 299         else
 300 #endif
 301 #ifdef  CONFIG_ROOT_NFS
 302                 ROOT_DEV = Root_NFS;
 303 #else
 304                 ROOT_DEV = Root_HDA1;
 305 #endif
 306
 307         /* Lookup PCI host bridges */
 308         sandpoint_find_bridges();
 309
 310         if (strncmp (cur_ppc_sys_spec->ppc_sys_name, "8245", 4) == 0)
 311         {
 312                 bd_t *bp = (bd_t *)__res;
 313                 struct plat_serial8250_port *pdata;
 314                 pdata = (struct plat_serial8250_port *) ppc_sys_get_pdata(MPC10X_DUART);
 315
 316                 if (pdata)
 317                 {
 318                         pdata[0].uartclk = bp->bi_busfreq;
 319                         pdata[0].membase = ioremap(pdata[0].mapbase, 0x100);
 320
 321                         /* this disables the 2nd serial port on the DUART
 322                          * since the sandpoint does not have it connected */
 323                         pdata[1].uartclk = 0;
 324                         pdata[1].irq = 0;
 325                         pdata[1].mapbase = 0;
 326                 }
 327         }
 328
 329         printk(KERN_INFO "Motorola SPS Sandpoint Test Platform\n");
 330         printk(KERN_INFO "Port by MontaVista Software, Inc. (source@mvista.com)\n");
 331
 332         /* DINK32 12.3 and below do not correctly enable any caches.
 333          * We will do this now with good known values.  Future versions
 334          * of DINK32 are supposed to get this correct.
 335          */
 336         if (cpu_has_feature(CPU_FTR_SPEC7450))
 337                 /* 745x is different.  We only want to pass along enable. */
 338                 _set_L2CR(L2CR_L2E);
 339         else if (cpu_has_feature(CPU_FTR_L2CR))
 340                 /* All modules have 1MB of L2.  We also assume that an
 341                  * L2 divisor of 3 will work.
 342                  */
 343                 _set_L2CR(L2CR_L2E | L2CR_L2SIZ_1MB | L2CR_L2CLK_DIV3
 344                                 | L2CR_L2RAM_PIPE | L2CR_L2OH_1_0 | L2CR_L2DF);
 345 #if 0
 346         /* Untested right now. */
 347         if (cpu_has_feature(CPU_FTR_L3CR)) {
 348                 /* Magic value. */
 349                 _set_L3CR(0x8f032000);
 350         }
 351 #endif
 352 }
 353
 354 #define SANDPOINT_87308_CFG_ADDR                0x15c
 355 #define SANDPOINT_87308_CFG_DATA                0x15d
 356
 357 #define SANDPOINT_87308_CFG_INB(addr, byte) {                           \
 358         outb((addr), SANDPOINT_87308_CFG_ADDR);                         \
 359         (byte) = inb(SANDPOINT_87308_CFG_DATA);                         \
 360 }
 361
 362 #define SANDPOINT_87308_CFG_OUTB(addr, byte) {                          \
 363         outb((addr), SANDPOINT_87308_CFG_ADDR);                         \
 364         outb((byte), SANDPOINT_87308_CFG_DATA);                         \
 365 }
 366
 367 #define SANDPOINT_87308_SELECT_DEV(dev_num) {                           \
 368         SANDPOINT_87308_CFG_OUTB(0x07, (dev_num));                      \
 369 }
 370
 371 #define SANDPOINT_87308_DEV_ENABLE(dev_num) {                           \
 372         SANDPOINT_87308_SELECT_DEV(dev_num);                            \
 373         SANDPOINT_87308_CFG_OUTB(0x30, 0x01);                           \
 374 }
 375
 376 /*
 377  * To probe the Sandpoint type, we need to check for a connection between GPIO
 378  * pins 6 and 7 on the NS87308 SuperIO.
 379  */
 380 static void __init sandpoint_probe_type(void)
 381 {
 382         u8 x;
 383         /* First, ensure that the GPIO pins are enabled. */
 384         SANDPOINT_87308_SELECT_DEV(0x07); /* Select GPIO logical device */
 385         SANDPOINT_87308_CFG_OUTB(0x60, 0x07); /* Base address 0x700 */
 386         SANDPOINT_87308_CFG_OUTB(0x61, 0x00);
 387         SANDPOINT_87308_CFG_OUTB(0x30, 0x01); /* Enable */
 388
 389         /* Now, set pin 7 to output and pin 6 to input. */
 390         outb((inb(0x701) | 0x80) & 0xbf, 0x701);
 391         /* Set push-pull output */
 392         outb(inb(0x702) | 0x80, 0x702);
 393         /* Set pull-up on input */
 394         outb(inb(0x703) | 0x40, 0x703);
 395         /* Set output high and check */
 396         x = inb(0x700);
 397         outb(x | 0x80, 0x700);
 398         x = inb(0x700);
 399         sandpoint_is_x2 = ! (x & 0x40);
 400         if (ppc_md.progress && sandpoint_is_x2)
 401                 ppc_md.progress("High output says X2", 0);
 402         /* Set output low and check */
 403         outb(x & 0x7f, 0x700);
 404         sandpoint_is_x2 |= inb(0x700) & 0x40;
 405         if (ppc_md.progress && sandpoint_is_x2)
 406                 ppc_md.progress("Low output says X2", 0);
 407         if (ppc_md.progress && ! sandpoint_is_x2)
 408                 ppc_md.progress("Sandpoint is X3", 0);
 409 }
 410
 411 /*
 412  * Fix IDE interrupts.
 413  */
 414 static int __init
 415 sandpoint_fix_winbond_83553(void)
 416 {
 417         /* Make some 8259 interrupt level sensitive */
 418         outb(0xe0, 0x4d0);
 419         outb(0xde, 0x4d1);
 420
 421         return 0;
 422 }
 423
 424 arch_initcall(sandpoint_fix_winbond_83553);
 425
 426 /*
 427  * Initialize the ISA devices on the Nat'l PC87308VUL SuperIO chip.
 428  */
 429 static int __init
 430 sandpoint_setup_natl_87308(void)
 431 {
 432         u_char  reg;
 433
 434         /*
 435          * Enable all the devices on the Super I/O chip.
 436          */
 437         SANDPOINT_87308_SELECT_DEV(0x00); /* Select kbd logical device */
 438         SANDPOINT_87308_CFG_OUTB(0xf0, 0x00); /* Set KBC clock to 8 Mhz */
 439         SANDPOINT_87308_DEV_ENABLE(0x00); /* Enable keyboard */
 440         SANDPOINT_87308_DEV_ENABLE(0x01); /* Enable mouse */
 441         SANDPOINT_87308_DEV_ENABLE(0x02); /* Enable rtc */
 442         SANDPOINT_87308_DEV_ENABLE(0x03); /* Enable fdc (floppy) */
 443         SANDPOINT_87308_DEV_ENABLE(0x04); /* Enable parallel */
 444         SANDPOINT_87308_DEV_ENABLE(0x05); /* Enable UART 2 */
 445         SANDPOINT_87308_CFG_OUTB(0xf0, 0x82); /* Enable bank select regs */
 446         SANDPOINT_87308_DEV_ENABLE(0x06); /* Enable UART 1 */
 447         SANDPOINT_87308_CFG_OUTB(0xf0, 0x82); /* Enable bank select regs */
 448
 449         /* Set up floppy in PS/2 mode */
 450         outb(0x09, SIO_CONFIG_RA);
 451         reg = inb(SIO_CONFIG_RD);
 452         reg = (reg & 0x3F) | 0x40;
 453         outb(reg, SIO_CONFIG_RD);
 454         outb(reg, SIO_CONFIG_RD);       /* Have to write twice to change! */
 455
 456         return 0;
 457 }
 458
 459 arch_initcall(sandpoint_setup_natl_87308);
 460
 461 static int __init
 462 sandpoint_request_io(void)
 463 {
 464         request_region(0x00,0x20,"dma1");
 465         request_region(0x20,0x20,"pic1");
 466         request_region(0x40,0x20,"timer");
 467         request_region(0x80,0x10,"dma page reg");
 468         request_region(0xa0,0x20,"pic2");
 469         request_region(0xc0,0x20,"dma2");
 470
 471         return 0;
 472 }
 473
 474 arch_initcall(sandpoint_request_io);
 475
 476 /*
 477  * Interrupt setup and service.  Interrrupts on the Sandpoint come
 478  * from the four PCI slots plus the 8259 in the Winbond Super I/O (SIO).
 479  * The 8259 is cascaded from EPIC IRQ0, IRQ1-4 map to PCI slots 1-4,
 480  * IDE is on EPIC 7 and 8.
 481  */
 482 static void __init
 483 sandpoint_init_IRQ(void)
 484 {
 485         int i;
 486
 487         OpenPIC_InitSenses = sandpoint_openpic_initsenses;
 488         OpenPIC_NumInitSenses = sizeof(sandpoint_openpic_initsenses);
 489
 490         mpc10x_set_openpic();
 491         openpic_hookup_cascade(sandpoint_is_x2 ? 17 : NUM_8259_INTERRUPTS, "82c59 cascade",
 492                         i8259_irq);
 493
 494         /*
 495          * openpic_init() has set up irq_desc[16-31] to be openpic
 496          * interrupts.  We need to set irq_desc[0-15] to be i8259
 497          * interrupts.
 498          */
 499         for(i=0; i < NUM_8259_INTERRUPTS; i++)
 500                 irq_desc[i].handler = &i8259_pic;
 501
 502         /*
 503          * The EPIC allows for a read in the range of 0xFEF00000 ->
 504          * 0xFEFFFFFF to generate a PCI interrupt-acknowledge transaction.
 505          */
 506         i8259_init(0xfef00000);
 507 }
 508
 509 static u32
 510 sandpoint_irq_canonicalize(u32 irq)
 511 {
 512         if (irq == 2)
 513                 return 9;
 514         else
 515                 return irq;
 516 }
 517
 518 static unsigned long __init
 519 sandpoint_find_end_of_memory(void)
 520 {
 521         bd_t *bp = (bd_t *)__res;
 522
 523         if (bp->bi_memsize)
 524                 return bp->bi_memsize;
 525
 526         /* DINK32 13.0 correctly initalizes things, so iff you use
 527          * this you _should_ be able to change this instead of a
 528          * hardcoded value. */
 529 #if 0
 530         return mpc10x_get_mem_size(MPC10X_MEM_MAP_B);
 531 #else
 532         return 32*1024*1024;
 533 #endif
 534 }
 535
 536 static void __init
 537 sandpoint_map_io(void)
 538 {
 539         io_block_mapping(0xfe000000, 0xfe000000, 0x02000000, _PAGE_IO);
 540 }
 541
 542 static void
 543 sandpoint_restart(char *cmd)
 544 {
 545         local_irq_disable();
 546
 547         /* Set exception prefix high - to the firmware */
 548         _nmask_and_or_msr(0, MSR_IP);
 549
 550         /* Reset system via Port 92 */
 551         outb(0x00, 0x92);
 552         outb(0x01, 0x92);
 553         for(;;);        /* Spin until reset happens */
 554 }
 555
 556 static void
 557 sandpoint_power_off(void)
 558 {
 559         local_irq_disable();
 560         for(;;);        /* No way to shut power off with software */
 561         /* NOTREACHED */
 562 }
 563
 564 static void
 565 sandpoint_halt(void)
 566 {
 567         sandpoint_power_off();
 568         /* NOTREACHED */
 569 }
 570
 571 static int
 572 sandpoint_show_cpuinfo(struct seq_file *m)
 573 {
 574         seq_printf(m, "vendor\t\t: Motorola SPS\n");
 575         seq_printf(m, "machine\t\t: Sandpoint\n");
 576
 577         return 0;
 578 }
 579
 580 #if defined(CONFIG_BLK_DEV_IDE) || defined(CONFIG_BLK_DEV_IDE_MODULE)
 581 /*
 582  * IDE support.
 583  */
 584 static int              sandpoint_ide_ports_known = 0;
 585 static unsigned long    sandpoint_ide_regbase[MAX_HWIFS];
 586 static unsigned long    sandpoint_ide_ctl_regbase[MAX_HWIFS];
 587 static unsigned long    sandpoint_idedma_regbase;
 588
 589 static void
 590 sandpoint_ide_probe(void)
 591 {
 592         struct pci_dev *pdev = pci_get_device(PCI_VENDOR_ID_WINBOND,
 593                         PCI_DEVICE_ID_WINBOND_82C105, NULL);
 594
 595         if (pdev) {
 596                 sandpoint_ide_regbase[0]=pdev->resource[0].start;
 597                 sandpoint_ide_regbase[1]=pdev->resource[2].start;
 598                 sandpoint_ide_ctl_regbase[0]=pdev->resource[1].start;
 599                 sandpoint_ide_ctl_regbase[1]=pdev->resource[3].start;
 600                 sandpoint_idedma_regbase=pdev->resource[4].start;
 601                 pci_dev_put(pdev);
 602         }
 603
 604         sandpoint_ide_ports_known = 1;
 605 }
 606
 607 static int
 608 sandpoint_ide_default_irq(unsigned long base)
 609 {
 610         if (sandpoint_ide_ports_known == 0)
 611                 sandpoint_ide_probe();
 612
 613         if (base == sandpoint_ide_regbase[0])
 614                 return SANDPOINT_IDE_INT0;
 615         else if (base == sandpoint_ide_regbase[1])
 616                 return SANDPOINT_IDE_INT1;
 617         else
 618                 return 0;
 619 }
 620
 621 static unsigned long
 622 sandpoint_ide_default_io_base(int index)
 623 {
 624         if (sandpoint_ide_ports_known == 0)
 625                 sandpoint_ide_probe();
 626
 627         return sandpoint_ide_regbase[index];
 628 }
 629
 630 static void __init
 631 sandpoint_ide_init_hwif_ports(hw_regs_t *hw, unsigned long data_port,
 632                 unsigned long ctrl_port, int *irq)
 633 {
 634         unsigned long reg = data_port;
 635         uint    alt_status_base;
 636         int     i;
 637
 638         for (i = IDE_DATA_OFFSET; i <= IDE_STATUS_OFFSET; i++) {
 639                 hw->io_ports[i] = reg++;
 640         }
 641
 642         if (data_port == sandpoint_ide_regbase[0]) {
 643                 alt_status_base = sandpoint_ide_ctl_regbase[0] + 2;
 644                 hw->irq = 14;
 645         }
 646         else if (data_port == sandpoint_ide_regbase[1]) {
 647                 alt_status_base = sandpoint_ide_ctl_regbase[1] + 2;
 648                 hw->irq = 15;
 649         }
 650         else {
 651                 alt_status_base = 0;
 652                 hw->irq = 0;
 653         }
 654
 655         if (ctrl_port) {
 656                 hw->io_ports[IDE_CONTROL_OFFSET] = ctrl_port;
 657         } else {
 658                 hw->io_ports[IDE_CONTROL_OFFSET] = alt_status_base;
 659         }
 660
 661         if (irq != NULL) {
 662                 *irq = hw->irq;
 663         }
 664 }
 665 #endif
 666
 667 /*
 668  * Set BAT 3 to map 0xf8000000 to end of physical memory space 1-to-1.
 669  */
 670 static __inline__ void
 671 sandpoint_set_bat(void)
 672 {
 673         unsigned long bat3u, bat3l;
 674
 675         __asm__ __volatile__(
 676                         " lis %0,0xf800\n       \
 677                         ori %1,%0,0x002a\n      \
 678                         ori %0,%0,0x0ffe\n      \
 679                         mtspr 0x21e,%0\n        \
 680                         mtspr 0x21f,%1\n        \
 681                         isync\n                 \
 682                         sync "
 683                         : "=r" (bat3u), "=r" (bat3l));
 684 }
 685
 686 TODC_ALLOC();
 687
 688 void __init
 689 platform_init(unsigned long r3, unsigned long r4, unsigned long r5,
 690                 unsigned long r6, unsigned long r7)
 691 {
 692         parse_bootinfo(find_bootinfo());
 693
 694         /* ASSUMPTION:  If both r3 (bd_t pointer) and r6 (cmdline pointer)
 695          * are non-zero, then we should use the board info from the bd_t
 696          * structure and the cmdline pointed to by r6 instead of the
 697          * information from birecs, if any.  Otherwise, use the information
 698          * from birecs as discovered by the preceeding call to
 699          * parse_bootinfo().  This rule should work with both PPCBoot, which
 700          * uses a bd_t board info structure, and the kernel boot wrapper,
 701          * which uses birecs.
 702          */
 703         if (r3 && r6) {
 704                 /* copy board info structure */
 705                 memcpy( (void *)__res,(void *)(r3+KERNELBASE), sizeof(bd_t) );
 706                 /* copy command line */
 707                 *(char *)(r7+KERNELBASE) = 0;
 708                 strcpy(cmd_line, (char *)(r6+KERNELBASE));
 709         }
 710
 711 #ifdef CONFIG_BLK_DEV_INITRD
 712         /* take care of initrd if we have one */
 713         if (r4) {
 714                 initrd_start = r4 + KERNELBASE;
 715                 initrd_end = r5 + KERNELBASE;
 716         }
 717 #endif /* CONFIG_BLK_DEV_INITRD */
 718
 719         /* Map in board regs, etc. */
 720         sandpoint_set_bat();
 721
 722         isa_io_base = MPC10X_MAPB_ISA_IO_BASE;
 723         isa_mem_base = MPC10X_MAPB_ISA_MEM_BASE;
 724         pci_dram_offset = MPC10X_MAPB_DRAM_OFFSET;
 725         ISA_DMA_THRESHOLD = 0x00ffffff;
 726         DMA_MODE_READ = 0x44;
 727         DMA_MODE_WRITE = 0x48;
 728
 729         ppc_md.setup_arch = sandpoint_setup_arch;
 730         ppc_md.show_cpuinfo = sandpoint_show_cpuinfo;
 731         ppc_md.irq_canonicalize = sandpoint_irq_canonicalize;
 732         ppc_md.init_IRQ = sandpoint_init_IRQ;
 733         ppc_md.get_irq = openpic_get_irq;
 734
 735         ppc_md.restart = sandpoint_restart;
 736         ppc_md.power_off = sandpoint_power_off;
 737         ppc_md.halt = sandpoint_halt;
 738
 739         ppc_md.find_end_of_memory = sandpoint_find_end_of_memory;
 740         ppc_md.setup_io_mappings = sandpoint_map_io;
 741
 742         TODC_INIT(TODC_TYPE_PC97307, 0x70, 0x00, 0x71, 8);
 743         ppc_md.time_init = todc_time_init;
 744         ppc_md.set_rtc_time = todc_set_rtc_time;
 745         ppc_md.get_rtc_time = todc_get_rtc_time;
 746         ppc_md.calibrate_decr = todc_calibrate_decr;
 747
 748         ppc_md.nvram_read_val = todc_mc146818_read_val;
 749         ppc_md.nvram_write_val = todc_mc146818_write_val;
 750
 751 #ifdef CONFIG_KGDB
 752         ppc_md.kgdb_map_scc = gen550_kgdb_map_scc;
 753 #endif
 754 #ifdef CONFIG_SERIAL_TEXT_DEBUG
 755         ppc_md.progress = gen550_progress;
 756 #endif
 757
 758 #if defined(CONFIG_BLK_DEV_IDE) || defined(CONFIG_BLK_DEV_IDE_MODULE)
 759         ppc_ide_md.default_irq = sandpoint_ide_default_irq;
 760         ppc_ide_md.default_io_base = sandpoint_ide_default_io_base;
 761         ppc_ide_md.ide_init_hwif = sandpoint_ide_init_hwif_ports;
 762 #endif
 763 }