arch/powerpc/platforms/pseries/iommu.c

   1 /*
   2  * Copyright (C) 2001 Mike Corrigan & Dave Engebretsen, IBM Corporation
   3  *
   4  * Rewrite, cleanup:
   5  *
   6  * Copyright (C) 2004 Olof Johansson <olof@lixom.net>, IBM Corporation
   7  * Copyright (C) 2006 Olof Johansson <olof@lixom.net>
   8  *
   9  * Dynamic DMA mapping support, pSeries-specific parts, both SMP and LPAR.
  10  *
  11  *
  12  * This program is free software; you can redistribute it and/or modify
  13  * it under the terms of the GNU General Public License as published by
  14  * the Free Software Foundation; either version 2 of the License, or
  15  * (at your option) any later version.
  16  *
  17  * This program is distributed in the hope that it will be useful,
  18  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  19  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  20  * GNU General Public License for more details.
  21  *
  22  * You should have received a copy of the GNU General Public License
  23  * along with this program; if not, write to the Free Software
  24  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307 USA
  25  */
  26
  27 #include <linux/config.h>
  28 #include <linux/init.h>
  29 #include <linux/types.h>
  30 #include <linux/slab.h>
  31 #include <linux/mm.h>
  32 #include <linux/spinlock.h>
  33 #include <linux/string.h>
  34 #include <linux/pci.h>
  35 #include <linux/dma-mapping.h>
  36 #include <asm/io.h>
  37 #include <asm/prom.h>
  38 #include <asm/rtas.h>
  39 #include <asm/iommu.h>
  40 #include <asm/pci-bridge.h>
  41 #include <asm/machdep.h>
  42 #include <asm/abs_addr.h>
  43 #include <asm/pSeries_reconfig.h>
  44 #include <asm/firmware.h>
  45 #include <asm/tce.h>
  46 #include <asm/ppc-pci.h>
  47 #include <asm/udbg.h>
  48
  49 #include "plpar_wrappers.h"
  50
  51 #define DBG(fmt...)
  52
  53 static void tce_build_pSeries(struct iommu_table *tbl, long index,
  54                               long npages, unsigned long uaddr,
  55                               enum dma_data_direction direction)
  56 {
  57         u64 proto_tce;
  58         u64 *tcep;
  59         u64 rpn;
  60
  61         index <<= TCE_PAGE_FACTOR;
  62         npages <<= TCE_PAGE_FACTOR;
  63
  64         proto_tce = TCE_PCI_READ; // Read allowed
  65
  66         if (direction != DMA_TO_DEVICE)
  67                 proto_tce |= TCE_PCI_WRITE;
  68
  69         tcep = ((u64 *)tbl->it_base) + index;
  70
  71         while (npages--) {
  72                 /* can't move this out since we might cross LMB boundary */
  73                 rpn = (virt_to_abs(uaddr)) >> TCE_SHIFT;
  74                 *tcep = proto_tce | (rpn & TCE_RPN_MASK) << TCE_RPN_SHIFT;
  75
  76                 uaddr += TCE_PAGE_SIZE;
  77                 tcep++;
  78         }
  79 }
  80
  81
  82 static void tce_free_pSeries(struct iommu_table *tbl, long index, long npages)
  83 {
  84         u64 *tcep;
  85
  86         npages <<= TCE_PAGE_FACTOR;
  87         index <<= TCE_PAGE_FACTOR;
  88
  89         tcep = ((u64 *)tbl->it_base) + index;
  90
  91         while (npages--)
  92                 *(tcep++) = 0;
  93 }
  94
  95
  96 static void tce_build_pSeriesLP(struct iommu_table *tbl, long tcenum,
  97                                 long npages, unsigned long uaddr,
  98                                 enum dma_data_direction direction)
  99 {
 100         u64 rc;
 101         u64 proto_tce, tce;
 102         u64 rpn;
 103
 104         tcenum <<= TCE_PAGE_FACTOR;
 105         npages <<= TCE_PAGE_FACTOR;
 106
 107         rpn = (virt_to_abs(uaddr)) >> TCE_SHIFT;
 108         proto_tce = TCE_PCI_READ;
 109         if (direction != DMA_TO_DEVICE)
 110                 proto_tce |= TCE_PCI_WRITE;
 111
 112         while (npages--) {
 113                 tce = proto_tce | (rpn & TCE_RPN_MASK) << TCE_RPN_SHIFT;
 114                 rc = plpar_tce_put((u64)tbl->it_index, (u64)tcenum << 12, tce);
 115
 116                 if (rc && printk_ratelimit()) {
 117                         printk("tce_build_pSeriesLP: plpar_tce_put failed. rc=%ld\n", rc);
 118                         printk("\tindex   = 0x%lx\n", (u64)tbl->it_index);
 119                         printk("\ttcenum  = 0x%lx\n", (u64)tcenum);
 120                         printk("\ttce val = 0x%lx\n", tce );
 121                         show_stack(current, (unsigned long *)__get_SP());
 122                 }
 123
 124                 tcenum++;
 125                 rpn++;
 126         }
 127 }
 128
 129 static DEFINE_PER_CPU(u64 *, tce_page) = NULL;
 130
 131 static void tce_buildmulti_pSeriesLP(struct iommu_table *tbl, long tcenum,
 132                                      long npages, unsigned long uaddr,
 133                                      enum dma_data_direction direction)
 134 {
 135         u64 rc;
 136         u64 proto_tce;
 137         u64 *tcep;
 138         u64 rpn;
 139         long l, limit;
 140
 141         if (TCE_PAGE_FACTOR == 0 && npages == 1)
 142                 return tce_build_pSeriesLP(tbl, tcenum, npages, uaddr,
 143                                            direction);
 144
 145         tcep = __get_cpu_var(tce_page);
 146
 147         /* This is safe to do since interrupts are off when we're called
 148          * from iommu_alloc{,_sg}()
 149          */
 150         if (!tcep) {
 151                 tcep = (u64 *)__get_free_page(GFP_ATOMIC);
 152                 /* If allocation fails, fall back to the loop implementation */
 153                 if (!tcep)
 154                         return tce_build_pSeriesLP(tbl, tcenum, npages,
 155                                                    uaddr, direction);
 156                 __get_cpu_var(tce_page) = tcep;
 157         }
 158
 159         tcenum <<= TCE_PAGE_FACTOR;
 160         npages <<= TCE_PAGE_FACTOR;
 161
 162         rpn = (virt_to_abs(uaddr)) >> TCE_SHIFT;
 163         proto_tce = TCE_PCI_READ;
 164         if (direction != DMA_TO_DEVICE)
 165                 proto_tce |= TCE_PCI_WRITE;
 166
 167         /* We can map max one pageful of TCEs at a time */
 168         do {
 169                 /*
 170                  * Set up the page with TCE data, looping through and setting
 171                  * the values.
 172                  */
 173                 limit = min_t(long, npages, 4096/TCE_ENTRY_SIZE);
 174
 175                 for (l = 0; l < limit; l++) {
 176                         tcep[l] = proto_tce | (rpn & TCE_RPN_MASK) << TCE_RPN_SHIFT;
 177                         rpn++;
 178                 }
 179
 180                 rc = plpar_tce_put_indirect((u64)tbl->it_index,
 181                                             (u64)tcenum << 12,
 182                                             (u64)virt_to_abs(tcep),
 183                                             limit);
 184
 185                 npages -= limit;
 186                 tcenum += limit;
 187         } while (npages > 0 && !rc);
 188
 189         if (rc && printk_ratelimit()) {
 190                 printk("tce_buildmulti_pSeriesLP: plpar_tce_put failed. rc=%ld\n", rc);
 191                 printk("\tindex   = 0x%lx\n", (u64)tbl->it_index);
 192                 printk("\tnpages  = 0x%lx\n", (u64)npages);
 193                 printk("\ttce[0] val = 0x%lx\n", tcep[0]);
 194                 show_stack(current, (unsigned long *)__get_SP());
 195         }
 196 }
 197
 198 static void tce_free_pSeriesLP(struct iommu_table *tbl, long tcenum, long npages)
 199 {
 200         u64 rc;
 201
 202         tcenum <<= TCE_PAGE_FACTOR;
 203         npages <<= TCE_PAGE_FACTOR;
 204
 205         while (npages--) {
 206                 rc = plpar_tce_put((u64)tbl->it_index, (u64)tcenum << 12, 0);
 207
 208                 if (rc && printk_ratelimit()) {
 209                         printk("tce_free_pSeriesLP: plpar_tce_put failed. rc=%ld\n", rc);
 210                         printk("\tindex   = 0x%lx\n", (u64)tbl->it_index);
 211                         printk("\ttcenum  = 0x%lx\n", (u64)tcenum);
 212                         show_stack(current, (unsigned long *)__get_SP());
 213                 }
 214
 215                 tcenum++;
 216         }
 217 }
 218
 219
 220 static void tce_freemulti_pSeriesLP(struct iommu_table *tbl, long tcenum, long npages)
 221 {
 222         u64 rc;
 223
 224         tcenum <<= TCE_PAGE_FACTOR;
 225         npages <<= TCE_PAGE_FACTOR;
 226
 227         rc = plpar_tce_stuff((u64)tbl->it_index, (u64)tcenum << 12, 0, npages);
 228
 229         if (rc && printk_ratelimit()) {
 230                 printk("tce_freemulti_pSeriesLP: plpar_tce_stuff failed\n");
 231                 printk("\trc      = %ld\n", rc);
 232                 printk("\tindex   = 0x%lx\n", (u64)tbl->it_index);
 233                 printk("\tnpages  = 0x%lx\n", (u64)npages);
 234                 show_stack(current, (unsigned long *)__get_SP());
 235         }
 236 }
 237
 238 static void iommu_table_setparms(struct pci_controller *phb,
 239                                  struct device_node *dn,
 240                                  struct iommu_table *tbl)
 241 {
 242         struct device_node *node;
 243         unsigned long *basep;
 244         unsigned int *sizep;
 245
 246         node = (struct device_node *)phb->arch_data;
 247
 248         basep = (unsigned long *)get_property(node, "linux,tce-base", NULL);
 249         sizep = (unsigned int *)get_property(node, "linux,tce-size", NULL);
 250         if (basep == NULL || sizep == NULL) {
 251                 printk(KERN_ERR "PCI_DMA: iommu_table_setparms: %s has "
 252                                 "missing tce entries !\n", dn->full_name);
 253                 return;
 254         }
 255
 256         tbl->it_base = (unsigned long)__va(*basep);
 257         memset((void *)tbl->it_base, 0, *sizep);
 258
 259         tbl->it_busno = phb->bus->number;
 260
 261         /* Units of tce entries */
 262         tbl->it_offset = phb->dma_window_base_cur >> PAGE_SHIFT;
 263
 264         /* Test if we are going over 2GB of DMA space */
 265         if (phb->dma_window_base_cur + phb->dma_window_size > 0x80000000ul) {
 266                 udbg_printf("PCI_DMA: Unexpected number of IOAs under this PHB.\n");
 267                 panic("PCI_DMA: Unexpected number of IOAs under this PHB.\n");
 268         }
 269
 270         phb->dma_window_base_cur += phb->dma_window_size;
 271
 272         /* Set the tce table size - measured in entries */
 273         tbl->it_size = phb->dma_window_size >> PAGE_SHIFT;
 274
 275         tbl->it_index = 0;
 276         tbl->it_blocksize = 16;
 277         tbl->it_type = TCE_PCI;
 278 }
 279
 280 /*
 281  * iommu_table_setparms_lpar
 282  *
 283  * Function: On pSeries LPAR systems, return TCE table info, given a pci bus.
 284  */
 285 static void iommu_table_setparms_lpar(struct pci_controller *phb,
 286                                       struct device_node *dn,
 287                                       struct iommu_table *tbl,
 288                                       unsigned char *dma_window)
 289 {
 290         unsigned long offset, size;
 291
 292         tbl->it_busno  = PCI_DN(dn)->bussubno;
 293         of_parse_dma_window(dn, dma_window, &tbl->it_index, &offset, &size);
 294
 295         tbl->it_base   = 0;
 296         tbl->it_blocksize  = 16;
 297         tbl->it_type = TCE_PCI;
 298         tbl->it_offset = offset >> PAGE_SHIFT;
 299         tbl->it_size = size >> PAGE_SHIFT;
 300 }
 301
 302 static void iommu_bus_setup_pSeries(struct pci_bus *bus)
 303 {
 304         struct device_node *dn;
 305         struct iommu_table *tbl;
 306         struct device_node *isa_dn, *isa_dn_orig;
 307         struct device_node *tmp;
 308         struct pci_dn *pci;
 309         int children;
 310
 311         DBG("iommu_bus_setup_pSeries, bus %p, bus->self %p\n", bus, bus->self);
 312
 313         dn = pci_bus_to_OF_node(bus);
 314         pci = PCI_DN(dn);
 315
 316         if (bus->self) {
 317                 /* This is not a root bus, any setup will be done for the
 318                  * device-side of the bridge in iommu_dev_setup_pSeries().
 319                  */
 320                 return;
 321         }
 322
 323         /* Check if the ISA bus on the system is under
 324          * this PHB.
 325          */
 326         isa_dn = isa_dn_orig = of_find_node_by_type(NULL, "isa");
 327
 328         while (isa_dn && isa_dn != dn)
 329                 isa_dn = isa_dn->parent;
 330
 331         if (isa_dn_orig)
 332                 of_node_put(isa_dn_orig);
 333
 334         /* Count number of direct PCI children of the PHB. */
 335         for (children = 0, tmp = dn->child; tmp; tmp = tmp->sibling)
 336                 children++;
 337
 338         DBG("Children: %d\n", children);
 339
 340         /* Calculate amount of DMA window per slot. Each window must be
 341          * a power of two (due to pci_alloc_consistent requirements).
 342          *
 343          * Keep 256MB aside for PHBs with ISA.
 344          */
 345
 346         if (!isa_dn) {
 347                 /* No ISA/IDE - just set window size and return */
 348                 pci->phb->dma_window_size = 0x80000000ul; /* To be divided */
 349
 350                 while (pci->phb->dma_window_size * children > 0x80000000ul)
 351                         pci->phb->dma_window_size >>= 1;
 352                 DBG("No ISA/IDE, window size is 0x%lx\n",
 353                         pci->phb->dma_window_size);
 354                 pci->phb->dma_window_base_cur = 0;
 355
 356                 return;
 357         }
 358
 359         /* If we have ISA, then we probably have an IDE
 360          * controller too. Allocate a 128MB table but
 361          * skip the first 128MB to avoid stepping on ISA
 362          * space.
 363          */
 364         pci->phb->dma_window_size = 0x8000000ul;
 365         pci->phb->dma_window_base_cur = 0x8000000ul;
 366
 367         tbl = kmalloc_node(sizeof(struct iommu_table), GFP_KERNEL,
 368                            pci->phb->node);
 369
 370         iommu_table_setparms(pci->phb, dn, tbl);
 371         pci->iommu_table = iommu_init_table(tbl, pci->phb->node);
 372
 373         /* Divide the rest (1.75GB) among the children */
 374         pci->phb->dma_window_size = 0x80000000ul;
 375         while (pci->phb->dma_window_size * children > 0x70000000ul)
 376                 pci->phb->dma_window_size >>= 1;
 377
 378         DBG("ISA/IDE, window size is 0x%lx\n", pci->phb->dma_window_size);
 379
 380 }
 381
 382
 383 static void iommu_bus_setup_pSeriesLP(struct pci_bus *bus)
 384 {
 385         struct iommu_table *tbl;
 386         struct device_node *dn, *pdn;
 387         struct pci_dn *ppci;
 388         unsigned char *dma_window = NULL;
 389
 390         DBG("iommu_bus_setup_pSeriesLP, bus %p, bus->self %p\n", bus, bus->self);
 391
 392         dn = pci_bus_to_OF_node(bus);
 393
 394         /* Find nearest ibm,dma-window, walking up the device tree */
 395         for (pdn = dn; pdn != NULL; pdn = pdn->parent) {
 396                 dma_window = get_property(pdn, "ibm,dma-window", NULL);
 397                 if (dma_window != NULL)
 398                         break;
 399         }
 400
 401         if (dma_window == NULL) {
 402                 DBG("iommu_bus_setup_pSeriesLP: bus %s seems to have no ibm,dma-window property\n", dn->full_name);
 403                 return;
 404         }
 405
 406         ppci = PCI_DN(pdn);
 407         if (!ppci->iommu_table) {
 408                 /* Bussubno hasn't been copied yet.
 409                  * Do it now because iommu_table_setparms_lpar needs it.
 410                  */
 411
 412                 ppci->bussubno = bus->number;
 413
 414                 tbl = kmalloc_node(sizeof(struct iommu_table), GFP_KERNEL,
 415                                    ppci->phb->node);
 416
 417                 iommu_table_setparms_lpar(ppci->phb, pdn, tbl, dma_window);
 418
 419                 ppci->iommu_table = iommu_init_table(tbl, ppci->phb->node);
 420         }
 421
 422         if (pdn != dn)
 423                 PCI_DN(dn)->iommu_table = ppci->iommu_table;
 424 }
 425
 426
 427 static void iommu_dev_setup_pSeries(struct pci_dev *dev)
 428 {
 429         struct device_node *dn, *mydn;
 430         struct iommu_table *tbl;
 431
 432         DBG("iommu_dev_setup_pSeries, dev %p (%s)\n", dev, pci_name(dev));
 433
 434         mydn = dn = pci_device_to_OF_node(dev);
 435
 436         /* If we're the direct child of a root bus, then we need to allocate
 437          * an iommu table ourselves. The bus setup code should have setup
 438          * the window sizes already.
 439          */
 440         if (!dev->bus->self) {
 441                 DBG(" --> first child, no bridge. Allocating iommu table.\n");
 442                 tbl = kmalloc_node(sizeof(struct iommu_table), GFP_KERNEL,
 443                                    PCI_DN(dn)->phb->node);
 444                 iommu_table_setparms(PCI_DN(dn)->phb, dn, tbl);
 445                 PCI_DN(dn)->iommu_table = iommu_init_table(tbl,
 446                                                 PCI_DN(dn)->phb->node);
 447
 448                 return;
 449         }
 450
 451         /* If this device is further down the bus tree, search upwards until
 452          * an already allocated iommu table is found and use that.
 453          */
 454
 455         while (dn && PCI_DN(dn) && PCI_DN(dn)->iommu_table == NULL)
 456                 dn = dn->parent;
 457
 458         if (dn && PCI_DN(dn)) {
 459                 PCI_DN(mydn)->iommu_table = PCI_DN(dn)->iommu_table;
 460         } else {
 461                 DBG("iommu_dev_setup_pSeries, dev %p (%s) has no iommu table\n", dev, pci_name(dev));
 462         }
 463 }
 464
 465 static int iommu_reconfig_notifier(struct notifier_block *nb, unsigned long action, void *node)
 466 {
 467         int err = NOTIFY_OK;
 468         struct device_node *np = node;
 469         struct pci_dn *pci = PCI_DN(np);
 470
 471         switch (action) {
 472         case PSERIES_RECONFIG_REMOVE:
 473                 if (pci && pci->iommu_table &&
 474                     get_property(np, "ibm,dma-window", NULL))
 475                         iommu_free_table(np);
 476                 break;
 477         default:
 478                 err = NOTIFY_DONE;
 479                 break;
 480         }
 481         return err;
 482 }
 483
 484 static struct notifier_block iommu_reconfig_nb = {
 485         .notifier_call = iommu_reconfig_notifier,
 486 };
 487
 488 static void iommu_dev_setup_pSeriesLP(struct pci_dev *dev)
 489 {
 490         struct device_node *pdn, *dn;
 491         struct iommu_table *tbl;
 492         unsigned char *dma_window = NULL;
 493         struct pci_dn *pci;
 494
 495         DBG("iommu_dev_setup_pSeriesLP, dev %p (%s)\n", dev, pci_name(dev));
 496
 497         /* dev setup for LPAR is a little tricky, since the device tree might
 498          * contain the dma-window properties per-device and not neccesarily
 499          * for the bus. So we need to search upwards in the tree until we
 500          * either hit a dma-window property, OR find a parent with a table
 501          * already allocated.
 502          */
 503         dn = pci_device_to_OF_node(dev);
 504
 505         for (pdn = dn; pdn && PCI_DN(pdn) && !PCI_DN(pdn)->iommu_table;
 506              pdn = pdn->parent) {
 507                 dma_window = get_property(pdn, "ibm,dma-window", NULL);
 508                 if (dma_window)
 509                         break;
 510         }
 511
 512         /* Check for parent == NULL so we don't try to setup the empty EADS
 513          * slots on POWER4 machines.
 514          */
 515         if (dma_window == NULL || pdn->parent == NULL) {
 516                 DBG("No dma window for device, linking to parent\n");
 517                 PCI_DN(dn)->iommu_table = PCI_DN(pdn)->iommu_table;
 518                 return;
 519         } else {
 520                 DBG("Found DMA window, allocating table\n");
 521         }
 522
 523         pci = PCI_DN(pdn);
 524         if (!pci->iommu_table) {
 525                 /* iommu_table_setparms_lpar needs bussubno. */
 526                 pci->bussubno = pci->phb->bus->number;
 527
 528                 tbl = kmalloc_node(sizeof(struct iommu_table), GFP_KERNEL,
 529                                    pci->phb->node);
 530
 531                 iommu_table_setparms_lpar(pci->phb, pdn, tbl, dma_window);
 532
 533                 pci->iommu_table = iommu_init_table(tbl, pci->phb->node);
 534         }
 535
 536         if (pdn != dn)
 537                 PCI_DN(dn)->iommu_table = pci->iommu_table;
 538 }
 539
 540 static void iommu_bus_setup_null(struct pci_bus *b) { }
 541 static void iommu_dev_setup_null(struct pci_dev *d) { }
 542
 543 /* These are called very early. */
 544 void iommu_init_early_pSeries(void)
 545 {
 546         if (of_chosen && get_property(of_chosen, "linux,iommu-off", NULL)) {
 547                 /* Direct I/O, IOMMU off */
 548                 ppc_md.iommu_dev_setup = iommu_dev_setup_null;
 549                 ppc_md.iommu_bus_setup = iommu_bus_setup_null;
 550                 pci_direct_iommu_init();
 551
 552                 return;
 553         }
 554
 555         if (firmware_has_feature(FW_FEATURE_LPAR)) {
 556                 if (firmware_has_feature(FW_FEATURE_MULTITCE)) {
 557                         ppc_md.tce_build = tce_buildmulti_pSeriesLP;
 558                         ppc_md.tce_free  = tce_freemulti_pSeriesLP;
 559                 } else {
 560                         ppc_md.tce_build = tce_build_pSeriesLP;
 561                         ppc_md.tce_free  = tce_free_pSeriesLP;
 562                 }
 563                 ppc_md.iommu_bus_setup = iommu_bus_setup_pSeriesLP;
 564                 ppc_md.iommu_dev_setup = iommu_dev_setup_pSeriesLP;
 565         } else {
 566                 ppc_md.tce_build = tce_build_pSeries;
 567                 ppc_md.tce_free  = tce_free_pSeries;
 568                 ppc_md.iommu_bus_setup = iommu_bus_setup_pSeries;
 569                 ppc_md.iommu_dev_setup = iommu_dev_setup_pSeries;
 570         }
 571
 572
 573         pSeries_reconfig_notifier_register(&iommu_reconfig_nb);
 574
 575         pci_iommu_init();
 576 }
 577