arch/mips/jmr3927/rbhma3100/irq.c

   1 /*
   2  * Copyright 2001 MontaVista Software Inc.
   3  * Author: MontaVista Software, Inc.
   4  *              ahennessy@mvista.com
   5  *
   6  * This file is subject to the terms and conditions of the GNU General Public
   7  * License.  See the file "COPYING" in the main directory of this archive
   8  * for more details.
   9  *
  10  * Copyright (C) 2000-2001 Toshiba Corporation
  11  *
  12  *  This program is free software; you can redistribute  it and/or modify it
  13  *  under  the terms of  the GNU General  Public License as published by the
  14  *  Free Software Foundation;  either version 2 of the  License, or (at your
  15  *  option) any later version.
  16  *
  17  *  THIS  SOFTWARE  IS PROVIDED   ``AS  IS'' AND   ANY  EXPRESS OR IMPLIED
  18  *  WARRANTIES,   INCLUDING, BUT NOT  LIMITED  TO, THE IMPLIED WARRANTIES OF
  19  *  MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN
  20  *  NO  EVENT  SHALL   THE AUTHOR  BE    LIABLE FOR ANY   DIRECT, INDIRECT,
  21  *  INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
  22  *  NOT LIMITED   TO, PROCUREMENT OF  SUBSTITUTE GOODS  OR SERVICES; LOSS OF
  23  *  USE, DATA,  OR PROFITS; OR  BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON
  24  *  ANY THEORY OF LIABILITY, WHETHER IN  CONTRACT, STRICT LIABILITY, OR TORT
  25  *  (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
  26  *  THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  27  *
  28  *  You should have received a copy of the  GNU General Public License along
  29  *  with this program; if not, write  to the Free Software Foundation, Inc.,
  30  *  675 Mass Ave, Cambridge, MA 02139, USA.
  31  */
  32 #include <linux/config.h>
  33 #include <linux/init.h>
  34
  35 #include <linux/errno.h>
  36 #include <linux/irq.h>
  37 #include <linux/kernel_stat.h>
  38 #include <linux/signal.h>
  39 #include <linux/sched.h>
  40 #include <linux/types.h>
  41 #include <linux/interrupt.h>
  42 #include <linux/ioport.h>
  43 #include <linux/timex.h>
  44 #include <linux/slab.h>
  45 #include <linux/random.h>
  46 #include <linux/smp.h>
  47 #include <linux/smp_lock.h>
  48 #include <linux/bitops.h>
  49
  50 #include <asm/io.h>
  51 #include <asm/mipsregs.h>
  52 #include <asm/system.h>
  53
  54 #include <asm/ptrace.h>
  55 #include <asm/processor.h>
  56 #include <asm/jmr3927/irq.h>
  57 #include <asm/debug.h>
  58 #include <asm/jmr3927/jmr3927.h>
  59
  60 #if JMR3927_IRQ_END > NR_IRQS
  61 #error JMR3927_IRQ_END > NR_IRQS
  62 #endif
  63
  64 struct tb_irq_space* tb_irq_spaces;
  65
  66 static int jmr3927_irq_base = -1;
  67
  68 #ifdef CONFIG_PCI
  69 static int jmr3927_gen_iack(void)
  70 {
  71         /* generate ACK cycle */
  72 #ifdef __BIG_ENDIAN
  73         return (tx3927_pcicptr->iiadp >> 24) & 0xff;
  74 #else
  75         return tx3927_pcicptr->iiadp & 0xff;
  76 #endif
  77 }
  78 #endif
  79
  80 extern asmlinkage void jmr3927_IRQ(void);
  81
  82 #define irc_dlevel      0
  83 #define irc_elevel      1
  84
  85 static unsigned char irc_level[TX3927_NUM_IR] = {
  86         5, 5, 5, 5, 5, 5,       /* INT[5:0] */
  87         7, 7,                   /* SIO */
  88         5, 5, 5, 0, 0,          /* DMA, PIO, PCI */
  89         6, 6, 6                 /* TMR */
  90 };
  91
  92 static void jmr3927_irq_disable(unsigned int irq_nr);
  93 static void jmr3927_irq_enable(unsigned int irq_nr);
  94
  95 static DEFINE_SPINLOCK(jmr3927_irq_lock);
  96
  97 static unsigned int jmr3927_irq_startup(unsigned int irq)
  98 {
  99         jmr3927_irq_enable(irq);
 100
 101         return 0;
 102 }
 103
 104 #define jmr3927_irq_shutdown    jmr3927_irq_disable
 105
 106 static void jmr3927_irq_ack(unsigned int irq)
 107 {
 108         if (irq == JMR3927_IRQ_IRC_TMR0)
 109                 jmr3927_tmrptr->tisr = 0;       /* ack interrupt */
 110
 111         jmr3927_irq_disable(irq);
 112 }
 113
 114 static void jmr3927_irq_end(unsigned int irq)
 115 {
 116         if (!(irq_desc[irq].status & (IRQ_DISABLED | IRQ_INPROGRESS)))
 117                 jmr3927_irq_enable(irq);
 118 }
 119
 120 static void jmr3927_irq_disable(unsigned int irq_nr)
 121 {
 122         struct tb_irq_space* sp;
 123         unsigned long flags;
 124
 125         spin_lock_irqsave(&jmr3927_irq_lock, flags);
 126         for (sp = tb_irq_spaces; sp; sp = sp->next) {
 127                 if (sp->start_irqno <= irq_nr &&
 128                     irq_nr < sp->start_irqno + sp->nr_irqs) {
 129                         if (sp->mask_func)
 130                                 sp->mask_func(irq_nr - sp->start_irqno,
 131                                               sp->space_id);
 132                         break;
 133                 }
 134         }
 135         spin_unlock_irqrestore(&jmr3927_irq_lock, flags);
 136 }
 137
 138 static void jmr3927_irq_enable(unsigned int irq_nr)
 139 {
 140         struct tb_irq_space* sp;
 141         unsigned long flags;
 142
 143         spin_lock_irqsave(&jmr3927_irq_lock, flags);
 144         for (sp = tb_irq_spaces; sp; sp = sp->next) {
 145                 if (sp->start_irqno <= irq_nr &&
 146                     irq_nr < sp->start_irqno + sp->nr_irqs) {
 147                         if (sp->unmask_func)
 148                                 sp->unmask_func(irq_nr - sp->start_irqno,
 149                                                 sp->space_id);
 150                         break;
 151                 }
 152         }
 153         spin_unlock_irqrestore(&jmr3927_irq_lock, flags);
 154 }
 155
 156 /*
 157  * CP0_STATUS is a thread's resource (saved/restored on context switch).
 158  * So disable_irq/enable_irq MUST handle IOC/ISAC/IRC registers.
 159  */
 160 static void mask_irq_isac(int irq_nr, int space_id)
 161 {
 162         /* 0: mask */
 163         unsigned char imask =
 164                 jmr3927_isac_reg_in(JMR3927_ISAC_INTM_ADDR);
 165         unsigned int bit  = 1 << irq_nr;
 166         jmr3927_isac_reg_out(imask & ~bit, JMR3927_ISAC_INTM_ADDR);
 167         /* flush write buffer */
 168         (void)jmr3927_ioc_reg_in(JMR3927_IOC_REV_ADDR);
 169 }
 170 static void unmask_irq_isac(int irq_nr, int space_id)
 171 {
 172         /* 0: mask */
 173         unsigned char imask = jmr3927_isac_reg_in(JMR3927_ISAC_INTM_ADDR);
 174         unsigned int bit  = 1 << irq_nr;
 175         jmr3927_isac_reg_out(imask | bit, JMR3927_ISAC_INTM_ADDR);
 176         /* flush write buffer */
 177         (void)jmr3927_ioc_reg_in(JMR3927_IOC_REV_ADDR);
 178 }
 179
 180 static void mask_irq_ioc(int irq_nr, int space_id)
 181 {
 182         /* 0: mask */
 183         unsigned char imask = jmr3927_ioc_reg_in(JMR3927_IOC_INTM_ADDR);
 184         unsigned int bit = 1 << irq_nr;
 185         jmr3927_ioc_reg_out(imask & ~bit, JMR3927_IOC_INTM_ADDR);
 186         /* flush write buffer */
 187         (void)jmr3927_ioc_reg_in(JMR3927_IOC_REV_ADDR);
 188 }
 189 static void unmask_irq_ioc(int irq_nr, int space_id)
 190 {
 191         /* 0: mask */
 192         unsigned char imask = jmr3927_ioc_reg_in(JMR3927_IOC_INTM_ADDR);
 193         unsigned int bit = 1 << irq_nr;
 194         jmr3927_ioc_reg_out(imask | bit, JMR3927_IOC_INTM_ADDR);
 195         /* flush write buffer */
 196         (void)jmr3927_ioc_reg_in(JMR3927_IOC_REV_ADDR);
 197 }
 198
 199 static void mask_irq_irc(int irq_nr, int space_id)
 200 {
 201         volatile unsigned long *ilrp = &tx3927_ircptr->ilr[irq_nr / 2];
 202         if (irq_nr & 1)
 203                 *ilrp = (*ilrp & 0x00ff) | (irc_dlevel << 8);
 204         else
 205                 *ilrp = (*ilrp & 0xff00) | irc_dlevel;
 206         /* update IRCSR */
 207         tx3927_ircptr->imr = 0;
 208         tx3927_ircptr->imr = irc_elevel;
 209         /* flush write buffer */
 210         (void)tx3927_ircptr->ssr;
 211 }
 212
 213 static void unmask_irq_irc(int irq_nr, int space_id)
 214 {
 215         volatile unsigned long *ilrp = &tx3927_ircptr->ilr[irq_nr / 2];
 216         if (irq_nr & 1)
 217                 *ilrp = (*ilrp & 0x00ff) | (irc_level[irq_nr] << 8);
 218         else
 219                 *ilrp = (*ilrp & 0xff00) | irc_level[irq_nr];
 220         /* update IRCSR */
 221         tx3927_ircptr->imr = 0;
 222         tx3927_ircptr->imr = irc_elevel;
 223 }
 224
 225 struct tb_irq_space jmr3927_isac_irqspace = {
 226         .next = NULL,
 227         .start_irqno = JMR3927_IRQ_ISAC,
 228         nr_irqs : JMR3927_NR_IRQ_ISAC,
 229         .mask_func = mask_irq_isac,
 230         .unmask_func = unmask_irq_isac,
 231         .name = "ISAC",
 232         .space_id = 0,
 233         can_share : 0
 234 };
 235 struct tb_irq_space jmr3927_ioc_irqspace = {
 236         .next = NULL,
 237         .start_irqno = JMR3927_IRQ_IOC,
 238         nr_irqs : JMR3927_NR_IRQ_IOC,
 239         .mask_func = mask_irq_ioc,
 240         .unmask_func = unmask_irq_ioc,
 241         .name = "IOC",
 242         .space_id = 0,
 243         can_share : 1
 244 };
 245 struct tb_irq_space jmr3927_irc_irqspace = {
 246         .next = NULL,
 247         .start_irqno = JMR3927_IRQ_IRC,
 248         nr_irqs : JMR3927_NR_IRQ_IRC,
 249         .mask_func = mask_irq_irc,
 250         .unmask_func = unmask_irq_irc,
 251         .name = "on-chip",
 252         .space_id = 0,
 253         can_share : 0
 254 };
 255
 256 void jmr3927_spurious(struct pt_regs *regs)
 257 {
 258 #ifdef CONFIG_TX_BRANCH_LIKELY_BUG_WORKAROUND
 259         tx_branch_likely_bug_fixup(regs);
 260 #endif
 261         printk(KERN_WARNING "spurious interrupt (cause 0x%lx, pc 0x%lx, ra 0x%lx).\n",
 262                regs->cp0_cause, regs->cp0_epc, regs->regs[31]);
 263 }
 264
 265 void jmr3927_irc_irqdispatch(struct pt_regs *regs)
 266 {
 267         int irq;
 268
 269 #ifdef CONFIG_TX_BRANCH_LIKELY_BUG_WORKAROUND
 270         tx_branch_likely_bug_fixup(regs);
 271 #endif
 272         if ((regs->cp0_cause & CAUSEF_IP7) == 0) {
 273 #if 0
 274                 jmr3927_spurious(regs);
 275 #endif
 276                 return;
 277         }
 278         irq = (regs->cp0_cause >> CAUSEB_IP2) & 0x0f;
 279
 280         do_IRQ(irq + JMR3927_IRQ_IRC, regs);
 281 }
 282
 283 static irqreturn_t jmr3927_ioc_interrupt(int irq, void *dev_id, struct pt_regs *regs)
 284 {
 285         unsigned char istat = jmr3927_ioc_reg_in(JMR3927_IOC_INTS2_ADDR);
 286         int i;
 287
 288         for (i = 0; i < JMR3927_NR_IRQ_IOC; i++) {
 289                 if (istat & (1 << i)) {
 290                         irq = JMR3927_IRQ_IOC + i;
 291                         do_IRQ(irq, regs);
 292                 }
 293         }
 294         return IRQ_HANDLED;
 295 }
 296
 297 static struct irqaction ioc_action = {
 298         jmr3927_ioc_interrupt, 0, CPU_MASK_NONE, "IOC", NULL, NULL,
 299 };
 300
 301 static irqreturn_t jmr3927_isac_interrupt(int irq, void *dev_id, struct pt_regs *regs)
 302 {
 303         unsigned char istat = jmr3927_isac_reg_in(JMR3927_ISAC_INTS2_ADDR);
 304         int i;
 305
 306         for (i = 0; i < JMR3927_NR_IRQ_ISAC; i++) {
 307                 if (istat & (1 << i)) {
 308                         irq = JMR3927_IRQ_ISAC + i;
 309                         do_IRQ(irq, regs);
 310                 }
 311         }
 312         return IRQ_HANDLED;
 313 }
 314
 315 static struct irqaction isac_action = {
 316         jmr3927_isac_interrupt, 0, CPU_MASK_NONE, "ISAC", NULL, NULL,
 317 };
 318
 319
 320 static irqreturn_t jmr3927_isaerr_interrupt(int irq, void * dev_id, struct pt_regs * regs)
 321 {
 322         printk(KERN_WARNING "ISA error interrupt (irq 0x%x).\n", irq);
 323
 324         return IRQ_HANDLED;
 325 }
 326 static struct irqaction isaerr_action = {
 327         jmr3927_isaerr_interrupt, 0, CPU_MASK_NONE, "ISA error", NULL, NULL,
 328 };
 329
 330 static irqreturn_t jmr3927_pcierr_interrupt(int irq, void * dev_id, struct pt_regs * regs)
 331 {
 332         printk(KERN_WARNING "PCI error interrupt (irq 0x%x).\n", irq);
 333         printk(KERN_WARNING "pcistat:%02x, lbstat:%04lx\n",
 334                tx3927_pcicptr->pcistat, tx3927_pcicptr->lbstat);
 335
 336         return IRQ_HANDLED;
 337 }
 338 static struct irqaction pcierr_action = {
 339         jmr3927_pcierr_interrupt, 0, CPU_MASK_NONE, "PCI error", NULL, NULL,
 340 };
 341
 342 int jmr3927_ether1_irq = 0;
 343
 344 void jmr3927_irq_init(u32 irq_base);
 345
 346 void __init arch_init_irq(void)
 347 {
 348         /* look for io board's presence */
 349         int have_isac = jmr3927_have_isac();
 350
 351         /* Now, interrupt control disabled, */
 352         /* all IRC interrupts are masked, */
 353         /* all IRC interrupt mode are Low Active. */
 354
 355         if (have_isac) {
 356
 357                 /* ETHER1 (NE2000 compatible 10M-Ether) parameter setup */
 358                 /* temporary enable interrupt control */
 359                 tx3927_ircptr->cer = 1;
 360                 /* ETHER1 Int. Is High-Active. */
 361                 if (tx3927_ircptr->ssr & (1 << 0))
 362                         jmr3927_ether1_irq = JMR3927_IRQ_IRC_INT0;
 363 #if 0   /* INT3 may be asserted by ether0 (even after reboot...) */
 364                 else if (tx3927_ircptr->ssr & (1 << 3))
 365                         jmr3927_ether1_irq = JMR3927_IRQ_IRC_INT3;
 366 #endif
 367                 /* disable interrupt control */
 368                 tx3927_ircptr->cer = 0;
 369
 370                 /* Ether1: High Active */
 371                 if (jmr3927_ether1_irq) {
 372                         int ether1_irc = jmr3927_ether1_irq - JMR3927_IRQ_IRC;
 373                         tx3927_ircptr->cr[ether1_irc / 8] |=
 374                                 TX3927_IRCR_HIGH << ((ether1_irc % 8) * 2);
 375                 }
 376         }
 377
 378         /* mask all IOC interrupts */
 379         jmr3927_ioc_reg_out(0, JMR3927_IOC_INTM_ADDR);
 380         /* setup IOC interrupt mode (SOFT:High Active, Others:Low Active) */
 381         jmr3927_ioc_reg_out(JMR3927_IOC_INTF_SOFT, JMR3927_IOC_INTP_ADDR);
 382
 383         if (have_isac) {
 384                 /* mask all ISAC interrupts */
 385                 jmr3927_isac_reg_out(0, JMR3927_ISAC_INTM_ADDR);
 386                 /* setup ISAC interrupt mode (ISAIRQ3,ISAIRQ5:Low Active ???) */
 387                 jmr3927_isac_reg_out(JMR3927_ISAC_INTF_IRQ3|JMR3927_ISAC_INTF_IRQ5, JMR3927_ISAC_INTP_ADDR);
 388         }
 389
 390         /* clear PCI Soft interrupts */
 391         jmr3927_ioc_reg_out(0, JMR3927_IOC_INTS1_ADDR);
 392         /* clear PCI Reset interrupts */
 393         jmr3927_ioc_reg_out(0, JMR3927_IOC_RESET_ADDR);
 394
 395         /* enable interrupt control */
 396         tx3927_ircptr->cer = TX3927_IRCER_ICE;
 397         tx3927_ircptr->imr = irc_elevel;
 398
 399         jmr3927_irq_init(NR_ISA_IRQS);
 400
 401         set_except_vector(0, jmr3927_IRQ);
 402
 403         /* setup irq space */
 404         add_tb_irq_space(&jmr3927_isac_irqspace);
 405         add_tb_irq_space(&jmr3927_ioc_irqspace);
 406         add_tb_irq_space(&jmr3927_irc_irqspace);
 407
 408         /* setup IOC interrupt 1 (PCI, MODEM) */
 409         setup_irq(JMR3927_IRQ_IOCINT, &ioc_action);
 410
 411         if (have_isac) {
 412                 setup_irq(JMR3927_IRQ_ISACINT, &isac_action);
 413                 setup_irq(JMR3927_IRQ_ISAC_ISAER, &isaerr_action);
 414         }
 415
 416 #ifdef CONFIG_PCI
 417         setup_irq(JMR3927_IRQ_IRC_PCI, &pcierr_action);
 418 #endif
 419
 420         /* enable all CPU interrupt bits. */
 421         set_c0_status(ST0_IM);  /* IE bit is still 0. */
 422 }
 423
 424 static hw_irq_controller jmr3927_irq_controller = {
 425         .typename = "jmr3927_irq",
 426         .startup = jmr3927_irq_startup,
 427         .shutdown = jmr3927_irq_shutdown,
 428         .enable = jmr3927_irq_enable,
 429         .disable = jmr3927_irq_disable,
 430         .ack = jmr3927_irq_ack,
 431         .end = jmr3927_irq_end,
 432 };
 433
 434 void jmr3927_irq_init(u32 irq_base)
 435 {
 436         u32 i;
 437
 438         for (i= irq_base; i< irq_base + JMR3927_NR_IRQ_IRC + JMR3927_NR_IRQ_IOC; i++) {
 439                 irq_desc[i].status = IRQ_DISABLED;
 440                 irq_desc[i].action = NULL;
 441                 irq_desc[i].depth = 1;
 442                 irq_desc[i].handler = &jmr3927_irq_controller;
 443         }
 444
 445         jmr3927_irq_base = irq_base;
 446 }
 447
 448 #ifdef CONFIG_TX_BRANCH_LIKELY_BUG_WORKAROUND
 449 static int tx_branch_likely_bug_count = 0;
 450 static int have_tx_branch_likely_bug = 0;
 451 void tx_branch_likely_bug_fixup(struct pt_regs *regs)
 452 {
 453         /* TX39/49-BUG: Under this condition, the insn in delay slot
 454            of the branch likely insn is executed (not nullified) even
 455            the branch condition is false. */
 456         if (!have_tx_branch_likely_bug)
 457                 return;
 458         if ((regs->cp0_epc & 0xfff) == 0xffc &&
 459             KSEGX(regs->cp0_epc) != KSEG0 &&
 460             KSEGX(regs->cp0_epc) != KSEG1) {
 461                 unsigned int insn = *(unsigned int*)(regs->cp0_epc - 4);
 462                 /* beql,bnel,blezl,bgtzl */
 463                 /* bltzl,bgezl,blezall,bgezall */
 464                 /* bczfl, bcztl */
 465                 if ((insn & 0xf0000000) == 0x50000000 ||
 466                     (insn & 0xfc0e0000) == 0x04020000 ||
 467                     (insn & 0xf3fe0000) == 0x41020000) {
 468                         regs->cp0_epc -= 4;
 469                         tx_branch_likely_bug_count++;
 470                         printk(KERN_INFO
 471                                "fix branch-likery bug in %s (insn %08x)\n",
 472                                current->comm, insn);
 473                 }
 474         }
 475 }
 476 #endif