arch/microblaze/pci/pci-common.c

   1 /*
   2  * Contains common pci routines for ALL ppc platform
   3  * (based on pci_32.c and pci_64.c)
   4  *
   5  * Port for PPC64 David Engebretsen, IBM Corp.
   6  * Contains common pci routines for ppc64 platform, pSeries and iSeries brands.
   7  *
   8  * Copyright (C) 2003 Anton Blanchard <anton@au.ibm.com>, IBM
   9  *   Rework, based on alpha PCI code.
  10  *
  11  * Common pmac/prep/chrp pci routines. -- Cort
  12  *
  13  * This program is free software; you can redistribute it and/or
  14  * modify it under the terms of the GNU General Public License
  15  * as published by the Free Software Foundation; either version
  16  * 2 of the License, or (at your option) any later version.
  17  */
  18
  19 #include <linux/kernel.h>
  20 #include <linux/pci.h>
  21 #include <linux/string.h>
  22 #include <linux/init.h>
  23 #include <linux/bootmem.h>
  24 #include <linux/mm.h>
  25 #include <linux/list.h>
  26 #include <linux/syscalls.h>
  27 #include <linux/irq.h>
  28 #include <linux/vmalloc.h>
  29 #include <linux/slab.h>
  30 #include <linux/of.h>
  31 #include <linux/of_address.h>
  32 #include <linux/of_pci.h>
  33 #include <linux/export.h>
  34
  35 #include <asm/processor.h>
  36 #include <asm/io.h>
  37 #include <asm/pci-bridge.h>
  38 #include <asm/byteorder.h>
  39
  40 static DEFINE_SPINLOCK(hose_spinlock);
  41 LIST_HEAD(hose_list);
  42
  43 /* XXX kill that some day ... */
  44 static int global_phb_number;           /* Global phb counter */
  45
  46 /* ISA Memory physical address */
  47 resource_size_t isa_mem_base;
  48
  49 /* Default PCI flags is 0 on ppc32, modified at boot on ppc64 */
  50 unsigned int pci_flags;
  51
  52 static struct dma_map_ops *pci_dma_ops = &dma_direct_ops;
  53
  54 unsigned long isa_io_base;
  55 unsigned long pci_dram_offset;
  56 static int pci_bus_count;
  57
  58
  59 void set_pci_dma_ops(struct dma_map_ops *dma_ops)
  60 {
  61         pci_dma_ops = dma_ops;
  62 }
  63
  64 struct dma_map_ops *get_pci_dma_ops(void)
  65 {
  66         return pci_dma_ops;
  67 }
  68 EXPORT_SYMBOL(get_pci_dma_ops);
  69
  70 struct pci_controller *pcibios_alloc_controller(struct device_node *dev)
  71 {
  72         struct pci_controller *phb;
  73
  74         phb = zalloc_maybe_bootmem(sizeof(struct pci_controller), GFP_KERNEL);
  75         if (!phb)
  76                 return NULL;
  77         spin_lock(&hose_spinlock);
  78         phb->global_number = global_phb_number++;
  79         list_add_tail(&phb->list_node, &hose_list);
  80         spin_unlock(&hose_spinlock);
  81         phb->dn = dev;
  82         phb->is_dynamic = mem_init_done;
  83         return phb;
  84 }
  85
  86 void pcibios_free_controller(struct pci_controller *phb)
  87 {
  88         spin_lock(&hose_spinlock);
  89         list_del(&phb->list_node);
  90         spin_unlock(&hose_spinlock);
  91
  92         if (phb->is_dynamic)
  93                 kfree(phb);
  94 }
  95
  96 static resource_size_t pcibios_io_size(const struct pci_controller *hose)
  97 {
  98         return resource_size(&hose->io_resource);
  99 }
 100
 101 int pcibios_vaddr_is_ioport(void __iomem *address)
 102 {
 103         int ret = 0;
 104         struct pci_controller *hose;
 105         resource_size_t size;
 106
 107         spin_lock(&hose_spinlock);
 108         list_for_each_entry(hose, &hose_list, list_node) {
 109                 size = pcibios_io_size(hose);
 110                 if (address >= hose->io_base_virt &&
 111                     address < (hose->io_base_virt + size)) {
 112                         ret = 1;
 113                         break;
 114                 }
 115         }
 116         spin_unlock(&hose_spinlock);
 117         return ret;
 118 }
 119
 120 unsigned long pci_address_to_pio(phys_addr_t address)
 121 {
 122         struct pci_controller *hose;
 123         resource_size_t size;
 124         unsigned long ret = ~0;
 125
 126         spin_lock(&hose_spinlock);
 127         list_for_each_entry(hose, &hose_list, list_node) {
 128                 size = pcibios_io_size(hose);
 129                 if (address >= hose->io_base_phys &&
 130                     address < (hose->io_base_phys + size)) {
 131                         unsigned long base =
 132                                 (unsigned long)hose->io_base_virt - _IO_BASE;
 133                         ret = base + (address - hose->io_base_phys);
 134                         break;
 135                 }
 136         }
 137         spin_unlock(&hose_spinlock);
 138
 139         return ret;
 140 }
 141 EXPORT_SYMBOL_GPL(pci_address_to_pio);
 142
 143 /*
 144  * Return the domain number for this bus.
 145  */
 146 int pci_domain_nr(struct pci_bus *bus)
 147 {
 148         struct pci_controller *hose = pci_bus_to_host(bus);
 149
 150         return hose->global_number;
 151 }
 152 EXPORT_SYMBOL(pci_domain_nr);
 153
 154 /* This routine is meant to be used early during boot, when the
 155  * PCI bus numbers have not yet been assigned, and you need to
 156  * issue PCI config cycles to an OF device.
 157  * It could also be used to "fix" RTAS config cycles if you want
 158  * to set pci_assign_all_buses to 1 and still use RTAS for PCI
 159  * config cycles.
 160  */
 161 struct pci_controller *pci_find_hose_for_OF_device(struct device_node *node)
 162 {
 163         while (node) {
 164                 struct pci_controller *hose, *tmp;
 165                 list_for_each_entry_safe(hose, tmp, &hose_list, list_node)
 166                         if (hose->dn == node)
 167                                 return hose;
 168                 node = node->parent;
 169         }
 170         return NULL;
 171 }
 172
 173 static ssize_t pci_show_devspec(struct device *dev,
 174                 struct device_attribute *attr, char *buf)
 175 {
 176         struct pci_dev *pdev;
 177         struct device_node *np;
 178
 179         pdev = to_pci_dev(dev);
 180         np = pci_device_to_OF_node(pdev);
 181         if (np == NULL || np->full_name == NULL)
 182                 return 0;
 183         return sprintf(buf, "%s", np->full_name);
 184 }
 185 static DEVICE_ATTR(devspec, S_IRUGO, pci_show_devspec, NULL);
 186
 187 /* Add sysfs properties */
 188 int pcibios_add_platform_entries(struct pci_dev *pdev)
 189 {
 190         return device_create_file(&pdev->dev, &dev_attr_devspec);
 191 }
 192
 193 char __devinit *pcibios_setup(char *str)
 194 {
 195         return str;
 196 }
 197
 198 /*
 199  * Reads the interrupt pin to determine if interrupt is use by card.
 200  * If the interrupt is used, then gets the interrupt line from the
 201  * openfirmware and sets it in the pci_dev and pci_config line.
 202  */
 203 int pci_read_irq_line(struct pci_dev *pci_dev)
 204 {
 205         struct of_irq oirq;
 206         unsigned int virq;
 207
 208         /* The current device-tree that iSeries generates from the HV
 209          * PCI informations doesn't contain proper interrupt routing,
 210          * and all the fallback would do is print out crap, so we
 211          * don't attempt to resolve the interrupts here at all, some
 212          * iSeries specific fixup does it.
 213          *
 214          * In the long run, we will hopefully fix the generated device-tree
 215          * instead.
 216          */
 217         pr_debug("PCI: Try to map irq for %s...\n", pci_name(pci_dev));
 218
 219 #ifdef DEBUG
 220         memset(&oirq, 0xff, sizeof(oirq));
 221 #endif
 222         /* Try to get a mapping from the device-tree */
 223         if (of_irq_map_pci(pci_dev, &oirq)) {
 224                 u8 line, pin;
 225
 226                 /* If that fails, lets fallback to what is in the config
 227                  * space and map that through the default controller. We
 228                  * also set the type to level low since that's what PCI
 229                  * interrupts are. If your platform does differently, then
 230                  * either provide a proper interrupt tree or don't use this
 231                  * function.
 232                  */
 233                 if (pci_read_config_byte(pci_dev, PCI_INTERRUPT_PIN, &pin))
 234                         return -1;
 235                 if (pin == 0)
 236                         return -1;
 237                 if (pci_read_config_byte(pci_dev, PCI_INTERRUPT_LINE, &line) ||
 238                     line == 0xff || line == 0) {
 239                         return -1;
 240                 }
 241                 pr_debug(" No map ! Using line %d (pin %d) from PCI config\n",
 242                          line, pin);
 243
 244                 virq = irq_create_mapping(NULL, line);
 245                 if (virq != NO_IRQ)
 246                         irq_set_irq_type(virq, IRQ_TYPE_LEVEL_LOW);
 247         } else {
 248                 pr_debug(" Got one, spec %d cells (0x%08x 0x%08x...) on %s\n",
 249                          oirq.size, oirq.specifier[0], oirq.specifier[1],
 250                          oirq.controller ? oirq.controller->full_name :
 251                          "<default>");
 252
 253                 virq = irq_create_of_mapping(oirq.controller, oirq.specifier,
 254                                              oirq.size);
 255         }
 256         if (virq == NO_IRQ) {
 257                 pr_debug(" Failed to map !\n");
 258                 return -1;
 259         }
 260
 261         pr_debug(" Mapped to linux irq %d\n", virq);
 262
 263         pci_dev->irq = virq;
 264
 265         return 0;
 266 }
 267 EXPORT_SYMBOL(pci_read_irq_line);
 268
 269 /*
 270  * Platform support for /proc/bus/pci/X/Y mmap()s,
 271  * modelled on the sparc64 implementation by Dave Miller.
 272  *  -- paulus.
 273  */
 274
 275 /*
 276  * Adjust vm_pgoff of VMA such that it is the physical page offset
 277  * corresponding to the 32-bit pci bus offset for DEV requested by the user.
 278  *
 279  * Basically, the user finds the base address for his device which he wishes
 280  * to mmap.  They read the 32-bit value from the config space base register,
 281  * add whatever PAGE_SIZE multiple offset they wish, and feed this into the
 282  * offset parameter of mmap on /proc/bus/pci/XXX for that device.
 283  *
 284  * Returns negative error code on failure, zero on success.
 285  */
 286 static struct resource *__pci_mmap_make_offset(struct pci_dev *dev,
 287                                                resource_size_t *offset,
 288                                                enum pci_mmap_state mmap_state)
 289 {
 290         struct pci_controller *hose = pci_bus_to_host(dev->bus);
 291         unsigned long io_offset = 0;
 292         int i, res_bit;
 293
 294         if (hose == 0)
 295                 return NULL;            /* should never happen */
 296
 297         /* If memory, add on the PCI bridge address offset */
 298         if (mmap_state == pci_mmap_mem) {
 299 #if 0 /* See comment in pci_resource_to_user() for why this is disabled */
 300                 *offset += hose->pci_mem_offset;
 301 #endif
 302                 res_bit = IORESOURCE_MEM;
 303         } else {
 304                 io_offset = (unsigned long)hose->io_base_virt - _IO_BASE;
 305                 *offset += io_offset;
 306                 res_bit = IORESOURCE_IO;
 307         }
 308
 309         /*
 310          * Check that the offset requested corresponds to one of the
 311          * resources of the device.
 312          */
 313         for (i = 0; i <= PCI_ROM_RESOURCE; i++) {
 314                 struct resource *rp = &dev->resource[i];
 315                 int flags = rp->flags;
 316
 317                 /* treat ROM as memory (should be already) */
 318                 if (i == PCI_ROM_RESOURCE)
 319                         flags |= IORESOURCE_MEM;
 320
 321                 /* Active and same type? */
 322                 if ((flags & res_bit) == 0)
 323                         continue;
 324
 325                 /* In the range of this resource? */
 326                 if (*offset < (rp->start & PAGE_MASK) || *offset > rp->end)
 327                         continue;
 328
 329                 /* found it! construct the final physical address */
 330                 if (mmap_state == pci_mmap_io)
 331                         *offset += hose->io_base_phys - io_offset;
 332                 return rp;
 333         }
 334
 335         return NULL;
 336 }
 337
 338 /*
 339  * Set vm_page_prot of VMA, as appropriate for this architecture, for a pci
 340  * device mapping.
 341  */
 342 static pgprot_t __pci_mmap_set_pgprot(struct pci_dev *dev, struct resource *rp,
 343                                       pgprot_t protection,
 344                                       enum pci_mmap_state mmap_state,
 345                                       int write_combine)
 346 {
 347         pgprot_t prot = protection;
 348
 349         /* Write combine is always 0 on non-memory space mappings. On
 350          * memory space, if the user didn't pass 1, we check for a
 351          * "prefetchable" resource. This is a bit hackish, but we use
 352          * this to workaround the inability of /sysfs to provide a write
 353          * combine bit
 354          */
 355         if (mmap_state != pci_mmap_mem)
 356                 write_combine = 0;
 357         else if (write_combine == 0) {
 358                 if (rp->flags & IORESOURCE_PREFETCH)
 359                         write_combine = 1;
 360         }
 361
 362         return pgprot_noncached(prot);
 363 }
 364
 365 /*
 366  * This one is used by /dev/mem and fbdev who have no clue about the
 367  * PCI device, it tries to find the PCI device first and calls the
 368  * above routine
 369  */
 370 pgprot_t pci_phys_mem_access_prot(struct file *file,
 371                                   unsigned long pfn,
 372                                   unsigned long size,
 373                                   pgprot_t prot)
 374 {
 375         struct pci_dev *pdev = NULL;
 376         struct resource *found = NULL;
 377         resource_size_t offset = ((resource_size_t)pfn) << PAGE_SHIFT;
 378         int i;
 379
 380         if (page_is_ram(pfn))
 381                 return prot;
 382
 383         prot = pgprot_noncached(prot);
 384         for_each_pci_dev(pdev) {
 385                 for (i = 0; i <= PCI_ROM_RESOURCE; i++) {
 386                         struct resource *rp = &pdev->resource[i];
 387                         int flags = rp->flags;
 388
 389                         /* Active and same type? */
 390                         if ((flags & IORESOURCE_MEM) == 0)
 391                                 continue;
 392                         /* In the range of this resource? */
 393                         if (offset < (rp->start & PAGE_MASK) ||
 394                             offset > rp->end)
 395                                 continue;
 396                         found = rp;
 397                         break;
 398                 }
 399                 if (found)
 400                         break;
 401         }
 402         if (found) {
 403                 if (found->flags & IORESOURCE_PREFETCH)
 404                         prot = pgprot_noncached_wc(prot);
 405                 pci_dev_put(pdev);
 406         }
 407
 408         pr_debug("PCI: Non-PCI map for %llx, prot: %lx\n",
 409                  (unsigned long long)offset, pgprot_val(prot));
 410
 411         return prot;
 412 }
 413
 414 /*
 415  * Perform the actual remap of the pages for a PCI device mapping, as
 416  * appropriate for this architecture.  The region in the process to map
 417  * is described by vm_start and vm_end members of VMA, the base physical
 418  * address is found in vm_pgoff.
 419  * The pci device structure is provided so that architectures may make mapping
 420  * decisions on a per-device or per-bus basis.
 421  *
 422  * Returns a negative error code on failure, zero on success.
 423  */
 424 int pci_mmap_page_range(struct pci_dev *dev, struct vm_area_struct *vma,
 425                         enum pci_mmap_state mmap_state, int write_combine)
 426 {
 427         resource_size_t offset =
 428                 ((resource_size_t)vma->vm_pgoff) << PAGE_SHIFT;
 429         struct resource *rp;
 430         int ret;
 431
 432         rp = __pci_mmap_make_offset(dev, &offset, mmap_state);
 433         if (rp == NULL)
 434                 return -EINVAL;
 435
 436         vma->vm_pgoff = offset >> PAGE_SHIFT;
 437         vma->vm_page_prot = __pci_mmap_set_pgprot(dev, rp,
 438                                                   vma->vm_page_prot,
 439                                                   mmap_state, write_combine);
 440
 441         ret = remap_pfn_range(vma, vma->vm_start, vma->vm_pgoff,
 442                                vma->vm_end - vma->vm_start, vma->vm_page_prot);
 443
 444         return ret;
 445 }
 446
 447 /* This provides legacy IO read access on a bus */
 448 int pci_legacy_read(struct pci_bus *bus, loff_t port, u32 *val, size_t size)
 449 {
 450         unsigned long offset;
 451         struct pci_controller *hose = pci_bus_to_host(bus);
 452         struct resource *rp = &hose->io_resource;
 453         void __iomem *addr;
 454
 455         /* Check if port can be supported by that bus. We only check
 456          * the ranges of the PHB though, not the bus itself as the rules
 457          * for forwarding legacy cycles down bridges are not our problem
 458          * here. So if the host bridge supports it, we do it.
 459          */
 460         offset = (unsigned long)hose->io_base_virt - _IO_BASE;
 461         offset += port;
 462
 463         if (!(rp->flags & IORESOURCE_IO))
 464                 return -ENXIO;
 465         if (offset < rp->start || (offset + size) > rp->end)
 466                 return -ENXIO;
 467         addr = hose->io_base_virt + port;
 468
 469         switch (size) {
 470         case 1:
 471                 *((u8 *)val) = in_8(addr);
 472                 return 1;
 473         case 2:
 474                 if (port & 1)
 475                         return -EINVAL;
 476                 *((u16 *)val) = in_le16(addr);
 477                 return 2;
 478         case 4:
 479                 if (port & 3)
 480                         return -EINVAL;
 481                 *((u32 *)val) = in_le32(addr);
 482                 return 4;
 483         }
 484         return -EINVAL;
 485 }
 486
 487 /* This provides legacy IO write access on a bus */
 488 int pci_legacy_write(struct pci_bus *bus, loff_t port, u32 val, size_t size)
 489 {
 490         unsigned long offset;
 491         struct pci_controller *hose = pci_bus_to_host(bus);
 492         struct resource *rp = &hose->io_resource;
 493         void __iomem *addr;
 494
 495         /* Check if port can be supported by that bus. We only check
 496          * the ranges of the PHB though, not the bus itself as the rules
 497          * for forwarding legacy cycles down bridges are not our problem
 498          * here. So if the host bridge supports it, we do it.
 499          */
 500         offset = (unsigned long)hose->io_base_virt - _IO_BASE;
 501         offset += port;
 502
 503         if (!(rp->flags & IORESOURCE_IO))
 504                 return -ENXIO;
 505         if (offset < rp->start || (offset + size) > rp->end)
 506                 return -ENXIO;
 507         addr = hose->io_base_virt + port;
 508
 509         /* WARNING: The generic code is idiotic. It gets passed a pointer
 510          * to what can be a 1, 2 or 4 byte quantity and always reads that
 511          * as a u32, which means that we have to correct the location of
 512          * the data read within those 32 bits for size 1 and 2
 513          */
 514         switch (size) {
 515         case 1:
 516                 out_8(addr, val >> 24);
 517                 return 1;
 518         case 2:
 519                 if (port & 1)
 520                         return -EINVAL;
 521                 out_le16(addr, val >> 16);
 522                 return 2;
 523         case 4:
 524                 if (port & 3)
 525                         return -EINVAL;
 526                 out_le32(addr, val);
 527                 return 4;
 528         }
 529         return -EINVAL;
 530 }
 531
 532 /* This provides legacy IO or memory mmap access on a bus */
 533 int pci_mmap_legacy_page_range(struct pci_bus *bus,
 534                                struct vm_area_struct *vma,
 535                                enum pci_mmap_state mmap_state)
 536 {
 537         struct pci_controller *hose = pci_bus_to_host(bus);
 538         resource_size_t offset =
 539                 ((resource_size_t)vma->vm_pgoff) << PAGE_SHIFT;
 540         resource_size_t size = vma->vm_end - vma->vm_start;
 541         struct resource *rp;
 542
 543         pr_debug("pci_mmap_legacy_page_range(%04x:%02x, %s @%llx..%llx)\n",
 544                  pci_domain_nr(bus), bus->number,
 545                  mmap_state == pci_mmap_mem ? "MEM" : "IO",
 546                  (unsigned long long)offset,
 547                  (unsigned long long)(offset + size - 1));
 548
 549         if (mmap_state == pci_mmap_mem) {
 550                 /* Hack alert !
 551                  *
 552                  * Because X is lame and can fail starting if it gets an error
 553                  * trying to mmap legacy_mem (instead of just moving on without
 554                  * legacy memory access) we fake it here by giving it anonymous
 555                  * memory, effectively behaving just like /dev/zero
 556                  */
 557                 if ((offset + size) > hose->isa_mem_size) {
 558 #ifdef CONFIG_MMU
 559                         printk(KERN_DEBUG
 560                                 "Process %s (pid:%d) mapped non-existing PCI"
 561                                 "legacy memory for 0%04x:%02x\n",
 562                                 current->comm, current->pid, pci_domain_nr(bus),
 563                                                                 bus->number);
 564 #endif
 565                         if (vma->vm_flags & VM_SHARED)
 566                                 return shmem_zero_setup(vma);
 567                         return 0;
 568                 }
 569                 offset += hose->isa_mem_phys;
 570         } else {
 571                 unsigned long io_offset = (unsigned long)hose->io_base_virt - \
 572                                                                 _IO_BASE;
 573                 unsigned long roffset = offset + io_offset;
 574                 rp = &hose->io_resource;
 575                 if (!(rp->flags & IORESOURCE_IO))
 576                         return -ENXIO;
 577                 if (roffset < rp->start || (roffset + size) > rp->end)
 578                         return -ENXIO;
 579                 offset += hose->io_base_phys;
 580         }
 581         pr_debug(" -> mapping phys %llx\n", (unsigned long long)offset);
 582
 583         vma->vm_pgoff = offset >> PAGE_SHIFT;
 584         vma->vm_page_prot = pgprot_noncached(vma->vm_page_prot);
 585         return remap_pfn_range(vma, vma->vm_start, vma->vm_pgoff,
 586                                vma->vm_end - vma->vm_start,
 587                                vma->vm_page_prot);
 588 }
 589
 590 void pci_resource_to_user(const struct pci_dev *dev, int bar,
 591                           const struct resource *rsrc,
 592                           resource_size_t *start, resource_size_t *end)
 593 {
 594         struct pci_controller *hose = pci_bus_to_host(dev->bus);
 595         resource_size_t offset = 0;
 596
 597         if (hose == NULL)
 598                 return;
 599
 600         if (rsrc->flags & IORESOURCE_IO)
 601                 offset = (unsigned long)hose->io_base_virt - _IO_BASE;
 602
 603         /* We pass a fully fixed up address to userland for MMIO instead of
 604          * a BAR value because X is lame and expects to be able to use that
 605          * to pass to /dev/mem !
 606          *
 607          * That means that we'll have potentially 64 bits values where some
 608          * userland apps only expect 32 (like X itself since it thinks only
 609          * Sparc has 64 bits MMIO) but if we don't do that, we break it on
 610          * 32 bits CHRPs :-(
 611          *
 612          * Hopefully, the sysfs insterface is immune to that gunk. Once X
 613          * has been fixed (and the fix spread enough), we can re-enable the
 614          * 2 lines below and pass down a BAR value to userland. In that case
 615          * we'll also have to re-enable the matching code in
 616          * __pci_mmap_make_offset().
 617          *
 618          * BenH.
 619          */
 620 #if 0
 621         else if (rsrc->flags & IORESOURCE_MEM)
 622                 offset = hose->pci_mem_offset;
 623 #endif
 624
 625         *start = rsrc->start - offset;
 626         *end = rsrc->end - offset;
 627 }
 628
 629 /**
 630  * pci_process_bridge_OF_ranges - Parse PCI bridge resources from device tree
 631  * @hose: newly allocated pci_controller to be setup
 632  * @dev: device node of the host bridge
 633  * @primary: set if primary bus (32 bits only, soon to be deprecated)
 634  *
 635  * This function will parse the "ranges" property of a PCI host bridge device
 636  * node and setup the resource mapping of a pci controller based on its
 637  * content.
 638  *
 639  * Life would be boring if it wasn't for a few issues that we have to deal
 640  * with here:
 641  *
 642  *   - We can only cope with one IO space range and up to 3 Memory space
 643  *     ranges. However, some machines (thanks Apple !) tend to split their
 644  *     space into lots of small contiguous ranges. So we have to coalesce.
 645  *
 646  *   - We can only cope with all memory ranges having the same offset
 647  *     between CPU addresses and PCI addresses. Unfortunately, some bridges
 648  *     are setup for a large 1:1 mapping along with a small "window" which
 649  *     maps PCI address 0 to some arbitrary high address of the CPU space in
 650  *     order to give access to the ISA memory hole.
 651  *     The way out of here that I've chosen for now is to always set the
 652  *     offset based on the first resource found, then override it if we
 653  *     have a different offset and the previous was set by an ISA hole.
 654  *
 655  *   - Some busses have IO space not starting at 0, which causes trouble with
 656  *     the way we do our IO resource renumbering. The code somewhat deals with
 657  *     it for 64 bits but I would expect problems on 32 bits.
 658  *
 659  *   - Some 32 bits platforms such as 4xx can have physical space larger than
 660  *     32 bits so we need to use 64 bits values for the parsing
 661  */
 662 void __devinit pci_process_bridge_OF_ranges(struct pci_controller *hose,
 663                                             struct device_node *dev,
 664                                             int primary)
 665 {
 666         const u32 *ranges;
 667         int rlen;
 668         int pna = of_n_addr_cells(dev);
 669         int np = pna + 5;
 670         int memno = 0, isa_hole = -1;
 671         u32 pci_space;
 672         unsigned long long pci_addr, cpu_addr, pci_next, cpu_next, size;
 673         unsigned long long isa_mb = 0;
 674         struct resource *res;
 675
 676         printk(KERN_INFO "PCI host bridge %s %s ranges:\n",
 677                dev->full_name, primary ? "(primary)" : "");
 678
 679         /* Get ranges property */
 680         ranges = of_get_property(dev, "ranges", &rlen);
 681         if (ranges == NULL)
 682                 return;
 683
 684         /* Parse it */
 685         pr_debug("Parsing ranges property...\n");
 686         while ((rlen -= np * 4) >= 0) {
 687                 /* Read next ranges element */
 688                 pci_space = ranges[0];
 689                 pci_addr = of_read_number(ranges + 1, 2);
 690                 cpu_addr = of_translate_address(dev, ranges + 3);
 691                 size = of_read_number(ranges + pna + 3, 2);
 692
 693                 pr_debug("pci_space: 0x%08x pci_addr:0x%016llx "
 694                                 "cpu_addr:0x%016llx size:0x%016llx\n",
 695                                         pci_space, pci_addr, cpu_addr, size);
 696
 697                 ranges += np;
 698
 699                 /* If we failed translation or got a zero-sized region
 700                  * (some FW try to feed us with non sensical zero sized regions
 701                  * such as power3 which look like some kind of attempt
 702                  * at exposing the VGA memory hole)
 703                  */
 704                 if (cpu_addr == OF_BAD_ADDR || size == 0)
 705                         continue;
 706
 707                 /* Now consume following elements while they are contiguous */
 708                 for (; rlen >= np * sizeof(u32);
 709                      ranges += np, rlen -= np * 4) {
 710                         if (ranges[0] != pci_space)
 711                                 break;
 712                         pci_next = of_read_number(ranges + 1, 2);
 713                         cpu_next = of_translate_address(dev, ranges + 3);
 714                         if (pci_next != pci_addr + size ||
 715                             cpu_next != cpu_addr + size)
 716                                 break;
 717                         size += of_read_number(ranges + pna + 3, 2);
 718                 }
 719
 720                 /* Act based on address space type */
 721                 res = NULL;
 722                 switch ((pci_space >> 24) & 0x3) {
 723                 case 1:         /* PCI IO space */
 724                         printk(KERN_INFO
 725                                "  IO 0x%016llx..0x%016llx -> 0x%016llx\n",
 726                                cpu_addr, cpu_addr + size - 1, pci_addr);
 727
 728                         /* We support only one IO range */
 729                         if (hose->pci_io_size) {
 730                                 printk(KERN_INFO
 731                                        " \\--> Skipped (too many) !\n");
 732                                 continue;
 733                         }
 734                         /* On 32 bits, limit I/O space to 16MB */
 735                         if (size > 0x01000000)
 736                                 size = 0x01000000;
 737
 738                         /* 32 bits needs to map IOs here */
 739                         hose->io_base_virt = ioremap(cpu_addr, size);
 740
 741                         /* Expect trouble if pci_addr is not 0 */
 742                         if (primary)
 743                                 isa_io_base =
 744                                         (unsigned long)hose->io_base_virt;
 745                         /* pci_io_size and io_base_phys always represent IO
 746                          * space starting at 0 so we factor in pci_addr
 747                          */
 748                         hose->pci_io_size = pci_addr + size;
 749                         hose->io_base_phys = cpu_addr - pci_addr;
 750
 751                         /* Build resource */
 752                         res = &hose->io_resource;
 753                         res->flags = IORESOURCE_IO;
 754                         res->start = pci_addr;
 755                         break;
 756                 case 2:         /* PCI Memory space */
 757                 case 3:         /* PCI 64 bits Memory space */
 758                         printk(KERN_INFO
 759                                " MEM 0x%016llx..0x%016llx -> 0x%016llx %s\n",
 760                                cpu_addr, cpu_addr + size - 1, pci_addr,
 761                                (pci_space & 0x40000000) ? "Prefetch" : "");
 762
 763                         /* We support only 3 memory ranges */
 764                         if (memno >= 3) {
 765                                 printk(KERN_INFO
 766                                        " \\--> Skipped (too many) !\n");
 767                                 continue;
 768                         }
 769                         /* Handles ISA memory hole space here */
 770                         if (pci_addr == 0) {
 771                                 isa_mb = cpu_addr;
 772                                 isa_hole = memno;
 773                                 if (primary || isa_mem_base == 0)
 774                                         isa_mem_base = cpu_addr;
 775                                 hose->isa_mem_phys = cpu_addr;
 776                                 hose->isa_mem_size = size;
 777                         }
 778
 779                         /* We get the PCI/Mem offset from the first range or
 780                          * the, current one if the offset came from an ISA
 781                          * hole. If they don't match, bugger.
 782                          */
 783                         if (memno == 0 ||
 784                             (isa_hole >= 0 && pci_addr != 0 &&
 785                              hose->pci_mem_offset == isa_mb))
 786                                 hose->pci_mem_offset = cpu_addr - pci_addr;
 787                         else if (pci_addr != 0 &&
 788                                  hose->pci_mem_offset != cpu_addr - pci_addr) {
 789                                 printk(KERN_INFO
 790                                        " \\--> Skipped (offset mismatch) !\n");
 791                                 continue;
 792                         }
 793
 794                         /* Build resource */
 795                         res = &hose->mem_resources[memno++];
 796                         res->flags = IORESOURCE_MEM;
 797                         if (pci_space & 0x40000000)
 798                                 res->flags |= IORESOURCE_PREFETCH;
 799                         res->start = cpu_addr;
 800                         break;
 801                 }
 802                 if (res != NULL) {
 803                         res->name = dev->full_name;
 804                         res->end = res->start + size - 1;
 805                         res->parent = NULL;
 806                         res->sibling = NULL;
 807                         res->child = NULL;
 808                 }
 809         }
 810
 811         /* If there's an ISA hole and the pci_mem_offset is -not- matching
 812          * the ISA hole offset, then we need to remove the ISA hole from
 813          * the resource list for that brige
 814          */
 815         if (isa_hole >= 0 && hose->pci_mem_offset != isa_mb) {
 816                 unsigned int next = isa_hole + 1;
 817                 printk(KERN_INFO " Removing ISA hole at 0x%016llx\n", isa_mb);
 818                 if (next < memno)
 819                         memmove(&hose->mem_resources[isa_hole],
 820                                 &hose->mem_resources[next],
 821                                 sizeof(struct resource) * (memno - next));
 822                 hose->mem_resources[--memno].flags = 0;
 823         }
 824 }
 825
 826 /* Decide whether to display the domain number in /proc */
 827 int pci_proc_domain(struct pci_bus *bus)
 828 {
 829         struct pci_controller *hose = pci_bus_to_host(bus);
 830
 831         if (!(pci_flags & PCI_ENABLE_PROC_DOMAINS))
 832                 return 0;
 833         if (pci_flags & PCI_COMPAT_DOMAIN_0)
 834                 return hose->global_number != 0;
 835         return 1;
 836 }
 837
 838 void pcibios_resource_to_bus(struct pci_dev *dev, struct pci_bus_region *region,
 839                              struct resource *res)
 840 {
 841         resource_size_t offset = 0, mask = (resource_size_t)-1;
 842         struct pci_controller *hose = pci_bus_to_host(dev->bus);
 843
 844         if (!hose)
 845                 return;
 846         if (res->flags & IORESOURCE_IO) {
 847                 offset = (unsigned long)hose->io_base_virt - _IO_BASE;
 848                 mask = 0xffffffffu;
 849         } else if (res->flags & IORESOURCE_MEM)
 850                 offset = hose->pci_mem_offset;
 851
 852         region->start = (res->start - offset) & mask;
 853         region->end = (res->end - offset) & mask;
 854 }
 855 EXPORT_SYMBOL(pcibios_resource_to_bus);
 856
 857 void pcibios_bus_to_resource(struct pci_dev *dev, struct resource *res,
 858                              struct pci_bus_region *region)
 859 {
 860         resource_size_t offset = 0, mask = (resource_size_t)-1;
 861         struct pci_controller *hose = pci_bus_to_host(dev->bus);
 862
 863         if (!hose)
 864                 return;
 865         if (res->flags & IORESOURCE_IO) {
 866                 offset = (unsigned long)hose->io_base_virt - _IO_BASE;
 867                 mask = 0xffffffffu;
 868         } else if (res->flags & IORESOURCE_MEM)
 869                 offset = hose->pci_mem_offset;
 870         res->start = (region->start + offset) & mask;
 871         res->end = (region->end + offset) & mask;
 872 }
 873 EXPORT_SYMBOL(pcibios_bus_to_resource);
 874
 875 /* Fixup a bus resource into a linux resource */
 876 static void __devinit fixup_resource(struct resource *res, struct pci_dev *dev)
 877 {
 878         struct pci_controller *hose = pci_bus_to_host(dev->bus);
 879         resource_size_t offset = 0, mask = (resource_size_t)-1;
 880
 881         if (res->flags & IORESOURCE_IO) {
 882                 offset = (unsigned long)hose->io_base_virt - _IO_BASE;
 883                 mask = 0xffffffffu;
 884         } else if (res->flags & IORESOURCE_MEM)
 885                 offset = hose->pci_mem_offset;
 886
 887         res->start = (res->start + offset) & mask;
 888         res->end = (res->end + offset) & mask;
 889 }
 890
 891 /* This header fixup will do the resource fixup for all devices as they are
 892  * probed, but not for bridge ranges
 893  */
 894 static void __devinit pcibios_fixup_resources(struct pci_dev *dev)
 895 {
 896         struct pci_controller *hose = pci_bus_to_host(dev->bus);
 897         int i;
 898
 899         if (!hose) {
 900                 printk(KERN_ERR "No host bridge for PCI dev %s !\n",
 901                        pci_name(dev));
 902                 return;
 903         }
 904         for (i = 0; i < DEVICE_COUNT_RESOURCE; i++) {
 905                 struct resource *res = dev->resource + i;
 906                 if (!res->flags)
 907                         continue;
 908                 /* On platforms that have PCI_PROBE_ONLY set, we don't
 909                  * consider 0 as an unassigned BAR value. It's technically
 910                  * a valid value, but linux doesn't like it... so when we can
 911                  * re-assign things, we do so, but if we can't, we keep it
 912                  * around and hope for the best...
 913                  */
 914                 if (res->start == 0 && !(pci_flags & PCI_PROBE_ONLY)) {
 915                         pr_debug("PCI:%s Resource %d %016llx-%016llx [%x]" \
 916                                                         "is unassigned\n",
 917                                  pci_name(dev), i,
 918                                  (unsigned long long)res->start,
 919                                  (unsigned long long)res->end,
 920                                  (unsigned int)res->flags);
 921                         res->end -= res->start;
 922                         res->start = 0;
 923                         res->flags |= IORESOURCE_UNSET;
 924                         continue;
 925                 }
 926
 927                 pr_debug("PCI:%s Resource %d %016llx-%016llx [%x] fixup...\n",
 928                          pci_name(dev), i,
 929                          (unsigned long long)res->start,\
 930                          (unsigned long long)res->end,
 931                          (unsigned int)res->flags);
 932
 933                 fixup_resource(res, dev);
 934
 935                 pr_debug("PCI:%s            %016llx-%016llx\n",
 936                          pci_name(dev),
 937                          (unsigned long long)res->start,
 938                          (unsigned long long)res->end);
 939         }
 940 }
 941 DECLARE_PCI_FIXUP_HEADER(PCI_ANY_ID, PCI_ANY_ID, pcibios_fixup_resources);
 942
 943 /* This function tries to figure out if a bridge resource has been initialized
 944  * by the firmware or not. It doesn't have to be absolutely bullet proof, but
 945  * things go more smoothly when it gets it right. It should covers cases such
 946  * as Apple "closed" bridge resources and bare-metal pSeries unassigned bridges
 947  */
 948 static int __devinit pcibios_uninitialized_bridge_resource(struct pci_bus *bus,
 949                                                            struct resource *res)
 950 {
 951         struct pci_controller *hose = pci_bus_to_host(bus);
 952         struct pci_dev *dev = bus->self;
 953         resource_size_t offset;
 954         u16 command;
 955         int i;
 956
 957         /* We don't do anything if PCI_PROBE_ONLY is set */
 958         if (pci_flags & PCI_PROBE_ONLY)
 959                 return 0;
 960
 961         /* Job is a bit different between memory and IO */
 962         if (res->flags & IORESOURCE_MEM) {
 963                 /* If the BAR is non-0 (res != pci_mem_offset) then it's
 964                  * probably been initialized by somebody
 965                  */
 966                 if (res->start != hose->pci_mem_offset)
 967                         return 0;
 968
 969                 /* The BAR is 0, let's check if memory decoding is enabled on
 970                  * the bridge. If not, we consider it unassigned
 971                  */
 972                 pci_read_config_word(dev, PCI_COMMAND, &command);
 973                 if ((command & PCI_COMMAND_MEMORY) == 0)
 974                         return 1;
 975
 976                 /* Memory decoding is enabled and the BAR is 0. If any of
 977                  * the bridge resources covers that starting address (0 then
 978                  * it's good enough for us for memory
 979                  */
 980                 for (i = 0; i < 3; i++) {
 981                         if ((hose->mem_resources[i].flags & IORESOURCE_MEM) &&
 982                            hose->mem_resources[i].start == hose->pci_mem_offset)
 983                                 return 0;
 984                 }
 985
 986                 /* Well, it starts at 0 and we know it will collide so we may as
 987                  * well consider it as unassigned. That covers the Apple case.
 988                  */
 989                 return 1;
 990         } else {
 991                 /* If the BAR is non-0, then we consider it assigned */
 992                 offset = (unsigned long)hose->io_base_virt - _IO_BASE;
 993                 if (((res->start - offset) & 0xfffffffful) != 0)
 994                         return 0;
 995
 996                 /* Here, we are a bit different than memory as typically IO
 997                  * space starting at low addresses -is- valid. What we do
 998                  * instead if that we consider as unassigned anything that
 999                  * doesn't have IO enabled in the PCI command register,
1000                  * and that's it.
1001                  */
1002                 pci_read_config_word(dev, PCI_COMMAND, &command);
1003                 if (command & PCI_COMMAND_IO)
1004                         return 0;
1005
1006                 /* It's starting at 0 and IO is disabled in the bridge, consider
1007                  * it unassigned
1008                  */
1009                 return 1;
1010         }
1011 }
1012
1013 /* Fixup resources of a PCI<->PCI bridge */
1014 static void __devinit pcibios_fixup_bridge(struct pci_bus *bus)
1015 {
1016         struct resource *res;
1017         int i;
1018
1019         struct pci_dev *dev = bus->self;
1020
1021         pci_bus_for_each_resource(bus, res, i) {
1022                 res = bus->resource[i];
1023                 if (!res)
1024                         continue;
1025                 if (!res->flags)
1026                         continue;
1027                 if (i >= 3 && bus->self->transparent)
1028                         continue;
1029
1030                 pr_debug("PCI:%s Bus rsrc %d %016llx-%016llx [%x] fixup...\n",
1031                          pci_name(dev), i,
1032                          (unsigned long long)res->start,\
1033                          (unsigned long long)res->end,
1034                          (unsigned int)res->flags);
1035
1036                 /* Perform fixup */
1037                 fixup_resource(res, dev);
1038
1039                 /* Try to detect uninitialized P2P bridge resources,
1040                  * and clear them out so they get re-assigned later
1041                  */
1042                 if (pcibios_uninitialized_bridge_resource(bus, res)) {
1043                         res->flags = 0;
1044                         pr_debug("PCI:%s            (unassigned)\n",
1045                                                                 pci_name(dev));
1046                 } else {
1047                         pr_debug("PCI:%s            %016llx-%016llx\n",
1048                                  pci_name(dev),
1049                                  (unsigned long long)res->start,
1050                                  (unsigned long long)res->end);
1051                 }
1052         }
1053 }
1054
1055 void __devinit pcibios_setup_bus_self(struct pci_bus *bus)
1056 {
1057         /* Fix up the bus resources for P2P bridges */
1058         if (bus->self != NULL)
1059                 pcibios_fixup_bridge(bus);
1060 }
1061
1062 void __devinit pcibios_setup_bus_devices(struct pci_bus *bus)
1063 {
1064         struct pci_dev *dev;
1065
1066         pr_debug("PCI: Fixup bus devices %d (%s)\n",
1067                  bus->number, bus->self ? pci_name(bus->self) : "PHB");
1068
1069         list_for_each_entry(dev, &bus->devices, bus_list) {
1070                 /* Setup OF node pointer in archdata */
1071                 dev->dev.of_node = pci_device_to_OF_node(dev);
1072
1073                 /* Fixup NUMA node as it may not be setup yet by the generic
1074                  * code and is needed by the DMA init
1075                  */
1076                 set_dev_node(&dev->dev, pcibus_to_node(dev->bus));
1077
1078                 /* Hook up default DMA ops */
1079                 set_dma_ops(&dev->dev, pci_dma_ops);
1080                 dev->dev.archdata.dma_data = (void *)PCI_DRAM_OFFSET;
1081
1082                 /* Read default IRQs and fixup if necessary */
1083                 pci_read_irq_line(dev);
1084         }
1085 }
1086
1087 void __devinit pcibios_fixup_bus(struct pci_bus *bus)
1088 {
1089         /* When called from the generic PCI probe, read PCI<->PCI bridge
1090          * bases. This is -not- called when generating the PCI tree from
1091          * the OF device-tree.
1092          */
1093         if (bus->self != NULL)
1094                 pci_read_bridge_bases(bus);
1095
1096         /* Now fixup the bus bus */
1097         pcibios_setup_bus_self(bus);
1098
1099         /* Now fixup devices on that bus */
1100         pcibios_setup_bus_devices(bus);
1101 }
1102 EXPORT_SYMBOL(pcibios_fixup_bus);
1103
1104 static int skip_isa_ioresource_align(struct pci_dev *dev)
1105 {
1106         if ((pci_flags & PCI_CAN_SKIP_ISA_ALIGN) &&
1107             !(dev->bus->bridge_ctl & PCI_BRIDGE_CTL_ISA))
1108                 return 1;
1109         return 0;
1110 }
1111
1112 /*
1113  * We need to avoid collisions with `mirrored' VGA ports
1114  * and other strange ISA hardware, so we always want the
1115  * addresses to be allocated in the 0x000-0x0ff region
1116  * modulo 0x400.
1117  *
1118  * Why? Because some silly external IO cards only decode
1119  * the low 10 bits of the IO address. The 0x00-0xff region
1120  * is reserved for motherboard devices that decode all 16
1121  * bits, so it's ok to allocate at, say, 0x2800-0x28ff,
1122  * but we want to try to avoid allocating at 0x2900-0x2bff
1123  * which might have be mirrored at 0x0100-0x03ff..
1124  */
1125 resource_size_t pcibios_align_resource(void *data, const struct resource *res,
1126                                 resource_size_t size, resource_size_t align)
1127 {
1128         struct pci_dev *dev = data;
1129         resource_size_t start = res->start;
1130
1131         if (res->flags & IORESOURCE_IO) {
1132                 if (skip_isa_ioresource_align(dev))
1133                         return start;
1134                 if (start & 0x300)
1135                         start = (start + 0x3ff) & ~0x3ff;
1136         }
1137
1138         return start;
1139 }
1140 EXPORT_SYMBOL(pcibios_align_resource);
1141
1142 /*
1143  * Reparent resource children of pr that conflict with res
1144  * under res, and make res replace those children.
1145  */
1146 static int __init reparent_resources(struct resource *parent,
1147                                      struct resource *res)
1148 {
1149         struct resource *p, **pp;
1150         struct resource **firstpp = NULL;
1151
1152         for (pp = &parent->child; (p = *pp) != NULL; pp = &p->sibling) {
1153                 if (p->end < res->start)
1154                         continue;
1155                 if (res->end < p->start)
1156                         break;
1157                 if (p->start < res->start || p->end > res->end)
1158                         return -1;      /* not completely contained */
1159                 if (firstpp == NULL)
1160                         firstpp = pp;
1161         }
1162         if (firstpp == NULL)
1163                 return -1;      /* didn't find any conflicting entries? */
1164         res->parent = parent;
1165         res->child = *firstpp;
1166         res->sibling = *pp;
1167         *firstpp = res;
1168         *pp = NULL;
1169         for (p = res->child; p != NULL; p = p->sibling) {
1170                 p->parent = res;
1171                 pr_debug("PCI: Reparented %s [%llx..%llx] under %s\n",
1172                          p->name,
1173                          (unsigned long long)p->start,
1174                          (unsigned long long)p->end, res->name);
1175         }
1176         return 0;
1177 }
1178
1179 /*
1180  *  Handle resources of PCI devices.  If the world were perfect, we could
1181  *  just allocate all the resource regions and do nothing more.  It isn't.
1182  *  On the other hand, we cannot just re-allocate all devices, as it would
1183  *  require us to know lots of host bridge internals.  So we attempt to
1184  *  keep as much of the original configuration as possible, but tweak it
1185  *  when it's found to be wrong.
1186  *
1187  *  Known BIOS problems we have to work around:
1188  *      - I/O or memory regions not configured
1189  *      - regions configured, but not enabled in the command register
1190  *      - bogus I/O addresses above 64K used
1191  *      - expansion ROMs left enabled (this may sound harmless, but given
1192  *        the fact the PCI specs explicitly allow address decoders to be
1193  *        shared between expansion ROMs and other resource regions, it's
1194  *        at least dangerous)
1195  *
1196  *  Our solution:
1197  *      (1) Allocate resources for all buses behind PCI-to-PCI bridges.
1198  *          This gives us fixed barriers on where we can allocate.
1199  *      (2) Allocate resources for all enabled devices.  If there is
1200  *          a collision, just mark the resource as unallocated. Also
1201  *          disable expansion ROMs during this step.
1202  *      (3) Try to allocate resources for disabled devices.  If the
1203  *          resources were assigned correctly, everything goes well,
1204  *          if they weren't, they won't disturb allocation of other
1205  *          resources.
1206  *      (4) Assign new addresses to resources which were either
1207  *          not configured at all or misconfigured.  If explicitly
1208  *          requested by the user, configure expansion ROM address
1209  *          as well.
1210  */
1211
1212 void pcibios_allocate_bus_resources(struct pci_bus *bus)
1213 {
1214         struct pci_bus *b;
1215         int i;
1216         struct resource *res, *pr;
1217
1218         pr_debug("PCI: Allocating bus resources for %04x:%02x...\n",
1219                  pci_domain_nr(bus), bus->number);
1220
1221         pci_bus_for_each_resource(bus, res, i) {
1222                 res = bus->resource[i];
1223                 if (!res || !res->flags
1224                     || res->start > res->end || res->parent)
1225                         continue;
1226                 if (bus->parent == NULL)
1227                         pr = (res->flags & IORESOURCE_IO) ?
1228                                 &ioport_resource : &iomem_resource;
1229                 else {
1230                         /* Don't bother with non-root busses when
1231                          * re-assigning all resources. We clear the
1232                          * resource flags as if they were colliding
1233                          * and as such ensure proper re-allocation
1234                          * later.
1235                          */
1236                         if (pci_flags & PCI_REASSIGN_ALL_RSRC)
1237                                 goto clear_resource;
1238                         pr = pci_find_parent_resource(bus->self, res);
1239                         if (pr == res) {
1240                                 /* this happens when the generic PCI
1241                                  * code (wrongly) decides that this
1242                                  * bridge is transparent  -- paulus
1243                                  */
1244                                 continue;
1245                         }
1246                 }
1247
1248                 pr_debug("PCI: %s (bus %d) bridge rsrc %d: %016llx-%016llx "
1249                          "[0x%x], parent %p (%s)\n",
1250                          bus->self ? pci_name(bus->self) : "PHB",
1251                          bus->number, i,
1252                          (unsigned long long)res->start,
1253                          (unsigned long long)res->end,
1254                          (unsigned int)res->flags,
1255                          pr, (pr && pr->name) ? pr->name : "nil");
1256
1257                 if (pr && !(pr->flags & IORESOURCE_UNSET)) {
1258                         if (request_resource(pr, res) == 0)
1259                                 continue;
1260                         /*
1261                          * Must be a conflict with an existing entry.
1262                          * Move that entry (or entries) under the
1263                          * bridge resource and try again.
1264                          */
1265                         if (reparent_resources(pr, res) == 0)
1266                                 continue;
1267                 }
1268                 printk(KERN_WARNING "PCI: Cannot allocate resource region "
1269                        "%d of PCI bridge %d, will remap\n", i, bus->number);
1270 clear_resource:
1271                 res->start = res->end = 0;
1272                 res->flags = 0;
1273         }
1274
1275         list_for_each_entry(b, &bus->children, node)
1276                 pcibios_allocate_bus_resources(b);
1277 }
1278
1279 static inline void __devinit alloc_resource(struct pci_dev *dev, int idx)
1280 {
1281         struct resource *pr, *r = &dev->resource[idx];
1282
1283         pr_debug("PCI: Allocating %s: Resource %d: %016llx..%016llx [%x]\n",
1284                  pci_name(dev), idx,
1285                  (unsigned long long)r->start,
1286                  (unsigned long long)r->end,
1287                  (unsigned int)r->flags);
1288
1289         pr = pci_find_parent_resource(dev, r);
1290         if (!pr || (pr->flags & IORESOURCE_UNSET) ||
1291             request_resource(pr, r) < 0) {
1292                 printk(KERN_WARNING "PCI: Cannot allocate resource region %d"
1293                        " of device %s, will remap\n", idx, pci_name(dev));
1294                 if (pr)
1295                         pr_debug("PCI:  parent is %p: %016llx-%016llx [%x]\n",
1296                                  pr,
1297                                  (unsigned long long)pr->start,
1298                                  (unsigned long long)pr->end,
1299                                  (unsigned int)pr->flags);
1300                 /* We'll assign a new address later */
1301                 r->flags |= IORESOURCE_UNSET;
1302                 r->end -= r->start;
1303                 r->start = 0;
1304         }
1305 }
1306
1307 static void __init pcibios_allocate_resources(int pass)
1308 {
1309         struct pci_dev *dev = NULL;
1310         int idx, disabled;
1311         u16 command;
1312         struct resource *r;
1313
1314         for_each_pci_dev(dev) {
1315                 pci_read_config_word(dev, PCI_COMMAND, &command);
1316                 for (idx = 0; idx <= PCI_ROM_RESOURCE; idx++) {
1317                         r = &dev->resource[idx];
1318                         if (r->parent)          /* Already allocated */
1319                                 continue;
1320                         if (!r->flags || (r->flags & IORESOURCE_UNSET))
1321                                 continue;       /* Not assigned at all */
1322                         /* We only allocate ROMs on pass 1 just in case they
1323                          * have been screwed up by firmware
1324                          */
1325                         if (idx == PCI_ROM_RESOURCE)
1326                                 disabled = 1;
1327                         if (r->flags & IORESOURCE_IO)
1328                                 disabled = !(command & PCI_COMMAND_IO);
1329                         else
1330                                 disabled = !(command & PCI_COMMAND_MEMORY);
1331                         if (pass == disabled)
1332                                 alloc_resource(dev, idx);
1333                 }
1334                 if (pass)
1335                         continue;
1336                 r = &dev->resource[PCI_ROM_RESOURCE];
1337                 if (r->flags) {
1338                         /* Turn the ROM off, leave the resource region,
1339                          * but keep it unregistered.
1340                          */
1341                         u32 reg;
1342                         pci_read_config_dword(dev, dev->rom_base_reg, &reg);
1343                         if (reg & PCI_ROM_ADDRESS_ENABLE) {
1344                                 pr_debug("PCI: Switching off ROM of %s\n",
1345                                          pci_name(dev));
1346                                 r->flags &= ~IORESOURCE_ROM_ENABLE;
1347                                 pci_write_config_dword(dev, dev->rom_base_reg,
1348                                                 reg & ~PCI_ROM_ADDRESS_ENABLE);
1349                         }
1350                 }
1351         }
1352 }
1353
1354 static void __init pcibios_reserve_legacy_regions(struct pci_bus *bus)
1355 {
1356         struct pci_controller *hose = pci_bus_to_host(bus);
1357         resource_size_t offset;
1358         struct resource *res, *pres;
1359         int i;
1360
1361         pr_debug("Reserving legacy ranges for domain %04x\n",
1362                                                         pci_domain_nr(bus));
1363
1364         /* Check for IO */
1365         if (!(hose->io_resource.flags & IORESOURCE_IO))
1366                 goto no_io;
1367         offset = (unsigned long)hose->io_base_virt - _IO_BASE;
1368         res = kzalloc(sizeof(struct resource), GFP_KERNEL);
1369         BUG_ON(res == NULL);
1370         res->name = "Legacy IO";
1371         res->flags = IORESOURCE_IO;
1372         res->start = offset;
1373         res->end = (offset + 0xfff) & 0xfffffffful;
1374         pr_debug("Candidate legacy IO: %pR\n", res);
1375         if (request_resource(&hose->io_resource, res)) {
1376                 printk(KERN_DEBUG
1377                        "PCI %04x:%02x Cannot reserve Legacy IO %pR\n",
1378                        pci_domain_nr(bus), bus->number, res);
1379                 kfree(res);
1380         }
1381
1382  no_io:
1383         /* Check for memory */
1384         offset = hose->pci_mem_offset;
1385         pr_debug("hose mem offset: %016llx\n", (unsigned long long)offset);
1386         for (i = 0; i < 3; i++) {
1387                 pres = &hose->mem_resources[i];
1388                 if (!(pres->flags & IORESOURCE_MEM))
1389                         continue;
1390                 pr_debug("hose mem res: %pR\n", pres);
1391                 if ((pres->start - offset) <= 0xa0000 &&
1392                     (pres->end - offset) >= 0xbffff)
1393                         break;
1394         }
1395         if (i >= 3)
1396                 return;
1397         res = kzalloc(sizeof(struct resource), GFP_KERNEL);
1398         BUG_ON(res == NULL);
1399         res->name = "Legacy VGA memory";
1400         res->flags = IORESOURCE_MEM;
1401         res->start = 0xa0000 + offset;
1402         res->end = 0xbffff + offset;
1403         pr_debug("Candidate VGA memory: %pR\n", res);
1404         if (request_resource(pres, res)) {
1405                 printk(KERN_DEBUG
1406                        "PCI %04x:%02x Cannot reserve VGA memory %pR\n",
1407                        pci_domain_nr(bus), bus->number, res);
1408                 kfree(res);
1409         }
1410 }
1411
1412 void __init pcibios_resource_survey(void)
1413 {
1414         struct pci_bus *b;
1415
1416         /* Allocate and assign resources. If we re-assign everything, then
1417          * we skip the allocate phase
1418          */
1419         list_for_each_entry(b, &pci_root_buses, node)
1420                 pcibios_allocate_bus_resources(b);
1421
1422         if (!(pci_flags & PCI_REASSIGN_ALL_RSRC)) {
1423                 pcibios_allocate_resources(0);
1424                 pcibios_allocate_resources(1);
1425         }
1426
1427         /* Before we start assigning unassigned resource, we try to reserve
1428          * the low IO area and the VGA memory area if they intersect the
1429          * bus available resources to avoid allocating things on top of them
1430          */
1431         if (!(pci_flags & PCI_PROBE_ONLY)) {
1432                 list_for_each_entry(b, &pci_root_buses, node)
1433                         pcibios_reserve_legacy_regions(b);
1434         }
1435
1436         /* Now, if the platform didn't decide to blindly trust the firmware,
1437          * we proceed to assigning things that were left unassigned
1438          */
1439         if (!(pci_flags & PCI_PROBE_ONLY)) {
1440                 pr_debug("PCI: Assigning unassigned resources...\n");
1441                 pci_assign_unassigned_resources();
1442         }
1443 }
1444
1445 #ifdef CONFIG_HOTPLUG
1446
1447 /* This is used by the PCI hotplug driver to allocate resource
1448  * of newly plugged busses. We can try to consolidate with the
1449  * rest of the code later, for now, keep it as-is as our main
1450  * resource allocation function doesn't deal with sub-trees yet.
1451  */
1452 void __devinit pcibios_claim_one_bus(struct pci_bus *bus)
1453 {
1454         struct pci_dev *dev;
1455         struct pci_bus *child_bus;
1456
1457         list_for_each_entry(dev, &bus->devices, bus_list) {
1458                 int i;
1459
1460                 for (i = 0; i < PCI_NUM_RESOURCES; i++) {
1461                         struct resource *r = &dev->resource[i];
1462
1463                         if (r->parent || !r->start || !r->flags)
1464                                 continue;
1465
1466                         pr_debug("PCI: Claiming %s: "
1467                                  "Resource %d: %016llx..%016llx [%x]\n",
1468                                  pci_name(dev), i,
1469                                  (unsigned long long)r->start,
1470                                  (unsigned long long)r->end,
1471                                  (unsigned int)r->flags);
1472
1473                         pci_claim_resource(dev, i);
1474                 }
1475         }
1476
1477         list_for_each_entry(child_bus, &bus->children, node)
1478                 pcibios_claim_one_bus(child_bus);
1479 }
1480 EXPORT_SYMBOL_GPL(pcibios_claim_one_bus);
1481
1482
1483 /* pcibios_finish_adding_to_bus
1484  *
1485  * This is to be called by the hotplug code after devices have been
1486  * added to a bus, this include calling it for a PHB that is just
1487  * being added
1488  */
1489 void pcibios_finish_adding_to_bus(struct pci_bus *bus)
1490 {
1491         pr_debug("PCI: Finishing adding to hotplug bus %04x:%02x\n",
1492                  pci_domain_nr(bus), bus->number);
1493
1494         /* Allocate bus and devices resources */
1495         pcibios_allocate_bus_resources(bus);
1496         pcibios_claim_one_bus(bus);
1497
1498         /* Add new devices to global lists.  Register in proc, sysfs. */
1499         pci_bus_add_devices(bus);
1500
1501         /* Fixup EEH */
1502         /* eeh_add_device_tree_late(bus); */
1503 }
1504 EXPORT_SYMBOL_GPL(pcibios_finish_adding_to_bus);
1505
1506 #endif /* CONFIG_HOTPLUG */
1507
1508 int pcibios_enable_device(struct pci_dev *dev, int mask)
1509 {
1510         return pci_enable_resources(dev, mask);
1511 }
1512
1513 void __devinit pcibios_setup_phb_resources(struct pci_controller *hose)
1514 {
1515         struct pci_bus *bus = hose->bus;
1516         struct resource *res;
1517         int i;
1518
1519         /* Hookup PHB IO resource */
1520         bus->resource[0] = res = &hose->io_resource;
1521
1522         if (!res->flags) {
1523                 printk(KERN_WARNING "PCI: I/O resource not set for host"
1524                        " bridge %s (domain %d)\n",
1525                        hose->dn->full_name, hose->global_number);
1526                 /* Workaround for lack of IO resource only on 32-bit */
1527                 res->start = (unsigned long)hose->io_base_virt - isa_io_base;
1528                 res->end = res->start + IO_SPACE_LIMIT;
1529                 res->flags = IORESOURCE_IO;
1530         }
1531
1532         pr_debug("PCI: PHB IO resource    = %016llx-%016llx [%lx]\n",
1533                  (unsigned long long)res->start,
1534                  (unsigned long long)res->end,
1535                  (unsigned long)res->flags);
1536
1537         /* Hookup PHB Memory resources */
1538         for (i = 0; i < 3; ++i) {
1539                 res = &hose->mem_resources[i];
1540                 if (!res->flags) {
1541                         if (i > 0)
1542                                 continue;
1543                         printk(KERN_ERR "PCI: Memory resource 0 not set for "
1544                                "host bridge %s (domain %d)\n",
1545                                hose->dn->full_name, hose->global_number);
1546
1547                         /* Workaround for lack of MEM resource only on 32-bit */
1548                         res->start = hose->pci_mem_offset;
1549                         res->end = (resource_size_t)-1LL;
1550                         res->flags = IORESOURCE_MEM;
1551
1552                 }
1553                 bus->resource[i+1] = res;
1554
1555                 pr_debug("PCI: PHB MEM resource %d = %016llx-%016llx [%lx]\n",
1556                         i, (unsigned long long)res->start,
1557                         (unsigned long long)res->end,
1558                         (unsigned long)res->flags);
1559         }
1560
1561         pr_debug("PCI: PHB MEM offset     = %016llx\n",
1562                  (unsigned long long)hose->pci_mem_offset);
1563         pr_debug("PCI: PHB IO  offset     = %08lx\n",
1564                  (unsigned long)hose->io_base_virt - _IO_BASE);
1565 }
1566
1567 struct device_node *pcibios_get_phb_of_node(struct pci_bus *bus)
1568 {
1569         struct pci_controller *hose = bus->sysdata;
1570
1571         return of_node_get(hose->dn);
1572 }
1573
1574 static void __devinit pcibios_scan_phb(struct pci_controller *hose)
1575 {
1576         struct pci_bus *bus;
1577         struct device_node *node = hose->dn;
1578         unsigned long io_offset;
1579         struct resource *res = &hose->io_resource;
1580
1581         pr_debug("PCI: Scanning PHB %s\n",
1582                  node ? node->full_name : "<NO NAME>");
1583
1584         /* Create an empty bus for the toplevel */
1585         bus = pci_create_bus(hose->parent, hose->first_busno, hose->ops, hose);
1586         if (bus == NULL) {
1587                 printk(KERN_ERR "Failed to create bus for PCI domain %04x\n",
1588                        hose->global_number);
1589                 return;
1590         }
1591         bus->secondary = hose->first_busno;
1592         hose->bus = bus;
1593
1594         /* Fixup IO space offset */
1595         io_offset = (unsigned long)hose->io_base_virt - isa_io_base;
1596         res->start = (res->start + io_offset) & 0xffffffffu;
1597         res->end = (res->end + io_offset) & 0xffffffffu;
1598
1599         /* Wire up PHB bus resources */
1600         pcibios_setup_phb_resources(hose);
1601
1602         /* Scan children */
1603         hose->last_busno = bus->subordinate = pci_scan_child_bus(bus);
1604 }
1605
1606 static int __init pcibios_init(void)
1607 {
1608         struct pci_controller *hose, *tmp;
1609         int next_busno = 0;
1610
1611         printk(KERN_INFO "PCI: Probing PCI hardware\n");
1612
1613         /* Scan all of the recorded PCI controllers.  */
1614         list_for_each_entry_safe(hose, tmp, &hose_list, list_node) {
1615                 hose->last_busno = 0xff;
1616                 pcibios_scan_phb(hose);
1617                 printk(KERN_INFO "calling pci_bus_add_devices()\n");
1618                 pci_bus_add_devices(hose->bus);
1619                 if (next_busno <= hose->last_busno)
1620                         next_busno = hose->last_busno + 1;
1621         }
1622         pci_bus_count = next_busno;
1623
1624         /* Call common code to handle resource allocation */
1625         pcibios_resource_survey();
1626
1627         return 0;
1628 }
1629
1630 subsys_initcall(pcibios_init);
1631
1632 static struct pci_controller *pci_bus_to_hose(int bus)
1633 {
1634         struct pci_controller *hose, *tmp;
1635
1636         list_for_each_entry_safe(hose, tmp, &hose_list, list_node)
1637                 if (bus >= hose->first_busno && bus <= hose->last_busno)
1638                         return hose;
1639         return NULL;
1640 }
1641
1642 /* Provide information on locations of various I/O regions in physical
1643  * memory.  Do this on a per-card basis so that we choose the right
1644  * root bridge.
1645  * Note that the returned IO or memory base is a physical address
1646  */
1647
1648 long sys_pciconfig_iobase(long which, unsigned long bus, unsigned long devfn)
1649 {
1650         struct pci_controller *hose;
1651         long result = -EOPNOTSUPP;
1652
1653         hose = pci_bus_to_hose(bus);
1654         if (!hose)
1655                 return -ENODEV;
1656
1657         switch (which) {
1658         case IOBASE_BRIDGE_NUMBER:
1659                 return (long)hose->first_busno;
1660         case IOBASE_MEMORY:
1661                 return (long)hose->pci_mem_offset;
1662         case IOBASE_IO:
1663                 return (long)hose->io_base_phys;
1664         case IOBASE_ISA_IO:
1665                 return (long)isa_io_base;
1666         case IOBASE_ISA_MEM:
1667                 return (long)isa_mem_base;
1668         }
1669
1670         return result;
1671 }
1672
1673 /*
1674  * Null PCI config access functions, for the case when we can't
1675  * find a hose.
1676  */
1677 #define NULL_PCI_OP(rw, size, type)                                     \
1678 static int                                                              \
1679 null_##rw##_config_##size(struct pci_dev *dev, int offset, type val)    \
1680 {                                                                       \
1681         return PCIBIOS_DEVICE_NOT_FOUND;                                \
1682 }
1683
1684 static int
1685 null_read_config(struct pci_bus *bus, unsigned int devfn, int offset,
1686                  int len, u32 *val)
1687 {
1688         return PCIBIOS_DEVICE_NOT_FOUND;
1689 }
1690
1691 static int
1692 null_write_config(struct pci_bus *bus, unsigned int devfn, int offset,
1693                   int len, u32 val)
1694 {
1695         return PCIBIOS_DEVICE_NOT_FOUND;
1696 }
1697
1698 static struct pci_ops null_pci_ops = {
1699         .read = null_read_config,
1700         .write = null_write_config,
1701 };
1702
1703 /*
1704  * These functions are used early on before PCI scanning is done
1705  * and all of the pci_dev and pci_bus structures have been created.
1706  */
1707 static struct pci_bus *
1708 fake_pci_bus(struct pci_controller *hose, int busnr)
1709 {
1710         static struct pci_bus bus;
1711
1712         if (!hose)
1713                 printk(KERN_ERR "Can't find hose for PCI bus %d!\n", busnr);
1714
1715         bus.number = busnr;
1716         bus.sysdata = hose;
1717         bus.ops = hose ? hose->ops : &null_pci_ops;
1718         return &bus;
1719 }
1720
1721 #define EARLY_PCI_OP(rw, size, type)                                    \
1722 int early_##rw##_config_##size(struct pci_controller *hose, int bus,    \
1723                                int devfn, int offset, type value)       \
1724 {                                                                       \
1725         return pci_bus_##rw##_config_##size(fake_pci_bus(hose, bus),    \
1726                                             devfn, offset, value);      \
1727 }
1728
1729 EARLY_PCI_OP(read, byte, u8 *)
1730 EARLY_PCI_OP(read, word, u16 *)
1731 EARLY_PCI_OP(read, dword, u32 *)
1732 EARLY_PCI_OP(write, byte, u8)
1733 EARLY_PCI_OP(write, word, u16)
1734 EARLY_PCI_OP(write, dword, u32)
1735
1736 int early_find_capability(struct pci_controller *hose, int bus, int devfn,
1737                           int cap)
1738 {
1739         return pci_bus_find_capability(fake_pci_bus(hose, bus), devfn, cap);
1740 }
1741