arch/ia64/hp/common/sba_iommu.c

   1 /*
   2 **  IA64 System Bus Adapter (SBA) I/O MMU manager
   3 **
   4 **      (c) Copyright 2002-2005 Alex Williamson
   5 **      (c) Copyright 2002-2003 Grant Grundler
   6 **      (c) Copyright 2002-2005 Hewlett-Packard Company
   7 **
   8 **      Portions (c) 2000 Grant Grundler (from parisc I/O MMU code)
   9 **      Portions (c) 1999 Dave S. Miller (from sparc64 I/O MMU code)
  10 **
  11 **      This program is free software; you can redistribute it and/or modify
  12 **      it under the terms of the GNU General Public License as published by
  13 **      the Free Software Foundation; either version 2 of the License, or
  14 **      (at your option) any later version.
  15 **
  16 **
  17 ** This module initializes the IOC (I/O Controller) found on HP
  18 ** McKinley machines and their successors.
  19 **
  20 */
  21
  22 #include <linux/types.h>
  23 #include <linux/kernel.h>
  24 #include <linux/module.h>
  25 #include <linux/spinlock.h>
  26 #include <linux/slab.h>
  27 #include <linux/init.h>
  28 #include <linux/mm.h>
  29 #include <linux/string.h>
  30 #include <linux/pci.h>
  31 #include <linux/proc_fs.h>
  32 #include <linux/seq_file.h>
  33 #include <linux/acpi.h>
  34 #include <linux/efi.h>
  35 #include <linux/nodemask.h>
  36 #include <linux/bitops.h>         /* hweight64() */
  37 #include <linux/crash_dump.h>
  38 #include <linux/iommu-helper.h>
  39
  40 #include <asm/delay.h>          /* ia64_get_itc() */
  41 #include <asm/io.h>
  42 #include <asm/page.h>           /* PAGE_OFFSET */
  43 #include <asm/dma.h>
  44 #include <asm/system.h>         /* wmb() */
  45
  46 #include <asm/acpi-ext.h>
  47
  48 extern int swiotlb_late_init_with_default_size (size_t size);
  49
  50 #define PFX "IOC: "
  51
  52 /*
  53 ** Enabling timing search of the pdir resource map.  Output in /proc.
  54 ** Disabled by default to optimize performance.
  55 */
  56 #undef PDIR_SEARCH_TIMING
  57
  58 /*
  59 ** This option allows cards capable of 64bit DMA to bypass the IOMMU.  If
  60 ** not defined, all DMA will be 32bit and go through the TLB.
  61 ** There's potentially a conflict in the bio merge code with us
  62 ** advertising an iommu, but then bypassing it.  Since I/O MMU bypassing
  63 ** appears to give more performance than bio-level virtual merging, we'll
  64 ** do the former for now.  NOTE: BYPASS_SG also needs to be undef'd to
  65 ** completely restrict DMA to the IOMMU.
  66 */
  67 #define ALLOW_IOV_BYPASS
  68
  69 /*
  70 ** This option specifically allows/disallows bypassing scatterlists with
  71 ** multiple entries.  Coalescing these entries can allow better DMA streaming
  72 ** and in some cases shows better performance than entirely bypassing the
  73 ** IOMMU.  Performance increase on the order of 1-2% sequential output/input
  74 ** using bonnie++ on a RAID0 MD device (sym2 & mpt).
  75 */
  76 #undef ALLOW_IOV_BYPASS_SG
  77
  78 /*
  79 ** If a device prefetches beyond the end of a valid pdir entry, it will cause
  80 ** a hard failure, ie. MCA.  Version 3.0 and later of the zx1 LBA should
  81 ** disconnect on 4k boundaries and prevent such issues.  If the device is
  82 ** particularly aggressive, this option will keep the entire pdir valid such
  83 ** that prefetching will hit a valid address.  This could severely impact
  84 ** error containment, and is therefore off by default.  The page that is
  85 ** used for spill-over is poisoned, so that should help debugging somewhat.
  86 */
  87 #undef FULL_VALID_PDIR
  88
  89 #define ENABLE_MARK_CLEAN
  90
  91 /*
  92 ** The number of debug flags is a clue - this code is fragile.  NOTE: since
  93 ** tightening the use of res_lock the resource bitmap and actual pdir are no
  94 ** longer guaranteed to stay in sync.  The sanity checking code isn't going to
  95 ** like that.
  96 */
  97 #undef DEBUG_SBA_INIT
  98 #undef DEBUG_SBA_RUN
  99 #undef DEBUG_SBA_RUN_SG
 100 #undef DEBUG_SBA_RESOURCE
 101 #undef ASSERT_PDIR_SANITY
 102 #undef DEBUG_LARGE_SG_ENTRIES
 103 #undef DEBUG_BYPASS
 104
 105 #if defined(FULL_VALID_PDIR) && defined(ASSERT_PDIR_SANITY)
 106 #error FULL_VALID_PDIR and ASSERT_PDIR_SANITY are mutually exclusive
 107 #endif
 108
 109 #define SBA_INLINE      __inline__
 110 /* #define SBA_INLINE */
 111
 112 #ifdef DEBUG_SBA_INIT
 113 #define DBG_INIT(x...)  printk(x)
 114 #else
 115 #define DBG_INIT(x...)
 116 #endif
 117
 118 #ifdef DEBUG_SBA_RUN
 119 #define DBG_RUN(x...)   printk(x)
 120 #else
 121 #define DBG_RUN(x...)
 122 #endif
 123
 124 #ifdef DEBUG_SBA_RUN_SG
 125 #define DBG_RUN_SG(x...)        printk(x)
 126 #else
 127 #define DBG_RUN_SG(x...)
 128 #endif
 129
 130
 131 #ifdef DEBUG_SBA_RESOURCE
 132 #define DBG_RES(x...)   printk(x)
 133 #else
 134 #define DBG_RES(x...)
 135 #endif
 136
 137 #ifdef DEBUG_BYPASS
 138 #define DBG_BYPASS(x...)        printk(x)
 139 #else
 140 #define DBG_BYPASS(x...)
 141 #endif
 142
 143 #ifdef ASSERT_PDIR_SANITY
 144 #define ASSERT(expr) \
 145         if(!(expr)) { \
 146                 printk( "\n" __FILE__ ":%d: Assertion " #expr " failed!\n",__LINE__); \
 147                 panic(#expr); \
 148         }
 149 #else
 150 #define ASSERT(expr)
 151 #endif
 152
 153 /*
 154 ** The number of pdir entries to "free" before issuing
 155 ** a read to PCOM register to flush out PCOM writes.
 156 ** Interacts with allocation granularity (ie 4 or 8 entries
 157 ** allocated and free'd/purged at a time might make this
 158 ** less interesting).
 159 */
 160 #define DELAYED_RESOURCE_CNT    64
 161
 162 #define PCI_DEVICE_ID_HP_SX2000_IOC     0x12ec
 163
 164 #define ZX1_IOC_ID      ((PCI_DEVICE_ID_HP_ZX1_IOC << 16) | PCI_VENDOR_ID_HP)
 165 #define ZX2_IOC_ID      ((PCI_DEVICE_ID_HP_ZX2_IOC << 16) | PCI_VENDOR_ID_HP)
 166 #define REO_IOC_ID      ((PCI_DEVICE_ID_HP_REO_IOC << 16) | PCI_VENDOR_ID_HP)
 167 #define SX1000_IOC_ID   ((PCI_DEVICE_ID_HP_SX1000_IOC << 16) | PCI_VENDOR_ID_HP)
 168 #define SX2000_IOC_ID   ((PCI_DEVICE_ID_HP_SX2000_IOC << 16) | PCI_VENDOR_ID_HP)
 169
 170 #define ZX1_IOC_OFFSET  0x1000  /* ACPI reports SBA, we want IOC */
 171
 172 #define IOC_FUNC_ID     0x000
 173 #define IOC_FCLASS      0x008   /* function class, bist, header, rev... */
 174 #define IOC_IBASE       0x300   /* IO TLB */
 175 #define IOC_IMASK       0x308
 176 #define IOC_PCOM        0x310
 177 #define IOC_TCNFG       0x318
 178 #define IOC_PDIR_BASE   0x320
 179
 180 #define IOC_ROPE0_CFG   0x500
 181 #define   IOC_ROPE_AO     0x10  /* Allow "Relaxed Ordering" */
 182
 183
 184 /* AGP GART driver looks for this */
 185 #define ZX1_SBA_IOMMU_COOKIE    0x0000badbadc0ffeeUL
 186
 187 /*
 188 ** The zx1 IOC supports 4/8/16/64KB page sizes (see TCNFG register)
 189 **
 190 ** Some IOCs (sx1000) can run at the above pages sizes, but are
 191 ** really only supported using the IOC at a 4k page size.
 192 **
 193 ** iovp_size could only be greater than PAGE_SIZE if we are
 194 ** confident the drivers really only touch the next physical
 195 ** page iff that driver instance owns it.
 196 */
 197 static unsigned long iovp_size;
 198 static unsigned long iovp_shift;
 199 static unsigned long iovp_mask;
 200
 201 struct ioc {
 202         void __iomem    *ioc_hpa;       /* I/O MMU base address */
 203         char            *res_map;       /* resource map, bit == pdir entry */
 204         u64             *pdir_base;     /* physical base address */
 205         unsigned long   ibase;          /* pdir IOV Space base */
 206         unsigned long   imask;          /* pdir IOV Space mask */
 207
 208         unsigned long   *res_hint;      /* next avail IOVP - circular search */
 209         unsigned long   dma_mask;
 210         spinlock_t      res_lock;       /* protects the resource bitmap, but must be held when */
 211                                         /* clearing pdir to prevent races with allocations. */
 212         unsigned int    res_bitshift;   /* from the RIGHT! */
 213         unsigned int    res_size;       /* size of resource map in bytes */
 214 #ifdef CONFIG_NUMA
 215         unsigned int    node;           /* node where this IOC lives */
 216 #endif
 217 #if DELAYED_RESOURCE_CNT > 0
 218         spinlock_t      saved_lock;     /* may want to try to get this on a separate cacheline */
 219                                         /* than res_lock for bigger systems. */
 220         int             saved_cnt;
 221         struct sba_dma_pair {
 222                 dma_addr_t      iova;
 223                 size_t          size;
 224         } saved[DELAYED_RESOURCE_CNT];
 225 #endif
 226
 227 #ifdef PDIR_SEARCH_TIMING
 228 #define SBA_SEARCH_SAMPLE       0x100
 229         unsigned long avg_search[SBA_SEARCH_SAMPLE];
 230         unsigned long avg_idx;  /* current index into avg_search */
 231 #endif
 232
 233         /* Stuff we don't need in performance path */
 234         struct ioc      *next;          /* list of IOC's in system */
 235         acpi_handle     handle;         /* for multiple IOC's */
 236         const char      *name;
 237         unsigned int    func_id;
 238         unsigned int    rev;            /* HW revision of chip */
 239         u32             iov_size;
 240         unsigned int    pdir_size;      /* in bytes, determined by IOV Space size */
 241         struct pci_dev  *sac_only_dev;
 242 };
 243
 244 static struct ioc *ioc_list;
 245 static int reserve_sba_gart = 1;
 246
 247 static SBA_INLINE void sba_mark_invalid(struct ioc *, dma_addr_t, size_t);
 248 static SBA_INLINE void sba_free_range(struct ioc *, dma_addr_t, size_t);
 249
 250 #define sba_sg_address(sg)      sg_virt((sg))
 251
 252 #ifdef FULL_VALID_PDIR
 253 static u64 prefetch_spill_page;
 254 #endif
 255
 256 #ifdef CONFIG_PCI
 257 # define GET_IOC(dev)   (((dev)->bus == &pci_bus_type)                                          \
 258                          ? ((struct ioc *) PCI_CONTROLLER(to_pci_dev(dev))->iommu) : NULL)
 259 #else
 260 # define GET_IOC(dev)   NULL
 261 #endif
 262
 263 /*
 264 ** DMA_CHUNK_SIZE is used by the SCSI mid-layer to break up
 265 ** (or rather not merge) DMAs into manageable chunks.
 266 ** On parisc, this is more of the software/tuning constraint
 267 ** rather than the HW. I/O MMU allocation algorithms can be
 268 ** faster with smaller sizes (to some degree).
 269 */
 270 #define DMA_CHUNK_SIZE  (BITS_PER_LONG*iovp_size)
 271
 272 #define ROUNDUP(x,y) ((x + ((y)-1)) & ~((y)-1))
 273
 274 /************************************
 275 ** SBA register read and write support
 276 **
 277 ** BE WARNED: register writes are posted.
 278 **  (ie follow writes which must reach HW with a read)
 279 **
 280 */
 281 #define READ_REG(addr)       __raw_readq(addr)
 282 #define WRITE_REG(val, addr) __raw_writeq(val, addr)
 283
 284 #ifdef DEBUG_SBA_INIT
 285
 286 /**
 287  * sba_dump_tlb - debugging only - print IOMMU operating parameters
 288  * @hpa: base address of the IOMMU
 289  *
 290  * Print the size/location of the IO MMU PDIR.
 291  */
 292 static void
 293 sba_dump_tlb(char *hpa)
 294 {
 295         DBG_INIT("IO TLB at 0x%p\n", (void *)hpa);
 296         DBG_INIT("IOC_IBASE    : %016lx\n", READ_REG(hpa+IOC_IBASE));
 297         DBG_INIT("IOC_IMASK    : %016lx\n", READ_REG(hpa+IOC_IMASK));
 298         DBG_INIT("IOC_TCNFG    : %016lx\n", READ_REG(hpa+IOC_TCNFG));
 299         DBG_INIT("IOC_PDIR_BASE: %016lx\n", READ_REG(hpa+IOC_PDIR_BASE));
 300         DBG_INIT("\n");
 301 }
 302 #endif
 303
 304
 305 #ifdef ASSERT_PDIR_SANITY
 306
 307 /**
 308  * sba_dump_pdir_entry - debugging only - print one IOMMU PDIR entry
 309  * @ioc: IO MMU structure which owns the pdir we are interested in.
 310  * @msg: text to print ont the output line.
 311  * @pide: pdir index.
 312  *
 313  * Print one entry of the IO MMU PDIR in human readable form.
 314  */
 315 static void
 316 sba_dump_pdir_entry(struct ioc *ioc, char *msg, uint pide)
 317 {
 318         /* start printing from lowest pde in rval */
 319         u64 *ptr = &ioc->pdir_base[pide  & ~(BITS_PER_LONG - 1)];
 320         unsigned long *rptr = (unsigned long *) &ioc->res_map[(pide >>3) & -sizeof(unsigned long)];
 321         uint rcnt;
 322
 323         printk(KERN_DEBUG "SBA: %s rp %p bit %d rval 0x%lx\n",
 324                  msg, rptr, pide & (BITS_PER_LONG - 1), *rptr);
 325
 326         rcnt = 0;
 327         while (rcnt < BITS_PER_LONG) {
 328                 printk(KERN_DEBUG "%s %2d %p %016Lx\n",
 329                        (rcnt == (pide & (BITS_PER_LONG - 1)))
 330                        ? "    -->" : "       ",
 331                        rcnt, ptr, (unsigned long long) *ptr );
 332                 rcnt++;
 333                 ptr++;
 334         }
 335         printk(KERN_DEBUG "%s", msg);
 336 }
 337
 338
 339 /**
 340  * sba_check_pdir - debugging only - consistency checker
 341  * @ioc: IO MMU structure which owns the pdir we are interested in.
 342  * @msg: text to print ont the output line.
 343  *
 344  * Verify the resource map and pdir state is consistent
 345  */
 346 static int
 347 sba_check_pdir(struct ioc *ioc, char *msg)
 348 {
 349         u64 *rptr_end = (u64 *) &(ioc->res_map[ioc->res_size]);
 350         u64 *rptr = (u64 *) ioc->res_map;       /* resource map ptr */
 351         u64 *pptr = ioc->pdir_base;     /* pdir ptr */
 352         uint pide = 0;
 353
 354         while (rptr < rptr_end) {
 355                 u64 rval;
 356                 int rcnt; /* number of bits we might check */
 357
 358                 rval = *rptr;
 359                 rcnt = 64;
 360
 361                 while (rcnt) {
 362                         /* Get last byte and highest bit from that */
 363                         u32 pde = ((u32)((*pptr >> (63)) & 0x1));
 364                         if ((rval & 0x1) ^ pde)
 365                         {
 366                                 /*
 367                                 ** BUMMER!  -- res_map != pdir --
 368                                 ** Dump rval and matching pdir entries
 369                                 */
 370                                 sba_dump_pdir_entry(ioc, msg, pide);
 371                                 return(1);
 372                         }
 373                         rcnt--;
 374                         rval >>= 1;     /* try the next bit */
 375                         pptr++;
 376                         pide++;
 377                 }
 378                 rptr++; /* look at next word of res_map */
 379         }
 380         /* It'd be nice if we always got here :^) */
 381         return 0;
 382 }
 383
 384
 385 /**
 386  * sba_dump_sg - debugging only - print Scatter-Gather list
 387  * @ioc: IO MMU structure which owns the pdir we are interested in.
 388  * @startsg: head of the SG list
 389  * @nents: number of entries in SG list
 390  *
 391  * print the SG list so we can verify it's correct by hand.
 392  */
 393 static void
 394 sba_dump_sg( struct ioc *ioc, struct scatterlist *startsg, int nents)
 395 {
 396         while (nents-- > 0) {
 397                 printk(KERN_DEBUG " %d : DMA %08lx/%05x CPU %p\n", nents,
 398                        startsg->dma_address, startsg->dma_length,
 399                        sba_sg_address(startsg));
 400                 startsg = sg_next(startsg);
 401         }
 402 }
 403
 404 static void
 405 sba_check_sg( struct ioc *ioc, struct scatterlist *startsg, int nents)
 406 {
 407         struct scatterlist *the_sg = startsg;
 408         int the_nents = nents;
 409
 410         while (the_nents-- > 0) {
 411                 if (sba_sg_address(the_sg) == 0x0UL)
 412                         sba_dump_sg(NULL, startsg, nents);
 413                 the_sg = sg_next(the_sg);
 414         }
 415 }
 416
 417 #endif /* ASSERT_PDIR_SANITY */
 418
 419
 420
 421
 422 /**************************************************************
 423 *
 424 *   I/O Pdir Resource Management
 425 *
 426 *   Bits set in the resource map are in use.
 427 *   Each bit can represent a number of pages.
 428 *   LSbs represent lower addresses (IOVA's).
 429 *
 430 ***************************************************************/
 431 #define PAGES_PER_RANGE 1       /* could increase this to 4 or 8 if needed */
 432
 433 /* Convert from IOVP to IOVA and vice versa. */
 434 #define SBA_IOVA(ioc,iovp,offset) ((ioc->ibase) | (iovp) | (offset))
 435 #define SBA_IOVP(ioc,iova) ((iova) & ~(ioc->ibase))
 436
 437 #define PDIR_ENTRY_SIZE sizeof(u64)
 438
 439 #define PDIR_INDEX(iovp)   ((iovp)>>iovp_shift)
 440
 441 #define RESMAP_MASK(n)    ~(~0UL << (n))
 442 #define RESMAP_IDX_MASK   (sizeof(unsigned long) - 1)
 443
 444
 445 /**
 446  * For most cases the normal get_order is sufficient, however it limits us
 447  * to PAGE_SIZE being the minimum mapping alignment and TC flush granularity.
 448  * It only incurs about 1 clock cycle to use this one with the static variable
 449  * and makes the code more intuitive.
 450  */
 451 static SBA_INLINE int
 452 get_iovp_order (unsigned long size)
 453 {
 454         long double d = size - 1;
 455         long order;
 456
 457         order = ia64_getf_exp(d);
 458         order = order - iovp_shift - 0xffff + 1;
 459         if (order < 0)
 460                 order = 0;
 461         return order;
 462 }
 463
 464 static unsigned long ptr_to_pide(struct ioc *ioc, unsigned long *res_ptr,
 465                                  unsigned int bitshiftcnt)
 466 {
 467         return (((unsigned long)res_ptr - (unsigned long)ioc->res_map) << 3)
 468                 + bitshiftcnt;
 469 }
 470
 471 /**
 472  * sba_search_bitmap - find free space in IO PDIR resource bitmap
 473  * @ioc: IO MMU structure which owns the pdir we are interested in.
 474  * @bits_wanted: number of entries we need.
 475  * @use_hint: use res_hint to indicate where to start looking
 476  *
 477  * Find consecutive free bits in resource bitmap.
 478  * Each bit represents one entry in the IO Pdir.
 479  * Cool perf optimization: search for log2(size) bits at a time.
 480  */
 481 static SBA_INLINE unsigned long
 482 sba_search_bitmap(struct ioc *ioc, struct device *dev,
 483                   unsigned long bits_wanted, int use_hint)
 484 {
 485         unsigned long *res_ptr;
 486         unsigned long *res_end = (unsigned long *) &(ioc->res_map[ioc->res_size]);
 487         unsigned long flags, pide = ~0UL, tpide;
 488         unsigned long boundary_size;
 489         unsigned long shift;
 490         int ret;
 491
 492         ASSERT(((unsigned long) ioc->res_hint & (sizeof(unsigned long) - 1UL)) == 0);
 493         ASSERT(res_ptr < res_end);
 494
 495         boundary_size = (unsigned long long)dma_get_seg_boundary(dev) + 1;
 496         boundary_size = ALIGN(boundary_size, 1ULL << iovp_shift) >> iovp_shift;
 497
 498         BUG_ON(ioc->ibase & ~iovp_mask);
 499         shift = ioc->ibase >> iovp_shift;
 500
 501         spin_lock_irqsave(&ioc->res_lock, flags);
 502
 503         /* Allow caller to force a search through the entire resource space */
 504         if (likely(use_hint)) {
 505                 res_ptr = ioc->res_hint;
 506         } else {
 507                 res_ptr = (ulong *)ioc->res_map;
 508                 ioc->res_bitshift = 0;
 509         }
 510
 511         /*
 512          * N.B.  REO/Grande defect AR2305 can cause TLB fetch timeouts
 513          * if a TLB entry is purged while in use.  sba_mark_invalid()
 514          * purges IOTLB entries in power-of-two sizes, so we also
 515          * allocate IOVA space in power-of-two sizes.
 516          */
 517         bits_wanted = 1UL << get_iovp_order(bits_wanted << iovp_shift);
 518
 519         if (likely(bits_wanted == 1)) {
 520                 unsigned int bitshiftcnt;
 521                 for(; res_ptr < res_end ; res_ptr++) {
 522                         if (likely(*res_ptr != ~0UL)) {
 523                                 bitshiftcnt = ffz(*res_ptr);
 524                                 *res_ptr |= (1UL << bitshiftcnt);
 525                                 pide = ptr_to_pide(ioc, res_ptr, bitshiftcnt);
 526                                 ioc->res_bitshift = bitshiftcnt + bits_wanted;
 527                                 goto found_it;
 528                         }
 529                 }
 530                 goto not_found;
 531
 532         }
 533
 534         if (likely(bits_wanted <= BITS_PER_LONG/2)) {
 535                 /*
 536                 ** Search the resource bit map on well-aligned values.
 537                 ** "o" is the alignment.
 538                 ** We need the alignment to invalidate I/O TLB using
 539                 ** SBA HW features in the unmap path.
 540                 */
 541                 unsigned long o = 1 << get_iovp_order(bits_wanted << iovp_shift);
 542                 uint bitshiftcnt = ROUNDUP(ioc->res_bitshift, o);
 543                 unsigned long mask, base_mask;
 544
 545                 base_mask = RESMAP_MASK(bits_wanted);
 546                 mask = base_mask << bitshiftcnt;
 547
 548                 DBG_RES("%s() o %ld %p", __func__, o, res_ptr);
 549                 for(; res_ptr < res_end ; res_ptr++)
 550                 {
 551                         DBG_RES("    %p %lx %lx\n", res_ptr, mask, *res_ptr);
 552                         ASSERT(0 != mask);
 553                         for (; mask ; mask <<= o, bitshiftcnt += o) {
 554                                 tpide = ptr_to_pide(ioc, res_ptr, bitshiftcnt);
 555                                 ret = iommu_is_span_boundary(tpide, bits_wanted,
 556                                                              shift,
 557                                                              boundary_size);
 558                                 if ((0 == ((*res_ptr) & mask)) && !ret) {
 559                                         *res_ptr |= mask;     /* mark resources busy! */
 560                                         pide = tpide;
 561                                         ioc->res_bitshift = bitshiftcnt + bits_wanted;
 562                                         goto found_it;
 563                                 }
 564                         }
 565
 566                         bitshiftcnt = 0;
 567                         mask = base_mask;
 568
 569                 }
 570
 571         } else {
 572                 int qwords, bits, i;
 573                 unsigned long *end;
 574
 575                 qwords = bits_wanted >> 6; /* /64 */
 576                 bits = bits_wanted - (qwords * BITS_PER_LONG);
 577
 578                 end = res_end - qwords;
 579
 580                 for (; res_ptr < end; res_ptr++) {
 581                         tpide = ptr_to_pide(ioc, res_ptr, 0);
 582                         ret = iommu_is_span_boundary(tpide, bits_wanted,
 583                                                      shift, boundary_size);
 584                         if (ret)
 585                                 goto next_ptr;
 586                         for (i = 0 ; i < qwords ; i++) {
 587                                 if (res_ptr[i] != 0)
 588                                         goto next_ptr;
 589                         }
 590                         if (bits && res_ptr[i] && (__ffs(res_ptr[i]) < bits))
 591                                 continue;
 592
 593                         /* Found it, mark it */
 594                         for (i = 0 ; i < qwords ; i++)
 595                                 res_ptr[i] = ~0UL;
 596                         res_ptr[i] |= RESMAP_MASK(bits);
 597
 598                         pide = tpide;
 599                         res_ptr += qwords;
 600                         ioc->res_bitshift = bits;
 601                         goto found_it;
 602 next_ptr:
 603                         ;
 604                 }
 605         }
 606
 607 not_found:
 608         prefetch(ioc->res_map);
 609         ioc->res_hint = (unsigned long *) ioc->res_map;
 610         ioc->res_bitshift = 0;
 611         spin_unlock_irqrestore(&ioc->res_lock, flags);
 612         return (pide);
 613
 614 found_it:
 615         ioc->res_hint = res_ptr;
 616         spin_unlock_irqrestore(&ioc->res_lock, flags);
 617         return (pide);
 618 }
 619
 620
 621 /**
 622  * sba_alloc_range - find free bits and mark them in IO PDIR resource bitmap
 623  * @ioc: IO MMU structure which owns the pdir we are interested in.
 624  * @size: number of bytes to create a mapping for
 625  *
 626  * Given a size, find consecutive unmarked and then mark those bits in the
 627  * resource bit map.
 628  */
 629 static int
 630 sba_alloc_range(struct ioc *ioc, struct device *dev, size_t size)
 631 {
 632         unsigned int pages_needed = size >> iovp_shift;
 633 #ifdef PDIR_SEARCH_TIMING
 634         unsigned long itc_start;
 635 #endif
 636         unsigned long pide;
 637
 638         ASSERT(pages_needed);
 639         ASSERT(0 == (size & ~iovp_mask));
 640
 641 #ifdef PDIR_SEARCH_TIMING
 642         itc_start = ia64_get_itc();
 643 #endif
 644         /*
 645         ** "seek and ye shall find"...praying never hurts either...
 646         */
 647         pide = sba_search_bitmap(ioc, dev, pages_needed, 1);
 648         if (unlikely(pide >= (ioc->res_size << 3))) {
 649                 pide = sba_search_bitmap(ioc, dev, pages_needed, 0);
 650                 if (unlikely(pide >= (ioc->res_size << 3))) {
 651 #if DELAYED_RESOURCE_CNT > 0
 652                         unsigned long flags;
 653
 654                         /*
 655                         ** With delayed resource freeing, we can give this one more shot.  We're
 656                         ** getting close to being in trouble here, so do what we can to make this
 657                         ** one count.
 658                         */
 659                         spin_lock_irqsave(&ioc->saved_lock, flags);
 660                         if (ioc->saved_cnt > 0) {
 661                                 struct sba_dma_pair *d;
 662                                 int cnt = ioc->saved_cnt;
 663
 664                                 d = &(ioc->saved[ioc->saved_cnt - 1]);
 665
 666                                 spin_lock(&ioc->res_lock);
 667                                 while (cnt--) {
 668                                         sba_mark_invalid(ioc, d->iova, d->size);
 669                                         sba_free_range(ioc, d->iova, d->size);
 670                                         d--;
 671                                 }
 672                                 ioc->saved_cnt = 0;
 673                                 READ_REG(ioc->ioc_hpa+IOC_PCOM);        /* flush purges */
 674                                 spin_unlock(&ioc->res_lock);
 675                         }
 676                         spin_unlock_irqrestore(&ioc->saved_lock, flags);
 677
 678                         pide = sba_search_bitmap(ioc, dev, pages_needed, 0);
 679                         if (unlikely(pide >= (ioc->res_size << 3)))
 680                                 panic(__FILE__ ": I/O MMU @ %p is out of mapping resources\n",
 681                                       ioc->ioc_hpa);
 682 #else
 683                         panic(__FILE__ ": I/O MMU @ %p is out of mapping resources\n",
 684                               ioc->ioc_hpa);
 685 #endif
 686                 }
 687         }
 688
 689 #ifdef PDIR_SEARCH_TIMING
 690         ioc->avg_search[ioc->avg_idx++] = (ia64_get_itc() - itc_start) / pages_needed;
 691         ioc->avg_idx &= SBA_SEARCH_SAMPLE - 1;
 692 #endif
 693
 694         prefetchw(&(ioc->pdir_base[pide]));
 695
 696 #ifdef ASSERT_PDIR_SANITY
 697         /* verify the first enable bit is clear */
 698         if(0x00 != ((u8 *) ioc->pdir_base)[pide*PDIR_ENTRY_SIZE + 7]) {
 699                 sba_dump_pdir_entry(ioc, "sba_search_bitmap() botched it?", pide);
 700         }
 701 #endif
 702
 703         DBG_RES("%s(%x) %d -> %lx hint %x/%x\n",
 704                 __func__, size, pages_needed, pide,
 705                 (uint) ((unsigned long) ioc->res_hint - (unsigned long) ioc->res_map),
 706                 ioc->res_bitshift );
 707
 708         return (pide);
 709 }
 710
 711
 712 /**
 713  * sba_free_range - unmark bits in IO PDIR resource bitmap
 714  * @ioc: IO MMU structure which owns the pdir we are interested in.
 715  * @iova: IO virtual address which was previously allocated.
 716  * @size: number of bytes to create a mapping for
 717  *
 718  * clear bits in the ioc's resource map
 719  */
 720 static SBA_INLINE void
 721 sba_free_range(struct ioc *ioc, dma_addr_t iova, size_t size)
 722 {
 723         unsigned long iovp = SBA_IOVP(ioc, iova);
 724         unsigned int pide = PDIR_INDEX(iovp);
 725         unsigned int ridx = pide >> 3;  /* convert bit to byte address */
 726         unsigned long *res_ptr = (unsigned long *) &((ioc)->res_map[ridx & ~RESMAP_IDX_MASK]);
 727         int bits_not_wanted = size >> iovp_shift;
 728         unsigned long m;
 729
 730         /* Round up to power-of-two size: see AR2305 note above */
 731         bits_not_wanted = 1UL << get_iovp_order(bits_not_wanted << iovp_shift);
 732         for (; bits_not_wanted > 0 ; res_ptr++) {
 733
 734                 if (unlikely(bits_not_wanted > BITS_PER_LONG)) {
 735
 736                         /* these mappings start 64bit aligned */
 737                         *res_ptr = 0UL;
 738                         bits_not_wanted -= BITS_PER_LONG;
 739                         pide += BITS_PER_LONG;
 740
 741                 } else {
 742
 743                         /* 3-bits "bit" address plus 2 (or 3) bits for "byte" == bit in word */
 744                         m = RESMAP_MASK(bits_not_wanted) << (pide & (BITS_PER_LONG - 1));
 745                         bits_not_wanted = 0;
 746
 747                         DBG_RES("%s( ,%x,%x) %x/%lx %x %p %lx\n", __func__, (uint) iova, size,
 748                                 bits_not_wanted, m, pide, res_ptr, *res_ptr);
 749
 750                         ASSERT(m != 0);
 751                         ASSERT(bits_not_wanted);
 752                         ASSERT((*res_ptr & m) == m); /* verify same bits are set */
 753                         *res_ptr &= ~m;
 754                 }
 755         }
 756 }
 757
 758
 759 /**************************************************************
 760 *
 761 *   "Dynamic DMA Mapping" support (aka "Coherent I/O")
 762 *
 763 ***************************************************************/
 764
 765 /**
 766  * sba_io_pdir_entry - fill in one IO PDIR entry
 767  * @pdir_ptr:  pointer to IO PDIR entry
 768  * @vba: Virtual CPU address of buffer to map
 769  *
 770  * SBA Mapping Routine
 771  *
 772  * Given a virtual address (vba, arg1) sba_io_pdir_entry()
 773  * loads the I/O PDIR entry pointed to by pdir_ptr (arg0).
 774  * Each IO Pdir entry consists of 8 bytes as shown below
 775  * (LSB == bit 0):
 776  *
 777  *  63                    40                                 11    7        0
 778  * +-+---------------------+----------------------------------+----+--------+
 779  * |V|        U            |            PPN[39:12]            | U  |   FF   |
 780  * +-+---------------------+----------------------------------+----+--------+
 781  *
 782  *  V  == Valid Bit
 783  *  U  == Unused
 784  * PPN == Physical Page Number
 785  *
 786  * The physical address fields are filled with the results of virt_to_phys()
 787  * on the vba.
 788  */
 789
 790 #if 1
 791 #define sba_io_pdir_entry(pdir_ptr, vba) *pdir_ptr = ((vba & ~0xE000000000000FFFULL)    \
 792                                                       | 0x8000000000000000ULL)
 793 #else
 794 void SBA_INLINE
 795 sba_io_pdir_entry(u64 *pdir_ptr, unsigned long vba)
 796 {
 797         *pdir_ptr = ((vba & ~0xE000000000000FFFULL) | 0x80000000000000FFULL);
 798 }
 799 #endif
 800
 801 #ifdef ENABLE_MARK_CLEAN
 802 /**
 803  * Since DMA is i-cache coherent, any (complete) pages that were written via
 804  * DMA can be marked as "clean" so that lazy_mmu_prot_update() doesn't have to
 805  * flush them when they get mapped into an executable vm-area.
 806  */
 807 static void
 808 mark_clean (void *addr, size_t size)
 809 {
 810         unsigned long pg_addr, end;
 811
 812         pg_addr = PAGE_ALIGN((unsigned long) addr);
 813         end = (unsigned long) addr + size;
 814         while (pg_addr + PAGE_SIZE <= end) {
 815                 struct page *page = virt_to_page((void *)pg_addr);
 816                 set_bit(PG_arch_1, &page->flags);
 817                 pg_addr += PAGE_SIZE;
 818         }
 819 }
 820 #endif
 821
 822 /**
 823  * sba_mark_invalid - invalidate one or more IO PDIR entries
 824  * @ioc: IO MMU structure which owns the pdir we are interested in.
 825  * @iova:  IO Virtual Address mapped earlier
 826  * @byte_cnt:  number of bytes this mapping covers.
 827  *
 828  * Marking the IO PDIR entry(ies) as Invalid and invalidate
 829  * corresponding IO TLB entry. The PCOM (Purge Command Register)
 830  * is to purge stale entries in the IO TLB when unmapping entries.
 831  *
 832  * The PCOM register supports purging of multiple pages, with a minium
 833  * of 1 page and a maximum of 2GB. Hardware requires the address be
 834  * aligned to the size of the range being purged. The size of the range
 835  * must be a power of 2. The "Cool perf optimization" in the
 836  * allocation routine helps keep that true.
 837  */
 838 static SBA_INLINE void
 839 sba_mark_invalid(struct ioc *ioc, dma_addr_t iova, size_t byte_cnt)
 840 {
 841         u32 iovp = (u32) SBA_IOVP(ioc,iova);
 842
 843         int off = PDIR_INDEX(iovp);
 844
 845         /* Must be non-zero and rounded up */
 846         ASSERT(byte_cnt > 0);
 847         ASSERT(0 == (byte_cnt & ~iovp_mask));
 848
 849 #ifdef ASSERT_PDIR_SANITY
 850         /* Assert first pdir entry is set */
 851         if (!(ioc->pdir_base[off] >> 60)) {
 852                 sba_dump_pdir_entry(ioc,"sba_mark_invalid()", PDIR_INDEX(iovp));
 853         }
 854 #endif
 855
 856         if (byte_cnt <= iovp_size)
 857         {
 858                 ASSERT(off < ioc->pdir_size);
 859
 860                 iovp |= iovp_shift;     /* set "size" field for PCOM */
 861
 862 #ifndef FULL_VALID_PDIR
 863                 /*
 864                 ** clear I/O PDIR entry "valid" bit
 865                 ** Do NOT clear the rest - save it for debugging.
 866                 ** We should only clear bits that have previously
 867                 ** been enabled.
 868                 */
 869                 ioc->pdir_base[off] &= ~(0x80000000000000FFULL);
 870 #else
 871                 /*
 872                 ** If we want to maintain the PDIR as valid, put in
 873                 ** the spill page so devices prefetching won't
 874                 ** cause a hard fail.
 875                 */
 876                 ioc->pdir_base[off] = (0x80000000000000FFULL | prefetch_spill_page);
 877 #endif
 878         } else {
 879                 u32 t = get_iovp_order(byte_cnt) + iovp_shift;
 880
 881                 iovp |= t;
 882                 ASSERT(t <= 31);   /* 2GB! Max value of "size" field */
 883
 884                 do {
 885                         /* verify this pdir entry is enabled */
 886                         ASSERT(ioc->pdir_base[off]  >> 63);
 887 #ifndef FULL_VALID_PDIR
 888                         /* clear I/O Pdir entry "valid" bit first */
 889                         ioc->pdir_base[off] &= ~(0x80000000000000FFULL);
 890 #else
 891                         ioc->pdir_base[off] = (0x80000000000000FFULL | prefetch_spill_page);
 892 #endif
 893                         off++;
 894                         byte_cnt -= iovp_size;
 895                 } while (byte_cnt > 0);
 896         }
 897
 898         WRITE_REG(iovp | ioc->ibase, ioc->ioc_hpa+IOC_PCOM);
 899 }
 900
 901 /**
 902  * sba_map_single - map one buffer and return IOVA for DMA
 903  * @dev: instance of PCI owned by the driver that's asking.
 904  * @addr:  driver buffer to map.
 905  * @size:  number of bytes to map in driver buffer.
 906  * @dir:  R/W or both.
 907  *
 908  * See Documentation/DMA-mapping.txt
 909  */
 910 dma_addr_t
 911 sba_map_single(struct device *dev, void *addr, size_t size, int dir)
 912 {
 913         struct ioc *ioc;
 914         dma_addr_t iovp;
 915         dma_addr_t offset;
 916         u64 *pdir_start;
 917         int pide;
 918 #ifdef ASSERT_PDIR_SANITY
 919         unsigned long flags;
 920 #endif
 921 #ifdef ALLOW_IOV_BYPASS
 922         unsigned long pci_addr = virt_to_phys(addr);
 923 #endif
 924
 925 #ifdef ALLOW_IOV_BYPASS
 926         ASSERT(to_pci_dev(dev)->dma_mask);
 927         /*
 928         ** Check if the PCI device can DMA to ptr... if so, just return ptr
 929         */
 930         if (likely((pci_addr & ~to_pci_dev(dev)->dma_mask) == 0)) {
 931                 /*
 932                 ** Device is bit capable of DMA'ing to the buffer...
 933                 ** just return the PCI address of ptr
 934                 */
 935                 DBG_BYPASS("sba_map_single() bypass mask/addr: 0x%lx/0x%lx\n",
 936                            to_pci_dev(dev)->dma_mask, pci_addr);
 937                 return pci_addr;
 938         }
 939 #endif
 940         ioc = GET_IOC(dev);
 941         ASSERT(ioc);
 942
 943         prefetch(ioc->res_hint);
 944
 945         ASSERT(size > 0);
 946         ASSERT(size <= DMA_CHUNK_SIZE);
 947
 948         /* save offset bits */
 949         offset = ((dma_addr_t) (long) addr) & ~iovp_mask;
 950
 951         /* round up to nearest iovp_size */
 952         size = (size + offset + ~iovp_mask) & iovp_mask;
 953
 954 #ifdef ASSERT_PDIR_SANITY
 955         spin_lock_irqsave(&ioc->res_lock, flags);
 956         if (sba_check_pdir(ioc,"Check before sba_map_single()"))
 957                 panic("Sanity check failed");
 958         spin_unlock_irqrestore(&ioc->res_lock, flags);
 959 #endif
 960
 961         pide = sba_alloc_range(ioc, dev, size);
 962
 963         iovp = (dma_addr_t) pide << iovp_shift;
 964
 965         DBG_RUN("%s() 0x%p -> 0x%lx\n", __func__, addr, (long) iovp | offset);
 966
 967         pdir_start = &(ioc->pdir_base[pide]);
 968
 969         while (size > 0) {
 970                 ASSERT(((u8 *)pdir_start)[7] == 0); /* verify availability */
 971                 sba_io_pdir_entry(pdir_start, (unsigned long) addr);
 972
 973                 DBG_RUN("     pdir 0x%p %lx\n", pdir_start, *pdir_start);
 974
 975                 addr += iovp_size;
 976                 size -= iovp_size;
 977                 pdir_start++;
 978         }
 979         /* force pdir update */
 980         wmb();
 981
 982         /* form complete address */
 983 #ifdef ASSERT_PDIR_SANITY
 984         spin_lock_irqsave(&ioc->res_lock, flags);
 985         sba_check_pdir(ioc,"Check after sba_map_single()");
 986         spin_unlock_irqrestore(&ioc->res_lock, flags);
 987 #endif
 988         return SBA_IOVA(ioc, iovp, offset);
 989 }
 990
 991 #ifdef ENABLE_MARK_CLEAN
 992 static SBA_INLINE void
 993 sba_mark_clean(struct ioc *ioc, dma_addr_t iova, size_t size)
 994 {
 995         u32     iovp = (u32) SBA_IOVP(ioc,iova);
 996         int     off = PDIR_INDEX(iovp);
 997         void    *addr;
 998
 999         if (size <= iovp_size) {
1000                 addr = phys_to_virt(ioc->pdir_base[off] &
1001                                     ~0xE000000000000FFFULL);
1002                 mark_clean(addr, size);
1003         } else {
1004                 do {
1005                         addr = phys_to_virt(ioc->pdir_base[off] &
1006                                             ~0xE000000000000FFFULL);
1007                         mark_clean(addr, min(size, iovp_size));
1008                         off++;
1009                         size -= iovp_size;
1010                 } while (size > 0);
1011         }
1012 }
1013 #endif
1014
1015 /**
1016  * sba_unmap_single - unmap one IOVA and free resources
1017  * @dev: instance of PCI owned by the driver that's asking.
1018  * @iova:  IOVA of driver buffer previously mapped.
1019  * @size:  number of bytes mapped in driver buffer.
1020  * @dir:  R/W or both.
1021  *
1022  * See Documentation/DMA-mapping.txt
1023  */
1024 void sba_unmap_single(struct device *dev, dma_addr_t iova, size_t size, int dir)
1025 {
1026         struct ioc *ioc;
1027 #if DELAYED_RESOURCE_CNT > 0
1028         struct sba_dma_pair *d;
1029 #endif
1030         unsigned long flags;
1031         dma_addr_t offset;
1032
1033         ioc = GET_IOC(dev);
1034         ASSERT(ioc);
1035
1036 #ifdef ALLOW_IOV_BYPASS
1037         if (likely((iova & ioc->imask) != ioc->ibase)) {
1038                 /*
1039                 ** Address does not fall w/in IOVA, must be bypassing
1040                 */
1041                 DBG_BYPASS("sba_unmap_single() bypass addr: 0x%lx\n", iova);
1042
1043 #ifdef ENABLE_MARK_CLEAN
1044                 if (dir == DMA_FROM_DEVICE) {
1045                         mark_clean(phys_to_virt(iova), size);
1046                 }
1047 #endif
1048                 return;
1049         }
1050 #endif
1051         offset = iova & ~iovp_mask;
1052
1053         DBG_RUN("%s() iovp 0x%lx/%x\n", __func__, (long) iova, size);
1054
1055         iova ^= offset;        /* clear offset bits */
1056         size += offset;
1057         size = ROUNDUP(size, iovp_size);
1058
1059 #ifdef ENABLE_MARK_CLEAN
1060         if (dir == DMA_FROM_DEVICE)
1061                 sba_mark_clean(ioc, iova, size);
1062 #endif
1063
1064 #if DELAYED_RESOURCE_CNT > 0
1065         spin_lock_irqsave(&ioc->saved_lock, flags);
1066         d = &(ioc->saved[ioc->saved_cnt]);
1067         d->iova = iova;
1068         d->size = size;
1069         if (unlikely(++(ioc->saved_cnt) >= DELAYED_RESOURCE_CNT)) {
1070                 int cnt = ioc->saved_cnt;
1071                 spin_lock(&ioc->res_lock);
1072                 while (cnt--) {
1073                         sba_mark_invalid(ioc, d->iova, d->size);
1074                         sba_free_range(ioc, d->iova, d->size);
1075                         d--;
1076                 }
1077                 ioc->saved_cnt = 0;
1078                 READ_REG(ioc->ioc_hpa+IOC_PCOM);        /* flush purges */
1079                 spin_unlock(&ioc->res_lock);
1080         }
1081         spin_unlock_irqrestore(&ioc->saved_lock, flags);
1082 #else /* DELAYED_RESOURCE_CNT == 0 */
1083         spin_lock_irqsave(&ioc->res_lock, flags);
1084         sba_mark_invalid(ioc, iova, size);
1085         sba_free_range(ioc, iova, size);
1086         READ_REG(ioc->ioc_hpa+IOC_PCOM);        /* flush purges */
1087         spin_unlock_irqrestore(&ioc->res_lock, flags);
1088 #endif /* DELAYED_RESOURCE_CNT == 0 */
1089 }
1090
1091
1092 /**
1093  * sba_alloc_coherent - allocate/map shared mem for DMA
1094  * @dev: instance of PCI owned by the driver that's asking.
1095  * @size:  number of bytes mapped in driver buffer.
1096  * @dma_handle:  IOVA of new buffer.
1097  *
1098  * See Documentation/DMA-mapping.txt
1099  */
1100 void *
1101 sba_alloc_coherent (struct device *dev, size_t size, dma_addr_t *dma_handle, gfp_t flags)
1102 {
1103         struct ioc *ioc;
1104         void *addr;
1105
1106         ioc = GET_IOC(dev);
1107         ASSERT(ioc);
1108
1109 #ifdef CONFIG_NUMA
1110         {
1111                 struct page *page;
1112                 page = alloc_pages_node(ioc->node == MAX_NUMNODES ?
1113                                         numa_node_id() : ioc->node, flags,
1114                                         get_order(size));
1115
1116                 if (unlikely(!page))
1117                         return NULL;
1118
1119                 addr = page_address(page);
1120         }
1121 #else
1122         addr = (void *) __get_free_pages(flags, get_order(size));
1123 #endif
1124         if (unlikely(!addr))
1125                 return NULL;
1126
1127         memset(addr, 0, size);
1128         *dma_handle = virt_to_phys(addr);
1129
1130 #ifdef ALLOW_IOV_BYPASS
1131         ASSERT(dev->coherent_dma_mask);
1132         /*
1133         ** Check if the PCI device can DMA to ptr... if so, just return ptr
1134         */
1135         if (likely((*dma_handle & ~dev->coherent_dma_mask) == 0)) {
1136                 DBG_BYPASS("sba_alloc_coherent() bypass mask/addr: 0x%lx/0x%lx\n",
1137                            dev->coherent_dma_mask, *dma_handle);
1138
1139                 return addr;
1140         }
1141 #endif
1142
1143         /*
1144          * If device can't bypass or bypass is disabled, pass the 32bit fake
1145          * device to map single to get an iova mapping.
1146          */
1147         *dma_handle = sba_map_single(&ioc->sac_only_dev->dev, addr, size, 0);
1148
1149         return addr;
1150 }
1151
1152
1153 /**
1154  * sba_free_coherent - free/unmap shared mem for DMA
1155  * @dev: instance of PCI owned by the driver that's asking.
1156  * @size:  number of bytes mapped in driver buffer.
1157  * @vaddr:  virtual address IOVA of "consistent" buffer.
1158  * @dma_handler:  IO virtual address of "consistent" buffer.
1159  *
1160  * See Documentation/DMA-mapping.txt
1161  */
1162 void sba_free_coherent (struct device *dev, size_t size, void *vaddr, dma_addr_t dma_handle)
1163 {
1164         sba_unmap_single(dev, dma_handle, size, 0);
1165         free_pages((unsigned long) vaddr, get_order(size));
1166 }
1167
1168
1169 /*
1170 ** Since 0 is a valid pdir_base index value, can't use that
1171 ** to determine if a value is valid or not. Use a flag to indicate
1172 ** the SG list entry contains a valid pdir index.
1173 */
1174 #define PIDE_FLAG 0x1UL
1175
1176 #ifdef DEBUG_LARGE_SG_ENTRIES
1177 int dump_run_sg = 0;
1178 #endif
1179
1180
1181 /**
1182  * sba_fill_pdir - write allocated SG entries into IO PDIR
1183  * @ioc: IO MMU structure which owns the pdir we are interested in.
1184  * @startsg:  list of IOVA/size pairs
1185  * @nents: number of entries in startsg list
1186  *
1187  * Take preprocessed SG list and write corresponding entries
1188  * in the IO PDIR.
1189  */
1190
1191 static SBA_INLINE int
1192 sba_fill_pdir(
1193         struct ioc *ioc,
1194         struct scatterlist *startsg,
1195         int nents)
1196 {
1197         struct scatterlist *dma_sg = startsg;   /* pointer to current DMA */
1198         int n_mappings = 0;
1199         u64 *pdirp = NULL;
1200         unsigned long dma_offset = 0;
1201
1202         while (nents-- > 0) {
1203                 int     cnt = startsg->dma_length;
1204                 startsg->dma_length = 0;
1205
1206 #ifdef DEBUG_LARGE_SG_ENTRIES
1207                 if (dump_run_sg)
1208                         printk(" %2d : %08lx/%05x %p\n",
1209                                 nents, startsg->dma_address, cnt,
1210                                 sba_sg_address(startsg));
1211 #else
1212                 DBG_RUN_SG(" %d : %08lx/%05x %p\n",
1213                                 nents, startsg->dma_address, cnt,
1214                                 sba_sg_address(startsg));
1215 #endif
1216                 /*
1217                 ** Look for the start of a new DMA stream
1218                 */
1219                 if (startsg->dma_address & PIDE_FLAG) {
1220                         u32 pide = startsg->dma_address & ~PIDE_FLAG;
1221                         dma_offset = (unsigned long) pide & ~iovp_mask;
1222                         startsg->dma_address = 0;
1223                         if (n_mappings)
1224                                 dma_sg = sg_next(dma_sg);
1225                         dma_sg->dma_address = pide | ioc->ibase;
1226                         pdirp = &(ioc->pdir_base[pide >> iovp_shift]);
1227                         n_mappings++;
1228                 }
1229
1230                 /*
1231                 ** Look for a VCONTIG chunk
1232                 */
1233                 if (cnt) {
1234                         unsigned long vaddr = (unsigned long) sba_sg_address(startsg);
1235                         ASSERT(pdirp);
1236
1237                         /* Since multiple Vcontig blocks could make up
1238                         ** one DMA stream, *add* cnt to dma_len.
1239                         */
1240                         dma_sg->dma_length += cnt;
1241                         cnt += dma_offset;
1242                         dma_offset=0;   /* only want offset on first chunk */
1243                         cnt = ROUNDUP(cnt, iovp_size);
1244                         do {
1245                                 sba_io_pdir_entry(pdirp, vaddr);
1246                                 vaddr += iovp_size;
1247                                 cnt -= iovp_size;
1248                                 pdirp++;
1249                         } while (cnt > 0);
1250                 }
1251                 startsg = sg_next(startsg);
1252         }
1253         /* force pdir update */
1254         wmb();
1255
1256 #ifdef DEBUG_LARGE_SG_ENTRIES
1257         dump_run_sg = 0;
1258 #endif
1259         return(n_mappings);
1260 }
1261
1262
1263 /*
1264 ** Two address ranges are DMA contiguous *iff* "end of prev" and
1265 ** "start of next" are both on an IOV page boundary.
1266 **
1267 ** (shift left is a quick trick to mask off upper bits)
1268 */
1269 #define DMA_CONTIG(__X, __Y) \
1270         (((((unsigned long) __X) | ((unsigned long) __Y)) << (BITS_PER_LONG - iovp_shift)) == 0UL)
1271
1272
1273 /**
1274  * sba_coalesce_chunks - preprocess the SG list
1275  * @ioc: IO MMU structure which owns the pdir we are interested in.
1276  * @startsg:  list of IOVA/size pairs
1277  * @nents: number of entries in startsg list
1278  *
1279  * First pass is to walk the SG list and determine where the breaks are
1280  * in the DMA stream. Allocates PDIR entries but does not fill them.
1281  * Returns the number of DMA chunks.
1282  *
1283  * Doing the fill separate from the coalescing/allocation keeps the
1284  * code simpler. Future enhancement could make one pass through
1285  * the sglist do both.
1286  */
1287 static SBA_INLINE int
1288 sba_coalesce_chunks(struct ioc *ioc, struct device *dev,
1289         struct scatterlist *startsg,
1290         int nents)
1291 {
1292         struct scatterlist *vcontig_sg;    /* VCONTIG chunk head */
1293         unsigned long vcontig_len;         /* len of VCONTIG chunk */
1294         unsigned long vcontig_end;
1295         struct scatterlist *dma_sg;        /* next DMA stream head */
1296         unsigned long dma_offset, dma_len; /* start/len of DMA stream */
1297         int n_mappings = 0;
1298         unsigned int max_seg_size = dma_get_max_seg_size(dev);
1299
1300         while (nents > 0) {
1301                 unsigned long vaddr = (unsigned long) sba_sg_address(startsg);
1302
1303                 /*
1304                 ** Prepare for first/next DMA stream
1305                 */
1306                 dma_sg = vcontig_sg = startsg;
1307                 dma_len = vcontig_len = vcontig_end = startsg->length;
1308                 vcontig_end +=  vaddr;
1309                 dma_offset = vaddr & ~iovp_mask;
1310
1311                 /* PARANOID: clear entries */
1312                 startsg->dma_address = startsg->dma_length = 0;
1313
1314                 /*
1315                 ** This loop terminates one iteration "early" since
1316                 ** it's always looking one "ahead".
1317                 */
1318                 while (--nents > 0) {
1319                         unsigned long vaddr;    /* tmp */
1320
1321                         startsg = sg_next(startsg);
1322
1323                         /* PARANOID */
1324                         startsg->dma_address = startsg->dma_length = 0;
1325
1326                         /* catch brokenness in SCSI layer */
1327                         ASSERT(startsg->length <= DMA_CHUNK_SIZE);
1328
1329                         /*
1330                         ** First make sure current dma stream won't
1331                         ** exceed DMA_CHUNK_SIZE if we coalesce the
1332                         ** next entry.
1333                         */
1334                         if (((dma_len + dma_offset + startsg->length + ~iovp_mask) & iovp_mask)
1335                             > DMA_CHUNK_SIZE)
1336                                 break;
1337
1338                         if (dma_len + startsg->length > max_seg_size)
1339                                 break;
1340
1341                         /*
1342                         ** Then look for virtually contiguous blocks.
1343                         **
1344                         ** append the next transaction?
1345                         */
1346                         vaddr = (unsigned long) sba_sg_address(startsg);
1347                         if  (vcontig_end == vaddr)
1348                         {
1349                                 vcontig_len += startsg->length;
1350                                 vcontig_end += startsg->length;
1351                                 dma_len     += startsg->length;
1352                                 continue;
1353                         }
1354
1355 #ifdef DEBUG_LARGE_SG_ENTRIES
1356                         dump_run_sg = (vcontig_len > iovp_size);
1357 #endif
1358
1359                         /*
1360                         ** Not virtually contigous.
1361                         ** Terminate prev chunk.
1362                         ** Start a new chunk.
1363                         **
1364                         ** Once we start a new VCONTIG chunk, dma_offset
1365                         ** can't change. And we need the offset from the first
1366                         ** chunk - not the last one. Ergo Successive chunks
1367                         ** must start on page boundaries and dove tail
1368                         ** with it's predecessor.
1369                         */
1370                         vcontig_sg->dma_length = vcontig_len;
1371
1372                         vcontig_sg = startsg;
1373                         vcontig_len = startsg->length;
1374
1375                         /*
1376                         ** 3) do the entries end/start on page boundaries?
1377                         **    Don't update vcontig_end until we've checked.
1378                         */
1379                         if (DMA_CONTIG(vcontig_end, vaddr))
1380                         {
1381                                 vcontig_end = vcontig_len + vaddr;
1382                                 dma_len += vcontig_len;
1383                                 continue;
1384                         } else {
1385                                 break;
1386                         }
1387                 }
1388
1389                 /*
1390                 ** End of DMA Stream
1391                 ** Terminate last VCONTIG block.
1392                 ** Allocate space for DMA stream.
1393                 */
1394                 vcontig_sg->dma_length = vcontig_len;
1395                 dma_len = (dma_len + dma_offset + ~iovp_mask) & iovp_mask;
1396                 ASSERT(dma_len <= DMA_CHUNK_SIZE);
1397                 dma_sg->dma_address = (dma_addr_t) (PIDE_FLAG
1398                         | (sba_alloc_range(ioc, dev, dma_len) << iovp_shift)
1399                         | dma_offset);
1400                 n_mappings++;
1401         }
1402
1403         return n_mappings;
1404 }
1405
1406
1407 /**
1408  * sba_map_sg - map Scatter/Gather list
1409  * @dev: instance of PCI owned by the driver that's asking.
1410  * @sglist:  array of buffer/length pairs
1411  * @nents:  number of entries in list
1412  * @dir:  R/W or both.
1413  *
1414  * See Documentation/DMA-mapping.txt
1415  */
1416 int sba_map_sg(struct device *dev, struct scatterlist *sglist, int nents, int dir)
1417 {
1418         struct ioc *ioc;
1419         int coalesced, filled = 0;
1420 #ifdef ASSERT_PDIR_SANITY
1421         unsigned long flags;
1422 #endif
1423 #ifdef ALLOW_IOV_BYPASS_SG
1424         struct scatterlist *sg;
1425 #endif
1426
1427         DBG_RUN_SG("%s() START %d entries\n", __func__, nents);
1428         ioc = GET_IOC(dev);
1429         ASSERT(ioc);
1430
1431 #ifdef ALLOW_IOV_BYPASS_SG
1432         ASSERT(to_pci_dev(dev)->dma_mask);
1433         if (likely((ioc->dma_mask & ~to_pci_dev(dev)->dma_mask) == 0)) {
1434                 for_each_sg(sglist, sg, nents, filled) {
1435                         sg->dma_length = sg->length;
1436                         sg->dma_address = virt_to_phys(sba_sg_address(sg));
1437                 }
1438                 return filled;
1439         }
1440 #endif
1441         /* Fast path single entry scatterlists. */
1442         if (nents == 1) {
1443                 sglist->dma_length = sglist->length;
1444                 sglist->dma_address = sba_map_single(dev, sba_sg_address(sglist), sglist->length, dir);
1445                 return 1;
1446         }
1447
1448 #ifdef ASSERT_PDIR_SANITY
1449         spin_lock_irqsave(&ioc->res_lock, flags);
1450         if (sba_check_pdir(ioc,"Check before sba_map_sg()"))
1451         {
1452                 sba_dump_sg(ioc, sglist, nents);
1453                 panic("Check before sba_map_sg()");
1454         }
1455         spin_unlock_irqrestore(&ioc->res_lock, flags);
1456 #endif
1457
1458         prefetch(ioc->res_hint);
1459
1460         /*
1461         ** First coalesce the chunks and allocate I/O pdir space
1462         **
1463         ** If this is one DMA stream, we can properly map using the
1464         ** correct virtual address associated with each DMA page.
1465         ** w/o this association, we wouldn't have coherent DMA!
1466         ** Access to the virtual address is what forces a two pass algorithm.
1467         */
1468         coalesced = sba_coalesce_chunks(ioc, dev, sglist, nents);
1469
1470         /*
1471         ** Program the I/O Pdir
1472         **
1473         ** map the virtual addresses to the I/O Pdir
1474         ** o dma_address will contain the pdir index
1475         ** o dma_len will contain the number of bytes to map
1476         ** o address contains the virtual address.
1477         */
1478         filled = sba_fill_pdir(ioc, sglist, nents);
1479
1480 #ifdef ASSERT_PDIR_SANITY
1481         spin_lock_irqsave(&ioc->res_lock, flags);
1482         if (sba_check_pdir(ioc,"Check after sba_map_sg()"))
1483         {
1484                 sba_dump_sg(ioc, sglist, nents);
1485                 panic("Check after sba_map_sg()\n");
1486         }
1487         spin_unlock_irqrestore(&ioc->res_lock, flags);
1488 #endif
1489
1490         ASSERT(coalesced == filled);
1491         DBG_RUN_SG("%s() DONE %d mappings\n", __func__, filled);
1492
1493         return filled;
1494 }
1495
1496
1497 /**
1498  * sba_unmap_sg - unmap Scatter/Gather list
1499  * @dev: instance of PCI owned by the driver that's asking.
1500  * @sglist:  array of buffer/length pairs
1501  * @nents:  number of entries in list
1502  * @dir:  R/W or both.
1503  *
1504  * See Documentation/DMA-mapping.txt
1505  */
1506 void sba_unmap_sg (struct device *dev, struct scatterlist *sglist, int nents, int dir)
1507 {
1508 #ifdef ASSERT_PDIR_SANITY
1509         struct ioc *ioc;
1510         unsigned long flags;
1511 #endif
1512
1513         DBG_RUN_SG("%s() START %d entries,  %p,%x\n",
1514                    __func__, nents, sba_sg_address(sglist), sglist->length);
1515
1516 #ifdef ASSERT_PDIR_SANITY
1517         ioc = GET_IOC(dev);
1518         ASSERT(ioc);
1519
1520         spin_lock_irqsave(&ioc->res_lock, flags);
1521         sba_check_pdir(ioc,"Check before sba_unmap_sg()");
1522         spin_unlock_irqrestore(&ioc->res_lock, flags);
1523 #endif
1524
1525         while (nents && sglist->dma_length) {
1526
1527                 sba_unmap_single(dev, sglist->dma_address, sglist->dma_length, dir);
1528                 sglist = sg_next(sglist);
1529                 nents--;
1530         }
1531
1532         DBG_RUN_SG("%s() DONE (nents %d)\n", __func__,  nents);
1533
1534 #ifdef ASSERT_PDIR_SANITY
1535         spin_lock_irqsave(&ioc->res_lock, flags);
1536         sba_check_pdir(ioc,"Check after sba_unmap_sg()");
1537         spin_unlock_irqrestore(&ioc->res_lock, flags);
1538 #endif
1539
1540 }
1541
1542 /**************************************************************
1543 *
1544 *   Initialization and claim
1545 *
1546 ***************************************************************/
1547
1548 static void __init
1549 ioc_iova_init(struct ioc *ioc)
1550 {
1551         int tcnfg;
1552         int agp_found = 0;
1553         struct pci_dev *device = NULL;
1554 #ifdef FULL_VALID_PDIR
1555         unsigned long index;
1556 #endif
1557
1558         /*
1559         ** Firmware programs the base and size of a "safe IOVA space"
1560         ** (one that doesn't overlap memory or LMMIO space) in the
1561         ** IBASE and IMASK registers.
1562         */
1563         ioc->ibase = READ_REG(ioc->ioc_hpa + IOC_IBASE) & ~0x1UL;
1564         ioc->imask = READ_REG(ioc->ioc_hpa + IOC_IMASK) | 0xFFFFFFFF00000000UL;
1565
1566         ioc->iov_size = ~ioc->imask + 1;
1567
1568         DBG_INIT("%s() hpa %p IOV base 0x%lx mask 0x%lx (%dMB)\n",
1569                 __func__, ioc->ioc_hpa, ioc->ibase, ioc->imask,
1570                 ioc->iov_size >> 20);
1571
1572         switch (iovp_size) {
1573                 case  4*1024: tcnfg = 0; break;
1574                 case  8*1024: tcnfg = 1; break;
1575                 case 16*1024: tcnfg = 2; break;
1576                 case 64*1024: tcnfg = 3; break;
1577                 default:
1578                         panic(PFX "Unsupported IOTLB page size %ldK",
1579                                 iovp_size >> 10);
1580                         break;
1581         }
1582         WRITE_REG(tcnfg, ioc->ioc_hpa + IOC_TCNFG);
1583
1584         ioc->pdir_size = (ioc->iov_size / iovp_size) * PDIR_ENTRY_SIZE;
1585         ioc->pdir_base = (void *) __get_free_pages(GFP_KERNEL,
1586                                                    get_order(ioc->pdir_size));
1587         if (!ioc->pdir_base)
1588                 panic(PFX "Couldn't allocate I/O Page Table\n");
1589
1590         memset(ioc->pdir_base, 0, ioc->pdir_size);
1591
1592         DBG_INIT("%s() IOV page size %ldK pdir %p size %x\n", __func__,
1593                 iovp_size >> 10, ioc->pdir_base, ioc->pdir_size);
1594
1595         ASSERT(ALIGN((unsigned long) ioc->pdir_base, 4*1024) == (unsigned long) ioc->pdir_base);
1596         WRITE_REG(virt_to_phys(ioc->pdir_base), ioc->ioc_hpa + IOC_PDIR_BASE);
1597
1598         /*
1599         ** If an AGP device is present, only use half of the IOV space
1600         ** for PCI DMA.  Unfortunately we can't know ahead of time
1601         ** whether GART support will actually be used, for now we
1602         ** can just key on an AGP device found in the system.
1603         ** We program the next pdir index after we stop w/ a key for
1604         ** the GART code to handshake on.
1605         */
1606         for_each_pci_dev(device)
1607                 agp_found |= pci_find_capability(device, PCI_CAP_ID_AGP);
1608
1609         if (agp_found && reserve_sba_gart) {
1610                 printk(KERN_INFO PFX "reserving %dMb of IOVA space at 0x%lx for agpgart\n",
1611                       ioc->iov_size/2 >> 20, ioc->ibase + ioc->iov_size/2);
1612                 ioc->pdir_size /= 2;
1613                 ((u64 *)ioc->pdir_base)[PDIR_INDEX(ioc->iov_size/2)] = ZX1_SBA_IOMMU_COOKIE;
1614         }
1615 #ifdef FULL_VALID_PDIR
1616         /*
1617         ** Check to see if the spill page has been allocated, we don't need more than
1618         ** one across multiple SBAs.
1619         */
1620         if (!prefetch_spill_page) {
1621                 char *spill_poison = "SBAIOMMU POISON";
1622                 int poison_size = 16;
1623                 void *poison_addr, *addr;
1624
1625                 addr = (void *)__get_free_pages(GFP_KERNEL, get_order(iovp_size));
1626                 if (!addr)
1627                         panic(PFX "Couldn't allocate PDIR spill page\n");
1628
1629                 poison_addr = addr;
1630                 for ( ; (u64) poison_addr < addr + iovp_size; poison_addr += poison_size)
1631                         memcpy(poison_addr, spill_poison, poison_size);
1632
1633                 prefetch_spill_page = virt_to_phys(addr);
1634
1635                 DBG_INIT("%s() prefetch spill addr: 0x%lx\n", __func__, prefetch_spill_page);
1636         }
1637         /*
1638         ** Set all the PDIR entries valid w/ the spill page as the target
1639         */
1640         for (index = 0 ; index < (ioc->pdir_size / PDIR_ENTRY_SIZE) ; index++)
1641                 ((u64 *)ioc->pdir_base)[index] = (0x80000000000000FF | prefetch_spill_page);
1642 #endif
1643
1644         /* Clear I/O TLB of any possible entries */
1645         WRITE_REG(ioc->ibase | (get_iovp_order(ioc->iov_size) + iovp_shift), ioc->ioc_hpa + IOC_PCOM);
1646         READ_REG(ioc->ioc_hpa + IOC_PCOM);
1647
1648         /* Enable IOVA translation */
1649         WRITE_REG(ioc->ibase | 1, ioc->ioc_hpa + IOC_IBASE);
1650         READ_REG(ioc->ioc_hpa + IOC_IBASE);
1651 }
1652
1653 static void __init
1654 ioc_resource_init(struct ioc *ioc)
1655 {
1656         spin_lock_init(&ioc->res_lock);
1657 #if DELAYED_RESOURCE_CNT > 0
1658         spin_lock_init(&ioc->saved_lock);
1659 #endif
1660
1661         /* resource map size dictated by pdir_size */
1662         ioc->res_size = ioc->pdir_size / PDIR_ENTRY_SIZE; /* entries */
1663         ioc->res_size >>= 3;  /* convert bit count to byte count */
1664         DBG_INIT("%s() res_size 0x%x\n", __func__, ioc->res_size);
1665
1666         ioc->res_map = (char *) __get_free_pages(GFP_KERNEL,
1667                                                  get_order(ioc->res_size));
1668         if (!ioc->res_map)
1669                 panic(PFX "Couldn't allocate resource map\n");
1670
1671         memset(ioc->res_map, 0, ioc->res_size);
1672         /* next available IOVP - circular search */
1673         ioc->res_hint = (unsigned long *) ioc->res_map;
1674
1675 #ifdef ASSERT_PDIR_SANITY
1676         /* Mark first bit busy - ie no IOVA 0 */
1677         ioc->res_map[0] = 0x1;
1678         ioc->pdir_base[0] = 0x8000000000000000ULL | ZX1_SBA_IOMMU_COOKIE;
1679 #endif
1680 #ifdef FULL_VALID_PDIR
1681         /* Mark the last resource used so we don't prefetch beyond IOVA space */
1682         ioc->res_map[ioc->res_size - 1] |= 0x80UL; /* res_map is chars */
1683         ioc->pdir_base[(ioc->pdir_size / PDIR_ENTRY_SIZE) - 1] = (0x80000000000000FF
1684                                                               | prefetch_spill_page);
1685 #endif
1686
1687         DBG_INIT("%s() res_map %x %p\n", __func__,
1688                  ioc->res_size, (void *) ioc->res_map);
1689 }
1690
1691 static void __init
1692 ioc_sac_init(struct ioc *ioc)
1693 {
1694         struct pci_dev *sac = NULL;
1695         struct pci_controller *controller = NULL;
1696
1697         /*
1698          * pci_alloc_coherent() must return a DMA address which is
1699          * SAC (single address cycle) addressable, so allocate a
1700          * pseudo-device to enforce that.
1701          */
1702         sac = kzalloc(sizeof(*sac), GFP_KERNEL);
1703         if (!sac)
1704                 panic(PFX "Couldn't allocate struct pci_dev");
1705
1706         controller = kzalloc(sizeof(*controller), GFP_KERNEL);
1707         if (!controller)
1708                 panic(PFX "Couldn't allocate struct pci_controller");
1709
1710         controller->iommu = ioc;
1711         sac->sysdata = controller;
1712         sac->dma_mask = 0xFFFFFFFFUL;
1713 #ifdef CONFIG_PCI
1714         sac->dev.bus = &pci_bus_type;
1715 #endif
1716         ioc->sac_only_dev = sac;
1717 }
1718
1719 static void __init
1720 ioc_zx1_init(struct ioc *ioc)
1721 {
1722         unsigned long rope_config;
1723         unsigned int i;
1724
1725         if (ioc->rev < 0x20)
1726                 panic(PFX "IOC 2.0 or later required for IOMMU support\n");
1727
1728         /* 38 bit memory controller + extra bit for range displaced by MMIO */
1729         ioc->dma_mask = (0x1UL << 39) - 1;
1730
1731         /*
1732         ** Clear ROPE(N)_CONFIG AO bit.
1733         ** Disables "NT Ordering" (~= !"Relaxed Ordering")
1734         ** Overrides bit 1 in DMA Hint Sets.
1735         ** Improves netperf UDP_STREAM by ~10% for tg3 on bcm5701.
1736         */
1737         for (i=0; i<(8*8); i+=8) {
1738                 rope_config = READ_REG(ioc->ioc_hpa + IOC_ROPE0_CFG + i);
1739                 rope_config &= ~IOC_ROPE_AO;
1740                 WRITE_REG(rope_config, ioc->ioc_hpa + IOC_ROPE0_CFG + i);
1741         }
1742 }
1743
1744 typedef void (initfunc)(struct ioc *);
1745
1746 struct ioc_iommu {
1747         u32 func_id;
1748         char *name;
1749         initfunc *init;
1750 };
1751
1752 static struct ioc_iommu ioc_iommu_info[] __initdata = {
1753         { ZX1_IOC_ID, "zx1", ioc_zx1_init },
1754         { ZX2_IOC_ID, "zx2", NULL },
1755         { SX1000_IOC_ID, "sx1000", NULL },
1756         { SX2000_IOC_ID, "sx2000", NULL },
1757 };
1758
1759 static struct ioc * __init
1760 ioc_init(u64 hpa, void *handle)
1761 {
1762         struct ioc *ioc;
1763         struct ioc_iommu *info;
1764
1765         ioc = kzalloc(sizeof(*ioc), GFP_KERNEL);
1766         if (!ioc)
1767                 return NULL;
1768
1769         ioc->next = ioc_list;
1770         ioc_list = ioc;
1771
1772         ioc->handle = handle;
1773         ioc->ioc_hpa = ioremap(hpa, 0x1000);
1774
1775         ioc->func_id = READ_REG(ioc->ioc_hpa + IOC_FUNC_ID);
1776         ioc->rev = READ_REG(ioc->ioc_hpa + IOC_FCLASS) & 0xFFUL;
1777         ioc->dma_mask = 0xFFFFFFFFFFFFFFFFUL;   /* conservative */
1778
1779         for (info = ioc_iommu_info; info < ioc_iommu_info + ARRAY_SIZE(ioc_iommu_info); info++) {
1780                 if (ioc->func_id == info->func_id) {
1781                         ioc->name = info->name;
1782                         if (info->init)
1783                                 (info->init)(ioc);
1784                 }
1785         }
1786
1787         iovp_size = (1 << iovp_shift);
1788         iovp_mask = ~(iovp_size - 1);
1789
1790         DBG_INIT("%s: PAGE_SIZE %ldK, iovp_size %ldK\n", __func__,
1791                 PAGE_SIZE >> 10, iovp_size >> 10);
1792
1793         if (!ioc->name) {
1794                 ioc->name = kmalloc(24, GFP_KERNEL);
1795                 if (ioc->name)
1796                         sprintf((char *) ioc->name, "Unknown (%04x:%04x)",
1797                                 ioc->func_id & 0xFFFF, (ioc->func_id >> 16) & 0xFFFF);
1798                 else
1799                         ioc->name = "Unknown";
1800         }
1801
1802         ioc_iova_init(ioc);
1803         ioc_resource_init(ioc);
1804         ioc_sac_init(ioc);
1805
1806         if ((long) ~iovp_mask > (long) ia64_max_iommu_merge_mask)
1807                 ia64_max_iommu_merge_mask = ~iovp_mask;
1808
1809         printk(KERN_INFO PFX
1810                 "%s %d.%d HPA 0x%lx IOVA space %dMb at 0x%lx\n",
1811                 ioc->name, (ioc->rev >> 4) & 0xF, ioc->rev & 0xF,
1812                 hpa, ioc->iov_size >> 20, ioc->ibase);
1813
1814         return ioc;
1815 }
1816
1817
1818
1819 /**************************************************************************
1820 **
1821 **   SBA initialization code (HW and SW)
1822 **
1823 **   o identify SBA chip itself
1824 **   o FIXME: initialize DMA hints for reasonable defaults
1825 **
1826 **************************************************************************/
1827
1828 #ifdef CONFIG_PROC_FS
1829 static void *
1830 ioc_start(struct seq_file *s, loff_t *pos)
1831 {
1832         struct ioc *ioc;
1833         loff_t n = *pos;
1834
1835         for (ioc = ioc_list; ioc; ioc = ioc->next)
1836                 if (!n--)
1837                         return ioc;
1838
1839         return NULL;
1840 }
1841
1842 static void *
1843 ioc_next(struct seq_file *s, void *v, loff_t *pos)
1844 {
1845         struct ioc *ioc = v;
1846
1847         ++*pos;
1848         return ioc->next;
1849 }
1850
1851 static void
1852 ioc_stop(struct seq_file *s, void *v)
1853 {
1854 }
1855
1856 static int
1857 ioc_show(struct seq_file *s, void *v)
1858 {
1859         struct ioc *ioc = v;
1860         unsigned long *res_ptr = (unsigned long *)ioc->res_map;
1861         int i, used = 0;
1862
1863         seq_printf(s, "Hewlett Packard %s IOC rev %d.%d\n",
1864                 ioc->name, ((ioc->rev >> 4) & 0xF), (ioc->rev & 0xF));
1865 #ifdef CONFIG_NUMA
1866         if (ioc->node != MAX_NUMNODES)
1867                 seq_printf(s, "NUMA node       : %d\n", ioc->node);
1868 #endif
1869         seq_printf(s, "IOVA size       : %ld MB\n", ((ioc->pdir_size >> 3) * iovp_size)/(1024*1024));
1870         seq_printf(s, "IOVA page size  : %ld kb\n", iovp_size/1024);
1871
1872         for (i = 0; i < (ioc->res_size / sizeof(unsigned long)); ++i, ++res_ptr)
1873                 used += hweight64(*res_ptr);
1874
1875         seq_printf(s, "PDIR size       : %d entries\n", ioc->pdir_size >> 3);
1876         seq_printf(s, "PDIR used       : %d entries\n", used);
1877
1878 #ifdef PDIR_SEARCH_TIMING
1879         {
1880                 unsigned long i = 0, avg = 0, min, max;
1881                 min = max = ioc->avg_search[0];
1882                 for (i = 0; i < SBA_SEARCH_SAMPLE; i++) {
1883                         avg += ioc->avg_search[i];
1884                         if (ioc->avg_search[i] > max) max = ioc->avg_search[i];
1885                         if (ioc->avg_search[i] < min) min = ioc->avg_search[i];
1886                 }
1887                 avg /= SBA_SEARCH_SAMPLE;
1888                 seq_printf(s, "Bitmap search   : %ld/%ld/%ld (min/avg/max CPU Cycles/IOVA page)\n",
1889                            min, avg, max);
1890         }
1891 #endif
1892 #ifndef ALLOW_IOV_BYPASS
1893          seq_printf(s, "IOVA bypass disabled\n");
1894 #endif
1895         return 0;
1896 }
1897
1898 static const struct seq_operations ioc_seq_ops = {
1899         .start = ioc_start,
1900         .next  = ioc_next,
1901         .stop  = ioc_stop,
1902         .show  = ioc_show
1903 };
1904
1905 static int
1906 ioc_open(struct inode *inode, struct file *file)
1907 {
1908         return seq_open(file, &ioc_seq_ops);
1909 }
1910
1911 static const struct file_operations ioc_fops = {
1912         .open    = ioc_open,
1913         .read    = seq_read,
1914         .llseek  = seq_lseek,
1915         .release = seq_release
1916 };
1917
1918 static void __init
1919 ioc_proc_init(void)
1920 {
1921         struct proc_dir_entry *dir, *entry;
1922
1923         dir = proc_mkdir("bus/mckinley", NULL);
1924         if (!dir)
1925                 return;
1926
1927         entry = create_proc_entry(ioc_list->name, 0, dir);
1928         if (entry)
1929                 entry->proc_fops = &ioc_fops;
1930 }
1931 #endif
1932
1933 static void
1934 sba_connect_bus(struct pci_bus *bus)
1935 {
1936         acpi_handle handle, parent;
1937         acpi_status status;
1938         struct ioc *ioc;
1939
1940         if (!PCI_CONTROLLER(bus))
1941                 panic(PFX "no sysdata on bus %d!\n", bus->number);
1942
1943         if (PCI_CONTROLLER(bus)->iommu)
1944                 return;
1945
1946         handle = PCI_CONTROLLER(bus)->acpi_handle;
1947         if (!handle)
1948                 return;
1949
1950         /*
1951          * The IOC scope encloses PCI root bridges in the ACPI
1952          * namespace, so work our way out until we find an IOC we
1953          * claimed previously.
1954          */
1955         do {
1956                 for (ioc = ioc_list; ioc; ioc = ioc->next)
1957                         if (ioc->handle == handle) {
1958                                 PCI_CONTROLLER(bus)->iommu = ioc;
1959                                 return;
1960                         }
1961
1962                 status = acpi_get_parent(handle, &parent);
1963                 handle = parent;
1964         } while (ACPI_SUCCESS(status));
1965
1966         printk(KERN_WARNING "No IOC for PCI Bus %04x:%02x in ACPI\n", pci_domain_nr(bus), bus->number);
1967 }
1968
1969 #ifdef CONFIG_NUMA
1970 static void __init
1971 sba_map_ioc_to_node(struct ioc *ioc, acpi_handle handle)
1972 {
1973         unsigned int node;
1974         int pxm;
1975
1976         ioc->node = MAX_NUMNODES;
1977
1978         pxm = acpi_get_pxm(handle);
1979
1980         if (pxm < 0)
1981                 return;
1982
1983         node = pxm_to_node(pxm);
1984
1985         if (node >= MAX_NUMNODES || !node_online(node))
1986                 return;
1987
1988         ioc->node = node;
1989         return;
1990 }
1991 #else
1992 #define sba_map_ioc_to_node(ioc, handle)
1993 #endif
1994
1995 static int __init
1996 acpi_sba_ioc_add(struct acpi_device *device)
1997 {
1998         struct ioc *ioc;
1999         acpi_status status;
2000         u64 hpa, length;
2001         struct acpi_buffer buffer;
2002         struct acpi_device_info *dev_info;
2003
2004         status = hp_acpi_csr_space(device->handle, &hpa, &length);
2005         if (ACPI_FAILURE(status))
2006                 return 1;
2007
2008         buffer.length = ACPI_ALLOCATE_LOCAL_BUFFER;
2009         status = acpi_get_object_info(device->handle, &buffer);
2010         if (ACPI_FAILURE(status))
2011                 return 1;
2012         dev_info = buffer.pointer;
2013
2014         /*
2015          * For HWP0001, only SBA appears in ACPI namespace.  It encloses the PCI
2016          * root bridges, and its CSR space includes the IOC function.
2017          */
2018         if (strncmp("HWP0001", dev_info->hardware_id.value, 7) == 0) {
2019                 hpa += ZX1_IOC_OFFSET;
2020                 /* zx1 based systems default to kernel page size iommu pages */
2021                 if (!iovp_shift)
2022                         iovp_shift = min(PAGE_SHIFT, 16);
2023         }
2024         kfree(dev_info);
2025
2026         /*
2027          * default anything not caught above or specified on cmdline to 4k
2028          * iommu page size
2029          */
2030         if (!iovp_shift)
2031                 iovp_shift = 12;
2032
2033         ioc = ioc_init(hpa, device->handle);
2034         if (!ioc)
2035                 return 1;
2036
2037         /* setup NUMA node association */
2038         sba_map_ioc_to_node(ioc, device->handle);
2039         return 0;
2040 }
2041
2042 static const struct acpi_device_id hp_ioc_iommu_device_ids[] = {
2043         {"HWP0001", 0},
2044         {"HWP0004", 0},
2045         {"", 0},
2046 };
2047 static struct acpi_driver acpi_sba_ioc_driver = {
2048         .name           = "IOC IOMMU Driver",
2049         .ids            = hp_ioc_iommu_device_ids,
2050         .ops            = {
2051                 .add    = acpi_sba_ioc_add,
2052         },
2053 };
2054
2055 static int __init
2056 sba_init(void)
2057 {
2058         if (!ia64_platform_is("hpzx1") && !ia64_platform_is("hpzx1_swiotlb"))
2059                 return 0;
2060
2061 #if defined(CONFIG_IA64_GENERIC) && defined(CONFIG_CRASH_DUMP) && \
2062         defined(CONFIG_PROC_FS)
2063         /* If we are booting a kdump kernel, the sba_iommu will
2064          * cause devices that were not shutdown properly to MCA
2065          * as soon as they are turned back on.  Our only option for
2066          * a successful kdump kernel boot is to use the swiotlb.
2067          */
2068         if (elfcorehdr_addr < ELFCORE_ADDR_MAX) {
2069                 if (swiotlb_late_init_with_default_size(64 * (1<<20)) != 0)
2070                         panic("Unable to initialize software I/O TLB:"
2071                                   " Try machvec=dig boot option");
2072                 machvec_init("dig");
2073                 return 0;
2074         }
2075 #endif
2076
2077         acpi_bus_register_driver(&acpi_sba_ioc_driver);
2078         if (!ioc_list) {
2079 #ifdef CONFIG_IA64_GENERIC
2080                 /*
2081                  * If we didn't find something sba_iommu can claim, we
2082                  * need to setup the swiotlb and switch to the dig machvec.
2083                  */
2084                 if (swiotlb_late_init_with_default_size(64 * (1<<20)) != 0)
2085                         panic("Unable to find SBA IOMMU or initialize "
2086                               "software I/O TLB: Try machvec=dig boot option");
2087                 machvec_init("dig");
2088 #else
2089                 panic("Unable to find SBA IOMMU: Try a generic or DIG kernel");
2090 #endif
2091                 return 0;
2092         }
2093
2094 #if defined(CONFIG_IA64_GENERIC) || defined(CONFIG_IA64_HP_ZX1_SWIOTLB)
2095         /*
2096          * hpzx1_swiotlb needs to have a fairly small swiotlb bounce
2097          * buffer setup to support devices with smaller DMA masks than
2098          * sba_iommu can handle.
2099          */
2100         if (ia64_platform_is("hpzx1_swiotlb")) {
2101                 extern void hwsw_init(void);
2102
2103                 hwsw_init();
2104         }
2105 #endif
2106
2107 #ifdef CONFIG_PCI
2108         {
2109                 struct pci_bus *b = NULL;
2110                 while ((b = pci_find_next_bus(b)) != NULL)
2111                         sba_connect_bus(b);
2112         }
2113 #endif
2114
2115 #ifdef CONFIG_PROC_FS
2116         ioc_proc_init();
2117 #endif
2118         return 0;
2119 }
2120
2121 subsys_initcall(sba_init); /* must be initialized after ACPI etc., but before any drivers... */
2122
2123 static int __init
2124 nosbagart(char *str)
2125 {
2126         reserve_sba_gart = 0;
2127         return 1;
2128 }
2129
2130 int
2131 sba_dma_supported (struct device *dev, u64 mask)
2132 {
2133         /* make sure it's at least 32bit capable */
2134         return ((mask & 0xFFFFFFFFUL) == 0xFFFFFFFFUL);
2135 }
2136
2137 int
2138 sba_dma_mapping_error (dma_addr_t dma_addr)
2139 {
2140         return 0;
2141 }
2142
2143 __setup("nosbagart", nosbagart);
2144
2145 static int __init
2146 sba_page_override(char *str)
2147 {
2148         unsigned long page_size;
2149
2150         page_size = memparse(str, &str);
2151         switch (page_size) {
2152                 case 4096:
2153                 case 8192:
2154                 case 16384:
2155                 case 65536:
2156                         iovp_shift = ffs(page_size) - 1;
2157                         break;
2158                 default:
2159                         printk("%s: unknown/unsupported iommu page size %ld\n",
2160                                __func__, page_size);
2161         }
2162
2163         return 1;
2164 }
2165
2166 __setup("sbapagesize=",sba_page_override);
2167
2168 EXPORT_SYMBOL(sba_dma_mapping_error);
2169 EXPORT_SYMBOL(sba_map_single);
2170 EXPORT_SYMBOL(sba_unmap_single);
2171 EXPORT_SYMBOL(sba_map_sg);
2172 EXPORT_SYMBOL(sba_unmap_sg);
2173 EXPORT_SYMBOL(sba_dma_supported);
2174 EXPORT_SYMBOL(sba_alloc_coherent);
2175 EXPORT_SYMBOL(sba_free_coherent);