arch/i386/kernel/smpboot.c

   1 /*
   2  *      x86 SMP booting functions
   3  *
   4  *      (c) 1995 Alan Cox, Building #3 <alan@redhat.com>
   5  *      (c) 1998, 1999, 2000 Ingo Molnar <mingo@redhat.com>
   6  *
   7  *      Much of the core SMP work is based on previous work by Thomas Radke, to
   8  *      whom a great many thanks are extended.
   9  *
  10  *      Thanks to Intel for making available several different Pentium,
  11  *      Pentium Pro and Pentium-II/Xeon MP machines.
  12  *      Original development of Linux SMP code supported by Caldera.
  13  *
  14  *      This code is released under the GNU General Public License version 2 or
  15  *      later.
  16  *
  17  *      Fixes
  18  *              Felix Koop      :       NR_CPUS used properly
  19  *              Jose Renau      :       Handle single CPU case.
  20  *              Alan Cox        :       By repeated request 8) - Total BogoMIPS report.
  21  *              Greg Wright     :       Fix for kernel stacks panic.
  22  *              Erich Boleyn    :       MP v1.4 and additional changes.
  23  *      Matthias Sattler        :       Changes for 2.1 kernel map.
  24  *      Michel Lespinasse       :       Changes for 2.1 kernel map.
  25  *      Michael Chastain        :       Change trampoline.S to gnu as.
  26  *              Alan Cox        :       Dumb bug: 'B' step PPro's are fine
  27  *              Ingo Molnar     :       Added APIC timers, based on code
  28  *                                      from Jose Renau
  29  *              Ingo Molnar     :       various cleanups and rewrites
  30  *              Tigran Aivazian :       fixed "0.00 in /proc/uptime on SMP" bug.
  31  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs
  32  *              Martin J. Bligh :       Added support for multi-quad systems
  33  *              Dave Jones      :       Report invalid combinations of Athlon CPUs.
  34 *               Rusty Russell   :       Hacked into shape for new "hotplug" boot process. */
  35
  36 #include <linux/module.h>
  37 #include <linux/init.h>
  38 #include <linux/kernel.h>
  39
  40 #include <linux/mm.h>
  41 #include <linux/sched.h>
  42 #include <linux/kernel_stat.h>
  43 #include <linux/smp_lock.h>
  44 #include <linux/bootmem.h>
  45 #include <linux/notifier.h>
  46 #include <linux/cpu.h>
  47 #include <linux/percpu.h>
  48 #include <linux/nmi.h>
  49
  50 #include <linux/delay.h>
  51 #include <linux/mc146818rtc.h>
  52 #include <asm/tlbflush.h>
  53 #include <asm/desc.h>
  54 #include <asm/arch_hooks.h>
  55 #include <asm/nmi.h>
  56 #include <asm/pda.h>
  57 #include <asm/genapic.h>
  58
  59 #include <mach_apic.h>
  60 #include <mach_wakecpu.h>
  61 #include <smpboot_hooks.h>
  62 #include <asm/vmi.h>
  63
  64 /* Set if we find a B stepping CPU */
  65 static int __devinitdata smp_b_stepping;
  66
  67 /* Number of siblings per CPU package */
  68 int smp_num_siblings = 1;
  69 EXPORT_SYMBOL(smp_num_siblings);
  70
  71 /* Last level cache ID of each logical CPU */
  72 int cpu_llc_id[NR_CPUS] __cpuinitdata = {[0 ... NR_CPUS-1] = BAD_APICID};
  73
  74 /* representing HT siblings of each logical CPU */
  75 cpumask_t cpu_sibling_map[NR_CPUS] __read_mostly;
  76 EXPORT_SYMBOL(cpu_sibling_map);
  77
  78 /* representing HT and core siblings of each logical CPU */
  79 cpumask_t cpu_core_map[NR_CPUS] __read_mostly;
  80 EXPORT_SYMBOL(cpu_core_map);
  81
  82 /* bitmap of online cpus */
  83 cpumask_t cpu_online_map __read_mostly;
  84 EXPORT_SYMBOL(cpu_online_map);
  85
  86 cpumask_t cpu_callin_map;
  87 cpumask_t cpu_callout_map;
  88 EXPORT_SYMBOL(cpu_callout_map);
  89 cpumask_t cpu_possible_map;
  90 EXPORT_SYMBOL(cpu_possible_map);
  91 static cpumask_t smp_commenced_mask;
  92
  93 /* Per CPU bogomips and other parameters */
  94 struct cpuinfo_x86 cpu_data[NR_CPUS] __cacheline_aligned;
  95 EXPORT_SYMBOL(cpu_data);
  96
  97 u8 x86_cpu_to_apicid[NR_CPUS] __read_mostly =
  98                         { [0 ... NR_CPUS-1] = 0xff };
  99 EXPORT_SYMBOL(x86_cpu_to_apicid);
 100
 101 u8 apicid_2_node[MAX_APICID];
 102
 103 /*
 104  * Trampoline 80x86 program as an array.
 105  */
 106
 107 extern unsigned char trampoline_data [];
 108 extern unsigned char trampoline_end  [];
 109 static unsigned char *trampoline_base;
 110 static int trampoline_exec;
 111
 112 static void map_cpu_to_logical_apicid(void);
 113
 114 /* State of each CPU. */
 115 DEFINE_PER_CPU(int, cpu_state) = { 0 };
 116
 117 /*
 118  * Currently trivial. Write the real->protected mode
 119  * bootstrap into the page concerned. The caller
 120  * has made sure it's suitably aligned.
 121  */
 122
 123 static unsigned long __devinit setup_trampoline(void)
 124 {
 125         memcpy(trampoline_base, trampoline_data, trampoline_end - trampoline_data);
 126         return virt_to_phys(trampoline_base);
 127 }
 128
 129 /*
 130  * We are called very early to get the low memory for the
 131  * SMP bootup trampoline page.
 132  */
 133 void __init smp_alloc_memory(void)
 134 {
 135         trampoline_base = (void *) alloc_bootmem_low_pages(PAGE_SIZE);
 136         /*
 137          * Has to be in very low memory so we can execute
 138          * real-mode AP code.
 139          */
 140         if (__pa(trampoline_base) >= 0x9F000)
 141                 BUG();
 142         /*
 143          * Make the SMP trampoline executable:
 144          */
 145         trampoline_exec = set_kernel_exec((unsigned long)trampoline_base, 1);
 146 }
 147
 148 /*
 149  * The bootstrap kernel entry code has set these up. Save them for
 150  * a given CPU
 151  */
 152
 153 static void __cpuinit smp_store_cpu_info(int id)
 154 {
 155         struct cpuinfo_x86 *c = cpu_data + id;
 156
 157         *c = boot_cpu_data;
 158         if (id!=0)
 159                 identify_cpu(c);
 160         /*
 161          * Mask B, Pentium, but not Pentium MMX
 162          */
 163         if (c->x86_vendor == X86_VENDOR_INTEL &&
 164             c->x86 == 5 &&
 165             c->x86_mask >= 1 && c->x86_mask <= 4 &&
 166             c->x86_model <= 3)
 167                 /*
 168                  * Remember we have B step Pentia with bugs
 169                  */
 170                 smp_b_stepping = 1;
 171
 172         /*
 173          * Certain Athlons might work (for various values of 'work') in SMP
 174          * but they are not certified as MP capable.
 175          */
 176         if ((c->x86_vendor == X86_VENDOR_AMD) && (c->x86 == 6)) {
 177
 178                 if (num_possible_cpus() == 1)
 179                         goto valid_k7;
 180
 181                 /* Athlon 660/661 is valid. */
 182                 if ((c->x86_model==6) && ((c->x86_mask==0) || (c->x86_mask==1)))
 183                         goto valid_k7;
 184
 185                 /* Duron 670 is valid */
 186                 if ((c->x86_model==7) && (c->x86_mask==0))
 187                         goto valid_k7;
 188
 189                 /*
 190                  * Athlon 662, Duron 671, and Athlon >model 7 have capability bit.
 191                  * It's worth noting that the A5 stepping (662) of some Athlon XP's
 192                  * have the MP bit set.
 193                  * See http://www.heise.de/newsticker/data/jow-18.10.01-000 for more.
 194                  */
 195                 if (((c->x86_model==6) && (c->x86_mask>=2)) ||
 196                     ((c->x86_model==7) && (c->x86_mask>=1)) ||
 197                      (c->x86_model> 7))
 198                         if (cpu_has_mp)
 199                                 goto valid_k7;
 200
 201                 /* If we get here, it's not a certified SMP capable AMD system. */
 202                 add_taint(TAINT_UNSAFE_SMP);
 203         }
 204
 205 valid_k7:
 206         ;
 207 }
 208
 209 extern void calibrate_delay(void);
 210
 211 static atomic_t init_deasserted;
 212
 213 static void __cpuinit smp_callin(void)
 214 {
 215         int cpuid, phys_id;
 216         unsigned long timeout;
 217
 218         /*
 219          * If waken up by an INIT in an 82489DX configuration
 220          * we may get here before an INIT-deassert IPI reaches
 221          * our local APIC.  We have to wait for the IPI or we'll
 222          * lock up on an APIC access.
 223          */
 224         wait_for_init_deassert(&init_deasserted);
 225
 226         /*
 227          * (This works even if the APIC is not enabled.)
 228          */
 229         phys_id = GET_APIC_ID(apic_read(APIC_ID));
 230         cpuid = smp_processor_id();
 231         if (cpu_isset(cpuid, cpu_callin_map)) {
 232                 printk("huh, phys CPU#%d, CPU#%d already present??\n",
 233                                         phys_id, cpuid);
 234                 BUG();
 235         }
 236         Dprintk("CPU#%d (phys ID: %d) waiting for CALLOUT\n", cpuid, phys_id);
 237
 238         /*
 239          * STARTUP IPIs are fragile beasts as they might sometimes
 240          * trigger some glue motherboard logic. Complete APIC bus
 241          * silence for 1 second, this overestimates the time the
 242          * boot CPU is spending to send the up to 2 STARTUP IPIs
 243          * by a factor of two. This should be enough.
 244          */
 245
 246         /*
 247          * Waiting 2s total for startup (udelay is not yet working)
 248          */
 249         timeout = jiffies + 2*HZ;
 250         while (time_before(jiffies, timeout)) {
 251                 /*
 252                  * Has the boot CPU finished it's STARTUP sequence?
 253                  */
 254                 if (cpu_isset(cpuid, cpu_callout_map))
 255                         break;
 256                 rep_nop();
 257         }
 258
 259         if (!time_before(jiffies, timeout)) {
 260                 printk("BUG: CPU%d started up but did not get a callout!\n",
 261                         cpuid);
 262                 BUG();
 263         }
 264
 265         /*
 266          * the boot CPU has finished the init stage and is spinning
 267          * on callin_map until we finish. We are free to set up this
 268          * CPU, first the APIC. (this is probably redundant on most
 269          * boards)
 270          */
 271
 272         Dprintk("CALLIN, before setup_local_APIC().\n");
 273         smp_callin_clear_local_apic();
 274         setup_local_APIC();
 275         map_cpu_to_logical_apicid();
 276
 277         /*
 278          * Get our bogomips.
 279          */
 280         calibrate_delay();
 281         Dprintk("Stack at about %p\n",&cpuid);
 282
 283         /*
 284          * Save our processor parameters
 285          */
 286         smp_store_cpu_info(cpuid);
 287
 288         /*
 289          * Allow the master to continue.
 290          */
 291         cpu_set(cpuid, cpu_callin_map);
 292 }
 293
 294 static int cpucount;
 295
 296 /* maps the cpu to the sched domain representing multi-core */
 297 cpumask_t cpu_coregroup_map(int cpu)
 298 {
 299         struct cpuinfo_x86 *c = cpu_data + cpu;
 300         /*
 301          * For perf, we return last level cache shared map.
 302          * And for power savings, we return cpu_core_map
 303          */
 304         if (sched_mc_power_savings || sched_smt_power_savings)
 305                 return cpu_core_map[cpu];
 306         else
 307                 return c->llc_shared_map;
 308 }
 309
 310 /* representing cpus for which sibling maps can be computed */
 311 static cpumask_t cpu_sibling_setup_map;
 312
 313 static inline void
 314 set_cpu_sibling_map(int cpu)
 315 {
 316         int i;
 317         struct cpuinfo_x86 *c = cpu_data;
 318
 319         cpu_set(cpu, cpu_sibling_setup_map);
 320
 321         if (smp_num_siblings > 1) {
 322                 for_each_cpu_mask(i, cpu_sibling_setup_map) {
 323                         if (c[cpu].phys_proc_id == c[i].phys_proc_id &&
 324                             c[cpu].cpu_core_id == c[i].cpu_core_id) {
 325                                 cpu_set(i, cpu_sibling_map[cpu]);
 326                                 cpu_set(cpu, cpu_sibling_map[i]);
 327                                 cpu_set(i, cpu_core_map[cpu]);
 328                                 cpu_set(cpu, cpu_core_map[i]);
 329                                 cpu_set(i, c[cpu].llc_shared_map);
 330                                 cpu_set(cpu, c[i].llc_shared_map);
 331                         }
 332                 }
 333         } else {
 334                 cpu_set(cpu, cpu_sibling_map[cpu]);
 335         }
 336
 337         cpu_set(cpu, c[cpu].llc_shared_map);
 338
 339         if (current_cpu_data.x86_max_cores == 1) {
 340                 cpu_core_map[cpu] = cpu_sibling_map[cpu];
 341                 c[cpu].booted_cores = 1;
 342                 return;
 343         }
 344
 345         for_each_cpu_mask(i, cpu_sibling_setup_map) {
 346                 if (cpu_llc_id[cpu] != BAD_APICID &&
 347                     cpu_llc_id[cpu] == cpu_llc_id[i]) {
 348                         cpu_set(i, c[cpu].llc_shared_map);
 349                         cpu_set(cpu, c[i].llc_shared_map);
 350                 }
 351                 if (c[cpu].phys_proc_id == c[i].phys_proc_id) {
 352                         cpu_set(i, cpu_core_map[cpu]);
 353                         cpu_set(cpu, cpu_core_map[i]);
 354                         /*
 355                          *  Does this new cpu bringup a new core?
 356                          */
 357                         if (cpus_weight(cpu_sibling_map[cpu]) == 1) {
 358                                 /*
 359                                  * for each core in package, increment
 360                                  * the booted_cores for this new cpu
 361                                  */
 362                                 if (first_cpu(cpu_sibling_map[i]) == i)
 363                                         c[cpu].booted_cores++;
 364                                 /*
 365                                  * increment the core count for all
 366                                  * the other cpus in this package
 367                                  */
 368                                 if (i != cpu)
 369                                         c[i].booted_cores++;
 370                         } else if (i != cpu && !c[cpu].booted_cores)
 371                                 c[cpu].booted_cores = c[i].booted_cores;
 372                 }
 373         }
 374 }
 375
 376 /*
 377  * Activate a secondary processor.
 378  */
 379 static void __cpuinit start_secondary(void *unused)
 380 {
 381         /*
 382          * Don't put *anything* before secondary_cpu_init(), SMP
 383          * booting is too fragile that we want to limit the
 384          * things done here to the most necessary things.
 385          */
 386 #ifdef CONFIG_VMI
 387         vmi_bringup();
 388 #endif
 389         secondary_cpu_init();
 390         preempt_disable();
 391         smp_callin();
 392         while (!cpu_isset(smp_processor_id(), smp_commenced_mask))
 393                 rep_nop();
 394         /*
 395          * Check TSC synchronization with the BP:
 396          */
 397         check_tsc_sync_target();
 398
 399         setup_secondary_clock();
 400         if (nmi_watchdog == NMI_IO_APIC) {
 401                 disable_8259A_irq(0);
 402                 enable_NMI_through_LVT0(NULL);
 403                 enable_8259A_irq(0);
 404         }
 405         /*
 406          * low-memory mappings have been cleared, flush them from
 407          * the local TLBs too.
 408          */
 409         local_flush_tlb();
 410
 411         /* This must be done before setting cpu_online_map */
 412         set_cpu_sibling_map(raw_smp_processor_id());
 413         wmb();
 414
 415         /*
 416          * We need to hold call_lock, so there is no inconsistency
 417          * between the time smp_call_function() determines number of
 418          * IPI receipients, and the time when the determination is made
 419          * for which cpus receive the IPI. Holding this
 420          * lock helps us to not include this cpu in a currently in progress
 421          * smp_call_function().
 422          */
 423         lock_ipi_call_lock();
 424         cpu_set(smp_processor_id(), cpu_online_map);
 425         unlock_ipi_call_lock();
 426         per_cpu(cpu_state, smp_processor_id()) = CPU_ONLINE;
 427
 428         /* We can take interrupts now: we're officially "up". */
 429         local_irq_enable();
 430
 431         wmb();
 432         cpu_idle();
 433 }
 434
 435 /*
 436  * Everything has been set up for the secondary
 437  * CPUs - they just need to reload everything
 438  * from the task structure
 439  * This function must not return.
 440  */
 441 void __devinit initialize_secondary(void)
 442 {
 443         /*
 444          * switch to the per CPU GDT we already set up
 445          * in do_boot_cpu()
 446          */
 447         cpu_set_gdt(current_thread_info()->cpu);
 448
 449         /*
 450          * We don't actually need to load the full TSS,
 451          * basically just the stack pointer and the eip.
 452          */
 453
 454         asm volatile(
 455                 "movl %0,%%esp\n\t"
 456                 "jmp *%1"
 457                 :
 458                 :"m" (current->thread.esp),"m" (current->thread.eip));
 459 }
 460
 461 /* Static state in head.S used to set up a CPU */
 462 extern struct {
 463         void * esp;
 464         unsigned short ss;
 465 } stack_start;
 466 extern struct i386_pda *start_pda;
 467
 468 #ifdef CONFIG_NUMA
 469
 470 /* which logical CPUs are on which nodes */
 471 cpumask_t node_2_cpu_mask[MAX_NUMNODES] __read_mostly =
 472                                 { [0 ... MAX_NUMNODES-1] = CPU_MASK_NONE };
 473 EXPORT_SYMBOL(node_2_cpu_mask);
 474 /* which node each logical CPU is on */
 475 int cpu_2_node[NR_CPUS] __read_mostly = { [0 ... NR_CPUS-1] = 0 };
 476 EXPORT_SYMBOL(cpu_2_node);
 477
 478 /* set up a mapping between cpu and node. */
 479 static inline void map_cpu_to_node(int cpu, int node)
 480 {
 481         printk("Mapping cpu %d to node %d\n", cpu, node);
 482         cpu_set(cpu, node_2_cpu_mask[node]);
 483         cpu_2_node[cpu] = node;
 484 }
 485
 486 /* undo a mapping between cpu and node. */
 487 static inline void unmap_cpu_to_node(int cpu)
 488 {
 489         int node;
 490
 491         printk("Unmapping cpu %d from all nodes\n", cpu);
 492         for (node = 0; node < MAX_NUMNODES; node ++)
 493                 cpu_clear(cpu, node_2_cpu_mask[node]);
 494         cpu_2_node[cpu] = 0;
 495 }
 496 #else /* !CONFIG_NUMA */
 497
 498 #define map_cpu_to_node(cpu, node)      ({})
 499 #define unmap_cpu_to_node(cpu)  ({})
 500
 501 #endif /* CONFIG_NUMA */
 502
 503 u8 cpu_2_logical_apicid[NR_CPUS] __read_mostly = { [0 ... NR_CPUS-1] = BAD_APICID };
 504
 505 static void map_cpu_to_logical_apicid(void)
 506 {
 507         int cpu = smp_processor_id();
 508         int apicid = logical_smp_processor_id();
 509         int node = apicid_to_node(apicid);
 510
 511         if (!node_online(node))
 512                 node = first_online_node;
 513
 514         cpu_2_logical_apicid[cpu] = apicid;
 515         map_cpu_to_node(cpu, node);
 516 }
 517
 518 static void unmap_cpu_to_logical_apicid(int cpu)
 519 {
 520         cpu_2_logical_apicid[cpu] = BAD_APICID;
 521         unmap_cpu_to_node(cpu);
 522 }
 523
 524 #if APIC_DEBUG
 525 static inline void __inquire_remote_apic(int apicid)
 526 {
 527         int i, regs[] = { APIC_ID >> 4, APIC_LVR >> 4, APIC_SPIV >> 4 };
 528         char *names[] = { "ID", "VERSION", "SPIV" };
 529         int timeout, status;
 530
 531         printk("Inquiring remote APIC #%d...\n", apicid);
 532
 533         for (i = 0; i < ARRAY_SIZE(regs); i++) {
 534                 printk("... APIC #%d %s: ", apicid, names[i]);
 535
 536                 /*
 537                  * Wait for idle.
 538                  */
 539                 apic_wait_icr_idle();
 540
 541                 apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(apicid));
 542                 apic_write_around(APIC_ICR, APIC_DM_REMRD | regs[i]);
 543
 544                 timeout = 0;
 545                 do {
 546                         udelay(100);
 547                         status = apic_read(APIC_ICR) & APIC_ICR_RR_MASK;
 548                 } while (status == APIC_ICR_RR_INPROG && timeout++ < 1000);
 549
 550                 switch (status) {
 551                 case APIC_ICR_RR_VALID:
 552                         status = apic_read(APIC_RRR);
 553                         printk("%08x\n", status);
 554                         break;
 555                 default:
 556                         printk("failed\n");
 557                 }
 558         }
 559 }
 560 #endif
 561
 562 #ifdef WAKE_SECONDARY_VIA_NMI
 563 /*
 564  * Poke the other CPU in the eye via NMI to wake it up. Remember that the normal
 565  * INIT, INIT, STARTUP sequence will reset the chip hard for us, and this
 566  * won't ... remember to clear down the APIC, etc later.
 567  */
 568 static int __devinit
 569 wakeup_secondary_cpu(int logical_apicid, unsigned long start_eip)
 570 {
 571         unsigned long send_status = 0, accept_status = 0;
 572         int timeout, maxlvt;
 573
 574         /* Target chip */
 575         apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(logical_apicid));
 576
 577         /* Boot on the stack */
 578         /* Kick the second */
 579         apic_write_around(APIC_ICR, APIC_DM_NMI | APIC_DEST_LOGICAL);
 580
 581         Dprintk("Waiting for send to finish...\n");
 582         timeout = 0;
 583         do {
 584                 Dprintk("+");
 585                 udelay(100);
 586                 send_status = apic_read(APIC_ICR) & APIC_ICR_BUSY;
 587         } while (send_status && (timeout++ < 1000));
 588
 589         /*
 590          * Give the other CPU some time to accept the IPI.
 591          */
 592         udelay(200);
 593         /*
 594          * Due to the Pentium erratum 3AP.
 595          */
 596         maxlvt = lapic_get_maxlvt();
 597         if (maxlvt > 3) {
 598                 apic_read_around(APIC_SPIV);
 599                 apic_write(APIC_ESR, 0);
 600         }
 601         accept_status = (apic_read(APIC_ESR) & 0xEF);
 602         Dprintk("NMI sent.\n");
 603
 604         if (send_status)
 605                 printk("APIC never delivered???\n");
 606         if (accept_status)
 607                 printk("APIC delivery error (%lx).\n", accept_status);
 608
 609         return (send_status | accept_status);
 610 }
 611 #endif  /* WAKE_SECONDARY_VIA_NMI */
 612
 613 #ifdef WAKE_SECONDARY_VIA_INIT
 614 static int __devinit
 615 wakeup_secondary_cpu(int phys_apicid, unsigned long start_eip)
 616 {
 617         unsigned long send_status = 0, accept_status = 0;
 618         int maxlvt, timeout, num_starts, j;
 619
 620         /*
 621          * Be paranoid about clearing APIC errors.
 622          */
 623         if (APIC_INTEGRATED(apic_version[phys_apicid])) {
 624                 apic_read_around(APIC_SPIV);
 625                 apic_write(APIC_ESR, 0);
 626                 apic_read(APIC_ESR);
 627         }
 628
 629         Dprintk("Asserting INIT.\n");
 630
 631         /*
 632          * Turn INIT on target chip
 633          */
 634         apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(phys_apicid));
 635
 636         /*
 637          * Send IPI
 638          */
 639         apic_write_around(APIC_ICR, APIC_INT_LEVELTRIG | APIC_INT_ASSERT
 640                                 | APIC_DM_INIT);
 641
 642         Dprintk("Waiting for send to finish...\n");
 643         timeout = 0;
 644         do {
 645                 Dprintk("+");
 646                 udelay(100);
 647                 send_status = apic_read(APIC_ICR) & APIC_ICR_BUSY;
 648         } while (send_status && (timeout++ < 1000));
 649
 650         mdelay(10);
 651
 652         Dprintk("Deasserting INIT.\n");
 653
 654         /* Target chip */
 655         apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(phys_apicid));
 656
 657         /* Send IPI */
 658         apic_write_around(APIC_ICR, APIC_INT_LEVELTRIG | APIC_DM_INIT);
 659
 660         Dprintk("Waiting for send to finish...\n");
 661         timeout = 0;
 662         do {
 663                 Dprintk("+");
 664                 udelay(100);
 665                 send_status = apic_read(APIC_ICR) & APIC_ICR_BUSY;
 666         } while (send_status && (timeout++ < 1000));
 667
 668         atomic_set(&init_deasserted, 1);
 669
 670         /*
 671          * Should we send STARTUP IPIs ?
 672          *
 673          * Determine this based on the APIC version.
 674          * If we don't have an integrated APIC, don't send the STARTUP IPIs.
 675          */
 676         if (APIC_INTEGRATED(apic_version[phys_apicid]))
 677                 num_starts = 2;
 678         else
 679                 num_starts = 0;
 680
 681         /*
 682          * Paravirt / VMI wants a startup IPI hook here to set up the
 683          * target processor state.
 684          */
 685         startup_ipi_hook(phys_apicid, (unsigned long) start_secondary,
 686                          (unsigned long) stack_start.esp);
 687
 688         /*
 689          * Run STARTUP IPI loop.
 690          */
 691         Dprintk("#startup loops: %d.\n", num_starts);
 692
 693         maxlvt = lapic_get_maxlvt();
 694
 695         for (j = 1; j <= num_starts; j++) {
 696                 Dprintk("Sending STARTUP #%d.\n",j);
 697                 apic_read_around(APIC_SPIV);
 698                 apic_write(APIC_ESR, 0);
 699                 apic_read(APIC_ESR);
 700                 Dprintk("After apic_write.\n");
 701
 702                 /*
 703                  * STARTUP IPI
 704                  */
 705
 706                 /* Target chip */
 707                 apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(phys_apicid));
 708
 709                 /* Boot on the stack */
 710                 /* Kick the second */
 711                 apic_write_around(APIC_ICR, APIC_DM_STARTUP
 712                                         | (start_eip >> 12));
 713
 714                 /*
 715                  * Give the other CPU some time to accept the IPI.
 716                  */
 717                 udelay(300);
 718
 719                 Dprintk("Startup point 1.\n");
 720
 721                 Dprintk("Waiting for send to finish...\n");
 722                 timeout = 0;
 723                 do {
 724                         Dprintk("+");
 725                         udelay(100);
 726                         send_status = apic_read(APIC_ICR) & APIC_ICR_BUSY;
 727                 } while (send_status && (timeout++ < 1000));
 728
 729                 /*
 730                  * Give the other CPU some time to accept the IPI.
 731                  */
 732                 udelay(200);
 733                 /*
 734                  * Due to the Pentium erratum 3AP.
 735                  */
 736                 if (maxlvt > 3) {
 737                         apic_read_around(APIC_SPIV);
 738                         apic_write(APIC_ESR, 0);
 739                 }
 740                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 741                 if (send_status || accept_status)
 742                         break;
 743         }
 744         Dprintk("After Startup.\n");
 745
 746         if (send_status)
 747                 printk("APIC never delivered???\n");
 748         if (accept_status)
 749                 printk("APIC delivery error (%lx).\n", accept_status);
 750
 751         return (send_status | accept_status);
 752 }
 753 #endif  /* WAKE_SECONDARY_VIA_INIT */
 754
 755 extern cpumask_t cpu_initialized;
 756 static inline int alloc_cpu_id(void)
 757 {
 758         cpumask_t       tmp_map;
 759         int cpu;
 760         cpus_complement(tmp_map, cpu_present_map);
 761         cpu = first_cpu(tmp_map);
 762         if (cpu >= NR_CPUS)
 763                 return -ENODEV;
 764         return cpu;
 765 }
 766
 767 #ifdef CONFIG_HOTPLUG_CPU
 768 static struct task_struct * __devinitdata cpu_idle_tasks[NR_CPUS];
 769 static inline struct task_struct * alloc_idle_task(int cpu)
 770 {
 771         struct task_struct *idle;
 772
 773         if ((idle = cpu_idle_tasks[cpu]) != NULL) {
 774                 /* initialize thread_struct.  we really want to avoid destroy
 775                  * idle tread
 776                  */
 777                 idle->thread.esp = (unsigned long)task_pt_regs(idle);
 778                 init_idle(idle, cpu);
 779                 return idle;
 780         }
 781         idle = fork_idle(cpu);
 782
 783         if (!IS_ERR(idle))
 784                 cpu_idle_tasks[cpu] = idle;
 785         return idle;
 786 }
 787 #else
 788 #define alloc_idle_task(cpu) fork_idle(cpu)
 789 #endif
 790
 791 static int __cpuinit do_boot_cpu(int apicid, int cpu)
 792 /*
 793  * NOTE - on most systems this is a PHYSICAL apic ID, but on multiquad
 794  * (ie clustered apic addressing mode), this is a LOGICAL apic ID.
 795  * Returns zero if CPU booted OK, else error code from wakeup_secondary_cpu.
 796  */
 797 {
 798         struct task_struct *idle;
 799         unsigned long boot_error;
 800         int timeout;
 801         unsigned long start_eip;
 802         unsigned short nmi_high = 0, nmi_low = 0;
 803
 804         /*
 805          * We can't use kernel_thread since we must avoid to
 806          * reschedule the child.
 807          */
 808         idle = alloc_idle_task(cpu);
 809         if (IS_ERR(idle))
 810                 panic("failed fork for CPU %d", cpu);
 811
 812         /* Pre-allocate and initialize the CPU's GDT and PDA so it
 813            doesn't have to do any memory allocation during the
 814            delicate CPU-bringup phase. */
 815         if (!init_gdt(cpu, idle)) {
 816                 printk(KERN_INFO "Couldn't allocate GDT/PDA for CPU %d\n", cpu);
 817                 return -1;      /* ? */
 818         }
 819
 820         idle->thread.eip = (unsigned long) start_secondary;
 821         /* start_eip had better be page-aligned! */
 822         start_eip = setup_trampoline();
 823
 824         ++cpucount;
 825         alternatives_smp_switch(1);
 826
 827         /* So we see what's up   */
 828         printk("Booting processor %d/%d eip %lx\n", cpu, apicid, start_eip);
 829         /* Stack for startup_32 can be just as for start_secondary onwards */
 830         stack_start.esp = (void *) idle->thread.esp;
 831
 832         irq_ctx_init(cpu);
 833
 834         x86_cpu_to_apicid[cpu] = apicid;
 835         /*
 836          * This grunge runs the startup process for
 837          * the targeted processor.
 838          */
 839
 840         atomic_set(&init_deasserted, 0);
 841
 842         Dprintk("Setting warm reset code and vector.\n");
 843
 844         store_NMI_vector(&nmi_high, &nmi_low);
 845
 846         smpboot_setup_warm_reset_vector(start_eip);
 847
 848         /*
 849          * Starting actual IPI sequence...
 850          */
 851         boot_error = wakeup_secondary_cpu(apicid, start_eip);
 852
 853         if (!boot_error) {
 854                 /*
 855                  * allow APs to start initializing.
 856                  */
 857                 Dprintk("Before Callout %d.\n", cpu);
 858                 cpu_set(cpu, cpu_callout_map);
 859                 Dprintk("After Callout %d.\n", cpu);
 860
 861                 /*
 862                  * Wait 5s total for a response
 863                  */
 864                 for (timeout = 0; timeout < 50000; timeout++) {
 865                         if (cpu_isset(cpu, cpu_callin_map))
 866                                 break;  /* It has booted */
 867                         udelay(100);
 868                 }
 869
 870                 if (cpu_isset(cpu, cpu_callin_map)) {
 871                         /* number CPUs logically, starting from 1 (BSP is 0) */
 872                         Dprintk("OK.\n");
 873                         printk("CPU%d: ", cpu);
 874                         print_cpu_info(&cpu_data[cpu]);
 875                         Dprintk("CPU has booted.\n");
 876                 } else {
 877                         boot_error= 1;
 878                         if (*((volatile unsigned char *)trampoline_base)
 879                                         == 0xA5)
 880                                 /* trampoline started but...? */
 881                                 printk("Stuck ??\n");
 882                         else
 883                                 /* trampoline code not run */
 884                                 printk("Not responding.\n");
 885                         inquire_remote_apic(apicid);
 886                 }
 887         }
 888
 889         if (boot_error) {
 890                 /* Try to put things back the way they were before ... */
 891                 unmap_cpu_to_logical_apicid(cpu);
 892                 cpu_clear(cpu, cpu_callout_map); /* was set here (do_boot_cpu()) */
 893                 cpu_clear(cpu, cpu_initialized); /* was set by cpu_init() */
 894                 cpucount--;
 895         } else {
 896                 x86_cpu_to_apicid[cpu] = apicid;
 897                 cpu_set(cpu, cpu_present_map);
 898         }
 899
 900         /* mark "stuck" area as not stuck */
 901         *((volatile unsigned long *)trampoline_base) = 0;
 902
 903         return boot_error;
 904 }
 905
 906 #ifdef CONFIG_HOTPLUG_CPU
 907 void cpu_exit_clear(void)
 908 {
 909         int cpu = raw_smp_processor_id();
 910
 911         idle_task_exit();
 912
 913         cpucount --;
 914         cpu_uninit();
 915         irq_ctx_exit(cpu);
 916
 917         cpu_clear(cpu, cpu_callout_map);
 918         cpu_clear(cpu, cpu_callin_map);
 919
 920         cpu_clear(cpu, smp_commenced_mask);
 921         unmap_cpu_to_logical_apicid(cpu);
 922 }
 923
 924 struct warm_boot_cpu_info {
 925         struct completion *complete;
 926         struct work_struct task;
 927         int apicid;
 928         int cpu;
 929 };
 930
 931 static void __cpuinit do_warm_boot_cpu(struct work_struct *work)
 932 {
 933         struct warm_boot_cpu_info *info =
 934                 container_of(work, struct warm_boot_cpu_info, task);
 935         do_boot_cpu(info->apicid, info->cpu);
 936         complete(info->complete);
 937 }
 938
 939 static int __cpuinit __smp_prepare_cpu(int cpu)
 940 {
 941         DECLARE_COMPLETION_ONSTACK(done);
 942         struct warm_boot_cpu_info info;
 943         int     apicid, ret;
 944         struct Xgt_desc_struct *cpu_gdt_descr = &per_cpu(cpu_gdt_descr, cpu);
 945
 946         apicid = x86_cpu_to_apicid[cpu];
 947         if (apicid == BAD_APICID) {
 948                 ret = -ENODEV;
 949                 goto exit;
 950         }
 951
 952         /*
 953          * the CPU isn't initialized at boot time, allocate gdt table here.
 954          * cpu_init will initialize it
 955          */
 956         if (!cpu_gdt_descr->address) {
 957                 cpu_gdt_descr->address = get_zeroed_page(GFP_KERNEL);
 958                 if (!cpu_gdt_descr->address)
 959                         printk(KERN_CRIT "CPU%d failed to allocate GDT\n", cpu);
 960                         ret = -ENOMEM;
 961                         goto exit;
 962         }
 963
 964         info.complete = &done;
 965         info.apicid = apicid;
 966         info.cpu = cpu;
 967         INIT_WORK(&info.task, do_warm_boot_cpu);
 968
 969         /* init low mem mapping */
 970         clone_pgd_range(swapper_pg_dir, swapper_pg_dir + USER_PGD_PTRS,
 971                         min_t(unsigned long, KERNEL_PGD_PTRS, USER_PGD_PTRS));
 972         flush_tlb_all();
 973         schedule_work(&info.task);
 974         wait_for_completion(&done);
 975
 976         zap_low_mappings();
 977         ret = 0;
 978 exit:
 979         return ret;
 980 }
 981 #endif
 982
 983 static void smp_tune_scheduling(void)
 984 {
 985         unsigned long cachesize;       /* kB   */
 986
 987         if (cpu_khz) {
 988                 cachesize = boot_cpu_data.x86_cache_size;
 989
 990                 if (cachesize > 0)
 991                         max_cache_size = cachesize * 1024;
 992         }
 993 }
 994
 995 /*
 996  * Cycle through the processors sending APIC IPIs to boot each.
 997  */
 998
 999 static int boot_cpu_logical_apicid;
1000 /* Where the IO area was mapped on multiquad, always 0 otherwise */
1001 void *xquad_portio;
1002 #ifdef CONFIG_X86_NUMAQ
1003 EXPORT_SYMBOL(xquad_portio);
1004 #endif
1005
1006 static void __init smp_boot_cpus(unsigned int max_cpus)
1007 {
1008         int apicid, cpu, bit, kicked;
1009         unsigned long bogosum = 0;
1010
1011         /*
1012          * Setup boot CPU information
1013          */
1014         smp_store_cpu_info(0); /* Final full version of the data */
1015         printk("CPU%d: ", 0);
1016         print_cpu_info(&cpu_data[0]);
1017
1018         boot_cpu_physical_apicid = GET_APIC_ID(apic_read(APIC_ID));
1019         boot_cpu_logical_apicid = logical_smp_processor_id();
1020         x86_cpu_to_apicid[0] = boot_cpu_physical_apicid;
1021
1022         current_thread_info()->cpu = 0;
1023         smp_tune_scheduling();
1024
1025         set_cpu_sibling_map(0);
1026
1027         /*
1028          * If we couldn't find an SMP configuration at boot time,
1029          * get out of here now!
1030          */
1031         if (!smp_found_config && !acpi_lapic) {
1032                 printk(KERN_NOTICE "SMP motherboard not detected.\n");
1033                 smpboot_clear_io_apic_irqs();
1034                 phys_cpu_present_map = physid_mask_of_physid(0);
1035                 if (APIC_init_uniprocessor())
1036                         printk(KERN_NOTICE "Local APIC not detected."
1037                                            " Using dummy APIC emulation.\n");
1038                 map_cpu_to_logical_apicid();
1039                 cpu_set(0, cpu_sibling_map[0]);
1040                 cpu_set(0, cpu_core_map[0]);
1041                 return;
1042         }
1043
1044         /*
1045          * Should not be necessary because the MP table should list the boot
1046          * CPU too, but we do it for the sake of robustness anyway.
1047          * Makes no sense to do this check in clustered apic mode, so skip it
1048          */
1049         if (!check_phys_apicid_present(boot_cpu_physical_apicid)) {
1050                 printk("weird, boot CPU (#%d) not listed by the BIOS.\n",
1051                                 boot_cpu_physical_apicid);
1052                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
1053         }
1054
1055         /*
1056          * If we couldn't find a local APIC, then get out of here now!
1057          */
1058         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid]) && !cpu_has_apic) {
1059                 printk(KERN_ERR "BIOS bug, local APIC #%d not detected!...\n",
1060                         boot_cpu_physical_apicid);
1061                 printk(KERN_ERR "... forcing use of dummy APIC emulation. (tell your hw vendor)\n");
1062                 smpboot_clear_io_apic_irqs();
1063                 phys_cpu_present_map = physid_mask_of_physid(0);
1064                 cpu_set(0, cpu_sibling_map[0]);
1065                 cpu_set(0, cpu_core_map[0]);
1066                 return;
1067         }
1068
1069         verify_local_APIC();
1070
1071         /*
1072          * If SMP should be disabled, then really disable it!
1073          */
1074         if (!max_cpus) {
1075                 smp_found_config = 0;
1076                 printk(KERN_INFO "SMP mode deactivated, forcing use of dummy APIC emulation.\n");
1077                 smpboot_clear_io_apic_irqs();
1078                 phys_cpu_present_map = physid_mask_of_physid(0);
1079                 cpu_set(0, cpu_sibling_map[0]);
1080                 cpu_set(0, cpu_core_map[0]);
1081                 return;
1082         }
1083
1084         connect_bsp_APIC();
1085         setup_local_APIC();
1086         map_cpu_to_logical_apicid();
1087
1088
1089         setup_portio_remap();
1090
1091         /*
1092          * Scan the CPU present map and fire up the other CPUs via do_boot_cpu
1093          *
1094          * In clustered apic mode, phys_cpu_present_map is a constructed thus:
1095          * bits 0-3 are quad0, 4-7 are quad1, etc. A perverse twist on the
1096          * clustered apic ID.
1097          */
1098         Dprintk("CPU present map: %lx\n", physids_coerce(phys_cpu_present_map));
1099
1100         kicked = 1;
1101         for (bit = 0; kicked < NR_CPUS && bit < MAX_APICS; bit++) {
1102                 apicid = cpu_present_to_apicid(bit);
1103                 /*
1104                  * Don't even attempt to start the boot CPU!
1105                  */
1106                 if ((apicid == boot_cpu_apicid) || (apicid == BAD_APICID))
1107                         continue;
1108
1109                 if (!check_apicid_present(bit))
1110                         continue;
1111                 if (max_cpus <= cpucount+1)
1112                         continue;
1113
1114                 if (((cpu = alloc_cpu_id()) <= 0) || do_boot_cpu(apicid, cpu))
1115                         printk("CPU #%d not responding - cannot use it.\n",
1116                                                                 apicid);
1117                 else
1118                         ++kicked;
1119         }
1120
1121         /*
1122          * Cleanup possible dangling ends...
1123          */
1124         smpboot_restore_warm_reset_vector();
1125
1126         /*
1127          * Allow the user to impress friends.
1128          */
1129         Dprintk("Before bogomips.\n");
1130         for (cpu = 0; cpu < NR_CPUS; cpu++)
1131                 if (cpu_isset(cpu, cpu_callout_map))
1132                         bogosum += cpu_data[cpu].loops_per_jiffy;
1133         printk(KERN_INFO
1134                 "Total of %d processors activated (%lu.%02lu BogoMIPS).\n",
1135                 cpucount+1,
1136                 bogosum/(500000/HZ),
1137                 (bogosum/(5000/HZ))%100);
1138
1139         Dprintk("Before bogocount - setting activated=1.\n");
1140
1141         if (smp_b_stepping)
1142                 printk(KERN_WARNING "WARNING: SMP operation may be unreliable with B stepping processors.\n");
1143
1144         /*
1145          * Don't taint if we are running SMP kernel on a single non-MP
1146          * approved Athlon
1147          */
1148         if (tainted & TAINT_UNSAFE_SMP) {
1149                 if (cpucount)
1150                         printk (KERN_INFO "WARNING: This combination of AMD processors is not suitable for SMP.\n");
1151                 else
1152                         tainted &= ~TAINT_UNSAFE_SMP;
1153         }
1154
1155         Dprintk("Boot done.\n");
1156
1157         /*
1158          * construct cpu_sibling_map[], so that we can tell sibling CPUs
1159          * efficiently.
1160          */
1161         for (cpu = 0; cpu < NR_CPUS; cpu++) {
1162                 cpus_clear(cpu_sibling_map[cpu]);
1163                 cpus_clear(cpu_core_map[cpu]);
1164         }
1165
1166         cpu_set(0, cpu_sibling_map[0]);
1167         cpu_set(0, cpu_core_map[0]);
1168
1169         smpboot_setup_io_apic();
1170
1171         setup_boot_clock();
1172 }
1173
1174 /* These are wrappers to interface to the new boot process.  Someone
1175    who understands all this stuff should rewrite it properly. --RR 15/Jul/02 */
1176 void __init smp_prepare_cpus(unsigned int max_cpus)
1177 {
1178         smp_commenced_mask = cpumask_of_cpu(0);
1179         cpu_callin_map = cpumask_of_cpu(0);
1180         mb();
1181         smp_boot_cpus(max_cpus);
1182 }
1183
1184 void __devinit smp_prepare_boot_cpu(void)
1185 {
1186         cpu_set(smp_processor_id(), cpu_online_map);
1187         cpu_set(smp_processor_id(), cpu_callout_map);
1188         cpu_set(smp_processor_id(), cpu_present_map);
1189         cpu_set(smp_processor_id(), cpu_possible_map);
1190         per_cpu(cpu_state, smp_processor_id()) = CPU_ONLINE;
1191 }
1192
1193 #ifdef CONFIG_HOTPLUG_CPU
1194 static void
1195 remove_siblinginfo(int cpu)
1196 {
1197         int sibling;
1198         struct cpuinfo_x86 *c = cpu_data;
1199
1200         for_each_cpu_mask(sibling, cpu_core_map[cpu]) {
1201                 cpu_clear(cpu, cpu_core_map[sibling]);
1202                 /*
1203                  * last thread sibling in this cpu core going down
1204                  */
1205                 if (cpus_weight(cpu_sibling_map[cpu]) == 1)
1206                         c[sibling].booted_cores--;
1207         }
1208
1209         for_each_cpu_mask(sibling, cpu_sibling_map[cpu])
1210                 cpu_clear(cpu, cpu_sibling_map[sibling]);
1211         cpus_clear(cpu_sibling_map[cpu]);
1212         cpus_clear(cpu_core_map[cpu]);
1213         c[cpu].phys_proc_id = 0;
1214         c[cpu].cpu_core_id = 0;
1215         cpu_clear(cpu, cpu_sibling_setup_map);
1216 }
1217
1218 int __cpu_disable(void)
1219 {
1220         cpumask_t map = cpu_online_map;
1221         int cpu = smp_processor_id();
1222
1223         /*
1224          * Perhaps use cpufreq to drop frequency, but that could go
1225          * into generic code.
1226          *
1227          * We won't take down the boot processor on i386 due to some
1228          * interrupts only being able to be serviced by the BSP.
1229          * Especially so if we're not using an IOAPIC   -zwane
1230          */
1231         if (cpu == 0)
1232                 return -EBUSY;
1233         if (nmi_watchdog == NMI_LOCAL_APIC)
1234                 stop_apic_nmi_watchdog(NULL);
1235         clear_local_APIC();
1236         /* Allow any queued timer interrupts to get serviced */
1237         local_irq_enable();
1238         mdelay(1);
1239         local_irq_disable();
1240
1241         remove_siblinginfo(cpu);
1242
1243         cpu_clear(cpu, map);
1244         fixup_irqs(map);
1245         /* It's now safe to remove this processor from the online map */
1246         cpu_clear(cpu, cpu_online_map);
1247         return 0;
1248 }
1249
1250 void __cpu_die(unsigned int cpu)
1251 {
1252         /* We don't do anything here: idle task is faking death itself. */
1253         unsigned int i;
1254
1255         for (i = 0; i < 10; i++) {
1256                 /* They ack this in play_dead by setting CPU_DEAD */
1257                 if (per_cpu(cpu_state, cpu) == CPU_DEAD) {
1258                         printk ("CPU %d is now offline\n", cpu);
1259                         if (1 == num_online_cpus())
1260                                 alternatives_smp_switch(0);
1261                         return;
1262                 }
1263                 msleep(100);
1264         }
1265         printk(KERN_ERR "CPU %u didn't die...\n", cpu);
1266 }
1267 #else /* ... !CONFIG_HOTPLUG_CPU */
1268 int __cpu_disable(void)
1269 {
1270         return -ENOSYS;
1271 }
1272
1273 void __cpu_die(unsigned int cpu)
1274 {
1275         /* We said "no" in __cpu_disable */
1276         BUG();
1277 }
1278 #endif /* CONFIG_HOTPLUG_CPU */
1279
1280 int __cpuinit __cpu_up(unsigned int cpu)
1281 {
1282         unsigned long flags;
1283 #ifdef CONFIG_HOTPLUG_CPU
1284         int ret = 0;
1285
1286         /*
1287          * We do warm boot only on cpus that had booted earlier
1288          * Otherwise cold boot is all handled from smp_boot_cpus().
1289          * cpu_callin_map is set during AP kickstart process. Its reset
1290          * when a cpu is taken offline from cpu_exit_clear().
1291          */
1292         if (!cpu_isset(cpu, cpu_callin_map))
1293                 ret = __smp_prepare_cpu(cpu);
1294
1295         if (ret)
1296                 return -EIO;
1297 #endif
1298
1299         /* In case one didn't come up */
1300         if (!cpu_isset(cpu, cpu_callin_map)) {
1301                 printk(KERN_DEBUG "skipping cpu%d, didn't come online\n", cpu);
1302                 return -EIO;
1303         }
1304
1305         per_cpu(cpu_state, cpu) = CPU_UP_PREPARE;
1306         /* Unleash the CPU! */
1307         cpu_set(cpu, smp_commenced_mask);
1308
1309         /*
1310          * Check TSC synchronization with the AP (keep irqs disabled
1311          * while doing so):
1312          */
1313         local_irq_save(flags);
1314         check_tsc_sync_source(cpu);
1315         local_irq_restore(flags);
1316
1317         while (!cpu_isset(cpu, cpu_online_map)) {
1318                 cpu_relax();
1319                 touch_nmi_watchdog();
1320         }
1321
1322 #ifdef CONFIG_X86_GENERICARCH
1323         if (num_online_cpus() > 8 && genapic == &apic_default)
1324                 panic("Default flat APIC routing can't be used with > 8 cpus\n");
1325 #endif
1326
1327         return 0;
1328 }
1329
1330 void __init smp_cpus_done(unsigned int max_cpus)
1331 {
1332 #ifdef CONFIG_X86_IO_APIC
1333         setup_ioapic_dest();
1334 #endif
1335         zap_low_mappings();
1336 #ifndef CONFIG_HOTPLUG_CPU
1337         /*
1338          * Disable executability of the SMP trampoline:
1339          */
1340         set_kernel_exec((unsigned long)trampoline_base, trampoline_exec);
1341 #endif
1342 }
1343
1344 void __init smp_intr_init(void)
1345 {
1346         /*
1347          * IRQ0 must be given a fixed assignment and initialized,
1348          * because it's used before the IO-APIC is set up.
1349          */
1350         set_intr_gate(FIRST_DEVICE_VECTOR, interrupt[0]);
1351
1352         /*
1353          * The reschedule interrupt is a CPU-to-CPU reschedule-helper
1354          * IPI, driven by wakeup.
1355          */
1356         set_intr_gate(RESCHEDULE_VECTOR, reschedule_interrupt);
1357
1358         /* IPI for invalidation */
1359         set_intr_gate(INVALIDATE_TLB_VECTOR, invalidate_interrupt);
1360
1361         /* IPI for generic function call */
1362         set_intr_gate(CALL_FUNCTION_VECTOR, call_function_interrupt);
1363 }
1364
1365 /*
1366  * If the BIOS enumerates physical processors before logical,
1367  * maxcpus=N at enumeration-time can be used to disable HT.
1368  */
1369 static int __init parse_maxcpus(char *arg)
1370 {
1371         extern unsigned int maxcpus;
1372
1373         maxcpus = simple_strtoul(arg, NULL, 0);
1374         return 0;
1375 }
1376 early_param("maxcpus", parse_maxcpus);