arch/arm/plat-s5p/clock.c

   1 /* linux/arch/arm/plat-s5p/clock.c
   2  *
   3  * Copyright 2009 Samsung Electronics Co., Ltd.
   4  *              http://www.samsung.com/
   5  *
   6  * S5P - Common clock support
   7  *
   8  * This program is free software; you can redistribute it and/or modify
   9  * it under the terms of the GNU General Public License version 2 as
  10  * published by the Free Software Foundation.
  11 */
  12
  13 #include <linux/init.h>
  14 #include <linux/module.h>
  15 #include <linux/kernel.h>
  16 #include <linux/list.h>
  17 #include <linux/errno.h>
  18 #include <linux/err.h>
  19 #include <linux/clk.h>
  20 #include <linux/sysdev.h>
  21 #include <linux/io.h>
  22 #include <asm/div64.h>
  23
  24 #include <plat/clock.h>
  25 #include <plat/clock-clksrc.h>
  26 #include <plat/s5p-clock.h>
  27
  28 /* fin_apll, fin_mpll and fin_epll are all the same clock, which we call
  29  * clk_ext_xtal_mux.
  30 */
  31 struct clk clk_ext_xtal_mux = {
  32         .name           = "ext_xtal",
  33         .id             = -1,
  34 };
  35
  36 struct clk clk_xusbxti = {
  37         .name           = "xusbxti",
  38         .id             = -1,
  39 };
  40
  41 static struct clk s5p_clk_27m = {
  42         .name           = "clk_27m",
  43         .id             = -1,
  44         .rate           = 27000000,
  45 };
  46
  47 /* 48MHz USB Phy clock output */
  48 struct clk clk_48m = {
  49         .name           = "clk_48m",
  50         .id             = -1,
  51         .rate           = 48000000,
  52 };
  53
  54 /* APLL clock output
  55  * No need .ctrlbit, this is always on
  56 */
  57 struct clk clk_fout_apll = {
  58         .name           = "fout_apll",
  59         .id             = -1,
  60 };
  61
  62 /* MPLL clock output
  63  * No need .ctrlbit, this is always on
  64 */
  65 struct clk clk_fout_mpll = {
  66         .name           = "fout_mpll",
  67         .id             = -1,
  68 };
  69
  70 /* EPLL clock output */
  71 struct clk clk_fout_epll = {
  72         .name           = "fout_epll",
  73         .id             = -1,
  74         .ctrlbit        = (1 << 31),
  75 };
  76
  77 /* ARM clock */
  78 struct clk clk_arm = {
  79         .name           = "armclk",
  80         .id             = -1,
  81         .rate           = 0,
  82         .ctrlbit        = 0,
  83 };
  84
  85 /* Possible clock sources for APLL Mux */
  86 static struct clk *clk_src_apll_list[] = {
  87         [0] = &clk_fin_apll,
  88         [1] = &clk_fout_apll,
  89 };
  90
  91 struct clksrc_sources clk_src_apll = {
  92         .sources        = clk_src_apll_list,
  93         .nr_sources     = ARRAY_SIZE(clk_src_apll_list),
  94 };
  95
  96 /* Possible clock sources for MPLL Mux */
  97 static struct clk *clk_src_mpll_list[] = {
  98         [0] = &clk_fin_mpll,
  99         [1] = &clk_fout_mpll,
 100 };
 101
 102 struct clksrc_sources clk_src_mpll = {
 103         .sources        = clk_src_mpll_list,
 104         .nr_sources     = ARRAY_SIZE(clk_src_mpll_list),
 105 };
 106
 107 /* Possible clock sources for EPLL Mux */
 108 static struct clk *clk_src_epll_list[] = {
 109         [0] = &clk_fin_epll,
 110         [1] = &clk_fout_epll,
 111 };
 112
 113 struct clksrc_sources clk_src_epll = {
 114         .sources        = clk_src_epll_list,
 115         .nr_sources     = ARRAY_SIZE(clk_src_epll_list),
 116 };
 117
 118 struct clk clk_vpll = {
 119         .name           = "vpll",
 120         .id             = -1,
 121 };
 122
 123 int s5p_gatectrl(void __iomem *reg, struct clk *clk, int enable)
 124 {
 125         unsigned int ctrlbit = clk->ctrlbit;
 126         u32 con;
 127
 128         con = __raw_readl(reg);
 129         con = enable ? (con | ctrlbit) : (con & ~ctrlbit);
 130         __raw_writel(con, reg);
 131         return 0;
 132 }
 133
 134 static struct clk *s5p_clks[] __initdata = {
 135         &clk_ext_xtal_mux,
 136         &clk_48m,
 137         &s5p_clk_27m,
 138         &clk_fout_apll,
 139         &clk_fout_mpll,
 140         &clk_fout_epll,
 141         &clk_arm,
 142         &clk_vpll,
 143 };
 144
 145 void __init s5p_register_clocks(unsigned long xtal_freq)
 146 {
 147         int ret;
 148
 149         clk_ext_xtal_mux.rate = xtal_freq;
 150
 151         ret = s3c24xx_register_clocks(s5p_clks, ARRAY_SIZE(s5p_clks));
 152         if (ret > 0)
 153                 printk(KERN_ERR "Failed to register s5p clocks\n");
 154 }