arch/arm/plat-omap/gpio.c

   1 /*
   2  *  linux/arch/arm/plat-omap/gpio.c
   3  *
   4  * Support functions for OMAP GPIO
   5  *
   6  * Copyright (C) 2003-2005 Nokia Corporation
   7  * Written by Juha Yrjölä <juha.yrjola@nokia.com>
   8  *
   9  * Copyright (C) 2009 Texas Instruments
  10  * Added OMAP4 support - Santosh Shilimkar <santosh.shilimkar@ti.com>
  11  *
  12  * This program is free software; you can redistribute it and/or modify
  13  * it under the terms of the GNU General Public License version 2 as
  14  * published by the Free Software Foundation.
  15  */
  16
  17 #include <linux/init.h>
  18 #include <linux/module.h>
  19 #include <linux/interrupt.h>
  20 #include <linux/sysdev.h>
  21 #include <linux/err.h>
  22 #include <linux/clk.h>
  23 #include <linux/io.h>
  24
  25 #include <mach/hardware.h>
  26 #include <asm/irq.h>
  27 #include <mach/irqs.h>
  28 #include <mach/gpio.h>
  29 #include <asm/mach/irq.h>
  30 #include <plat/powerdomain.h>
  31
  32 /*
  33  * OMAP1510 GPIO registers
  34  */
  35 #define OMAP1510_GPIO_BASE              0xfffce000
  36 #define OMAP1510_GPIO_DATA_INPUT        0x00
  37 #define OMAP1510_GPIO_DATA_OUTPUT       0x04
  38 #define OMAP1510_GPIO_DIR_CONTROL       0x08
  39 #define OMAP1510_GPIO_INT_CONTROL       0x0c
  40 #define OMAP1510_GPIO_INT_MASK          0x10
  41 #define OMAP1510_GPIO_INT_STATUS        0x14
  42 #define OMAP1510_GPIO_PIN_CONTROL       0x18
  43
  44 #define OMAP1510_IH_GPIO_BASE           64
  45
  46 /*
  47  * OMAP1610 specific GPIO registers
  48  */
  49 #define OMAP1610_GPIO1_BASE             0xfffbe400
  50 #define OMAP1610_GPIO2_BASE             0xfffbec00
  51 #define OMAP1610_GPIO3_BASE             0xfffbb400
  52 #define OMAP1610_GPIO4_BASE             0xfffbbc00
  53 #define OMAP1610_GPIO_REVISION          0x0000
  54 #define OMAP1610_GPIO_SYSCONFIG         0x0010
  55 #define OMAP1610_GPIO_SYSSTATUS         0x0014
  56 #define OMAP1610_GPIO_IRQSTATUS1        0x0018
  57 #define OMAP1610_GPIO_IRQENABLE1        0x001c
  58 #define OMAP1610_GPIO_WAKEUPENABLE      0x0028
  59 #define OMAP1610_GPIO_DATAIN            0x002c
  60 #define OMAP1610_GPIO_DATAOUT           0x0030
  61 #define OMAP1610_GPIO_DIRECTION         0x0034
  62 #define OMAP1610_GPIO_EDGE_CTRL1        0x0038
  63 #define OMAP1610_GPIO_EDGE_CTRL2        0x003c
  64 #define OMAP1610_GPIO_CLEAR_IRQENABLE1  0x009c
  65 #define OMAP1610_GPIO_CLEAR_WAKEUPENA   0x00a8
  66 #define OMAP1610_GPIO_CLEAR_DATAOUT     0x00b0
  67 #define OMAP1610_GPIO_SET_IRQENABLE1    0x00dc
  68 #define OMAP1610_GPIO_SET_WAKEUPENA     0x00e8
  69 #define OMAP1610_GPIO_SET_DATAOUT       0x00f0
  70
  71 /*
  72  * OMAP7XX specific GPIO registers
  73  */
  74 #define OMAP7XX_GPIO1_BASE              0xfffbc000
  75 #define OMAP7XX_GPIO2_BASE              0xfffbc800
  76 #define OMAP7XX_GPIO3_BASE              0xfffbd000
  77 #define OMAP7XX_GPIO4_BASE              0xfffbd800
  78 #define OMAP7XX_GPIO5_BASE              0xfffbe000
  79 #define OMAP7XX_GPIO6_BASE              0xfffbe800
  80 #define OMAP7XX_GPIO_DATA_INPUT         0x00
  81 #define OMAP7XX_GPIO_DATA_OUTPUT        0x04
  82 #define OMAP7XX_GPIO_DIR_CONTROL        0x08
  83 #define OMAP7XX_GPIO_INT_CONTROL        0x0c
  84 #define OMAP7XX_GPIO_INT_MASK           0x10
  85 #define OMAP7XX_GPIO_INT_STATUS         0x14
  86
  87 #define OMAP1_MPUIO_VBASE               OMAP1_MPUIO_BASE
  88
  89 /*
  90  * omap24xx specific GPIO registers
  91  */
  92 #define OMAP242X_GPIO1_BASE             0x48018000
  93 #define OMAP242X_GPIO2_BASE             0x4801a000
  94 #define OMAP242X_GPIO3_BASE             0x4801c000
  95 #define OMAP242X_GPIO4_BASE             0x4801e000
  96
  97 #define OMAP243X_GPIO1_BASE             0x4900C000
  98 #define OMAP243X_GPIO2_BASE             0x4900E000
  99 #define OMAP243X_GPIO3_BASE             0x49010000
 100 #define OMAP243X_GPIO4_BASE             0x49012000
 101 #define OMAP243X_GPIO5_BASE             0x480B6000
 102
 103 #define OMAP24XX_GPIO_REVISION          0x0000
 104 #define OMAP24XX_GPIO_SYSCONFIG         0x0010
 105 #define OMAP24XX_GPIO_SYSSTATUS         0x0014
 106 #define OMAP24XX_GPIO_IRQSTATUS1        0x0018
 107 #define OMAP24XX_GPIO_IRQSTATUS2        0x0028
 108 #define OMAP24XX_GPIO_IRQENABLE2        0x002c
 109 #define OMAP24XX_GPIO_IRQENABLE1        0x001c
 110 #define OMAP24XX_GPIO_WAKE_EN           0x0020
 111 #define OMAP24XX_GPIO_CTRL              0x0030
 112 #define OMAP24XX_GPIO_OE                0x0034
 113 #define OMAP24XX_GPIO_DATAIN            0x0038
 114 #define OMAP24XX_GPIO_DATAOUT           0x003c
 115 #define OMAP24XX_GPIO_LEVELDETECT0      0x0040
 116 #define OMAP24XX_GPIO_LEVELDETECT1      0x0044
 117 #define OMAP24XX_GPIO_RISINGDETECT      0x0048
 118 #define OMAP24XX_GPIO_FALLINGDETECT     0x004c
 119 #define OMAP24XX_GPIO_DEBOUNCE_EN       0x0050
 120 #define OMAP24XX_GPIO_DEBOUNCE_VAL      0x0054
 121 #define OMAP24XX_GPIO_CLEARIRQENABLE1   0x0060
 122 #define OMAP24XX_GPIO_SETIRQENABLE1     0x0064
 123 #define OMAP24XX_GPIO_CLEARWKUENA       0x0080
 124 #define OMAP24XX_GPIO_SETWKUENA         0x0084
 125 #define OMAP24XX_GPIO_CLEARDATAOUT      0x0090
 126 #define OMAP24XX_GPIO_SETDATAOUT        0x0094
 127
 128 #define OMAP4_GPIO_REVISION             0x0000
 129 #define OMAP4_GPIO_SYSCONFIG            0x0010
 130 #define OMAP4_GPIO_EOI                  0x0020
 131 #define OMAP4_GPIO_IRQSTATUSRAW0        0x0024
 132 #define OMAP4_GPIO_IRQSTATUSRAW1        0x0028
 133 #define OMAP4_GPIO_IRQSTATUS0           0x002c
 134 #define OMAP4_GPIO_IRQSTATUS1           0x0030
 135 #define OMAP4_GPIO_IRQSTATUSSET0        0x0034
 136 #define OMAP4_GPIO_IRQSTATUSSET1        0x0038
 137 #define OMAP4_GPIO_IRQSTATUSCLR0        0x003c
 138 #define OMAP4_GPIO_IRQSTATUSCLR1        0x0040
 139 #define OMAP4_GPIO_IRQWAKEN0            0x0044
 140 #define OMAP4_GPIO_IRQWAKEN1            0x0048
 141 #define OMAP4_GPIO_SYSSTATUS            0x0104
 142 #define OMAP4_GPIO_CTRL                 0x0130
 143 #define OMAP4_GPIO_OE                   0x0134
 144 #define OMAP4_GPIO_DATAIN               0x0138
 145 #define OMAP4_GPIO_DATAOUT              0x013c
 146 #define OMAP4_GPIO_LEVELDETECT0         0x0140
 147 #define OMAP4_GPIO_LEVELDETECT1         0x0144
 148 #define OMAP4_GPIO_RISINGDETECT         0x0148
 149 #define OMAP4_GPIO_FALLINGDETECT        0x014c
 150 #define OMAP4_GPIO_DEBOUNCENABLE        0x0150
 151 #define OMAP4_GPIO_DEBOUNCINGTIME       0x0154
 152 #define OMAP4_GPIO_CLEARDATAOUT         0x0190
 153 #define OMAP4_GPIO_SETDATAOUT           0x0194
 154 /*
 155  * omap34xx specific GPIO registers
 156  */
 157
 158 #define OMAP34XX_GPIO1_BASE             0x48310000
 159 #define OMAP34XX_GPIO2_BASE             0x49050000
 160 #define OMAP34XX_GPIO3_BASE             0x49052000
 161 #define OMAP34XX_GPIO4_BASE             0x49054000
 162 #define OMAP34XX_GPIO5_BASE             0x49056000
 163 #define OMAP34XX_GPIO6_BASE             0x49058000
 164
 165 /*
 166  * OMAP44XX  specific GPIO registers
 167  */
 168 #define OMAP44XX_GPIO1_BASE             0x4a310000
 169 #define OMAP44XX_GPIO2_BASE             0x48055000
 170 #define OMAP44XX_GPIO3_BASE             0x48057000
 171 #define OMAP44XX_GPIO4_BASE             0x48059000
 172 #define OMAP44XX_GPIO5_BASE             0x4805B000
 173 #define OMAP44XX_GPIO6_BASE             0x4805D000
 174
 175 struct gpio_bank {
 176         unsigned long pbase;
 177         void __iomem *base;
 178         u16 irq;
 179         u16 virtual_irq_start;
 180         int method;
 181 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP2PLUS)
 182         u32 suspend_wakeup;
 183         u32 saved_wakeup;
 184 #endif
 185 #ifdef CONFIG_ARCH_OMAP2PLUS
 186         u32 non_wakeup_gpios;
 187         u32 enabled_non_wakeup_gpios;
 188
 189         u32 saved_datain;
 190         u32 saved_fallingdetect;
 191         u32 saved_risingdetect;
 192 #endif
 193         u32 level_mask;
 194         u32 toggle_mask;
 195         spinlock_t lock;
 196         struct gpio_chip chip;
 197         struct clk *dbck;
 198         u32 mod_usage;
 199         u32 dbck_enable_mask;
 200 };
 201
 202 #define METHOD_MPUIO            0
 203 #define METHOD_GPIO_1510        1
 204 #define METHOD_GPIO_1610        2
 205 #define METHOD_GPIO_7XX         3
 206 #define METHOD_GPIO_24XX        5
 207 #define METHOD_GPIO_44XX        6
 208
 209 #ifdef CONFIG_ARCH_OMAP16XX
 210 static struct gpio_bank gpio_bank_1610[5] = {
 211         { OMAP1_MPUIO_VBASE, NULL, INT_MPUIO, IH_MPUIO_BASE,
 212                 METHOD_MPUIO },
 213         { OMAP1610_GPIO1_BASE, NULL, INT_GPIO_BANK1, IH_GPIO_BASE,
 214                 METHOD_GPIO_1610 },
 215         { OMAP1610_GPIO2_BASE, NULL, INT_1610_GPIO_BANK2, IH_GPIO_BASE + 16,
 216                 METHOD_GPIO_1610 },
 217         { OMAP1610_GPIO3_BASE, NULL, INT_1610_GPIO_BANK3, IH_GPIO_BASE + 32,
 218                 METHOD_GPIO_1610 },
 219         { OMAP1610_GPIO4_BASE, NULL, INT_1610_GPIO_BANK4, IH_GPIO_BASE + 48,
 220                 METHOD_GPIO_1610 },
 221 };
 222 #endif
 223
 224 #ifdef CONFIG_ARCH_OMAP15XX
 225 static struct gpio_bank gpio_bank_1510[2] = {
 226         { OMAP1_MPUIO_VBASE, NULL, INT_MPUIO, IH_MPUIO_BASE,
 227                 METHOD_MPUIO },
 228         { OMAP1510_GPIO_BASE, NULL, INT_GPIO_BANK1, IH_GPIO_BASE,
 229                 METHOD_GPIO_1510 }
 230 };
 231 #endif
 232
 233 #if defined(CONFIG_ARCH_OMAP730) || defined(CONFIG_ARCH_OMAP850)
 234 static struct gpio_bank gpio_bank_7xx[7] = {
 235         { OMAP1_MPUIO_VBASE, NULL, INT_7XX_MPUIO, IH_MPUIO_BASE,
 236                 METHOD_MPUIO },
 237         { OMAP7XX_GPIO1_BASE, NULL, INT_7XX_GPIO_BANK1, IH_GPIO_BASE,
 238                 METHOD_GPIO_7XX },
 239         { OMAP7XX_GPIO2_BASE, NULL, INT_7XX_GPIO_BANK2, IH_GPIO_BASE + 32,
 240                 METHOD_GPIO_7XX },
 241         { OMAP7XX_GPIO3_BASE, NULL, INT_7XX_GPIO_BANK3, IH_GPIO_BASE + 64,
 242                 METHOD_GPIO_7XX },
 243         { OMAP7XX_GPIO4_BASE, NULL, INT_7XX_GPIO_BANK4,  IH_GPIO_BASE + 96,
 244                 METHOD_GPIO_7XX },
 245         { OMAP7XX_GPIO5_BASE, NULL, INT_7XX_GPIO_BANK5,  IH_GPIO_BASE + 128,
 246                 METHOD_GPIO_7XX },
 247         { OMAP7XX_GPIO6_BASE, NULL, INT_7XX_GPIO_BANK6,  IH_GPIO_BASE + 160,
 248                 METHOD_GPIO_7XX },
 249 };
 250 #endif
 251
 252 #ifdef CONFIG_ARCH_OMAP2
 253
 254 static struct gpio_bank gpio_bank_242x[4] = {
 255         { OMAP242X_GPIO1_BASE, NULL, INT_24XX_GPIO_BANK1, IH_GPIO_BASE,
 256                 METHOD_GPIO_24XX },
 257         { OMAP242X_GPIO2_BASE, NULL, INT_24XX_GPIO_BANK2, IH_GPIO_BASE + 32,
 258                 METHOD_GPIO_24XX },
 259         { OMAP242X_GPIO3_BASE, NULL, INT_24XX_GPIO_BANK3, IH_GPIO_BASE + 64,
 260                 METHOD_GPIO_24XX },
 261         { OMAP242X_GPIO4_BASE, NULL, INT_24XX_GPIO_BANK4, IH_GPIO_BASE + 96,
 262                 METHOD_GPIO_24XX },
 263 };
 264
 265 static struct gpio_bank gpio_bank_243x[5] = {
 266         { OMAP243X_GPIO1_BASE, NULL, INT_24XX_GPIO_BANK1, IH_GPIO_BASE,
 267                 METHOD_GPIO_24XX },
 268         { OMAP243X_GPIO2_BASE, NULL, INT_24XX_GPIO_BANK2, IH_GPIO_BASE + 32,
 269                 METHOD_GPIO_24XX },
 270         { OMAP243X_GPIO3_BASE, NULL, INT_24XX_GPIO_BANK3, IH_GPIO_BASE + 64,
 271                 METHOD_GPIO_24XX },
 272         { OMAP243X_GPIO4_BASE, NULL, INT_24XX_GPIO_BANK4, IH_GPIO_BASE + 96,
 273                 METHOD_GPIO_24XX },
 274         { OMAP243X_GPIO5_BASE, NULL, INT_24XX_GPIO_BANK5, IH_GPIO_BASE + 128,
 275                 METHOD_GPIO_24XX },
 276 };
 277
 278 #endif
 279
 280 #ifdef CONFIG_ARCH_OMAP3
 281 static struct gpio_bank gpio_bank_34xx[6] = {
 282         { OMAP34XX_GPIO1_BASE, NULL, INT_34XX_GPIO_BANK1, IH_GPIO_BASE,
 283                 METHOD_GPIO_24XX },
 284         { OMAP34XX_GPIO2_BASE, NULL, INT_34XX_GPIO_BANK2, IH_GPIO_BASE + 32,
 285                 METHOD_GPIO_24XX },
 286         { OMAP34XX_GPIO3_BASE, NULL, INT_34XX_GPIO_BANK3, IH_GPIO_BASE + 64,
 287                 METHOD_GPIO_24XX },
 288         { OMAP34XX_GPIO4_BASE, NULL, INT_34XX_GPIO_BANK4, IH_GPIO_BASE + 96,
 289                 METHOD_GPIO_24XX },
 290         { OMAP34XX_GPIO5_BASE, NULL, INT_34XX_GPIO_BANK5, IH_GPIO_BASE + 128,
 291                 METHOD_GPIO_24XX },
 292         { OMAP34XX_GPIO6_BASE, NULL, INT_34XX_GPIO_BANK6, IH_GPIO_BASE + 160,
 293                 METHOD_GPIO_24XX },
 294 };
 295
 296 struct omap3_gpio_regs {
 297         u32 sysconfig;
 298         u32 irqenable1;
 299         u32 irqenable2;
 300         u32 wake_en;
 301         u32 ctrl;
 302         u32 oe;
 303         u32 leveldetect0;
 304         u32 leveldetect1;
 305         u32 risingdetect;
 306         u32 fallingdetect;
 307         u32 dataout;
 308 };
 309
 310 static struct omap3_gpio_regs gpio_context[OMAP34XX_NR_GPIOS];
 311 #endif
 312
 313 #ifdef CONFIG_ARCH_OMAP4
 314 static struct gpio_bank gpio_bank_44xx[6] = {
 315         { OMAP44XX_GPIO1_BASE, NULL, OMAP44XX_IRQ_GPIO1, IH_GPIO_BASE,
 316                 METHOD_GPIO_44XX },
 317         { OMAP44XX_GPIO2_BASE, NULL, OMAP44XX_IRQ_GPIO2, IH_GPIO_BASE + 32,
 318                 METHOD_GPIO_44XX },
 319         { OMAP44XX_GPIO3_BASE, NULL, OMAP44XX_IRQ_GPIO3, IH_GPIO_BASE + 64,
 320                 METHOD_GPIO_44XX },
 321         { OMAP44XX_GPIO4_BASE, NULL, OMAP44XX_IRQ_GPIO4, IH_GPIO_BASE + 96,
 322                 METHOD_GPIO_44XX },
 323         { OMAP44XX_GPIO5_BASE, NULL, OMAP44XX_IRQ_GPIO5, IH_GPIO_BASE + 128,
 324                 METHOD_GPIO_44XX },
 325         { OMAP44XX_GPIO6_BASE, NULL, OMAP44XX_IRQ_GPIO6, IH_GPIO_BASE + 160,
 326                 METHOD_GPIO_44XX },
 327 };
 328
 329 #endif
 330
 331 static struct gpio_bank *gpio_bank;
 332 static int gpio_bank_count;
 333
 334 static inline struct gpio_bank *get_gpio_bank(int gpio)
 335 {
 336         if (cpu_is_omap15xx()) {
 337                 if (OMAP_GPIO_IS_MPUIO(gpio))
 338                         return &gpio_bank[0];
 339                 return &gpio_bank[1];
 340         }
 341         if (cpu_is_omap16xx()) {
 342                 if (OMAP_GPIO_IS_MPUIO(gpio))
 343                         return &gpio_bank[0];
 344                 return &gpio_bank[1 + (gpio >> 4)];
 345         }
 346         if (cpu_is_omap7xx()) {
 347                 if (OMAP_GPIO_IS_MPUIO(gpio))
 348                         return &gpio_bank[0];
 349                 return &gpio_bank[1 + (gpio >> 5)];
 350         }
 351         if (cpu_is_omap24xx())
 352                 return &gpio_bank[gpio >> 5];
 353         if (cpu_is_omap34xx() || cpu_is_omap44xx())
 354                 return &gpio_bank[gpio >> 5];
 355         BUG();
 356         return NULL;
 357 }
 358
 359 static inline int get_gpio_index(int gpio)
 360 {
 361         if (cpu_is_omap7xx())
 362                 return gpio & 0x1f;
 363         if (cpu_is_omap24xx())
 364                 return gpio & 0x1f;
 365         if (cpu_is_omap34xx() || cpu_is_omap44xx())
 366                 return gpio & 0x1f;
 367         return gpio & 0x0f;
 368 }
 369
 370 static inline int gpio_valid(int gpio)
 371 {
 372         if (gpio < 0)
 373                 return -1;
 374         if (cpu_class_is_omap1() && OMAP_GPIO_IS_MPUIO(gpio)) {
 375                 if (gpio >= OMAP_MAX_GPIO_LINES + 16)
 376                         return -1;
 377                 return 0;
 378         }
 379         if (cpu_is_omap15xx() && gpio < 16)
 380                 return 0;
 381         if ((cpu_is_omap16xx()) && gpio < 64)
 382                 return 0;
 383         if (cpu_is_omap7xx() && gpio < 192)
 384                 return 0;
 385         if (cpu_is_omap24xx() && gpio < 128)
 386                 return 0;
 387         if ((cpu_is_omap34xx() || cpu_is_omap44xx()) && gpio < 192)
 388                 return 0;
 389         return -1;
 390 }
 391
 392 static int check_gpio(int gpio)
 393 {
 394         if (unlikely(gpio_valid(gpio) < 0)) {
 395                 printk(KERN_ERR "omap-gpio: invalid GPIO %d\n", gpio);
 396                 dump_stack();
 397                 return -1;
 398         }
 399         return 0;
 400 }
 401
 402 static void _set_gpio_direction(struct gpio_bank *bank, int gpio, int is_input)
 403 {
 404         void __iomem *reg = bank->base;
 405         u32 l;
 406
 407         switch (bank->method) {
 408 #ifdef CONFIG_ARCH_OMAP1
 409         case METHOD_MPUIO:
 410                 reg += OMAP_MPUIO_IO_CNTL;
 411                 break;
 412 #endif
 413 #ifdef CONFIG_ARCH_OMAP15XX
 414         case METHOD_GPIO_1510:
 415                 reg += OMAP1510_GPIO_DIR_CONTROL;
 416                 break;
 417 #endif
 418 #ifdef CONFIG_ARCH_OMAP16XX
 419         case METHOD_GPIO_1610:
 420                 reg += OMAP1610_GPIO_DIRECTION;
 421                 break;
 422 #endif
 423 #if defined(CONFIG_ARCH_OMAP730) || defined(CONFIG_ARCH_OMAP850)
 424         case METHOD_GPIO_7XX:
 425                 reg += OMAP7XX_GPIO_DIR_CONTROL;
 426                 break;
 427 #endif
 428 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
 429         case METHOD_GPIO_24XX:
 430                 reg += OMAP24XX_GPIO_OE;
 431                 break;
 432 #endif
 433 #if defined(CONFIG_ARCH_OMAP4)
 434         case METHOD_GPIO_44XX:
 435                 reg += OMAP4_GPIO_OE;
 436                 break;
 437 #endif
 438         default:
 439                 WARN_ON(1);
 440                 return;
 441         }
 442         l = __raw_readl(reg);
 443         if (is_input)
 444                 l |= 1 << gpio;
 445         else
 446                 l &= ~(1 << gpio);
 447         __raw_writel(l, reg);
 448 }
 449
 450 static void _set_gpio_dataout(struct gpio_bank *bank, int gpio, int enable)
 451 {
 452         void __iomem *reg = bank->base;
 453         u32 l = 0;
 454
 455         switch (bank->method) {
 456 #ifdef CONFIG_ARCH_OMAP1
 457         case METHOD_MPUIO:
 458                 reg += OMAP_MPUIO_OUTPUT;
 459                 l = __raw_readl(reg);
 460                 if (enable)
 461                         l |= 1 << gpio;
 462                 else
 463                         l &= ~(1 << gpio);
 464                 break;
 465 #endif
 466 #ifdef CONFIG_ARCH_OMAP15XX
 467         case METHOD_GPIO_1510:
 468                 reg += OMAP1510_GPIO_DATA_OUTPUT;
 469                 l = __raw_readl(reg);
 470                 if (enable)
 471                         l |= 1 << gpio;
 472                 else
 473                         l &= ~(1 << gpio);
 474                 break;
 475 #endif
 476 #ifdef CONFIG_ARCH_OMAP16XX
 477         case METHOD_GPIO_1610:
 478                 if (enable)
 479                         reg += OMAP1610_GPIO_SET_DATAOUT;
 480                 else
 481                         reg += OMAP1610_GPIO_CLEAR_DATAOUT;
 482                 l = 1 << gpio;
 483                 break;
 484 #endif
 485 #if defined(CONFIG_ARCH_OMAP730) || defined(CONFIG_ARCH_OMAP850)
 486         case METHOD_GPIO_7XX:
 487                 reg += OMAP7XX_GPIO_DATA_OUTPUT;
 488                 l = __raw_readl(reg);
 489                 if (enable)
 490                         l |= 1 << gpio;
 491                 else
 492                         l &= ~(1 << gpio);
 493                 break;
 494 #endif
 495 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
 496         case METHOD_GPIO_24XX:
 497                 if (enable)
 498                         reg += OMAP24XX_GPIO_SETDATAOUT;
 499                 else
 500                         reg += OMAP24XX_GPIO_CLEARDATAOUT;
 501                 l = 1 << gpio;
 502                 break;
 503 #endif
 504 #ifdef CONFIG_ARCH_OMAP4
 505         case METHOD_GPIO_44XX:
 506                 if (enable)
 507                         reg += OMAP4_GPIO_SETDATAOUT;
 508                 else
 509                         reg += OMAP4_GPIO_CLEARDATAOUT;
 510                 l = 1 << gpio;
 511                 break;
 512 #endif
 513         default:
 514                 WARN_ON(1);
 515                 return;
 516         }
 517         __raw_writel(l, reg);
 518 }
 519
 520 static int _get_gpio_datain(struct gpio_bank *bank, int gpio)
 521 {
 522         void __iomem *reg;
 523
 524         if (check_gpio(gpio) < 0)
 525                 return -EINVAL;
 526         reg = bank->base;
 527         switch (bank->method) {
 528 #ifdef CONFIG_ARCH_OMAP1
 529         case METHOD_MPUIO:
 530                 reg += OMAP_MPUIO_INPUT_LATCH;
 531                 break;
 532 #endif
 533 #ifdef CONFIG_ARCH_OMAP15XX
 534         case METHOD_GPIO_1510:
 535                 reg += OMAP1510_GPIO_DATA_INPUT;
 536                 break;
 537 #endif
 538 #ifdef CONFIG_ARCH_OMAP16XX
 539         case METHOD_GPIO_1610:
 540                 reg += OMAP1610_GPIO_DATAIN;
 541                 break;
 542 #endif
 543 #if defined(CONFIG_ARCH_OMAP730) || defined(CONFIG_ARCH_OMAP850)
 544         case METHOD_GPIO_7XX:
 545                 reg += OMAP7XX_GPIO_DATA_INPUT;
 546                 break;
 547 #endif
 548 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
 549         case METHOD_GPIO_24XX:
 550                 reg += OMAP24XX_GPIO_DATAIN;
 551                 break;
 552 #endif
 553 #ifdef CONFIG_ARCH_OMAP4
 554         case METHOD_GPIO_44XX:
 555                 reg += OMAP4_GPIO_DATAIN;
 556                 break;
 557 #endif
 558         default:
 559                 return -EINVAL;
 560         }
 561         return (__raw_readl(reg)
 562                         & (1 << get_gpio_index(gpio))) != 0;
 563 }
 564
 565 static int _get_gpio_dataout(struct gpio_bank *bank, int gpio)
 566 {
 567         void __iomem *reg;
 568
 569         if (check_gpio(gpio) < 0)
 570                 return -EINVAL;
 571         reg = bank->base;
 572
 573         switch (bank->method) {
 574 #ifdef CONFIG_ARCH_OMAP1
 575         case METHOD_MPUIO:
 576                 reg += OMAP_MPUIO_OUTPUT;
 577                 break;
 578 #endif
 579 #ifdef CONFIG_ARCH_OMAP15XX
 580         case METHOD_GPIO_1510:
 581                 reg += OMAP1510_GPIO_DATA_OUTPUT;
 582                 break;
 583 #endif
 584 #ifdef CONFIG_ARCH_OMAP16XX
 585         case METHOD_GPIO_1610:
 586                 reg += OMAP1610_GPIO_DATAOUT;
 587                 break;
 588 #endif
 589 #if defined(CONFIG_ARCH_OMAP730) || defined(CONFIG_ARCH_OMAP850)
 590         case METHOD_GPIO_7XX:
 591                 reg += OMAP7XX_GPIO_DATA_OUTPUT;
 592                 break;
 593 #endif
 594 #ifdef CONFIG_ARCH_OMAP2PLUS
 595         case METHOD_GPIO_24XX:
 596         case METHOD_GPIO_44XX:
 597                 reg += OMAP24XX_GPIO_DATAOUT;
 598                 break;
 599 #endif
 600         default:
 601                 return -EINVAL;
 602         }
 603
 604         return (__raw_readl(reg) & (1 << get_gpio_index(gpio))) != 0;
 605 }
 606
 607 #define MOD_REG_BIT(reg, bit_mask, set) \
 608 do {    \
 609         int l = __raw_readl(base + reg); \
 610         if (set) l |= bit_mask; \
 611         else l &= ~bit_mask; \
 612         __raw_writel(l, base + reg); \
 613 } while(0)
 614
 615 void omap_set_gpio_debounce(int gpio, int enable)
 616 {
 617         struct gpio_bank *bank;
 618         void __iomem *reg;
 619         unsigned long flags;
 620         u32 val, l = 1 << get_gpio_index(gpio);
 621
 622         if (cpu_class_is_omap1())
 623                 return;
 624
 625         bank = get_gpio_bank(gpio);
 626         reg = bank->base;
 627
 628         if (cpu_is_omap44xx())
 629                 reg += OMAP4_GPIO_DEBOUNCENABLE;
 630         else
 631                 reg += OMAP24XX_GPIO_DEBOUNCE_EN;
 632
 633         if (!(bank->mod_usage & l)) {
 634                 printk(KERN_ERR "GPIO %d not requested\n", gpio);
 635                 return;
 636         }
 637
 638         spin_lock_irqsave(&bank->lock, flags);
 639         val = __raw_readl(reg);
 640
 641         if (enable && !(val & l))
 642                 val |= l;
 643         else if (!enable && (val & l))
 644                 val &= ~l;
 645         else
 646                 goto done;
 647
 648         if (cpu_is_omap34xx() || cpu_is_omap44xx()) {
 649                 bank->dbck_enable_mask = val;
 650                 if (enable)
 651                         clk_enable(bank->dbck);
 652                 else
 653                         clk_disable(bank->dbck);
 654         }
 655
 656         __raw_writel(val, reg);
 657 done:
 658         spin_unlock_irqrestore(&bank->lock, flags);
 659 }
 660 EXPORT_SYMBOL(omap_set_gpio_debounce);
 661
 662 void omap_set_gpio_debounce_time(int gpio, int enc_time)
 663 {
 664         struct gpio_bank *bank;
 665         void __iomem *reg;
 666
 667         if (cpu_class_is_omap1())
 668                 return;
 669
 670         bank = get_gpio_bank(gpio);
 671         reg = bank->base;
 672
 673         if (!bank->mod_usage) {
 674                 printk(KERN_ERR "GPIO not requested\n");
 675                 return;
 676         }
 677
 678         enc_time &= 0xff;
 679
 680         if (cpu_is_omap44xx())
 681                 reg += OMAP4_GPIO_DEBOUNCINGTIME;
 682         else
 683                 reg += OMAP24XX_GPIO_DEBOUNCE_VAL;
 684
 685         __raw_writel(enc_time, reg);
 686 }
 687 EXPORT_SYMBOL(omap_set_gpio_debounce_time);
 688
 689 #ifdef CONFIG_ARCH_OMAP2PLUS
 690 static inline void set_24xx_gpio_triggering(struct gpio_bank *bank, int gpio,
 691                                                 int trigger)
 692 {
 693         void __iomem *base = bank->base;
 694         u32 gpio_bit = 1 << gpio;
 695         u32 val;
 696
 697         if (cpu_is_omap44xx()) {
 698                 MOD_REG_BIT(OMAP4_GPIO_LEVELDETECT0, gpio_bit,
 699                         trigger & IRQ_TYPE_LEVEL_LOW);
 700                 MOD_REG_BIT(OMAP4_GPIO_LEVELDETECT1, gpio_bit,
 701                         trigger & IRQ_TYPE_LEVEL_HIGH);
 702                 MOD_REG_BIT(OMAP4_GPIO_RISINGDETECT, gpio_bit,
 703                         trigger & IRQ_TYPE_EDGE_RISING);
 704                 MOD_REG_BIT(OMAP4_GPIO_FALLINGDETECT, gpio_bit,
 705                         trigger & IRQ_TYPE_EDGE_FALLING);
 706         } else {
 707                 MOD_REG_BIT(OMAP24XX_GPIO_LEVELDETECT0, gpio_bit,
 708                         trigger & IRQ_TYPE_LEVEL_LOW);
 709                 MOD_REG_BIT(OMAP24XX_GPIO_LEVELDETECT1, gpio_bit,
 710                         trigger & IRQ_TYPE_LEVEL_HIGH);
 711                 MOD_REG_BIT(OMAP24XX_GPIO_RISINGDETECT, gpio_bit,
 712                         trigger & IRQ_TYPE_EDGE_RISING);
 713                 MOD_REG_BIT(OMAP24XX_GPIO_FALLINGDETECT, gpio_bit,
 714                         trigger & IRQ_TYPE_EDGE_FALLING);
 715         }
 716         if (likely(!(bank->non_wakeup_gpios & gpio_bit))) {
 717                 if (cpu_is_omap44xx()) {
 718                         if (trigger != 0)
 719                                 __raw_writel(1 << gpio, bank->base+
 720                                                 OMAP4_GPIO_IRQWAKEN0);
 721                         else {
 722                                 val = __raw_readl(bank->base +
 723                                                         OMAP4_GPIO_IRQWAKEN0);
 724                                 __raw_writel(val & (~(1 << gpio)), bank->base +
 725                                                          OMAP4_GPIO_IRQWAKEN0);
 726                         }
 727                 } else {
 728                         /*
 729                          * GPIO wakeup request can only be generated on edge
 730                          * transitions
 731                          */
 732                         if (trigger & IRQ_TYPE_EDGE_BOTH)
 733                                 __raw_writel(1 << gpio, bank->base
 734                                         + OMAP24XX_GPIO_SETWKUENA);
 735                         else
 736                                 __raw_writel(1 << gpio, bank->base
 737                                         + OMAP24XX_GPIO_CLEARWKUENA);
 738                 }
 739         }
 740         /* This part needs to be executed always for OMAP34xx */
 741         if (cpu_is_omap34xx() || (bank->non_wakeup_gpios & gpio_bit)) {
 742                 /*
 743                  * Log the edge gpio and manually trigger the IRQ
 744                  * after resume if the input level changes
 745                  * to avoid irq lost during PER RET/OFF mode
 746                  * Applies for omap2 non-wakeup gpio and all omap3 gpios
 747                  */
 748                 if (trigger & IRQ_TYPE_EDGE_BOTH)
 749                         bank->enabled_non_wakeup_gpios |= gpio_bit;
 750                 else
 751                         bank->enabled_non_wakeup_gpios &= ~gpio_bit;
 752         }
 753
 754         if (cpu_is_omap44xx()) {
 755                 bank->level_mask =
 756                         __raw_readl(bank->base + OMAP4_GPIO_LEVELDETECT0) |
 757                         __raw_readl(bank->base + OMAP4_GPIO_LEVELDETECT1);
 758         } else {
 759                 bank->level_mask =
 760                         __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT0) |
 761                         __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT1);
 762         }
 763 }
 764 #endif
 765
 766 #ifdef CONFIG_ARCH_OMAP1
 767 /*
 768  * This only applies to chips that can't do both rising and falling edge
 769  * detection at once.  For all other chips, this function is a noop.
 770  */
 771 static void _toggle_gpio_edge_triggering(struct gpio_bank *bank, int gpio)
 772 {
 773         void __iomem *reg = bank->base;
 774         u32 l = 0;
 775
 776         switch (bank->method) {
 777         case METHOD_MPUIO:
 778                 reg += OMAP_MPUIO_GPIO_INT_EDGE;
 779                 break;
 780 #ifdef CONFIG_ARCH_OMAP15XX
 781         case METHOD_GPIO_1510:
 782                 reg += OMAP1510_GPIO_INT_CONTROL;
 783                 break;
 784 #endif
 785 #if defined(CONFIG_ARCH_OMAP730) || defined(CONFIG_ARCH_OMAP850)
 786         case METHOD_GPIO_7XX:
 787                 reg += OMAP7XX_GPIO_INT_CONTROL;
 788                 break;
 789 #endif
 790         default:
 791                 return;
 792         }
 793
 794         l = __raw_readl(reg);
 795         if ((l >> gpio) & 1)
 796                 l &= ~(1 << gpio);
 797         else
 798                 l |= 1 << gpio;
 799
 800         __raw_writel(l, reg);
 801 }
 802 #endif
 803
 804 static int _set_gpio_triggering(struct gpio_bank *bank, int gpio, int trigger)
 805 {
 806         void __iomem *reg = bank->base;
 807         u32 l = 0;
 808
 809         switch (bank->method) {
 810 #ifdef CONFIG_ARCH_OMAP1
 811         case METHOD_MPUIO:
 812                 reg += OMAP_MPUIO_GPIO_INT_EDGE;
 813                 l = __raw_readl(reg);
 814                 if ((trigger & IRQ_TYPE_SENSE_MASK) == IRQ_TYPE_EDGE_BOTH)
 815                         bank->toggle_mask |= 1 << gpio;
 816                 if (trigger & IRQ_TYPE_EDGE_RISING)
 817                         l |= 1 << gpio;
 818                 else if (trigger & IRQ_TYPE_EDGE_FALLING)
 819                         l &= ~(1 << gpio);
 820                 else
 821                         goto bad;
 822                 break;
 823 #endif
 824 #ifdef CONFIG_ARCH_OMAP15XX
 825         case METHOD_GPIO_1510:
 826                 reg += OMAP1510_GPIO_INT_CONTROL;
 827                 l = __raw_readl(reg);
 828                 if ((trigger & IRQ_TYPE_SENSE_MASK) == IRQ_TYPE_EDGE_BOTH)
 829                         bank->toggle_mask |= 1 << gpio;
 830                 if (trigger & IRQ_TYPE_EDGE_RISING)
 831                         l |= 1 << gpio;
 832                 else if (trigger & IRQ_TYPE_EDGE_FALLING)
 833                         l &= ~(1 << gpio);
 834                 else
 835                         goto bad;
 836                 break;
 837 #endif
 838 #ifdef CONFIG_ARCH_OMAP16XX
 839         case METHOD_GPIO_1610:
 840                 if (gpio & 0x08)
 841                         reg += OMAP1610_GPIO_EDGE_CTRL2;
 842                 else
 843                         reg += OMAP1610_GPIO_EDGE_CTRL1;
 844                 gpio &= 0x07;
 845                 l = __raw_readl(reg);
 846                 l &= ~(3 << (gpio << 1));
 847                 if (trigger & IRQ_TYPE_EDGE_RISING)
 848                         l |= 2 << (gpio << 1);
 849                 if (trigger & IRQ_TYPE_EDGE_FALLING)
 850                         l |= 1 << (gpio << 1);
 851                 if (trigger)
 852                         /* Enable wake-up during idle for dynamic tick */
 853                         __raw_writel(1 << gpio, bank->base + OMAP1610_GPIO_SET_WAKEUPENA);
 854                 else
 855                         __raw_writel(1 << gpio, bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA);
 856                 break;
 857 #endif
 858 #if defined(CONFIG_ARCH_OMAP730) || defined(CONFIG_ARCH_OMAP850)
 859         case METHOD_GPIO_7XX:
 860                 reg += OMAP7XX_GPIO_INT_CONTROL;
 861                 l = __raw_readl(reg);
 862                 if ((trigger & IRQ_TYPE_SENSE_MASK) == IRQ_TYPE_EDGE_BOTH)
 863                         bank->toggle_mask |= 1 << gpio;
 864                 if (trigger & IRQ_TYPE_EDGE_RISING)
 865                         l |= 1 << gpio;
 866                 else if (trigger & IRQ_TYPE_EDGE_FALLING)
 867                         l &= ~(1 << gpio);
 868                 else
 869                         goto bad;
 870                 break;
 871 #endif
 872 #ifdef CONFIG_ARCH_OMAP2PLUS
 873         case METHOD_GPIO_24XX:
 874         case METHOD_GPIO_44XX:
 875                 set_24xx_gpio_triggering(bank, gpio, trigger);
 876                 break;
 877 #endif
 878         default:
 879                 goto bad;
 880         }
 881         __raw_writel(l, reg);
 882         return 0;
 883 bad:
 884         return -EINVAL;
 885 }
 886
 887 static int gpio_irq_type(unsigned irq, unsigned type)
 888 {
 889         struct gpio_bank *bank;
 890         unsigned gpio;
 891         int retval;
 892         unsigned long flags;
 893
 894         if (!cpu_class_is_omap2() && irq > IH_MPUIO_BASE)
 895                 gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
 896         else
 897                 gpio = irq - IH_GPIO_BASE;
 898
 899         if (check_gpio(gpio) < 0)
 900                 return -EINVAL;
 901
 902         if (type & ~IRQ_TYPE_SENSE_MASK)
 903                 return -EINVAL;
 904
 905         /* OMAP1 allows only only edge triggering */
 906         if (!cpu_class_is_omap2()
 907                         && (type & (IRQ_TYPE_LEVEL_LOW|IRQ_TYPE_LEVEL_HIGH)))
 908                 return -EINVAL;
 909
 910         bank = get_irq_chip_data(irq);
 911         spin_lock_irqsave(&bank->lock, flags);
 912         retval = _set_gpio_triggering(bank, get_gpio_index(gpio), type);
 913         if (retval == 0) {
 914                 irq_desc[irq].status &= ~IRQ_TYPE_SENSE_MASK;
 915                 irq_desc[irq].status |= type;
 916         }
 917         spin_unlock_irqrestore(&bank->lock, flags);
 918
 919         if (type & (IRQ_TYPE_LEVEL_LOW | IRQ_TYPE_LEVEL_HIGH))
 920                 __set_irq_handler_unlocked(irq, handle_level_irq);
 921         else if (type & (IRQ_TYPE_EDGE_FALLING | IRQ_TYPE_EDGE_RISING))
 922                 __set_irq_handler_unlocked(irq, handle_edge_irq);
 923
 924         return retval;
 925 }
 926
 927 static void _clear_gpio_irqbank(struct gpio_bank *bank, int gpio_mask)
 928 {
 929         void __iomem *reg = bank->base;
 930
 931         switch (bank->method) {
 932 #ifdef CONFIG_ARCH_OMAP1
 933         case METHOD_MPUIO:
 934                 /* MPUIO irqstatus is reset by reading the status register,
 935                  * so do nothing here */
 936                 return;
 937 #endif
 938 #ifdef CONFIG_ARCH_OMAP15XX
 939         case METHOD_GPIO_1510:
 940                 reg += OMAP1510_GPIO_INT_STATUS;
 941                 break;
 942 #endif
 943 #ifdef CONFIG_ARCH_OMAP16XX
 944         case METHOD_GPIO_1610:
 945                 reg += OMAP1610_GPIO_IRQSTATUS1;
 946                 break;
 947 #endif
 948 #if defined(CONFIG_ARCH_OMAP730) || defined(CONFIG_ARCH_OMAP850)
 949         case METHOD_GPIO_7XX:
 950                 reg += OMAP7XX_GPIO_INT_STATUS;
 951                 break;
 952 #endif
 953 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
 954         case METHOD_GPIO_24XX:
 955                 reg += OMAP24XX_GPIO_IRQSTATUS1;
 956                 break;
 957 #endif
 958 #if defined(CONFIG_ARCH_OMAP4)
 959         case METHOD_GPIO_44XX:
 960                 reg += OMAP4_GPIO_IRQSTATUS0;
 961                 break;
 962 #endif
 963         default:
 964                 WARN_ON(1);
 965                 return;
 966         }
 967         __raw_writel(gpio_mask, reg);
 968
 969         /* Workaround for clearing DSP GPIO interrupts to allow retention */
 970         if (cpu_is_omap24xx() || cpu_is_omap34xx())
 971                 reg = bank->base + OMAP24XX_GPIO_IRQSTATUS2;
 972         else if (cpu_is_omap44xx())
 973                 reg = bank->base + OMAP4_GPIO_IRQSTATUS1;
 974
 975         if (cpu_is_omap24xx() || cpu_is_omap34xx() || cpu_is_omap44xx()) {
 976                 __raw_writel(gpio_mask, reg);
 977
 978         /* Flush posted write for the irq status to avoid spurious interrupts */
 979         __raw_readl(reg);
 980         }
 981 }
 982
 983 static inline void _clear_gpio_irqstatus(struct gpio_bank *bank, int gpio)
 984 {
 985         _clear_gpio_irqbank(bank, 1 << get_gpio_index(gpio));
 986 }
 987
 988 static u32 _get_gpio_irqbank_mask(struct gpio_bank *bank)
 989 {
 990         void __iomem *reg = bank->base;
 991         int inv = 0;
 992         u32 l;
 993         u32 mask;
 994
 995         switch (bank->method) {
 996 #ifdef CONFIG_ARCH_OMAP1
 997         case METHOD_MPUIO:
 998                 reg += OMAP_MPUIO_GPIO_MASKIT;
 999                 mask = 0xffff;
1000                 inv = 1;
1001                 break;
1002 #endif
1003 #ifdef CONFIG_ARCH_OMAP15XX
1004         case METHOD_GPIO_1510:
1005                 reg += OMAP1510_GPIO_INT_MASK;
1006                 mask = 0xffff;
1007                 inv = 1;
1008                 break;
1009 #endif
1010 #ifdef CONFIG_ARCH_OMAP16XX
1011         case METHOD_GPIO_1610:
1012                 reg += OMAP1610_GPIO_IRQENABLE1;
1013                 mask = 0xffff;
1014                 break;
1015 #endif
1016 #if defined(CONFIG_ARCH_OMAP730) || defined(CONFIG_ARCH_OMAP850)
1017         case METHOD_GPIO_7XX:
1018                 reg += OMAP7XX_GPIO_INT_MASK;
1019                 mask = 0xffffffff;
1020                 inv = 1;
1021                 break;
1022 #endif
1023 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
1024         case METHOD_GPIO_24XX:
1025                 reg += OMAP24XX_GPIO_IRQENABLE1;
1026                 mask = 0xffffffff;
1027                 break;
1028 #endif
1029 #if defined(CONFIG_ARCH_OMAP4)
1030         case METHOD_GPIO_44XX:
1031                 reg += OMAP4_GPIO_IRQSTATUSSET0;
1032                 mask = 0xffffffff;
1033                 break;
1034 #endif
1035         default:
1036                 WARN_ON(1);
1037                 return 0;
1038         }
1039
1040         l = __raw_readl(reg);
1041         if (inv)
1042                 l = ~l;
1043         l &= mask;
1044         return l;
1045 }
1046
1047 static void _enable_gpio_irqbank(struct gpio_bank *bank, int gpio_mask, int enable)
1048 {
1049         void __iomem *reg = bank->base;
1050         u32 l;
1051
1052         switch (bank->method) {
1053 #ifdef CONFIG_ARCH_OMAP1
1054         case METHOD_MPUIO:
1055                 reg += OMAP_MPUIO_GPIO_MASKIT;
1056                 l = __raw_readl(reg);
1057                 if (enable)
1058                         l &= ~(gpio_mask);
1059                 else
1060                         l |= gpio_mask;
1061                 break;
1062 #endif
1063 #ifdef CONFIG_ARCH_OMAP15XX
1064         case METHOD_GPIO_1510:
1065                 reg += OMAP1510_GPIO_INT_MASK;
1066                 l = __raw_readl(reg);
1067                 if (enable)
1068                         l &= ~(gpio_mask);
1069                 else
1070                         l |= gpio_mask;
1071                 break;
1072 #endif
1073 #ifdef CONFIG_ARCH_OMAP16XX
1074         case METHOD_GPIO_1610:
1075                 if (enable)
1076                         reg += OMAP1610_GPIO_SET_IRQENABLE1;
1077                 else
1078                         reg += OMAP1610_GPIO_CLEAR_IRQENABLE1;
1079                 l = gpio_mask;
1080                 break;
1081 #endif
1082 #if defined(CONFIG_ARCH_OMAP730) || defined(CONFIG_ARCH_OMAP850)
1083         case METHOD_GPIO_7XX:
1084                 reg += OMAP7XX_GPIO_INT_MASK;
1085                 l = __raw_readl(reg);
1086                 if (enable)
1087                         l &= ~(gpio_mask);
1088                 else
1089                         l |= gpio_mask;
1090                 break;
1091 #endif
1092 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
1093         case METHOD_GPIO_24XX:
1094                 if (enable)
1095                         reg += OMAP24XX_GPIO_SETIRQENABLE1;
1096                 else
1097                         reg += OMAP24XX_GPIO_CLEARIRQENABLE1;
1098                 l = gpio_mask;
1099                 break;
1100 #endif
1101 #ifdef CONFIG_ARCH_OMAP4
1102         case METHOD_GPIO_44XX:
1103                 if (enable)
1104                         reg += OMAP4_GPIO_IRQSTATUSSET0;
1105                 else
1106                         reg += OMAP4_GPIO_IRQSTATUSCLR0;
1107                 l = gpio_mask;
1108                 break;
1109 #endif
1110         default:
1111                 WARN_ON(1);
1112                 return;
1113         }
1114         __raw_writel(l, reg);
1115 }
1116
1117 static inline void _set_gpio_irqenable(struct gpio_bank *bank, int gpio, int enable)
1118 {
1119         _enable_gpio_irqbank(bank, 1 << get_gpio_index(gpio), enable);
1120 }
1121
1122 /*
1123  * Note that ENAWAKEUP needs to be enabled in GPIO_SYSCONFIG register.
1124  * 1510 does not seem to have a wake-up register. If JTAG is connected
1125  * to the target, system will wake up always on GPIO events. While
1126  * system is running all registered GPIO interrupts need to have wake-up
1127  * enabled. When system is suspended, only selected GPIO interrupts need
1128  * to have wake-up enabled.
1129  */
1130 static int _set_gpio_wakeup(struct gpio_bank *bank, int gpio, int enable)
1131 {
1132         unsigned long uninitialized_var(flags);
1133
1134         switch (bank->method) {
1135 #ifdef CONFIG_ARCH_OMAP16XX
1136         case METHOD_MPUIO:
1137         case METHOD_GPIO_1610:
1138                 spin_lock_irqsave(&bank->lock, flags);
1139                 if (enable)
1140                         bank->suspend_wakeup |= (1 << gpio);
1141                 else
1142                         bank->suspend_wakeup &= ~(1 << gpio);
1143                 spin_unlock_irqrestore(&bank->lock, flags);
1144                 return 0;
1145 #endif
1146 #ifdef CONFIG_ARCH_OMAP2PLUS
1147         case METHOD_GPIO_24XX:
1148         case METHOD_GPIO_44XX:
1149                 if (bank->non_wakeup_gpios & (1 << gpio)) {
1150                         printk(KERN_ERR "Unable to modify wakeup on "
1151                                         "non-wakeup GPIO%d\n",
1152                                         (bank - gpio_bank) * 32 + gpio);
1153                         return -EINVAL;
1154                 }
1155                 spin_lock_irqsave(&bank->lock, flags);
1156                 if (enable)
1157                         bank->suspend_wakeup |= (1 << gpio);
1158                 else
1159                         bank->suspend_wakeup &= ~(1 << gpio);
1160                 spin_unlock_irqrestore(&bank->lock, flags);
1161                 return 0;
1162 #endif
1163         default:
1164                 printk(KERN_ERR "Can't enable GPIO wakeup for method %i\n",
1165                        bank->method);
1166                 return -EINVAL;
1167         }
1168 }
1169
1170 static void _reset_gpio(struct gpio_bank *bank, int gpio)
1171 {
1172         _set_gpio_direction(bank, get_gpio_index(gpio), 1);
1173         _set_gpio_irqenable(bank, gpio, 0);
1174         _clear_gpio_irqstatus(bank, gpio);
1175         _set_gpio_triggering(bank, get_gpio_index(gpio), IRQ_TYPE_NONE);
1176 }
1177
1178 /* Use disable_irq_wake() and enable_irq_wake() functions from drivers */
1179 static int gpio_wake_enable(unsigned int irq, unsigned int enable)
1180 {
1181         unsigned int gpio = irq - IH_GPIO_BASE;
1182         struct gpio_bank *bank;
1183         int retval;
1184
1185         if (check_gpio(gpio) < 0)
1186                 return -ENODEV;
1187         bank = get_irq_chip_data(irq);
1188         retval = _set_gpio_wakeup(bank, get_gpio_index(gpio), enable);
1189
1190         return retval;
1191 }
1192
1193 static int omap_gpio_request(struct gpio_chip *chip, unsigned offset)
1194 {
1195         struct gpio_bank *bank = container_of(chip, struct gpio_bank, chip);
1196         unsigned long flags;
1197
1198         spin_lock_irqsave(&bank->lock, flags);
1199
1200         /* Set trigger to none. You need to enable the desired trigger with
1201          * request_irq() or set_irq_type().
1202          */
1203         _set_gpio_triggering(bank, offset, IRQ_TYPE_NONE);
1204
1205 #ifdef CONFIG_ARCH_OMAP15XX
1206         if (bank->method == METHOD_GPIO_1510) {
1207                 void __iomem *reg;
1208
1209                 /* Claim the pin for MPU */
1210                 reg = bank->base + OMAP1510_GPIO_PIN_CONTROL;
1211                 __raw_writel(__raw_readl(reg) | (1 << offset), reg);
1212         }
1213 #endif
1214         if (!cpu_class_is_omap1()) {
1215                 if (!bank->mod_usage) {
1216                         u32 ctrl;
1217                         ctrl = __raw_readl(bank->base + OMAP24XX_GPIO_CTRL);
1218                         ctrl &= 0xFFFFFFFE;
1219                         /* Module is enabled, clocks are not gated */
1220                         __raw_writel(ctrl, bank->base + OMAP24XX_GPIO_CTRL);
1221                 }
1222                 bank->mod_usage |= 1 << offset;
1223         }
1224         spin_unlock_irqrestore(&bank->lock, flags);
1225
1226         return 0;
1227 }
1228
1229 static void omap_gpio_free(struct gpio_chip *chip, unsigned offset)
1230 {
1231         struct gpio_bank *bank = container_of(chip, struct gpio_bank, chip);
1232         unsigned long flags;
1233
1234         spin_lock_irqsave(&bank->lock, flags);
1235 #ifdef CONFIG_ARCH_OMAP16XX
1236         if (bank->method == METHOD_GPIO_1610) {
1237                 /* Disable wake-up during idle for dynamic tick */
1238                 void __iomem *reg = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1239                 __raw_writel(1 << offset, reg);
1240         }
1241 #endif
1242 #ifdef CONFIG_ARCH_OMAP2PLUS
1243         if ((bank->method == METHOD_GPIO_24XX) ||
1244                         (bank->method == METHOD_GPIO_44XX)) {
1245                 /* Disable wake-up during idle for dynamic tick */
1246                 void __iomem *reg = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
1247                 __raw_writel(1 << offset, reg);
1248         }
1249 #endif
1250         if (!cpu_class_is_omap1()) {
1251                 bank->mod_usage &= ~(1 << offset);
1252                 if (!bank->mod_usage) {
1253                         u32 ctrl;
1254                         ctrl = __raw_readl(bank->base + OMAP24XX_GPIO_CTRL);
1255                         /* Module is disabled, clocks are gated */
1256                         ctrl |= 1;
1257                         __raw_writel(ctrl, bank->base + OMAP24XX_GPIO_CTRL);
1258                 }
1259         }
1260         _reset_gpio(bank, bank->chip.base + offset);
1261         spin_unlock_irqrestore(&bank->lock, flags);
1262 }
1263
1264 /*
1265  * We need to unmask the GPIO bank interrupt as soon as possible to
1266  * avoid missing GPIO interrupts for other lines in the bank.
1267  * Then we need to mask-read-clear-unmask the triggered GPIO lines
1268  * in the bank to avoid missing nested interrupts for a GPIO line.
1269  * If we wait to unmask individual GPIO lines in the bank after the
1270  * line's interrupt handler has been run, we may miss some nested
1271  * interrupts.
1272  */
1273 static void gpio_irq_handler(unsigned int irq, struct irq_desc *desc)
1274 {
1275         void __iomem *isr_reg = NULL;
1276         u32 isr;
1277         unsigned int gpio_irq, gpio_index;
1278         struct gpio_bank *bank;
1279         u32 retrigger = 0;
1280         int unmasked = 0;
1281
1282         desc->chip->ack(irq);
1283
1284         bank = get_irq_data(irq);
1285 #ifdef CONFIG_ARCH_OMAP1
1286         if (bank->method == METHOD_MPUIO)
1287                 isr_reg = bank->base + OMAP_MPUIO_GPIO_INT;
1288 #endif
1289 #ifdef CONFIG_ARCH_OMAP15XX
1290         if (bank->method == METHOD_GPIO_1510)
1291                 isr_reg = bank->base + OMAP1510_GPIO_INT_STATUS;
1292 #endif
1293 #if defined(CONFIG_ARCH_OMAP16XX)
1294         if (bank->method == METHOD_GPIO_1610)
1295                 isr_reg = bank->base + OMAP1610_GPIO_IRQSTATUS1;
1296 #endif
1297 #if defined(CONFIG_ARCH_OMAP730) || defined(CONFIG_ARCH_OMAP850)
1298         if (bank->method == METHOD_GPIO_7XX)
1299                 isr_reg = bank->base + OMAP7XX_GPIO_INT_STATUS;
1300 #endif
1301 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
1302         if (bank->method == METHOD_GPIO_24XX)
1303                 isr_reg = bank->base + OMAP24XX_GPIO_IRQSTATUS1;
1304 #endif
1305 #if defined(CONFIG_ARCH_OMAP4)
1306         if (bank->method == METHOD_GPIO_44XX)
1307                 isr_reg = bank->base + OMAP4_GPIO_IRQSTATUS0;
1308 #endif
1309         while(1) {
1310                 u32 isr_saved, level_mask = 0;
1311                 u32 enabled;
1312
1313                 enabled = _get_gpio_irqbank_mask(bank);
1314                 isr_saved = isr = __raw_readl(isr_reg) & enabled;
1315
1316                 if (cpu_is_omap15xx() && (bank->method == METHOD_MPUIO))
1317                         isr &= 0x0000ffff;
1318
1319                 if (cpu_class_is_omap2()) {
1320                         level_mask = bank->level_mask & enabled;
1321                 }
1322
1323                 /* clear edge sensitive interrupts before handler(s) are
1324                 called so that we don't miss any interrupt occurred while
1325                 executing them */
1326                 _enable_gpio_irqbank(bank, isr_saved & ~level_mask, 0);
1327                 _clear_gpio_irqbank(bank, isr_saved & ~level_mask);
1328                 _enable_gpio_irqbank(bank, isr_saved & ~level_mask, 1);
1329
1330                 /* if there is only edge sensitive GPIO pin interrupts
1331                 configured, we could unmask GPIO bank interrupt immediately */
1332                 if (!level_mask && !unmasked) {
1333                         unmasked = 1;
1334                         desc->chip->unmask(irq);
1335                 }
1336
1337                 isr |= retrigger;
1338                 retrigger = 0;
1339                 if (!isr)
1340                         break;
1341
1342                 gpio_irq = bank->virtual_irq_start;
1343                 for (; isr != 0; isr >>= 1, gpio_irq++) {
1344                         gpio_index = get_gpio_index(irq_to_gpio(gpio_irq));
1345
1346                         if (!(isr & 1))
1347                                 continue;
1348
1349 #ifdef CONFIG_ARCH_OMAP1
1350                         /*
1351                          * Some chips can't respond to both rising and falling
1352                          * at the same time.  If this irq was requested with
1353                          * both flags, we need to flip the ICR data for the IRQ
1354                          * to respond to the IRQ for the opposite direction.
1355                          * This will be indicated in the bank toggle_mask.
1356                          */
1357                         if (bank->toggle_mask & (1 << gpio_index))
1358                                 _toggle_gpio_edge_triggering(bank, gpio_index);
1359 #endif
1360
1361                         generic_handle_irq(gpio_irq);
1362                 }
1363         }
1364         /* if bank has any level sensitive GPIO pin interrupt
1365         configured, we must unmask the bank interrupt only after
1366         handler(s) are executed in order to avoid spurious bank
1367         interrupt */
1368         if (!unmasked)
1369                 desc->chip->unmask(irq);
1370
1371 }
1372
1373 static void gpio_irq_shutdown(unsigned int irq)
1374 {
1375         unsigned int gpio = irq - IH_GPIO_BASE;
1376         struct gpio_bank *bank = get_irq_chip_data(irq);
1377
1378         _reset_gpio(bank, gpio);
1379 }
1380
1381 static void gpio_ack_irq(unsigned int irq)
1382 {
1383         unsigned int gpio = irq - IH_GPIO_BASE;
1384         struct gpio_bank *bank = get_irq_chip_data(irq);
1385
1386         _clear_gpio_irqstatus(bank, gpio);
1387 }
1388
1389 static void gpio_mask_irq(unsigned int irq)
1390 {
1391         unsigned int gpio = irq - IH_GPIO_BASE;
1392         struct gpio_bank *bank = get_irq_chip_data(irq);
1393
1394         _set_gpio_irqenable(bank, gpio, 0);
1395         _set_gpio_triggering(bank, get_gpio_index(gpio), IRQ_TYPE_NONE);
1396 }
1397
1398 static void gpio_unmask_irq(unsigned int irq)
1399 {
1400         unsigned int gpio = irq - IH_GPIO_BASE;
1401         struct gpio_bank *bank = get_irq_chip_data(irq);
1402         unsigned int irq_mask = 1 << get_gpio_index(gpio);
1403         struct irq_desc *desc = irq_to_desc(irq);
1404         u32 trigger = desc->status & IRQ_TYPE_SENSE_MASK;
1405
1406         if (trigger)
1407                 _set_gpio_triggering(bank, get_gpio_index(gpio), trigger);
1408
1409         /* For level-triggered GPIOs, the clearing must be done after
1410          * the HW source is cleared, thus after the handler has run */
1411         if (bank->level_mask & irq_mask) {
1412                 _set_gpio_irqenable(bank, gpio, 0);
1413                 _clear_gpio_irqstatus(bank, gpio);
1414         }
1415
1416         _set_gpio_irqenable(bank, gpio, 1);
1417 }
1418
1419 static struct irq_chip gpio_irq_chip = {
1420         .name           = "GPIO",
1421         .shutdown       = gpio_irq_shutdown,
1422         .ack            = gpio_ack_irq,
1423         .mask           = gpio_mask_irq,
1424         .unmask         = gpio_unmask_irq,
1425         .set_type       = gpio_irq_type,
1426         .set_wake       = gpio_wake_enable,
1427 };
1428
1429 /*---------------------------------------------------------------------*/
1430
1431 #ifdef CONFIG_ARCH_OMAP1
1432
1433 /* MPUIO uses the always-on 32k clock */
1434
1435 static void mpuio_ack_irq(unsigned int irq)
1436 {
1437         /* The ISR is reset automatically, so do nothing here. */
1438 }
1439
1440 static void mpuio_mask_irq(unsigned int irq)
1441 {
1442         unsigned int gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
1443         struct gpio_bank *bank = get_irq_chip_data(irq);
1444
1445         _set_gpio_irqenable(bank, gpio, 0);
1446 }
1447
1448 static void mpuio_unmask_irq(unsigned int irq)
1449 {
1450         unsigned int gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
1451         struct gpio_bank *bank = get_irq_chip_data(irq);
1452
1453         _set_gpio_irqenable(bank, gpio, 1);
1454 }
1455
1456 static struct irq_chip mpuio_irq_chip = {
1457         .name           = "MPUIO",
1458         .ack            = mpuio_ack_irq,
1459         .mask           = mpuio_mask_irq,
1460         .unmask         = mpuio_unmask_irq,
1461         .set_type       = gpio_irq_type,
1462 #ifdef CONFIG_ARCH_OMAP16XX
1463         /* REVISIT: assuming only 16xx supports MPUIO wake events */
1464         .set_wake       = gpio_wake_enable,
1465 #endif
1466 };
1467
1468
1469 #define bank_is_mpuio(bank)     ((bank)->method == METHOD_MPUIO)
1470
1471
1472 #ifdef CONFIG_ARCH_OMAP16XX
1473
1474 #include <linux/platform_device.h>
1475
1476 static int omap_mpuio_suspend_noirq(struct device *dev)
1477 {
1478         struct platform_device *pdev = to_platform_device(dev);
1479         struct gpio_bank        *bank = platform_get_drvdata(pdev);
1480         void __iomem            *mask_reg = bank->base + OMAP_MPUIO_GPIO_MASKIT;
1481         unsigned long           flags;
1482
1483         spin_lock_irqsave(&bank->lock, flags);
1484         bank->saved_wakeup = __raw_readl(mask_reg);
1485         __raw_writel(0xffff & ~bank->suspend_wakeup, mask_reg);
1486         spin_unlock_irqrestore(&bank->lock, flags);
1487
1488         return 0;
1489 }
1490
1491 static int omap_mpuio_resume_noirq(struct device *dev)
1492 {
1493         struct platform_device *pdev = to_platform_device(dev);
1494         struct gpio_bank        *bank = platform_get_drvdata(pdev);
1495         void __iomem            *mask_reg = bank->base + OMAP_MPUIO_GPIO_MASKIT;
1496         unsigned long           flags;
1497
1498         spin_lock_irqsave(&bank->lock, flags);
1499         __raw_writel(bank->saved_wakeup, mask_reg);
1500         spin_unlock_irqrestore(&bank->lock, flags);
1501
1502         return 0;
1503 }
1504
1505 static const struct dev_pm_ops omap_mpuio_dev_pm_ops = {
1506         .suspend_noirq = omap_mpuio_suspend_noirq,
1507         .resume_noirq = omap_mpuio_resume_noirq,
1508 };
1509
1510 /* use platform_driver for this, now that there's no longer any
1511  * point to sys_device (other than not disturbing old code).
1512  */
1513 static struct platform_driver omap_mpuio_driver = {
1514         .driver         = {
1515                 .name   = "mpuio",
1516                 .pm     = &omap_mpuio_dev_pm_ops,
1517         },
1518 };
1519
1520 static struct platform_device omap_mpuio_device = {
1521         .name           = "mpuio",
1522         .id             = -1,
1523         .dev = {
1524                 .driver = &omap_mpuio_driver.driver,
1525         }
1526         /* could list the /proc/iomem resources */
1527 };
1528
1529 static inline void mpuio_init(void)
1530 {
1531         platform_set_drvdata(&omap_mpuio_device, &gpio_bank_1610[0]);
1532
1533         if (platform_driver_register(&omap_mpuio_driver) == 0)
1534                 (void) platform_device_register(&omap_mpuio_device);
1535 }
1536
1537 #else
1538 static inline void mpuio_init(void) {}
1539 #endif  /* 16xx */
1540
1541 #else
1542
1543 extern struct irq_chip mpuio_irq_chip;
1544
1545 #define bank_is_mpuio(bank)     0
1546 static inline void mpuio_init(void) {}
1547
1548 #endif
1549
1550 /*---------------------------------------------------------------------*/
1551
1552 /* REVISIT these are stupid implementations!  replace by ones that
1553  * don't switch on METHOD_* and which mostly avoid spinlocks
1554  */
1555
1556 static int gpio_input(struct gpio_chip *chip, unsigned offset)
1557 {
1558         struct gpio_bank *bank;
1559         unsigned long flags;
1560
1561         bank = container_of(chip, struct gpio_bank, chip);
1562         spin_lock_irqsave(&bank->lock, flags);
1563         _set_gpio_direction(bank, offset, 1);
1564         spin_unlock_irqrestore(&bank->lock, flags);
1565         return 0;
1566 }
1567
1568 static int gpio_is_input(struct gpio_bank *bank, int mask)
1569 {
1570         void __iomem *reg = bank->base;
1571
1572         switch (bank->method) {
1573         case METHOD_MPUIO:
1574                 reg += OMAP_MPUIO_IO_CNTL;
1575                 break;
1576         case METHOD_GPIO_1510:
1577                 reg += OMAP1510_GPIO_DIR_CONTROL;
1578                 break;
1579         case METHOD_GPIO_1610:
1580                 reg += OMAP1610_GPIO_DIRECTION;
1581                 break;
1582         case METHOD_GPIO_7XX:
1583                 reg += OMAP7XX_GPIO_DIR_CONTROL;
1584                 break;
1585         case METHOD_GPIO_24XX:
1586         case METHOD_GPIO_44XX:
1587                 reg += OMAP24XX_GPIO_OE;
1588                 break;
1589         }
1590         return __raw_readl(reg) & mask;
1591 }
1592
1593 static int gpio_get(struct gpio_chip *chip, unsigned offset)
1594 {
1595         struct gpio_bank *bank;
1596         void __iomem *reg;
1597         int gpio;
1598         u32 mask;
1599
1600         gpio = chip->base + offset;
1601         bank = get_gpio_bank(gpio);
1602         reg = bank->base;
1603         mask = 1 << get_gpio_index(gpio);
1604
1605         if (gpio_is_input(bank, mask))
1606                 return _get_gpio_datain(bank, gpio);
1607         else
1608                 return _get_gpio_dataout(bank, gpio);
1609 }
1610
1611 static int gpio_output(struct gpio_chip *chip, unsigned offset, int value)
1612 {
1613         struct gpio_bank *bank;
1614         unsigned long flags;
1615
1616         bank = container_of(chip, struct gpio_bank, chip);
1617         spin_lock_irqsave(&bank->lock, flags);
1618         _set_gpio_dataout(bank, offset, value);
1619         _set_gpio_direction(bank, offset, 0);
1620         spin_unlock_irqrestore(&bank->lock, flags);
1621         return 0;
1622 }
1623
1624 static void gpio_set(struct gpio_chip *chip, unsigned offset, int value)
1625 {
1626         struct gpio_bank *bank;
1627         unsigned long flags;
1628
1629         bank = container_of(chip, struct gpio_bank, chip);
1630         spin_lock_irqsave(&bank->lock, flags);
1631         _set_gpio_dataout(bank, offset, value);
1632         spin_unlock_irqrestore(&bank->lock, flags);
1633 }
1634
1635 static int gpio_2irq(struct gpio_chip *chip, unsigned offset)
1636 {
1637         struct gpio_bank *bank;
1638
1639         bank = container_of(chip, struct gpio_bank, chip);
1640         return bank->virtual_irq_start + offset;
1641 }
1642
1643 /*---------------------------------------------------------------------*/
1644
1645 static int initialized;
1646 #if defined(CONFIG_ARCH_OMAP1) || defined(CONFIG_ARCH_OMAP2)
1647 static struct clk * gpio_ick;
1648 #endif
1649
1650 #if defined(CONFIG_ARCH_OMAP2)
1651 static struct clk * gpio_fck;
1652 #endif
1653
1654 #if defined(CONFIG_ARCH_OMAP2430)
1655 static struct clk * gpio5_ick;
1656 static struct clk * gpio5_fck;
1657 #endif
1658
1659 #if defined(CONFIG_ARCH_OMAP3) || defined(CONFIG_ARCH_OMAP4)
1660 static struct clk *gpio_iclks[OMAP34XX_NR_GPIOS];
1661 #endif
1662
1663 static void __init omap_gpio_show_rev(void)
1664 {
1665         u32 rev;
1666
1667         if (cpu_is_omap16xx())
1668                 rev = __raw_readw(gpio_bank[1].base + OMAP1610_GPIO_REVISION);
1669         else if (cpu_is_omap24xx() || cpu_is_omap34xx())
1670                 rev = __raw_readl(gpio_bank[0].base + OMAP24XX_GPIO_REVISION);
1671         else if (cpu_is_omap44xx())
1672                 rev = __raw_readl(gpio_bank[0].base + OMAP4_GPIO_REVISION);
1673         else
1674                 return;
1675
1676         printk(KERN_INFO "OMAP GPIO hardware version %d.%d\n",
1677                 (rev >> 4) & 0x0f, rev & 0x0f);
1678 }
1679
1680 /* This lock class tells lockdep that GPIO irqs are in a different
1681  * category than their parents, so it won't report false recursion.
1682  */
1683 static struct lock_class_key gpio_lock_class;
1684
1685 static int __init _omap_gpio_init(void)
1686 {
1687         int i;
1688         int gpio = 0;
1689         struct gpio_bank *bank;
1690         int bank_size = SZ_8K;  /* Module 4KB + L4 4KB except on omap1 */
1691         char clk_name[11];
1692
1693         initialized = 1;
1694
1695 #if defined(CONFIG_ARCH_OMAP1)
1696         if (cpu_is_omap15xx()) {
1697                 gpio_ick = clk_get(NULL, "arm_gpio_ck");
1698                 if (IS_ERR(gpio_ick))
1699                         printk("Could not get arm_gpio_ck\n");
1700                 else
1701                         clk_enable(gpio_ick);
1702         }
1703 #endif
1704 #if defined(CONFIG_ARCH_OMAP2)
1705         if (cpu_class_is_omap2()) {
1706                 gpio_ick = clk_get(NULL, "gpios_ick");
1707                 if (IS_ERR(gpio_ick))
1708                         printk("Could not get gpios_ick\n");
1709                 else
1710                         clk_enable(gpio_ick);
1711                 gpio_fck = clk_get(NULL, "gpios_fck");
1712                 if (IS_ERR(gpio_fck))
1713                         printk("Could not get gpios_fck\n");
1714                 else
1715                         clk_enable(gpio_fck);
1716
1717                 /*
1718                  * On 2430 & 3430 GPIO 5 uses CORE L4 ICLK
1719                  */
1720 #if defined(CONFIG_ARCH_OMAP2430)
1721                 if (cpu_is_omap2430()) {
1722                         gpio5_ick = clk_get(NULL, "gpio5_ick");
1723                         if (IS_ERR(gpio5_ick))
1724                                 printk("Could not get gpio5_ick\n");
1725                         else
1726                                 clk_enable(gpio5_ick);
1727                         gpio5_fck = clk_get(NULL, "gpio5_fck");
1728                         if (IS_ERR(gpio5_fck))
1729                                 printk("Could not get gpio5_fck\n");
1730                         else
1731                                 clk_enable(gpio5_fck);
1732                 }
1733 #endif
1734         }
1735 #endif
1736
1737 #if defined(CONFIG_ARCH_OMAP3) || defined(CONFIG_ARCH_OMAP4)
1738         if (cpu_is_omap34xx() || cpu_is_omap44xx()) {
1739                 for (i = 0; i < OMAP34XX_NR_GPIOS; i++) {
1740                         sprintf(clk_name, "gpio%d_ick", i + 1);
1741                         gpio_iclks[i] = clk_get(NULL, clk_name);
1742                         if (IS_ERR(gpio_iclks[i]))
1743                                 printk(KERN_ERR "Could not get %s\n", clk_name);
1744                         else
1745                                 clk_enable(gpio_iclks[i]);
1746                 }
1747         }
1748 #endif
1749
1750
1751 #ifdef CONFIG_ARCH_OMAP15XX
1752         if (cpu_is_omap15xx()) {
1753                 gpio_bank_count = 2;
1754                 gpio_bank = gpio_bank_1510;
1755                 bank_size = SZ_2K;
1756         }
1757 #endif
1758 #if defined(CONFIG_ARCH_OMAP16XX)
1759         if (cpu_is_omap16xx()) {
1760                 gpio_bank_count = 5;
1761                 gpio_bank = gpio_bank_1610;
1762                 bank_size = SZ_2K;
1763         }
1764 #endif
1765 #if defined(CONFIG_ARCH_OMAP730) || defined(CONFIG_ARCH_OMAP850)
1766         if (cpu_is_omap7xx()) {
1767                 gpio_bank_count = 7;
1768                 gpio_bank = gpio_bank_7xx;
1769                 bank_size = SZ_2K;
1770         }
1771 #endif
1772 #ifdef CONFIG_ARCH_OMAP2
1773         if (cpu_is_omap242x()) {
1774                 gpio_bank_count = 4;
1775                 gpio_bank = gpio_bank_242x;
1776         }
1777         if (cpu_is_omap243x()) {
1778                 gpio_bank_count = 5;
1779                 gpio_bank = gpio_bank_243x;
1780         }
1781 #endif
1782 #ifdef CONFIG_ARCH_OMAP3
1783         if (cpu_is_omap34xx()) {
1784                 gpio_bank_count = OMAP34XX_NR_GPIOS;
1785                 gpio_bank = gpio_bank_34xx;
1786         }
1787 #endif
1788 #ifdef CONFIG_ARCH_OMAP4
1789         if (cpu_is_omap44xx()) {
1790                 gpio_bank_count = OMAP34XX_NR_GPIOS;
1791                 gpio_bank = gpio_bank_44xx;
1792         }
1793 #endif
1794         for (i = 0; i < gpio_bank_count; i++) {
1795                 int j, gpio_count = 16;
1796
1797                 bank = &gpio_bank[i];
1798                 spin_lock_init(&bank->lock);
1799
1800                 /* Static mapping, never released */
1801                 bank->base = ioremap(bank->pbase, bank_size);
1802                 if (!bank->base) {
1803                         printk(KERN_ERR "Could not ioremap gpio bank%i\n", i);
1804                         continue;
1805                 }
1806
1807                 if (bank_is_mpuio(bank))
1808                         __raw_writew(0xffff, bank->base + OMAP_MPUIO_GPIO_MASKIT);
1809                 if (cpu_is_omap15xx() && bank->method == METHOD_GPIO_1510) {
1810                         __raw_writew(0xffff, bank->base + OMAP1510_GPIO_INT_MASK);
1811                         __raw_writew(0x0000, bank->base + OMAP1510_GPIO_INT_STATUS);
1812                 }
1813                 if (cpu_is_omap16xx() && bank->method == METHOD_GPIO_1610) {
1814                         __raw_writew(0x0000, bank->base + OMAP1610_GPIO_IRQENABLE1);
1815                         __raw_writew(0xffff, bank->base + OMAP1610_GPIO_IRQSTATUS1);
1816                         __raw_writew(0x0014, bank->base + OMAP1610_GPIO_SYSCONFIG);
1817                 }
1818                 if (cpu_is_omap7xx() && bank->method == METHOD_GPIO_7XX) {
1819                         __raw_writel(0xffffffff, bank->base + OMAP7XX_GPIO_INT_MASK);
1820                         __raw_writel(0x00000000, bank->base + OMAP7XX_GPIO_INT_STATUS);
1821
1822                         gpio_count = 32; /* 7xx has 32-bit GPIOs */
1823                 }
1824
1825 #ifdef CONFIG_ARCH_OMAP2PLUS
1826                 if ((bank->method == METHOD_GPIO_24XX) ||
1827                                 (bank->method == METHOD_GPIO_44XX)) {
1828                         static const u32 non_wakeup_gpios[] = {
1829                                 0xe203ffc0, 0x08700040
1830                         };
1831
1832                         if (cpu_is_omap44xx()) {
1833                                 __raw_writel(0xffffffff, bank->base +
1834                                                 OMAP4_GPIO_IRQSTATUSCLR0);
1835                                 __raw_writew(0x0015, bank->base +
1836                                                 OMAP4_GPIO_SYSCONFIG);
1837                                 __raw_writel(0x00000000, bank->base +
1838                                                  OMAP4_GPIO_DEBOUNCENABLE);
1839                                 /*
1840                                  * Initialize interface clock ungated,
1841                                  * module enabled
1842                                  */
1843                                 __raw_writel(0, bank->base + OMAP4_GPIO_CTRL);
1844                         } else {
1845                                 __raw_writel(0x00000000, bank->base +
1846                                                 OMAP24XX_GPIO_IRQENABLE1);
1847                                 __raw_writel(0xffffffff, bank->base +
1848                                                 OMAP24XX_GPIO_IRQSTATUS1);
1849                                 __raw_writew(0x0015, bank->base +
1850                                                 OMAP24XX_GPIO_SYSCONFIG);
1851                                 __raw_writel(0x00000000, bank->base +
1852                                                 OMAP24XX_GPIO_DEBOUNCE_EN);
1853
1854                                 /*
1855                                  * Initialize interface clock ungated,
1856                                  * module enabled
1857                                  */
1858                                 __raw_writel(0, bank->base +
1859                                                 OMAP24XX_GPIO_CTRL);
1860                         }
1861                         if (cpu_is_omap24xx() &&
1862                             i < ARRAY_SIZE(non_wakeup_gpios))
1863                                 bank->non_wakeup_gpios = non_wakeup_gpios[i];
1864                         gpio_count = 32;
1865                 }
1866 #endif
1867
1868                 bank->mod_usage = 0;
1869                 /* REVISIT eventually switch from OMAP-specific gpio structs
1870                  * over to the generic ones
1871                  */
1872                 bank->chip.request = omap_gpio_request;
1873                 bank->chip.free = omap_gpio_free;
1874                 bank->chip.direction_input = gpio_input;
1875                 bank->chip.get = gpio_get;
1876                 bank->chip.direction_output = gpio_output;
1877                 bank->chip.set = gpio_set;
1878                 bank->chip.to_irq = gpio_2irq;
1879                 if (bank_is_mpuio(bank)) {
1880                         bank->chip.label = "mpuio";
1881 #ifdef CONFIG_ARCH_OMAP16XX
1882                         bank->chip.dev = &omap_mpuio_device.dev;
1883 #endif
1884                         bank->chip.base = OMAP_MPUIO(0);
1885                 } else {
1886                         bank->chip.label = "gpio";
1887                         bank->chip.base = gpio;
1888                         gpio += gpio_count;
1889                 }
1890                 bank->chip.ngpio = gpio_count;
1891
1892                 gpiochip_add(&bank->chip);
1893
1894                 for (j = bank->virtual_irq_start;
1895                      j < bank->virtual_irq_start + gpio_count; j++) {
1896                         lockdep_set_class(&irq_desc[j].lock, &gpio_lock_class);
1897                         set_irq_chip_data(j, bank);
1898                         if (bank_is_mpuio(bank))
1899                                 set_irq_chip(j, &mpuio_irq_chip);
1900                         else
1901                                 set_irq_chip(j, &gpio_irq_chip);
1902                         set_irq_handler(j, handle_simple_irq);
1903                         set_irq_flags(j, IRQF_VALID);
1904                 }
1905                 set_irq_chained_handler(bank->irq, gpio_irq_handler);
1906                 set_irq_data(bank->irq, bank);
1907
1908                 if (cpu_is_omap34xx() || cpu_is_omap44xx()) {
1909                         sprintf(clk_name, "gpio%d_dbck", i + 1);
1910                         bank->dbck = clk_get(NULL, clk_name);
1911                         if (IS_ERR(bank->dbck))
1912                                 printk(KERN_ERR "Could not get %s\n", clk_name);
1913                 }
1914         }
1915
1916         /* Enable system clock for GPIO module.
1917          * The CAM_CLK_CTRL *is* really the right place. */
1918         if (cpu_is_omap16xx())
1919                 omap_writel(omap_readl(ULPD_CAM_CLK_CTRL) | 0x04, ULPD_CAM_CLK_CTRL);
1920
1921         /* Enable autoidle for the OCP interface */
1922         if (cpu_is_omap24xx())
1923                 omap_writel(1 << 0, 0x48019010);
1924         if (cpu_is_omap34xx())
1925                 omap_writel(1 << 0, 0x48306814);
1926
1927         omap_gpio_show_rev();
1928
1929         return 0;
1930 }
1931
1932 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP2PLUS)
1933 static int omap_gpio_suspend(struct sys_device *dev, pm_message_t mesg)
1934 {
1935         int i;
1936
1937         if (!cpu_class_is_omap2() && !cpu_is_omap16xx())
1938                 return 0;
1939
1940         for (i = 0; i < gpio_bank_count; i++) {
1941                 struct gpio_bank *bank = &gpio_bank[i];
1942                 void __iomem *wake_status;
1943                 void __iomem *wake_clear;
1944                 void __iomem *wake_set;
1945                 unsigned long flags;
1946
1947                 switch (bank->method) {
1948 #ifdef CONFIG_ARCH_OMAP16XX
1949                 case METHOD_GPIO_1610:
1950                         wake_status = bank->base + OMAP1610_GPIO_WAKEUPENABLE;
1951                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1952                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
1953                         break;
1954 #endif
1955 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
1956                 case METHOD_GPIO_24XX:
1957                         wake_status = bank->base + OMAP24XX_GPIO_WAKE_EN;
1958                         wake_clear = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
1959                         wake_set = bank->base + OMAP24XX_GPIO_SETWKUENA;
1960                         break;
1961 #endif
1962 #ifdef CONFIG_ARCH_OMAP4
1963                 case METHOD_GPIO_44XX:
1964                         wake_status = bank->base + OMAP4_GPIO_IRQWAKEN0;
1965                         wake_clear = bank->base + OMAP4_GPIO_IRQWAKEN0;
1966                         wake_set = bank->base + OMAP4_GPIO_IRQWAKEN0;
1967                         break;
1968 #endif
1969                 default:
1970                         continue;
1971                 }
1972
1973                 spin_lock_irqsave(&bank->lock, flags);
1974                 bank->saved_wakeup = __raw_readl(wake_status);
1975                 __raw_writel(0xffffffff, wake_clear);
1976                 __raw_writel(bank->suspend_wakeup, wake_set);
1977                 spin_unlock_irqrestore(&bank->lock, flags);
1978         }
1979
1980         return 0;
1981 }
1982
1983 static int omap_gpio_resume(struct sys_device *dev)
1984 {
1985         int i;
1986
1987         if (!cpu_class_is_omap2() && !cpu_is_omap16xx())
1988                 return 0;
1989
1990         for (i = 0; i < gpio_bank_count; i++) {
1991                 struct gpio_bank *bank = &gpio_bank[i];
1992                 void __iomem *wake_clear;
1993                 void __iomem *wake_set;
1994                 unsigned long flags;
1995
1996                 switch (bank->method) {
1997 #ifdef CONFIG_ARCH_OMAP16XX
1998                 case METHOD_GPIO_1610:
1999                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
2000                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
2001                         break;
2002 #endif
2003 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
2004                 case METHOD_GPIO_24XX:
2005                         wake_clear = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
2006                         wake_set = bank->base + OMAP24XX_GPIO_SETWKUENA;
2007                         break;
2008 #endif
2009 #ifdef CONFIG_ARCH_OMAP4
2010                 case METHOD_GPIO_44XX:
2011                         wake_clear = bank->base + OMAP4_GPIO_IRQWAKEN0;
2012                         wake_set = bank->base + OMAP4_GPIO_IRQWAKEN0;
2013                         break;
2014 #endif
2015                 default:
2016                         continue;
2017                 }
2018
2019                 spin_lock_irqsave(&bank->lock, flags);
2020                 __raw_writel(0xffffffff, wake_clear);
2021                 __raw_writel(bank->saved_wakeup, wake_set);
2022                 spin_unlock_irqrestore(&bank->lock, flags);
2023         }
2024
2025         return 0;
2026 }
2027
2028 static struct sysdev_class omap_gpio_sysclass = {
2029         .name           = "gpio",
2030         .suspend        = omap_gpio_suspend,
2031         .resume         = omap_gpio_resume,
2032 };
2033
2034 static struct sys_device omap_gpio_device = {
2035         .id             = 0,
2036         .cls            = &omap_gpio_sysclass,
2037 };
2038
2039 #endif
2040
2041 #ifdef CONFIG_ARCH_OMAP2PLUS
2042
2043 static int workaround_enabled;
2044
2045 void omap2_gpio_prepare_for_idle(int power_state)
2046 {
2047         int i, c = 0;
2048         int min = 0;
2049
2050         if (cpu_is_omap34xx())
2051                 min = 1;
2052
2053         for (i = min; i < gpio_bank_count; i++) {
2054                 struct gpio_bank *bank = &gpio_bank[i];
2055                 u32 l1, l2;
2056
2057                 if (bank->dbck_enable_mask)
2058                         clk_disable(bank->dbck);
2059
2060                 if (power_state > PWRDM_POWER_OFF)
2061                         continue;
2062
2063                 /* If going to OFF, remove triggering for all
2064                  * non-wakeup GPIOs.  Otherwise spurious IRQs will be
2065                  * generated.  See OMAP2420 Errata item 1.101. */
2066                 if (!(bank->enabled_non_wakeup_gpios))
2067                         continue;
2068
2069                 if (cpu_is_omap24xx() || cpu_is_omap34xx()) {
2070                         bank->saved_datain = __raw_readl(bank->base +
2071                                         OMAP24XX_GPIO_DATAIN);
2072                         l1 = __raw_readl(bank->base +
2073                                         OMAP24XX_GPIO_FALLINGDETECT);
2074                         l2 = __raw_readl(bank->base +
2075                                         OMAP24XX_GPIO_RISINGDETECT);
2076                 }
2077
2078                 if (cpu_is_omap44xx()) {
2079                         bank->saved_datain = __raw_readl(bank->base +
2080                                                 OMAP4_GPIO_DATAIN);
2081                         l1 = __raw_readl(bank->base +
2082                                                 OMAP4_GPIO_FALLINGDETECT);
2083                         l2 = __raw_readl(bank->base +
2084                                                 OMAP4_GPIO_RISINGDETECT);
2085                 }
2086
2087                 bank->saved_fallingdetect = l1;
2088                 bank->saved_risingdetect = l2;
2089                 l1 &= ~bank->enabled_non_wakeup_gpios;
2090                 l2 &= ~bank->enabled_non_wakeup_gpios;
2091
2092                 if (cpu_is_omap24xx() || cpu_is_omap34xx()) {
2093                         __raw_writel(l1, bank->base +
2094                                         OMAP24XX_GPIO_FALLINGDETECT);
2095                         __raw_writel(l2, bank->base +
2096                                         OMAP24XX_GPIO_RISINGDETECT);
2097                 }
2098
2099                 if (cpu_is_omap44xx()) {
2100                         __raw_writel(l1, bank->base + OMAP4_GPIO_FALLINGDETECT);
2101                         __raw_writel(l2, bank->base + OMAP4_GPIO_RISINGDETECT);
2102                 }
2103
2104                 c++;
2105         }
2106         if (!c) {
2107                 workaround_enabled = 0;
2108                 return;
2109         }
2110         workaround_enabled = 1;
2111 }
2112
2113 void omap2_gpio_resume_after_idle(void)
2114 {
2115         int i;
2116         int min = 0;
2117
2118         if (cpu_is_omap34xx())
2119                 min = 1;
2120         for (i = min; i < gpio_bank_count; i++) {
2121                 struct gpio_bank *bank = &gpio_bank[i];
2122                 u32 l, gen, gen0, gen1;
2123
2124                 if (bank->dbck_enable_mask)
2125                         clk_enable(bank->dbck);
2126
2127                 if (!workaround_enabled)
2128                         continue;
2129
2130                 if (!(bank->enabled_non_wakeup_gpios))
2131                         continue;
2132
2133                 if (cpu_is_omap24xx() || cpu_is_omap34xx()) {
2134                         __raw_writel(bank->saved_fallingdetect,
2135                                  bank->base + OMAP24XX_GPIO_FALLINGDETECT);
2136                         __raw_writel(bank->saved_risingdetect,
2137                                  bank->base + OMAP24XX_GPIO_RISINGDETECT);
2138                         l = __raw_readl(bank->base + OMAP24XX_GPIO_DATAIN);
2139                 }
2140
2141                 if (cpu_is_omap44xx()) {
2142                         __raw_writel(bank->saved_fallingdetect,
2143                                  bank->base + OMAP4_GPIO_FALLINGDETECT);
2144                         __raw_writel(bank->saved_risingdetect,
2145                                  bank->base + OMAP4_GPIO_RISINGDETECT);
2146                         l = __raw_readl(bank->base + OMAP4_GPIO_DATAIN);
2147                 }
2148
2149                 /* Check if any of the non-wakeup interrupt GPIOs have changed
2150                  * state.  If so, generate an IRQ by software.  This is
2151                  * horribly racy, but it's the best we can do to work around
2152                  * this silicon bug. */
2153                 l ^= bank->saved_datain;
2154                 l &= bank->enabled_non_wakeup_gpios;
2155
2156                 /*
2157                  * No need to generate IRQs for the rising edge for gpio IRQs
2158                  * configured with falling edge only; and vice versa.
2159                  */
2160                 gen0 = l & bank->saved_fallingdetect;
2161                 gen0 &= bank->saved_datain;
2162
2163                 gen1 = l & bank->saved_risingdetect;
2164                 gen1 &= ~(bank->saved_datain);
2165
2166                 /* FIXME: Consider GPIO IRQs with level detections properly! */
2167                 gen = l & (~(bank->saved_fallingdetect) &
2168                                 ~(bank->saved_risingdetect));
2169                 /* Consider all GPIO IRQs needed to be updated */
2170                 gen |= gen0 | gen1;
2171
2172                 if (gen) {
2173                         u32 old0, old1;
2174
2175                         if (cpu_is_omap24xx() || cpu_is_omap34xx()) {
2176                                 old0 = __raw_readl(bank->base +
2177                                         OMAP24XX_GPIO_LEVELDETECT0);
2178                                 old1 = __raw_readl(bank->base +
2179                                         OMAP24XX_GPIO_LEVELDETECT1);
2180                                 __raw_writel(old0 | gen, bank->base +
2181                                         OMAP24XX_GPIO_LEVELDETECT0);
2182                                 __raw_writel(old1 | gen, bank->base +
2183                                         OMAP24XX_GPIO_LEVELDETECT1);
2184                                 __raw_writel(old0, bank->base +
2185                                         OMAP24XX_GPIO_LEVELDETECT0);
2186                                 __raw_writel(old1, bank->base +
2187                                         OMAP24XX_GPIO_LEVELDETECT1);
2188                         }
2189
2190                         if (cpu_is_omap44xx()) {
2191                                 old0 = __raw_readl(bank->base +
2192                                                 OMAP4_GPIO_LEVELDETECT0);
2193                                 old1 = __raw_readl(bank->base +
2194                                                 OMAP4_GPIO_LEVELDETECT1);
2195                                 __raw_writel(old0 | l, bank->base +
2196                                                 OMAP4_GPIO_LEVELDETECT0);
2197                                 __raw_writel(old1 | l, bank->base +
2198                                                 OMAP4_GPIO_LEVELDETECT1);
2199                                 __raw_writel(old0, bank->base +
2200                                                 OMAP4_GPIO_LEVELDETECT0);
2201                                 __raw_writel(old1, bank->base +
2202                                                 OMAP4_GPIO_LEVELDETECT1);
2203                         }
2204                 }
2205         }
2206
2207 }
2208
2209 #endif
2210
2211 #ifdef CONFIG_ARCH_OMAP3
2212 /* save the registers of bank 2-6 */
2213 void omap_gpio_save_context(void)
2214 {
2215         int i;
2216
2217         /* saving banks from 2-6 only since GPIO1 is in WKUP */
2218         for (i = 1; i < gpio_bank_count; i++) {
2219                 struct gpio_bank *bank = &gpio_bank[i];
2220                 gpio_context[i].sysconfig =
2221                         __raw_readl(bank->base + OMAP24XX_GPIO_SYSCONFIG);
2222                 gpio_context[i].irqenable1 =
2223                         __raw_readl(bank->base + OMAP24XX_GPIO_IRQENABLE1);
2224                 gpio_context[i].irqenable2 =
2225                         __raw_readl(bank->base + OMAP24XX_GPIO_IRQENABLE2);
2226                 gpio_context[i].wake_en =
2227                         __raw_readl(bank->base + OMAP24XX_GPIO_WAKE_EN);
2228                 gpio_context[i].ctrl =
2229                         __raw_readl(bank->base + OMAP24XX_GPIO_CTRL);
2230                 gpio_context[i].oe =
2231                         __raw_readl(bank->base + OMAP24XX_GPIO_OE);
2232                 gpio_context[i].leveldetect0 =
2233                         __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT0);
2234                 gpio_context[i].leveldetect1 =
2235                         __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT1);
2236                 gpio_context[i].risingdetect =
2237                         __raw_readl(bank->base + OMAP24XX_GPIO_RISINGDETECT);
2238                 gpio_context[i].fallingdetect =
2239                         __raw_readl(bank->base + OMAP24XX_GPIO_FALLINGDETECT);
2240                 gpio_context[i].dataout =
2241                         __raw_readl(bank->base + OMAP24XX_GPIO_DATAOUT);
2242         }
2243 }
2244
2245 /* restore the required registers of bank 2-6 */
2246 void omap_gpio_restore_context(void)
2247 {
2248         int i;
2249
2250         for (i = 1; i < gpio_bank_count; i++) {
2251                 struct gpio_bank *bank = &gpio_bank[i];
2252                 __raw_writel(gpio_context[i].sysconfig,
2253                                 bank->base + OMAP24XX_GPIO_SYSCONFIG);
2254                 __raw_writel(gpio_context[i].irqenable1,
2255                                 bank->base + OMAP24XX_GPIO_IRQENABLE1);
2256                 __raw_writel(gpio_context[i].irqenable2,
2257                                 bank->base + OMAP24XX_GPIO_IRQENABLE2);
2258                 __raw_writel(gpio_context[i].wake_en,
2259                                 bank->base + OMAP24XX_GPIO_WAKE_EN);
2260                 __raw_writel(gpio_context[i].ctrl,
2261                                 bank->base + OMAP24XX_GPIO_CTRL);
2262                 __raw_writel(gpio_context[i].oe,
2263                                 bank->base + OMAP24XX_GPIO_OE);
2264                 __raw_writel(gpio_context[i].leveldetect0,
2265                                 bank->base + OMAP24XX_GPIO_LEVELDETECT0);
2266                 __raw_writel(gpio_context[i].leveldetect1,
2267                                 bank->base + OMAP24XX_GPIO_LEVELDETECT1);
2268                 __raw_writel(gpio_context[i].risingdetect,
2269                                 bank->base + OMAP24XX_GPIO_RISINGDETECT);
2270                 __raw_writel(gpio_context[i].fallingdetect,
2271                                 bank->base + OMAP24XX_GPIO_FALLINGDETECT);
2272                 __raw_writel(gpio_context[i].dataout,
2273                                 bank->base + OMAP24XX_GPIO_DATAOUT);
2274         }
2275 }
2276 #endif
2277
2278 /*
2279  * This may get called early from board specific init
2280  * for boards that have interrupts routed via FPGA.
2281  */
2282 int __init omap_gpio_init(void)
2283 {
2284         if (!initialized)
2285                 return _omap_gpio_init();
2286         else
2287                 return 0;
2288 }
2289
2290 static int __init omap_gpio_sysinit(void)
2291 {
2292         int ret = 0;
2293
2294         if (!initialized)
2295                 ret = _omap_gpio_init();
2296
2297         mpuio_init();
2298
2299 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP2PLUS)
2300         if (cpu_is_omap16xx() || cpu_class_is_omap2()) {
2301                 if (ret == 0) {
2302                         ret = sysdev_class_register(&omap_gpio_sysclass);
2303                         if (ret == 0)
2304                                 ret = sysdev_register(&omap_gpio_device);
2305                 }
2306         }
2307 #endif
2308
2309         return ret;
2310 }
2311
2312 arch_initcall(omap_gpio_sysinit);