arch/arm/mach-s5p64x0/gpio.c

   1 /* linux/arch/arm/mach-s5p64x0/gpio.c
   2  *
   3  * Copyright (c) 2009-2010 Samsung Electronics Co., Ltd.
   4  *              http://www.samsung.com
   5  *
   6  * S5P64X0 - GPIOlib support
   7  *
   8  * This program is free software; you can redistribute it and/or modify
   9  * it under the terms of the GNU General Public License version 2 as
  10  * published by the Free Software Foundation.
  11 */
  12
  13 #include <linux/kernel.h>
  14 #include <linux/irq.h>
  15 #include <linux/io.h>
  16 #include <linux/gpio.h>
  17
  18 #include <mach/map.h>
  19 #include <mach/regs-gpio.h>
  20
  21 #include <plat/gpio-core.h>
  22 #include <plat/gpio-cfg.h>
  23 #include <plat/gpio-cfg-helpers.h>
  24
  25 /* To be implemented S5P6450 GPIO */
  26
  27 /*
  28  * S5P6440 GPIO bank summary:
  29  *
  30  * Bank GPIOs   Style   SlpCon  ExtInt Group
  31  * A    6       4Bit    Yes     1
  32  * B    7       4Bit    Yes     1
  33  * C    8       4Bit    Yes     2
  34  * F    2       2Bit    Yes     4 [1]
  35  * G    7       4Bit    Yes     5
  36  * H    10      4Bit[2] Yes     6
  37  * I    16      2Bit    Yes     None
  38  * J    12      2Bit    Yes     None
  39  * N    16      2Bit    No      IRQ_EINT
  40  * P    8       2Bit    Yes     8
  41  * R    15      4Bit[2] Yes     8
  42  *
  43  * [1] BANKF pins 14,15 do not form part of the external interrupt sources
  44  * [2] BANK has two control registers, GPxCON0 and GPxCON1
  45  */
  46
  47 static int s5p64x0_gpiolib_rbank_4bit2_input(struct gpio_chip *chip,
  48                                              unsigned int offset)
  49 {
  50         struct s3c_gpio_chip *ourchip = to_s3c_gpio(chip);
  51         void __iomem *base = ourchip->base;
  52         void __iomem *regcon = base;
  53         unsigned long con;
  54         unsigned long flags;
  55
  56         switch (offset) {
  57         case 6:
  58                 offset += 1;
  59         case 0:
  60         case 1:
  61         case 2:
  62         case 3:
  63         case 4:
  64         case 5:
  65                 regcon -= 4;
  66                 break;
  67         default:
  68                 offset -= 7;
  69                 break;
  70         }
  71
  72         s3c_gpio_lock(ourchip, flags);
  73
  74         con = __raw_readl(regcon);
  75         con &= ~(0xf << con_4bit_shift(offset));
  76         __raw_writel(con, regcon);
  77
  78         s3c_gpio_unlock(ourchip, flags);
  79
  80         return 0;
  81 }
  82
  83 static int s5p64x0_gpiolib_rbank_4bit2_output(struct gpio_chip *chip,
  84                                               unsigned int offset, int value)
  85 {
  86         struct s3c_gpio_chip *ourchip = to_s3c_gpio(chip);
  87         void __iomem *base = ourchip->base;
  88         void __iomem *regcon = base;
  89         unsigned long con;
  90         unsigned long dat;
  91         unsigned long flags;
  92         unsigned con_offset  = offset;
  93
  94         switch (con_offset) {
  95         case 6:
  96                 con_offset += 1;
  97         case 0:
  98         case 1:
  99         case 2:
 100         case 3:
 101         case 4:
 102         case 5:
 103                 regcon -= 4;
 104                 break;
 105         default:
 106                 con_offset -= 7;
 107                 break;
 108         }
 109
 110         s3c_gpio_lock(ourchip, flags);
 111
 112         con = __raw_readl(regcon);
 113         con &= ~(0xf << con_4bit_shift(con_offset));
 114         con |= 0x1 << con_4bit_shift(con_offset);
 115
 116         dat = __raw_readl(base + GPIODAT_OFF);
 117         if (value)
 118                 dat |= 1 << offset;
 119         else
 120                 dat &= ~(1 << offset);
 121
 122         __raw_writel(con, regcon);
 123         __raw_writel(dat, base + GPIODAT_OFF);
 124
 125         s3c_gpio_unlock(ourchip, flags);
 126
 127         return 0;
 128 }
 129
 130 int s5p64x0_gpio_setcfg_4bit_rbank(struct s3c_gpio_chip *chip,
 131                                    unsigned int off, unsigned int cfg)
 132 {
 133         void __iomem *reg = chip->base;
 134         unsigned int shift;
 135         unsigned long flags;
 136         u32 con;
 137
 138         switch (off) {
 139         case 0:
 140         case 1:
 141         case 2:
 142         case 3:
 143         case 4:
 144         case 5:
 145                 shift = (off & 7) * 4;
 146                 reg -= 4;
 147                 break;
 148         case 6:
 149                 shift = ((off + 1) & 7) * 4;
 150                 reg -= 4;
 151         default:
 152                 shift = ((off + 1) & 7) * 4;
 153                 break;
 154         }
 155
 156         if (s3c_gpio_is_cfg_special(cfg)) {
 157                 cfg &= 0xf;
 158                 cfg <<= shift;
 159         }
 160
 161         s3c_gpio_lock(chip, flags);
 162
 163         con = __raw_readl(reg);
 164         con &= ~(0xf << shift);
 165         con |= cfg;
 166         __raw_writel(con, reg);
 167
 168         s3c_gpio_unlock(chip, flags);
 169
 170         return 0;
 171 }
 172
 173 static struct s3c_gpio_cfg s5p64x0_gpio_cfgs[] = {
 174         {
 175                 .cfg_eint       = 0,
 176         }, {
 177                 .cfg_eint       = 7,
 178         }, {
 179                 .cfg_eint       = 3,
 180                 .set_config     = s5p64x0_gpio_setcfg_4bit_rbank,
 181         }, {
 182                 .cfg_eint       = 0,
 183                 .set_config     = s3c_gpio_setcfg_s3c24xx,
 184                 .get_config     = s3c_gpio_getcfg_s3c24xx,
 185         }, {
 186                 .cfg_eint       = 2,
 187                 .set_config     = s3c_gpio_setcfg_s3c24xx,
 188                 .get_config     = s3c_gpio_getcfg_s3c24xx,
 189         }, {
 190                 .cfg_eint       = 3,
 191                 .set_config     = s3c_gpio_setcfg_s3c24xx,
 192                 .get_config     = s3c_gpio_getcfg_s3c24xx,
 193         },
 194 };
 195
 196 static struct s3c_gpio_chip s5p6440_gpio_4bit[] = {
 197         {
 198                 .base   = S5P6440_GPA_BASE,
 199                 .config = &s5p64x0_gpio_cfgs[1],
 200                 .chip   = {
 201                         .base   = S5P6440_GPA(0),
 202                         .ngpio  = S5P6440_GPIO_A_NR,
 203                         .label  = "GPA",
 204                 },
 205         }, {
 206                 .base   = S5P6440_GPB_BASE,
 207                 .config = &s5p64x0_gpio_cfgs[1],
 208                 .chip   = {
 209                         .base   = S5P6440_GPB(0),
 210                         .ngpio  = S5P6440_GPIO_B_NR,
 211                         .label  = "GPB",
 212                 },
 213         }, {
 214                 .base   = S5P6440_GPC_BASE,
 215                 .config = &s5p64x0_gpio_cfgs[1],
 216                 .chip   = {
 217                         .base   = S5P6440_GPC(0),
 218                         .ngpio  = S5P6440_GPIO_C_NR,
 219                         .label  = "GPC",
 220                 },
 221         }, {
 222                 .base   = S5P6440_GPG_BASE,
 223                 .config = &s5p64x0_gpio_cfgs[1],
 224                 .chip   = {
 225                         .base   = S5P6440_GPG(0),
 226                         .ngpio  = S5P6440_GPIO_G_NR,
 227                         .label  = "GPG",
 228                 },
 229         },
 230 };
 231
 232 static struct s3c_gpio_chip s5p6440_gpio_4bit2[] = {
 233         {
 234                 .base   = S5P6440_GPH_BASE + 0x4,
 235                 .config = &s5p64x0_gpio_cfgs[1],
 236                 .chip   = {
 237                         .base   = S5P6440_GPH(0),
 238                         .ngpio  = S5P6440_GPIO_H_NR,
 239                         .label  = "GPH",
 240                 },
 241         },
 242 };
 243
 244 static struct s3c_gpio_chip s5p6440_gpio_rbank_4bit2[] = {
 245         {
 246                 .base   = S5P6440_GPR_BASE + 0x4,
 247                 .config = &s5p64x0_gpio_cfgs[2],
 248                 .chip   = {
 249                         .base   = S5P6440_GPR(0),
 250                         .ngpio  = S5P6440_GPIO_R_NR,
 251                         .label  = "GPR",
 252                 },
 253         },
 254 };
 255
 256 static struct s3c_gpio_chip s5p6440_gpio_2bit[] = {
 257         {
 258                 .base   = S5P6440_GPF_BASE,
 259                 .config = &s5p64x0_gpio_cfgs[5],
 260                 .chip   = {
 261                         .base   = S5P6440_GPF(0),
 262                         .ngpio  = S5P6440_GPIO_F_NR,
 263                         .label  = "GPF",
 264                 },
 265         }, {
 266                 .base   = S5P6440_GPI_BASE,
 267                 .config = &s5p64x0_gpio_cfgs[3],
 268                 .chip   = {
 269                         .base   = S5P6440_GPI(0),
 270                         .ngpio  = S5P6440_GPIO_I_NR,
 271                         .label  = "GPI",
 272                 },
 273         }, {
 274                 .base   = S5P6440_GPJ_BASE,
 275                 .config = &s5p64x0_gpio_cfgs[3],
 276                 .chip   = {
 277                         .base   = S5P6440_GPJ(0),
 278                         .ngpio  = S5P6440_GPIO_J_NR,
 279                         .label  = "GPJ",
 280                 },
 281         }, {
 282                 .base   = S5P6440_GPN_BASE,
 283                 .config = &s5p64x0_gpio_cfgs[4],
 284                 .chip   = {
 285                         .base   = S5P6440_GPN(0),
 286                         .ngpio  = S5P6440_GPIO_N_NR,
 287                         .label  = "GPN",
 288                 },
 289         }, {
 290                 .base   = S5P6440_GPP_BASE,
 291                 .config = &s5p64x0_gpio_cfgs[5],
 292                 .chip   = {
 293                         .base   = S5P6440_GPP(0),
 294                         .ngpio  = S5P6440_GPIO_P_NR,
 295                         .label  = "GPP",
 296                 },
 297         },
 298 };
 299
 300 void __init s5p64x0_gpiolib_set_cfg(struct s3c_gpio_cfg *chipcfg, int nr_chips)
 301 {
 302         for (; nr_chips > 0; nr_chips--, chipcfg++) {
 303                 if (!chipcfg->set_config)
 304                         chipcfg->set_config     = s3c_gpio_setcfg_s3c64xx_4bit;
 305                 if (!chipcfg->get_config)
 306                         chipcfg->get_config     = s3c_gpio_getcfg_s3c64xx_4bit;
 307                 if (!chipcfg->set_pull)
 308                         chipcfg->set_pull       = s3c_gpio_setpull_updown;
 309                 if (!chipcfg->get_pull)
 310                         chipcfg->get_pull       = s3c_gpio_getpull_updown;
 311         }
 312 }
 313
 314 static void __init s5p64x0_gpio_add_rbank_4bit2(struct s3c_gpio_chip *chip,
 315                                                 int nr_chips)
 316 {
 317         for (; nr_chips > 0; nr_chips--, chip++) {
 318                 chip->chip.direction_input = s5p64x0_gpiolib_rbank_4bit2_input;
 319                 chip->chip.direction_output =
 320                                         s5p64x0_gpiolib_rbank_4bit2_output;
 321                 s3c_gpiolib_add(chip);
 322         }
 323 }
 324
 325 static int __init s5p6440_gpiolib_init(void)
 326 {
 327         struct s3c_gpio_chip *chips = s5p6440_gpio_2bit;
 328         int nr_chips = ARRAY_SIZE(s5p6440_gpio_2bit);
 329
 330         s5p64x0_gpiolib_set_cfg(s5p64x0_gpio_cfgs,
 331                                 ARRAY_SIZE(s5p64x0_gpio_cfgs));
 332
 333         for (; nr_chips > 0; nr_chips--, chips++)
 334                 s3c_gpiolib_add(chips);
 335
 336         samsung_gpiolib_add_4bit_chips(s5p6440_gpio_4bit,
 337                                 ARRAY_SIZE(s5p6440_gpio_4bit));
 338
 339         samsung_gpiolib_add_4bit2_chips(s5p6440_gpio_4bit2,
 340                                 ARRAY_SIZE(s5p6440_gpio_4bit2));
 341
 342         s5p64x0_gpio_add_rbank_4bit2(s5p6440_gpio_rbank_4bit2,
 343                                 ARRAY_SIZE(s5p6440_gpio_rbank_4bit2));
 344
 345         return 0;
 346 }
 347 arch_initcall(s5p6440_gpiolib_init);