arch/arm/mach-omap2/omap-smp.c

   1 /*
   2  * OMAP4 SMP source file. It contains platform specific fucntions
   3  * needed for the linux smp kernel.
   4  *
   5  * Copyright (C) 2009 Texas Instruments, Inc.
   6  *
   7  * Author:
   8  *      Santosh Shilimkar <santosh.shilimkar@ti.com>
   9  *
  10  * Platform file needed for the OMAP4 SMP. This file is based on arm
  11  * realview smp platform.
  12  * * Copyright (c) 2002 ARM Limited.
  13  *
  14  * This program is free software; you can redistribute it and/or modify
  15  * it under the terms of the GNU General Public License version 2 as
  16  * published by the Free Software Foundation.
  17  */
  18 #include <linux/init.h>
  19 #include <linux/device.h>
  20 #include <linux/smp.h>
  21 #include <linux/io.h>
  22
  23 #include <asm/cacheflush.h>
  24 #include <asm/smp_scu.h>
  25 #include <mach/hardware.h>
  26 #include <mach/omap4-common.h>
  27
  28 /* SCU base address */
  29 static void __iomem *scu_base;
  30
  31 static DEFINE_SPINLOCK(boot_lock);
  32
  33 void __cpuinit platform_secondary_init(unsigned int cpu)
  34 {
  35         trace_hardirqs_off();
  36
  37         /*
  38          * If any interrupts are already enabled for the primary
  39          * core (e.g. timer irq), then they will not have been enabled
  40          * for us: do so
  41          */
  42         gic_cpu_init(0, gic_cpu_base_addr);
  43
  44         /*
  45          * Synchronise with the boot thread.
  46          */
  47         spin_lock(&boot_lock);
  48         spin_unlock(&boot_lock);
  49 }
  50
  51 int __cpuinit boot_secondary(unsigned int cpu, struct task_struct *idle)
  52 {
  53         /*
  54          * Set synchronisation state between this boot processor
  55          * and the secondary one
  56          */
  57         spin_lock(&boot_lock);
  58
  59         /*
  60          * Update the AuxCoreBoot0 with boot state for secondary core.
  61          * omap_secondary_startup() routine will hold the secondary core till
  62          * the AuxCoreBoot1 register is updated with cpu state
  63          * A barrier is added to ensure that write buffer is drained
  64          */
  65         omap_modify_auxcoreboot0(0x200, 0xfffffdff);
  66         flush_cache_all();
  67         smp_wmb();
  68         smp_cross_call(cpumask_of(cpu), 1);
  69
  70         /*
  71          * Now the secondary core is starting up let it run its
  72          * calibrations, then wait for it to finish
  73          */
  74         spin_unlock(&boot_lock);
  75
  76         return 0;
  77 }
  78
  79 static void __init wakeup_secondary(void)
  80 {
  81         /*
  82          * Write the address of secondary startup routine into the
  83          * AuxCoreBoot1 where ROM code will jump and start executing
  84          * on secondary core once out of WFE
  85          * A barrier is added to ensure that write buffer is drained
  86          */
  87         omap_auxcoreboot_addr(virt_to_phys(omap_secondary_startup));
  88         smp_wmb();
  89
  90         /*
  91          * Send a 'sev' to wake the secondary core from WFE.
  92          * Drain the outstanding writes to memory
  93          */
  94         dsb_sev();
  95         mb();
  96 }
  97
  98 /*
  99  * Initialise the CPU possible map early - this describes the CPUs
 100  * which may be present or become present in the system.
 101  */
 102 void __init smp_init_cpus(void)
 103 {
 104         unsigned int i, ncores;
 105
 106         /* Never released */
 107         scu_base = ioremap(OMAP44XX_SCU_BASE, SZ_256);
 108         BUG_ON(!scu_base);
 109
 110         ncores = scu_get_core_count(scu_base);
 111
 112         /* sanity check */
 113         if (ncores > NR_CPUS) {
 114                 printk(KERN_WARNING
 115                        "OMAP4: no. of cores (%d) greater than configured "
 116                        "maximum of %d - clipping\n",
 117                        ncores, NR_CPUS);
 118                 ncores = NR_CPUS;
 119         }
 120
 121         for (i = 0; i < ncores; i++)
 122                 set_cpu_possible(i, true);
 123 }
 124
 125 void __init platform_smp_prepare_cpus(unsigned int max_cpus)
 126 {
 127         int i;
 128
 129         /*
 130          * Initialise the present map, which describes the set of CPUs
 131          * actually populated at the present time.
 132          */
 133         for (i = 0; i < max_cpus; i++)
 134                 set_cpu_present(i, true);
 135
 136         /*
 137          * Initialise the SCU and wake up the secondary core using
 138          * wakeup_secondary().
 139          */
 140         scu_enable(scu_base);
 141         wakeup_secondary();
 142 }