arch/arm/mach-mx5/mm.c

   1 /*
   2  * Copyright 2008-2010 Freescale Semiconductor, Inc. All Rights Reserved.
   3  *
   4  * The code contained herein is licensed under the GNU General Public
   5  * License.  You may obtain a copy of the GNU General Public License
   6  * Version 2 or later at the following locations:
   7  *
   8  * http://www.opensource.org/licenses/gpl-license.html
   9  * http://www.gnu.org/copyleft/gpl.html
  10  *
  11  * Create static mapping between physical to virtual memory.
  12  */
  13
  14 #include <linux/mm.h>
  15 #include <linux/init.h>
  16
  17 #include <asm/mach/map.h>
  18
  19 #include <mach/hardware.h>
  20 #include <mach/common.h>
  21 #include <mach/devices-common.h>
  22 #include <mach/iomux-v3.h>
  23
  24 /*
  25  * Define the MX50 memory map.
  26  */
  27 static struct map_desc mx50_io_desc[] __initdata = {
  28         imx_map_entry(MX50, TZIC, MT_DEVICE),
  29         imx_map_entry(MX50, SPBA0, MT_DEVICE),
  30         imx_map_entry(MX50, AIPS1, MT_DEVICE),
  31         imx_map_entry(MX50, AIPS2, MT_DEVICE),
  32 };
  33
  34 /*
  35  * Define the MX51 memory map.
  36  */
  37 static struct map_desc mx51_io_desc[] __initdata = {
  38         imx_map_entry(MX51, IRAM, MT_DEVICE),
  39         imx_map_entry(MX51, AIPS1, MT_DEVICE),
  40         imx_map_entry(MX51, SPBA0, MT_DEVICE),
  41         imx_map_entry(MX51, AIPS2, MT_DEVICE),
  42 };
  43
  44 /*
  45  * Define the MX53 memory map.
  46  */
  47 static struct map_desc mx53_io_desc[] __initdata = {
  48         imx_map_entry(MX53, AIPS1, MT_DEVICE),
  49         imx_map_entry(MX53, SPBA0, MT_DEVICE),
  50         imx_map_entry(MX53, AIPS2, MT_DEVICE),
  51 };
  52
  53 /*
  54  * This function initializes the memory map. It is called during the
  55  * system startup to create static physical to virtual memory mappings
  56  * for the IO modules.
  57  */
  58 void __init mx50_map_io(void)
  59 {
  60         iotable_init(mx50_io_desc, ARRAY_SIZE(mx50_io_desc));
  61 }
  62
  63 void __init mx51_map_io(void)
  64 {
  65         iotable_init(mx51_io_desc, ARRAY_SIZE(mx51_io_desc));
  66 }
  67
  68 void __init mx53_map_io(void)
  69 {
  70         iotable_init(mx53_io_desc, ARRAY_SIZE(mx53_io_desc));
  71 }
  72
  73 void __init imx50_init_early(void)
  74 {
  75         mxc_set_cpu_type(MXC_CPU_MX50);
  76         mxc_iomux_v3_init(MX50_IO_ADDRESS(MX50_IOMUXC_BASE_ADDR));
  77         mxc_arch_reset_init(MX50_IO_ADDRESS(MX50_WDOG_BASE_ADDR));
  78 }
  79
  80 void __init imx51_init_early(void)
  81 {
  82         mxc_set_cpu_type(MXC_CPU_MX51);
  83         mxc_iomux_v3_init(MX51_IO_ADDRESS(MX51_IOMUXC_BASE_ADDR));
  84         mxc_arch_reset_init(MX51_IO_ADDRESS(MX51_WDOG1_BASE_ADDR));
  85 }
  86
  87 void __init imx53_init_early(void)
  88 {
  89         mxc_set_cpu_type(MXC_CPU_MX53);
  90         mxc_iomux_v3_init(MX53_IO_ADDRESS(MX53_IOMUXC_BASE_ADDR));
  91         mxc_arch_reset_init(MX53_IO_ADDRESS(MX53_WDOG1_BASE_ADDR));
  92 }
  93
  94 void __init mx50_init_irq(void)
  95 {
  96         tzic_init_irq(MX50_IO_ADDRESS(MX50_TZIC_BASE_ADDR));
  97 }
  98
  99 void __init mx51_init_irq(void)
 100 {
 101         unsigned long tzic_addr;
 102         void __iomem *tzic_virt;
 103
 104         if (mx51_revision() < IMX_CHIP_REVISION_2_0)
 105                 tzic_addr = MX51_TZIC_BASE_ADDR_TO1;
 106         else
 107                 tzic_addr = MX51_TZIC_BASE_ADDR;
 108
 109         tzic_virt = ioremap(tzic_addr, SZ_16K);
 110         if (!tzic_virt)
 111                 panic("unable to map TZIC interrupt controller\n");
 112
 113         tzic_init_irq(tzic_virt);
 114 }
 115
 116 void __init mx53_init_irq(void)
 117 {
 118         unsigned long tzic_addr;
 119         void __iomem *tzic_virt;
 120
 121         tzic_addr = MX53_TZIC_BASE_ADDR;
 122
 123         tzic_virt = ioremap(tzic_addr, SZ_16K);
 124         if (!tzic_virt)
 125                 panic("unable to map TZIC interrupt controller\n");
 126
 127         tzic_init_irq(tzic_virt);
 128 }
 129
 130 static struct sdma_script_start_addrs imx51_sdma_script __initdata = {
 131         .ap_2_ap_addr = 642,
 132         .uart_2_mcu_addr = 817,
 133         .mcu_2_app_addr = 747,
 134         .mcu_2_shp_addr = 961,
 135         .ata_2_mcu_addr = 1473,
 136         .mcu_2_ata_addr = 1392,
 137         .app_2_per_addr = 1033,
 138         .app_2_mcu_addr = 683,
 139         .shp_2_per_addr = 1251,
 140         .shp_2_mcu_addr = 892,
 141 };
 142
 143 static struct sdma_platform_data imx51_sdma_pdata __initdata = {
 144         .fw_name = "sdma-imx51.bin",
 145         .script_addrs = &imx51_sdma_script,
 146 };
 147
 148 static struct sdma_script_start_addrs imx53_sdma_script __initdata = {
 149         .ap_2_ap_addr = 642,
 150         .app_2_mcu_addr = 683,
 151         .mcu_2_app_addr = 747,
 152         .uart_2_mcu_addr = 817,
 153         .shp_2_mcu_addr = 891,
 154         .mcu_2_shp_addr = 960,
 155         .uartsh_2_mcu_addr = 1032,
 156         .spdif_2_mcu_addr = 1100,
 157         .mcu_2_spdif_addr = 1134,
 158         .firi_2_mcu_addr = 1193,
 159         .mcu_2_firi_addr = 1290,
 160 };
 161
 162 static struct sdma_platform_data imx53_sdma_pdata __initdata = {
 163         .fw_name = "sdma-imx53.bin",
 164         .script_addrs = &imx53_sdma_script,
 165 };
 166
 167 void __init imx50_soc_init(void)
 168 {
 169         /* i.mx50 has the i.mx31 type gpio */
 170         mxc_register_gpio("imx31-gpio", 0, MX50_GPIO1_BASE_ADDR, SZ_16K, MX50_INT_GPIO1_LOW, MX50_INT_GPIO1_HIGH);
 171         mxc_register_gpio("imx31-gpio", 1, MX50_GPIO2_BASE_ADDR, SZ_16K, MX50_INT_GPIO2_LOW, MX50_INT_GPIO2_HIGH);
 172         mxc_register_gpio("imx31-gpio", 2, MX50_GPIO3_BASE_ADDR, SZ_16K, MX50_INT_GPIO3_LOW, MX50_INT_GPIO3_HIGH);
 173         mxc_register_gpio("imx31-gpio", 3, MX50_GPIO4_BASE_ADDR, SZ_16K, MX50_INT_GPIO4_LOW, MX50_INT_GPIO4_HIGH);
 174         mxc_register_gpio("imx31-gpio", 4, MX50_GPIO5_BASE_ADDR, SZ_16K, MX50_INT_GPIO5_LOW, MX50_INT_GPIO5_HIGH);
 175         mxc_register_gpio("imx31-gpio", 5, MX50_GPIO6_BASE_ADDR, SZ_16K, MX50_INT_GPIO6_LOW, MX50_INT_GPIO6_HIGH);
 176 }
 177
 178 void __init imx51_soc_init(void)
 179 {
 180         /* i.mx51 has the i.mx31 type gpio */
 181         mxc_register_gpio("imx31-gpio", 0, MX51_GPIO1_BASE_ADDR, SZ_16K, MX51_MXC_INT_GPIO1_LOW, MX51_MXC_INT_GPIO1_HIGH);
 182         mxc_register_gpio("imx31-gpio", 1, MX51_GPIO2_BASE_ADDR, SZ_16K, MX51_MXC_INT_GPIO2_LOW, MX51_MXC_INT_GPIO2_HIGH);
 183         mxc_register_gpio("imx31-gpio", 2, MX51_GPIO3_BASE_ADDR, SZ_16K, MX51_MXC_INT_GPIO3_LOW, MX51_MXC_INT_GPIO3_HIGH);
 184         mxc_register_gpio("imx31-gpio", 3, MX51_GPIO4_BASE_ADDR, SZ_16K, MX51_MXC_INT_GPIO4_LOW, MX51_MXC_INT_GPIO4_HIGH);
 185
 186         /* i.mx51 has the i.mx35 type sdma */
 187         imx_add_imx_sdma("imx35-sdma", MX51_SDMA_BASE_ADDR, MX51_INT_SDMA, &imx51_sdma_pdata);
 188 }
 189
 190 void __init imx53_soc_init(void)
 191 {
 192         /* i.mx53 has the i.mx31 type gpio */
 193         mxc_register_gpio("imx31-gpio", 0, MX53_GPIO1_BASE_ADDR, SZ_16K, MX53_INT_GPIO1_LOW, MX53_INT_GPIO1_HIGH);
 194         mxc_register_gpio("imx31-gpio", 1, MX53_GPIO2_BASE_ADDR, SZ_16K, MX53_INT_GPIO2_LOW, MX53_INT_GPIO2_HIGH);
 195         mxc_register_gpio("imx31-gpio", 2, MX53_GPIO3_BASE_ADDR, SZ_16K, MX53_INT_GPIO3_LOW, MX53_INT_GPIO3_HIGH);
 196         mxc_register_gpio("imx31-gpio", 3, MX53_GPIO4_BASE_ADDR, SZ_16K, MX53_INT_GPIO4_LOW, MX53_INT_GPIO4_HIGH);
 197         mxc_register_gpio("imx31-gpio", 4, MX53_GPIO5_BASE_ADDR, SZ_16K, MX53_INT_GPIO5_LOW, MX53_INT_GPIO5_HIGH);
 198         mxc_register_gpio("imx31-gpio", 5, MX53_GPIO6_BASE_ADDR, SZ_16K, MX53_INT_GPIO6_LOW, MX53_INT_GPIO6_HIGH);
 199         mxc_register_gpio("imx31-gpio", 6, MX53_GPIO7_BASE_ADDR, SZ_16K, MX53_INT_GPIO7_LOW, MX53_INT_GPIO7_HIGH);
 200
 201         /* i.mx53 has the i.mx35 type sdma */
 202         imx_add_imx_sdma("imx35-sdma", MX53_SDMA_BASE_ADDR, MX53_INT_SDMA, &imx53_sdma_pdata);
 203 }