arch/arm/include/asm/system.h

   1 #ifndef __ASM_ARM_SYSTEM_H
   2 #define __ASM_ARM_SYSTEM_H
   3
   4 #ifdef __KERNEL__
   5
   6 #define CPU_ARCH_UNKNOWN        0
   7 #define CPU_ARCH_ARMv3          1
   8 #define CPU_ARCH_ARMv4          2
   9 #define CPU_ARCH_ARMv4T         3
  10 #define CPU_ARCH_ARMv5          4
  11 #define CPU_ARCH_ARMv5T         5
  12 #define CPU_ARCH_ARMv5TE        6
  13 #define CPU_ARCH_ARMv5TEJ       7
  14 #define CPU_ARCH_ARMv6          8
  15 #define CPU_ARCH_ARMv7          9
  16
  17 /*
  18  * CR1 bits (CP#15 CR1)
  19  */
  20 #define CR_M    (1 << 0)        /* MMU enable                           */
  21 #define CR_A    (1 << 1)        /* Alignment abort enable               */
  22 #define CR_C    (1 << 2)        /* Dcache enable                        */
  23 #define CR_W    (1 << 3)        /* Write buffer enable                  */
  24 #define CR_P    (1 << 4)        /* 32-bit exception handler             */
  25 #define CR_D    (1 << 5)        /* 32-bit data address range            */
  26 #define CR_L    (1 << 6)        /* Implementation defined               */
  27 #define CR_B    (1 << 7)        /* Big endian                           */
  28 #define CR_S    (1 << 8)        /* System MMU protection                */
  29 #define CR_R    (1 << 9)        /* ROM MMU protection                   */
  30 #define CR_F    (1 << 10)       /* Implementation defined               */
  31 #define CR_Z    (1 << 11)       /* Implementation defined               */
  32 #define CR_I    (1 << 12)       /* Icache enable                        */
  33 #define CR_V    (1 << 13)       /* Vectors relocated to 0xffff0000      */
  34 #define CR_RR   (1 << 14)       /* Round Robin cache replacement        */
  35 #define CR_L4   (1 << 15)       /* LDR pc can set T bit                 */
  36 #define CR_DT   (1 << 16)
  37 #define CR_IT   (1 << 18)
  38 #define CR_ST   (1 << 19)
  39 #define CR_FI   (1 << 21)       /* Fast interrupt (lower latency mode)  */
  40 #define CR_U    (1 << 22)       /* Unaligned access operation           */
  41 #define CR_XP   (1 << 23)       /* Extended page tables                 */
  42 #define CR_VE   (1 << 24)       /* Vectored interrupts                  */
  43 #define CR_EE   (1 << 25)       /* Exception (Big) Endian               */
  44 #define CR_TRE  (1 << 28)       /* TEX remap enable                     */
  45 #define CR_AFE  (1 << 29)       /* Access flag enable                   */
  46 #define CR_TE   (1 << 30)       /* Thumb exception enable               */
  47
  48 /*
  49  * This is used to ensure the compiler did actually allocate the register we
  50  * asked it for some inline assembly sequences.  Apparently we can't trust
  51  * the compiler from one version to another so a bit of paranoia won't hurt.
  52  * This string is meant to be concatenated with the inline asm string and
  53  * will cause compilation to stop on mismatch.
  54  * (for details, see gcc PR 15089)
  55  */
  56 #define __asmeq(x, y)  ".ifnc " x "," y " ; .err ; .endif\n\t"
  57
  58 #ifndef __ASSEMBLY__
  59
  60 #include <linux/linkage.h>
  61 #include <linux/irqflags.h>
  62
  63 #include <asm/outercache.h>
  64
  65 #define __exception     __attribute__((section(".exception.text")))
  66
  67 struct thread_info;
  68 struct task_struct;
  69
  70 /* information about the system we're running on */
  71 extern unsigned int system_rev;
  72 extern unsigned int system_serial_low;
  73 extern unsigned int system_serial_high;
  74 extern unsigned int mem_fclk_21285;
  75
  76 struct pt_regs;
  77
  78 void die(const char *msg, struct pt_regs *regs, int err);
  79
  80 struct siginfo;
  81 void arm_notify_die(const char *str, struct pt_regs *regs, struct siginfo *info,
  82                 unsigned long err, unsigned long trap);
  83
  84 void hook_fault_code(int nr, int (*fn)(unsigned long, unsigned int,
  85                                        struct pt_regs *),
  86                      int sig, int code, const char *name);
  87
  88 void hook_ifault_code(int nr, int (*fn)(unsigned long, unsigned int,
  89                                        struct pt_regs *),
  90                      int sig, int code, const char *name);
  91
  92 #define xchg(ptr,x) \
  93         ((__typeof__(*(ptr)))__xchg((unsigned long)(x),(ptr),sizeof(*(ptr))))
  94
  95 extern asmlinkage void __backtrace(void);
  96 extern asmlinkage void c_backtrace(unsigned long fp, int pmode);
  97
  98 struct mm_struct;
  99 extern void show_pte(struct mm_struct *mm, unsigned long addr);
 100 extern void __show_regs(struct pt_regs *);
 101
 102 extern int cpu_architecture(void);
 103 extern void cpu_init(void);
 104
 105 void arm_machine_restart(char mode, const char *cmd);
 106 extern void (*arm_pm_restart)(char str, const char *cmd);
 107
 108 #define UDBG_UNDEFINED  (1 << 0)
 109 #define UDBG_SYSCALL    (1 << 1)
 110 #define UDBG_BADABORT   (1 << 2)
 111 #define UDBG_SEGV       (1 << 3)
 112 #define UDBG_BUS        (1 << 4)
 113
 114 extern unsigned int user_debug;
 115
 116 #if __LINUX_ARM_ARCH__ >= 4
 117 #define vectors_high()  (cr_alignment & CR_V)
 118 #else
 119 #define vectors_high()  (0)
 120 #endif
 121
 122 #if __LINUX_ARM_ARCH__ >= 7
 123 #define isb() __asm__ __volatile__ ("isb" : : : "memory")
 124 #define dsb() __asm__ __volatile__ ("dsb" : : : "memory")
 125 #define dmb() __asm__ __volatile__ ("dmb" : : : "memory")
 126 #elif defined(CONFIG_CPU_XSC3) || __LINUX_ARM_ARCH__ == 6
 127 #define isb() __asm__ __volatile__ ("mcr p15, 0, %0, c7, c5, 4" \
 128                                     : : "r" (0) : "memory")
 129 #define dsb() __asm__ __volatile__ ("mcr p15, 0, %0, c7, c10, 4" \
 130                                     : : "r" (0) : "memory")
 131 #define dmb() __asm__ __volatile__ ("mcr p15, 0, %0, c7, c10, 5" \
 132                                     : : "r" (0) : "memory")
 133 #elif defined(CONFIG_CPU_FA526)
 134 #define isb() __asm__ __volatile__ ("mcr p15, 0, %0, c7, c5, 4" \
 135                                     : : "r" (0) : "memory")
 136 #define dsb() __asm__ __volatile__ ("mcr p15, 0, %0, c7, c10, 4" \
 137                                     : : "r" (0) : "memory")
 138 #define dmb() __asm__ __volatile__ ("" : : : "memory")
 139 #else
 140 #define isb() __asm__ __volatile__ ("" : : : "memory")
 141 #define dsb() __asm__ __volatile__ ("mcr p15, 0, %0, c7, c10, 4" \
 142                                     : : "r" (0) : "memory")
 143 #define dmb() __asm__ __volatile__ ("" : : : "memory")
 144 #endif
 145
 146 #ifdef CONFIG_ARCH_HAS_BARRIERS
 147 #include <mach/barriers.h>
 148 #elif defined(CONFIG_ARM_DMA_MEM_BUFFERABLE) || defined(CONFIG_SMP)
 149 #define mb()            do { dsb(); outer_sync(); } while (0)
 150 #define rmb()           dmb()
 151 #define wmb()           mb()
 152 #else
 153 #include <asm/memory.h>
 154 #define mb()    do { if (arch_is_coherent()) dmb(); else barrier(); } while (0)
 155 #define rmb()   do { if (arch_is_coherent()) dmb(); else barrier(); } while (0)
 156 #define wmb()   do { if (arch_is_coherent()) dmb(); else barrier(); } while (0)
 157 #endif
 158
 159 #ifndef CONFIG_SMP
 160 #define smp_mb()        barrier()
 161 #define smp_rmb()       barrier()
 162 #define smp_wmb()       barrier()
 163 #else
 164 #define smp_mb()        dmb()
 165 #define smp_rmb()       dmb()
 166 #define smp_wmb()       dmb()
 167 #endif
 168
 169 #define read_barrier_depends()          do { } while(0)
 170 #define smp_read_barrier_depends()      do { } while(0)
 171
 172 #define set_mb(var, value)      do { var = value; smp_mb(); } while (0)
 173 #define nop() __asm__ __volatile__("mov\tr0,r0\t@ nop\n\t");
 174
 175 extern unsigned long cr_no_alignment;   /* defined in entry-armv.S */
 176 extern unsigned long cr_alignment;      /* defined in entry-armv.S */
 177
 178 static inline unsigned int get_cr(void)
 179 {
 180         unsigned int val;
 181         asm("mrc p15, 0, %0, c1, c0, 0  @ get CR" : "=r" (val) : : "cc");
 182         return val;
 183 }
 184
 185 static inline void set_cr(unsigned int val)
 186 {
 187         asm volatile("mcr p15, 0, %0, c1, c0, 0 @ set CR"
 188           : : "r" (val) : "cc");
 189         isb();
 190 }
 191
 192 #ifndef CONFIG_SMP
 193 extern void adjust_cr(unsigned long mask, unsigned long set);
 194 #endif
 195
 196 #define CPACC_FULL(n)           (3 << (n * 2))
 197 #define CPACC_SVC(n)            (1 << (n * 2))
 198 #define CPACC_DISABLE(n)        (0 << (n * 2))
 199
 200 static inline unsigned int get_copro_access(void)
 201 {
 202         unsigned int val;
 203         asm("mrc p15, 0, %0, c1, c0, 2 @ get copro access"
 204           : "=r" (val) : : "cc");
 205         return val;
 206 }
 207
 208 static inline void set_copro_access(unsigned int val)
 209 {
 210         asm volatile("mcr p15, 0, %0, c1, c0, 2 @ set copro access"
 211           : : "r" (val) : "cc");
 212         isb();
 213 }
 214
 215 /*
 216  * switch_mm() may do a full cache flush over the context switch,
 217  * so enable interrupts over the context switch to avoid high
 218  * latency.
 219  */
 220 #define __ARCH_WANT_INTERRUPTS_ON_CTXSW
 221
 222 /*
 223  * switch_to(prev, next) should switch from task `prev' to `next'
 224  * `prev' will never be the same as `next'.  schedule() itself
 225  * contains the memory barrier to tell GCC not to cache `current'.
 226  */
 227 extern struct task_struct *__switch_to(struct task_struct *, struct thread_info *, struct thread_info *);
 228
 229 #define switch_to(prev,next,last)                                       \
 230 do {                                                                    \
 231         last = __switch_to(prev,task_thread_info(prev), task_thread_info(next));        \
 232 } while (0)
 233
 234 #if defined(CONFIG_CPU_SA1100) || defined(CONFIG_CPU_SA110)
 235 /*
 236  * On the StrongARM, "swp" is terminally broken since it bypasses the
 237  * cache totally.  This means that the cache becomes inconsistent, and,
 238  * since we use normal loads/stores as well, this is really bad.
 239  * Typically, this causes oopsen in filp_close, but could have other,
 240  * more disasterous effects.  There are two work-arounds:
 241  *  1. Disable interrupts and emulate the atomic swap
 242  *  2. Clean the cache, perform atomic swap, flush the cache
 243  *
 244  * We choose (1) since its the "easiest" to achieve here and is not
 245  * dependent on the processor type.
 246  *
 247  * NOTE that this solution won't work on an SMP system, so explcitly
 248  * forbid it here.
 249  */
 250 #define swp_is_buggy
 251 #endif
 252
 253 static inline unsigned long __xchg(unsigned long x, volatile void *ptr, int size)
 254 {
 255         extern void __bad_xchg(volatile void *, int);
 256         unsigned long ret;
 257 #ifdef swp_is_buggy
 258         unsigned long flags;
 259 #endif
 260 #if __LINUX_ARM_ARCH__ >= 6
 261         unsigned int tmp;
 262 #endif
 263
 264         smp_mb();
 265
 266         switch (size) {
 267 #if __LINUX_ARM_ARCH__ >= 6
 268         case 1:
 269                 asm volatile("@ __xchg1\n"
 270                 "1:     ldrexb  %0, [%3]\n"
 271                 "       strexb  %1, %2, [%3]\n"
 272                 "       teq     %1, #0\n"
 273                 "       bne     1b"
 274                         : "=&r" (ret), "=&r" (tmp)
 275                         : "r" (x), "r" (ptr)
 276                         : "memory", "cc");
 277                 break;
 278         case 4:
 279                 asm volatile("@ __xchg4\n"
 280                 "1:     ldrex   %0, [%3]\n"
 281                 "       strex   %1, %2, [%3]\n"
 282                 "       teq     %1, #0\n"
 283                 "       bne     1b"
 284                         : "=&r" (ret), "=&r" (tmp)
 285                         : "r" (x), "r" (ptr)
 286                         : "memory", "cc");
 287                 break;
 288 #elif defined(swp_is_buggy)
 289 #ifdef CONFIG_SMP
 290 #error SMP is not supported on this platform
 291 #endif
 292         case 1:
 293                 raw_local_irq_save(flags);
 294                 ret = *(volatile unsigned char *)ptr;
 295                 *(volatile unsigned char *)ptr = x;
 296                 raw_local_irq_restore(flags);
 297                 break;
 298
 299         case 4:
 300                 raw_local_irq_save(flags);
 301                 ret = *(volatile unsigned long *)ptr;
 302                 *(volatile unsigned long *)ptr = x;
 303                 raw_local_irq_restore(flags);
 304                 break;
 305 #else
 306         case 1:
 307                 asm volatile("@ __xchg1\n"
 308                 "       swpb    %0, %1, [%2]"
 309                         : "=&r" (ret)
 310                         : "r" (x), "r" (ptr)
 311                         : "memory", "cc");
 312                 break;
 313         case 4:
 314                 asm volatile("@ __xchg4\n"
 315                 "       swp     %0, %1, [%2]"
 316                         : "=&r" (ret)
 317                         : "r" (x), "r" (ptr)
 318                         : "memory", "cc");
 319                 break;
 320 #endif
 321         default:
 322                 __bad_xchg(ptr, size), ret = 0;
 323                 break;
 324         }
 325         smp_mb();
 326
 327         return ret;
 328 }
 329
 330 extern void disable_hlt(void);
 331 extern void enable_hlt(void);
 332
 333 void cpu_idle_wait(void);
 334
 335 #include <asm-generic/cmpxchg-local.h>
 336
 337 #if __LINUX_ARM_ARCH__ < 6
 338
 339 #ifdef CONFIG_SMP
 340 #error "SMP is not supported on this platform"
 341 #endif
 342
 343 /*
 344  * cmpxchg_local and cmpxchg64_local are atomic wrt current CPU. Always make
 345  * them available.
 346  */
 347 #define cmpxchg_local(ptr, o, n)                                               \
 348         ((__typeof__(*(ptr)))__cmpxchg_local_generic((ptr), (unsigned long)(o),\
 349                         (unsigned long)(n), sizeof(*(ptr))))
 350 #define cmpxchg64_local(ptr, o, n) __cmpxchg64_local_generic((ptr), (o), (n))
 351
 352 #ifndef CONFIG_SMP
 353 #include <asm-generic/cmpxchg.h>
 354 #endif
 355
 356 #else   /* __LINUX_ARM_ARCH__ >= 6 */
 357
 358 extern void __bad_cmpxchg(volatile void *ptr, int size);
 359
 360 /*
 361  * cmpxchg only support 32-bits operands on ARMv6.
 362  */
 363
 364 static inline unsigned long __cmpxchg(volatile void *ptr, unsigned long old,
 365                                       unsigned long new, int size)
 366 {
 367         unsigned long oldval, res;
 368
 369         switch (size) {
 370 #ifdef CONFIG_CPU_32v6K
 371         case 1:
 372                 do {
 373                         asm volatile("@ __cmpxchg1\n"
 374                         "       ldrexb  %1, [%2]\n"
 375                         "       mov     %0, #0\n"
 376                         "       teq     %1, %3\n"
 377                         "       strexbeq %0, %4, [%2]\n"
 378                                 : "=&r" (res), "=&r" (oldval)
 379                                 : "r" (ptr), "Ir" (old), "r" (new)
 380                                 : "memory", "cc");
 381                 } while (res);
 382                 break;
 383         case 2:
 384                 do {
 385                         asm volatile("@ __cmpxchg1\n"
 386                         "       ldrexh  %1, [%2]\n"
 387                         "       mov     %0, #0\n"
 388                         "       teq     %1, %3\n"
 389                         "       strexheq %0, %4, [%2]\n"
 390                                 : "=&r" (res), "=&r" (oldval)
 391                                 : "r" (ptr), "Ir" (old), "r" (new)
 392                                 : "memory", "cc");
 393                 } while (res);
 394                 break;
 395 #endif /* CONFIG_CPU_32v6K */
 396         case 4:
 397                 do {
 398                         asm volatile("@ __cmpxchg4\n"
 399                         "       ldrex   %1, [%2]\n"
 400                         "       mov     %0, #0\n"
 401                         "       teq     %1, %3\n"
 402                         "       strexeq %0, %4, [%2]\n"
 403                                 : "=&r" (res), "=&r" (oldval)
 404                                 : "r" (ptr), "Ir" (old), "r" (new)
 405                                 : "memory", "cc");
 406                 } while (res);
 407                 break;
 408         default:
 409                 __bad_cmpxchg(ptr, size);
 410                 oldval = 0;
 411         }
 412
 413         return oldval;
 414 }
 415
 416 static inline unsigned long __cmpxchg_mb(volatile void *ptr, unsigned long old,
 417                                          unsigned long new, int size)
 418 {
 419         unsigned long ret;
 420
 421         smp_mb();
 422         ret = __cmpxchg(ptr, old, new, size);
 423         smp_mb();
 424
 425         return ret;
 426 }
 427
 428 #define cmpxchg(ptr,o,n)                                                \
 429         ((__typeof__(*(ptr)))__cmpxchg_mb((ptr),                        \
 430                                           (unsigned long)(o),           \
 431                                           (unsigned long)(n),           \
 432                                           sizeof(*(ptr))))
 433
 434 static inline unsigned long __cmpxchg_local(volatile void *ptr,
 435                                             unsigned long old,
 436                                             unsigned long new, int size)
 437 {
 438         unsigned long ret;
 439
 440         switch (size) {
 441 #ifndef CONFIG_CPU_32v6K
 442         case 1:
 443         case 2:
 444                 ret = __cmpxchg_local_generic(ptr, old, new, size);
 445                 break;
 446 #endif  /* !CONFIG_CPU_32v6K */
 447         default:
 448                 ret = __cmpxchg(ptr, old, new, size);
 449         }
 450
 451         return ret;
 452 }
 453
 454 #define cmpxchg_local(ptr,o,n)                                          \
 455         ((__typeof__(*(ptr)))__cmpxchg_local((ptr),                     \
 456                                        (unsigned long)(o),              \
 457                                        (unsigned long)(n),              \
 458                                        sizeof(*(ptr))))
 459
 460 #ifdef CONFIG_CPU_32v6K
 461
 462 /*
 463  * Note : ARMv7-M (currently unsupported by Linux) does not support
 464  * ldrexd/strexd. If ARMv7-M is ever supported by the Linux kernel, it should
 465  * not be allowed to use __cmpxchg64.
 466  */
 467 static inline unsigned long long __cmpxchg64(volatile void *ptr,
 468                                              unsigned long long old,
 469                                              unsigned long long new)
 470 {
 471         register unsigned long long oldval asm("r0");
 472         register unsigned long long __old asm("r2") = old;
 473         register unsigned long long __new asm("r4") = new;
 474         unsigned long res;
 475
 476         do {
 477                 asm volatile(
 478                 "       @ __cmpxchg8\n"
 479                 "       ldrexd  %1, %H1, [%2]\n"
 480                 "       mov     %0, #0\n"
 481                 "       teq     %1, %3\n"
 482                 "       teqeq   %H1, %H3\n"
 483                 "       strexdeq %0, %4, %H4, [%2]\n"
 484                         : "=&r" (res), "=&r" (oldval)
 485                         : "r" (ptr), "Ir" (__old), "r" (__new)
 486                         : "memory", "cc");
 487         } while (res);
 488
 489         return oldval;
 490 }
 491
 492 static inline unsigned long long __cmpxchg64_mb(volatile void *ptr,
 493                                                 unsigned long long old,
 494                                                 unsigned long long new)
 495 {
 496         unsigned long long ret;
 497
 498         smp_mb();
 499         ret = __cmpxchg64(ptr, old, new);
 500         smp_mb();
 501
 502         return ret;
 503 }
 504
 505 #define cmpxchg64(ptr,o,n)                                              \
 506         ((__typeof__(*(ptr)))__cmpxchg64_mb((ptr),                      \
 507                                             (unsigned long long)(o),    \
 508                                             (unsigned long long)(n)))
 509
 510 #define cmpxchg64_local(ptr,o,n)                                        \
 511         ((__typeof__(*(ptr)))__cmpxchg64((ptr),                         \
 512                                          (unsigned long long)(o),       \
 513                                          (unsigned long long)(n)))
 514
 515 #else   /* !CONFIG_CPU_32v6K */
 516
 517 #define cmpxchg64_local(ptr, o, n) __cmpxchg64_local_generic((ptr), (o), (n))
 518
 519 #endif  /* CONFIG_CPU_32v6K */
 520
 521 #endif  /* __LINUX_ARM_ARCH__ >= 6 */
 522
 523 #endif /* __ASSEMBLY__ */
 524
 525 #define arch_align_stack(x) (x)
 526
 527 #endif /* __KERNEL__ */
 528
 529 #endif