arch/arm/include/asm/system.h

   1 #ifndef __ASM_ARM_SYSTEM_H
   2 #define __ASM_ARM_SYSTEM_H
   3
   4 #ifdef __KERNEL__
   5
   6 #define CPU_ARCH_UNKNOWN        0
   7 #define CPU_ARCH_ARMv3          1
   8 #define CPU_ARCH_ARMv4          2
   9 #define CPU_ARCH_ARMv4T         3
  10 #define CPU_ARCH_ARMv5          4
  11 #define CPU_ARCH_ARMv5T         5
  12 #define CPU_ARCH_ARMv5TE        6
  13 #define CPU_ARCH_ARMv5TEJ       7
  14 #define CPU_ARCH_ARMv6          8
  15 #define CPU_ARCH_ARMv7          9
  16
  17 /*
  18  * CR1 bits (CP#15 CR1)
  19  */
  20 #define CR_M    (1 << 0)        /* MMU enable                           */
  21 #define CR_A    (1 << 1)        /* Alignment abort enable               */
  22 #define CR_C    (1 << 2)        /* Dcache enable                        */
  23 #define CR_W    (1 << 3)        /* Write buffer enable                  */
  24 #define CR_P    (1 << 4)        /* 32-bit exception handler             */
  25 #define CR_D    (1 << 5)        /* 32-bit data address range            */
  26 #define CR_L    (1 << 6)        /* Implementation defined               */
  27 #define CR_B    (1 << 7)        /* Big endian                           */
  28 #define CR_S    (1 << 8)        /* System MMU protection                */
  29 #define CR_R    (1 << 9)        /* ROM MMU protection                   */
  30 #define CR_F    (1 << 10)       /* Implementation defined               */
  31 #define CR_Z    (1 << 11)       /* Implementation defined               */
  32 #define CR_I    (1 << 12)       /* Icache enable                        */
  33 #define CR_V    (1 << 13)       /* Vectors relocated to 0xffff0000      */
  34 #define CR_RR   (1 << 14)       /* Round Robin cache replacement        */
  35 #define CR_L4   (1 << 15)       /* LDR pc can set T bit                 */
  36 #define CR_DT   (1 << 16)
  37 #define CR_IT   (1 << 18)
  38 #define CR_ST   (1 << 19)
  39 #define CR_FI   (1 << 21)       /* Fast interrupt (lower latency mode)  */
  40 #define CR_U    (1 << 22)       /* Unaligned access operation           */
  41 #define CR_XP   (1 << 23)       /* Extended page tables                 */
  42 #define CR_VE   (1 << 24)       /* Vectored interrupts                  */
  43 #define CR_EE   (1 << 25)       /* Exception (Big) Endian               */
  44 #define CR_TRE  (1 << 28)       /* TEX remap enable                     */
  45 #define CR_AFE  (1 << 29)       /* Access flag enable                   */
  46 #define CR_TE   (1 << 30)       /* Thumb exception enable               */
  47
  48 /*
  49  * This is used to ensure the compiler did actually allocate the register we
  50  * asked it for some inline assembly sequences.  Apparently we can't trust
  51  * the compiler from one version to another so a bit of paranoia won't hurt.
  52  * This string is meant to be concatenated with the inline asm string and
  53  * will cause compilation to stop on mismatch.
  54  * (for details, see gcc PR 15089)
  55  */
  56 #define __asmeq(x, y)  ".ifnc " x "," y " ; .err ; .endif\n\t"
  57
  58 #ifndef __ASSEMBLY__
  59
  60 #include <linux/linkage.h>
  61 #include <linux/irqflags.h>
  62
  63 #define __exception     __attribute__((section(".exception.text")))
  64
  65 struct thread_info;
  66 struct task_struct;
  67
  68 /* information about the system we're running on */
  69 extern unsigned int system_rev;
  70 extern unsigned int system_serial_low;
  71 extern unsigned int system_serial_high;
  72 extern unsigned int mem_fclk_21285;
  73
  74 struct pt_regs;
  75
  76 void die(const char *msg, struct pt_regs *regs, int err)
  77                 __attribute__((noreturn));
  78
  79 struct siginfo;
  80 void arm_notify_die(const char *str, struct pt_regs *regs, struct siginfo *info,
  81                 unsigned long err, unsigned long trap);
  82
  83 void hook_fault_code(int nr, int (*fn)(unsigned long, unsigned int,
  84                                        struct pt_regs *),
  85                      int sig, const char *name);
  86
  87 #define xchg(ptr,x) \
  88         ((__typeof__(*(ptr)))__xchg((unsigned long)(x),(ptr),sizeof(*(ptr))))
  89
  90 extern asmlinkage void __backtrace(void);
  91 extern asmlinkage void c_backtrace(unsigned long fp, int pmode);
  92
  93 struct mm_struct;
  94 extern void show_pte(struct mm_struct *mm, unsigned long addr);
  95 extern void __show_regs(struct pt_regs *);
  96
  97 extern int cpu_architecture(void);
  98 extern void cpu_init(void);
  99
 100 void arm_machine_restart(char mode, const char *cmd);
 101 extern void (*arm_pm_restart)(char str, const char *cmd);
 102
 103 #define UDBG_UNDEFINED  (1 << 0)
 104 #define UDBG_SYSCALL    (1 << 1)
 105 #define UDBG_BADABORT   (1 << 2)
 106 #define UDBG_SEGV       (1 << 3)
 107 #define UDBG_BUS        (1 << 4)
 108
 109 extern unsigned int user_debug;
 110
 111 #if __LINUX_ARM_ARCH__ >= 4
 112 #define vectors_high()  (cr_alignment & CR_V)
 113 #else
 114 #define vectors_high()  (0)
 115 #endif
 116
 117 #if __LINUX_ARM_ARCH__ >= 7
 118 #define isb() __asm__ __volatile__ ("isb" : : : "memory")
 119 #define dsb() __asm__ __volatile__ ("dsb" : : : "memory")
 120 #define dmb() __asm__ __volatile__ ("dmb" : : : "memory")
 121 #elif defined(CONFIG_CPU_XSC3) || __LINUX_ARM_ARCH__ == 6
 122 #define isb() __asm__ __volatile__ ("mcr p15, 0, %0, c7, c5, 4" \
 123                                     : : "r" (0) : "memory")
 124 #define dsb() __asm__ __volatile__ ("mcr p15, 0, %0, c7, c10, 4" \
 125                                     : : "r" (0) : "memory")
 126 #define dmb() __asm__ __volatile__ ("mcr p15, 0, %0, c7, c10, 5" \
 127                                     : : "r" (0) : "memory")
 128 #elif defined(CONFIG_CPU_FA526)
 129 #define isb() __asm__ __volatile__ ("mcr p15, 0, %0, c7, c5, 4" \
 130                                     : : "r" (0) : "memory")
 131 #define dsb() __asm__ __volatile__ ("mcr p15, 0, %0, c7, c10, 4" \
 132                                     : : "r" (0) : "memory")
 133 #define dmb() __asm__ __volatile__ ("" : : : "memory")
 134 #else
 135 #define isb() __asm__ __volatile__ ("" : : : "memory")
 136 #define dsb() __asm__ __volatile__ ("mcr p15, 0, %0, c7, c10, 4" \
 137                                     : : "r" (0) : "memory")
 138 #define dmb() __asm__ __volatile__ ("" : : : "memory")
 139 #endif
 140
 141 #if __LINUX_ARM_ARCH__ >= 7 || defined(CONFIG_SMP)
 142 #define mb()            dmb()
 143 #define rmb()           dmb()
 144 #define wmb()           dmb()
 145 #else
 146 #define mb()    do { if (arch_is_coherent()) dmb(); else barrier(); } while (0)
 147 #define rmb()   do { if (arch_is_coherent()) dmb(); else barrier(); } while (0)
 148 #define wmb()   do { if (arch_is_coherent()) dmb(); else barrier(); } while (0)
 149 #endif
 150
 151 #ifndef CONFIG_SMP
 152 #define smp_mb()        barrier()
 153 #define smp_rmb()       barrier()
 154 #define smp_wmb()       barrier()
 155 #else
 156 #define smp_mb()        mb()
 157 #define smp_rmb()       rmb()
 158 #define smp_wmb()       wmb()
 159 #endif
 160
 161 #define read_barrier_depends()          do { } while(0)
 162 #define smp_read_barrier_depends()      do { } while(0)
 163
 164 #define set_mb(var, value)      do { var = value; smp_mb(); } while (0)
 165 #define nop() __asm__ __volatile__("mov\tr0,r0\t@ nop\n\t");
 166
 167 extern unsigned long cr_no_alignment;   /* defined in entry-armv.S */
 168 extern unsigned long cr_alignment;      /* defined in entry-armv.S */
 169
 170 static inline unsigned int get_cr(void)
 171 {
 172         unsigned int val;
 173         asm("mrc p15, 0, %0, c1, c0, 0  @ get CR" : "=r" (val) : : "cc");
 174         return val;
 175 }
 176
 177 static inline void set_cr(unsigned int val)
 178 {
 179         asm volatile("mcr p15, 0, %0, c1, c0, 0 @ set CR"
 180           : : "r" (val) : "cc");
 181         isb();
 182 }
 183
 184 #ifndef CONFIG_SMP
 185 extern void adjust_cr(unsigned long mask, unsigned long set);
 186 #endif
 187
 188 #define CPACC_FULL(n)           (3 << (n * 2))
 189 #define CPACC_SVC(n)            (1 << (n * 2))
 190 #define CPACC_DISABLE(n)        (0 << (n * 2))
 191
 192 static inline unsigned int get_copro_access(void)
 193 {
 194         unsigned int val;
 195         asm("mrc p15, 0, %0, c1, c0, 2 @ get copro access"
 196           : "=r" (val) : : "cc");
 197         return val;
 198 }
 199
 200 static inline void set_copro_access(unsigned int val)
 201 {
 202         asm volatile("mcr p15, 0, %0, c1, c0, 2 @ set copro access"
 203           : : "r" (val) : "cc");
 204         isb();
 205 }
 206
 207 /*
 208  * switch_mm() may do a full cache flush over the context switch,
 209  * so enable interrupts over the context switch to avoid high
 210  * latency.
 211  */
 212 #define __ARCH_WANT_INTERRUPTS_ON_CTXSW
 213
 214 /*
 215  * switch_to(prev, next) should switch from task `prev' to `next'
 216  * `prev' will never be the same as `next'.  schedule() itself
 217  * contains the memory barrier to tell GCC not to cache `current'.
 218  */
 219 extern struct task_struct *__switch_to(struct task_struct *, struct thread_info *, struct thread_info *);
 220
 221 #define switch_to(prev,next,last)                                       \
 222 do {                                                                    \
 223         last = __switch_to(prev,task_thread_info(prev), task_thread_info(next));        \
 224 } while (0)
 225
 226 #if defined(CONFIG_CPU_SA1100) || defined(CONFIG_CPU_SA110)
 227 /*
 228  * On the StrongARM, "swp" is terminally broken since it bypasses the
 229  * cache totally.  This means that the cache becomes inconsistent, and,
 230  * since we use normal loads/stores as well, this is really bad.
 231  * Typically, this causes oopsen in filp_close, but could have other,
 232  * more disasterous effects.  There are two work-arounds:
 233  *  1. Disable interrupts and emulate the atomic swap
 234  *  2. Clean the cache, perform atomic swap, flush the cache
 235  *
 236  * We choose (1) since its the "easiest" to achieve here and is not
 237  * dependent on the processor type.
 238  *
 239  * NOTE that this solution won't work on an SMP system, so explcitly
 240  * forbid it here.
 241  */
 242 #define swp_is_buggy
 243 #endif
 244
 245 static inline unsigned long __xchg(unsigned long x, volatile void *ptr, int size)
 246 {
 247         extern void __bad_xchg(volatile void *, int);
 248         unsigned long ret;
 249 #ifdef swp_is_buggy
 250         unsigned long flags;
 251 #endif
 252 #if __LINUX_ARM_ARCH__ >= 6
 253         unsigned int tmp;
 254 #endif
 255
 256         smp_mb();
 257
 258         switch (size) {
 259 #if __LINUX_ARM_ARCH__ >= 6
 260         case 1:
 261                 asm volatile("@ __xchg1\n"
 262                 "1:     ldrexb  %0, [%3]\n"
 263                 "       strexb  %1, %2, [%3]\n"
 264                 "       teq     %1, #0\n"
 265                 "       bne     1b"
 266                         : "=&r" (ret), "=&r" (tmp)
 267                         : "r" (x), "r" (ptr)
 268                         : "memory", "cc");
 269                 break;
 270         case 4:
 271                 asm volatile("@ __xchg4\n"
 272                 "1:     ldrex   %0, [%3]\n"
 273                 "       strex   %1, %2, [%3]\n"
 274                 "       teq     %1, #0\n"
 275                 "       bne     1b"
 276                         : "=&r" (ret), "=&r" (tmp)
 277                         : "r" (x), "r" (ptr)
 278                         : "memory", "cc");
 279                 break;
 280 #elif defined(swp_is_buggy)
 281 #ifdef CONFIG_SMP
 282 #error SMP is not supported on this platform
 283 #endif
 284         case 1:
 285                 raw_local_irq_save(flags);
 286                 ret = *(volatile unsigned char *)ptr;
 287                 *(volatile unsigned char *)ptr = x;
 288                 raw_local_irq_restore(flags);
 289                 break;
 290
 291         case 4:
 292                 raw_local_irq_save(flags);
 293                 ret = *(volatile unsigned long *)ptr;
 294                 *(volatile unsigned long *)ptr = x;
 295                 raw_local_irq_restore(flags);
 296                 break;
 297 #else
 298         case 1:
 299                 asm volatile("@ __xchg1\n"
 300                 "       swpb    %0, %1, [%2]"
 301                         : "=&r" (ret)
 302                         : "r" (x), "r" (ptr)
 303                         : "memory", "cc");
 304                 break;
 305         case 4:
 306                 asm volatile("@ __xchg4\n"
 307                 "       swp     %0, %1, [%2]"
 308                         : "=&r" (ret)
 309                         : "r" (x), "r" (ptr)
 310                         : "memory", "cc");
 311                 break;
 312 #endif
 313         default:
 314                 __bad_xchg(ptr, size), ret = 0;
 315                 break;
 316         }
 317         smp_mb();
 318
 319         return ret;
 320 }
 321
 322 extern void disable_hlt(void);
 323 extern void enable_hlt(void);
 324
 325 #include <asm-generic/cmpxchg-local.h>
 326
 327 #if __LINUX_ARM_ARCH__ < 6
 328
 329 #ifdef CONFIG_SMP
 330 #error "SMP is not supported on this platform"
 331 #endif
 332
 333 /*
 334  * cmpxchg_local and cmpxchg64_local are atomic wrt current CPU. Always make
 335  * them available.
 336  */
 337 #define cmpxchg_local(ptr, o, n)                                               \
 338         ((__typeof__(*(ptr)))__cmpxchg_local_generic((ptr), (unsigned long)(o),\
 339                         (unsigned long)(n), sizeof(*(ptr))))
 340 #define cmpxchg64_local(ptr, o, n) __cmpxchg64_local_generic((ptr), (o), (n))
 341
 342 #ifndef CONFIG_SMP
 343 #include <asm-generic/cmpxchg.h>
 344 #endif
 345
 346 #else   /* __LINUX_ARM_ARCH__ >= 6 */
 347
 348 extern void __bad_cmpxchg(volatile void *ptr, int size);
 349
 350 /*
 351  * cmpxchg only support 32-bits operands on ARMv6.
 352  */
 353
 354 static inline unsigned long __cmpxchg(volatile void *ptr, unsigned long old,
 355                                       unsigned long new, int size)
 356 {
 357         unsigned long oldval, res;
 358
 359         switch (size) {
 360 #ifdef CONFIG_CPU_32v6K
 361         case 1:
 362                 do {
 363                         asm volatile("@ __cmpxchg1\n"
 364                         "       ldrexb  %1, [%2]\n"
 365                         "       mov     %0, #0\n"
 366                         "       teq     %1, %3\n"
 367                         "       strexbeq %0, %4, [%2]\n"
 368                                 : "=&r" (res), "=&r" (oldval)
 369                                 : "r" (ptr), "Ir" (old), "r" (new)
 370                                 : "memory", "cc");
 371                 } while (res);
 372                 break;
 373         case 2:
 374                 do {
 375                         asm volatile("@ __cmpxchg1\n"
 376                         "       ldrexh  %1, [%2]\n"
 377                         "       mov     %0, #0\n"
 378                         "       teq     %1, %3\n"
 379                         "       strexheq %0, %4, [%2]\n"
 380                                 : "=&r" (res), "=&r" (oldval)
 381                                 : "r" (ptr), "Ir" (old), "r" (new)
 382                                 : "memory", "cc");
 383                 } while (res);
 384                 break;
 385 #endif /* CONFIG_CPU_32v6K */
 386         case 4:
 387                 do {
 388                         asm volatile("@ __cmpxchg4\n"
 389                         "       ldrex   %1, [%2]\n"
 390                         "       mov     %0, #0\n"
 391                         "       teq     %1, %3\n"
 392                         "       strexeq %0, %4, [%2]\n"
 393                                 : "=&r" (res), "=&r" (oldval)
 394                                 : "r" (ptr), "Ir" (old), "r" (new)
 395                                 : "memory", "cc");
 396                 } while (res);
 397                 break;
 398         default:
 399                 __bad_cmpxchg(ptr, size);
 400                 oldval = 0;
 401         }
 402
 403         return oldval;
 404 }
 405
 406 static inline unsigned long __cmpxchg_mb(volatile void *ptr, unsigned long old,
 407                                          unsigned long new, int size)
 408 {
 409         unsigned long ret;
 410
 411         smp_mb();
 412         ret = __cmpxchg(ptr, old, new, size);
 413         smp_mb();
 414
 415         return ret;
 416 }
 417
 418 #define cmpxchg(ptr,o,n)                                                \
 419         ((__typeof__(*(ptr)))__cmpxchg_mb((ptr),                        \
 420                                           (unsigned long)(o),           \
 421                                           (unsigned long)(n),           \
 422                                           sizeof(*(ptr))))
 423
 424 static inline unsigned long __cmpxchg_local(volatile void *ptr,
 425                                             unsigned long old,
 426                                             unsigned long new, int size)
 427 {
 428         unsigned long ret;
 429
 430         switch (size) {
 431 #ifndef CONFIG_CPU_32v6K
 432         case 1:
 433         case 2:
 434                 ret = __cmpxchg_local_generic(ptr, old, new, size);
 435                 break;
 436 #endif  /* !CONFIG_CPU_32v6K */
 437         default:
 438                 ret = __cmpxchg(ptr, old, new, size);
 439         }
 440
 441         return ret;
 442 }
 443
 444 #define cmpxchg_local(ptr,o,n)                                          \
 445         ((__typeof__(*(ptr)))__cmpxchg_local((ptr),                     \
 446                                        (unsigned long)(o),              \
 447                                        (unsigned long)(n),              \
 448                                        sizeof(*(ptr))))
 449
 450 #ifdef CONFIG_CPU_32v6K
 451
 452 /*
 453  * Note : ARMv7-M (currently unsupported by Linux) does not support
 454  * ldrexd/strexd. If ARMv7-M is ever supported by the Linux kernel, it should
 455  * not be allowed to use __cmpxchg64.
 456  */
 457 static inline unsigned long long __cmpxchg64(volatile void *ptr,
 458                                              unsigned long long old,
 459                                              unsigned long long new)
 460 {
 461         register unsigned long long oldval asm("r0");
 462         register unsigned long long __old asm("r2") = old;
 463         register unsigned long long __new asm("r4") = new;
 464         unsigned long res;
 465
 466         do {
 467                 asm volatile(
 468                 "       @ __cmpxchg8\n"
 469                 "       ldrexd  %1, %H1, [%2]\n"
 470                 "       mov     %0, #0\n"
 471                 "       teq     %1, %3\n"
 472                 "       teqeq   %H1, %H3\n"
 473                 "       strexdeq %0, %4, %H4, [%2]\n"
 474                         : "=&r" (res), "=&r" (oldval)
 475                         : "r" (ptr), "Ir" (__old), "r" (__new)
 476                         : "memory", "cc");
 477         } while (res);
 478
 479         return oldval;
 480 }
 481
 482 static inline unsigned long long __cmpxchg64_mb(volatile void *ptr,
 483                                                 unsigned long long old,
 484                                                 unsigned long long new)
 485 {
 486         unsigned long long ret;
 487
 488         smp_mb();
 489         ret = __cmpxchg64(ptr, old, new);
 490         smp_mb();
 491
 492         return ret;
 493 }
 494
 495 #define cmpxchg64(ptr,o,n)                                              \
 496         ((__typeof__(*(ptr)))__cmpxchg64_mb((ptr),                      \
 497                                             (unsigned long long)(o),    \
 498                                             (unsigned long long)(n)))
 499
 500 #define cmpxchg64_local(ptr,o,n)                                        \
 501         ((__typeof__(*(ptr)))__cmpxchg64((ptr),                         \
 502                                          (unsigned long long)(o),       \
 503                                          (unsigned long long)(n)))
 504
 505 #else   /* !CONFIG_CPU_32v6K */
 506
 507 #define cmpxchg64_local(ptr, o, n) __cmpxchg64_local_generic((ptr), (o), (n))
 508
 509 #endif  /* CONFIG_CPU_32v6K */
 510
 511 #endif  /* __LINUX_ARM_ARCH__ >= 6 */
 512
 513 #endif /* __ASSEMBLY__ */
 514
 515 #define arch_align_stack(x) (x)
 516
 517 #endif /* __KERNEL__ */
 518
 519 #endif