arch/arm/include/asm/spinlock.h

   1 #ifndef __ASM_SPINLOCK_H
   2 #define __ASM_SPINLOCK_H
   3
   4 #if __LINUX_ARM_ARCH__ < 6
   5 #error SMP not supported on pre-ARMv6 CPUs
   6 #endif
   7
   8 #include <asm/processor.h>
   9
  10 /*
  11  * sev and wfe are ARMv6K extensions.  Uniprocessor ARMv6 may not have the K
  12  * extensions, so when running on UP, we have to patch these instructions away.
  13  */
  14 #define ALT_SMP(smp, up)                                        \
  15         "9998:  " smp "\n"                                      \
  16         "       .pushsection \".alt.smp.init\", \"a\"\n"        \
  17         "       .long   9998b\n"                                \
  18         "       " up "\n"                                       \
  19         "       .popsection\n"
  20
  21 #ifdef CONFIG_THUMB2_KERNEL
  22 #define SEV             ALT_SMP("sev.w", "nop.w")
  23 /*
  24  * For Thumb-2, special care is needed to ensure that the conditional WFE
  25  * instruction really does assemble to exactly 4 bytes (as required by
  26  * the SMP_ON_UP fixup code).   By itself "wfene" might cause the
  27  * assembler to insert a extra (16-bit) IT instruction, depending on the
  28  * presence or absence of neighbouring conditional instructions.
  29  *
  30  * To avoid this unpredictableness, an approprite IT is inserted explicitly:
  31  * the assembler won't change IT instructions which are explicitly present
  32  * in the input.
  33  */
  34 #define WFE(cond)       ALT_SMP(                \
  35         "it " cond "\n\t"                       \
  36         "wfe" cond ".n",                        \
  37                                                 \
  38         "nop.w"                                 \
  39 )
  40 #else
  41 #define SEV             ALT_SMP("sev", "nop")
  42 #define WFE(cond)       ALT_SMP("wfe" cond, "nop")
  43 #endif
  44
  45 static inline void dsb_sev(void)
  46 {
  47
  48         dsb();
  49         __asm__(SEV);
  50 }
  51
  52 /*
  53  * ARMv6 Spin-locking.
  54  *
  55  * We exclusively read the old value.  If it is zero, we may have
  56  * won the lock, so we try exclusively storing it.  A memory barrier
  57  * is required after we get a lock, and before we release it, because
  58  * V6 CPUs are assumed to have weakly ordered memory.
  59  *
  60  * Unlocked value: 0
  61  * Locked value: 1
  62  */
  63
  64 #define arch_spin_is_locked(x)          ((x)->lock != 0)
  65 #define arch_spin_unlock_wait(lock) \
  66         do { while (arch_spin_is_locked(lock)) cpu_relax(); } while (0)
  67
  68 #define arch_spin_lock_flags(lock, flags) arch_spin_lock(lock)
  69
  70 static inline void arch_spin_lock(arch_spinlock_t *lock)
  71 {
  72         unsigned long tmp;
  73
  74         __asm__ __volatile__(
  75 "1:     ldrex   %0, [%1]\n"
  76 "       teq     %0, #0\n"
  77         WFE("ne")
  78 "       strexeq %0, %2, [%1]\n"
  79 "       teqeq   %0, #0\n"
  80 "       bne     1b"
  81         : "=&r" (tmp)
  82         : "r" (&lock->lock), "r" (1)
  83         : "cc");
  84
  85         smp_mb();
  86 }
  87
  88 static inline int arch_spin_trylock(arch_spinlock_t *lock)
  89 {
  90         unsigned long tmp;
  91
  92         __asm__ __volatile__(
  93 "       ldrex   %0, [%1]\n"
  94 "       teq     %0, #0\n"
  95 "       strexeq %0, %2, [%1]"
  96         : "=&r" (tmp)
  97         : "r" (&lock->lock), "r" (1)
  98         : "cc");
  99
 100         if (tmp == 0) {
 101                 smp_mb();
 102                 return 1;
 103         } else {
 104                 return 0;
 105         }
 106 }
 107
 108 static inline void arch_spin_unlock(arch_spinlock_t *lock)
 109 {
 110         smp_mb();
 111
 112         __asm__ __volatile__(
 113 "       str     %1, [%0]\n"
 114         :
 115         : "r" (&lock->lock), "r" (0)
 116         : "cc");
 117
 118         dsb_sev();
 119 }
 120
 121 /*
 122  * RWLOCKS
 123  *
 124  *
 125  * Write locks are easy - we just set bit 31.  When unlocking, we can
 126  * just write zero since the lock is exclusively held.
 127  */
 128
 129 static inline void arch_write_lock(arch_rwlock_t *rw)
 130 {
 131         unsigned long tmp;
 132
 133         __asm__ __volatile__(
 134 "1:     ldrex   %0, [%1]\n"
 135 "       teq     %0, #0\n"
 136         WFE("ne")
 137 "       strexeq %0, %2, [%1]\n"
 138 "       teq     %0, #0\n"
 139 "       bne     1b"
 140         : "=&r" (tmp)
 141         : "r" (&rw->lock), "r" (0x80000000)
 142         : "cc");
 143
 144         smp_mb();
 145 }
 146
 147 static inline int arch_write_trylock(arch_rwlock_t *rw)
 148 {
 149         unsigned long tmp;
 150
 151         __asm__ __volatile__(
 152 "1:     ldrex   %0, [%1]\n"
 153 "       teq     %0, #0\n"
 154 "       strexeq %0, %2, [%1]"
 155         : "=&r" (tmp)
 156         : "r" (&rw->lock), "r" (0x80000000)
 157         : "cc");
 158
 159         if (tmp == 0) {
 160                 smp_mb();
 161                 return 1;
 162         } else {
 163                 return 0;
 164         }
 165 }
 166
 167 static inline void arch_write_unlock(arch_rwlock_t *rw)
 168 {
 169         smp_mb();
 170
 171         __asm__ __volatile__(
 172         "str    %1, [%0]\n"
 173         :
 174         : "r" (&rw->lock), "r" (0)
 175         : "cc");
 176
 177         dsb_sev();
 178 }
 179
 180 /* write_can_lock - would write_trylock() succeed? */
 181 #define arch_write_can_lock(x)          ((x)->lock == 0)
 182
 183 /*
 184  * Read locks are a bit more hairy:
 185  *  - Exclusively load the lock value.
 186  *  - Increment it.
 187  *  - Store new lock value if positive, and we still own this location.
 188  *    If the value is negative, we've already failed.
 189  *  - If we failed to store the value, we want a negative result.
 190  *  - If we failed, try again.
 191  * Unlocking is similarly hairy.  We may have multiple read locks
 192  * currently active.  However, we know we won't have any write
 193  * locks.
 194  */
 195 static inline void arch_read_lock(arch_rwlock_t *rw)
 196 {
 197         unsigned long tmp, tmp2;
 198
 199         __asm__ __volatile__(
 200 "1:     ldrex   %0, [%2]\n"
 201 "       adds    %0, %0, #1\n"
 202 "       strexpl %1, %0, [%2]\n"
 203         WFE("mi")
 204 "       rsbpls  %0, %1, #0\n"
 205 "       bmi     1b"
 206         : "=&r" (tmp), "=&r" (tmp2)
 207         : "r" (&rw->lock)
 208         : "cc");
 209
 210         smp_mb();
 211 }
 212
 213 static inline void arch_read_unlock(arch_rwlock_t *rw)
 214 {
 215         unsigned long tmp, tmp2;
 216
 217         smp_mb();
 218
 219         __asm__ __volatile__(
 220 "1:     ldrex   %0, [%2]\n"
 221 "       sub     %0, %0, #1\n"
 222 "       strex   %1, %0, [%2]\n"
 223 "       teq     %1, #0\n"
 224 "       bne     1b"
 225         : "=&r" (tmp), "=&r" (tmp2)
 226         : "r" (&rw->lock)
 227         : "cc");
 228
 229         if (tmp == 0)
 230                 dsb_sev();
 231 }
 232
 233 static inline int arch_read_trylock(arch_rwlock_t *rw)
 234 {
 235         unsigned long tmp, tmp2 = 1;
 236
 237         __asm__ __volatile__(
 238 "1:     ldrex   %0, [%2]\n"
 239 "       adds    %0, %0, #1\n"
 240 "       strexpl %1, %0, [%2]\n"
 241         : "=&r" (tmp), "+r" (tmp2)
 242         : "r" (&rw->lock)
 243         : "cc");
 244
 245         smp_mb();
 246         return tmp2 == 0;
 247 }
 248
 249 /* read_can_lock - would read_trylock() succeed? */
 250 #define arch_read_can_lock(x)           ((x)->lock < 0x80000000)
 251
 252 #define arch_read_lock_flags(lock, flags) arch_read_lock(lock)
 253 #define arch_write_lock_flags(lock, flags) arch_write_lock(lock)
 254
 255 #define arch_spin_relax(lock)   cpu_relax()
 256 #define arch_read_relax(lock)   cpu_relax()
 257 #define arch_write_relax(lock)  cpu_relax()
 258
 259 #endif /* __ASM_SPINLOCK_H */